JP3983923B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3983923B2 JP3983923B2 JP12247599A JP12247599A JP3983923B2 JP 3983923 B2 JP3983923 B2 JP 3983923B2 JP 12247599 A JP12247599 A JP 12247599A JP 12247599 A JP12247599 A JP 12247599A JP 3983923 B2 JP3983923 B2 JP 3983923B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- film
- region
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 159
- 229910052710 silicon Inorganic materials 0.000 claims description 158
- 239000010703 silicon Substances 0.000 claims description 158
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 85
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 39
- 239000001301 oxygen Substances 0.000 claims description 33
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 26
- 230000001590 oxidative effect Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 description 71
- 230000003647 oxidation Effects 0.000 description 63
- 239000003990 capacitor Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 27
- 239000007789 gas Substances 0.000 description 24
- 238000009792 diffusion process Methods 0.000 description 19
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 17
- 238000002955 isolation Methods 0.000 description 17
- 239000010410 layer Substances 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000013078 crystal Substances 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 11
- 229910001882 dioxygen Inorganic materials 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- 238000005121 nitriding Methods 0.000 description 11
- 239000007800 oxidant agent Substances 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000001272 nitrous oxide Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- -1 arsenic ions Chemical class 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 241000894007 species Species 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン基板にトレンチやシリコン柱が形成されてなる凹凸パターンを酸化または酸窒化して絶縁膜を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化に伴い、ＳＴＩ（Shallow Trench Isolation）素子分離法が用いられるようになっている。しかし、ゲート絶縁膜の形成を従来の熱酸化膜法や熱酸窒化法で行った場合は、図１９に示すように、ゲート絶縁膜８５の薄膜化、さらには角部の尖り形状が生じる。なお、図中、８１はシリコン基板、８２は素子分離溝、８３は素子領域、８４は素子分離絶縁膜、８６はゲート電極を示している。
【０００３】
上述した現象は、シリコン基板の角部のゲート絶縁膜中に生じる圧縮応力の影響で、この部分の成膜レートが低下するために生じると考えられている。この角部の形状に起因して、ゲート絶縁膜の絶縁不良や経時的絶縁劣化等の問題が起こっている。
【０００４】
一方、シリコン基板にトレンチを掘ることで実効的に表面積の大きなキャパシタ素子を形成するという、いわゆるトレンチキャパシタ技術において、トレンチ内に埋込み形成されたキャパシタ電極と、トレンチ外に形成された拡散層（またはシリコン基板）を電気的に絶縁するための絶縁膜（カラー絶縁膜）は、界面準位の少ない、低リーク電流の膜である必要がある。
【０００５】
また、シリコン基板に形成されたシリコン柱にトランジスタ素子を形成するという、いわゆるＳＧＴ（surrounding gate transistor）技術においても、シリコン柱の表面に形成する絶縁膜（ゲート絶縁膜）は、界面準位の少ない、低リーク電流の膜である必要がある。
【０００６】
従来より、上記カラー絶縁膜はトレンチ内壁のシリコンを酸素ガス雰囲気で熱酸化して形成し、上記ゲート絶縁膜はシリコン柱を酸素ガス雰囲気で熱酸化して形成している。
【０００７】
しかしながら、この種の熱酸化にて形成されたシリコン酸化膜は、酸化レートのシリコン結晶面方位依存性に起因して、角部で部分的な薄膜化（シリコン酸化膜のくびれ形状）が生じるという問題がある。
【０００８】
図１８に典型的な例を示す。図１８（ａ）は、シリコン（１００）面に切り口形状が楕円（短径１００ｎｍ程度）のトレンチをＲＩＥにて形成した後、その内壁に厚さ３０ｎｍ相当の熱酸化膜（シリコン酸化膜）を形成した後の断面図を示している。シリコン酸化膜の形成は、１１００℃の酸素ガス雰囲気で行った。
【０００９】
ここで、シリコン基板に半径が数１００ｎｍ程度の細いトレンチを形成する場合、その切り口形状はトレンチの先端に近づくほど四角形に近くなる。これは、ＲＩＥのエッチングレートの結晶面方位依存性に起因した現象といわれている。このような形状に対して熱酸化を行うと、図１８（ｂ）に示すように、トレンチ角部におけるシリコン酸化膜の薄膜化（シリコン酸化膜のくびれ形状）はより顕著となる。これは、角部のシリコン酸化膜中に生じる圧縮応力の影響で、この部分の酸化レートが低下するという現象が、上述の酸化レートのシリコン結晶面方位依存性による薄膜化現象に重畳するためと考えられる。
【００１０】
また、図１８（ｃ）は、シリコン柱の表面に熱酸化膜を形成した場合の断面図を示している。この場合も、シリコン柱の角部で発生する圧縮応力によって酸化レートの低下が起こるため、シリコン酸化膜の部分的な薄膜化が顕著になる。
【００１１】
このようなシリコン酸化膜の部分的な薄膜化は、絶縁不良や経時的絶縁性劣化等の問題を引き起こす。特に、トレンチキャパシタの形成工程では、シリコン酸化膜の形成後に同シリコン酸化膜をエッチングする処理が入る場合があり、この場合は、エッチングの程度によっては、シリコン酸化膜が部分的に消失するという問題が起こる。
【００１２】
【発明が解決しようとする課題】
上述の如く、ＳＴＩ素子分離法を用いた場合のゲート絶縁膜は、従来の熱酸化や熱酸窒化法で形成すると、シリコン基板の角部でのゲート絶縁膜の薄膜化、さらには角部の尖り形状が生じ、その結果としてゲート絶縁膜の絶縁不良や経時的絶縁劣化等が生じるという問題があった。
【００１３】
一方、トレンチキャパシタのカラー絶縁膜、ＳＧＴのゲート絶縁膜は界面準位の少ない、低リーク電流の絶縁膜である必要がある。従来、これらの絶縁膜は酸素ガス雰囲気での熱酸化によって形成していた。しかしながら、この種の熱酸化にて形成されたシリコン酸化膜は角部で部分的に膜厚が薄くなり、その結果として絶縁不良や経時的絶縁性劣化等が生じるという問題があった。
【００１４】
本発明は上記事情を考慮してなされたもので、シリコンからなり、角部を有する立体パターンの上記角部を含む領域上にシリコンおよび酸素を含む絶縁膜を介して導電膜が形成されてなる構造における、上記角部における上記絶縁膜の薄膜化による絶縁特性の劣化を効果的に防止できる半導体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
［構成］
本発明の骨子は、角部での薄膜化を防止するために、オゾン、酸素ラジカル、または酸化剤および窒化剤を含む雰囲気で成膜を行う。
【００１６】
すなわち、上記目的を達成するために、本発明に係る半導体装置の製造方法は、シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、前記シリコン酸化膜上に導電膜を形成する工程とを有することを特徴とする。
【００１７】
また、本発明に係る他の半導体装置の製造方法は、シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、前記角部を含む領域上の前記シリコン酸化膜を除去する工程と、前記シリコン酸化膜を除去した領域上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に導電膜を形成する工程とを有することを特徴とする。
【００１８】
また、本発明に係る他の半導体装置の製造方法、シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、前記シリコン酸化膜が形成された前記立体パターンの前記角部を含む領域上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程とを有することを特徴とする。
【００２０】
［作用］
図１６および図１７に本発明者が行った実験の結果の一例を示す。図１６および図１７はそれぞれ第１試料および第２試料の断面ＴＥＭ像を示している。
【００２１】
第２試料は、シリコン基板の表面をＲＩＥで加工し、シリコンからなる角部（シリコン角部）を形成し、酸素酸化でシリコン酸化膜をシリコン角部に形成し、その上に多結晶シリコン膜を堆積したものである。第１試料は、酸素酸化の代わりにオゾン酸化でシリコン酸化膜をシリコン角部に形成したものである。
【００２２】
これらの第１、第２試料において、酸化温度シーケンスは８５０℃（２４０ｍｉｎ）の酸化後に、９００℃（３０ｍｉｎ）の酸化を追加したもので、ともに同じであり、また酸化剤の圧力を調節して（１００）面上のシリコン酸化膜の膜厚をともに同じ（１１．５ｎｍ）にし、また酸化剤圧力は、第２試料の酸素酸化では酸素ガス圧力：１６ｋＰａ、第１試料のオゾン酸化ではオゾンガスと酸素ガスとの混合雰囲気で行い、それぞれの分圧はオゾンガス分圧：６．５Ｐａ、酸素ガス分圧：１２３．５Ｐａである。
【００２３】
図１６、図１７に示した実験結果から、オゾン酸化は、酸素酸化に比べて、シリコン角部でのシリコン酸化膜の薄膜化（シリコン角部の尖り）を抑制できることが分かった。なお、図１６、図１７にはシリコン柱が示されているが、トレンチの場合にも同様にシリコン角部でのシリコン酸化膜の薄膜化（シリコン角部の尖り）を抑制できることを確認した。
【００２４】
その理由は次のように考えられる。シリコン酸化膜はその成膜中にシリコン角部の近傍で大きな圧縮応力が生じる。シリコン柱の場合にはシリコン柱の表面からその内側に進む酸化膜成長によって圧縮応力が生じ、トレンチの場合にはトレンチ内壁からその外側に進む酸化膜成長によって圧縮応力が生じる。
【００２５】
このため、シリコン角部ではシリコン酸化膜中への酸化剤の拡散が圧縮応力により抑制される。したがって、酸化剤の拡散が律速するような成膜条件の場合、シリコン角部での酸化レートの低下が顕著となる。
【００２６】
通常の酸素ガスや水蒸気ガスによるシリコンの酸化の場合、酸化初期では反応律速、酸化の進行とともに拡散律速に変わる。そのため、この種の酸化雰囲気でのシリコン酸化の場合には、圧縮応力の影響が大きく、そのためにシリコン角部の近傍のシリコン酸化膜の薄膜化（シリコン角部の尖り）が顕在化する。
【００２７】
これに対して、酸素ラジカルは、酸素ガスに比べて、シリコン酸化膜中の拡散が容易であり、そのために上記圧縮応力による酸化剤のシリコン表面への供給量の低下は起こり難いと考えられる。また、オゾン酸化の場合、酸化剤は酸素ラジカルなので、同様に供給量の低下は起こり難い。
【００２８】
さらに、図１６、図１７の比較から、オゾン酸化は、酸素酸化に比べて、酸化反応レートのシリコン結晶面方位依存性が小さいことが分かる。すなわち、シリコン基板の上面は（１００）面、ＲＩＥ加工した側面は（１１０）面で構成されているが、それぞれの面上の酸化膜厚の比が１に近くなっている。これは、酸化反応レートがシリコン面密度にほとんど依存しないことを意味しており、酸化種である酸素ラジカルの供給律速で反応が進んでいるためと考えられる。一方、シリコン酸窒化膜を酸化剤と窒化剤を含む雰囲気で形成した場合にも、同様の成膜レートのシリコン結晶面方位依存性が小さくなる現象が見られた。
【００２９】
これは、後述の第１の参考例の項で詳述するように、酸化レートの速い面方位は、窒化レートも速いため、表面窒化による酸化レートの低下が起こって、速い酸化レートが相殺されるためと考えられる。
【００３０】
したがって、本発明のように、上述したような作用効果を奏する酸化種を含む雰囲気中で酸化を行えば、シリコン角部におけるシリコンおよび酸素を含む絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜化による絶縁特性の劣化を効果的に防止できるようになる。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００３２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図である。本実施形態は、ＭＯＳキャパシタのゲート酸化膜に本発明を適用した例である。
【００３３】
まず、図１（ａ）に示すように、シリコン基板１をエッチングしてＳＴＩによる素子分離のためのトレンチ２を形成するとともに、シリコン柱３を形成する。図２に、この段階の鳥瞰図を示す。図１は、図２のシリコン柱３を通り、トレンチ２の底面に対して垂直な面における断面図である。
【００３４】
次に図１（ｂ）に示すように、シリコン柱３の上部が露出するように、トレンチ２の内部をシリコン酸化膜４で埋め込む。このようなシリコン酸化膜４を形成するには、例えば、トレンチ２の内部を完全に埋め込むように全面にシリコン酸化膜を形成した後、その上部を希フッ酸を用いたエッチングにより除去すれば良い。
【００３５】
次に図１（ｃ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を導入しながら、８５０℃、４０分、１３０Ｐａの条件で熱処理を行い、露出したシリコン柱３の表面に、厚さ４ｎｍのゲート酸化膜５を形成する。このとき、シリコン柱３の上端角部でのゲート酸化膜５の薄膜化（シリコン角部の尖り）は見られなかった。
【００３６】
最後に、図１（ｄ）に示すように、周知の技術で、高濃度のリンがドーピングされたポリシリコン膜からなるゲート電極６をシリコン柱３上にゲート酸化膜５を介して形成して、ＭＯＳキャパシタが完成する。
【００３７】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、６ＭＶ／ｃｍの動作電界を保証できることを確認した。このような良好な値が得られた理由は、本実施形態の製造方法によれば、シリコン柱３の上端角部におけるゲート酸化膜５の薄膜化（シリコン角部の尖り）を防止でき、同上端角部における電界集中を緩和できた結果であるといえる。
【００３８】
なお、図３に、図１（ｄ）のＭＯＳキャパシタの水平断面図を示す。これは図１（ｄ）の点Ａ−点Ａ’を通り、基板表面に水平な面による断面図である。図から、この断面で見たシリコン柱３の上端角部においても、ゲート酸化膜５の薄膜化（シリコン角部の尖り）は見られないことが分かる。
【００３９】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図である。本実施形態は、ＭＯＳキャパシタの製造に用いる、チャネルイオン注入用のマスク酸化膜に本発明を適用した例である。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。
【００４０】
まず、図４（ａ）に示すように、第１の実施形態と同様に、素子分離のためのトレンチ２、シリコン柱３を形成する。
【００４１】
次に図４（ｂ）に示すように、縦型バッチ式酸化炉にて、オゾンガスを導入しながら、９００℃、１２０分、１０Ｐａの条件で熱処理を行い、露出したシリコン柱３の表面に、厚さ８ｎｍのマスク酸化膜７を形成する。このとき、シリコン柱３の上端角部でのマスク酸化膜７の薄膜化（シリコン角部の尖り）は見られなかった。この後、同図（ｂ）に示すように、リンイオン（Ｐ+ ）８をマスク酸化膜７を介してシリコン柱３に注入する。
【００４２】
次に図４（ｃ）に示すように、マスク酸化膜７を希フッ酸にて全て除去する。
【００４３】
次に図４（ｄ）に示すように、一酸化窒素ガス雰囲気で、８００℃、６０分、３０ｋＰａの条件で熱処理を行い、露出したシリコン柱３の表面に厚さ２ｎｍのゲート酸窒化膜５ONを形成する。最後に、同図（ｄ）に示すように、高濃度のリンがドーピングされたポリシリコン膜からなるゲート電極６を形成して、ＭＯＳキャパシタが完成する。
【００４４】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、５ＭＶ／ｃｍの動作電界を保証できることを確認した。このような良好な値が得られた理由は、本実施形態の製造方法によれば、シリコン柱３の上端角部におけるマスク酸化膜７の薄膜化（シリコン角部の尖り）を防止でき、これによりマスク酸化膜７を除去した後のシリコン柱３の上端角部の薄膜化（シリコン角部の尖り）を防止でき、同上端角部における電界集中を緩和できた結果であるといえる。
【００４５】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図である。本実施形態は、ＭＯＳキャパシタの製造に用いるパッド酸化膜に本発明を適用した例である。パッド酸化膜は、ＳＴＩによる素子分離のためのトレンチの内部に埋め込まれた絶縁膜とシリコン基板との界面状態を向上させて、素子の接合リークを低減する目的で用いられる。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。
【００４６】
まず、図５（ａ）のように、第１の実施形態と同様に、素子分離のためのトレンチ２、シリコン柱３を形成する。
【００４７】
次に図５（ｂ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン１０％）を導入しながら、９５０℃、６０分、５０Ｐａの条件で熱処理を行い、厚さ１０ｎｍのパッド酸化膜９をトレンチ２の底面およびシリコン柱３の表面（上面、側面）に形成する。このとき、シリコン柱３の上端角部でのパッド酸化膜９の薄膜化（シリコン角部の尖り）は見られなかった。
【００４８】
次に図５（ｃ）に示すように、トレンチ２の内部を完全に埋め込むように全面にシリコン酸化膜４をＣＶＤ法により形成する。
【００４９】
次に図５（ｄ）に示すように、トレンチ２内に素子分離に必要なシリコン酸化膜４を残して残りの不要なシリコン酸化膜４を希フッ酸を用いたエッチングにより除除する。このとき、同図（ｄ）に示すように、パッド酸化膜９の一部もエッチングされて、シリコン柱３の上端角部が露出する。
【００５０】
次に図５（ｅ）に示すように、一酸化窒素ガス雰囲気で、９００℃、３０分、３０ｋＰａの条件で熱処理を行い、露出したシリコン柱３の表面に、厚さ２ｎｍのゲート酸窒化膜５ONを形成する。最後に、同図（ｅ）に示すように、高濃度のリンがドーピングされたポリシリコン膜からなるゲート電極６を形成して、ＭＯＳキャパシタが完成する。
【００５１】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、５ＭＶ／ｃｍの動作電界を保証できることを確認した。このような良好な値が得られた理由は、本実施形態の製造方法によれば、シリコン柱３の上端角部におけるパッド酸化膜９の薄膜化（シリコン角部の尖り）を防止でき、これによりパッド酸化膜９の一部除去後の同上端角部における電界集中の緩和を抑制できた結果であるといえる。
【００５２】
（第４の実施形態）
図６は、本発明の第４の実施形態に係るフラッシュメモリセルの製造方法を示す工程断面図である。これはチャネル幅方向と平行な面による断面図を示している。本実施形態は、フラッシュメモリセルの浮遊ゲート電極と制御ゲート電極との間の電極間絶縁膜に本発明を適用した例である。
【００５３】
まず、図６（ａ）に示すように、シリコン基板１１の表面に素子分離絶縁膜１２を形成し、この素子分離絶縁膜１２に囲まれたシリコン素子領域１３の表面に、厚さ８ｎｍのトンネル酸化膜１４を形成する。
【００５４】
次に図６（ｂ）に示すように、高濃度のリンがドーピングされたポリシリコン膜をＣＶＤ法により全面に形成し、このポリシリコン膜をＲＩＥで加工して、素子分離絶縁膜１２上に乗り上げるように浮遊ゲート電極１５を形成する。このとき、浮遊ゲート電極１５にはほぼ直角の上端角部が形成される。
【００５５】
次に図８（ｃ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を導入しながら、８５０℃、３０分、１３０Ｐａの条件で熱処理を行い、厚さ３ｎｍのシリコン酸化膜１６を浮遊ゲート電極１５の表面に形成する。このとき、浮遊ゲート電極１５の角部でのシリコン酸化膜１６の薄膜化（シリコン角部の尖り）は見られなかった。
【００５６】
次に同図（ｃ）に示すように、同一酸化炉内で連続して、一酸化窒素／テトラクロルシラン混合ガス（流量比５００／５ｓｃｃｍ）を導入しながら、８５０℃、６０分、２００Ｐａの条件で酸化を行い、厚さ５ｎｍのシリコン酸窒化膜１７をシリコン酸化膜１６上に形成する。シリコン酸化膜１６の場合と同様に、シリコン酸窒化膜１７にも薄膜化（シリコン角部の尖り）は見られなかった。この結果、シリコン酸化膜１６、シリコン酸窒化膜１７からなる厚さ８ｎｍの積層構造の電極間絶縁膜が形成される。
【００５７】
最後に、周知の技術で、高濃度のリンがドーピングされたポリシリコン膜からなる制御ゲート電極１８、ソース拡散層、ドレイン拡散層を形成して、フラッシュメモリセルが完成する。
【００５８】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、電極間絶縁膜１６，１７の膜厚が８ｎｍと薄くても、十分な電荷保持特性が得られることを確認した。このような良好な電荷保持特性が得られた理由は、本実施形態の製造方法によれば、浮遊ゲート電極１５の上端角部における電極間絶縁膜１６，１７の薄膜化（シリコン角部の尖り）を防止でき、同上端角部における電界集中を緩和できた結果であるといえる。
【００５９】
なお、第１〜第４の実施形態では、オゾン酸化プロセスを用いて、シリコン角部における薄膜化を防止しているが、酸素ラジカル酸化プロセスを用いても、原理的には同様の効果がある。
【００６０】
ただし、酸素ラジカル酸化の場合は、酸素ラジカルの発生位置からシリコン基板（ウェハ）位置までの酸素ラジカルの輸送時間が長いと、酸素ラジカルの濃度が著しく減少してしまうため、多数枚のウェハを同時に酸化するバッチ処理には向いていない。バッチ処理の場合は、オゾン酸化プロセスが望ましい。
【００６１】
（第１の参考例）
図７および図８は、第１の参考例に係るＤＲＡＭトレンチキャパシタセルの製造方法を示す工程断面図である。
【００６２】
まず、図７（ａ）に示すように、ｐ型シリコン基板２１（例えば、比抵抗１０Ω・ｃｍ、結晶面（１００））の全面に厚さ１０ｎｍのシリコン酸化膜２２を熱酸化法で形成する。この後、同図（ａ）に示すように、シリコン酸化膜２２上に厚さ２００ｎｍのシリコン窒化膜２３、厚さ５００ｎｍのシリコン酸化膜２４を順次ＣＶＤ法で形成する。
【００６３】
次に図７（ｂ）に示すように、フォトリソグラフィとエッチングを用いて、トレンチ２５を形成する。次に同図（ｂ）に示すように、トレンチ２５の内壁に厚さ５ｎｍのシリコン酸化膜２６を熱酸化法で形成した後、厚さ１０ｎｍのシリコン窒化膜２７をＣＶＤ法で全面に形成する。
【００６４】
次に図７（ｃ）に示すように、トレンチ２５の途中の深さまでを充填するようにレジスト２８を形成し、このレジスト２８をマスクにしてシリコン窒化膜２７をＣＤＥ（Chemical Dry Etching）法にてエッチングし、シリコン窒化膜２７の露出部分を除去する。この結果、トレンチ２５の上端部のシリコン酸化膜２６が露出する。この後、レジスト２８を除去する。
【００６５】
次に図７（ｄ）に示すように、亜酸化窒素（Ｎ2 Ｏ）／酸素混合ガス雰囲気（亜酸化窒素５０％）で１０００℃の酸窒化を行い、カラー絶縁膜と呼ばれる厚さ２０ｎｍのシリコン酸窒化膜２９をトレンチ２５の上端部（シリコン酸化膜２６の露出部）に形成する。
【００６６】
次に図８（ｅ）に示すように、シリコン窒化膜２７を熱リン酸液を用いて除去し、続いてシリコン酸化膜２６を希フッ酸液を用いて除去する。このとき、カラー絶縁膜であるシリコン酸窒化膜９の表面がエッチングされて、その厚さは１０ｎｍになる。その後、同図（ｅ）に示すように、トレンチ２５内壁のシリコン露出表面に、周知の気相拡散法でｎ型不純物拡散層（プレート電極）３０を形成する。
【００６７】
次に同図（ｆ）に示すように、キャパシタ絶縁膜としての厚さ５ｎｍのシリコン窒化膜３１をＣＶＤ法で形成し、続いてストレージノード電極３２となる第１の砒素ドープポリシリコン膜をトレンチ２５内を充填するように全面に形成した後、ＣＭＰ（Chemical Mechanical Polishing）とＲＩＥ（Reactive Ion Etching）を用いて砒素ドープポリシリコン膜をエッチバックし、ストレージノード電極３２を形成する。
【００６８】
次に図８（ｇ）に示すように、熱リン酸液と希フッ酸液を用いたウエットエッチングによって、トレンチ２５の上部のシリコン窒化膜３１およびシリコン酸窒化膜２９を除去した後、これらの絶縁膜３１，２９を除去して現れた基板部分にリンを斜めイオン注入して、ｎ型不純物拡散層３３を形成する。
【００６９】
次に同図（ｇ）に示すように、埋め込みストラップ３４となる第２の砒素ドープポリシリコン膜をトレンチ２５内を充填するように全面に形成した後、ＣＭＰとＲＩＥを用いて第２の砒素ドープポリシリコン膜をエッチバックし、埋め込みストラップ３４を形成する。なお、埋め込みストラップ３４中の燐を基板中に拡散することによって、ｎ型不純物拡散層３３を形成しても良い。
【００７０】
最後に、図８（ｈ）に示すように、周知の方法でＳＴＩ（Shallow Trench Isolation）のための素子分離絶縁膜３５、ゲート絶縁膜３６、ゲート電極３７、ｎ型ソース・ドレイン拡散層３８からなるＭＯＳトランジスタを形成して、ＤＲＡＭトレンチキャパシタセルが完成する。
【００７１】
本参考例によるシリコン酸窒化膜（カラー絶縁膜）２９は、シリコン基板２１との界面準位密度が１×１０11ｃｍ-2ｅＶ-1以下であり、ｎ型ソース・ドレイン拡散層３８とシリコン基板２１との間のリーク電流に起因するデータ保持特性の劣化の問題は起こらないことを確認した。上記界面準位密度の値はシンター工程前の値であり、シンター工程後には１×１０10ｃｍ-2ｅＶ-1以下となることを確認した。
【００７２】
なお、従来の熱酸化法でも、本参考例と同レベルの界面準位密度を実現できるが、シリコン角部で薄膜化するなど断面形状に関して問題がある。断面形状を改善するために、ＣＶＤ酸化膜を使う従来技術もあるが、この場合には界面準位密度が高くなり（１×１０11ｃｍ-2ｅＶ-1以上）、界面準位密度に関して問題がある。
【００７３】
さらに本参考例によれば、図９に示すように、膜厚が均一で、かつ尖った部分が無い断面形状を有するシリコン酸窒化膜（カラー絶縁膜）を実現できるようになる。
【００７４】
このような断面形状を得ることができる理由は、以下のように考えられる。酸素ガスや水蒸気ガスによるシリコン基板の酸化反応レートには、シリコン結晶面方位依存性があり、酸化膜厚が１０ｎｍ程度までの初期酸化領域では、例えば（１１０）面は（１００）面よりも１．５倍程度速いことが分かっている。
【００７５】
この酸化反応レートの結晶面方位依存性は、シリコン面密度の違いに起因すると説明されており、上記１．５倍の違いは、（１００）面のシリコン面密度が（１００）面より１．４１倍大きいことを反映していると考えられる（Philosophical Magazine B, 1987, Vol. 55, No.2, p.131-145）。
【００７６】
一方、表面に熱酸化膜が形成されたシリコン基板を用いて、一酸化窒素ガス（ＮＯガス）によるシリコン基板表面の窒化反応レートを調べたところ、図１０、図１１に示す結果が得られた。これらの図から、窒化反応の場合にも、上記酸化反応の場合と同様に、シリコン面密度に起因した結晶面方位依存性があることが分かる。具体的には、（１１０）面は（１００）面よりも１．４倍程度速いことが分かる。
【００７７】
さらに、亜酸化窒素ガス（Ｎ2 Ｏガス）によるシリコン基板の酸窒化反応レートを調べたところ、（１１０）面と（１００）面との差は１．１倍程度しかないことが分かった。
【００７８】
この酸窒化反応レートの結晶面方位依存性が小さい理由は、以下のように考えられる。亜酸化窒素ガスによる酸窒化膜形成は、ガス分解生成物である酸素ガスによる酸化反応と一酸化窒素ガスによる窒化反応が同時進行して起こるといわれている。したがって、酸化反応が起こりやすい結晶面は、窒化反応も起こりやすいので、一旦窒化反応が進行すると、それ以降の酸化反応レートが低下して、結果的に、成膜レートの面方位依存性は小さくなると考えられる。
【００７９】
このように酸化反応と窒化反応を同時に進行させることで、成膜レートの結晶面方位依存性を抑制することが可能となる。
【００８０】
なお、図８（ｅ）に示した希フッ酸液によるシリコン酸化膜２６の除去工程のように、後工程でシリコン酸窒化膜（カラー絶縁膜）２９がエッチングされる場合には、成膜時のシリコン酸窒化膜（カラー絶縁膜）２９の膜厚を厚くしておくことが望ましい。
【００８１】
そのためには、酸窒化によるシリコン酸窒化膜（カラー絶縁膜）２９の成膜後に追加酸化を行って、シリコン酸窒化膜（カラー絶縁膜）２９の仕上がり膜厚を制御すると良い。
【００８２】
このよう追加酸化によって、界面準位密度はさらに低くなるので、データ保持特性はさらに向上する。ここで、上記追加酸化は９５０℃以上の高温で行うことが望ましい。その理由は、成膜時の応力起因の成膜レートの差を低減でき、シリコン酸窒化膜（カラー絶縁膜）２９の膜厚をより均一にできるからである。
【００８３】
さらにまた、上記追記酸化は９５０℃以上の高温の水蒸気（Ｈ2 Ｏ）雰囲気で行うことが望ましい。その理由は、シリコン酸窒化膜（カラー絶縁膜）２９中の窒素が常に界面に移動するため、追加酸化時の膜厚差が生じにくいためである。
【００８４】
なお、本参考例では、シリコン酸窒化膜（カラー絶縁膜）２９の角部での薄膜化（くびれ形状のない内壁絶縁膜）を防止し、シリコン酸窒化膜（カラー絶縁膜）２９の膜厚均一化を実現しているが、図１２に示すように、シリコン酸窒化膜（カラー絶縁膜）２９の角部での膜厚化を実現することもできる。
【００８５】
それを実現するための具体的な方法としては、例えば先に窒化をしてその後に酸化を行う方法がある。シリコン窒化膜の膜厚は、（１１０）面よりも（１００）面の方が薄くなるため、窒化後の追加酸化により（１００）面の方が膜厚が厚くなり、その結果として図１２に示した形状のシリコン酸窒化膜を実現できる。
【００８６】
窒化後に窒化膜の一部を剥離して（１１０）面にのみ窒化膜が残るようにしたり、あるいは窒化後の酸化をオゾンや酸素ラジカルで行えば、角部でのシリコン酸窒化膜（カラー絶縁膜）２９のさらなる膜厚化が実現可能となる。
【００８７】
図１２に示した形状にすることで、角部での電界集中を緩和でき、シリコン酸窒化膜（カラー絶縁膜）２９の絶縁破壊耐圧の向上やリーク電流の低減を実現できる。
【００８８】
また、本参考例では、亜酸化窒素／酸素混合ガス雰囲気で成膜を行っているが、酸化剤と窒化剤を含む雰囲気ならば良く、例えば亜酸化窒素雰囲気、一酸化窒素（ＮＯ）／酸素混合ガス雰囲気等でも同様の効果がある。また、酸化剤と窒化剤を含む雰囲気でなくとも、成膜レートの基板面方位依存性の小さい雰囲気ならば良く、例えばオゾンまたは酸素ラジカルを含む雰囲気での酸化でも同様の効果がある。
【００８９】
また、本参考例の酸化種を用いた各酸化プロセスの特徴は以下の通りである。
【００９０】
亜酸化窒素／酸素混合ガスプロセスは、１０ｎｍ以上の厚い絶縁膜を形成するのに最も適している。また、界面の電気的特性も良好である。
【００９１】
亜酸化窒素単独プロセスは、界面の電気的特性が良好である。
【００９２】
一酸化窒素／酸素混合プロセスは、ガス混合条件をうまく選ぶと膜厚均一化を実現できる。また、成膜温度が変わっても炉内のガス組成はあまり変わらず、プロセスの制御性が最も良い。
【００９３】
アンモニア窒化または一酸化窒素窒化後プロセス後の追加酸化プロセスは、膜厚均一化を実現でき、また条件を選べばシリコン角部での厚膜化も可能である。
【００９４】
（第２の参考例）
図１３は、第２の参考例に係るＳＧＴ（Surrounding Gate Transistor）の製造方法を示す工程断面図である。
【００９５】
まず、図１３（ａ）に示すように、ｐ型シリコン基板３１（例えば、比抵抗１０Ω・ｃｍ、結晶面（１００））の全面に厚さ１０ｎｍのシリコン酸化膜３２を熱酸化法で形成する。この後、同図（ａ）に示すように、シリコン酸化膜３２上に厚さ２００ｎｍのシリコン窒化膜３３をＣＶＤ法で形成する。
【００９６】
次に図１３（ｂ）に示すように、シリコン窒化膜３３、シリコン酸化膜３２、ｐ型シリコン基板３１をフォトリソグラフィとエッチングを用いてパターニングし、トレンチを形成する。これにより、シリコン柱が形成される。
【００９７】
次に図１３（ｃ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を導入しながら、９００℃、１０分、１３０Ｐａの条件で熱処理を行い、シリコン柱の側面およびトレンチの底面にゲート酸化膜３４を形成する。その後、同図（ｂ）に示すように、ゲート電極となるリンがドーピングされた厚さ１００ｎｍの多結晶シリコン膜３５を全面に形成する。
【００９８】
次に図１３（ｄ）に示すように、多結晶シリコン膜３５をフォトリソグラフィとＲＩＥを用いてパターニングし、シリコン柱を取り囲むゲート電極３５を形成する。ここで、ゲート電極２５は紙面に対して垂直方向に延びており、その延びた部分で後工程でゲート配線のコンタクトが取られる。
【００９９】
次に同図（ｄ）に示すように、ゲート電極３５をマスクにして基板表面に砒素イオンを注入し、トレンチの底部にｎ型ソース拡散層３６を形成した後、同図（ｄ）に示すように、全面に層間絶縁膜としてのシリコン酸化膜３７をＣＶＤ法により形成する。なお、この段階では砒素イオンの活性化（アニール）を行っていないので、ｎ型ソース拡散層３６は未完成である。すなわち、ｎ型ソース拡散層３６はシリコン柱の下端部までは延びていない。
【０１００】
次に図１３（ｅ）に示すように、フォトリソグラフィと異方性エッチングを用いてシリコン酸化膜３７、シリコン窒化膜３３、シリコン酸化膜３２をパターニングし、シリコン柱の上面を露出させる。
【０１０１】
次に同図（ｅ）に示すように、シリコン柱の上面の露出面に砒素イオンを注入した後、１０００℃、１０秒の活性化アニールを行って、砒素イオンを活性化することによって、ｎ型ソース層３６を完成させるとともに、シリコン柱の端まで延びたｎ型ドレイン拡散層３８を形成する。
【０１０２】
この後は、周知の方法（例えばＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．， ｐ．２２２（１９８８）のＦＩＧ．３、特願平５−２０１５９９）に従って、図示しないゲート配線、ソース配線およびドレイン配線を形成してＳＧＴが完成する。
【０１０３】
本参考例によるゲート酸化膜３４は、シリコン基板３１（シリコン柱）との界面準位密度が５×１０10ｃｍ-2ｅＶ-1以下であり、トランジスタ特性の低下の問題は起こらないことを確認した。
【０１０４】
さらに本参考例によれば、図１４に示すように、膜厚が均一で、かつ尖った部分が無い断面形状を有するゲート酸化膜３４を実現できるようになる。
【０１０５】
なお、本参考例は、成膜レートの基板面方位依存性の小さい成膜方法ならば良く、酸化剤と窒化剤を含む雰囲気での酸窒化でも同様の効果がある。
【０１０６】
なお、本参考例では、ゲート酸化膜３４の膜厚均一化（くびれ形状のない表面絶縁膜）を実現しているが、例えば先に窒化をしてその後に酸化を行うという法により、図１５に示すように、ゲート絶縁膜３４としてのシリコン酸窒化膜の膜厚をシリコン柱の角部で厚くすることもできる。図１５に示した形状にすることで、角部での電界集中を緩和でき、ゲート酸化膜３４の絶縁破壊耐圧の向上やリーク電流の低減化を実現できる。
【０１０７】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、シリコン角部を有する立体パターンとしてシリコン柱やトレンチの場合について説明したが、角部を有するシリコン球など他の立体パターンにも本発明は適用できる。
【０１０８】
また、上記実施形態では、本発明をキャパシタ絶縁膜やゲート絶縁膜に適用した場合について説明したが、本発明はチャネル領域下に短チャネル効果を抑制するための空洞を有するＭＯＳトランジスタの上記空洞の内壁に形成する絶縁膜にも適用できる。
【０１０９】
ここで、空洞の内壁は多面体で構成され、面と面の境では角部が存在する。多面体は、シリコン基板の主面が（１００）の場合には、｛１００｝面群、｛１１０｝面群、｛１１１｝面群、｛３１１｝面群、｛５３１｝面群、｛５４１｝面群で構成されている。そのため、多面体の全ての面で酸化速度が同じなることはなく、通常の酸素雰囲気による酸化では面によって膜厚が薄くなる可能性がある。さらに、面と面の境である角部でも膜厚が薄くなる可能性がある。しかし、本発明の酸化種を用いれば一様な膜厚の絶縁膜を形成でき、部分的な薄膜化を効果的に防止できるようになる。
【０１１０】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１１１】
【発明の効果】
以上詳説したように本発明によれば、所定の酸化種を含む雰囲気中で酸化を行うことによって、シリコンからなる角部におけるシリコンおよび酸素を含む絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜化による絶縁特性の劣化を効果的に防止できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図
【図２】図１（ａ）の工程の同ＭＯＳトランジスタの鳥瞰図
【図３】図１（ｄ）の工程の同ＭＯＳキャパシタの断面図
【図４】本発明の第２の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図
【図５】本発明の第３の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図
【図６】本発明の第４の実施形態に係るフラッシュメモリセルの製造方法を示す工程断面図
【図７】 第１の参考例に係るＤＲＡＭトレンチキャパシタセルの製造方法の前半を示す工程断面図
【図８】 第１の参考例に係るＤＲＡＭトレンチキャパシタセルの製造方法の後半を示す工程断面図
【図９】図８のトレンチキャパシタの断面形状を示す図
【図１０】面方位の違いによる基板表面の窒素面密度のＮＯアニール時間との関係を示す図
【図１１】面方位の違いによる基板表面のシリコン面密度と窒素面密度との関係を示す図
【図１２】 第１の参考例の変形例を説明するための断面図
【図１３】 第２の参考例に係るＳＧＴの製造方法を示す工程断面図
【図１４】図１３のトレンチキャパシタの断面形状を示す図
【図１５】 第２の参考例の変形例を説明するための断面図
【図１６】本発明による酸化処理が施された第１試料を示す顕微鏡写真
【図１７】従来の酸化処理が施された第２試料を示す顕微鏡写真
【図１８】従来の問題点を説明するための断面図
【図１９】従来の問題点を説明するための断面図
【符号の説明】
１…シリコン基板
２…トレンチ
３…シリコン柱
４…シリコン酸化膜
５…ゲート酸化膜
５ON …ゲート酸窒化膜
６…ゲート電極
７…マスク酸化膜
８…リンイオン（Ｐ+ ）
９…パッド酸化膜
１１…シリコン基板
１２…素子分離絶縁膜
１３…シリコン素子領域
１４…トンネル酸化膜
１５…浮遊ゲート電極
１６…シリコン酸化膜
１７…シリコン酸窒化膜
２１…ｐ型シリコン基板
２２…シリコン酸化膜
２３…シリコン窒化膜
２４…シリコン酸化膜
２５…トレンチ
２６…シリコン酸化膜
２７…シリコン窒化膜
２８…レジスト
２９…シリコン酸窒化膜（カラー絶縁膜）
３０…ｎ型不純物拡散層（プレート電極）
３１…シリコン窒化膜（キャパシタ絶縁膜）
３２…第１の砒素ドープポリシリコン膜（ストレージノード電極）
３３…ｎ型不純物拡散層（プレート電極）
３４…埋め込みストラップ
３５…素子分離絶縁膜
３６…ゲート絶縁膜
３７…ゲート電極
３８…ｎ型ソース・ドレイン拡散層
【発明の属する技術分野】
本発明は、シリコン基板にトレンチやシリコン柱が形成されてなる凹凸パターンを酸化または酸窒化して絶縁膜を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の微細化に伴い、ＳＴＩ（Shallow Trench Isolation）素子分離法が用いられるようになっている。しかし、ゲート絶縁膜の形成を従来の熱酸化膜法や熱酸窒化法で行った場合は、図１９に示すように、ゲート絶縁膜８５の薄膜化、さらには角部の尖り形状が生じる。なお、図中、８１はシリコン基板、８２は素子分離溝、８３は素子領域、８４は素子分離絶縁膜、８６はゲート電極を示している。
【０００３】
上述した現象は、シリコン基板の角部のゲート絶縁膜中に生じる圧縮応力の影響で、この部分の成膜レートが低下するために生じると考えられている。この角部の形状に起因して、ゲート絶縁膜の絶縁不良や経時的絶縁劣化等の問題が起こっている。
【０００４】
一方、シリコン基板にトレンチを掘ることで実効的に表面積の大きなキャパシタ素子を形成するという、いわゆるトレンチキャパシタ技術において、トレンチ内に埋込み形成されたキャパシタ電極と、トレンチ外に形成された拡散層（またはシリコン基板）を電気的に絶縁するための絶縁膜（カラー絶縁膜）は、界面準位の少ない、低リーク電流の膜である必要がある。
【０００５】
また、シリコン基板に形成されたシリコン柱にトランジスタ素子を形成するという、いわゆるＳＧＴ（surrounding gate transistor）技術においても、シリコン柱の表面に形成する絶縁膜（ゲート絶縁膜）は、界面準位の少ない、低リーク電流の膜である必要がある。
【０００６】
従来より、上記カラー絶縁膜はトレンチ内壁のシリコンを酸素ガス雰囲気で熱酸化して形成し、上記ゲート絶縁膜はシリコン柱を酸素ガス雰囲気で熱酸化して形成している。
【０００７】
しかしながら、この種の熱酸化にて形成されたシリコン酸化膜は、酸化レートのシリコン結晶面方位依存性に起因して、角部で部分的な薄膜化（シリコン酸化膜のくびれ形状）が生じるという問題がある。
【０００８】
図１８に典型的な例を示す。図１８（ａ）は、シリコン（１００）面に切り口形状が楕円（短径１００ｎｍ程度）のトレンチをＲＩＥにて形成した後、その内壁に厚さ３０ｎｍ相当の熱酸化膜（シリコン酸化膜）を形成した後の断面図を示している。シリコン酸化膜の形成は、１１００℃の酸素ガス雰囲気で行った。
【０００９】
ここで、シリコン基板に半径が数１００ｎｍ程度の細いトレンチを形成する場合、その切り口形状はトレンチの先端に近づくほど四角形に近くなる。これは、ＲＩＥのエッチングレートの結晶面方位依存性に起因した現象といわれている。このような形状に対して熱酸化を行うと、図１８（ｂ）に示すように、トレンチ角部におけるシリコン酸化膜の薄膜化（シリコン酸化膜のくびれ形状）はより顕著となる。これは、角部のシリコン酸化膜中に生じる圧縮応力の影響で、この部分の酸化レートが低下するという現象が、上述の酸化レートのシリコン結晶面方位依存性による薄膜化現象に重畳するためと考えられる。
【００１０】
また、図１８（ｃ）は、シリコン柱の表面に熱酸化膜を形成した場合の断面図を示している。この場合も、シリコン柱の角部で発生する圧縮応力によって酸化レートの低下が起こるため、シリコン酸化膜の部分的な薄膜化が顕著になる。
【００１１】
このようなシリコン酸化膜の部分的な薄膜化は、絶縁不良や経時的絶縁性劣化等の問題を引き起こす。特に、トレンチキャパシタの形成工程では、シリコン酸化膜の形成後に同シリコン酸化膜をエッチングする処理が入る場合があり、この場合は、エッチングの程度によっては、シリコン酸化膜が部分的に消失するという問題が起こる。
【００１２】
【発明が解決しようとする課題】
上述の如く、ＳＴＩ素子分離法を用いた場合のゲート絶縁膜は、従来の熱酸化や熱酸窒化法で形成すると、シリコン基板の角部でのゲート絶縁膜の薄膜化、さらには角部の尖り形状が生じ、その結果としてゲート絶縁膜の絶縁不良や経時的絶縁劣化等が生じるという問題があった。
【００１３】
一方、トレンチキャパシタのカラー絶縁膜、ＳＧＴのゲート絶縁膜は界面準位の少ない、低リーク電流の絶縁膜である必要がある。従来、これらの絶縁膜は酸素ガス雰囲気での熱酸化によって形成していた。しかしながら、この種の熱酸化にて形成されたシリコン酸化膜は角部で部分的に膜厚が薄くなり、その結果として絶縁不良や経時的絶縁性劣化等が生じるという問題があった。
【００１４】
本発明は上記事情を考慮してなされたもので、シリコンからなり、角部を有する立体パターンの上記角部を含む領域上にシリコンおよび酸素を含む絶縁膜を介して導電膜が形成されてなる構造における、上記角部における上記絶縁膜の薄膜化による絶縁特性の劣化を効果的に防止できる半導体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
［構成］
本発明の骨子は、角部での薄膜化を防止するために、オゾン、酸素ラジカル、または酸化剤および窒化剤を含む雰囲気で成膜を行う。
【００１６】
すなわち、上記目的を達成するために、本発明に係る半導体装置の製造方法は、シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、前記シリコン酸化膜上に導電膜を形成する工程とを有することを特徴とする。
【００１７】
また、本発明に係る他の半導体装置の製造方法は、シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、前記角部を含む領域上の前記シリコン酸化膜を除去する工程と、前記シリコン酸化膜を除去した領域上に第１絶縁膜を形成する工程と、前記第１絶縁膜上に導電膜を形成する工程とを有することを特徴とする。
【００１８】
また、本発明に係る他の半導体装置の製造方法、シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、前記シリコン酸化膜が形成された前記立体パターンの前記角部を含む領域上に絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成する工程とを有することを特徴とする。
【００２０】
［作用］
図１６および図１７に本発明者が行った実験の結果の一例を示す。図１６および図１７はそれぞれ第１試料および第２試料の断面ＴＥＭ像を示している。
【００２１】
第２試料は、シリコン基板の表面をＲＩＥで加工し、シリコンからなる角部（シリコン角部）を形成し、酸素酸化でシリコン酸化膜をシリコン角部に形成し、その上に多結晶シリコン膜を堆積したものである。第１試料は、酸素酸化の代わりにオゾン酸化でシリコン酸化膜をシリコン角部に形成したものである。
【００２２】
これらの第１、第２試料において、酸化温度シーケンスは８５０℃（２４０ｍｉｎ）の酸化後に、９００℃（３０ｍｉｎ）の酸化を追加したもので、ともに同じであり、また酸化剤の圧力を調節して（１００）面上のシリコン酸化膜の膜厚をともに同じ（１１．５ｎｍ）にし、また酸化剤圧力は、第２試料の酸素酸化では酸素ガス圧力：１６ｋＰａ、第１試料のオゾン酸化ではオゾンガスと酸素ガスとの混合雰囲気で行い、それぞれの分圧はオゾンガス分圧：６．５Ｐａ、酸素ガス分圧：１２３．５Ｐａである。
【００２３】
図１６、図１７に示した実験結果から、オゾン酸化は、酸素酸化に比べて、シリコン角部でのシリコン酸化膜の薄膜化（シリコン角部の尖り）を抑制できることが分かった。なお、図１６、図１７にはシリコン柱が示されているが、トレンチの場合にも同様にシリコン角部でのシリコン酸化膜の薄膜化（シリコン角部の尖り）を抑制できることを確認した。
【００２４】
その理由は次のように考えられる。シリコン酸化膜はその成膜中にシリコン角部の近傍で大きな圧縮応力が生じる。シリコン柱の場合にはシリコン柱の表面からその内側に進む酸化膜成長によって圧縮応力が生じ、トレンチの場合にはトレンチ内壁からその外側に進む酸化膜成長によって圧縮応力が生じる。
【００２５】
このため、シリコン角部ではシリコン酸化膜中への酸化剤の拡散が圧縮応力により抑制される。したがって、酸化剤の拡散が律速するような成膜条件の場合、シリコン角部での酸化レートの低下が顕著となる。
【００２６】
通常の酸素ガスや水蒸気ガスによるシリコンの酸化の場合、酸化初期では反応律速、酸化の進行とともに拡散律速に変わる。そのため、この種の酸化雰囲気でのシリコン酸化の場合には、圧縮応力の影響が大きく、そのためにシリコン角部の近傍のシリコン酸化膜の薄膜化（シリコン角部の尖り）が顕在化する。
【００２７】
これに対して、酸素ラジカルは、酸素ガスに比べて、シリコン酸化膜中の拡散が容易であり、そのために上記圧縮応力による酸化剤のシリコン表面への供給量の低下は起こり難いと考えられる。また、オゾン酸化の場合、酸化剤は酸素ラジカルなので、同様に供給量の低下は起こり難い。
【００２８】
さらに、図１６、図１７の比較から、オゾン酸化は、酸素酸化に比べて、酸化反応レートのシリコン結晶面方位依存性が小さいことが分かる。すなわち、シリコン基板の上面は（１００）面、ＲＩＥ加工した側面は（１１０）面で構成されているが、それぞれの面上の酸化膜厚の比が１に近くなっている。これは、酸化反応レートがシリコン面密度にほとんど依存しないことを意味しており、酸化種である酸素ラジカルの供給律速で反応が進んでいるためと考えられる。一方、シリコン酸窒化膜を酸化剤と窒化剤を含む雰囲気で形成した場合にも、同様の成膜レートのシリコン結晶面方位依存性が小さくなる現象が見られた。
【００２９】
これは、後述の第１の参考例の項で詳述するように、酸化レートの速い面方位は、窒化レートも速いため、表面窒化による酸化レートの低下が起こって、速い酸化レートが相殺されるためと考えられる。
【００３０】
したがって、本発明のように、上述したような作用効果を奏する酸化種を含む雰囲気中で酸化を行えば、シリコン角部におけるシリコンおよび酸素を含む絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜化による絶縁特性の劣化を効果的に防止できるようになる。
【００３１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００３２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図である。本実施形態は、ＭＯＳキャパシタのゲート酸化膜に本発明を適用した例である。
【００３３】
まず、図１（ａ）に示すように、シリコン基板１をエッチングしてＳＴＩによる素子分離のためのトレンチ２を形成するとともに、シリコン柱３を形成する。図２に、この段階の鳥瞰図を示す。図１は、図２のシリコン柱３を通り、トレンチ２の底面に対して垂直な面における断面図である。
【００３４】
次に図１（ｂ）に示すように、シリコン柱３の上部が露出するように、トレンチ２の内部をシリコン酸化膜４で埋め込む。このようなシリコン酸化膜４を形成するには、例えば、トレンチ２の内部を完全に埋め込むように全面にシリコン酸化膜を形成した後、その上部を希フッ酸を用いたエッチングにより除去すれば良い。
【００３５】
次に図１（ｃ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を導入しながら、８５０℃、４０分、１３０Ｐａの条件で熱処理を行い、露出したシリコン柱３の表面に、厚さ４ｎｍのゲート酸化膜５を形成する。このとき、シリコン柱３の上端角部でのゲート酸化膜５の薄膜化（シリコン角部の尖り）は見られなかった。
【００３６】
最後に、図１（ｄ）に示すように、周知の技術で、高濃度のリンがドーピングされたポリシリコン膜からなるゲート電極６をシリコン柱３上にゲート酸化膜５を介して形成して、ＭＯＳキャパシタが完成する。
【００３７】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、６ＭＶ／ｃｍの動作電界を保証できることを確認した。このような良好な値が得られた理由は、本実施形態の製造方法によれば、シリコン柱３の上端角部におけるゲート酸化膜５の薄膜化（シリコン角部の尖り）を防止でき、同上端角部における電界集中を緩和できた結果であるといえる。
【００３８】
なお、図３に、図１（ｄ）のＭＯＳキャパシタの水平断面図を示す。これは図１（ｄ）の点Ａ−点Ａ’を通り、基板表面に水平な面による断面図である。図から、この断面で見たシリコン柱３の上端角部においても、ゲート酸化膜５の薄膜化（シリコン角部の尖り）は見られないことが分かる。
【００３９】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図である。本実施形態は、ＭＯＳキャパシタの製造に用いる、チャネルイオン注入用のマスク酸化膜に本発明を適用した例である。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。
【００４０】
まず、図４（ａ）に示すように、第１の実施形態と同様に、素子分離のためのトレンチ２、シリコン柱３を形成する。
【００４１】
次に図４（ｂ）に示すように、縦型バッチ式酸化炉にて、オゾンガスを導入しながら、９００℃、１２０分、１０Ｐａの条件で熱処理を行い、露出したシリコン柱３の表面に、厚さ８ｎｍのマスク酸化膜７を形成する。このとき、シリコン柱３の上端角部でのマスク酸化膜７の薄膜化（シリコン角部の尖り）は見られなかった。この後、同図（ｂ）に示すように、リンイオン（Ｐ+ ）８をマスク酸化膜７を介してシリコン柱３に注入する。
【００４２】
次に図４（ｃ）に示すように、マスク酸化膜７を希フッ酸にて全て除去する。
【００４３】
次に図４（ｄ）に示すように、一酸化窒素ガス雰囲気で、８００℃、６０分、３０ｋＰａの条件で熱処理を行い、露出したシリコン柱３の表面に厚さ２ｎｍのゲート酸窒化膜５ONを形成する。最後に、同図（ｄ）に示すように、高濃度のリンがドーピングされたポリシリコン膜からなるゲート電極６を形成して、ＭＯＳキャパシタが完成する。
【００４４】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、５ＭＶ／ｃｍの動作電界を保証できることを確認した。このような良好な値が得られた理由は、本実施形態の製造方法によれば、シリコン柱３の上端角部におけるマスク酸化膜７の薄膜化（シリコン角部の尖り）を防止でき、これによりマスク酸化膜７を除去した後のシリコン柱３の上端角部の薄膜化（シリコン角部の尖り）を防止でき、同上端角部における電界集中を緩和できた結果であるといえる。
【００４５】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図である。本実施形態は、ＭＯＳキャパシタの製造に用いるパッド酸化膜に本発明を適用した例である。パッド酸化膜は、ＳＴＩによる素子分離のためのトレンチの内部に埋め込まれた絶縁膜とシリコン基板との界面状態を向上させて、素子の接合リークを低減する目的で用いられる。なお、図１と対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。
【００４６】
まず、図５（ａ）のように、第１の実施形態と同様に、素子分離のためのトレンチ２、シリコン柱３を形成する。
【００４７】
次に図５（ｂ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン１０％）を導入しながら、９５０℃、６０分、５０Ｐａの条件で熱処理を行い、厚さ１０ｎｍのパッド酸化膜９をトレンチ２の底面およびシリコン柱３の表面（上面、側面）に形成する。このとき、シリコン柱３の上端角部でのパッド酸化膜９の薄膜化（シリコン角部の尖り）は見られなかった。
【００４８】
次に図５（ｃ）に示すように、トレンチ２の内部を完全に埋め込むように全面にシリコン酸化膜４をＣＶＤ法により形成する。
【００４９】
次に図５（ｄ）に示すように、トレンチ２内に素子分離に必要なシリコン酸化膜４を残して残りの不要なシリコン酸化膜４を希フッ酸を用いたエッチングにより除除する。このとき、同図（ｄ）に示すように、パッド酸化膜９の一部もエッチングされて、シリコン柱３の上端角部が露出する。
【００５０】
次に図５（ｅ）に示すように、一酸化窒素ガス雰囲気で、９００℃、３０分、３０ｋＰａの条件で熱処理を行い、露出したシリコン柱３の表面に、厚さ２ｎｍのゲート酸窒化膜５ONを形成する。最後に、同図（ｅ）に示すように、高濃度のリンがドーピングされたポリシリコン膜からなるゲート電極６を形成して、ＭＯＳキャパシタが完成する。
【００５１】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、５ＭＶ／ｃｍの動作電界を保証できることを確認した。このような良好な値が得られた理由は、本実施形態の製造方法によれば、シリコン柱３の上端角部におけるパッド酸化膜９の薄膜化（シリコン角部の尖り）を防止でき、これによりパッド酸化膜９の一部除去後の同上端角部における電界集中の緩和を抑制できた結果であるといえる。
【００５２】
（第４の実施形態）
図６は、本発明の第４の実施形態に係るフラッシュメモリセルの製造方法を示す工程断面図である。これはチャネル幅方向と平行な面による断面図を示している。本実施形態は、フラッシュメモリセルの浮遊ゲート電極と制御ゲート電極との間の電極間絶縁膜に本発明を適用した例である。
【００５３】
まず、図６（ａ）に示すように、シリコン基板１１の表面に素子分離絶縁膜１２を形成し、この素子分離絶縁膜１２に囲まれたシリコン素子領域１３の表面に、厚さ８ｎｍのトンネル酸化膜１４を形成する。
【００５４】
次に図６（ｂ）に示すように、高濃度のリンがドーピングされたポリシリコン膜をＣＶＤ法により全面に形成し、このポリシリコン膜をＲＩＥで加工して、素子分離絶縁膜１２上に乗り上げるように浮遊ゲート電極１５を形成する。このとき、浮遊ゲート電極１５にはほぼ直角の上端角部が形成される。
【００５５】
次に図８（ｃ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を導入しながら、８５０℃、３０分、１３０Ｐａの条件で熱処理を行い、厚さ３ｎｍのシリコン酸化膜１６を浮遊ゲート電極１５の表面に形成する。このとき、浮遊ゲート電極１５の角部でのシリコン酸化膜１６の薄膜化（シリコン角部の尖り）は見られなかった。
【００５６】
次に同図（ｃ）に示すように、同一酸化炉内で連続して、一酸化窒素／テトラクロルシラン混合ガス（流量比５００／５ｓｃｃｍ）を導入しながら、８５０℃、６０分、２００Ｐａの条件で酸化を行い、厚さ５ｎｍのシリコン酸窒化膜１７をシリコン酸化膜１６上に形成する。シリコン酸化膜１６の場合と同様に、シリコン酸窒化膜１７にも薄膜化（シリコン角部の尖り）は見られなかった。この結果、シリコン酸化膜１６、シリコン酸窒化膜１７からなる厚さ８ｎｍの積層構造の電極間絶縁膜が形成される。
【００５７】
最後に、周知の技術で、高濃度のリンがドーピングされたポリシリコン膜からなる制御ゲート電極１８、ソース拡散層、ドレイン拡散層を形成して、フラッシュメモリセルが完成する。
【００５８】
以上述べた方法で製造したＭＯＳキャパシタを調べたところ、電極間絶縁膜１６，１７の膜厚が８ｎｍと薄くても、十分な電荷保持特性が得られることを確認した。このような良好な電荷保持特性が得られた理由は、本実施形態の製造方法によれば、浮遊ゲート電極１５の上端角部における電極間絶縁膜１６，１７の薄膜化（シリコン角部の尖り）を防止でき、同上端角部における電界集中を緩和できた結果であるといえる。
【００５９】
なお、第１〜第４の実施形態では、オゾン酸化プロセスを用いて、シリコン角部における薄膜化を防止しているが、酸素ラジカル酸化プロセスを用いても、原理的には同様の効果がある。
【００６０】
ただし、酸素ラジカル酸化の場合は、酸素ラジカルの発生位置からシリコン基板（ウェハ）位置までの酸素ラジカルの輸送時間が長いと、酸素ラジカルの濃度が著しく減少してしまうため、多数枚のウェハを同時に酸化するバッチ処理には向いていない。バッチ処理の場合は、オゾン酸化プロセスが望ましい。
【００６１】
（第１の参考例）
図７および図８は、第１の参考例に係るＤＲＡＭトレンチキャパシタセルの製造方法を示す工程断面図である。
【００６２】
まず、図７（ａ）に示すように、ｐ型シリコン基板２１（例えば、比抵抗１０Ω・ｃｍ、結晶面（１００））の全面に厚さ１０ｎｍのシリコン酸化膜２２を熱酸化法で形成する。この後、同図（ａ）に示すように、シリコン酸化膜２２上に厚さ２００ｎｍのシリコン窒化膜２３、厚さ５００ｎｍのシリコン酸化膜２４を順次ＣＶＤ法で形成する。
【００６３】
次に図７（ｂ）に示すように、フォトリソグラフィとエッチングを用いて、トレンチ２５を形成する。次に同図（ｂ）に示すように、トレンチ２５の内壁に厚さ５ｎｍのシリコン酸化膜２６を熱酸化法で形成した後、厚さ１０ｎｍのシリコン窒化膜２７をＣＶＤ法で全面に形成する。
【００６４】
次に図７（ｃ）に示すように、トレンチ２５の途中の深さまでを充填するようにレジスト２８を形成し、このレジスト２８をマスクにしてシリコン窒化膜２７をＣＤＥ（Chemical Dry Etching）法にてエッチングし、シリコン窒化膜２７の露出部分を除去する。この結果、トレンチ２５の上端部のシリコン酸化膜２６が露出する。この後、レジスト２８を除去する。
【００６５】
次に図７（ｄ）に示すように、亜酸化窒素（Ｎ2 Ｏ）／酸素混合ガス雰囲気（亜酸化窒素５０％）で１０００℃の酸窒化を行い、カラー絶縁膜と呼ばれる厚さ２０ｎｍのシリコン酸窒化膜２９をトレンチ２５の上端部（シリコン酸化膜２６の露出部）に形成する。
【００６６】
次に図８（ｅ）に示すように、シリコン窒化膜２７を熱リン酸液を用いて除去し、続いてシリコン酸化膜２６を希フッ酸液を用いて除去する。このとき、カラー絶縁膜であるシリコン酸窒化膜９の表面がエッチングされて、その厚さは１０ｎｍになる。その後、同図（ｅ）に示すように、トレンチ２５内壁のシリコン露出表面に、周知の気相拡散法でｎ型不純物拡散層（プレート電極）３０を形成する。
【００６７】
次に同図（ｆ）に示すように、キャパシタ絶縁膜としての厚さ５ｎｍのシリコン窒化膜３１をＣＶＤ法で形成し、続いてストレージノード電極３２となる第１の砒素ドープポリシリコン膜をトレンチ２５内を充填するように全面に形成した後、ＣＭＰ（Chemical Mechanical Polishing）とＲＩＥ（Reactive Ion Etching）を用いて砒素ドープポリシリコン膜をエッチバックし、ストレージノード電極３２を形成する。
【００６８】
次に図８（ｇ）に示すように、熱リン酸液と希フッ酸液を用いたウエットエッチングによって、トレンチ２５の上部のシリコン窒化膜３１およびシリコン酸窒化膜２９を除去した後、これらの絶縁膜３１，２９を除去して現れた基板部分にリンを斜めイオン注入して、ｎ型不純物拡散層３３を形成する。
【００６９】
次に同図（ｇ）に示すように、埋め込みストラップ３４となる第２の砒素ドープポリシリコン膜をトレンチ２５内を充填するように全面に形成した後、ＣＭＰとＲＩＥを用いて第２の砒素ドープポリシリコン膜をエッチバックし、埋め込みストラップ３４を形成する。なお、埋め込みストラップ３４中の燐を基板中に拡散することによって、ｎ型不純物拡散層３３を形成しても良い。
【００７０】
最後に、図８（ｈ）に示すように、周知の方法でＳＴＩ（Shallow Trench Isolation）のための素子分離絶縁膜３５、ゲート絶縁膜３６、ゲート電極３７、ｎ型ソース・ドレイン拡散層３８からなるＭＯＳトランジスタを形成して、ＤＲＡＭトレンチキャパシタセルが完成する。
【００７１】
本参考例によるシリコン酸窒化膜（カラー絶縁膜）２９は、シリコン基板２１との界面準位密度が１×１０11ｃｍ-2ｅＶ-1以下であり、ｎ型ソース・ドレイン拡散層３８とシリコン基板２１との間のリーク電流に起因するデータ保持特性の劣化の問題は起こらないことを確認した。上記界面準位密度の値はシンター工程前の値であり、シンター工程後には１×１０10ｃｍ-2ｅＶ-1以下となることを確認した。
【００７２】
なお、従来の熱酸化法でも、本参考例と同レベルの界面準位密度を実現できるが、シリコン角部で薄膜化するなど断面形状に関して問題がある。断面形状を改善するために、ＣＶＤ酸化膜を使う従来技術もあるが、この場合には界面準位密度が高くなり（１×１０11ｃｍ-2ｅＶ-1以上）、界面準位密度に関して問題がある。
【００７３】
さらに本参考例によれば、図９に示すように、膜厚が均一で、かつ尖った部分が無い断面形状を有するシリコン酸窒化膜（カラー絶縁膜）を実現できるようになる。
【００７４】
このような断面形状を得ることができる理由は、以下のように考えられる。酸素ガスや水蒸気ガスによるシリコン基板の酸化反応レートには、シリコン結晶面方位依存性があり、酸化膜厚が１０ｎｍ程度までの初期酸化領域では、例えば（１１０）面は（１００）面よりも１．５倍程度速いことが分かっている。
【００７５】
この酸化反応レートの結晶面方位依存性は、シリコン面密度の違いに起因すると説明されており、上記１．５倍の違いは、（１００）面のシリコン面密度が（１００）面より１．４１倍大きいことを反映していると考えられる（Philosophical Magazine B, 1987, Vol. 55, No.2, p.131-145）。
【００７６】
一方、表面に熱酸化膜が形成されたシリコン基板を用いて、一酸化窒素ガス（ＮＯガス）によるシリコン基板表面の窒化反応レートを調べたところ、図１０、図１１に示す結果が得られた。これらの図から、窒化反応の場合にも、上記酸化反応の場合と同様に、シリコン面密度に起因した結晶面方位依存性があることが分かる。具体的には、（１１０）面は（１００）面よりも１．４倍程度速いことが分かる。
【００７７】
さらに、亜酸化窒素ガス（Ｎ2 Ｏガス）によるシリコン基板の酸窒化反応レートを調べたところ、（１１０）面と（１００）面との差は１．１倍程度しかないことが分かった。
【００７８】
この酸窒化反応レートの結晶面方位依存性が小さい理由は、以下のように考えられる。亜酸化窒素ガスによる酸窒化膜形成は、ガス分解生成物である酸素ガスによる酸化反応と一酸化窒素ガスによる窒化反応が同時進行して起こるといわれている。したがって、酸化反応が起こりやすい結晶面は、窒化反応も起こりやすいので、一旦窒化反応が進行すると、それ以降の酸化反応レートが低下して、結果的に、成膜レートの面方位依存性は小さくなると考えられる。
【００７９】
このように酸化反応と窒化反応を同時に進行させることで、成膜レートの結晶面方位依存性を抑制することが可能となる。
【００８０】
なお、図８（ｅ）に示した希フッ酸液によるシリコン酸化膜２６の除去工程のように、後工程でシリコン酸窒化膜（カラー絶縁膜）２９がエッチングされる場合には、成膜時のシリコン酸窒化膜（カラー絶縁膜）２９の膜厚を厚くしておくことが望ましい。
【００８１】
そのためには、酸窒化によるシリコン酸窒化膜（カラー絶縁膜）２９の成膜後に追加酸化を行って、シリコン酸窒化膜（カラー絶縁膜）２９の仕上がり膜厚を制御すると良い。
【００８２】
このよう追加酸化によって、界面準位密度はさらに低くなるので、データ保持特性はさらに向上する。ここで、上記追加酸化は９５０℃以上の高温で行うことが望ましい。その理由は、成膜時の応力起因の成膜レートの差を低減でき、シリコン酸窒化膜（カラー絶縁膜）２９の膜厚をより均一にできるからである。
【００８３】
さらにまた、上記追記酸化は９５０℃以上の高温の水蒸気（Ｈ2 Ｏ）雰囲気で行うことが望ましい。その理由は、シリコン酸窒化膜（カラー絶縁膜）２９中の窒素が常に界面に移動するため、追加酸化時の膜厚差が生じにくいためである。
【００８４】
なお、本参考例では、シリコン酸窒化膜（カラー絶縁膜）２９の角部での薄膜化（くびれ形状のない内壁絶縁膜）を防止し、シリコン酸窒化膜（カラー絶縁膜）２９の膜厚均一化を実現しているが、図１２に示すように、シリコン酸窒化膜（カラー絶縁膜）２９の角部での膜厚化を実現することもできる。
【００８５】
それを実現するための具体的な方法としては、例えば先に窒化をしてその後に酸化を行う方法がある。シリコン窒化膜の膜厚は、（１１０）面よりも（１００）面の方が薄くなるため、窒化後の追加酸化により（１００）面の方が膜厚が厚くなり、その結果として図１２に示した形状のシリコン酸窒化膜を実現できる。
【００８６】
窒化後に窒化膜の一部を剥離して（１１０）面にのみ窒化膜が残るようにしたり、あるいは窒化後の酸化をオゾンや酸素ラジカルで行えば、角部でのシリコン酸窒化膜（カラー絶縁膜）２９のさらなる膜厚化が実現可能となる。
【００８７】
図１２に示した形状にすることで、角部での電界集中を緩和でき、シリコン酸窒化膜（カラー絶縁膜）２９の絶縁破壊耐圧の向上やリーク電流の低減を実現できる。
【００８８】
また、本参考例では、亜酸化窒素／酸素混合ガス雰囲気で成膜を行っているが、酸化剤と窒化剤を含む雰囲気ならば良く、例えば亜酸化窒素雰囲気、一酸化窒素（ＮＯ）／酸素混合ガス雰囲気等でも同様の効果がある。また、酸化剤と窒化剤を含む雰囲気でなくとも、成膜レートの基板面方位依存性の小さい雰囲気ならば良く、例えばオゾンまたは酸素ラジカルを含む雰囲気での酸化でも同様の効果がある。
【００８９】
また、本参考例の酸化種を用いた各酸化プロセスの特徴は以下の通りである。
【００９０】
亜酸化窒素／酸素混合ガスプロセスは、１０ｎｍ以上の厚い絶縁膜を形成するのに最も適している。また、界面の電気的特性も良好である。
【００９１】
亜酸化窒素単独プロセスは、界面の電気的特性が良好である。
【００９２】
一酸化窒素／酸素混合プロセスは、ガス混合条件をうまく選ぶと膜厚均一化を実現できる。また、成膜温度が変わっても炉内のガス組成はあまり変わらず、プロセスの制御性が最も良い。
【００９３】
アンモニア窒化または一酸化窒素窒化後プロセス後の追加酸化プロセスは、膜厚均一化を実現でき、また条件を選べばシリコン角部での厚膜化も可能である。
【００９４】
（第２の参考例）
図１３は、第２の参考例に係るＳＧＴ（Surrounding Gate Transistor）の製造方法を示す工程断面図である。
【００９５】
まず、図１３（ａ）に示すように、ｐ型シリコン基板３１（例えば、比抵抗１０Ω・ｃｍ、結晶面（１００））の全面に厚さ１０ｎｍのシリコン酸化膜３２を熱酸化法で形成する。この後、同図（ａ）に示すように、シリコン酸化膜３２上に厚さ２００ｎｍのシリコン窒化膜３３をＣＶＤ法で形成する。
【００９６】
次に図１３（ｂ）に示すように、シリコン窒化膜３３、シリコン酸化膜３２、ｐ型シリコン基板３１をフォトリソグラフィとエッチングを用いてパターニングし、トレンチを形成する。これにより、シリコン柱が形成される。
【００９７】
次に図１３（ｃ）に示すように、縦型バッチ式酸化炉にて、オゾン／酸素混合ガス（オゾン５％）を導入しながら、９００℃、１０分、１３０Ｐａの条件で熱処理を行い、シリコン柱の側面およびトレンチの底面にゲート酸化膜３４を形成する。その後、同図（ｂ）に示すように、ゲート電極となるリンがドーピングされた厚さ１００ｎｍの多結晶シリコン膜３５を全面に形成する。
【００９８】
次に図１３（ｄ）に示すように、多結晶シリコン膜３５をフォトリソグラフィとＲＩＥを用いてパターニングし、シリコン柱を取り囲むゲート電極３５を形成する。ここで、ゲート電極２５は紙面に対して垂直方向に延びており、その延びた部分で後工程でゲート配線のコンタクトが取られる。
【００９９】
次に同図（ｄ）に示すように、ゲート電極３５をマスクにして基板表面に砒素イオンを注入し、トレンチの底部にｎ型ソース拡散層３６を形成した後、同図（ｄ）に示すように、全面に層間絶縁膜としてのシリコン酸化膜３７をＣＶＤ法により形成する。なお、この段階では砒素イオンの活性化（アニール）を行っていないので、ｎ型ソース拡散層３６は未完成である。すなわち、ｎ型ソース拡散層３６はシリコン柱の下端部までは延びていない。
【０１００】
次に図１３（ｅ）に示すように、フォトリソグラフィと異方性エッチングを用いてシリコン酸化膜３７、シリコン窒化膜３３、シリコン酸化膜３２をパターニングし、シリコン柱の上面を露出させる。
【０１０１】
次に同図（ｅ）に示すように、シリコン柱の上面の露出面に砒素イオンを注入した後、１０００℃、１０秒の活性化アニールを行って、砒素イオンを活性化することによって、ｎ型ソース層３６を完成させるとともに、シリコン柱の端まで延びたｎ型ドレイン拡散層３８を形成する。
【０１０２】
この後は、周知の方法（例えばＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．， ｐ．２２２（１９８８）のＦＩＧ．３、特願平５−２０１５９９）に従って、図示しないゲート配線、ソース配線およびドレイン配線を形成してＳＧＴが完成する。
【０１０３】
本参考例によるゲート酸化膜３４は、シリコン基板３１（シリコン柱）との界面準位密度が５×１０10ｃｍ-2ｅＶ-1以下であり、トランジスタ特性の低下の問題は起こらないことを確認した。
【０１０４】
さらに本参考例によれば、図１４に示すように、膜厚が均一で、かつ尖った部分が無い断面形状を有するゲート酸化膜３４を実現できるようになる。
【０１０５】
なお、本参考例は、成膜レートの基板面方位依存性の小さい成膜方法ならば良く、酸化剤と窒化剤を含む雰囲気での酸窒化でも同様の効果がある。
【０１０６】
なお、本参考例では、ゲート酸化膜３４の膜厚均一化（くびれ形状のない表面絶縁膜）を実現しているが、例えば先に窒化をしてその後に酸化を行うという法により、図１５に示すように、ゲート絶縁膜３４としてのシリコン酸窒化膜の膜厚をシリコン柱の角部で厚くすることもできる。図１５に示した形状にすることで、角部での電界集中を緩和でき、ゲート酸化膜３４の絶縁破壊耐圧の向上やリーク電流の低減化を実現できる。
【０１０７】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、シリコン角部を有する立体パターンとしてシリコン柱やトレンチの場合について説明したが、角部を有するシリコン球など他の立体パターンにも本発明は適用できる。
【０１０８】
また、上記実施形態では、本発明をキャパシタ絶縁膜やゲート絶縁膜に適用した場合について説明したが、本発明はチャネル領域下に短チャネル効果を抑制するための空洞を有するＭＯＳトランジスタの上記空洞の内壁に形成する絶縁膜にも適用できる。
【０１０９】
ここで、空洞の内壁は多面体で構成され、面と面の境では角部が存在する。多面体は、シリコン基板の主面が（１００）の場合には、｛１００｝面群、｛１１０｝面群、｛１１１｝面群、｛３１１｝面群、｛５３１｝面群、｛５４１｝面群で構成されている。そのため、多面体の全ての面で酸化速度が同じなることはなく、通常の酸素雰囲気による酸化では面によって膜厚が薄くなる可能性がある。さらに、面と面の境である角部でも膜厚が薄くなる可能性がある。しかし、本発明の酸化種を用いれば一様な膜厚の絶縁膜を形成でき、部分的な薄膜化を効果的に防止できるようになる。
【０１１０】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１１１】
【発明の効果】
以上詳説したように本発明によれば、所定の酸化種を含む雰囲気中で酸化を行うことによって、シリコンからなる角部におけるシリコンおよび酸素を含む絶縁膜（シリコン酸化膜、シリコン酸窒化膜）の薄膜化による絶縁特性の劣化を効果的に防止できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図
【図２】図１（ａ）の工程の同ＭＯＳトランジスタの鳥瞰図
【図３】図１（ｄ）の工程の同ＭＯＳキャパシタの断面図
【図４】本発明の第２の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図
【図５】本発明の第３の実施形態に係るＭＯＳキャパシタの製造方法を示す工程断面図
【図６】本発明の第４の実施形態に係るフラッシュメモリセルの製造方法を示す工程断面図
【図７】 第１の参考例に係るＤＲＡＭトレンチキャパシタセルの製造方法の前半を示す工程断面図
【図８】 第１の参考例に係るＤＲＡＭトレンチキャパシタセルの製造方法の後半を示す工程断面図
【図９】図８のトレンチキャパシタの断面形状を示す図
【図１０】面方位の違いによる基板表面の窒素面密度のＮＯアニール時間との関係を示す図
【図１１】面方位の違いによる基板表面のシリコン面密度と窒素面密度との関係を示す図
【図１２】 第１の参考例の変形例を説明するための断面図
【図１３】 第２の参考例に係るＳＧＴの製造方法を示す工程断面図
【図１４】図１３のトレンチキャパシタの断面形状を示す図
【図１５】 第２の参考例の変形例を説明するための断面図
【図１６】本発明による酸化処理が施された第１試料を示す顕微鏡写真
【図１７】従来の酸化処理が施された第２試料を示す顕微鏡写真
【図１８】従来の問題点を説明するための断面図
【図１９】従来の問題点を説明するための断面図
【符号の説明】
１…シリコン基板
２…トレンチ
３…シリコン柱
４…シリコン酸化膜
５…ゲート酸化膜
５ON …ゲート酸窒化膜
６…ゲート電極
７…マスク酸化膜
８…リンイオン（Ｐ+ ）
９…パッド酸化膜
１１…シリコン基板
１２…素子分離絶縁膜
１３…シリコン素子領域
１４…トンネル酸化膜
１５…浮遊ゲート電極
１６…シリコン酸化膜
１７…シリコン酸窒化膜
２１…ｐ型シリコン基板
２２…シリコン酸化膜
２３…シリコン窒化膜
２４…シリコン酸化膜
２５…トレンチ
２６…シリコン酸化膜
２７…シリコン窒化膜
２８…レジスト
２９…シリコン酸窒化膜（カラー絶縁膜）
３０…ｎ型不純物拡散層（プレート電極）
３１…シリコン窒化膜（キャパシタ絶縁膜）
３２…第１の砒素ドープポリシリコン膜（ストレージノード電極）
３３…ｎ型不純物拡散層（プレート電極）
３４…埋め込みストラップ
３５…素子分離絶縁膜
３６…ゲート絶縁膜
３７…ゲート電極
３８…ｎ型ソース・ドレイン拡散層
Claims (8)
- シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、
前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に導電膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、
前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、
前記角部を含む領域上の前記シリコン酸化膜を除去する工程と、
前記シリコン酸化膜を除去した領域上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上に導電膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記シリコン酸化膜を介して前記立体パターンにイオンを注入し、次に前記シリコン酸化膜の全てを除去し、次に前記第１絶縁膜を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記立体パターン上に前記シリコン酸化膜を介して第２絶縁膜を堆積することで前記立体パターンの表面を平坦化し、次に前記角部が露出するまで前記第２絶縁膜および前記シリコン酸化膜の表面を後退させ、次に前記シリコン酸化膜を除去した領域上に前記第１絶縁膜を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記立体パターンは、シリコン基板に形成された凹凸パターンであり、この凹凸パターンの凹部がトレンチであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置の製造方法。
- シリコンからなり、角部を有する立体パターンを形成する工程であって、前記立体パターンは、第１の領域を有する上面および第２の領域を有する側面を備え、前記第１の領域と前記第２の領域との間の角の領域が前記角部である前記工程と、
前記立体パターンの前記角部を含む領域にシリコン酸化膜を形成する工程であって、前記第１および第２の領域に比べて前記角部での前記シリコン酸化膜の薄膜化が生じないように、前記立体パターンの前記角部を含む領域をオゾンまたは酸素ラジカルを含む雰囲気で酸化して前記シリコン酸化膜を形成する工程と、
前記シリコン酸化膜が形成された前記立体パターンの前記角部を含む領域上に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記立体パターンは、シリコン基板上にパターニングされたシリコン膜が設けられてなる凹凸パターンであることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第１の領域はシリコン基板の（１００）面、前記第２の領域はシリコン基板の（１１０）面であることを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12247599A JP3983923B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12247599A JP3983923B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315768A JP2000315768A (ja) | 2000-11-14 |
| JP3983923B2 true JP3983923B2 (ja) | 2007-09-26 |
Family
ID=14836777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12247599A Expired - Fee Related JP3983923B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3983923B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436765B1 (en) * | 2001-02-09 | 2002-08-20 | United Microelectronics Corp. | Method of fabricating a trenched flash memory cell |
| JP4828790B2 (ja) * | 2003-10-22 | 2011-11-30 | 独立行政法人産業技術総合研究所 | Ｍｏｓｆｅｔ型半導体装置の製造方法 |
| JP2006100382A (ja) * | 2004-09-28 | 2006-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100645195B1 (ko) * | 2005-03-10 | 2006-11-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP2008053412A (ja) * | 2006-08-24 | 2008-03-06 | Sharp Corp | 半導体装置および半導体装置の製造方法および携帯電子機器 |
| JP2008193107A (ja) * | 2008-02-18 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP4856201B2 (ja) * | 2009-03-09 | 2012-01-18 | 株式会社東芝 | 半導体装置の製造方法 |
-
1999
- 1999-04-28 JP JP12247599A patent/JP3983923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315768A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875455B2 (ja) | 半導体装置の製造方法 | |
| JP4605399B2 (ja) | 電界効果トランジスタの形成方法 | |
| US7772671B2 (en) | Semiconductor device having an element isolating insulating film | |
| KR100818873B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7432155B2 (en) | Methods of forming a recessed gate | |
| JP2004186185A (ja) | 半導体装置及びその製造方法 | |
| US8497184B2 (en) | Method for manufacturing semiconductor device | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| JP2001308207A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3983923B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| JP5365054B2 (ja) | 半導体装置の製造方法 | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4330671B2 (ja) | 半導体装置の製造方法 | |
| JPH05114579A (ja) | 半導体装置およびその製造方法 | |
| JP4039854B2 (ja) | 半導体装置の製造方法 | |
| JP2006310484A (ja) | 半導体装置の製造方法 | |
| JP4091565B2 (ja) | 半導体装置の製造方法 | |
| JP4191203B2 (ja) | 半導体装置及びその製造方法 | |
| JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2009004480A (ja) | 半導体装置の製造方法 | |
| JP3139306B2 (ja) | 拡散層の形成方法 | |
| JP2001244324A (ja) | 半導体装置の製造方法 | |
| JPH06216333A (ja) | 半導体記憶装置の製造方法 | |
| TW200410321A (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |