JP2808933B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2808933B2 JP2808933B2 JP3190447A JP19044791A JP2808933B2 JP 2808933 B2 JP2808933 B2 JP 2808933B2 JP 3190447 A JP3190447 A JP 3190447A JP 19044791 A JP19044791 A JP 19044791A JP 2808933 B2 JP2808933 B2 JP 2808933B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- etching
- thermal oxidation
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にゲート酸化膜形成前のシリコン基板の処理方
法に関する。
関し、特にゲート酸化膜形成前のシリコン基板の処理方
法に関する。
【０００２】
【従来の技術】シリコン酸化膜はゲート絶縁膜としてＭ
ＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）半導体装置に用いられている。従来のゲート酸
化膜の形成方法についてＭＯＳトランジスタの作製を例
に取り図面を参照して説明する。図４（ａ）〜（ｄ）は
従来のゲート酸化膜の形成方法を含むＭＯＳトランジス
タの作製法を示す半導体チップの断面図である。
ＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）半導体装置に用いられている。従来のゲート酸
化膜の形成方法についてＭＯＳトランジスタの作製を例
に取り図面を参照して説明する。図４（ａ）〜（ｄ）は
従来のゲート酸化膜の形成方法を含むＭＯＳトランジス
タの作製法を示す半導体チップの断面図である。
【０００３】まず図４（ａ）に示すように、Ｐ型シリコ
ン基板１上に選択酸化（ＬＯＣＯＳ）法によりＰ+ 領域
２およびフィールド酸化膜３を形成する。次に熱酸化法
により素子領域に酸化シリコン膜（犠牲酸化膜）４を形
成する。次に図４（ｂ）に示すように、この酸化膜を弗
酸を含む溶液で除去する。この酸化工程は選択酸化工程
でフィールド酸化膜３の端に生成される窒化シリコン化
合物（ホワイトリボンと呼ばれる）を酸化により除去す
るために行われる。次に素子領域に熱酸化法によりゲー
ト酸化膜５を形成する。
ン基板１上に選択酸化（ＬＯＣＯＳ）法によりＰ+ 領域
２およびフィールド酸化膜３を形成する。次に熱酸化法
により素子領域に酸化シリコン膜（犠牲酸化膜）４を形
成する。次に図４（ｂ）に示すように、この酸化膜を弗
酸を含む溶液で除去する。この酸化工程は選択酸化工程
でフィールド酸化膜３の端に生成される窒化シリコン化
合物（ホワイトリボンと呼ばれる）を酸化により除去す
るために行われる。次に素子領域に熱酸化法によりゲー
ト酸化膜５を形成する。
【０００４】次に図４（ｃ）に示すように、化学気相成
長法によりポリシリコン膜６を成長したのち、このポリ
シリコン膜６に熱拡散法により燐を拡散する。次でフォ
トリソグラフィ法によりこのポリシリコン膜６をパター
ニングしゲート電極とする。次に図４（ｄ）に示すよう
に、ゲート電極をマスクとしてひ素をイオン注入するこ
とにより、ソース領域７及びドレイン領域８を自己整合
的に形成する。以下層間及び配線工程によりＭＯＳトラ
ンジスタが作製される。
長法によりポリシリコン膜６を成長したのち、このポリ
シリコン膜６に熱拡散法により燐を拡散する。次でフォ
トリソグラフィ法によりこのポリシリコン膜６をパター
ニングしゲート電極とする。次に図４（ｄ）に示すよう
に、ゲート電極をマスクとしてひ素をイオン注入するこ
とにより、ソース領域７及びドレイン領域８を自己整合
的に形成する。以下層間及び配線工程によりＭＯＳトラ
ンジスタが作製される。
【０００５】ゲート酸化膜形成の熱酸化時に、例えば鉄
等の金属不純物がシリコン基板表面に残留していると、
これらの不純物は熱酸化時にゲート酸化膜中に取り込ま
れて酸化膜中の欠陥となり、ゲート酸化膜の初期耐圧不
良、あるいは長期信頼性時の不良の原因となる。よって
ゲート酸化膜を形成するための熱酸化の前にはシリコン
基板の表面は清浄に保たれていなければならない。
等の金属不純物がシリコン基板表面に残留していると、
これらの不純物は熱酸化時にゲート酸化膜中に取り込ま
れて酸化膜中の欠陥となり、ゲート酸化膜の初期耐圧不
良、あるいは長期信頼性時の不良の原因となる。よって
ゲート酸化膜を形成するための熱酸化の前にはシリコン
基板の表面は清浄に保たれていなければならない。
【０００６】このゲート酸化膜を形成するための熱酸化
の前の洗浄としては、一般的にＲＣＡ洗浄と呼ばれる洗
浄法あるいはこれを改良した洗浄法が用いられる。ＲＣ
Ａ洗浄とはＲＣＡ社により提唱されたものである（ＲＣ
Ａレビュー ３１巻 １８７−２０５ページ １９７０
年６月）。この洗浄は標準として、アンモニア／過酸化
水素／水＝１／１／５（容積比）からなる洗浄液を８０
℃とし、シリコン基板を１０分間つけて洗浄後に水洗
し、次に塩酸／過酸化水素／水＝１／１／５（容積比）
からなる８０℃の洗浄液に１０分間つけて洗浄後に水洗
を行うという洗浄方法である。
の前の洗浄としては、一般的にＲＣＡ洗浄と呼ばれる洗
浄法あるいはこれを改良した洗浄法が用いられる。ＲＣ
Ａ洗浄とはＲＣＡ社により提唱されたものである（ＲＣ
Ａレビュー ３１巻 １８７−２０５ページ １９７０
年６月）。この洗浄は標準として、アンモニア／過酸化
水素／水＝１／１／５（容積比）からなる洗浄液を８０
℃とし、シリコン基板を１０分間つけて洗浄後に水洗
し、次に塩酸／過酸化水素／水＝１／１／５（容積比）
からなる８０℃の洗浄液に１０分間つけて洗浄後に水洗
を行うという洗浄方法である。
【０００７】このＲＣＡ洗浄を基礎として、有機物除去
のための硝酸／過酸化水素混液による洗浄を追加した洗
浄法、洗浄により形成された自然酸化膜を除去するため
の希弗酸溶液による洗浄を追加した洗浄法等の改良がな
されている。
のための硝酸／過酸化水素混液による洗浄を追加した洗
浄法、洗浄により形成された自然酸化膜を除去するため
の希弗酸溶液による洗浄を追加した洗浄法等の改良がな
されている。
【０００８】
【発明が解決しようとする課題】前述したゲート酸化膜
形成のための熱酸化前のシリコン基板の洗浄を行うこと
により、シリコン基板表面に残留している不純物はほぼ
除去することが可能である。しかしながらこの熱酸化前
の工程、例えば素子分離を形成するためのフィールド酸
化膜形成工程においては、マスク材となる窒化シリコン
膜等からの汚染や、フォトリソグラフィー工程中での汚
染、または熱処理工程中での拡散炉からの汚染等が存在
する。これらの汚染はシリコン基板表面に残留する事な
く、シリコン基板表面のわずかな表面欠陥に捕獲されて
いる。
形成のための熱酸化前のシリコン基板の洗浄を行うこと
により、シリコン基板表面に残留している不純物はほぼ
除去することが可能である。しかしながらこの熱酸化前
の工程、例えば素子分離を形成するためのフィールド酸
化膜形成工程においては、マスク材となる窒化シリコン
膜等からの汚染や、フォトリソグラフィー工程中での汚
染、または熱処理工程中での拡散炉からの汚染等が存在
する。これらの汚染はシリコン基板表面に残留する事な
く、シリコン基板表面のわずかな表面欠陥に捕獲されて
いる。
【０００９】これらの汚染は比較的汚染量が少ないの
で、ゲート酸化膜の厚さが２０ｎｍ程度では顕在化して
いなかった。しかしゲート酸化の厚さが薄くなってくる
とこの微小汚染がゲート酸化膜の絶縁耐圧に影響を与え
るようになってきた。前述したＲＣＡ洗浄を構成する薬
液の内、アンモニア／過酸化水素／水による混合液によ
る洗浄でシリコン基板は５ｎｍエッチングされるが、こ
れだけでは汚染を捕獲した表面欠陥は完全には除去され
ない。
で、ゲート酸化膜の厚さが２０ｎｍ程度では顕在化して
いなかった。しかしゲート酸化の厚さが薄くなってくる
とこの微小汚染がゲート酸化膜の絶縁耐圧に影響を与え
るようになってきた。前述したＲＣＡ洗浄を構成する薬
液の内、アンモニア／過酸化水素／水による混合液によ
る洗浄でシリコン基板は５ｎｍエッチングされるが、こ
れだけでは汚染を捕獲した表面欠陥は完全には除去され
ない。
【００１０】このシリコン基板表面近傍に捕獲された汚
染を除去するために、弗酸（０．２％）／硝酸（６０
％）の混合液によりゲート酸化膜形成前にシリコン基板
をウェットエッチングしようという試みもある（例えば
ＳＥＭＩテクノロジーシンポジウム８９予稿集 ２７５
−２８４ページ）。
染を除去するために、弗酸（０．２％）／硝酸（６０
％）の混合液によりゲート酸化膜形成前にシリコン基板
をウェットエッチングしようという試みもある（例えば
ＳＥＭＩテクノロジーシンポジウム８９予稿集 ２７５
−２８４ページ）。
【００１１】発明者も同様の実験を行い、このウェット
エッチング法によりシリコン基板を１０から２０ｎｍエ
ッチングすることにより、確かにゲート酸化膜の絶縁耐
圧不良は減少するが、一方ゲート酸化膜の長期信頼性は
低下するという結果を得た。これは、このエッチング液
はシリコン基板と酸化シリコン膜のエッチング速度の比
が１／１０程度であり、シリコン基板に対するエッチン
グ速度が酸化シリコン膜に対して速いため、ゲート酸化
膜形成前にシリコン基板のエッチングを行うとフィール
ド酸化膜底部のシリコン基板がエッチングされてしま
い、ゲート酸化膜に電界集中が起こるためである。また
２０ｎｍ以上のシリコン基板のエッチングを行うと、ゲ
ート酸化膜絶縁耐圧不良が増加する結果が得られた。こ
れはシリコン基板の過度のエッチングによりフィールド
酸化膜底部のＰ+層が出現し、このＰ+ 層上を酸化する
ことにより絶縁耐圧特性の悪いゲート酸化膜が得られた
ためである。
エッチング法によりシリコン基板を１０から２０ｎｍエ
ッチングすることにより、確かにゲート酸化膜の絶縁耐
圧不良は減少するが、一方ゲート酸化膜の長期信頼性は
低下するという結果を得た。これは、このエッチング液
はシリコン基板と酸化シリコン膜のエッチング速度の比
が１／１０程度であり、シリコン基板に対するエッチン
グ速度が酸化シリコン膜に対して速いため、ゲート酸化
膜形成前にシリコン基板のエッチングを行うとフィール
ド酸化膜底部のシリコン基板がエッチングされてしま
い、ゲート酸化膜に電界集中が起こるためである。また
２０ｎｍ以上のシリコン基板のエッチングを行うと、ゲ
ート酸化膜絶縁耐圧不良が増加する結果が得られた。こ
れはシリコン基板の過度のエッチングによりフィールド
酸化膜底部のＰ+層が出現し、このＰ+ 層上を酸化する
ことにより絶縁耐圧特性の悪いゲート酸化膜が得られた
ためである。
【００１２】そこで発明者はシリコン基板と酸化シリコ
ン膜とのエッチング速度の比の異なる複数のエッチング
液を用いてゲート酸化前にシリコン基板のエッチングを
行い、ゲート酸化膜の絶縁耐圧および長期信頼性と、シ
リコン基板と酸化シリコン膜とのエッチング速度の比お
よびシリコン基板のエッチング量との関係を調べた。そ
の結果、シリコン基板と酸化シリコン膜とのエッチング
の選択比が０．５から２の範囲にあるエッチング液を用
いてシリコン基板を１０から２０ｎｍの範囲でエッチン
グすることにより、フィールド酸化膜とシリコン基板が
ほぼ均一にエッチングされ、従来のようにシリコン基板
が速くエッチングされフィールド酸化膜の端部（バード
ビーク）の下がえぐられた形状になることがなくなる
為、良好なゲート酸化膜の絶縁耐圧および長期信頼性が
得られることが明らかになった。
ン膜とのエッチング速度の比の異なる複数のエッチング
液を用いてゲート酸化前にシリコン基板のエッチングを
行い、ゲート酸化膜の絶縁耐圧および長期信頼性と、シ
リコン基板と酸化シリコン膜とのエッチング速度の比お
よびシリコン基板のエッチング量との関係を調べた。そ
の結果、シリコン基板と酸化シリコン膜とのエッチング
の選択比が０．５から２の範囲にあるエッチング液を用
いてシリコン基板を１０から２０ｎｍの範囲でエッチン
グすることにより、フィールド酸化膜とシリコン基板が
ほぼ均一にエッチングされ、従来のようにシリコン基板
が速くエッチングされフィールド酸化膜の端部（バード
ビーク）の下がえぐられた形状になることがなくなる
為、良好なゲート酸化膜の絶縁耐圧および長期信頼性が
得られることが明らかになった。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、熱酸化法により形成されたフィールド酸化膜
及びこの酸化膜の底部のほぼ全面にＰ+ 層を有するシリ
コン基板の表面を洗浄し、前記工程迄の汚染物を除去し
たのち熱酸化法によりゲート酸化膜を形成する半導体装
置の製造方法において、前記フィールド酸化膜の形成後
に素子領域に犠牲酸化膜を熱酸化法により形成する工程
と、次に前記犠牲酸化膜をエッチング除去する工程と、
次にシリコン基板と熱酸化法による酸化シリコン膜との
エッチング速度比が０．５から２の範囲にあるエッチン
グ法により前記シリコン基板を１０から２０ｎｍの深さ
にエッチングする工程と、しかる後、前記汚染物を除去
する洗浄を行う工程とを有するものである。
造方法は、熱酸化法により形成されたフィールド酸化膜
及びこの酸化膜の底部のほぼ全面にＰ+ 層を有するシリ
コン基板の表面を洗浄し、前記工程迄の汚染物を除去し
たのち熱酸化法によりゲート酸化膜を形成する半導体装
置の製造方法において、前記フィールド酸化膜の形成後
に素子領域に犠牲酸化膜を熱酸化法により形成する工程
と、次に前記犠牲酸化膜をエッチング除去する工程と、
次にシリコン基板と熱酸化法による酸化シリコン膜との
エッチング速度比が０．５から２の範囲にあるエッチン
グ法により前記シリコン基板を１０から２０ｎｍの深さ
にエッチングする工程と、しかる後、前記汚染物を除去
する洗浄を行う工程とを有するものである。
【００１４】
【実施例】次に本発明の実施例についてＭＯＳトランジ
スタの作製を例に取り図面を参照して説明する。図１
（ａ）〜（ｃ）は本発明のゲート酸化膜の形成方法の一
実施例を含むＭＯＳトランジスタの作製法を示す半導体
チップの断面図である。
スタの作製を例に取り図面を参照して説明する。図１
（ａ）〜（ｃ）は本発明のゲート酸化膜の形成方法の一
実施例を含むＭＯＳトランジスタの作製法を示す半導体
チップの断面図である。
【００１５】まず図１（ａ）に示すように、Ｐ型シリコ
ン基板１上に選択酸化法によりＰ+ 領域２およびフィー
ルド酸化膜３を形成する。次に熱酸化法により素子領域
に犠牲酸化膜４を形成する。
ン基板１上に選択酸化法によりＰ+ 領域２およびフィー
ルド酸化膜３を形成する。次に熱酸化法により素子領域
に犠牲酸化膜４を形成する。
【００１６】次に図１（ｂ）に示すように、この酸化膜
を弗酸を含む溶液で除去する。犠牲酸化膜４をエッチン
グ除去した後に、シリコン基板１をアンモニア／過酸化
水素混合液に浸漬し、シリコン基板１の表面をエッチン
グする。このアンモニア／過酸化水素の混合液の組成及
び温度は、アンモニア／過酸化水素／水＝１／１／５
（容量比）、７０℃である。この温度及び組成比におけ
るシリコン基板１のエッチング速度は１分当り０．４ｎ
ｍであり、またシリコン基板１と熱酸化膜とのエッチン
グの比は０．８であり、熱酸化膜に比べてわずかにシリ
コン基板のエッチグ速度が速いエッチング液である。こ
のアンモニア／過酸化水素混液中で３０分間のエッチン
グを行うことにより、約１２ｎｍのシリコン基板１をエ
ッチングすることができる。このエッチングによりシリ
コン基板１表面の欠陥に捕獲された金属不純物は除去さ
れ、清浄な基板表面を得ることができる。
を弗酸を含む溶液で除去する。犠牲酸化膜４をエッチン
グ除去した後に、シリコン基板１をアンモニア／過酸化
水素混合液に浸漬し、シリコン基板１の表面をエッチン
グする。このアンモニア／過酸化水素の混合液の組成及
び温度は、アンモニア／過酸化水素／水＝１／１／５
（容量比）、７０℃である。この温度及び組成比におけ
るシリコン基板１のエッチング速度は１分当り０．４ｎ
ｍであり、またシリコン基板１と熱酸化膜とのエッチン
グの比は０．８であり、熱酸化膜に比べてわずかにシリ
コン基板のエッチグ速度が速いエッチング液である。こ
のアンモニア／過酸化水素混液中で３０分間のエッチン
グを行うことにより、約１２ｎｍのシリコン基板１をエ
ッチングすることができる。このエッチングによりシリ
コン基板１表面の欠陥に捕獲された金属不純物は除去さ
れ、清浄な基板表面を得ることができる。
【００１７】ここでＲＣＡ洗浄等を行った後に図１
（ｃ）に示すように、所望の厚さのゲート酸化膜５を熱
酸化法により形成する。以下従来と同様に化学気相成長
法によりポリシリコン膜を成長し、このポリシリコン膜
に熱拡散法により燐を拡散する。次でこのポリシリコン
膜をエッチングしゲート電極を形成したのち、ひ素をイ
オン注入することにより、ソース領域及びドレイン領域
を自己整合的に形成する。更に配線等を形成することに
より、ＭＯＳトランジスタが作製される。
（ｃ）に示すように、所望の厚さのゲート酸化膜５を熱
酸化法により形成する。以下従来と同様に化学気相成長
法によりポリシリコン膜を成長し、このポリシリコン膜
に熱拡散法により燐を拡散する。次でこのポリシリコン
膜をエッチングしゲート電極を形成したのち、ひ素をイ
オン注入することにより、ソース領域及びドレイン領域
を自己整合的に形成する。更に配線等を形成することに
より、ＭＯＳトランジスタが作製される。
【００１８】上記実施例においては、アンモニア／過酸
化水素混合液によりエッチングを行ったがＣＦ4 ／Ｏ2
ガス等をエッチングガスとするドライエッチング法によ
りエッチングを行うこともできる。
化水素混合液によりエッチングを行ったがＣＦ4 ／Ｏ2
ガス等をエッチングガスとするドライエッチング法によ
りエッチングを行うこともできる。
【００１９】ドライエッチングはマイクロ波ダウンスト
リーム型のエッチング装置を用い、ＣＦ4 ／Ｏ2 トータ
ル流量に対するＯ2 流量は８０％、マイクロ波パワー３
０Ｗ、エッチング圧力０．５ｔｏｒｒで行う。このエッ
チング条件でのシリコン基板のエッチング速度は１分あ
たり約１０ｎｍであり、熱シリコン酸化膜とシリコン基
板とのエッチング速度の比は１．５程度である。このエ
ッチング条件で１分３０秒エッチングを行い１５ｎｍの
シリコン基板をエッチングする。以下図１（ｃ）での説
明と同様にＲＣＡ洗浄等を行ないＭＯＳトランジスタを
作製する。
リーム型のエッチング装置を用い、ＣＦ4 ／Ｏ2 トータ
ル流量に対するＯ2 流量は８０％、マイクロ波パワー３
０Ｗ、エッチング圧力０．５ｔｏｒｒで行う。このエッ
チング条件でのシリコン基板のエッチング速度は１分あ
たり約１０ｎｍであり、熱シリコン酸化膜とシリコン基
板とのエッチング速度の比は１．５程度である。このエ
ッチング条件で１分３０秒エッチングを行い１５ｎｍの
シリコン基板をエッチングする。以下図１（ｃ）での説
明と同様にＲＣＡ洗浄等を行ないＭＯＳトランジスタを
作製する。
【００２０】本実施例においてはドライエッチング法に
より枚葉式でシリコン基板をエッチングするので、ウェ
ハー間のエッチングのばらつきを最小に抑えることがで
き、良好なゲート酸化膜を得ることができる。
より枚葉式でシリコン基板をエッチングするので、ウェ
ハー間のエッチングのばらつきを最小に抑えることがで
き、良好なゲート酸化膜を得ることができる。
【００２１】以上の実施例においては、ウェットのエッ
チング方法としてアンモニア／過酸化水素混合液による
エッチングについて、またドライのエッチング方法とし
てＣＦ4 ／Ｏ2 系の混合ガスを用いたドライエッチング
について述べたが、他のエッチング液、例えばシリコン
基板と酸化シリコン膜との選択比を調整した弗酸／硝酸
混合液等、請求項の条件を満たすエッチング方法ならば
同様の効果をもたらすことは明らかである。
チング方法としてアンモニア／過酸化水素混合液による
エッチングについて、またドライのエッチング方法とし
てＣＦ4 ／Ｏ2 系の混合ガスを用いたドライエッチング
について述べたが、他のエッチング液、例えばシリコン
基板と酸化シリコン膜との選択比を調整した弗酸／硝酸
混合液等、請求項の条件を満たすエッチング方法ならば
同様の効果をもたらすことは明らかである。
【００２２】図２は従来例、すなわちゲート酸化前にシ
リコン基板のエッチングを行わなかった場合と、本実施
例のゲート酸化前のシリコン基板のエッチングを行った
場合の厚さ１６０ｎｍのゲート酸化膜の絶縁耐圧ヒスト
グラムを示す図である。図２から酸化膜の絶縁耐圧の不
良、特に印加電圧１３ボルト以下の不良が低減されてい
ることがわかる。
リコン基板のエッチングを行わなかった場合と、本実施
例のゲート酸化前のシリコン基板のエッチングを行った
場合の厚さ１６０ｎｍのゲート酸化膜の絶縁耐圧ヒスト
グラムを示す図である。図２から酸化膜の絶縁耐圧の不
良、特に印加電圧１３ボルト以下の不良が低減されてい
ることがわかる。
【００２３】図３は従来例および本実施例のゲート酸化
前のシリコン基板のエッチングを行った場合の、厚さ１
６０ｎｍのゲート酸化膜の定電流ＴＤＤＢ（Ｔｉｍｅ
Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｉｃ Ｂｒｅａｋ
ｄｏｗｎ）特性、即ち長期信頼性を示すデータである。
図３から長期信頼性においても従来例に比較して欠陥性
不良が低減されており、また真性寿命も従来法と同程度
の寿命を有することがわかる。
前のシリコン基板のエッチングを行った場合の、厚さ１
６０ｎｍのゲート酸化膜の定電流ＴＤＤＢ（Ｔｉｍｅ
Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｉｃ Ｂｒｅａｋ
ｄｏｗｎ）特性、即ち長期信頼性を示すデータである。
図３から長期信頼性においても従来例に比較して欠陥性
不良が低減されており、また真性寿命も従来法と同程度
の寿命を有することがわかる。
【００２４】
【発明の効果】以上述べたように本発明の半導体基板の
製造方法においては、ゲート酸化前の洗浄を行う前に、
シリコン基板と酸化シリコン膜とのエッチングの速度の
比が０．５から２の範囲にあるエッチング法を用いてシ
リコン基板を１０から２０ｎｍの範囲でエッチングする
ことにより、酸化膜絶縁耐圧不良の少ない、かつ長期信
頼性に優れたゲート酸化膜を有する半導体装置を得るこ
とができる。
製造方法においては、ゲート酸化前の洗浄を行う前に、
シリコン基板と酸化シリコン膜とのエッチングの速度の
比が０．５から２の範囲にあるエッチング法を用いてシ
リコン基板を１０から２０ｎｍの範囲でエッチングする
ことにより、酸化膜絶縁耐圧不良の少ない、かつ長期信
頼性に優れたゲート酸化膜を有する半導体装置を得るこ
とができる。
【図１】本発明のゲート酸化膜の形成方法の一実施例を
含むＭＯＳトランジスタの作製法を示す半導体チップの
断面図。
含むＭＯＳトランジスタの作製法を示す半導体チップの
断面図。
【図２】実施例及び従来例により形成したゲート酸化膜
の絶縁耐圧ヒストグラムを示す図。
の絶縁耐圧ヒストグラムを示す図。
【図３】実施例及び従来例により形成したゲート酸化膜
の定電流ＴＤＤＢ特性を示す図。
の定電流ＴＤＤＢ特性を示す図。
【図４】従来例によるゲート酸化膜の形成方法の一例を
含むＭＯＳトランジスタの作製法を示す半導体チップの
断面図。
含むＭＯＳトランジスタの作製法を示す半導体チップの
断面図。
１ シリコン基板 ２ Ｐ+ 領域 ３ フィールド酸化膜 ４ 犠牲酸化膜 ５ ゲート酸化膜 ６ ポリシリコン膜 ７ ソース領域 ８ ドレイン領域
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/304 341 H01L 21/306 H01L 29/78
Claims (1)
- 【請求項１】 熱酸化法により形成されたフィールド酸
化膜及びこの酸化膜の底部のほぼ全面にＰ+ 層を有する
シリコン基板の表面を洗浄し、前記工程迄の汚染物を除
去したのち熱酸化法によりゲート酸化膜を形成する半導
体装置の製造方法において、前記フィールド酸化膜の形
成後に素子領域に犠牲酸化膜を熱酸化法により形成する
工程と、次に前記犠牲酸化膜をエッチング除去する工程
と、次にシリコン基板と熱酸化法による酸化シリコン膜
とのエッチング速度比が０．５から２の範囲にあるエッ
チング法により前記シリコン基板を１０から２０ｎｍの
深さにエッチングする工程と、しかる後、前記汚染物を
除去する洗浄を行う工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190447A JP2808933B2 (ja) | 1991-07-31 | 1991-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190447A JP2808933B2 (ja) | 1991-07-31 | 1991-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536678A JPH0536678A (ja) | 1993-02-12 |
| JP2808933B2 true JP2808933B2 (ja) | 1998-10-08 |
Family
ID=16258288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190447A Expired - Fee Related JP2808933B2 (ja) | 1991-07-31 | 1991-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808933B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342670A (en) * | 1976-09-30 | 1978-04-18 | Nec Corp | Coupling cave-type delay circuit |
| JPS5419667A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Production of semiconductor devices |
| JPH02100320A (ja) * | 1988-10-06 | 1990-04-12 | Fujitsu Ltd | シリコンウエハーの製造方法 |
-
1991
- 1991-07-31 JP JP3190447A patent/JP2808933B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536678A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0324778B2 (ja) | ||
| JP2000091570A (ja) | 半導体装置の製造方法 | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| US6429144B1 (en) | Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch | |
| JPH0521459A (ja) | 半導体装置の製造方法 | |
| US20020003258A1 (en) | Method of forming a thin gate dielectric layers | |
| JP2808933B2 (ja) | 半導体装置の製造方法 | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US5930650A (en) | Method of etching silicon materials | |
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| US6007641A (en) | Integrated-circuit manufacture method with aqueous hydrogen-fluoride and nitric-acid oxide etch | |
| JPH07321102A (ja) | 半導体装置の製造方法 | |
| JP3033518B2 (ja) | 半導体装置の製造方法 | |
| JP2663946B2 (ja) | 半導体装置の製造方法 | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JP3917282B2 (ja) | 半導体基板表面の絶縁膜の形成方法 | |
| JP3348262B2 (ja) | 半導体装置の製造方法 | |
| JP3716007B2 (ja) | 半導体装置の製造方法 | |
| JP3071840B2 (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| KR100588906B1 (ko) | 반도체 소자의 제조방법 | |
| JP2674964B2 (ja) | 半導体装置の製造方法 | |
| JP3022396B2 (ja) | 半導体装置の製造方法 | |
| JP2002124578A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980630 |
|
| LAPS | Cancellation because of no payment of annual fees |