JP3066593B2 - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JP3066593B2
JP3066593B2 JP63335737A JP33573788A JP3066593B2 JP 3066593 B2 JP3066593 B2 JP 3066593B2 JP 63335737 A JP63335737 A JP 63335737A JP 33573788 A JP33573788 A JP 33573788A JP 3066593 B2 JP3066593 B2 JP 3066593B2
Authority
JP
Japan
Prior art keywords
etching
thin film
cleaning
oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63335737A
Other languages
English (en)
Other versions
JPH023920A (ja
Inventor
ドン・ダブリユ・ジリイ，ジユニア
ジエラルド・イン
グレン・ワダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH023920A publication Critical patent/JPH023920A/ja
Application granted granted Critical
Publication of JP3066593B2 publication Critical patent/JP3066593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/963—Removing process residues from vertical substrate surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、MOS装置に関するエッチングおよび洗浄の
方法の分野に係り、更に詳しくいえば、MOS装置のプラ
ズマエッチングと、化学的な湿式洗浄の分野に関するも
のである。
〔従来の技術〕
MOS装置のエッチング方法の分野においては、いくつ
かの方法が知られている。各方法にはそれぞれ利点およ
び欠点がある。
半導体薄膜および誘導体をエッチングする公知方法の
１つは、湿式エッチング法である。この方法の利点の１
つは生産性が比較的高いことである。しかし、この方法
には、等方性エッチングであるために、重要な寸法を精
密に制御することができない不都合がある。更に、この
方法では、得られた表面上で成長する酸化物の完全性に
悪影響を及ぼすことがある化学残渣が残る不都合もあ
る。
半導体の処理に用いられる別の良く知られているエッ
チング法は、大電力プラズマエッチングである。このプ
ラズマエッチング法は、異方性エッチングを行うことが
でき、生産性も比較的高い。しかし、大電力プラズマエ
ッチングを用いると、注入された種、格子欠陥およびエ
ッチングされた表面における位置のずれのような、イオ
ンの照射によりひき起こされる損傷を生ずる結果とな
る。
半導体をエッチングする更に別の公知方法は、小電力
プラズマエッチングを用いる方法である。この小電力プ
ラズマエッチング法では、大電力プラズマエッチング法
で見られるようなイオン照射によりひき起こされる損傷
は減少するが、処理時間が長くなり、そのために生産性
が低いと言う欠点がある。
最後に、大電力プラズマエッチング法と、それに続い
て、イオン照射によりひき起こされた損傷を無くして、
精密な寸法をある程度制御できるようにするために湿式
エッチングとを行うと言う方法が知られている。この方
法は、行程数が増し、複雑であり、かつエッチングされ
た表面に化学残渣が残ることがある。
〔発明が解決しようとする課題〕
本発明の目的は、終点を制御することができ、得られ
るシリコン基板表面に高品質および完全性の高いMOSゲ
ート酸化物を生成できる、SiO2,Si3N4およびオキシナイ
トライド（oxynitride）化合物のエッチングを行える、
フォトレジストマスキングにも適合し得る方法を得るこ
とである。更に、その方法を用いた時に妥当な生産性を
達成することである。
〔課題を解決するための手段〕
本願発明による方法は、金属−酸化物−半導体（MO
S）装置中の薄膜エッチングして除去する工程と、得ら
れた表面を清浄にする清浄工程とを含む。
前者の除去工程は、薄膜を第１の電力レベルでプラズ
マエッチングする工程と、薄膜をさらに、前記第１の電
力レベルよりも低い第２の電力レベルで、プラズマエッ
チングする工程とを含むことができる。このような電力
低減傾斜法を用いると、イオン照射による損傷の問題が
解決される。
後者の清浄工程は、次のような２つ工程、すなわち、
薄膜が除去されて得られた表面を、水（H2O）と水酸化
アンモニウム（NH4OH）および過酸化水素（H2O2）の溶
液中で、約20〜40℃の温度において洗浄する工程と、こ
のように洗浄された前記表面を、水（H2O）と塩酸（HC
l）および過酸化水素（H2O2）の溶液中で、約20〜40℃
の温度においてさらに洗浄する工程とを含む。これらの
工程により従来よりも汚染レベルの低い表面が得られ
る。
〔実施例〕
実施例の詳細な説明に入る前に、その概要を先ず説明
する。この明細書においては、多段電力低減法およびそ
れに続く、得られた表面の洗浄を用いるMOS装置をエッ
チングする方法が開示される。この方法により、欠陥レ
ベルが低い高品質の薄いゲート酸化物を成長させること
ができる表面が得られる。この方法は、異方性を有する
ので重要な寸法を精密に制御できるプラズマエッチング
を用いる。イオン照射による損傷は多段電力低減法の使
用により減少する。
エッチングの後での洗浄は、欠陥密度が低い酸化物を
成長させる表面を生じさせるのに極めて重要であること
も開示される。好適な実施例では、硫酸を用いた洗浄の
後で、アールシーエー（RCA）規格の洗浄法を修正した
洗浄法を用いる。RCA規格洗浄法は、アールシーエー
エンジニヤ（RCA Engineer）28ー４巻、1983年7/8月
号、99〜105ページ所載の「ハイドロゲン・パーオキサ
イド・ソリューションズ・フォー・シリコン・ウェハー
・クリーニング（Hydrogen Peroxyde Solutions for Si
licon Wafer Cleaning）」と題するダブリュー・カーン
（W.Kern）の論文に記載されている。
この明細書において開示する、洗浄法に組合わされた
多段電力低減法は、欠陥密度が零に近い薄い酸化物を成
長させる表面を形成できることが見出されている。ま
た、それらの酸化物の誘電体降伏強度は従来の方法を用
いて得られる誘電体降伏強度に匹敵する。このエッチン
グ法は、薄い窒化物層、薄い酸化物層、および、薄い酸
化物−窒化物−酸化物層を含む各種の薄膜に適用でき
る。また、本発明は単一エッチング、または、バッチエ
ッチングにおいて利用できる。単一ウェハーエッチング
は、バッチエッチングよりも高い電力密度で行うことが
できるために、単一ウェハーエッチングにおいては一層
劇的な結果を見ることができる。
この明細書においては、イオン照射による損傷を減少
させるために、多段電力低減プラズマエッチング法を利
用して金属−酸化物−半導体（MOS）装置をエッチング
する方法について説明する。本発明を完全に理解できる
ようにするために、以下の説明においては、ガス圧、電
力レベル等のような特定の事項の詳細について数多く述
べている。しかし、そのような特定の詳細事項なしに本
発明を実施できることが当業者には明らかであろう。そ
の他の場合には、本発明を不必要に詳しく説明して本発
明をあいまいにしないようにするために、周知の処理行
程は説明しない。
金属−酸化物−半導体（MOS）装置の処理において
は、薄い窒化物のエッチング、薄い酸化物のエッチング
および酸化物−窒化物−酸化物（ONO）エッチングを含
めて、いくつかの種類のプリゲート誘電体のエッチング
がある。
従来のやり方では、薄い酸化物をエッチングするため
にフッ素（HF）のような湿式エッチング剤が用いられた
が、場合によっては、プリゲート表面を用意するために
プラズマエッチングを、全面的にまたは部分的に用いる
ことが必要であり、または望ましい。しかし、プラズマ
エッチングでは、イオン照射を用いるので、イオン照射
によりゲート酸化物が成長する活性領域の基板格子が損
傷を受けてしまう。この問題の厳しさの程度は著しく異
なるものであるが、バッチエッチングに比べてより高い
電力密度で行われる単一ウェハーエッチングにおいて
は、一層厳しくなることがある。ウェハーをエッチング
するために用いる電力を減少させると、イオン照射によ
りひき起こされる損傷が減少することが判明している。
しかしそのような低電力エッチング法はウェハーの生産
性が低いことが欠点である。プラズマエッチングでは表
面が汚染されることがあり、とくに、アルミニウム，
鉄，ニッケル，クロムのような金属で汚染される。
以下、図面を参照して、本発明を詳しく説明する。
本発明は、イオン照射による損傷の問題を、電力低減
傾斜法を用いることにより解決するものである。それに
より、プリゲート薄膜の上側部分が比較的高い電力で短
時間でエッチングされる。続いて行われる、プリゲート
薄膜の下側部分のエッチング、および、基板表面をオー
バーエッチング（over etching）の間は、電力を低減さ
せる。この多段電力低減プラズマエッチング法を用いる
と、単一工程低電力エッチング法と比較して、ウェハー
製造の生産性を高くできる。
エッチングされた表面の品質、特に清浄さ、を向上さ
せる第２の要因は、プラズマエッチングの後で行う清浄
工程にあることが判明した。適切な清浄法を用いると、
エッチングでの欠陥密度の改善と少なくとも同程度の効
果が得られる。本発明は、標準的なRCA清浄法を修正し
たものを用いる。本発明に従って標準的なRCA清浄法を
修正したものは、有機性の汚染物質および金属性の汚染
物質の除去に有効であり、誘電体として高い完全性を持
ち、欠陥密度が零に近いゲート酸化物を成長させること
が可能である表面を残すのに有効である。
先に説明したように、本発明の１つの応用例は、基板
表面に損傷を与えることなしに、酸化物−窒化物−酸化
物（ONO）層を除去することである。この点に鑑みて、
本発明をそのようなONO層の除去をとくに対象として説
明することにする。本発明の方法は薄い酸化物および薄
い窒化物のような他の層の除去にも等しく応用できる。
まず第１図を参照する。この図には、ポリシリコン相
互間の誘電体応用のためのHMOS不揮発性メモリ技術にお
いて一般に用いられる複合ONO誘電体層３が示されてい
る。そのONO層３は、第１のSiO2層７と、Si3N48と、第
２のSiO2層９とで典型的に構成される。第１図に示すよ
うに、従来のフォトリソグラフィ技術によりポリシリコ
ン層２のパターンが形成されて、ポリシリコン層２とON
O誘電体層３およびポリシリコン層４の、自動位置合わ
せ（セルフアライン）でのMOS（SAMOS）エッチングを行
う。酸化物層５がシリコン基板６内へのエッチングを阻
止するエッチング停止層として機能する。
技術によっては、ONO誘電体層３を形成した結果とし
て、活性拡散領域の上に（すなわち、シリコン基板６の
上に直接に）ONO誘電体層が形成されることを阻止でき
ないことがある。その場合には、後で行うMOS装置の処
理（たとえば、ゲート酸化、ポリシリコン層の付着等）
を可能とするために、活性拡散領域上の望ましくないON
O誘電体層３を除去する必要が生じる。
次に、第２図を参照すると、フォトレジストマスキン
グ13の施されたONO誘電体層10が示されている。このONO
誘電体層10は、活性拡散領域12に接触している（すなわ
ち、シリコン基板11に直接に接触している）。マスクさ
れていない活性領域12から望ましくないONO誘電体層10
を除去することが望まれる。
上に説明したように、活性領域12からONO誘電体層10
を除去することにはいくつかの制約が伴う。第１に、エ
ッチング法は従来のフォトレジスト処理に適合できなけ
ればならない。この制約により、LPCVD窒化物層を除去
するために最も一般的に用いられている湿式エッチング
剤である、高温のりん酸の使用が禁止される。第２に、
ONOエッチングプロセスでは、得られるシリコン表面の
固有の表面品質を保持せねばならない。
一般に、本発明は、シリコン基板11が受ける損傷を減
少させるために、しだいに低減される一連の電力レベル
を用いて、ONO誘電体層10をエッチングし、シリコン基
板11内にオーバーエッチングするエッチング法を開示す
るものである。効果が異なる数多くの電力低減法が試験
された。そのような電力低減法の目的は妥当な生産性を
維持し、イオン照射によりひき起こされる基板表面の損
傷を減少することである。
本発明の一実施例は、電極間隔を調製できるようにし
て、一時に１枚のウエハーをプラズマエッチングするも
のである。この場合には、第１の電力レベルは約275ワ
ットで、圧力が600mT、電極間隔が約0.8cm、C2F6の流量
が約125SCCMである。ONO層の上側レベルをエッチングし
た後で、電力レベルを約150ワットまで低減し、基板11
の内部へのオーバーエッチングが行われるまでエッチン
グを続ける。
275ワットから始まって150ワット、100ワット、最後
に75ワットまでの連続する４つの電力レベルを用いる電
力低減法を含むものである。この電力低減法により酸化
物の欠陥密度が僅かに低くなる。もっとも、生産性も低
下する。しかし、この方法は好適なものである。
このようなエッチング法によりマスクされていないON
O層10を除去した後で、表面の処理が行われる。好適な
処理のために、当業者に良く知られているようにフォト
レジスト13の除去を主目的とする標準的なバレル型アッ
シャー（barrel type asher）内での酸素（O2）中の30
分間のプラズマアッシュ（ash）と、その後での、なお
残存するフォトレジスト成分（例えば残存炭素）の除去
を主目的としてやはり良く知られている硫酸−過酸化水
素洗浄（ピラニア洗浄すなわちピランハ洗浄（piranha
clean）として知られている）とが利用される。これら
の工程の次に、（特に領域12における）有機性の不純物
および金属性の不純物の除去のために、RCA規格清浄サ
イクルを以下に説明するように修正したものを用いる。
前記したように、RCA規格清浄サイクルSC1およびSC2
は、この分野において良く知られている。それらのサイ
クルについては、たとえば、前記RCAエンジニヤ誌に記
載されている。そのRCA規格清浄の第１サイクル（SC1）
は、水（H2O）と、水酸化アンモニウム（NH4OH）と、過
酸化水素（H2O2）との約75〜80℃の温度における溶液中
で、基板表面の有機不純物の酸化の促進と溶解とを促進
させるように、構成されたものである。そして、RCA規
格清浄の第２サイクル（SC2）は、水（H2O）と、塩酸
（HCl）、過酸化水素（H2O2）との約75〜80℃の温度に
おける溶液中に、金属不純物を溶解させるように、構成
されたものである。
本発明の好適な実施例は、溶液を高周波撹拌する超音
波浴槽中で、常温（典型的には20〜40℃）で、それらの
溶液を利用する。すなわち、約75〜80℃の温度の溶液で
はなく、常温で使用する点で、RCA規格清浄サイクルは
修正されて使用される。
SC1およびSC2で使用する溶液の温度を20〜40℃へと低
下させることによって、清浄化後のMOS装置の汚染レベ
ルをより低く抑えることができる。本願発明者は、装置
表面に生成される塩化アンモニウムが、MOS装置上へと
落ちてMOS装置を汚染させる原因となっていることを発
見した。使用する溶液の温度を常温へ低下させて塩化ア
ンモニウムの生成を低減させ、MOS装置の汚染レベルを
低下させることができる。本願発明は、洗浄溶液の温度
を下げることによって、当業者の予想に反して、MOS装
置の汚染レベルを低下させるものである。加えて、塩化
アンモニウム蒸気がしばしば隣接配置されるリソグラフ
ィ工程の劣化も招くことが発見された。従って、温度を
低下させると塩化アンモニウム蒸気の生成量が低減さ
れ、そのような劣化も少なくできる。
本発明は、単一ウェハーエッチングまたはバッチエッ
チングに利用できることが当業者には明らかであろう。
更に、本発明の利点は、以上の説明で示した特定の処理
パラメータに限定されるものではなく、効果が異なる別
の電力低減法を利用することにより得られることも明ら
かであろう。更に、欠陥が少なく、妥当な生産性ゲート
酸化物を成長させたい場合に、各種の表面に本発明を適
用できることもわかる。
以上、得られる基板表面にイオン照射によりひき起こ
される損傷を減少するために電力低減法を用い、その後
でプラズマエッチングにより生じた金属汚染物質を除去
し、かつ欠陥密度が低く、誘電体の完全性が高いゲート
酸化物を成長させる清浄法とを用いて、金属−酸化物−
半導体（MOS）装置をプラズマエッチングする方法につ
いて説明した。
〔発明の効果〕
本発明によれば、電力低減法のプラズマエッチングを
用いることによって、得られる基板表面におけるイオン
照射によりひき起こされる損傷を減少させつつ、プリゲ
ート薄膜の除去を高い生産性で実施でき、そして、プリ
ゲート薄膜の除去後の基板表面の洗浄にRCA規格清浄サ
イクルの修正したものを使用することによって、塩化ア
ンモニウムの生成が抑制でき、それにより汚染レベルの
より低いプリゲート表面を得ることが可能となる。
【図面の簡単な説明】
第１図および第２図は本発明の方法を用いてエッチング
できるMOS装置の種々の部分の横断面図である。 1,13……フォトレジスト、2,4……ポリシリコン層、３
……酸化物−窒化物−酸化物層、５……酸化物層、6,11
……シリコン基板。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ３７１ 29/788 29/792 (72)発明者 ジエラルド・イン アメリカ合衆国95129カリフオルニア 州・サンホゼ・ハイド・アヴエニユ・ 1126 (72)発明者 グレン・ワダ アメリカ合衆国94536カリフオルニア 州・フレモント・ターナー コート・ 3096 (56)参考文献 特開 昭55−33060（ＪＰ，Ａ) 特開 昭61−160938（ＪＰ，Ａ) 特開 昭60−239028（ＪＰ，Ａ) 特開 昭62−31126（ＪＰ，Ａ) 特開 昭60−167379（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】金属−酸化物−半導体（MOS）のプリゲー
    ト薄膜をエッチングして欠陥の少ないゲート酸化膜を成
    長させるのに適する表面を得る、プリゲート薄膜のエッ
    チング方法であって、 前記プリゲート薄膜を、第１の電力レベルで、プラズマ
    エッチングする工程と、 前記プリゲート薄膜をさらに、前記第１の電力レベルよ
    りも低い第２の電力レベルで、プラズマエッチングする
    工程と 前記プリゲート薄膜が除去されて得られた表面を、水
    （H2O）と水酸化アンモニウム（NH4OH）および過酸化水
    素（H2O2）の溶液中で、約20〜40℃の温度において洗浄
    する工程と、 洗浄された前記表面を、水（H2O）と塩酸（HCl）および
    過酸化水素（H2O2）の溶液中で、約20〜40℃の温度にお
    いてさらに洗浄する工程と を備えることを特徴とする、プリゲート薄膜のエッチン
    グ方法。
  2. 【請求項２】プラズマエッチング工程を含んでいる、金
    属−酸化物−半導体（MOS）のプリゲート薄膜をエッチ
    ングする方法であって、 約275ワットの第１の電力レベル、約600mTの圧力、約0.
    8cmの電極間隔、および約125SCCMの流量のC2F6でエッチ
    ングする工程と、 約150ワットの第２の電力レベル、約600mTの圧力、約0.
    8cmの電極間隔、および約125SCCMの流量のC2F6でエッチ
    ングする工程と、 得られた表面を、水（H2O）と水酸化アンモニウム（NH4
    OH）および過酸化水素（H2O2）の溶液中で、約20〜40℃
    の温度において洗浄する工程と、 洗浄された前記表面を、水（H2O）と塩酸（HCl）および
    過酸化水素（H2O2）の溶液中で、約20〜40℃の温度にお
    いてさらに洗浄する工程と を備えることを特徴とする、金属−酸化物−半導体のプ
    リゲート薄膜をエッチングするエッチング方法。
  3. 【請求項３】金属−酸化物−半導体（MOS）のプリゲー
    ト薄膜をプラズマエッチングする方法であって、金属−
    酸化物−半導体（MOS）のプリゲート薄膜をエッチング
    して除去する工程と、エッチングして得られた表面を清
    浄にする清浄工程とを含み、 この清浄工程が、 （ａ）得られた表面の有機不純物を、水（H2O）と水酸
    化アンモニウム（NH4OH）および過酸化水素（H2O2）の
    溶液中で、約20〜40℃の温度において洗浄する工程と （ｂ）洗浄された前記表面の金属不純物を、水（H2O）
    と塩酸（HCl）および過酸化水素（H2O2）の溶液中で、
    約20〜40℃の温度においてさらに洗浄する工程と を含んでいる、金属−酸化物−半導体のプリゲート薄膜
    をプラズマエッチングするエッチング方法。
JP63335737A 1988-01-25 1988-12-30 エッチング方法 Expired - Fee Related JP3066593B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US147450 1988-01-25
US07/147,450 US4808259A (en) 1988-01-25 1988-01-25 Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11194660A Division JP2000036492A (ja) 1988-01-25 1999-07-08 エッチング方法

Publications (2)

Publication Number Publication Date
JPH023920A JPH023920A (ja) 1990-01-09
JP3066593B2 true JP3066593B2 (ja) 2000-07-17

Family

ID=22521612

Family Applications (2)

Application Number Title Priority Date Filing Date
JP63335737A Expired - Fee Related JP3066593B2 (ja) 1988-01-25 1988-12-30 エッチング方法
JP11194660A Pending JP2000036492A (ja) 1988-01-25 1999-07-08 エッチング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP11194660A Pending JP2000036492A (ja) 1988-01-25 1999-07-08 エッチング方法

Country Status (3)

Country Link
US (1) US4808259A (ja)
JP (2) JP3066593B2 (ja)
GB (1) GB2214468B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008983B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
US5258095A (en) * 1989-01-20 1993-11-02 Fujitsu Limited Method for producing a device having an insulator sandwiched between two semiconductor layers
JP3075290B2 (ja) * 1991-02-28 2000-08-14 三菱瓦斯化学株式会社 半導体基板の洗浄液
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5296093A (en) * 1991-07-24 1994-03-22 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US5372673A (en) * 1993-01-25 1994-12-13 Motorola, Inc. Method for processing a layer of material while using insitu monitoring and control
US5342801A (en) * 1993-03-08 1994-08-30 National Semiconductor Corporation Controllable isotropic plasma etching technique for the suppression of stringers in memory cells
EP0645621A3 (de) * 1993-09-28 1995-11-08 Siemens Ag Sensoranordnung.
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material
US5453156A (en) * 1994-11-01 1995-09-26 Taiwan Semiconductor Manufactoring Company Ltd. Anisotropic polysilicon plasma etch using fluorine gases
JPH08162425A (ja) * 1994-12-06 1996-06-21 Mitsubishi Electric Corp 半導体集積回路装置の製造方法および製造装置
KR0166205B1 (ko) * 1995-10-11 1999-02-01 김광호 반도체장치의 폴리사이드 게이트 형성방법
US6309979B1 (en) * 1996-12-18 2001-10-30 Lam Research Corporation Methods for reducing plasma-induced charging damage
US5895245A (en) * 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
US6114230A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Nitrogen ion implanted amorphous silicon to produce oxidation resistant and finer grain polysilicon based floating gates
JP3683398B2 (ja) 1997-12-22 2005-08-17 株式会社ルネサステクノロジ 半導体集積回路及びその製造方法
JP3595441B2 (ja) * 1997-12-29 2004-12-02 三菱電機株式会社 塩酸過水を用いた洗浄方法
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6027861A (en) * 1998-03-20 2000-02-22 Taiwan Semiconductor Manufacturing Company VLSIC patterning process
US6727180B2 (en) * 1999-02-06 2004-04-27 United Microelectronics Corp. Method for forming contact window
US6699795B1 (en) * 2002-03-15 2004-03-02 Cypress Semiconductor Corp. Gate etch process
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US7041562B2 (en) * 2003-10-29 2006-05-09 Freescale Semiconductor, Inc. Method for forming multiple gate oxide thickness utilizing ashing and cleaning
US7915175B1 (en) 2004-06-25 2011-03-29 Cypress Semiconductor Corporation Etching nitride and anti-reflective coating
TW200734482A (en) 2005-03-18 2007-09-16 Applied Materials Inc Electroless deposition process on a contact containing silicon or silicide
US20060252252A1 (en) * 2005-03-18 2006-11-09 Zhize Zhu Electroless deposition processes and compositions for forming interconnects

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4182646A (en) * 1978-07-27 1980-01-08 John Zajac Process of etching with plasma etch gas
JPS5683942A (en) * 1979-12-12 1981-07-08 Matsushita Electronics Corp Plasma etching of poly-crystal semiconductor
US4255230A (en) * 1980-02-22 1981-03-10 Eaton Corporation Plasma etching process
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
US4414057A (en) * 1982-12-03 1983-11-08 Inmos Corporation Anisotropic silicide etching process
US4456501A (en) * 1983-12-22 1984-06-26 Advanced Micro Devices, Inc. Process for dislocation-free slot isolations in device fabrication
JPS60239028A (ja) * 1984-05-11 1985-11-27 Nec Corp 表面清浄化方法
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
JPS61160938A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Ｓｉ表面の損傷除去方法
US4662059A (en) * 1985-09-19 1987-05-05 Rca Corporation Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
US4690728A (en) * 1986-10-23 1987-09-01 Intel Corporation Pattern delineation of vertical load resistor

Also Published As

Publication number Publication date
US4808259A (en) 1989-02-28
JP2000036492A (ja) 2000-02-02
GB8824757D0 (en) 1988-11-30
JPH023920A (ja) 1990-01-09
GB2214468B (en) 1991-11-20
GB2214468A (en) 1989-09-06

Similar Documents

Publication Publication Date Title
JP3066593B2 (ja) エッチング方法
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
JPH08306672A (ja) 垂直側壁を形成する方法
US20040009634A1 (en) Method for fabricating a gate structure
JP2004140197A (ja) 半導体装置の製造方法および半導体装置
JP4358556B2 (ja) 半導体装置の製造方法
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
KR20020080499A (ko) 디스컴 유도된 결함들을 감소시킴으로써 고품질의 다양한두께를 갖는 산화물층들을 형성하는 방법
JPH0133933B2 (ja)
KR100737984B1 (ko) 고온의 디스컴 공정을 이용하여 고품질의 다양한 두께를갖는 산화물층들을 형성하는 방법
JP2005197642A (ja) 半導体素子の酸化膜形成方法
JP2807069B2 (ja) 半導体装置の製造方法
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
US20050006347A1 (en) Hard mask removal
JP2000100747A (ja) 半導体装置及び半導体装置の製造方法
JP3152289B2 (ja) 半導体装置の製造方法
JP4471986B2 (ja) 半導体装置の製造方法
JPH08107105A (ja) シリコン系材料層のパターニング方法
JPH0226025A (ja) コンタクトホールの形成方法
JP2808933B2 (ja) 半導体装置の製造方法
KR19980068184A (ko) 반도체장치 제조공정의 포토레지스트 제거방법
JPH04208535A (ja) 半導体装置の製造方法
JPH0670991B2 (ja) 半導体装置の製造方法
JPH0567626A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees