JPH1167820A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1167820A
JPH1167820A JP9214574A JP21457497A JPH1167820A JP H1167820 A JPH1167820 A JP H1167820A JP 9214574 A JP9214574 A JP 9214574A JP 21457497 A JP21457497 A JP 21457497A JP H1167820 A JPH1167820 A JP H1167820A
Authority
JP
Japan
Prior art keywords
electrode
chip
sealing body
sensor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9214574A
Other languages
English (en)
Other versions
JP3644205B2 (ja
Inventor
Shinji Yoshihara
晋二 吉原
Shigeyuki Akita
成行 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP21457497A priority Critical patent/JP3644205B2/ja
Priority to US09/131,169 priority patent/US6313529B1/en
Publication of JPH1167820A publication Critical patent/JPH1167820A/ja
Application granted granted Critical
Publication of JP3644205B2 publication Critical patent/JP3644205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 【課題】 全体の小型化及びコストの低減を実現すると
共に、動作信頼性の向上を図る。 【解決手段】 センサ出力の処理回路が設けられた回路
チップ１０には、バンプ電極１１及びこれを包囲するよ
うに位置された矩形枠状の封止用バンプ１２などがＳｎ
−Ｐｂ系のはんだにより形成される。梁構造体を含むセ
ンシング部５を備えたセンサチップ１には、バンプ電極
１１と熱圧着接合される電極パッド８及び封止用バンプ
１２と熱圧着接合される接合用パッド９が形成されてお
り、このセンサチップ１を回路チップ１０上にフェース
ダウン接合した状態では、封止用バンプ１２によってセ
ンシング部５を収納した状態の気密空間１３が形成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、加速度やヨーレー
トなどの力学量を検出するために、力学量の作用に応じ
て変位する構造体を含んで成る半導体センサチップを備
えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】例えば、静電容量型の半導体加速度セン
サにおいては、加速度の作用に応じて変位する梁構造体
を備えた構成となっており、斯様な梁構造体を含むセン
シング部を備えたセンサチップを、半導体材料に対する
サーフェースマイクロマシニング技術により製造するこ
とが行われている。このような構造の半導体加速度セン
サは、小型化が容易であると共に、半導体プロセスとの
整合性が良好であるため、従来では、同一の半導体チッ
プ上に、センシング部と、そのセンシング部の制御やセ
ンサ出力の処理などを行うためのセンサ回路部とを共存
させることが行われている。
【０００３】また、このような半導体加速度センサを収
納するためのパッケージ形態は、コストダウンを図る意
味から樹脂モールドパッケージが最も適している。但
し、このように樹脂モールドパッケージを採用する場合
には、機械的強度が小さい梁構造体を樹脂モールド圧力
から保護する必要がある。このため、従来では、半導体
チップ上に、センシング部及びセンサ回路部を覆うよう
にして保護キャップを設けることが行われている。
【０００４】
【発明が解決しようとする課題】近年、自動車のエアバ
ッグ或いはサスペンション制御などに用いられる加速度
センサにあっては、その小型化及び低コスト化のニーズ
が高まっている。しかしながら、従来のように同一の半
導体チップにセンシング部及びセンサ回路部を平面配置
するチップ形態を採用すると共に、樹脂モールドに対処
するための保護キャップを設ける構成では、上記のよう
なニーズに対応することが困難になるという事情があっ
た。
【０００５】つまり、従来構成の半導体加速度センサで
は、チップサイズが二次元方向へ拡大すると共に、別部
材の保護キャップが存在するため、全体の小型化に限界
がある。また、チップサイズが拡大する結果、１枚のウ
エーハからのチップ収率（チップ取れ数）が減少し、し
かも、センシング部とセンサ回路部とを同時に形成する
関係上、同一チップに対する工程数が増大すると共に歩
留まりが低下することになり、総じてコスト高になると
いう事情がある。このような傾向は、センサ回路部の高
集積化及び大面積化と共に顕著になってくる。
【０００６】また、従来では、特開平６−３４７４７５
号公報に見られるように、ガラス基板上に配置したセン
サチップを覆うようにして、当該センサチップを収納す
るための凹部及び信号処理回路を備えたシリコン板より
成る保護カバーを設ける構成とし、これにより樹脂モー
ルド可能な構造としたものも実現されている。
【０００７】しかしながら、このものにあっても、セン
サチップと信号処理回路とが二次元状配置になると共
に、別部材の保護カバーが必要であるため、二次元方向
への寸法が拡大して全体の小型化が困難になるという問
題点がある。しかも、上記公報のものでは、ガラス基板
と保護カバー（シリコン基板）との間を陽極接合すると
共に、信号処理回路側の引出し電極とガラス基板側の引
出し電極とを物理的接触により接続する構成となってい
るため、上記各引出し電極間のコンタクト抵抗値が大き
くなる可能性があり、また、気密性も十分とはいえず、
ナトリウム汚染を来たす恐れもあるため、総じて動作信
頼性が低下するという問題点があった。
【０００８】本発明は上記のような事情に鑑みてなされ
たものであり、その目的は、力学量の作用に応じて変位
する構造体を含むセンシング部とそのセンサ出力の処理
回路とを一体的に備えた構成のものでありながら、全体
の小型化及びコストの低減を実現できると共に、動作信
頼性の向上を図り得るようになるなどの効果を奏する半
導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】請求項１記載の半導体装
置によれば、半導体基板（２）より成るセンサチップ
（１）のセンシング部（５）側の面が、当該センサチッ
プ（１）からのセンサ出力の処理回路が形成された半導
体材料製の回路チップ（１０）に対して、センシング部
（５）及び処理回路間を電気的に接続するためのバンプ
電極（１１）を介してフェースダウン接合されることに
なる。また、この接合状態では、センサチップ（１）及
び回路チップ（１０）間に介在された封止体（１２）に
よって、前記センシング部（５）を囲んだ気密空間（１
３）が形成されるようになる。
【００１０】この結果、回路チップ（１０）及びセンサ
チップ（１）が所謂ＣＯＣ（Chip On Chip）構造とされ
ることになって、それらのチップサイズが従来構成のよ
うに二次元方向へ拡大することがなくなり、しかも、セ
ンサチップ（１）によって従来の保護キャップの機能を
兼用できるから、余分な寸法拡大を伴うことがなくなる
ものであり、総じて全体の小型化を実現できることにな
る。
【００１１】また、チップサイズが小さくなる結果、１
枚のウエーハからのチップ収率が大きくなると共に、セ
ンサチップ（１）と回路チップ（１０）とを別工程で形
成できて、各チップに対する工程数が減少すると同時
に、各チップについての歩留まりが向上することにな
り、総じてコストの低減を図り得るようになる。しか
も、封止体（１２）によってセンシング部（５）を囲ん
だ気密空間（１３）が形成される構成となっているか
ら、安価な樹脂モールドパッケージを使用しても当該セ
ンシング部（５）に悪影響が及ぶ恐れがなくなり、この
面からもコストの低減を促進できるようになる。
【００１２】さらに、センサチップ（１）及び回路チッ
プ（１０）間の電気的な接続を、バンプ電極（１１）を
介して確実に行うことができ、しかも、封止体（１２）
によりセンシング部（５）の形成領域への液体の浸入を
確実に防止できると共に、従来構成のようなガラスの陽
極接合に伴うナトリウム汚染を来たすことがなくなるか
ら、動作信頼性が低下する恐れがなくなる。
【００１３】請求項６記載の半導体装置の製造方法によ
れば、電極形成工程において、センサチップ（１）のセ
ンシング部（５）側の面若しくは回路チップ（１０）の
上面の一方にバンプ電極（１１）が形成されると共に、
他方にバンプ電極（１１）との接合に供される電極パッ
ド（８）が形成される。また、封止体形成工程におい
て、センサチップ（１）のセンシング部（５）側の面若
しくは回路チップ（１０）の上面の一方に上記センシン
グ部（５）を囲んだ気密空間（１３）を形成するための
枠状の封止体（１２）が形成されると共に、他方に上記
封止体（１２）との接合に供される枠状の接合用パッド
（９）が形成される。
【００１４】この後には、接合工程において、前記バン
プ電極（１１）と電極パッド（８）との間、並びに前記
封止体（１２）と接合用パッド（９）との間が互いに接
合され、これに応じて、前記回路チップ（１０）上に前
記センサチップ（１）がフェースダウン接合されると共
に、センサチップ（１）及び回路チップ（１０）間に介
在された状態となる枠状の封止体（１２）によって、セ
ンシング部（５）を囲んだ気密空間（１３）が形成され
ることになる。
【００１５】このような工程を経て製造された半導体装
置においては、回路チップ（１０）及びセンサチップ
（１）がＣＯＣ構造を呈すると共に、安価な樹脂モール
ドパッケージを使用しても当該センシング部（５）に悪
影響が及ぶ恐れがなくなり、しかも、センサチップ
（１）及び回路チップ（１０）間の電気的な接続がバン
プ電極（１１）を介して確実に行われることになるか
ら、請求項１記載の半導体装置と同様の効果を奏するよ
うになる。
【００１６】請求項７記載の半導体装置の製造方法によ
れば、電極及び封止体形成工程において、回路チップ
（１０）側にバンプ電極（１１）及び封止体（１２）が
同時に形成されることになる。従って、それらバンプ電
極（１１）及び封止体（１２）を形成するために必要な
工程数が減少することになって、製造コストを引き下げ
得るようになる。
【００１７】請求項８記載の半導体装置の製造方法によ
れば、電極及び封止体形成工程において、センサチップ
（１）側に電極パッド（８）及び接合用パッド（９）が
同時に形成されることになる。従って、それら電極パッ
ド（８）及び接合用パッド（９）を形成するために必要
な工程数も減少することになって、製造コストをさらに
引き下げ得るようになる。
【００１８】
【発明の実施の形態】以下、本発明を静電容量型の半導
体加速度センサに適用した一実施例について図面を参照
しながら説明する。図１には本実施例による半導体加速
度センサの断面構造が摸式的に示され、図２には同加速
度センサを分解した状態での部分断面斜視図が摸式的に
示されている（尚、図１及び図２間の寸法関係は必ずし
も一致しない）。
【００１９】これら図１及び図２において、矩形状をな
すセンサチップ１は、単結晶シリコン基板２（本発明で
いう半導体基板に相当）の一方の面（下面）に、例えば
シリコン酸化膜より成る絶縁膜３を介して単結晶シリコ
ン薄膜４を形成したＳＯＩ（Silicon On Insulator）構
造を有するもので、その単結晶シリコン膜４に対しサー
フェースマイクロマシニング技術によってセンシング部
５を形成した構成となっている。尚、上記のようなＳＯ
Ｉ構造は、例えば、絶縁膜を形成した単結晶シリコン基
板上に他の単結晶シリコン基板を貼り合わせて研磨する
という所謂貼り合わせ法により形成することができる
が、この他の手段（例えば特開平５−２１１１２８号公
報に見られる手段）により形成することも可能である。
【００２０】上記センシング部５は、具体的に図示しな
いが、単結晶シリコン基板２上にアンカー部により支持
された梁構造体と、この梁構造体と一体に形成された可
動電極と、単結晶シリコン基板２上に上記可動電極と所
定ギャップを存した状態で支持された固定電極とを備え
た構造となっており、加速度の作用に応じた梁構造体の
変位を、当該梁構造体と一体に変位する可動電極と静止
状態にある固定電極間との静電容量の変化として取り出
すように構成されている。尚、梁構造体、可動電極及び
固定電極には、これを構成する単結晶シリコンに対しリ
ンなどの不純物をドープすることにより導電性が付与さ
れている。
【００２１】単結晶シリコン膜４には、矩形状のトレン
チ６が形成されており、これによりセンシング部５の周
囲に位置された矩形枠状の内側薄膜部４ａと、センサチ
ップ１の外周側部位に位置された矩形枠状の外側薄膜部
４ｂとに区分されている。また、上記内側薄膜部４ａ及
び外側薄膜部４ｂには、それらの上面に例えばシリコン
酸化膜より成る絶縁膜７が形成されている。
【００２２】そして、内側薄膜部４ａには、センシング
部５（特には、可動電極及び固定電極）に対し、電気的
に接続された状態の電極パッド８が複数個形成されてい
る。この場合、電極パッド８とセンシング部５との間の
電気的な接続は、絶縁膜７に形成された開口部分、内側
薄膜部４ａに対して施されたリンなどの不純物ドープ領
域、絶縁膜３に形成された開口部分、単結晶シリコン基
板２に対して施されたリンなどの不純物ドープ領域を通
じて行われるようになっている。また、外側薄膜部４ｂ
には、絶縁膜７によりセンシング部５と電気的に絶縁さ
れた状態の矩形枠状の接合用パッド９が形成されてい
る。尚、上記電極パッド８及び接合用パッド９は、後述
の説明から明らかとなるように、Ｔｉ膜、Ｎｉ膜及びＡ
ｕ膜をこの順に積層した３層構造となっている。
【００２３】また、この場合において、ＳＯＩ構造の特
性を生かすためには、絶縁膜３をそのまま残した状態と
して、この絶縁膜３上にセンシング部５を形成すると共
に、上記のような電極パッド８及びセンシング部５間を
電気的に接続する手段を、絶縁膜３上に成膜した導体膜
（例えば不純物ドープトポリシリコン）により形成する
構成とすることができる。
【００２４】一方、上記のようなセンサチップ１は、熱
圧着法による接合工程によって、回路チップ１０に対し
フェースダウン接合される。具体的には、回路チップ１
０には、センサチップ１側の電極パッド８及び接合用パ
ッド９と対応した位置に、はんだ材料（例えばＳｎ（４
０％）−Ｐｂはんだ）より成るバンプ電極１１及び矩形
枠状の封止用バンプ１２（本発明でいう封止体に相当）
が形成されており、これらバンプ電極１１及び封止用バ
ンプ１２に対して、センサチップ１側の電極パッド８及
び接合用パッド９をそれぞれ当接させた状態で熱圧着処
理を行うことにより、センサチップ１を回路チップ１０
上に搭載するしている。
【００２５】このようにしてセンサチップ１が回路チッ
プ１０上に搭載される結果、それらの間に介在された状
態の封止用バンプ１２によってセンシング部５を収納し
た状態の気密空間１３が形成されることになる。
【００２６】この場合、上記回路チップ１０は、単結晶
シリコン基板により形成されたもので、例えば、封止用
バンプ１２の外側領域には、センサチップ１からのセン
サ出力の処理回路（図示せず）のための集積回路素子
（トランジスタ、ダイオード、抵抗など）が作り込まれ
ていると共に、最外周部分にＣｕ製のボンディング用電
極部１４が複数形成されている。尚、上記処理回路と前
記バンプ電極１１との間は、例えば回路チップ１０内に
埋込形成された導電領域を介して電気的に接続されるも
のである。また、回路チップ１０上には、図１のみに示
すように、それぞれ前記バンプ電極１１及び封止用バン
プ１２のためのアルミ電極１５及び１６、前記ボンディ
ング用電極部１４のためのアルミ電極１７、例えばシリ
コン酸化膜或いはＢＰＳＧより成る絶縁膜１８及び例え
ばシリコン酸化膜或いはシリコン窒化膜より成るパッシ
ベーション膜１９が形成されている。
【００２７】図３ないし図５には、上記回路チップ１０
の製造工程例が摸式的な断面図により示されており、以
下これについて説明する。即ち、図３（ａ）には、通常
のＬＳＩ製造工程によって、図示しない処理回路のため
の集積回路素子、アルミ電極１５、１６及び１７、絶縁
膜１８が形成された単結晶シリコンウエーハ２０が部分
的に示されている。
【００２８】このような単結晶シリコンウエーハ２０か
ら回路チップ１０を製造するに当たっては、まず、当該
ウエーハ２０の全面にプラズマＣＶＤ法などによりパッ
シベーション膜１９を形成するという成膜工程を実行
し、この後に図３（ｂ）に示すように、フォトエッチン
グによりアルミ電極１５、１６及び１７に対応した各部
分を開口するという開口工程を実行する。
【００２９】次いで、図３（ｃ）に示すように、アルミ
電極１５、１６及び１７並びにパッシベーション膜１９
との密着層となるＴｉ膜２１を約３００ｎｍ程度の膜厚
で蒸着した後、Ｃｕメッキの下地材料となるＣｕ膜２２
を約１μｍ程度の膜厚となるように連続蒸着するという
前処理工程を実行する。尚、Ｔｉ膜２１に代えて、Ｔｉ
Ｎ膜或いはＴｉＮ／Ｔｉ膜を形成する構成としても良
い。
【００３０】この後には、図４（ｄ）に示すフォトリソ
グラフィ工程を実行する。この工程では、Ｃｕ膜２２上
に、例えば約２５μｍ程度の膜厚のフォトレジスト２３
（例えばポジタイプ）を塗布した後に、前記バンプ電極
１１、封止用バンプ１２及びボンディング用電極部１４
の形成領域に対応した部分のみを露光してエッチング除
去する。
【００３１】次に、図４（ｅ）に示すメッキ処理工程に
おいて、前記フォトリソグラフィ工程により開口された
Ｃｕ膜２２上に、電解メッキ法によりＣｕバンプ２４を
形成し、さらに、図４（ｆ）に示すレジスト除去工程に
おいて、レジスト剥離液によりフォトレジスト２３を除
去する。また、図５（ｇ）に示すエッチング処理工程に
おいて、Ｃｕバンプ２４をエッチング用のマスクとして
Ｃｕ膜２２及びＴｉ膜２１をエッチング除去する。これ
により、アルミ電極１７と対応した部分のＣｕバンプ２
４が、前記ボンディング用電極部１４として形成される
ことになる。
【００３２】この後には、図５（ｈ）及び（ｉ）に示す
バンプ形成工程を実行する。この工程は、まず、アルミ
電極１５及び及び１６に対応したＣｕバンプ２４上にＳ
ｎ−Ｐｂ系（Ｓｎ（４０％）−Ｐｂはんだ）のペースト
状共晶はんだをスクリーン印刷することにより、ストレ
ートウォール形状のはんだバンプ２５′（図５（ｈ）参
照）を形成する。次いで、還元雰囲気中でアニール処理
を施すことにより、はんだバンプ２５′をマッシュルー
ム形状のはんだバンプ２５（図５（ｉ）参照）とし、以
てバンプ電極１１及び封止用バンプ１２を形成する。
【００３３】そして、最終的に、以上のような各工程を
経た単結晶シリコンウエーハ２０をダイシングすること
により、図示しない処理回路やバンプ電極１１及び封止
用バンプ１２などが形成された状態の回路チップ１０
（図１参照）を完成させる。
【００３４】尚、上記した一連の工程（成膜工程、開口
工程、前処理工程、フォトリソグラフィ工程、メッキ処
理工程、レジスト除去工程、エッチング処理工程、バン
プ形成工程）が請求項７記載の発明でいう電極及び封止
体形成工程に相当するものである。
【００３５】図６ないし図１０には、前記センサチップ
１の製造工程例が摸式的な断面図により示されており、
以下これについて説明する。即ち、図６（ａ）に部分的
に示した単結晶シリコンウエーハ２６には、通常の半導
体プロセスによって、前記絶縁膜３、単結晶シリコン薄
膜４（これは内側薄膜部４ａ及び外側薄膜部４ｂ並びに
センシング部５にそれぞれ対応した部分を含む）、トレ
ンチ６、絶縁膜７が形成されていると共に、シリコン酸
化膜より成る上記絶縁膜３及び７間の空間相当部分（セ
ンシング部５の周囲、トレンチ７）を埋めるようにして
同じくシリコン酸化膜より成る犠牲層２７が形成されて
いる。さらに、絶縁膜７における前記電極パッド８の形
成領域Ｐが、フォトエッチング処理により開口された状
態となっている。また、単結晶シリコンウエーハ２６及
び単結晶シリコン薄膜４には、必要箇所にリンなどの不
純物ドープが施されている。
【００３６】このような単結晶シリコンウエーハ２６か
ら回路チップ１０を製造するに当たっては、まず、図６
（ｂ）に示す成膜工程において、絶縁膜７及び前記領域
Ｐに対応した部分の単結晶シリコン薄膜４上に、最終的
に電極パッド８及び接合用パッド９となる電極膜２８を
形成する。この場合、当該電極膜２８は、電極パッド８
及び接合用パッド９と、Ｓｎ（４０％）−Ｐｂはんだよ
り成るバンプ電極１１及び封止用バンプ１２とをフラッ
クスなしで接合できるようにするために、Ａｕ／Ｎｉ／
Ｔｉの３層蒸着膜としている。
【００３７】即ち、図面表記上の都合から具体的な図示
を省略したが、単結晶シリコン薄膜４及び絶縁膜７との
密着層となるＴｉ膜を約１００ｎｍ程度の膜厚で蒸着
し、その上にＳｎ−Ｐｂ系はんだと金属化合物を形成す
るための金属材料である例えばＮｉ膜を、約７００ｎｍ
程度の膜厚で蒸着する。さらに、Ｎｉ膜上に、その酸化
防止のためのＡｕ膜を約２０ｎｍ程度の膜厚で蒸着す
る。尚、このような蒸着処理は、真空雰囲気内で連続的
に行うものである。
【００３８】次いで、図６（ｃ）に示すように、上記電
極膜２８を、電極パッド８及び接合用パッド９に対応し
た領域を残してエッチング除去するというフォトエッチ
ング処理工程を実行することにより、当該電極パッド８
及び接合用パッド９を形成する。この場合、電極膜２８
の各層金属膜のエッチング液としては、例えば、Ａｕ膜
に対してＮＨ4 Ｉ、Ｉ2 、Ｈ2 Ｏの混合液、Ｎｉ膜に対
してＨＮＯ3 、Ｈ3 ＰＯ4 、ＣＨ3 ＣＯＯＨ、Ｈ2 Ｏの
混合液、Ｔｉ膜に対して希ＨＦ液を用いることができ
る。
【００３９】この後には、図７（ｄ）に示すフォトリソ
グラフィ工程を実行する。この工程では、絶縁膜７、電
極パッド８及び接合用パッド９上に、例えば数μｍオー
ダーの膜厚のフォトレジスト２９（ポジタイプ）を塗布
した後に、前記犠牲層２７に対応した所定領域のみを露
光してエッチング除去するものであり、これにより、電
極パッド８及び接合用パッド９をフォトレジスト２９に
より覆った状態とする。尚、次に行われる犠牲層エッチ
ング工程の所要時間の如何によっては、上記フォトレジ
スタ２９として耐酸性レジスト（例えばゴム系レジス
ト）を使用することになる。
【００４０】次いで、図７（ｅ）に示す犠牲層エッチン
グ工程では、例えばＨＦ系のエッチング液によりシリコ
ン酸化膜より成る絶縁膜７、犠牲層２７及び絶縁膜３を
ウエットエッチングした後に、フォトレジスト２９を除
去するものであり、これによりセンシング部５を形成す
る。尚、センシング部５に対するリンなどの不純物のド
ープはこの段階で行うことができる。
【００４１】そして、最終的に、以上のような各工程を
経た単結晶シリコンウエーハ２６をダイシングすること
により、センシング部５や電極パッド８及び接合用パッ
ド９などが形成された状態のセンサチップ１（図１参
照）を完成させるものであるが、通常のダイシング工程
をそのまま行った場合には、ダイシングのための冷却水
によりセンシング部５が破壊されることになるため、以
下のような手法を用いてダイシング工程を実行する構成
としている。
【００４２】まず、図７（ｆ）に示すように、単結晶シ
リコンウエーハ２６を載置状に支持可能な大きさのマシ
ナシブルセラミックス基板３０を用意し、このセラミッ
クス基板３０上における前記センシング部５との対応位
置に、当該センシング部５との機械的な接触を回避する
ための凹部３０ａを形成すると共に、その凹部３０ａの
底部に真空吸引用の貫通孔３０ｂを形成する。尚、この
ような加工はドリルを使用して行うことができる。
【００４３】次に、図８（ｇ）に示すように、上記マシ
ナシブルセラミックス基板３０を真空チャックステージ
３１上にセットして、貫通孔３０ｂを通じた真空吸引動
作が行われる状態とし、この状態で当該基板３０を７０
℃程度に加熱すると共に、その基板３０上に、片側の面
のみに紫外線硬化タイプの粘着剤が付着した粘着シート
３２を、粘着剤付着面を上にした状態で載置する。これ
に伴い、粘着シート３２は、図８（ｈ）に示すようにマ
シナブルセラミックス基板３０の凹部３０ａに沿った形
状に変形するようになる。
【００４４】この後には、図８（ｉ）に示すように、粘
着シート３２の上面（粘着剤が付着した面）に、ダイシ
ング対象の単結晶シリコンウエーハ２６を、そのセンシ
ング部５側の面を下向きにし且つ当該センシング部５を
凹部３０ａと対応させた状態で搭載（接着）する。その
後、マシナシブルセラミックス基板３０及び粘着シート
３２などを室温まで冷却する。
【００４５】次いで、真空チャックステージ３１の真空
吸引動作を停止させ、しかる後に図９（ｊ）に示すよう
に、単結晶シリコンウエーハ２６及び粘着シート３２の
一体物をマシナシブルセラミックス基板３０から取り外
す。この状態から、図９（ｋ）に示すように、粘着シー
ト３２が接着された状態の単結晶シリコンウエーハ２６
を、ダイシングソー３３により所定位置でダイシングす
る。このダイシング時には、センシング部５が粘着シー
ト３２によりカバーされた形態となっているから、当該
センシング部５が冷却水により破壊される事態が確実に
防止されることになる。
【００４６】上記のようなダイシングカット後には、図
９（ｌ）に示すように、紫外線硬化タイプの粘着シート
３２に対し上方から紫外線を照射することによって、当
該粘着シート３２を硬化させて粘着力を低下させ、これ
により粘着シート３２を除去して、図１０（ｍ）のよう
にセンサチップ１を完成させる。
【００４７】このように完成されたセンサチップ１は、
前にも述べたように回路チップ１０に対し熱圧着法によ
る接合工程によってフェースダウン接合される。具体的
には、この接合工程では、不活性雰囲気或いは還元雰囲
気中にて、センサチップ１をＳｎ（４０％）−Ｐｂはん
だの溶融温度以上である１８０℃程度に加熱し、この加
熱状態で、当該センサチップ１側の電極パッド８及び接
合用パッド９を、回路チップ１０側のバンプ電極１１及
び封止用バンプ１２にそれぞれ当接させ、さらに、この
当接状態からセンサチップ１を回路チップ１０側へ加圧
するという熱圧着処理を行う。
【００４８】このような熱圧着処理に応じて、バンプ電
極１１及び封止用バンプ１２中のＳｎと電極パッド８及
び接合用パッド９中のＮｉとで金属化合物を形成され、
以て両者が強固に接合されるようになる。尚、上記熱圧
着処理時には、回路チップ１０側を加熱しておいても良
く、センサチップ１及び回路チップ１０の両者を加熱し
ておいても良いものである。
【００４９】そして、熱圧着処理が済んだ後には、リー
ドフレーム（図示せず）との接続工程をワイヤボンディ
ングにより行う。この場合、ワイヤ線（図１に符号１４
ａを付して示す）を回路チップ１０の最外周部分に形成
されたＣｕ製の電極部１４に対してボンディングする関
係上、その電極部１４の酸化を防止する必要がある。こ
のため、上記接続工程は不活性雰囲気或いは還元雰囲気
中にて行う。このような接続工程が終了した後には、セ
ンサチップ１及び回路チップ１０の一体物に対して樹脂
モールドを施すことにより、チップパッケージングを完
了させ、この後に図示しないリードフレームの切断工程
などを実行して最終的に半導体加速度センサを完成させ
る。
【００５０】上記した本実施例によれば以下に述べるよ
うな効果を奏することができる。即ち、本実施例による
半導体加速度センサは、センサチップ１及び回路チップ
１０が所謂ＣＯＣ（Chip On Chip）構造とされることに
なって、それらのチップサイズが従来構成のように二次
元方向へ拡大する必要がなくなる。しかも、センサチッ
プ１が、樹脂モールド対策として必要となる保護キャッ
プの機能を兼用しているから、余分な寸法拡大を伴うこ
とがなくなる利点もあり、総じて半導体加速度センサの
小型化を実現できることになる。
【００５１】また、センサチップ１及び回路チップ１０
の各チップサイズが小さくなる結果、１枚のウエーハか
らのチップ収率が大きくなると共に、センサチップ１と
回路チップ１０とを別工程で形成できて、各チップ１及
び１０に対する工程数が減少すると同時に、各チップ１
及び１０についての歩留まりが向上することになり、総
じてコストの低減を図り得るようになる。しかも、封止
用バンプ１２によってセンシング部５を囲んだ気密空間
１３が形成される構成となっているから、安価な樹脂モ
ールドパッケージを使用しても当該センシング部５に悪
影響が及ぶ恐れがなくなり、この面からもコストの低減
を促進できるようになる。
【００５２】さらに、センサチップ１及び回路チップ１
０間の電気的な接続を、バンプ電極１１及び電極パッド
８を介して確実に行うことができ、しかも、封止用バン
プ１２によりセンシング部５の形成領域への液体の浸入
を確実に防止できると共に、従来構成のようなガラスの
陽極接合に伴うナトリウム汚染を来たすことがなくなる
から、動作信頼性が低下する恐れがなくなる。
【００５３】上記のようなＣＯＣ構造を実現するための
バンプ電極１１及び封止用バンプ１２は回路チップ１０
側に予め形成されたものであり、また、バンプ電極１１
及び封止用バンプ１２と接合される電極パッド８及び接
合用パッド９はセンサチップ１側に予め形成されたもの
であるから、当該ＣＯＣ構造を完成させるに当たって
は、センサチップ１を回路チップ１０上に接合するだけ
で良く、その接合工程を簡略化することができる。
【００５４】この場合、上記バンプ電極１１及び封止用
バンプ１２は、同一の材料（Ｓｎ−Ｐｂ系のはんだ材
料）により形成される共に、電極パッド８及び接合用パ
ッド９も同一の材料（Ａｕ／Ｎｉ／Ｔｉの３層蒸着膜）
により形成され、しかも、これらバンプ電極１１及び封
止用バンプ１２と、電極パッド８及び接合用パッド９と
は、それぞれ同一の工程で同時に形成されるものである
から、それらを形成するために必要な工程数が減少する
ことになって、製造コストを引き下げ得るようになる。
【００５５】また、バンプ電極１１及び封止用バンプ１
２を回路チップ１０側に形成する構成としたから、その
形成工程の簡単化を実現できることになる。即ち、仮
に、バンプ電極１１及び封止用バンプ１２をセンサチッ
プ１側に形成する構成とした場合には、ペースト状共晶
はんだをスクリーン印刷する際のスキージ走査でセンシ
ング部５が破壊されたり、或いはＣｕバンプ２４のＣｕ
メッキのためのメッキ液がセンシング部５に悪影響を及
ぼすことになるから、何らかの対策が必要となり、その
形成工程が複雑化することが避けられない。これに対し
て、バンプ電極１１及び封止用バンプ１２を回路チップ
１０側に形成する場合には、上記のような対策が不要で
あり、結果的にそれらバンプ電極１１及び封止用バンプ
１２の形成工程を簡単化できることになる。
【００５６】尚、本発明は上記した実施例に限定される
ものではなく、次のような変形または拡張が可能であ
る。センサチップ１側にバンプ電極１１及び封止用バン
プ１２の少なくとも一方を形成することも可能である。
但し、この場合には、それらバンプ電極１１及び封止用
バンプ１２の形成時にセンシング部５に悪影響が及ぶ事
態を防止するための対策が必要になる。これに関連し
て、センサチップ１のセンシング部５側の面若しくは回
路チップ１０の上面の一方にバンプ電極を形成すると共
に、他方に上記バンプ電極と接合される電極パッドを形
成する電極形成工程と、センサチップ１のセンシング部
５側の面若しくは回路チップ１０の上面の一方にセンシ
ング部を囲んだ気密空間を形成するための枠状の封止用
バンプ（封止体）を形成すると共に、他方に上記封止用
バンプと接合される枠状の接合用パッドを形成する封止
体形成工程とをそれぞれ行う構成としても良い。
【００５７】封止用バンプ１２の材料は、Ｓｎ−Ｐｂ系
はんだに限らず、他の軟ろう材料或いは接着性がある無
機材料などを利用することも可能である。また、電極パ
ッド８及び接合用パッド９の材料も上記実施例に限定さ
れるものではない。
【００５８】静電容量型の半導体加速度センサ及びその
製造に適用した実施例について説明したが、ピエゾ抵抗
型の半導体加速度センサは勿論のこと、ヨーレート、振
動、角速度などの物理量を検出するセンサなど、力学量
の作用に応じて変位する構造体を備えた半導体装置に広
く適用できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す全体の摸式的な断面図
【図２】摸式的な部分断面斜視図
【図３】回路チップの製造工程を摸式的に示す断面図そ
の１
【図４】回路チップの製造工程を摸式的に示す断面図そ
の２
【図５】回路チップの製造工程を摸式的に示す断面図そ
の３
【図６】センサチップの製造工程を摸式的に示す断面図
その１
【図７】センサチップの製造工程を摸式的に示す断面図
その２
【図８】センサチップの製造工程を摸式的に示す断面図
その３
【図９】センサチップの製造工程を摸式的に示す断面図
その４
【図１０】センサチップの製造工程を摸式的に示す断面
図その５
【符号の説明】
１はセンサチップ、２は単結晶シリコン基板（半導体基
板）、５はセンシング部、８は電極パッド、９は接合用
パッド、１０は回路チップ、１１はバンプ電極、１２は
封止用バンプ（封止体）、１３は気密空間を示す。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板（２）の一方の面に力学量の
    作用に応じて変位する構造体を含むセンシング部（５）
    を設けて成るセンサチップ（１）を備えた半導体装置に
    おいて、 前記センサチップ（１）からのセンサ出力の処理回路が
    形成され、当該センサチップ（１）のセンシング部
    （５）側の面が、そのセンシング部（５）及び前記処理
    回路間を電気的に接続するためのバンプ電極（１１）を
    介してフェースダウン接合される半導体材料製の回路チ
    ップ（１０）と、 前記センサチップ（１）及び回路チップ（１０）間に、
    前記センシング部（５）を収納した状態の気密空間（１
    ３）を形成するように介在された枠状の封止体（１２）
    とを備えたことを特徴とする半導体装置。
  2. 【請求項２】 前記バンプ電極（１１）及び封止体（１
    ２）を、前記回路チップ（１０）側に予め形成する構成
    とした上で、 前記センサチップ（１）側に前記バンプ電極（１１）及
    び封止体（１２）とそれぞれ接合される電極パッド
    （８）及び接合用パッド（９）を形成したことを特徴と
    する請求項１記載の半導体装置。
  3. 【請求項３】 前記バンプ電極（１１）及び封止体（１
    ２）は同一材料により形成されたものであることを特徴
    とする請求項１または２記載の半導体装置。
  4. 【請求項４】 前記電極パッド（８）及び封止用パッド
    は同一材料により形成されたものであることを特徴とす
    る請求項２または３記載の半導体装置。
  5. 【請求項５】 前記バンプ電極（１１）及び封止体（１
    ２）ははんだ材料により形成され、前記電極パッド
    （８）及び接合用パッド（９）は前記はんだ材料と金属
    化合物を形成する金属材料により形成されていることを
    特徴とする請求項２ないし４の何れか記載の半導体装
    置。
  6. 【請求項６】 半導体基板の一方の面に力学量の作用に
    応じて変位するセンシング部（５）を設けて成るセンサ
    チップ（１）と、 前記センサチップ（１）からのセンサ出力の処理回路が
    形成された半導体材料製の回路チップ（１０）とを備え
    た半導体装置の製造方法において、 前記センサチップ（１）のセンシング部（５）側の面若
    しくは前記回路チップ（１０）の上面の一方にバンプ電
    極（１１）を形成すると共に、他方に上記バンプ電極
    （１１）と接合される電極パッド（８）を形成する電極
    形成工程と、 前記センサチップ（１）のセンシング部（５）側の面若
    しくは回路チップ（１０）の上面の一方に上記センシン
    グ部（５）を囲んだ気密空間（１３）を形成するための
    枠状の封止体（１２）を形成すると共に、他方に上記封
    止体（１２）と接合される枠状の接合用パッド（９）を
    形成する封止体形成工程と、 前記バンプ電極（１１）と電極パッド（８）との間、並
    びに前記封止体（１２）と接合用パッド（９）との間を
    互いに接合することにより、前記回路チップ（１０）上
    に前記センサチップ（１）をフェースダウン接合すると
    共に、前記封止体（１２）により前記センシング部
    （５）を囲んだ気密空間（１３）を形成する接合工程と
    を実行することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、 前記バンプ電極（１１）及び封止体（１２）を同一材料
    により形成する構成とした上で、 前記電極形成工程及び封止体形成工程に代えて、前記回
    路チップ（１０）側に前記バンプ電極（１１）及び封止
    体（１２）を同時に形成すると共に、前記センサチップ
    （１）側に上記バンプ電極（１１）及び封止体（１２）
    とそれぞれ接合される電極パッド（８）及び接合用パッ
    ド（９）を形成する電極及び封止体形成工程を行うよう
    にしたことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 前記電極パッド（８）及び接合用パッド（９）を同一材
    料により形成する構成とした上で、 前記電極及び封止体形成工程では、前記センサチップ
    （１）側に上記電極パッド（８）及び接合用パッド
    （９）を同時に形成するようにしたことを特徴とする半
    導体装置の製造方法。
  9. 【請求項９】 請求項６ないし８の何れかに記載の半導
    体装置の製造方法において、 前記バンプ電極（１１）及び封止体（１２）ははんだ材
    料により形成され、前記電極パッド（８）及び接合用パ
    ッド（９）は前記はんだ材料と金属化合物を形成する金
    属材料により形成されることを特徴とする半導体装置の
    製造方法。
JP21457497A 1997-08-08 1997-08-08 半導体装置及びその製造方法 Expired - Fee Related JP3644205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP21457497A JP3644205B2 (ja) 1997-08-08 1997-08-08 半導体装置及びその製造方法
US09/131,169 US6313529B1 (en) 1997-08-08 1998-08-07 Bump bonding and sealing a semiconductor device with solder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21457497A JP3644205B2 (ja) 1997-08-08 1997-08-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1167820A true JPH1167820A (ja) 1999-03-09
JP3644205B2 JP3644205B2 (ja) 2005-04-27

Family

ID=16657977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21457497A Expired - Fee Related JP3644205B2 (ja) 1997-08-08 1997-08-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6313529B1 (ja)
JP (1) JP3644205B2 (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031579A (ja) * 2001-07-18 2003-01-31 Denso Corp センサ及びその製造方法
JP2004304189A (ja) * 2003-03-31 2004-10-28 Robert Bosch Gmbh 積層パッケージングを使用して包囲されたセンサ構造体を保護する方法
JP2005183903A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子デバイスおよび電子デバイスを形成する方法
JP2005212017A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2006112886A (ja) * 2004-10-14 2006-04-27 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板
JP2006189418A (ja) * 2004-12-06 2006-07-20 Denso Corp センサ装置
JP2007144617A (ja) * 2005-11-22 2007-06-14 Honeywell Internatl Inc Ｍｅｍｓ装置パッケージング方法
KR100730285B1 (ko) 2004-09-16 2007-06-19 가부시키가이샤 덴소 센서칩과 회로칩을 구비하는 용량식 물리량 센서
JP2007163501A (ja) * 2006-12-25 2007-06-28 Matsushita Electric Works Ltd 半導体センサおよびその製造方法
JP2007313594A (ja) * 2006-05-24 2007-12-06 Omron Corp 積層デバイス、およびその製造方法
JP2007333407A (ja) * 2006-06-12 2007-12-27 Denso Corp センサ装置
JP2007331098A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法
JP2008047914A (ja) * 2006-08-16 2008-02-28 Memsic Inc 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
JP2008135795A (ja) * 1999-03-19 2008-06-12 Denso Corp 半導体装置およびその製造方法
JP2009502531A (ja) * 2005-07-29 2009-01-29 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 微小電気機械システムのパッケージング及び配線
JP2009074979A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 半導体装置
JP2009097918A (ja) * 2007-10-15 2009-05-07 Asahi Kasei Electronics Co Ltd 静電容量型センサ、および、その製造方法
JP2009231556A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
WO2010032821A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
WO2010032822A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
JP2010071911A (ja) * 2008-09-22 2010-04-02 Alps Electric Co Ltd Ｍｅｍｓセンサ
JP2010073919A (ja) * 2008-09-19 2010-04-02 Rohm Co Ltd 半導体装置及びその製造方法
JP2010511524A (ja) * 2006-12-07 2010-04-15 韓國電子通信研究院 Ｍｅｍｓパッケージ及びその方法
JP2010151445A (ja) * 2008-12-23 2010-07-08 Denso Corp 半導体装置およびその製造方法
JP2010206227A (ja) * 2005-04-25 2010-09-16 Panasonic Electric Works Co Ltd 半導体装置およびその製造方法
JP2010230655A (ja) * 2009-03-04 2010-10-14 Denso Corp センサ装置およびその製造方法
WO2011016348A1 (ja) * 2009-08-07 2011-02-10 アルプス電気株式会社 Ｍｅｍｓセンサ
JP2011085591A (ja) * 2010-11-10 2011-04-28 Oki Semiconductor Co Ltd 実装構造体
US7943439B2 (en) 2008-05-22 2011-05-17 Fuji Electric Systems Co., Ltd. Method for manufacturing semiconductor apparatus
JP4746611B2 (ja) * 2004-06-30 2011-08-10 インテル・コーポレーション マイクロエレクトロメカニカルシステム（ｍｅｍｓ）と受動素子が集積化されたモジュール
JP2012500477A (ja) * 2008-08-15 2012-01-05 クゥアルコム・インコーポレイテッド 積層型集積回路の腐食制御
JP2013531234A (ja) * 2010-06-07 2013-08-01 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Ｍｅｍｓ及び／またはｎｅｍｓネットワークを含む分析デバイス
DE102004042761B4 (de) * 2003-09-05 2020-02-20 Denso Corporation Sensoranordnung eines Kapazitätstyps für eine dynamische Grösse
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252229B1 (en) * 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
US6426642B1 (en) * 1999-02-16 2002-07-30 Micron Technology, Inc. Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts
AT3609U1 (de) * 1999-06-02 2000-05-25 Austria Mikrosysteme Int Mikrosensor
JP3723453B2 (ja) * 2000-09-12 2005-12-07 ローム株式会社 半導体装置
US6937479B2 (en) * 2001-08-21 2005-08-30 The Charles Stark Draper Laboratory, Inc. Sensor isolation system
US6617686B2 (en) * 2002-02-08 2003-09-09 Robert B. Davies Semiconductor device and method of isolating circuit regions
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
JP4165360B2 (ja) * 2002-11-07 2008-10-15 株式会社デンソー 力学量センサ
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
DE10254815A1 (de) 2002-11-23 2004-06-09 Infineon Technologies Ag Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung
JP2004340608A (ja) * 2003-05-13 2004-12-02 Denso Corp 容量式力学量センサ装置
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP2006284551A (ja) * 2005-02-23 2006-10-19 Sony Corp 振動型ジャイロセンサ
US7562573B2 (en) * 2005-07-21 2009-07-21 Evigia Systems, Inc. Integrated sensor and circuitry and process therefor
US7635077B2 (en) * 2005-09-27 2009-12-22 Honeywell International Inc. Method of flip chip mounting pressure sensor dies to substrates and pressure sensors formed thereby
DE102006002695A1 (de) * 2006-01-11 2007-08-09 Siemens Ag Piezostack mit neuartiger Passivierung
JP2008101980A (ja) * 2006-10-18 2008-05-01 Denso Corp 容量式半導体センサ装置
JP2008103571A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 半導体装置及びその製造方法
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages
US8207586B2 (en) * 2008-09-22 2012-06-26 Alps Electric Co., Ltd. Substrate bonded MEMS sensor
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US9882073B2 (en) * 2013-10-09 2018-01-30 Skorpios Technologies, Inc. Structures for bonding a direct-bandgap chip to a silicon photonic device
WO2013046705A1 (ja) * 2011-09-30 2013-04-04 パナソニック株式会社 慣性力センサ
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
IT201700103511A1 (it) * 2017-09-15 2019-03-15 St Microelectronics Srl Dispositivo microelettronico dotato di connessioni protette e relativo processo di fabbricazione
US11309278B2 (en) 2018-10-29 2022-04-19 Applied Materials, Inc. Methods for bonding substrates

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4831507B1 (ja) * 1969-07-10 1973-09-29
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
US4129042A (en) 1977-11-18 1978-12-12 Signetics Corporation Semiconductor transducer packaged assembly
JPH0821722B2 (ja) 1985-10-08 1996-03-04 日本電装株式会社 半導体振動・加速度検出装置
US5006487A (en) 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
US5164328A (en) * 1990-06-25 1992-11-17 Motorola, Inc. Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
JP2786321B2 (ja) 1990-09-07 1998-08-13 株式会社日立製作所 半導体容量式加速度センサ及びその製造方法
JPH0521128A (ja) 1991-07-10 1993-01-29 Shinko Electric Ind Co Ltd アレスタ装置及びこれに用いるベントセイフリング
US5260514A (en) * 1992-02-28 1993-11-09 Lsi Logic Corporation Wire bonder and vacuum pedestal workholder for same
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH06268020A (ja) * 1993-03-10 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
JPH06347475A (ja) 1993-06-08 1994-12-22 Murata Mfg Co Ltd 加速度センサおよびその製造方法
FR2710741B1 (fr) * 1993-09-30 1995-10-27 Commissariat Energie Atomique Capteur électronique destiné à la caractérisation de grandeurs physiques et procédé de réalisation d'un tel capteur.
JP3385688B2 (ja) 1993-12-13 2003-03-10 株式会社デンソー 半導体ヨーレートセンサおよびその製造方法
JPH07183543A (ja) 1993-12-22 1995-07-21 Hitachi Ltd 加速度センサ
JPH07245416A (ja) 1994-03-02 1995-09-19 Murata Mfg Co Ltd 加速度検出装置およびその製造方法
JP3613838B2 (ja) 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3136087B2 (ja) * 1995-10-26 2001-02-19 松下電工株式会社 半導体圧力センサ
US5747353A (en) * 1996-04-16 1998-05-05 National Semiconductor Corporation Method of making surface micro-machined accelerometer using silicon-on-insulator technology

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636096B2 (ja) * 1999-03-19 2011-02-23 株式会社デンソー 半導体装置およびその製造方法
JP2008135795A (ja) * 1999-03-19 2008-06-12 Denso Corp 半導体装置およびその製造方法
JP2003031579A (ja) * 2001-07-18 2003-01-31 Denso Corp センサ及びその製造方法
JP2004304189A (ja) * 2003-03-31 2004-10-28 Robert Bosch Gmbh 積層パッケージングを使用して包囲されたセンサ構造体を保護する方法
DE102004042761B4 (de) * 2003-09-05 2020-02-20 Denso Corporation Sensoranordnung eines Kapazitätstyps für eine dynamische Grösse
JP2005183903A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子デバイスおよび電子デバイスを形成する方法
JP2005212017A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4746611B2 (ja) * 2004-06-30 2011-08-10 インテル・コーポレーション マイクロエレクトロメカニカルシステム（ｍｅｍｓ）と受動素子が集積化されたモジュール
KR100730285B1 (ko) 2004-09-16 2007-06-19 가부시키가이샤 덴소 센서칩과 회로칩을 구비하는 용량식 물리량 센서
JP2006112886A (ja) * 2004-10-14 2006-04-27 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
JP2006189418A (ja) * 2004-12-06 2006-07-20 Denso Corp センサ装置
JPWO2006064863A1 (ja) * 2004-12-17 2008-06-12 イビデン株式会社 プリント配線板
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板
JP2010206227A (ja) * 2005-04-25 2010-09-16 Panasonic Electric Works Co Ltd 半導体装置およびその製造方法
JP4885956B2 (ja) * 2005-07-29 2012-02-29 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 微小電気機械システムのパッケージング及び配線
JP2009502531A (ja) * 2005-07-29 2009-01-29 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 微小電気機械システムのパッケージング及び配線
JP2007144617A (ja) * 2005-11-22 2007-06-14 Honeywell Internatl Inc Ｍｅｍｓ装置パッケージング方法
JP2007313594A (ja) * 2006-05-24 2007-12-06 Omron Corp 積層デバイス、およびその製造方法
JP2007333407A (ja) * 2006-06-12 2007-12-27 Denso Corp センサ装置
JP2007331098A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法
JP2008047914A (ja) * 2006-08-16 2008-02-28 Memsic Inc 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
JP2010511524A (ja) * 2006-12-07 2010-04-15 韓國電子通信研究院 Ｍｅｍｓパッケージ及びその方法
JP2007163501A (ja) * 2006-12-25 2007-06-28 Matsushita Electric Works Ltd 半導体センサおよびその製造方法
JP4706634B2 (ja) * 2006-12-25 2011-06-22 パナソニック電工株式会社 半導体センサおよびその製造方法
JP2009074979A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 半導体装置
JP2009097918A (ja) * 2007-10-15 2009-05-07 Asahi Kasei Electronics Co Ltd 静電容量型センサ、および、その製造方法
JP2009231556A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
US7943439B2 (en) 2008-05-22 2011-05-17 Fuji Electric Systems Co., Ltd. Method for manufacturing semiconductor apparatus
JP2013138239A (ja) * 2008-08-15 2013-07-11 Qualcomm Inc 積層型集積回路の腐食制御
US8618670B2 (en) 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
JP2012500477A (ja) * 2008-08-15 2012-01-05 クゥアルコム・インコーポレイテッド 積層型集積回路の腐食制御
JP2010073919A (ja) * 2008-09-19 2010-04-02 Rohm Co Ltd 半導体装置及びその製造方法
JP5222947B2 (ja) * 2008-09-22 2013-06-26 アルプス電気株式会社 Ｍｅｍｓセンサ
WO2010032821A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
WO2010032822A1 (ja) * 2008-09-22 2010-03-25 アルプス電気株式会社 Ｍｅｍｓセンサ
JP2010071911A (ja) * 2008-09-22 2010-04-02 Alps Electric Co Ltd Ｍｅｍｓセンサ
JP2010151445A (ja) * 2008-12-23 2010-07-08 Denso Corp 半導体装置およびその製造方法
JP2010230655A (ja) * 2009-03-04 2010-10-14 Denso Corp センサ装置およびその製造方法
WO2011016348A1 (ja) * 2009-08-07 2011-02-10 アルプス電気株式会社 Ｍｅｍｓセンサ
JP2013531234A (ja) * 2010-06-07 2013-08-01 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Ｍｅｍｓ及び／またはｎｅｍｓネットワークを含む分析デバイス
US10216698B2 (en) 2010-06-07 2019-02-26 Commissariat à l 'Energie Atomique et aux Energies Alternatives Analysis device including a MEMS and/or NEMS network
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
JP2022132369A (ja) * 2010-06-30 2022-09-08 キヤノン株式会社 固体撮像装置
JP2011085591A (ja) * 2010-11-10 2011-04-28 Oki Semiconductor Co Ltd 実装構造体

Also Published As

Publication number Publication date
US6313529B1 (en) 2001-11-06
JP3644205B2 (ja) 2005-04-27

Similar Documents

Publication Publication Date Title
JP3644205B2 (ja) 半導体装置及びその製造方法
US10913655B2 (en) Manufacturing of integrated circuit resonator
US5668033A (en) Method for manufacturing a semiconductor acceleration sensor device
US6555901B1 (en) Semiconductor device including eutectic bonding portion and method for manufacturing the same
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
US8748949B2 (en) Chip package with heavily doped region and fabrication method thereof
JP2001068580A (ja) ウエハパッケージの製造方法
JP2003294451A (ja) マイクロ慣性センサ及びその製造方法
JP2004311951A (ja) 半導体装置
JP2006173599A (ja) 微細電気機械システムと能動デバイス回路との一体型ウエハパッケージ
JP2001144125A (ja) 半導体装置および半導体装置の形成方法
US20040166662A1 (en) MEMS wafer level chip scale package
JP2009014469A (ja) 半導体装置及びその製造方法
US10626011B1 (en) Thin MEMS die
JP2006303061A (ja) ウェハレベル半導体装置の製造方法
CN117945340A (zh) 用于制造包括两个半导体管芯的器件的方法及其器件
JPH03233948A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees