JPH11345812A - 化合物半導体エピタキシャルウェハ及び化合物半導体装置 - Google Patents
化合物半導体エピタキシャルウェハ及び化合物半導体装置Info
- Publication number
- JPH11345812A JPH11345812A JP15401298A JP15401298A JPH11345812A JP H11345812 A JPH11345812 A JP H11345812A JP 15401298 A JP15401298 A JP 15401298A JP 15401298 A JP15401298 A JP 15401298A JP H11345812 A JPH11345812 A JP H11345812A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- epitaxial wafer
- buffer layer
- shallow
- semiconductor epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】ＦＥＴにおいてバッファ層に注入されたキャリ
アの移動度を小さくし、バッファ層を流れる電流を小さ
くすることによって、漏れ電流を抑止し、良好なトラン
ジスタ性能を実現することを可能とする。 【解決手段】バッファ層２に、濃度の接近した浅いドナ
ー不純物Ｓｉと浅いアクセプター不純物Ｃをそれぞれ１
×１０16cm-3以上の濃度で同時に含有させる。これらの
不純物は、バッファ層２に注入されたキャリアのイオン
性散乱源として作用し、キャリアの移動度を低下させ
る。この移動度低下作用は、不純物濃度が１×１０16cm
-3以上で顕在化する。キャリアの移動度が小さくなるた
め、ＦＥＴの高耐圧化、高利得化が図れる。また、Ａｌ
混晶比を０．２以上とすることで、バンドギャップを大
きくし、漏れ電流それ自体も小さくする。
アの移動度を小さくし、バッファ層を流れる電流を小さ
くすることによって、漏れ電流を抑止し、良好なトラン
ジスタ性能を実現することを可能とする。 【解決手段】バッファ層２に、濃度の接近した浅いドナ
ー不純物Ｓｉと浅いアクセプター不純物Ｃをそれぞれ１
×１０16cm-3以上の濃度で同時に含有させる。これらの
不純物は、バッファ層２に注入されたキャリアのイオン
性散乱源として作用し、キャリアの移動度を低下させ
る。この移動度低下作用は、不純物濃度が１×１０16cm
-3以上で顕在化する。キャリアの移動度が小さくなるた
め、ＦＥＴの高耐圧化、高利得化が図れる。また、Ａｌ
混晶比を０．２以上とすることで、バンドギャップを大
きくし、漏れ電流それ自体も小さくする。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体等のプ
レーナ型デバイスに用いられる化合物半導体エピタキシ
ャルウェハ及び化合物半導体装置に関するものである。
レーナ型デバイスに用いられる化合物半導体エピタキシ
ャルウェハ及び化合物半導体装置に関するものである。
【０００２】
【従来の技術】ＧａＡｓを始めとする化合物半導体を用
いたデバイス即ち化合物半導体装置は、光デバイスや高
周波デバイスなど、様々な用途に使われる。代表的なプ
レーナ型デバイスに、ＧａＡｓやＩｎＧａＡｓを能動層
たるチャネル層に用いた電界効果トランジスタ（ＦＥ
Ｔ）がある。このプレーナ型デバイスの典型的な例とし
て、ＬＤＤ（Lightly Dopaed Drain）構造や、リセス構
造を有するＦＥＴがある。後者のリセス構造を有するＦ
ＥＴの断面を図１に示す。
いたデバイス即ち化合物半導体装置は、光デバイスや高
周波デバイスなど、様々な用途に使われる。代表的なプ
レーナ型デバイスに、ＧａＡｓやＩｎＧａＡｓを能動層
たるチャネル層に用いた電界効果トランジスタ（ＦＥ
Ｔ）がある。このプレーナ型デバイスの典型的な例とし
て、ＬＤＤ（Lightly Dopaed Drain）構造や、リセス構
造を有するＦＥＴがある。後者のリセス構造を有するＦ
ＥＴの断面を図１に示す。
【０００３】半絶縁性基板１の上にＡｌＧａＡｓバッフ
ァ層２があり、その上部にチャネル層３であるｎ型のＧ
ａＡｓＩｎＰあるいはＩｎＧａＡｓ等の層を有する。更
に、電極の接触抵抗を小さくするためのｎ型ＧａＡｓコ
ンタクト層４がある。これらの層は、通常、分子線エピ
タキシャル成長法（ＭＢＥ法）や有機金属気相成長法
（ＭＯＶＰＥ法）等によって製造される。
ァ層２があり、その上部にチャネル層３であるｎ型のＧ
ａＡｓＩｎＰあるいはＩｎＧａＡｓ等の層を有する。更
に、電極の接触抵抗を小さくするためのｎ型ＧａＡｓコ
ンタクト層４がある。これらの層は、通常、分子線エピ
タキシャル成長法（ＭＢＥ法）や有機金属気相成長法
（ＭＯＶＰＥ法）等によって製造される。
【０００４】ＦＥＴはドレイン電極７からソース電極５
に流れる電流を、ゲート電極６に信号電圧を加えること
で制御し、信号の増幅を図る。この時、チャネル層３内
だけを電流が流れるのが理想であるが、実際には、チャ
ネル層３の下へも流れる。この漏れ電流は、トランジス
タの特性、特に利得や耐圧を低下させる。バッファ層２
はこの漏れ電流を抑止することが目的で設けられるもの
であり、このバッファ層２の性能がトランジスタの性能
を大きく左右する。
に流れる電流を、ゲート電極６に信号電圧を加えること
で制御し、信号の増幅を図る。この時、チャネル層３内
だけを電流が流れるのが理想であるが、実際には、チャ
ネル層３の下へも流れる。この漏れ電流は、トランジス
タの特性、特に利得や耐圧を低下させる。バッファ層２
はこの漏れ電流を抑止することが目的で設けられるもの
であり、このバッファ層２の性能がトランジスタの性能
を大きく左右する。
【０００５】バッファ層２に最もよく用いられるのは、
ＧａＡｓ系デバイスでは、ＧａＡｌＡｓ、またＩｎＰ系
デバイスではＩｎＡｌＡｓである。これらの材料はチャ
ネルとなるＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ等よりも大
きなバンドギャップエネルギーを持ち、そのため、チャ
ネル層３との間にエネルギー障壁ができる。この障壁を
利用して、チャネル層３からの漏れ電流を抑止する。勿
論、このバッファ層２は、導電性の小さなものでなけれ
ばならない。通常、材料中の不純物、特に浅いドナーや
アクセプターとなる不純物の濃度を極力小さくする。例
えば、１×１０16cm-3未満とする。
ＧａＡｓ系デバイスでは、ＧａＡｌＡｓ、またＩｎＰ系
デバイスではＩｎＡｌＡｓである。これらの材料はチャ
ネルとなるＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ等よりも大
きなバンドギャップエネルギーを持ち、そのため、チャ
ネル層３との間にエネルギー障壁ができる。この障壁を
利用して、チャネル層３からの漏れ電流を抑止する。勿
論、このバッファ層２は、導電性の小さなものでなけれ
ばならない。通常、材料中の不純物、特に浅いドナーや
アクセプターとなる不純物の濃度を極力小さくする。例
えば、１×１０16cm-3未満とする。
【０００６】
【発明が解決しようとする課題】しかしながら、ＡｌＧ
ａＡｓやＩｎＡｌＡｓを用いたヘテロ接合バッファ層
で、漏れ電流はかなり抑止されるものの、完全に漏れ電
流を無くすことはできない。高電界下で動作するＦＥＴ
においては、少なからぬキャリアがバッファ層に注入さ
れ、ｎ型キャリアであればドレイン電極へ流れていき、
これが漏れ電流となり、バッファ層中を流れてしまう。
極力これを抑えることがＦＥＴの性能向上につながる。
ａＡｓやＩｎＡｌＡｓを用いたヘテロ接合バッファ層
で、漏れ電流はかなり抑止されるものの、完全に漏れ電
流を無くすことはできない。高電界下で動作するＦＥＴ
においては、少なからぬキャリアがバッファ層に注入さ
れ、ｎ型キャリアであればドレイン電極へ流れていき、
これが漏れ電流となり、バッファ層中を流れてしまう。
極力これを抑えることがＦＥＴの性能向上につながる。
【０００７】バッファ層へのキャリアの注入を少なくす
るにはバンドギャップを大きくすればよく、そのために
はバッファ層におけるＡｌの混晶比を高くすることが有
効であるが、一方では、Ａｌ混晶比を０．３以上にする
と、結晶性が乱れ、その上に成長するチャネル層の結晶
が悪くなり、やはりＦＥＴ特性を悪化させてしまう。
るにはバンドギャップを大きくすればよく、そのために
はバッファ層におけるＡｌの混晶比を高くすることが有
効であるが、一方では、Ａｌ混晶比を０．３以上にする
と、結晶性が乱れ、その上に成長するチャネル層の結晶
が悪くなり、やはりＦＥＴ特性を悪化させてしまう。
【０００８】そこで、本発明の目的は、上記課題を解決
し、バッファ層に注入されたキャリアの移動度を小さく
し、バッファ層を流れる電流を小さくすることによっ
て、漏れ電流を抑止し、良好なトランジスタ性能を実現
することができる化合物半導体エピタキシャルウェハ及
び化合物半導体装置を提供することにある。
し、バッファ層に注入されたキャリアの移動度を小さく
し、バッファ層を流れる電流を小さくすることによっ
て、漏れ電流を抑止し、良好なトランジスタ性能を実現
することができる化合物半導体エピタキシャルウェハ及
び化合物半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の化合物半導体エピタキシャルウェハは、プ
レーナ（平面）型デバイスに用いられ、チャネル層の下
にバッファ層を有する化合物半導体エピタキシャルウェ
ハを前提とし、それぞれ次のように構成したものであ
る。
め、本発明の化合物半導体エピタキシャルウェハは、プ
レーナ（平面）型デバイスに用いられ、チャネル層の下
にバッファ層を有する化合物半導体エピタキシャルウェ
ハを前提とし、それぞれ次のように構成したものであ
る。
【００１０】（１）請求項１に記載の化合物半導体エピ
タキシャルウェハは、前記バッファ層が、濃度の接近し
た浅いドナー不純物（浅いドナーとなる不純物）と浅い
アクセプター不純物（浅いアクセプターとなる不純物）
をそれぞれ１×１０16cm-3以上の濃度で同時に含有する
化合物半導体層を持つものである。
タキシャルウェハは、前記バッファ層が、濃度の接近し
た浅いドナー不純物（浅いドナーとなる不純物）と浅い
アクセプター不純物（浅いアクセプターとなる不純物）
をそれぞれ１×１０16cm-3以上の濃度で同時に含有する
化合物半導体層を持つものである。
【００１１】ここで、バッファ層が化合物半導体層を
「持つ」という表現は、バッファ層が単層の化合物半導
体層から成る形態と、バッファ層を構成する複数の層の
１つとして化合物半導体層を持つ形態の両者を含む概念
である。他の請求項における「持つ」の解釈も同じであ
る。
「持つ」という表現は、バッファ層が単層の化合物半導
体層から成る形態と、バッファ層を構成する複数の層の
１つとして化合物半導体層を持つ形態の両者を含む概念
である。他の請求項における「持つ」の解釈も同じであ
る。
【００１２】本発明の要点は、バッファ層中に濃度の近
接した浅いアクセプター不純物およびドナー不純物を、
それぞれ１×１０16cm-3以上添加するすることによっ
て、バッファ層中に注入されたキャリアの移動度を小さ
くすることにある。
接した浅いアクセプター不純物およびドナー不純物を、
それぞれ１×１０16cm-3以上添加するすることによっ
て、バッファ層中に注入されたキャリアの移動度を小さ
くすることにある。
【００１３】浅い不純物の濃度が近接している場合、浅
い不純物は互いに補償関係にあり、ほぼ全てがイオン化
している。これらは、注入されたキャリアのイオン性散
乱源となり、バッファ層中のキャリアの移動度を低下さ
せる。その低下能力は不純物の濃度が高いほど高く、漏
れ電流を小さくすることができる。このバッファ層中に
注入されたキャリアの移動度を低下させる作用効果は、
不純物の濃度が１×１０16cm-3以上で顕在化する。
い不純物は互いに補償関係にあり、ほぼ全てがイオン化
している。これらは、注入されたキャリアのイオン性散
乱源となり、バッファ層中のキャリアの移動度を低下さ
せる。その低下能力は不純物の濃度が高いほど高く、漏
れ電流を小さくすることができる。このバッファ層中に
注入されたキャリアの移動度を低下させる作用効果は、
不純物の濃度が１×１０16cm-3以上で顕在化する。
【００１４】この請求項１の発明においては、ＧａＡｌ
Ａｓ、ＩｎＡｌＡｓ等のＡｌを構成元素として含む半導
体層の他、ＧａＡｓ、ＩｎＰ、ＩｎＧａＰ等のようにＡ
ｌを構成元素として含まない半導体層であっても、バッ
ファ層として使用することができる。
Ａｓ、ＩｎＡｌＡｓ等のＡｌを構成元素として含む半導
体層の他、ＧａＡｓ、ＩｎＰ、ＩｎＧａＰ等のようにＡ
ｌを構成元素として含まない半導体層であっても、バッ
ファ層として使用することができる。
【００１５】（２）請求項２に記載の化合物半導体エピ
タキシャルウェハは、前記バッファ層が、濃度の接近し
た浅いドナー不純物と浅いアクセプター不純物をそれぞ
れ１×１０16cm-3以上の濃度で同時に含有しかつＡｌ混
晶比が０．２以上であるＡｌを含む化合物半導体層を持
つものである。バッファ層が、Ａｌを含む化合物半導体
層を持つものであること、及び、そのＡｌ混晶比が０．
２以上である点で請求項１と相違する。
タキシャルウェハは、前記バッファ層が、濃度の接近し
た浅いドナー不純物と浅いアクセプター不純物をそれぞ
れ１×１０16cm-3以上の濃度で同時に含有しかつＡｌ混
晶比が０．２以上であるＡｌを含む化合物半導体層を持
つものである。バッファ層が、Ａｌを含む化合物半導体
層を持つものであること、及び、そのＡｌ混晶比が０．
２以上である点で請求項１と相違する。
【００１６】請求項２の発明は、バッファ層が、ＧａＡ
ｌＡｓ、ＩｎＡｌＡｓ等のＡｌを構成元素として含む化
合物半導体層を持つものである場合に特に有効である。
その理由は、これらの材料については、ドナー不純物を
添加したときに、ＤＸセンターと呼ばれる深い準位が形
成されるため、材料の導電性を下げやすいからである。
また、アクセプターを添加した場合にも、やはり深い準
位となるＡＸセンターが存在する可能性も示唆されてい
る。
ｌＡｓ、ＩｎＡｌＡｓ等のＡｌを構成元素として含む化
合物半導体層を持つものである場合に特に有効である。
その理由は、これらの材料については、ドナー不純物を
添加したときに、ＤＸセンターと呼ばれる深い準位が形
成されるため、材料の導電性を下げやすいからである。
また、アクセプターを添加した場合にも、やはり深い準
位となるＡＸセンターが存在する可能性も示唆されてい
る。
【００１７】一般に、漏れ電流を小さくするにはバンド
ギャップを大きくすればよく、バンドギャップはＡｌ混
晶比を大きくすれば大きくなる。即ち、Ａｌ混晶比Ｘに
よりドナーイオン化エネルギーが変化し、その程度は、
Ｘが０．２を越えたあたりから活性化エネルギーが増大
し、Ｘ＝０．４近傍で通常よりも１０倍程度の０．２ｅ
Ｖに達する。従って、ＤＸセンターが顕在化するのは、
Ａｌ混晶比Ｘが０．２以上のときである。
ギャップを大きくすればよく、バンドギャップはＡｌ混
晶比を大きくすれば大きくなる。即ち、Ａｌ混晶比Ｘに
よりドナーイオン化エネルギーが変化し、その程度は、
Ｘが０．２を越えたあたりから活性化エネルギーが増大
し、Ｘ＝０．４近傍で通常よりも１０倍程度の０．２ｅ
Ｖに達する。従って、ＤＸセンターが顕在化するのは、
Ａｌ混晶比Ｘが０．２以上のときである。
【００１８】（３）請求項３に記載の化合物半導体エピ
タキシャルウェハは、前記バッファ層が、浅いドナー不
純物と浅いアクセプター不純物をそれぞれ１×１０16cm
-3以上の濃度で同時に含有しかつＡｌＡｓ混晶比が０．
２以上であるＡｌＧａＡｓ層を持つものである。バッフ
ァ層が具体的なＡｌＧａＡｓ層を持つものである点で、
請求項１及び２と相違する。
タキシャルウェハは、前記バッファ層が、浅いドナー不
純物と浅いアクセプター不純物をそれぞれ１×１０16cm
-3以上の濃度で同時に含有しかつＡｌＡｓ混晶比が０．
２以上であるＡｌＧａＡｓ層を持つものである。バッフ
ァ層が具体的なＡｌＧａＡｓ層を持つものである点で、
請求項１及び２と相違する。
【００１９】ＡｌＧａＡｓの場合、ＤＸセンターが顕在
化するのは、ＡｌＡｓ混晶比が０．２以上のときであ
る。この場合、浅いドナーの濃度［ＮD ］とアクセプタ
ーの濃度［ＮA ］とＤＸセンターの濃度［ＮDX］との間
に、次の関係があれば、結晶は高抵抗となる。
化するのは、ＡｌＡｓ混晶比が０．２以上のときであ
る。この場合、浅いドナーの濃度［ＮD ］とアクセプタ
ーの濃度［ＮA ］とＤＸセンターの濃度［ＮDX］との間
に、次の関係があれば、結晶は高抵抗となる。
【００２０】 ［ＮD ］−［ＮA ］＜［ＮDX］ … （１） また、ＡｌＧａＡｓ中には、酸素が混入する場合があ
り、これも深い準位となる。従って、酸素の混入をも考
慮に入れた場合、その濃度を［ＮO ］とすると、 ［ＮD ］−［ＮA ］＜［ＮDX］＋［ＮO ］ … （２） となるとき高抵抗の結晶となる。
り、これも深い準位となる。従って、酸素の混入をも考
慮に入れた場合、その濃度を［ＮO ］とすると、 ［ＮD ］−［ＮA ］＜［ＮDX］＋［ＮO ］ … （２） となるとき高抵抗の結晶となる。
【００２１】従って、請求項３記載の化合物半導体エピ
タキシャルウェハにおいては、前記浅いアクセプター不
純物の総濃度［ＮA ］と前記浅いドナー不純物の総濃度
［ＮD ］との差［ＮA ］−［ＮD ］の絶対値が、通常Ａ
ｌＧａＡｓ中に含まれる酸素の濃度を下回るようにする
のが好ましい（請求項４）。
タキシャルウェハにおいては、前記浅いアクセプター不
純物の総濃度［ＮA ］と前記浅いドナー不純物の総濃度
［ＮD ］との差［ＮA ］−［ＮD ］の絶対値が、通常Ａ
ｌＧａＡｓ中に含まれる酸素の濃度を下回るようにする
のが好ましい（請求項４）。
【００２２】同様に、請求項３記載の化合物半導体エピ
タキシャルウェハにおいては、前記浅いアクセプター不
純物の総濃度［ＮA ］と前記浅いドナー不純物の総濃度
［Ｎ D ］との差［ＮA ］−［ＮD ］の絶対値が、ＡｌＧ
ａＡｓ中の前記浅いドナー不純物が形成するＤＸセンタ
ーの濃度を下回るようにするのが好ましい（請求項
５）。
タキシャルウェハにおいては、前記浅いアクセプター不
純物の総濃度［ＮA ］と前記浅いドナー不純物の総濃度
［Ｎ D ］との差［ＮA ］−［ＮD ］の絶対値が、ＡｌＧ
ａＡｓ中の前記浅いドナー不純物が形成するＤＸセンタ
ーの濃度を下回るようにするのが好ましい（請求項
５）。
【００２３】なお、ドナーイオン化エネルギーはＡｌＡ
ｓ混晶比Ｘが０．２を越えたあたりから増大するので、
Ｘ＝０．２以上とするのが、漏れ電流自体を小さくする
上で好ましい。
ｓ混晶比Ｘが０．２を越えたあたりから増大するので、
Ｘ＝０．２以上とするのが、漏れ電流自体を小さくする
上で好ましい。
【００２４】（４）前記浅いドナー不純物としては、Ｓ
ｉ、Ｓｅ、Ｇｅ、Ｓｎ又はＴｅのいずれをも含むことが
でき（請求項６）、また、前記浅いアクセプター不純物
としては、Ｃ、Ｂｅ、Ｚｎ、Ｍｎ又はＭｇのいずれを含
むこともできる（請求項７）。
ｉ、Ｓｅ、Ｇｅ、Ｓｎ又はＴｅのいずれをも含むことが
でき（請求項６）、また、前記浅いアクセプター不純物
としては、Ｃ、Ｂｅ、Ｚｎ、Ｍｎ又はＭｇのいずれを含
むこともできる（請求項７）。
【００２５】（５）本発明の化合物半導体装置は、上記
請求項１、２、３、４、５、６又は７記載の化合物半導
体エピタキシャルウェハを用いて作成した化合物半導体
装置（プレーナ型デバイス）である（請求項８）。
請求項１、２、３、４、５、６又は７記載の化合物半導
体エピタキシャルウェハを用いて作成した化合物半導体
装置（プレーナ型デバイス）である（請求項８）。
【００２６】
【発明の実施の形態】以下、本発明の化合物半導体エピ
タキシャルウェハの実施の形態を説明する。
タキシャルウェハの実施の形態を説明する。
【００２７】図１はＧａＡｓパワーＭＥＳＦＥＴ用エピ
タキシャルウェハである。ＧａＡｓ基板１上に、バッフ
ァ層２としてＡｌx Ｇａ1-x Ａｓ層を形成し、その上に
チャネル層３としてｎ型ＧａＡｓ層を形成し、更にコン
タクト層４としてｎ型ＧａＡｓ層を形成してある。従っ
て、チャネル層３の下にバッファ層２を有する多層のエ
ピタキシャルウェハとなっている。
タキシャルウェハである。ＧａＡｓ基板１上に、バッフ
ァ層２としてＡｌx Ｇａ1-x Ａｓ層を形成し、その上に
チャネル層３としてｎ型ＧａＡｓ層を形成し、更にコン
タクト層４としてｎ型ＧａＡｓ層を形成してある。従っ
て、チャネル層３の下にバッファ層２を有する多層のエ
ピタキシャルウェハとなっている。
【００２８】バッファ層２は、Ａｌx Ｇａ1-x Ａｓ層が
少なくとも１層以上あればよい。したがって、アンドー
プのＧａＡｓ層とＡｌx Ｇａ1-x Ａｓ層とが交互に積層
された構造でもよい。なお、Ａｌx Ｇａ1-x ＡｓはＧａ
Ａｓと格子定数がほぼ等しく、ＧａＡｓよりバンドギャ
ップが大きいため、ＧａＡｓをバッファ層とするより
も、Ａｌx Ｇａ1-x Ａｓをバッファ層とする方が、基板
側に流れる漏れ電流を小さくする上で有効である。
少なくとも１層以上あればよい。したがって、アンドー
プのＧａＡｓ層とＡｌx Ｇａ1-x Ａｓ層とが交互に積層
された構造でもよい。なお、Ａｌx Ｇａ1-x ＡｓはＧａ
Ａｓと格子定数がほぼ等しく、ＧａＡｓよりバンドギャ
ップが大きいため、ＧａＡｓをバッファ層とするより
も、Ａｌx Ｇａ1-x Ａｓをバッファ層とする方が、基板
側に流れる漏れ電流を小さくする上で有効である。
【００２９】このバッファ層２を構成するＡｌx Ｇａ
1-x Ａｓ層は、浅いドナー不純物としてのＳｉと浅いア
クセプター不純物としてのＣとを、それぞれ１×１０16
cm-3以上の濃度で同時に含有する。また、このバッファ
層２を構成するＡｌx Ｇａ1-xＡｓ層は、そのＡｌ混晶
比Ｘが、０．２以上の範囲内にあり、また、これに含ま
れる酸素濃度は極めて低レベルである。
1-x Ａｓ層は、浅いドナー不純物としてのＳｉと浅いア
クセプター不純物としてのＣとを、それぞれ１×１０16
cm-3以上の濃度で同時に含有する。また、このバッファ
層２を構成するＡｌx Ｇａ1-xＡｓ層は、そのＡｌ混晶
比Ｘが、０．２以上の範囲内にあり、また、これに含ま
れる酸素濃度は極めて低レベルである。
【００３０】このバッファ層２を構成するＡｌx Gａ
1-x Ａｓ層は、浅いドナー不純物Ｓｉと浅いアクセプタ
ー不純物Ｃとを、１×１０16cm-3以上の濃度で同時に含
有するため、Ａｌx Ｇａ1-x Ａｓバッファ層２のＡｌ混
晶比を周波数特性を劣化させることなく０．３以上にす
ることができ、基板側に流れる漏れ電流を大幅に小さく
することができる。
1-x Ａｓ層は、浅いドナー不純物Ｓｉと浅いアクセプタ
ー不純物Ｃとを、１×１０16cm-3以上の濃度で同時に含
有するため、Ａｌx Ｇａ1-x Ａｓバッファ層２のＡｌ混
晶比を周波数特性を劣化させることなく０．３以上にす
ることができ、基板側に流れる漏れ電流を大幅に小さく
することができる。
【００３１】本発明の効果を確認するために、半絶縁性
ＧａＡｓ基板１を使用し、有機金属気相エピタキシャル
成長（ＭＯＶＰＥ）法により、図１に示すプレーナ型デ
バイス用のエピタキシャルウェハを製作した。
ＧａＡｓ基板１を使用し、有機金属気相エピタキシャル
成長（ＭＯＶＰＥ）法により、図１に示すプレーナ型デ
バイス用のエピタキシャルウェハを製作した。
【００３２】バッファ層２には、ＡｌＡｓ混晶比０．
３、厚さ３００nmのＡｌＧａＡｓを用いた。チャネル層
３には濃度３×１０17cm-3のｎ型ＧａＡｓを用いてい
る。
３、厚さ３００nmのＡｌＧａＡｓを用いた。チャネル層
３には濃度３×１０17cm-3のｎ型ＧａＡｓを用いてい
る。
【００３３】バッファ層２にはドナー不純物であるＳｉ
とアクセプター不純物であるＣとを同濃度で添加した。
添加した濃度は、図３にプロットｃ，ｄで示すように、
Ｓｉ及びＣとも、１×１０16cm-3（図３のｃ点）とした
ものと、１×１０17cm-3（図３のｄ点）としたもの、の
２種類のウェハを作製した。
とアクセプター不純物であるＣとを同濃度で添加した。
添加した濃度は、図３にプロットｃ，ｄで示すように、
Ｓｉ及びＣとも、１×１０16cm-3（図３のｃ点）とした
ものと、１×１０17cm-3（図３のｄ点）としたもの、の
２種類のウェハを作製した。
【００３４】一方、比較例として、同一条件の下で、Ｓ
ｉ及びＣの不純物を加えない無添加のもの、即ちＳｉ及
びＣの添加濃度が１×１０15cm-3以下で高抵抗となって
いる場合（図３のａ点）と、添加濃度が５×１０15cm-3
である場合（図３のｂ点）のウェハを作製した。
ｉ及びＣの不純物を加えない無添加のもの、即ちＳｉ及
びＣの添加濃度が１×１０15cm-3以下で高抵抗となって
いる場合（図３のａ点）と、添加濃度が５×１０15cm-3
である場合（図３のｂ点）のウェハを作製した。
【００３５】次に、これらの試料のウェハを用いて、エ
ッチングによりリセスを形成し、ソース電極５、ゲート
電極６、ドレイン電極７を着けて、リセス構造のＦＥＴ
（図２）を作製し、そのトランジスタ直流特性を測定
し、比較した。各トランジスタは、リセスエッチングに
よりしきい値電圧が２．５Ｖになるように調整した。ゲ
ート長は０．８μｍである。ソース・ゲート間、ドレイ
ン・ゲート間は１μｍである。
ッチングによりリセスを形成し、ソース電極５、ゲート
電極６、ドレイン電極７を着けて、リセス構造のＦＥＴ
（図２）を作製し、そのトランジスタ直流特性を測定
し、比較した。各トランジスタは、リセスエッチングに
よりしきい値電圧が２．５Ｖになるように調整した。ゲ
ート長は０．８μｍである。ソース・ゲート間、ドレイ
ン・ゲート間は１μｍである。
【００３６】図３に添加不純物濃度（cm-3）と、ゲート
耐圧（Ｖ）の関係を示す。ゲート耐圧は、ゲート電流Ｉ
ｇが、Ｉｇ＝１０μｍとなるゲート電圧で定義した。添
加濃度が比較例の５×１０15cm-3（図３のｂ点）では、
ゲート耐圧が１８Ｖで無添加のときのゲート耐圧（図３
のａ点）と変わらないが、添加不純物濃度が本実施例の
１×１０16cm-3以上の場合（図３のｃ点、ｄ点）にはゲ
ート耐圧が２０Ｖを超えた値となり、２Ｖ以上耐圧が高
くなっている。
耐圧（Ｖ）の関係を示す。ゲート耐圧は、ゲート電流Ｉ
ｇが、Ｉｇ＝１０μｍとなるゲート電圧で定義した。添
加濃度が比較例の５×１０15cm-3（図３のｂ点）では、
ゲート耐圧が１８Ｖで無添加のときのゲート耐圧（図３
のａ点）と変わらないが、添加不純物濃度が本実施例の
１×１０16cm-3以上の場合（図３のｃ点、ｄ点）にはゲ
ート耐圧が２０Ｖを超えた値となり、２Ｖ以上耐圧が高
くなっている。
【００３７】図４は、添加不純物濃度（cm-3）と、ＦＥ
Ｔの相互コンダクタンスｇｍ（mS／mm）と、ドレインコ
ンダクタンスｇｄ（mS／mm）との関係を示す。それぞ
れ、ドレイン電圧が３Ｖで、ドレイン電流が５０mA／mm
となるときの値を示している。やはり添加不純物濃度が
１×１０16cm-3より高くなると、相互コンダクタンスｇ
ｍが高くなり、ドレインコンダクタンスｇｄが小さくな
っている。
Ｔの相互コンダクタンスｇｍ（mS／mm）と、ドレインコ
ンダクタンスｇｄ（mS／mm）との関係を示す。それぞ
れ、ドレイン電圧が３Ｖで、ドレイン電流が５０mA／mm
となるときの値を示している。やはり添加不純物濃度が
１×１０16cm-3より高くなると、相互コンダクタンスｇ
ｍが高くなり、ドレインコンダクタンスｇｄが小さくな
っている。
【００３８】要するに、浅いドナー不純物Ｓｉと浅いア
クセプター不純物Ｃをそれぞれ１×１０16cm-3以上の濃
度で同時に含有させかつＡｌ混晶比が０．２以上である
ＡｌＧａＡｓ層をバッファ層２に持たせるという、上記
技術を使用することにより、電界効果トランジスタの耐
圧を高くすることができる。本実施例では、２Ｖ以上高
くできる。また、ＦＥＴの利得および飽和特性（相互コ
ンダクタンス、ドレインコンダクタンス）も向上する。
クセプター不純物Ｃをそれぞれ１×１０16cm-3以上の濃
度で同時に含有させかつＡｌ混晶比が０．２以上である
ＡｌＧａＡｓ層をバッファ層２に持たせるという、上記
技術を使用することにより、電界効果トランジスタの耐
圧を高くすることができる。本実施例では、２Ｖ以上高
くできる。また、ＦＥＴの利得および飽和特性（相互コ
ンダクタンス、ドレインコンダクタンス）も向上する。
【００３９】上記実施例では、リセス構造のＦＥＴにつ
いて述べたが、いわゆるプレーナ型の化合物半導体ＦＥ
Ｔ、即ちＬＤＤ（Lightly Dopaed Drain）構造や、ＢＰ
ＬＤＤ（Buried p-layer LDD）構造のものについても適
用できるほか、チャネル層の下にバッファ層を有する一
般的なプレーナ型デバイスに広く適用することができ
る。
いて述べたが、いわゆるプレーナ型の化合物半導体ＦＥ
Ｔ、即ちＬＤＤ（Lightly Dopaed Drain）構造や、ＢＰ
ＬＤＤ（Buried p-layer LDD）構造のものについても適
用できるほか、チャネル層の下にバッファ層を有する一
般的なプレーナ型デバイスに広く適用することができ
る。
【００４０】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００４１】（１）請求項１〜７に記載の化合物半導体
エピタキシャルウェハによれば、バッファ層が、濃度の
接近した浅いドナー不純物と浅いアクセプター不純物を
それぞれ１×１０16cm-3以上の濃度で同時に含有するの
で、これらが、バッファ層に注入されたキャリアのイオ
ン性散乱源として作用し、キャリアの移動度を低下させ
る。このキャリアの移動度を低下させる作用効果は、不
純物の濃度が１×１０16cm-3以上で顕在化する。バッフ
ァ層中のキャリアの移動度が小さくなるため、トランジ
スタの耐圧を高くすることができ、また、利得および飽
和特性（相互コンダクタンス、ドレインコンダクタン
ス）も向上する。
エピタキシャルウェハによれば、バッファ層が、濃度の
接近した浅いドナー不純物と浅いアクセプター不純物を
それぞれ１×１０16cm-3以上の濃度で同時に含有するの
で、これらが、バッファ層に注入されたキャリアのイオ
ン性散乱源として作用し、キャリアの移動度を低下させ
る。このキャリアの移動度を低下させる作用効果は、不
純物の濃度が１×１０16cm-3以上で顕在化する。バッフ
ァ層中のキャリアの移動度が小さくなるため、トランジ
スタの耐圧を高くすることができ、また、利得および飽
和特性（相互コンダクタンス、ドレインコンダクタン
ス）も向上する。
【００４２】（２）請求項２に記載の化合物半導体エピ
タキシャルウェハによれば、バッファ層が、ＧａＡｌＡ
ｓ、ＩｎＡｌＡｓ等のＡｌを含む化合物半導体層である
場合を取り扱っているので、ドナー不純物を添加したと
きに、ＤＸセンターと呼ばれる深い準位が形成され、材
料の導電性を容易に下げることができる。また、バッフ
ァ層のＡｌ混晶比が、ＤＸセンターが顕在化する０．２
以上であるので、バンドギャップが大きくなり、漏れ電
流それ自体も小さくなる。
タキシャルウェハによれば、バッファ層が、ＧａＡｌＡ
ｓ、ＩｎＡｌＡｓ等のＡｌを含む化合物半導体層である
場合を取り扱っているので、ドナー不純物を添加したと
きに、ＤＸセンターと呼ばれる深い準位が形成され、材
料の導電性を容易に下げることができる。また、バッフ
ァ層のＡｌ混晶比が、ＤＸセンターが顕在化する０．２
以上であるので、バンドギャップが大きくなり、漏れ電
流それ自体も小さくなる。
【００４３】（３）請求項３に記載の化合物半導体エピ
タキシャルウェハは、バッファ層がＡｌＧａＡｓ層から
成るので、バッファ層がＧａＡｓから成る場合に較べ漏
れ電流が小さくなる。
タキシャルウェハは、バッファ層がＡｌＧａＡｓ層から
成るので、バッファ層がＧａＡｓから成る場合に較べ漏
れ電流が小さくなる。
【００４４】（４）請求項４に記載の化合物半導体エピ
タキシャルウェハは、浅いアクセプター不純物の総濃度
［ＮA ］と浅いドナー不純物の総濃度［ＮD ］との差
［ＮA］−［ＮD ］の絶対値が、通常ＡｌＧａＡｓ中に
含まれる酸素の濃度を下回るようにしているので、バッ
ファ層の更に高抵抗化を図ることができる。
タキシャルウェハは、浅いアクセプター不純物の総濃度
［ＮA ］と浅いドナー不純物の総濃度［ＮD ］との差
［ＮA］−［ＮD ］の絶対値が、通常ＡｌＧａＡｓ中に
含まれる酸素の濃度を下回るようにしているので、バッ
ファ層の更に高抵抗化を図ることができる。
【００４５】（５）同様に、請求項５に記載の化合物半
導体エピタキシャルウェハは、浅いアクセプター不純物
の総濃度［ＮA ］と浅いドナー不純物の総濃度［ＮD ］
との差［ＮA ］−［ＮD ］の絶対値が、ＡｌＧａＡｓ中
の前記浅いドナー不純物が形成するＤＸセンターの濃度
を下回るようにしているので、バッファ層の更に高抵抗
化を図ることができる。
導体エピタキシャルウェハは、浅いアクセプター不純物
の総濃度［ＮA ］と浅いドナー不純物の総濃度［ＮD ］
との差［ＮA ］−［ＮD ］の絶対値が、ＡｌＧａＡｓ中
の前記浅いドナー不純物が形成するＤＸセンターの濃度
を下回るようにしているので、バッファ層の更に高抵抗
化を図ることができる。
【００４６】（６）請求項８によれば、化合物半導体エ
ピタキシャルウェハを用いて高耐圧、高利得の化合物半
導体装置（プレーナ型デバイス）を得ることができる。
ピタキシャルウェハを用いて高耐圧、高利得の化合物半
導体装置（プレーナ型デバイス）を得ることができる。
【図１】本発明の化合物半導エピタキシャルウェハを示
す断面図である。
す断面図である。
【図２】本発明の化合物半導エピタキシャルウェハを用
いた電界効果トランジスタの実施例を示す図である。
いた電界効果トランジスタの実施例を示す図である。
【図３】バッファ層の添加不純物濃度とゲート耐圧の関
係を示すグラフである。
係を示すグラフである。
【図４】添加不純物濃度と相互コンダクタンス（ｇｍ）
およびドレインコンダクタンス（ｇｄ）との関係を示す
グラフである。
およびドレインコンダクタンス（ｇｄ）との関係を示す
グラフである。
【図５】従来のエピタキシャルウェハを用いた電界効果
トランジスタを示す断面図である。
トランジスタを示す断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ＡｌＧａＡｓバッファ層 ３ ｎ型ＧａＡｓチャネル層 ４ ｎ型ＧａＡｓコンタクト層 ５ ソース電極 ６ ゲート電流 ７ ドレイン電極
Claims (8)
- 【請求項１】プレーナ型デバイスに用いられ、チャネル
層の下にバッファ層を有する化合物半導体エピタキシャ
ルウェハにおいて、前記バッファ層が、濃度の接近した
浅いドナー不純物と浅いアクセプター不純物をそれぞれ
１×１０16cm-3以上の濃度で同時に含有する化合物半導
体層を持つことを特徴とする化合物半導体エピタキシャ
ルウェハ。 - 【請求項２】プレーナ型デバイスに用いられ、チャネル
層の下にバッファ層を有する化合物半導体エピタキシャ
ルウェハにおいて、前記バッファ層が、濃度の接近した
浅いドナー不純物と浅いアクセプター不純物をそれぞれ
１×１０16cm-3以上の濃度で同時に含有し、かつＡｌ混
晶比が０．２以上であるＡｌを含む化合物半導体層を持
つことを特徴とする化合物半導体エピタキシャルウェ
ハ。 - 【請求項３】プレーナ型デバイスに用いられ、チャネル
層の下にバッファ層を有する化合物半導体エピタキシャ
ルウェハにおいて、前記バッファ層が、浅いドナー不純
物と浅いアクセプター不純物をそれぞれ１×１０16cm-3
以上の濃度で同時に含有し、かつＡｌＡｓ混晶比が０．
２以上であるＡｌＧａＡｓ層を持つことを特徴とする化
合物半導体エピタキシャルウェハ。 - 【請求項４】前記浅いアクセプター不純物の総濃度［Ｎ
A ］と前記浅いドナー不純物の総濃度［ＮD ］との差
［ＮA ］−［ＮD ］の絶対値が、通常ＡｌＧａＡｓ中に
含まれる酸素の濃度を下回るようにしたことを特徴とす
る請求項３記載の化合物半導体エピタキシャルウェハ。 - 【請求項５】前記浅いアクセプター不純物の総濃度［Ｎ
A ］と前記浅いドナー不純物の総濃度［ＮD ］との差
［ＮA ］−［ＮD ］の絶対値が、ＡｌＧａＡｓ中の前記
浅いドナー不純物が形成するＤＸセンターの濃度を下回
るようにしたことを特徴とする請求項４記載の化合物半
導体エピタキシャルウェハ。 - 【請求項６】前記浅いドナー不純物として、Ｓｉ、Ｓ
ｅ、Ｇｅ、Ｓｎ又はＴｅのいずれかを含むことを特徴と
する請求項１、２、３、４又は５記載の化合物半導体エ
ピタキシャルウェハ。 - 【請求項７】前記浅いアクセプター不純物として、Ｃ、
Ｂｅ、Ｚｎ、Ｍｎ又はＭｇのいずれかを含むことを特徴
とする請求項１、２、３、４又は５記載の化合物半導体
エピタキシャルウェハ。 - 【請求項８】上記請求項１、２、３、４、５、６又は７
記載の化合物半導体エピタキシャルウェハを用いて作成
した化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401298A JP3414262B2 (ja) | 1998-06-03 | 1998-06-03 | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401298A JP3414262B2 (ja) | 1998-06-03 | 1998-06-03 | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345812A true JPH11345812A (ja) | 1999-12-14 |
| JP3414262B2 JP3414262B2 (ja) | 2003-06-09 |
Family
ID=15574987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15401298A Expired - Fee Related JP3414262B2 (ja) | 1998-06-03 | 1998-06-03 | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414262B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199568A (ja) * | 2009-01-28 | 2010-09-09 | Sumitomo Chemical Co Ltd | 半導体基板の製造方法および半導体基板 |
| WO2010119666A1 (ja) * | 2009-04-15 | 2010-10-21 | 住友化学株式会社 | 半導体基板の電気的特性の測定方法 |
| US8709904B2 (en) | 2008-11-28 | 2014-04-29 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
| US8823141B2 (en) | 2009-03-11 | 2014-09-02 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
-
1998
- 1998-06-03 JP JP15401298A patent/JP3414262B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8709904B2 (en) | 2008-11-28 | 2014-04-29 | Sumitomo Chemical Company, Limited | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus |
| JP2010199568A (ja) * | 2009-01-28 | 2010-09-09 | Sumitomo Chemical Co Ltd | 半導体基板の製造方法および半導体基板 |
| US8507950B2 (en) | 2009-01-28 | 2013-08-13 | Sumitomo Chemical Company, Limited | Method of producing semiconductor wafer and semiconductor wafer |
| US8823141B2 (en) | 2009-03-11 | 2014-09-02 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
| WO2010119666A1 (ja) * | 2009-04-15 | 2010-10-21 | 住友化学株式会社 | 半導体基板の電気的特性の測定方法 |
| US8610450B2 (en) | 2009-04-15 | 2013-12-17 | Sumitomo Chemical Company, Limited | Method of measuring electrical characteristics of semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3414262B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827320A (en) | Semiconductor device with strained InGaAs layer | |
| US20070194295A1 (en) | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region | |
| JP2001217257A (ja) | 半導体装置およびその製造方法 | |
| JP2636840B2 (ja) | 半導体デバイス | |
| US4866491A (en) | Heterojunction field effect transistor having gate threshold voltage capability | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JPH0828327B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| JPH09246527A (ja) | 半導体装置 | |
| JP3069106B2 (ja) | 半導体装置 | |
| JPH06188272A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JP2000349278A (ja) | Ｉｉｉ−ｖ族化合物半導体結晶 | |
| KR900007049B1 (ko) | 전계효과트랜지스터 | |
| JPH0243765A (ja) | 化合物半導体装置の製造方法 | |
| JP2541280B2 (ja) | 半導体装置 | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6068661A (ja) | 半導体装置 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP4752163B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR950001167B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| JP2003068770A (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JP2800775B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |