JP3963043B2 - 電界効果型トランジスタ用エピタキシャルウェハの製造方法 - Google Patents
電界効果型トランジスタ用エピタキシャルウェハの製造方法 Download PDFInfo
- Publication number
- JP3963043B2 JP3963043B2 JP15401598A JP15401598A JP3963043B2 JP 3963043 B2 JP3963043 B2 JP 3963043B2 JP 15401598 A JP15401598 A JP 15401598A JP 15401598 A JP15401598 A JP 15401598A JP 3963043 B2 JP3963043 B2 JP 3963043B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- epitaxial
- gaas
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、電界効果型トランジスタ用エピタキシャルウェハおよびその製造方法に関するものである。
【0002】
【従来の技術】
化合物半導体ショットキー電界効果トランジスタ(MESFET)は、半絶縁性GaAs基板上に、有機金属気相エピタキシャル成長(MOVPE)法により作成される。
【0003】
まず、成長基板として、鏡面に仕上げられた半絶縁性GaAs基板(鏡面ウェハ)を用意し、そのウェハ表面に硫酸系エッチャントやアンモニア系エッチャントにより1〜2μmエッチングを施し、基板表面の不純物を除去する。この半絶縁性GaAs基板1上に、MOVPE法を用いて、例えば図4に示すように、バッファ層2として高抵抗のアンドープGaAsもしくはアンドープGaAsとアンドープAlGaAsの多層構造のエピタキシャル結晶を500〜1000nm成長させ、次いで、能動層3としてn型GaAs(キャリア濃度1〜5×1017cm-3)を100〜500nm成長させ、更にオーミックコンタクト層4としてn+ 型GaAs(キャリア濃度1〜3×1018cm-3)を20〜100nm成長させる。
【0004】
【発明が解決しようとする課題】
しかしながら、問題点は、従来技術で述べたエピタキシャル結晶成長方法で作成されたエピタキシャルウェハの場合、半絶縁性GaAs基板1とその上に形成されるエピタキシャル層6との界面、正確にはバッファ層2との界面に、低抵抗の導電層が存在することである。このような低抵抗層が形成される原因は、半絶縁性GaAs基板1の表面にもともとSiが付着しており、このSiがエピタキシャル結晶の成長中に結晶内に取り込まれ、n型キャリアとなってしまうためである。
【0005】
上記のような低抵抗層の存在するエピタキシャルウェハを用いて電界効果トランジスタを作成すると、エピタキシャル層と成長基板(鏡面ウェハ)との界面に存在する導電層を通じて、ソース電極とドレイン電極間にリーク電流が流れ、トランジスタの電気特性を悪化させる。この成長基板表面のSiを除去するため、エピタキシャル結晶成長前に通常は成長基板のエッチング洗浄を行うが、完全にSiを除去することはできない。
【0006】
そこで、本発明の目的は、上記課題を解決し、ソース電極−ドレイン電極間のリーク電流を低滅した電界効果トランジスタ用エピタキシャルウェハおよびその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明の製造方法は、半絶縁性GaAs基板上に有機金属気相成長法(MOVPE法)を用いて多層のエピタキシャル層を成長させる電界効果型トランジスタ用エピタキシャルウェハの製造方法であって、半絶縁性GaAs基板上に前記多層のエピタキシャル層を成長させるに先立ち、その最初の層と同じ成長条件に合わせて、半絶縁性GaAs基板上に有機金属気相成長法(MOVPE法)を用いてGaAsの単層又はGaAsとAl x Ga 1−x As(0<x<1)の多層構造から成る絶縁性エピタキシャル層を成長させる製造方法において、前記絶縁性エピタキシャル層は、有機金属気相成長法によりGaAs層又はAl x Ga 1−x As層を成長する際に水(水分)を添加することにより作成するものである(請求項1)。また、絶縁性エピタキシャル層の一部にAl x Ga 1−x As層を取り扱う場合は、前記絶縁性エピタキシャル層は、水分を添加しながらAl x Ga 1−x As層を成長することにより作成すると共に、そのAl x Ga 1−x As層のアルミニウムの組成をジシラン(Si 2 H 6 )のドーピング量で制御して成長するものである(請求項2)。
【0012】
本発明の製造方法(請求項1〜2)は、電界効果型トランジスタのバッファ層、能動層、オーミックコンタクト層といった多層のエピタキシャル層を成長させる場合と同じMOVPE法を用いて、かつ最初の層例えばバッファ層と同じ成長条件に合わせて、絶縁性エピタキシャル層を成長させるものであるので、両者のエピタキシャル層の成長を連続的に行うことが可能である。電界効果型トランジスタの多層のエピタキシャル層を成長させるに先立って、絶縁性エピタキシャル層を成長させることの効果は、ソース電極とドレイン電極間の抵抗値が高くなるため、成長基板とエピタキシャル層間に低抵抗層が存在していても、電界効果型トランジスタにおけるソース電極とドレイン電極間にリーク電流が生じなくなる点にある。
【0013】
本発明の製造方法のうち、特に請求項1のものは、GaAs又はAlxGa1−xAs層の成長の際に水(水分)を添加することにより絶縁性エピタキシャル層を作成する方法であるため、副原料の水素との爆発の危険性なしに、酸素をGaAs又はAlGaAs半導体中に取り込ませ、これによりGaAsとAlGaAs半導体中のキャリア濃度を低下させて絶縁層とすることができる。
【0014】
また、請求項2の製造方法は、水(水分)を添加しながらAlxGa1−xAs層を成長することにより爆発の危険なしに前記絶縁性エピタキシャル層を作成する上記手法を採る一方で、そのAlxGa1−xAs層のアルミニウム組成(Al混晶比:x)をジシラン(Si2H6)のドーピング量で制御する手法を採用しているので、高組成AlGaAs層の成長条件のまま、即ちAlGaAsの原料供給量を一定としたまま、ジシランのドーピング量を制御して、所望のAl組成にて絶縁性AlGaAs層を得ることができる。この発明により、多層構造絶縁性エピタキシャル層の成長の際は、一つのAlGaAs層の成長条件で成長できることから、原料の供給量の変更やその変更に伴うインターバルの時間が大幅に短縮され、スループットが向上する。
【0015】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【0016】
本発明の電界効果型トランジスタ用エピタキシャルウェハは、図1に示すように、半絶縁性GaAs基板1とその上に形成されるFET構造のエピタキシャル層6との間に、絶縁性エピタキシャル層5を挟んだ構成を有する。通常のFET構造をなすエピタキシャル層6は、アンドープGaAsバッファ層2、Siドープn型GaAs能動層3、そしてSiドープn+型GaAsオーミックコンタクト層4を順次積層したものから構成される。絶縁性エピタキシャル層5はIII −V族化合物半導体により形成されており、ここではアンドープGaAsの単層から成る。
【0017】
絶縁性エピタキシャル層5は、MOVPE法を用いて、次の成長方法で作成する。従来技術で示したとおり、半絶縁性GaAs基板1上には、バッファ層2として、高抵抗のアンドープGaAsもしくはアンドープGaAsとアンドープAlGaAsの多層構造のエピタキシャル結晶を500〜1000nm成長させる。このバッファ層2の構成層のうち基板1上に最初に成長するバッファ層2の層(アンドープGaAs)と同じ成長条件に合わせて、絶縁性エピタキシャル層5のGaAs層を成長させる。
【0018】
図2は、上記した絶縁性エピタキシャル層5を、アンドープGaAs層5aとアンドープAlx Ga1-xAs(0<x<1)層5bとで構成した例である。この絶縁性エピタキシャル層5も、成長基板1上に最初に成長されるバッファ層2の層(アンドープGaAs)と同じ成長条件に合わせて成長させる。
【0019】
このアンドープGaAs層5aとアンドープAlx Ga1-xAs層5bの多層構造から成る絶縁性エピタキシャル層5を成長する場合、特にアンドープAlx Ga1-xAs層5bのアルミニウム組成(Al混晶比:x)の変化を必要とする成長を行わせる際には、AlGaAsの原料供給量は一定としたまま、ジシランをドーピングすることにより、アルミニウム組成を制御する。
【0020】
このジシランによるAlGaAsの組成制御の具体例を図3により説明する。
【0021】
図3は、アンドープAlx Ga1-xAs層5bを成長させる場合に、ジシランのドーピング量を変えるとアルミニウム(Al)組成が変化する関係を示している。この図3の縦軸はアルミニウム組成(%)、また横軸はジシランのドーピング量(×10-5mole/min )であり、曲線A〜Eはジシランが無添加のときのアルミニウム組成が10%、20%、30%、40%、50%である場合を示す。
【0022】
これらの曲線A〜Eの全てについて、それぞれ、アンドープAlGaAsにジシランをドーピングして行くと、そのドーピング量に応じてアンドープAlx Ga1-xAs層5bのアルミニウム組成が低下して行くという関係があることが分かる。例えば、曲線Bはアンドープの状態でアルミニウム組成が20%(Al混晶比x=0.2)のものであるが、ジシランのドーピング量を10×10-5mole/min にするとAl組成が15%(x=0.15)に低下し、50×10-5mole/min にするとAl組成が10%(x=0.10)に低下する。
【0023】
そこで、この関係を利用して、アンドープAlx Ga1-xAs層5bを成長する場合、特にアルミニウム組成の変化を必要とする成長の際は、AlGaAsの原料供給量を一定としたまま、ジシランをドーピングすることにより、アンドープAlx Ga1-xAs層5bのアルミニウム組成を制御する。
【0024】
このようにすることにより、多層構造の絶縁性エピタキシャル層5の成長の際は、一つのAlGaAs層の成長条件で成長できることから、原料の供給量の変更やその変更に伴うインターバルの時間が大幅に短縮され、スループットが向上する。
【0025】
なお、Alx Ga1-xAs層5bの成長プロセスにおいては、化合物半導体結晶中のAlの強い反応性のために水分の酸素のみが結晶中に取り込まれる。しかし、Alx Ga1-xAs層5b中のAl組成の好ましい値としては、Al混晶比xが小さいと酸素の取り込み率が小さいので抵抗率を上げ難く、またxが大きいと結晶が酸化されやすく不安定であることから0.1≦x≦0.8の範囲とするのが妥当である。
【0026】
(実施例1)
半絶縁性GaAs基板1として、[011]方向に2°傾斜した(100)面を有する半絶縁性GaAs鏡面ウェハを用意した。この2°off(100)半絶縁性GaAs鏡面ウェハ表面にMOVPE法を用いて、まず水(水分)である水蒸気を微量添加しながらアンドープGaAsを成長し、キャリア濃度の低い高抵抗のGaAsから成る絶縁性エピタキシャル層5を作成した。その後、さらにその上に、ごく簡単なFET構造のエピタキシャル層6として、アンドープGaAsバッファ層2を500nm、Siドープn型GaAs(キャリア濃度1.7×1017cm-3)能動層3を200nm、そしてSiドープn+型GaAs(キャリア濃度3×1018cm-3)オーミックコンタクト層4を50nmの厚さで、順次成長し積層して電界効果型トランジスタ用エピタキシャルウェハ(図1)を得た。
【0027】
次に、得られた電界効果型トランジスタ用エピタキシャルウェハのエピタキシャル層6の表面に、ソース電極、ゲート電極、ドレイン電極を付けた。このFETについて、ゲート電極にピンチオフ電圧を印加し、このときのソース−ドレイン間のリーク電流を調べた。比較試料として、絶縁性エピタキシャル層5を挿入しない従来型のFETのリーク電流と表面状態も調べた。その結果、絶縁性エピタキシャル層5を挿入したFETのリーク電流は、15〜16μAと従来型のFETの200μAに比較して非常に小さく、良好な電気特性が得られた。
【0028】
(実施例2)
アンドープGaAs層5aとアンドープAlGaAs層5bとから成る絶縁性エピタキシャル層5を持つ図2の電界効果型トランジスタ用エピタキシャルウェハを作成した。
【0029】
まずアンドープGaAs層5aを、上記実施例1と同じ条件で成長した。このアンドープGaAs層5aに続いて、アンドープAlGaAs層5bを成長した。このアンドープAlGaAs層5bは、バッファ層2の構成層のうち基板1上に最初に成長するバッファ層2の層(アンドープGaAs)と同じ成長条件に合わせて成長させた。また、Alx Ga1-xAs層5bの成長の際に水(水分)である水蒸気を添加しながら作成し、そのAlGaAsの原料供給量は一定のまま、AlGaAsのAl組成をジシランのドーピング量により制御し、Al混晶比がx=0.3〜0.25であるアンドープAlx Ga1-xAs層5bを成長した。
【0030】
得られた電界効果型トランジスタ用エピタキシャルウェハのエピタキシャル層6の表面に、ソース電極、ゲート電極、ドレイン電極を付けたFETについて、ゲート電極にピンチオフ電圧を印加し、このときのソース−ドレイン間のリーク電流を調べた。その結果、絶縁性エピタキシャル層5を挿入したFETのリーク電流は、15〜16μAと従来型のFETの200μAに比較して非常に小さく、良好な電気特性が得られた。
【0031】
(変形例)
上記絶縁性エピタキシャル層5はそのままバッファ層の一部として用いる事も可能である。
【0032】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【0036】
請求項1〜2に記載の製造方法によれば、電界効果型トランジスタの多層のエピタキシャル層を成長させる場合と同じMOVPE法を用いて、かつその最初の層と同じ成長条件に合わせて、絶縁性エピタキシャル層を成長させるので、両者のエピタキシャル層の成長を連続的に行うことが可能である。また、電界効果型トランジスタの多層のエピタキシャル層を成長させるに先立って、絶縁性エピタキシャル層を成長させるため、ソース電極とドレイン電極間の抵抗値が高くなることから成長基板とエピタキシャル層間に低抵抗層が存在していても、電界効果型トランジスタにおけるソース電極とドレイン電極間にリーク電流が生じない。
【0037】
請求項1の製造方法によれば、GaAs又はAlxGa1−xAs層の成長の際に水分を添加することにより絶縁性エピタキシャル層を作成するため、副原料の水素との爆発の危険性なしに、酸素をGaAs又はAlGaAs半導体中に取り込ませ、これによりGaAs又はAlGaAs半導体中のキャリア濃度を低下させて絶縁層とすることができる。
【0038】
請求項2の製造方法によれば、水分を添加しながらAlxGa1−xAs層を成長することにより爆発の危険なしに前記絶縁性エピタキシャル層を作成する一方で、そのAlxGa1−xAs層のアルミニウム組成をジシランのドーピング量で制御しているので、高組成AlGaAs層の成長条件のまま、即ちAlGaAsの原料供給量を一定としたまま、ジシランのドーピング量を制御して、所望のAl組成の絶縁性AlxGa1−xAs層を得ることができる。従って、多層構造絶縁性エピタキシャル層の成長の際、一つのAlGaAs層の成長条件で成長できることから、原料の供給量の変更やその変更に伴うインターバルの時間が大幅に短縮され、スループットが向上する。
【図面の簡単な説明】
【図1】本発明の実施形態に係るFET用エピタキシャルウェハの構造を示す断面図である。
【図2】本発明の他の実施形態に係るFET用エピタキシャルウェハの構造を示す断面図である。
【図3】アンドープAlGaAsにおけるジシランのドーピング量とAl組成の関係を示した図である。
【図4】従来のFET用エピタキシャルウェハの構造を示す断面図である。
【符号の説明】
1 半絶縁性GaAs基板
2 バッファ層
3 能動層
4 オーミックコンタクト層
5 絶縁性エピタキシャル層
5a アンドープGaAs層
5b アンドープAlGaAs層
6 エピタキシャル層
Claims (2)
- 半絶縁性GaAs基板上に有機金属気相成長法を用いて多層のエピタキシャル層を成長させる電界効果型トランジスタ用エピタキシャルウェハの製造方法であって、半絶縁性GaAs基板上に前記多層のエピタキシャル層を成長させるに先立ち、その最初の層と同じ成長条件に合わせて、半絶縁性GaAs基板上に有機金属気相成長法を用いてGaAsの単層又はGaAsとAl x Ga 1−x As(0<x<1)の多層構造から成る絶縁性エピタキシャル層を成長させる電界効果型トランジスタ用エピタキシャルウェハの製造方法において、前記絶縁性エピタキシャル層は、有機金属気相成長法により、GaAs層又はAlxGa1−xAs層を成長する際に水分を添加することにより作成することを特徴とする電界効果型トランジスタ用エピタキシャルウェハの製造方法。
- 半絶縁性GaAs基板上に有機金属気相成長法を用いて多層のエピタキシャル層を成長させる電界効果型トランジスタ用エピタキシャルウェハの製造方法であって、半絶縁性GaAs基板上に前記多層のエピタキシャル層を成長させるに先立ち、その最初の層と同じ成長条件に合わせて、半絶縁性GaAs基板上に有機金属気相成長法を用いてGaAsの単層又はGaAsとAl x Ga 1−x As(0<x<1)の多層構造から成る絶縁性エピタキシャル層を成長させる電界効果型トランジスタ用エピタキシャルウェハの製造方法において、前記絶縁性エピタキシャル層は、水分を添加しながらAlxGa1−xAs層を成長することにより作成すると共に、そのAlxGa1−xAs層のアルミニウムの組成をジシランのドーピング量で制御して成長することを特徴とする電界効果型トランジスタ用エピタキシャルウェハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15401598A JP3963043B2 (ja) | 1998-06-03 | 1998-06-03 | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15401598A JP3963043B2 (ja) | 1998-06-03 | 1998-06-03 | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11345775A JPH11345775A (ja) | 1999-12-14 |
JP3963043B2 true JP3963043B2 (ja) | 2007-08-22 |
Family
ID=15575054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15401598A Expired - Fee Related JP3963043B2 (ja) | 1998-06-03 | 1998-06-03 | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3963043B2 (ja) |
-
1998
- 1998-06-03 JP JP15401598A patent/JP3963043B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11345775A (ja) | 1999-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3716906B2 (ja) | 電界効果トランジスタ | |
JP2817995B2 (ja) | ▲iii▼―▲v▼族化合物半導体ヘテロ構造基板および▲iii▼―▲v▼族化合物ヘテロ構造半導体装置 | |
CN108140581B (zh) | 隧道场效应晶体管 | |
KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
JP3439111B2 (ja) | 高移動度トランジスタ | |
JP3086748B2 (ja) | 高電子移動度トランジスタ | |
JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
JPH09307097A (ja) | 半導体装置 | |
JP4429459B2 (ja) | 高抵抗GaN結晶層の製造方法 | |
US20040169194A1 (en) | Semiconductor device | |
EP0249371A2 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
JP2557373B2 (ja) | 化合物半導体装置 | |
JP2703885B2 (ja) | 半導体装置 | |
JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
JP2687937B2 (ja) | 電界効果トランジスタ | |
JP6784201B2 (ja) | Mis型半導体装置とその製造方法 | |
KR100351812B1 (ko) | 질화갈륨 화합물 반도체 소자 및 그 제조방법 | |
JP2844853B2 (ja) | 半導体装置の製造方法 | |
JP3275482B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |