JP2000349278A - Ｉｉｉ−ｖ族化合物半導体結晶 - Google Patents
Ｉｉｉ−ｖ族化合物半導体結晶Info
- Publication number
- JP2000349278A JP2000349278A JP11154495A JP15449599A JP2000349278A JP 2000349278 A JP2000349278 A JP 2000349278A JP 11154495 A JP11154495 A JP 11154495A JP 15449599 A JP15449599 A JP 15449599A JP 2000349278 A JP2000349278 A JP 2000349278A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- iii
- compound semiconductor
- semiconductor crystal
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 基板の上にエピタキシャル成長によりバッフ
ァ層、活性層、コンタクト層を形成したIII −Ｖ族化合
物半導体結晶において、Ｖ族化合物原料の使用量を殊更
に多くすることなく、高抵抗のバッファ層を有し、高耐
圧の、エピタキシャル成長III −Ｖ族化合物半導体結晶
を得ること。 【解決手段】 バッファ層を、酸素及び遷移金属の少な
くとも一方をドープしたＧａＡｓから成る層とする。
ァ層、活性層、コンタクト層を形成したIII −Ｖ族化合
物半導体結晶において、Ｖ族化合物原料の使用量を殊更
に多くすることなく、高抵抗のバッファ層を有し、高耐
圧の、エピタキシャル成長III −Ｖ族化合物半導体結晶
を得ること。 【解決手段】 バッファ層を、酸素及び遷移金属の少な
くとも一方をドープしたＧａＡｓから成る層とする。
Description
【０００１】本発明はIII −Ｖ族化合物半導体結晶に関
し、特に半絶縁性基板の上にエピタキシャル成長により
形成した、バッファ層、活性層、コンタクト層を有する
III−Ｖ族化合物半導体結晶に関する。
し、特に半絶縁性基板の上にエピタキシャル成長により
形成した、バッファ層、活性層、コンタクト層を有する
III−Ｖ族化合物半導体結晶に関する。
【０００２】III −Ｖ族化合物半導体結晶は、ＦＥＴ
（Field Effect Transistor ）やＨＥＭＴ(High Electr
on Mobility Transistor）等の電子デバイスに用いら
れ、本発明は、半絶縁性基板の上にエピタキシャル成長
により形成した、III −Ｖ族化合物半導体結晶に関する
ものである。エピタキシャル成長の方法には、有機金属
気相成長法、分子線エピタキシー法、液相エピタキシャ
ル成長法等がある。エピタキシャル成長III −Ｖ族化合
物半導体結晶を用いたＦＥＴやＨＥＭＴは、近年、携帯
電話や衛星放送受信機その他の高周波機器の増幅器等に
広く用いられている。
（Field Effect Transistor ）やＨＥＭＴ(High Electr
on Mobility Transistor）等の電子デバイスに用いら
れ、本発明は、半絶縁性基板の上にエピタキシャル成長
により形成した、III −Ｖ族化合物半導体結晶に関する
ものである。エピタキシャル成長の方法には、有機金属
気相成長法、分子線エピタキシー法、液相エピタキシャ
ル成長法等がある。エピタキシャル成長III −Ｖ族化合
物半導体結晶を用いたＦＥＴやＨＥＭＴは、近年、携帯
電話や衛星放送受信機その他の高周波機器の増幅器等に
広く用いられている。
【０００３】エピタキシャル成長III −Ｖ族化合物半導
体結晶は、半絶縁性基板の上にバッファ層、活性層、コ
ンタクト層をエピタキシャル成長により形成したもので
ある。バッファ層は、基板とエピタキシャル結晶との界
面に生じる欠陥層の活性層への影響を防ぐために設けら
れている。バッファ層は、活性層からの電流リークを防
ぐため、高抵抗でなければならないので、キャリア濃度
を低く抑えなければならない。バッファ層のキャリア濃
度を低く抑えるために、従来はＶ族／III 族の比（以
下、Ｖ／III 比と言う）を高くしている。
体結晶は、半絶縁性基板の上にバッファ層、活性層、コ
ンタクト層をエピタキシャル成長により形成したもので
ある。バッファ層は、基板とエピタキシャル結晶との界
面に生じる欠陥層の活性層への影響を防ぐために設けら
れている。バッファ層は、活性層からの電流リークを防
ぐため、高抵抗でなければならないので、キャリア濃度
を低く抑えなければならない。バッファ層のキャリア濃
度を低く抑えるために、従来はＶ族／III 族の比（以
下、Ｖ／III 比と言う）を高くしている。
【０００４】図５は、ＧａＡｓ結晶及びＡｌＧａＡｓ結
晶におけるＶ／III 比とキャリア濃度の関係を示すグラ
フである。Ｖ／III 比を高くするほどキャリア濃度が減
少することを示している。ＡｌＧａＡｓ結晶では、同じ
キャリア濃度を与えるＶ／III 比はＧａＡｓ結晶に比べ
て、遙かに高くなる。図５に示していないが、ＡｌXＧ
ａ(1-X) Ａｓ混晶で混晶比ｘが高い場合には、特にＶ／
III 比が高くなる。
晶におけるＶ／III 比とキャリア濃度の関係を示すグラ
フである。Ｖ／III 比を高くするほどキャリア濃度が減
少することを示している。ＡｌＧａＡｓ結晶では、同じ
キャリア濃度を与えるＶ／III 比はＧａＡｓ結晶に比べ
て、遙かに高くなる。図５に示していないが、ＡｌXＧ
ａ(1-X) Ａｓ混晶で混晶比ｘが高い場合には、特にＶ／
III 比が高くなる。
【０００５】エピタキシャル成長によりＧａＡｓ結晶を
形成するには、多くの場合、Ａｓ原料としてＡｓＨ3 、
Ｇａ原料としてＧａ（ＣＨ3)3 が用いられる。Ｇａ原料
としてＧａ（ＣＨ3)3 を用いると、ＧａＡｓ結晶中にメ
チル基の炭素が取り込まれ、キャリアとなるため、キャ
リア濃度の増大を招く。Ｊｕｓｔ基板上にエピタキシャ
ル成長を行なうときには、特にメチル基の炭素が取り込
まれやすい。結晶中へのメチル基炭素の取り込みによる
キャリア濃度の増大を抑えるために、Ａｓ原料すなわち
ＡｓＨ3 の量を増やすことが行われていた。
形成するには、多くの場合、Ａｓ原料としてＡｓＨ3 、
Ｇａ原料としてＧａ（ＣＨ3)3 が用いられる。Ｇａ原料
としてＧａ（ＣＨ3)3 を用いると、ＧａＡｓ結晶中にメ
チル基の炭素が取り込まれ、キャリアとなるため、キャ
リア濃度の増大を招く。Ｊｕｓｔ基板上にエピタキシャ
ル成長を行なうときには、特にメチル基の炭素が取り込
まれやすい。結晶中へのメチル基炭素の取り込みによる
キャリア濃度の増大を抑えるために、Ａｓ原料すなわち
ＡｓＨ3 の量を増やすことが行われていた。
【０００６】
【発明が解決しようとする課題】しかし、上記のような
従来のエピタキシャル成長III −Ｖ族化合物半導体結晶
では、バッファ層のキャリア濃度を低く抑えるため、Ｖ
／III 比を高くする必要があり、さらにＧａ原料からの
炭素取り込みを抑えるために、Ｖ族化合物原料を多く用
いなければならない。その結果、Ｖ族化合物原料の消費
量が大きかった。ＡｌX Ｇａ(1-X) Ａｓ混晶で、混晶比
ｘが高い場合には、特にその程度が大きい。
従来のエピタキシャル成長III −Ｖ族化合物半導体結晶
では、バッファ層のキャリア濃度を低く抑えるため、Ｖ
／III 比を高くする必要があり、さらにＧａ原料からの
炭素取り込みを抑えるために、Ｖ族化合物原料を多く用
いなければならない。その結果、Ｖ族化合物原料の消費
量が大きかった。ＡｌX Ｇａ(1-X) Ａｓ混晶で、混晶比
ｘが高い場合には、特にその程度が大きい。
【０００７】すなわち、従来のエピタキシャル成長III
−Ｖ族化合物半導体結晶では、バッファ層のキャリア濃
度を低く抑えて、バッファ層を高抵抗とし、高い耐圧を
得るためには、Ｖ族化合物原料の使用量を多くしなけれ
ばならず、そのためのコストが高かった。
−Ｖ族化合物半導体結晶では、バッファ層のキャリア濃
度を低く抑えて、バッファ層を高抵抗とし、高い耐圧を
得るためには、Ｖ族化合物原料の使用量を多くしなけれ
ばならず、そのためのコストが高かった。
【０００８】本発明の目的はＶ族化合物原料の使用量を
殊更に多くすることなく、高抵抗のバッファ層を有し、
高耐圧の、エピタキシャル成長III −Ｖ族化合物半導体
結晶を実現することにある。
殊更に多くすることなく、高抵抗のバッファ層を有し、
高耐圧の、エピタキシャル成長III −Ｖ族化合物半導体
結晶を実現することにある。
【０００９】
【課題を解決する手段】上記目的を達成するため、本発
明では、半絶縁性基板の上にエピタキシャル成長により
形成した、バッファ層、活性層、コンタクト層を有する
III −Ｖ族化合物半導体結晶において、バッファ層が、
酸素および遷移金属の少なくとも一方をドープしたＧａ
Ａｓ層から成ることを特徴とする。
明では、半絶縁性基板の上にエピタキシャル成長により
形成した、バッファ層、活性層、コンタクト層を有する
III −Ｖ族化合物半導体結晶において、バッファ層が、
酸素および遷移金属の少なくとも一方をドープしたＧａ
Ａｓ層から成ることを特徴とする。
【００１０】上記目的を達成するため、本発明ではさら
に、半絶縁性基板の上にエピタキシャル成長により形成
した、バッファ層、活性層、コンタクト層を有するIII
−Ｖ族化合物半導体結晶において、バッファ層が、酸素
および遷移金属の少なくとも一方をドープしたＧａＡｓ
層と、酸素および遷移金属の少なくとも一方をドープし
たＡｌX Ｇａ(1-X) Ａｓ層（但し、０＜ｘ≦１）とから
成ることを特徴とする。用いられる遷移金属は、例え
ば、Ｃｒ，Ｍｎ，Ｖ等である。
に、半絶縁性基板の上にエピタキシャル成長により形成
した、バッファ層、活性層、コンタクト層を有するIII
−Ｖ族化合物半導体結晶において、バッファ層が、酸素
および遷移金属の少なくとも一方をドープしたＧａＡｓ
層と、酸素および遷移金属の少なくとも一方をドープし
たＡｌX Ｇａ(1-X) Ａｓ層（但し、０＜ｘ≦１）とから
成ることを特徴とする。用いられる遷移金属は、例え
ば、Ｃｒ，Ｍｎ，Ｖ等である。
【００１１】ＧａＡｓまたはＡｌX Ｇａ(1-X) Ａｓへの
ドープの濃度は、１×１０15／ｃｍ 3 ないし１×１０17
／ｃｍ3 が好ましい。酸素又は遷移金属の濃度が高過ぎ
ると、酸素又は遷移金属が活性層まで拡散し、バッファ
層及び活性層付近で走行電子が不純物散乱される。
ドープの濃度は、１×１０15／ｃｍ 3 ないし１×１０17
／ｃｍ3 が好ましい。酸素又は遷移金属の濃度が高過ぎ
ると、酸素又は遷移金属が活性層まで拡散し、バッファ
層及び活性層付近で走行電子が不純物散乱される。
【００１２】ＧａＡｓ層又はＡｌX Ｇａ(1-X) Ａｓ層は
２０ないし１０００Åの厚さに成長させることが好まし
い。厚さがこれより薄いと、バッファ層の機能が不十分
になり、また厚すぎると、バッファ層の抵抗が低くな
る。
２０ないし１０００Åの厚さに成長させることが好まし
い。厚さがこれより薄いと、バッファ層の機能が不十分
になり、また厚すぎると、バッファ層の抵抗が低くな
る。
【００１３】ドープされたＧａＡｓとＡｌX Ｇａ(1-X)
Ａｓを積層して設けたヘテロ構造は、それ自体がリーク
電流をトラップする効果を有する。ＧａＡｓ層とＡｌX
Ｇａ (1-X) Ａｓ層のヘテロ構造を２組以上積み重ねても
よく、リーク電流をトラップする効果が増大する。この
場合、ＧａＡｓ層、ＡｌX Ｇａ(1-X) Ａｓ層の厚さはそ
れぞれ２０ないし６００Åにする。
Ａｓを積層して設けたヘテロ構造は、それ自体がリーク
電流をトラップする効果を有する。ＧａＡｓ層とＡｌX
Ｇａ (1-X) Ａｓ層のヘテロ構造を２組以上積み重ねても
よく、リーク電流をトラップする効果が増大する。この
場合、ＧａＡｓ層、ＡｌX Ｇａ(1-X) Ａｓ層の厚さはそ
れぞれ２０ないし６００Åにする。
【００１４】ＡｌX Ｇａ(1-X) Ａｓにおけるｘすなわち
混晶比により、結晶のバンドギャップが決定される。Ｇ
ａＡｓ層とのヘテロ構造とする場合、混晶比は０．１５
ないし０．５０の範囲とする。酸素又は遷移金属の活性
層への拡散による、バッファ層および活性層付近での走
行電子の不純物散乱を避けるためには、ヘテロ構造のバ
ッファ層の最上層を、ドープされない（アンドープ）層
とするのが好ましい。
混晶比により、結晶のバンドギャップが決定される。Ｇ
ａＡｓ層とのヘテロ構造とする場合、混晶比は０．１５
ないし０．５０の範囲とする。酸素又は遷移金属の活性
層への拡散による、バッファ層および活性層付近での走
行電子の不純物散乱を避けるためには、ヘテロ構造のバ
ッファ層の最上層を、ドープされない（アンドープ）層
とするのが好ましい。
【００１５】本発明のエピタキシャル成長III −Ｖ族化
合物半導体結晶において、ＧａまたはＡｌの代わりにＩ
ｎを用いてもよく、またＡｓの代わりにＰを用いてもよ
い。すなわち、本発明はＩｎＧａＡｓ，ＡｌＩｎＡｓ，
ＡｌＧａＩｎＡｓ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＩｎ
Ｐ，ＡｌＧａＰ，ＡｌＧａＩｎＰ等の、２ないし４元系
結晶に応用できる。
合物半導体結晶において、ＧａまたはＡｌの代わりにＩ
ｎを用いてもよく、またＡｓの代わりにＰを用いてもよ
い。すなわち、本発明はＩｎＧａＡｓ，ＡｌＩｎＡｓ，
ＡｌＧａＩｎＡｓ，ＧａＰ，ＡｌＰ，ＩｎＰ，ＧａＩｎ
Ｐ，ＡｌＧａＰ，ＡｌＧａＩｎＰ等の、２ないし４元系
結晶に応用できる。
【００１６】III −Ｖ族化合物半導体結晶は、ＦＥＴや
ＨＥＭＴ等の電子デバイスばかりでなく、それらを含む
半導体集積回路に応用できる。また、発光素子、受光素
子、光発光・受光素子、レーザ等の埋め込みの抵抗層に
も利用できる。
ＨＥＭＴ等の電子デバイスばかりでなく、それらを含む
半導体集積回路に応用できる。また、発光素子、受光素
子、光発光・受光素子、レーザ等の埋め込みの抵抗層に
も利用できる。
【００１７】
【発明の実施の形態】以下に、本発明の実施の形態の一
例を図面に基づいて説明する。図１は、有機金属気相成
長法（Metal Organic Vapor Phase Epitaxy ：ＭＯＶＰ
Ｅ法）により基板上に成長させた、本発明によるIII −
Ｖ族化合物半導体結晶の構造を示す。半導体結晶は、半
絶縁性基板１の上にエピタキシ成長させた、酸素ドープ
ＧａＡｓ層２、酸素ドープＡｌX Ｇａ(1-X) Ａｓ層３、
これらの層から成るヘテロ構造４、アンドープＧａＡｓ
層５、ｎ−ＧａＡｓ活性層６、ｎ+ −ＧａＡｓコンタク
ト層７から成っている。ＦＥＴを構成するため、コンタ
クト層７の上にソース電極８、ゲート電極９、ドレイン
電極１０を設けた。
例を図面に基づいて説明する。図１は、有機金属気相成
長法（Metal Organic Vapor Phase Epitaxy ：ＭＯＶＰ
Ｅ法）により基板上に成長させた、本発明によるIII −
Ｖ族化合物半導体結晶の構造を示す。半導体結晶は、半
絶縁性基板１の上にエピタキシ成長させた、酸素ドープ
ＧａＡｓ層２、酸素ドープＡｌX Ｇａ(1-X) Ａｓ層３、
これらの層から成るヘテロ構造４、アンドープＧａＡｓ
層５、ｎ−ＧａＡｓ活性層６、ｎ+ −ＧａＡｓコンタク
ト層７から成っている。ＦＥＴを構成するため、コンタ
クト層７の上にソース電極８、ゲート電極９、ドレイン
電極１０を設けた。
【００１８】
【実施例】以下に、本発明の実施例を示す。図１に示す
構造のIII −Ｖ族化合物半導体結晶を、基板１上にＭＯ
ＶＰＥ法によりエピタキシ成長させた。ＭＯＶＰＥ法で
はIII 族有機金属の原料ガスとＶ族元素原料ガスを、高
純度水素キャリアガスとの混合気体として反応炉内に送
り込み、反応炉内で加熱された基板付近で、各原料を熱
分解し、基板上にIII −Ｖ族化合物半導体結晶を成長さ
せる。
構造のIII −Ｖ族化合物半導体結晶を、基板１上にＭＯ
ＶＰＥ法によりエピタキシ成長させた。ＭＯＶＰＥ法で
はIII 族有機金属の原料ガスとＶ族元素原料ガスを、高
純度水素キャリアガスとの混合気体として反応炉内に送
り込み、反応炉内で加熱された基板付近で、各原料を熱
分解し、基板上にIII −Ｖ族化合物半導体結晶を成長さ
せる。
【００１９】４×１０16／ｃｍ3 の酸素をドープした厚
さ３００Åの酸素ドープＧａＡｓ層２と、８×１０16／
ｃｍ3 の酸素をドープした厚さ５００Åの酸素ドープＡ
ｌXＧａ(1-X) Ａｓ層３のヘテロ構造４を形成した。さ
らに、厚さ５００Åとした層２と厚さ８００Åとした層
３との同様なヘテロ構造４を、不連続に５回成長させた
（合計６回）。その上に、厚さ３００ÅのアンドープＧ
ａＡｓ層５（残留不純物濃度１×１０15／ｃｍ3 以下）
を連続的に成長させた。層２から層５までがバッファ層
を構成する。
さ３００Åの酸素ドープＧａＡｓ層２と、８×１０16／
ｃｍ3 の酸素をドープした厚さ５００Åの酸素ドープＡ
ｌXＧａ(1-X) Ａｓ層３のヘテロ構造４を形成した。さ
らに、厚さ５００Åとした層２と厚さ８００Åとした層
３との同様なヘテロ構造４を、不連続に５回成長させた
（合計６回）。その上に、厚さ３００ÅのアンドープＧ
ａＡｓ層５（残留不純物濃度１×１０15／ｃｍ3 以下）
を連続的に成長させた。層２から層５までがバッファ層
を構成する。
【００２０】ＧａＡｓ相を形成する際、Ａｓ原料として
用いたＡｓＨ3 と、Ｇａ原料として用いたＧａ（ＣＨ3)
3 とのＶ／III 比は、従来より低くすることができた。
ＡｌXＧａ(1-X) Ａｓ相を形成する際のＶ／III 比も同
様であった。
用いたＡｓＨ3 と、Ｇａ原料として用いたＧａ（ＣＨ3)
3 とのＶ／III 比は、従来より低くすることができた。
ＡｌXＧａ(1-X) Ａｓ相を形成する際のＶ／III 比も同
様であった。
【００２１】ｎ−ＧａＡｓ活性層６はシリコンをドーパ
ントとし、１×１０17／ｃｍ3 のキャリア濃度を有す
る。ｎ+ −ＧａＡｓコンタクト層７は、シリコンをドー
パントとし、４×１０18／ｃｍ3 のキャリア濃度を有す
る。ソース電極８、ゲート電極９、ドレイン電極１０
は、常法により形成した。
ントとし、１×１０17／ｃｍ3 のキャリア濃度を有す
る。ｎ+ −ＧａＡｓコンタクト層７は、シリコンをドー
パントとし、４×１０18／ｃｍ3 のキャリア濃度を有す
る。ソース電極８、ゲート電極９、ドレイン電極１０
は、常法により形成した。
【００２２】上記のIII −Ｖ族化合物半導体結晶からコ
ンタクト層をエッチングにより除去し、Ｃ−Ｖ法によっ
てキャリアプロファイルを求めた。
ンタクト層をエッチングにより除去し、Ｃ−Ｖ法によっ
てキャリアプロファイルを求めた。
【００２３】図２は、実施例の半導体結晶のキャリアプ
ロファイルを示す。横軸は結晶の深さ、縦軸はキャリア
濃度である。エピタキシャル結晶と半絶縁性基板との界
面のキャリアプロファイルも、活性層とバッファ層との
界面のキャリアプロファイルも、ともに急峻で、良好な
ピンチオフ特性を示した。
ロファイルを示す。横軸は結晶の深さ、縦軸はキャリア
濃度である。エピタキシャル結晶と半絶縁性基板との界
面のキャリアプロファイルも、活性層とバッファ層との
界面のキャリアプロファイルも、ともに急峻で、良好な
ピンチオフ特性を示した。
【００２４】ソース電極８、ゲート電極９、ドレイン電
極１０により形成したＦＥＴの、ドレイン電圧−ドレイ
ン電流特性を測定した。
極１０により形成したＦＥＴの、ドレイン電圧−ドレイ
ン電流特性を測定した。
【００２５】図３は、実施例の半導体結晶によるＦＥＴ
のドレイン電圧−ドレイン電流特性を示す。パラメータ
はゲート電圧である。ヒステリシスが少なく、良好な特
性を示した。
のドレイン電圧−ドレイン電流特性を示す。パラメータ
はゲート電圧である。ヒステリシスが少なく、良好な特
性を示した。
【００２６】
【比較例】比較のため、実施例の半導体結晶各ヘテロ構
造のＧａＡｓ層２に酸素ドープされてないＧａＡｓを用
い、それ以外は実施例と同様にして半導体結晶を得、Ｆ
ＥＴの静特性を測定した。
造のＧａＡｓ層２に酸素ドープされてないＧａＡｓを用
い、それ以外は実施例と同様にして半導体結晶を得、Ｆ
ＥＴの静特性を測定した。
【００２７】図４は、比較例のＦＥＴのドレイン電圧−
ドレイン電流特性を示す。ドレイン電圧に対してドレイ
ン電流が異常に大きくなる現象（キンク現象）を起こす
ドレイン電圧が比較的低い。
ドレイン電流特性を示す。ドレイン電圧に対してドレイ
ン電流が異常に大きくなる現象（キンク現象）を起こす
ドレイン電圧が比較的低い。
【００２８】図３の、本発明によるＦＥＴのドレイン電
圧−ドレイン電流特性を、図４の比較例のドレイン電圧
−ドレイン電流特性と比べると、ドレイン−コンダクタ
ンスが低くなり、キンク現象を起こすドレイン電圧も高
い電圧になっている。ドレイン−コンダクタンスの低下
はバッファ層の高抵抗化の結果である。バッファ層にお
ける比較的低いＶ／III 比にもかかわらず、このように
優れたドレイン電圧−ドレイン電流特性が得られたの
は、驚くべきことである。
圧−ドレイン電流特性を、図４の比較例のドレイン電圧
−ドレイン電流特性と比べると、ドレイン−コンダクタ
ンスが低くなり、キンク現象を起こすドレイン電圧も高
い電圧になっている。ドレイン−コンダクタンスの低下
はバッファ層の高抵抗化の結果である。バッファ層にお
ける比較的低いＶ／III 比にもかかわらず、このように
優れたドレイン電圧−ドレイン電流特性が得られたの
は、驚くべきことである。
【００２９】
【発明の効果】本発明によると、バッファ層に酸素及び
遷移金属の少なくとも一方でドープされたIII −Ｖ族化
合物エピタキシャル成長層を用いたことにより、Ｖ族化
合物原料の使用量を殊更に多くすることなく、高抵抗の
バッファ層を有し、高耐圧の、エピタキシャル成長III
−Ｖ族化合物半導体結晶を得ることができる。Ｇａ原料
としてＧａ（ＣＨ3)3 を用いても、ＧａＡｓ結晶中への
メチル基の炭素の取り込みの影響が現れず、キャリア濃
度の増大が生じない。
遷移金属の少なくとも一方でドープされたIII −Ｖ族化
合物エピタキシャル成長層を用いたことにより、Ｖ族化
合物原料の使用量を殊更に多くすることなく、高抵抗の
バッファ層を有し、高耐圧の、エピタキシャル成長III
−Ｖ族化合物半導体結晶を得ることができる。Ｇａ原料
としてＧａ（ＣＨ3)3 を用いても、ＧａＡｓ結晶中への
メチル基の炭素の取り込みの影響が現れず、キャリア濃
度の増大が生じない。
【図１】本発明のIII −Ｖ族化合物半導体結晶を用いて
構成したＦＥＴの断面図。
構成したＦＥＴの断面図。
【図２】本発明の半導体結晶のキャリアプロファイルを
示すグラフ。
示すグラフ。
【図３】本発明によるＦＥＴのドレイン電圧−ドレイン
電流特性を示すグラフ。
電流特性を示すグラフ。
【図４】比較例のＦＥＴのドレイン電圧−ドレイン電流
特性を示すグラフ。
特性を示すグラフ。
【図５】ＧａＡｓ結晶及びＡｌＧａＡｓ結晶におけるＶ
／III 比とキャリア濃度の関係を示すグラフ。
／III 比とキャリア濃度の関係を示すグラフ。
１ 半絶縁性基板 ２ 酸素ドープＧａＡｓ層 ３ 酸素ドープＡｌX Ｇａ(1-X) Ａｓ層 ４ ヘテロ構造 ５ アンドープＧａＡｓ層 ６ ｎ−ＧａＡｓ活性層 ７ ｎ+ −ＧａＡｓコンタクト層 ８ ソース電極 ９ ゲート電極 １０ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 久隆 茨城県日立市日高町５丁目１番１号 日立 電線株式会社日高工場内 Ｆターム(参考） 5F102 FA01 GB01 GC01 GD01 GK05 GK06 GK08 GL05 GQ01 HC01
Claims (8)
- 【請求項１】半絶縁性基板の上にエピタキシャル成長に
より形成した、バッファ層、活性層、コンタクト層を有
するIII −Ｖ族化合物半導体結晶において、 前記バッファ層が、酸素及び遷移金属の少なくとも一方
をドープしたＧａＡｓ層から成ることを特徴とする、II
I −Ｖ族化合物半導体結晶。 - 【請求項２】前記バッファ層が１×１０15／ｃｍ3 ない
し１×１０17／ｃｍ3 の濃度の、酸素及び遷移金属の少
なくとも一方でドープされているＧａＡｓ層から成る、
請求項１のIII −Ｖ族化合物半導体結晶。 - 【請求項３】前記エピタキシャル成長が温度４５０℃な
いし６５０℃で行なわれる、請求項１のIII −Ｖ族化合
物半導体結晶。 - 【請求項４】半絶縁性基板の上にエピタキシャル成長に
より形成した、バッファ層、活性層、コンタクト層を有
するIII −Ｖ族化合物半導体結晶において、 前記バッファ層が、酸素及び遷移金属の少なくとも一方
をドープしたＧａＡｓ層と、酸素および遷移金属の少な
くとも一方をドープしたＡｌX Ｇａ(1-X) Ａｓ層（但し
０＜ｘ≦１）から成ることを特徴とする、III −Ｖ族化
合物半導体結晶。 - 【請求項５】前記バッファ層が前記ＧａＡｓ層と前記Ａ
ｌX Ｇａ(1-X) Ａｓ層の組合せを少なくとも２組有す
る、請求項４のIII −Ｖ族化合物半導体結晶。 - 【請求項６】前記バッファ層が１×１０15／ｃｍ3 ない
し１×１０17／ｃｍ3 の濃度の、酸素及び遷移金属の少
なくとも一方でドープされているＡｌX Ｇａ(1-X) Ａｓ
層から成る、請求項４のIII −Ｖ族化合物半導体結晶。 - 【請求項７】半絶縁性基板の上にエピタキシャル成長に
より形成した、バッファ層、活性層、コンタクト層を有
するIII −Ｖ族化合物半導体結晶において、 前記バッ
ファ層が、酸素及び遷移金属の少なくとも一方をドープ
したＧａＡｓ層と、その活性層側に形成されたドープさ
れていないＧａＡｓ層とから成ることを特徴とする、II
I −Ｖ族化合物半導体結晶。 - 【請求項８】半絶縁性基板の上にエピタキシャル成長に
より形成した、バッファ層、活性層、コンタクト層を有
するIII −Ｖ族化合物半導体結晶において、 前記バッファ層が、酸素及び遷移金属の少なくとも一方
をドープしたＧａＡｓ層と、酸素および遷移金属の少な
くとも一方をドープしたＡｌX Ｇａ(1-X) Ａｓ層（但
し、０＜ｘ≦１）と、それらの層より活性層に近い側に
形成されたドープされていないＧａＡｓ層又はドープさ
れていないＡｌX Ｇａ(1-X) Ａｓ層とから成ることを特
徴とする、III −Ｖ族化合物半導体結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154495A JP2000349278A (ja) | 1999-06-02 | 1999-06-02 | Ｉｉｉ−ｖ族化合物半導体結晶 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154495A JP2000349278A (ja) | 1999-06-02 | 1999-06-02 | Ｉｉｉ−ｖ族化合物半導体結晶 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349278A true JP2000349278A (ja) | 2000-12-15 |
Family
ID=15585505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11154495A Pending JP2000349278A (ja) | 1999-06-02 | 1999-06-02 | Ｉｉｉ−ｖ族化合物半導体結晶 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349278A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001573A2 (en) * | 2001-06-21 | 2003-01-03 | Motorola, Inc. | Apparatus for fabricating semiconductor structures |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6806202B2 (en) | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| US8410525B2 (en) * | 2008-11-19 | 2013-04-02 | Sanken Electric Co., Ltd. | Compound semiconductor substrate and device therewith |
-
1999
- 1999-06-02 JP JP11154495A patent/JP2000349278A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001573A2 (en) * | 2001-06-21 | 2003-01-03 | Motorola, Inc. | Apparatus for fabricating semiconductor structures |
| WO2003001573A3 (en) * | 2001-06-21 | 2003-03-13 | Motorola Inc | Apparatus for fabricating semiconductor structures |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6806202B2 (en) | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| US8410525B2 (en) * | 2008-11-19 | 2013-04-02 | Sanken Electric Co., Ltd. | Compound semiconductor substrate and device therewith |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| US7902571B2 (en) | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| US20040169194A1 (en) | Semiconductor device | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| JP2000349278A (ja) | Ｉｉｉ−ｖ族化合物半導体結晶 | |
| US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
| JP5119644B2 (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH09246527A (ja) | 半導体装置 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2006114659A (ja) | 電界効果トランジスタ | |
| JP2000323499A (ja) | 化合物半導体エピタキシャルウェハ | |
| JP2001111037A (ja) | 半導体ウェハ及び電界効果トランジスタ | |
| US9564525B2 (en) | Compound semiconductor device | |
| JPH11345812A (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JP2007235062A (ja) | エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法 | |
| JPH04294547A (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JP3271619B2 (ja) | 電界効果トランジスタ | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| US20070138507A1 (en) | Method of fabricating reduced subthreshold leakage current submicron NFET's with high III/V ratio material | |
| JPH0832052A (ja) | 化合物半導体エピタキシャルウェハ | |
| KR20230090573A (ko) | 다중 스트레인 구조를 가지는 AlGaN/GaN 이종 접합 구조의 고전자 이동도 트랜지스터 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20040609 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120806 |
|
| LAPS | Cancellation because of no payment of annual fees |