JPH11326454A - スキュー補正回路 - Google Patents
スキュー補正回路Info
- Publication number
- JPH11326454A JPH11326454A JP10115544A JP11554498A JPH11326454A JP H11326454 A JPH11326454 A JP H11326454A JP 10115544 A JP10115544 A JP 10115544A JP 11554498 A JP11554498 A JP 11554498A JP H11326454 A JPH11326454 A JP H11326454A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- gate
- circuit
- signal
- skew correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】高価な遅延調整部品を使用せずに狭いスペース
でスキュー補正を実現することができ、かつ回路を遅延
線またはゲートアレイ、ロジックＩＣ、ＰＬＤ（プログ
ラマブルロジックデバイス）等で構成することによって
安価に提供することができるスキュー補正回路を提供し
ようとするものである。 【解決手段】比較信号を常時送り出す発信回路と、入力
信号を比較信号により遅延調整する遅延調整回路と、基
準信号と比較する回路と、調整信号の遅延値をステップ
状に上げていく回路と、基準信号と一致した時点の値を
記憶しておく回路とからなることを特徴とするスキュー
補正回路。
でスキュー補正を実現することができ、かつ回路を遅延
線またはゲートアレイ、ロジックＩＣ、ＰＬＤ（プログ
ラマブルロジックデバイス）等で構成することによって
安価に提供することができるスキュー補正回路を提供し
ようとするものである。 【解決手段】比較信号を常時送り出す発信回路と、入力
信号を比較信号により遅延調整する遅延調整回路と、基
準信号と比較する回路と、調整信号の遅延値をステップ
状に上げていく回路と、基準信号と一致した時点の値を
記憶しておく回路とからなることを特徴とするスキュー
補正回路。
Description
【０００１】
【発明の属する技術分野】この発明は、立ち上がり、立
ち下がり共用のスキュー補正回路に関し、狭いスペース
でスキュー補正を実現することができ、かつ安価なスキ
ュー補正回路を提供しようとするものである。
ち下がり共用のスキュー補正回路に関し、狭いスペース
でスキュー補正を実現することができ、かつ安価なスキ
ュー補正回路を提供しようとするものである。
【０００２】
【従来の技術】従来のスキュー補正回路は図２に示す構
造となっている。すなわち、周期メモリ１１には設定デ
ータが、基本周期以上のＤｉと基本周期以下のデータＤ
ｆとに分けて記憶され、この周期メモリ１１はテストサ
イクルごとに順次読み出される。読み出された設定デー
タは設定データレジスタ１２に格納され、そのレジスタ
１２中の基本周期以上のデータＤｉは粗タイミング発生
手段１３へ入力される。粗タイミング発生手段１３は安
定なクロック発生器１５よりの基本周期Ｔのクロックが
入力されて、この基本周期の整数倍、つまり設定データ
Ｄｉと対応した周期を持つパルスを精遅延手段１６へ供
給する。
造となっている。すなわち、周期メモリ１１には設定デ
ータが、基本周期以上のＤｉと基本周期以下のデータＤ
ｆとに分けて記憶され、この周期メモリ１１はテストサ
イクルごとに順次読み出される。読み出された設定デー
タは設定データレジスタ１２に格納され、そのレジスタ
１２中の基本周期以上のデータＤｉは粗タイミング発生
手段１３へ入力される。粗タイミング発生手段１３は安
定なクロック発生器１５よりの基本周期Ｔのクロックが
入力されて、この基本周期の整数倍、つまり設定データ
Ｄｉと対応した周期を持つパルスを精遅延手段１６へ供
給する。
【０００３】精遅延手段１６にはレジスタ１２中の基本
周期以下のデータＤｆが与えられており、このデータに
応じた遅延が与えられる。この精遅延手段１６の出力パ
ルスは、つまり設定データに応じたパルスは振り分け手
段１７において波形生成制御回路１８の出力により、つ
まりゲート１７ａと１７ｂとによりセット側とリセット
側とに振り分けられる。この振り分けられたパルスはこ
のタイミング発生器より被試験ＩＣ１９に達するセット
側の伝搬路における伝搬遅延（ディレイ）のばらつきを
補正する、いわゆるスキュー吸収遅延手段２１へ供給さ
れ、またリセット側に振り分けられたパルスは同様にタ
イミング発生器より被試験ＩＣへ至る通路における伝搬
遅延のばらつきを補正するスキュー吸収遅延手段２２へ
供給される。つまりスキュー吸収遅延手段２１，２２に
はそれぞれレジスタ２３，２４に格納されている伝搬遅
延補正データ（スキュー吸収データ）に応じた遅延が与
えられる。スキュー吸収遅延手段２１，２２の出力パル
スによってフリップフロップ２５がセット、リセット制
御され、フリップフロップ２５の出力が被試験ＩＣの１
つのピンへ図に示していない駆動回路を通じて供給され
る。
周期以下のデータＤｆが与えられており、このデータに
応じた遅延が与えられる。この精遅延手段１６の出力パ
ルスは、つまり設定データに応じたパルスは振り分け手
段１７において波形生成制御回路１８の出力により、つ
まりゲート１７ａと１７ｂとによりセット側とリセット
側とに振り分けられる。この振り分けられたパルスはこ
のタイミング発生器より被試験ＩＣ１９に達するセット
側の伝搬路における伝搬遅延（ディレイ）のばらつきを
補正する、いわゆるスキュー吸収遅延手段２１へ供給さ
れ、またリセット側に振り分けられたパルスは同様にタ
イミング発生器より被試験ＩＣへ至る通路における伝搬
遅延のばらつきを補正するスキュー吸収遅延手段２２へ
供給される。つまりスキュー吸収遅延手段２１，２２に
はそれぞれレジスタ２３，２４に格納されている伝搬遅
延補正データ（スキュー吸収データ）に応じた遅延が与
えられる。スキュー吸収遅延手段２１，２２の出力パル
スによってフリップフロップ２５がセット、リセット制
御され、フリップフロップ２５の出力が被試験ＩＣの１
つのピンへ図に示していない駆動回路を通じて供給され
る。
【０００４】上記従来例においては、周期メモリ１１は
各試験サイクルごとに読み出され、つまりタイミング発
生器より発生するパルスは、試験周期ごとに変更するこ
とができるように構成されている。一方、スキュー吸収
遅延手段２１，２２における遅延制御は、実時間制御は
行なわず、適当なときに伝搬し、遅延を測定して、その
ばらつきを補正する伝搬遅延補正データを作り、レジス
タ２３，２４に設定する。
各試験サイクルごとに読み出され、つまりタイミング発
生器より発生するパルスは、試験周期ごとに変更するこ
とができるように構成されている。一方、スキュー吸収
遅延手段２１，２２における遅延制御は、実時間制御は
行なわず、適当なときに伝搬し、遅延を測定して、その
ばらつきを補正する伝搬遅延補正データを作り、レジス
タ２３，２４に設定する。
【０００５】
【発明が解決しようとする課題】上記従来のタイミング
発生器においては、精遅延手段１６とスキュー吸収遅延
手段２１，２２とは微細な遅延を制御することができる
ように、その遅延手段は通常ＩＣ内に構成されたゲート
やバッファなどにおける伝搬遅延を利用し、その遅延用
バッファを通すか通さないかの選択を行なう回路を多段
に接続して構成されており、しかも精遅延手段１６は最
大で基本周期Ｔまで、要求された高い精度に応じた各種
の遅延量の遅延を可能とする必要があり、またスキュー
吸収遅延手段２１，２２においては基本周期以上の補正
をする必要があり、かつ、その遅延精度は精遅延手段１
６と同じ程度である必要がある。
発生器においては、精遅延手段１６とスキュー吸収遅延
手段２１，２２とは微細な遅延を制御することができる
ように、その遅延手段は通常ＩＣ内に構成されたゲート
やバッファなどにおける伝搬遅延を利用し、その遅延用
バッファを通すか通さないかの選択を行なう回路を多段
に接続して構成されており、しかも精遅延手段１６は最
大で基本周期Ｔまで、要求された高い精度に応じた各種
の遅延量の遅延を可能とする必要があり、またスキュー
吸収遅延手段２１，２２においては基本周期以上の補正
をする必要があり、かつ、その遅延精度は精遅延手段１
６と同じ程度である必要がある。
【０００６】このようなバッファの伝搬遅延を利用した
遅延回路においては電源電圧の変動によって遅延量が変
化し、またクロック速度によって遅延量が変化する。か
つ温度の影響も受けやすく、さらに製造のばらつきも大
きい。しかも高い精度とするには前述した遅延段を多
数、多段に設ける必要があり、より前記各種影響を受け
やすく、雑音も乗りやすいなどの欠点があり、そのよう
な遅延手段を従来において３つも必要としており、それ
だけ高い精度を得るのは困難であった。
遅延回路においては電源電圧の変動によって遅延量が変
化し、またクロック速度によって遅延量が変化する。か
つ温度の影響も受けやすく、さらに製造のばらつきも大
きい。しかも高い精度とするには前述した遅延段を多
数、多段に設ける必要があり、より前記各種影響を受け
やすく、雑音も乗りやすいなどの欠点があり、そのよう
な遅延手段を従来において３つも必要としており、それ
だけ高い精度を得るのは困難であった。
【０００７】この発明は従来例の上記欠点を解消したも
ので、高価な遅延調整部品を使用せずに狭いスペースで
スキュー補正を実現することができ、かつ回路を遅延線
またはゲートアレイ、ロジックＩＣ、ＰＬＤ（プログラ
マブルロジックデバイス）等で構成することによって安
価に提供することができるスキュー補正回路を提供しよ
うとするものである。
ので、高価な遅延調整部品を使用せずに狭いスペースで
スキュー補正を実現することができ、かつ回路を遅延線
またはゲートアレイ、ロジックＩＣ、ＰＬＤ（プログラ
マブルロジックデバイス）等で構成することによって安
価に提供することができるスキュー補正回路を提供しよ
うとするものである。
【０００８】
【課題を解決するための手段】すなわちこの発明のスキ
ュー補正回路は、比較信号を常時送り出す発信回路と、
入力信号を比較信号により遅延調整する遅延調整回路
と、基準信号と比較する回路と、調整信号の遅延値をス
テップ状に上げていく回路と、基準信号と一致した時点
の値を記憶しておく回路とからなることを特徴とするも
のである。
ュー補正回路は、比較信号を常時送り出す発信回路と、
入力信号を比較信号により遅延調整する遅延調整回路
と、基準信号と比較する回路と、調整信号の遅延値をス
テップ状に上げていく回路と、基準信号と一致した時点
の値を記憶しておく回路とからなることを特徴とするも
のである。
【０００９】この発明のスキュー補正回路は、上記入力
信号を比較信号により遅延調整する遅延調整回路が、遅
延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ等から
選ばれた装置からなることをも特徴とするものである。
信号を比較信号により遅延調整する遅延調整回路が、遅
延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ等から
選ばれた装置からなることをも特徴とするものである。
【００１０】この発明のスキュー補正回路は、カウンタ
等のタイミング発生手段によって比較信号を常時出して
おき、比較信号によって各段階ごとに遅延値を変化させ
た調整信号を出力するとともに、調整信号が基準信号と
一致した時点の値を記憶しておく。これにより調整信号
は基準信号とほぼ等しい間に調整されるのである。
等のタイミング発生手段によって比較信号を常時出して
おき、比較信号によって各段階ごとに遅延値を変化させ
た調整信号を出力するとともに、調整信号が基準信号と
一致した時点の値を記憶しておく。これにより調整信号
は基準信号とほぼ等しい間に調整されるのである。
【００１１】なお、この発明のスキュー補正回路は、遅
延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ等内の
遅延回路をゲートを使用して作っているが、同極性のゲ
ートの場合は立ち上がりと立ち下がりの遅延の差が遅延
値が大きくなるごとに大きくなるため、ゲートに反転回
路（ＩＮＶＥＲＴＥＲ）を使っている。この場合、立ち
上がり、立ち下がりの差は打ち消し合うが、極性がバラ
バラになる遅延調整回路末端にＥＸＯＲ回路をつけ、極
性の補正をしている。
延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ等内の
遅延回路をゲートを使用して作っているが、同極性のゲ
ートの場合は立ち上がりと立ち下がりの遅延の差が遅延
値が大きくなるごとに大きくなるため、ゲートに反転回
路（ＩＮＶＥＲＴＥＲ）を使っている。この場合、立ち
上がり、立ち下がりの差は打ち消し合うが、極性がバラ
バラになる遅延調整回路末端にＥＸＯＲ回路をつけ、極
性の補正をしている。
【００１２】上記のような信号を補正する比較回路で
は、比較ポイントでＵＮＤＥＲ ＳＨＯＯＴやＯＶＥＲ
ＳＨＯＯＴなどで波形が乱れている所で検出する場合
が多いため、ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥＲ ＳＨ
ＯＯＴに影響されないような遅延値を減少させて動作さ
せる。これにより、波形を変化前から捉えていくため、
ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥＲ ＳＨＯＯＴに影響
されずに精度の高いスキュー補正回路が実現できる。
は、比較ポイントでＵＮＤＥＲ ＳＨＯＯＴやＯＶＥＲ
ＳＨＯＯＴなどで波形が乱れている所で検出する場合
が多いため、ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥＲ ＳＨ
ＯＯＴに影響されないような遅延値を減少させて動作さ
せる。これにより、波形を変化前から捉えていくため、
ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥＲ ＳＨＯＯＴに影響
されずに精度の高いスキュー補正回路が実現できる。
【００１３】この発明のスキュー補正回路によれば、回
路を遅延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ
等で構成するため、高価な遅延調整部品を使用せずに狭
いスペースで実現することができるようになった。
路を遅延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ
等で構成するため、高価な遅延調整部品を使用せずに狭
いスペースで実現することができるようになった。
【００１４】
【発明の実施の形態】以下、この発明のスキュー補正回
路の実施の形態を図面に基いて詳細に説明する。
路の実施の形態を図面に基いて詳細に説明する。
【００１５】図１に示すスキュー補正回路において、遅
延調整は次のようにして行なわれる。すなわち、ＮＯＴ
ゲート３１を介して信号が遅延（ディレイ）選択回路３
２の入力側３２ａに入力される。他方カウンタ回路３３
からは常時、ＮＯＴゲート３５を介して遅延選択回路３
２の入力側３２ｂに比較信号を入力し、上記遅延選択回
路３２の入力側３２ａの各ステップごとに遅延値を変化
させていって、調整信号を所定の遅延値でＸＯＲゲート
３６へ出力する。
延調整は次のようにして行なわれる。すなわち、ＮＯＴ
ゲート３１を介して信号が遅延（ディレイ）選択回路３
２の入力側３２ａに入力される。他方カウンタ回路３３
からは常時、ＮＯＴゲート３５を介して遅延選択回路３
２の入力側３２ｂに比較信号を入力し、上記遅延選択回
路３２の入力側３２ａの各ステップごとに遅延値を変化
させていって、調整信号を所定の遅延値でＸＯＲゲート
３６へ出力する。
【００１６】これとは別に、カウンタ回路３３からＮＯ
Ｔゲート３７およびフリップフロップ３８を介してＡＮ
Ｄゲート３９およびＯＲゲート４０、ＮＯＴゲート４１
から、コンパレータ４２へ基準信号を供給する。
Ｔゲート３７およびフリップフロップ３８を介してＡＮ
Ｄゲート３９およびＯＲゲート４０、ＮＯＴゲート４１
から、コンパレータ４２へ基準信号を供給する。
【００１７】コンパレータ４２はＸＯＲゲート３６から
ＮＯＴゲート４３を経てコンパレータへ入力された調整
信号と、上記基準信号とを比較して、ＶＲＥＦ（基準電
圧）４４に両者が一致した値を記憶しておく。
ＮＯＴゲート４３を経てコンパレータへ入力された調整
信号と、上記基準信号とを比較して、ＶＲＥＦ（基準電
圧）４４に両者が一致した値を記憶しておく。
【００１８】この発明のスキュー補正回路の他の実施例
では、比較信号と基準信号とを発信する共通部回路と、
スキュー補正を行なうスキュー補正部回路とで構成する
ことができる。
では、比較信号と基準信号とを発信する共通部回路と、
スキュー補正を行なうスキュー補正部回路とで構成する
ことができる。
【００１９】すなわち共通部回路は、所定のパルスを出
す発信器と、第１および第２の一対のカウンタとを備
え、発信器から出された信号は、ＮＯＴゲートおよびＡ
ＮＤゲートを介して第１のカウンタの入力側ａに入力さ
れる。またパターン信号が、一対のフリップフロップ、
ＡＮＤゲートを介して第２のカウンタの入力側ａに入力
される。
す発信器と、第１および第２の一対のカウンタとを備
え、発信器から出された信号は、ＮＯＴゲートおよびＡ
ＮＤゲートを介して第１のカウンタの入力側ａに入力さ
れる。またパターン信号が、一対のフリップフロップ、
ＡＮＤゲートを介して第２のカウンタの入力側ａに入力
される。
【００２０】一対のカウンタから出された比較信号は、
スキュー補正部回路のセレクタ（遅延線またはゲートア
レイ、ロジックＩＣ、ＰＬＤ等）の入力側ａに入力され
て遅延調整される。また、第２のカウンタから出力され
た基準信号がフリップフロップからなるコンパレータに
入力される。
スキュー補正部回路のセレクタ（遅延線またはゲートア
レイ、ロジックＩＣ、ＰＬＤ等）の入力側ａに入力され
て遅延調整される。また、第２のカウンタから出力され
た基準信号がフリップフロップからなるコンパレータに
入力される。
【００２１】上記基準信号はセレクタの入力側ｂに入力
され、調整信号は基準信号と比較されてＮＯＴゲートを
介して記憶装置に出力される。そして、調整信号はＤＵ
Ｔボードに出力されるとともに、再度コンパレータに入
力されて、基準信号を調整する。
され、調整信号は基準信号と比較されてＮＯＴゲートを
介して記憶装置に出力される。そして、調整信号はＤＵ
Ｔボードに出力されるとともに、再度コンパレータに入
力されて、基準信号を調整する。
【００２２】
【発明の効果】この発明のスキュー補正回路は以上のよ
うに構成したので、比較ポイントにおいてＵＮＤＥＲ
ＳＨＯＯＴやＯＶＥＲ ＳＨＯＯＴなどで波形が乱れて
いる所で検出しても、ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥ
Ｒ ＳＨＯＯＴに影響されないような遅延値を減少させ
て動作させることができる。これにより、波形を変化前
から捉えていくため、ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥ
Ｒ ＳＨＯＯＴに影響されずに精度の高いスキュー補正
回路が実現できる。
うに構成したので、比較ポイントにおいてＵＮＤＥＲ
ＳＨＯＯＴやＯＶＥＲ ＳＨＯＯＴなどで波形が乱れて
いる所で検出しても、ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥ
Ｒ ＳＨＯＯＴに影響されないような遅延値を減少させ
て動作させることができる。これにより、波形を変化前
から捉えていくため、ＵＮＤＥＲ ＳＨＯＯＴやＯＶＥ
Ｒ ＳＨＯＯＴに影響されずに精度の高いスキュー補正
回路が実現できる。
【００２３】この発明のスキュー補正回路によれば、回
路を遅延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ
等で構成するため、高価な遅延調整部品を使用せずに狭
いスペースで実現することができるようになった。
路を遅延線またはゲートアレイ、ロジックＩＣ、ＰＬＤ
等で構成するため、高価な遅延調整部品を使用せずに狭
いスペースで実現することができるようになった。
【図１】この発明のスキュー補正回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】従来例を示すブロック図である。
３１ ＮＯＴゲート ３２ セレクタ ３２ａ，３２ｂ 入力側 ３３ カウンタ ３４ フリップフロップ ３５ ＮＯＴゲート ３６ ＸＯＲゲート ３７ ＮＯＴゲート ３８ フリップフロップ ３９ ＡＮＤゲート ４０ ＯＲゲート ４１ ＮＯＴゲート ４２ コンパレータ ４３ ＮＯＴゲート ４４ ＶＲＥＦ（基準電圧）
Claims (2)
- 【請求項１】 比較信号を常時送り出す発信回路と、入
力信号を比較信号により遅延調整する遅延調整回路と、
基準信号と比較する回路と、調整信号の遅延値をステッ
プ状に上げていく回路と、基準信号と一致した時点の値
を記憶しておく回路とからなることを特徴とするスキュ
ー補正回路。 - 【請求項２】 入力信号を比較信号により遅延調整する
遅延調整回路が、遅延線またはゲートアレイ、ロジック
ＩＣ、ＰＬＤ等から選ばれた装置からなる請求項１に記
載のスキュー補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10115544A JPH11326454A (ja) | 1998-04-24 | 1998-04-24 | スキュー補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10115544A JPH11326454A (ja) | 1998-04-24 | 1998-04-24 | スキュー補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11326454A true JPH11326454A (ja) | 1999-11-26 |
Family
ID=14665169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10115544A Pending JPH11326454A (ja) | 1998-04-24 | 1998-04-24 | スキュー補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11326454A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008008657A (ja) * | 2006-06-27 | 2008-01-17 | Yokogawa Electric Corp | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
-
1998
- 1998-04-24 JP JP10115544A patent/JPH11326454A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008008657A (ja) * | 2006-06-27 | 2008-01-17 | Yokogawa Electric Corp | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3993717B2 (ja) | 半導体集積回路装置 | |
| US7716510B2 (en) | Timing synchronization circuit with loop counter | |
| KR101653035B1 (ko) | 데이터 블록에 명령을 제공하기 위한 명령 경로, 장치, 및 방법 | |
| US8552776B2 (en) | Apparatuses and methods for altering a forward path delay of a signal path | |
| US6157229A (en) | Skew compensation device | |
| KR100813554B1 (ko) | 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치 | |
| US6466491B2 (en) | Memory system and memory controller with reliable data latch operation | |
| US9001594B2 (en) | Apparatuses and methods for adjusting a path delay of a command path | |
| JP3429977B2 (ja) | スキュー低減回路及び半導体装置 | |
| KR100278737B1 (ko) | 반도체집적회로 | |
| US7222036B1 (en) | Method for providing PVT compensation | |
| US10700689B2 (en) | Apparatuses and methods for detecting a loop count in a delay-locked loop | |
| JP4002378B2 (ja) | 電子回路 | |
| US5237224A (en) | Variable self-correcting digital delay circuit | |
| KR100274901B1 (ko) | 반도체집적회로 | |
| US20010015666A1 (en) | Semiconductor integrated circuit device, semiconductor memory system and clock synchronous circuit | |
| GB2320779A (en) | Synchronous semiconductor memory device | |
| KR19990087852A (ko) | 반도체장치 | |
| KR100297629B1 (ko) | 반도체집적회로 | |
| KR101194380B1 (ko) | 지연 조절 회로 및 이를 포함하는 반도체 메모리 장치 | |
| KR100608371B1 (ko) | 메모리 장치의 데이타 출력 제어 방법 및 그 장치 | |
| US8729940B2 (en) | Delay locked loop circuit and semiconductor device having the same | |
| US6246274B1 (en) | Semiconductor device capable of trimming minimum delay time and maximum delay time of an output signal | |
| US6765423B2 (en) | Semiconductor circuit having clock synchronous receiver circuit | |
| US6911851B2 (en) | Data latch timing adjustment apparatus |