JPH1126333A - 半導体装置及びその情報管理システム - Google Patents

半導体装置及びその情報管理システム

Info

Publication number
JPH1126333A
JPH1126333A JP9187535A JP18753597A JPH1126333A JP H1126333 A JPH1126333 A JP H1126333A JP 9187535 A JP9187535 A JP 9187535A JP 18753597 A JP18753597 A JP 18753597A JP H1126333 A JPH1126333 A JP H1126333A
Authority
JP
Japan
Prior art keywords
information
chip
semiconductor device
frame
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9187535A
Other languages
English (en)
Inventor
Isao Kudo
勲 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9187535A priority Critical patent/JPH1126333A/ja
Priority to TW087103400A priority patent/TW378346B/zh
Priority to US09/053,040 priority patent/US6896186B2/en
Priority to KR1019980012613A priority patent/KR19990006383A/ko
Publication of JPH1126333A publication Critical patent/JPH1126333A/ja
Priority to US10/743,045 priority patent/US7137557B2/en
Priority to US10/891,100 priority patent/US7299973B2/en
Priority to US11/861,561 priority patent/US7832648B2/en
Priority to US11/862,287 priority patent/US7503479B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K1/00—Methods or arrangements for marking the record carrier in digital fashion
    • G06K1/12—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching
    • G06K1/126—Methods or arrangements for marking the record carrier in digital fashion otherwise than by punching by photographic or thermographic registration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/08—Logistics, e.g. warehousing, loading or distribution; Inventory or stock management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S235/00—Registers
    • Y10S235/90—Means to affix bar code, e.g. attaching, etching, coating, printing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Economics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Development Economics (AREA)
  • General Business, Economics & Management (AREA)
  • Operations Research (AREA)
  • Quality & Reliability (AREA)
  • Human Resources & Organizations (AREA)
  • Tourism & Hospitality (AREA)
  • Marketing (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Strategic Management (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

(57)【要約】 【課題】 半導体製造工程における情報管理を効率化す
る。 【解決手段】 本発明によれば，チップＩＤ情報に基づ
いて，ウェハ５０上に配列されるチップ３１ごとに，あ
るいはチップ９２がボンディングされたリードフレーム
９３ごとに，あるいは樹脂封止された半導体チップのパ
ッケージ製品１７１ごとに個別に二次元バーコード３
０，９１，１７３を付することにより，各チップ３１ご
と，各フレーム９３ごと，各製品チップ１７１ごとの情
報管理を行うことが可能であり，半導体製造工程におけ
る各処理工程，物流工程，出荷工程，クレーム処理工程
など，半導体製造に関するすべての工程において半導体
装置の情報管理の効率化及び精度を向上させることがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体装置及びそ
の情報管理システムに係り，特に二次元バーコードパタ
ーンを利用することにより半導体装置の製造工程に関す
る情報管理を効率的にかつ正確に実施することが可能な
半導体装置及びその情報管理システムに関する。
【０００２】
【従来の技術】半導体装置の製造工程は，一般に非常に
多くの工程から構成されている。代表的な半導体装置の
製造工程を見ると，まずウェハ処理工程において，ウェ
ハ面上にホトリソグラフィ工程，エッチング工程，洗浄
工程などを反復して必要な半導体チップを形成する。次
いで，プローブ装置によりウェハ上に形成された各チッ
プの良不良を検査して，マッピングデータを取得した
後，ウェハ組立工程に送る。ウェハ組立工程では，まず
ダイシング工程でウェハを各ダイに分割する。次いで，
ボンディング工程で，マッピングデータに応じて良品の
ダイをピックアップしてリードフレームに装着する。さ
らにワイヤボンディング工程で，半導体チップ上の接続
電極と外部引出用端子の間をワイヤボンディングで接続
する。そして，パッケージング工程において，熱硬化性
樹脂で半導体チップのモールド成形を行い，パッケージ
の表面に所定の情報をマーキングすることにより，半導
体装置が完成する。
【０００３】以上のように，半導体装置が完成するまで
には，非常に多くの複雑な工程が必要であり，各工程に
おいて半導体製品の情報管理を正確に行っていく必要が
ある。この点，従来の半導体製造工程では，同一規格の
半導体装置を大量生産して，そのスケールメリットを生
かすことに主眼が置かれていたため，工程内物流する半
導体装置の情報管理も比較的容易であった。すなわち，
従来の半導体製造工程では，同一製造方法で処理される
半導体装置は，一つのロットとしてまとめて工程内物流
を行うため，各ロットは通常同一の条件で処理されるこ
とが多く，その情報管理も比較的容易であった。
【０００４】しかしながら，近年，半導体装置が一般商
品や産業用部品として広く使用される至り，例えばＡＳ
ＩＣ（特定用途向ＩＣ）やＳＯＳ（システム・オン・シ
リコン）のように，半導体装置に対しても多品種少量生
産の市場要求が高まってきている。かかる特定用途向け
の半導体装置では，例えば，数量面では１枚のウェハで
複数品種を作り込むことで十分な量の場合もある。
【０００５】また一方で，大容量メモリチップのよう
に，チップの一部が良品であれば製品として出荷できる
ような場合もあり，同一ウェハ内のチップに関しても，
各チップごとに個別に情報管理する必要性も生じてきて
いる。
【０００６】この点，従来の半導体製造工程において
も，ウェハ上の半導体チップや樹脂封止された半導体パ
ッケージの表面に数字やアルファベットのようなＩＤ情
報をマーキングすることにより，半導体装置の工程内物
流を管理することが行われていた。しかしながら，数字
やアルファベットでは，記録できる情報量に限界があ
り，また数字やアルファベットは読取時にエッジ認識処
理を行う必要があり，その認識作業が困難であり，さら
に汚れ，傷などにも弱いという問題があった。
【０００７】この点，光学装置による読取り作業を容易
に行えることから，半導体製造工程の半導体装置の工程
内物流においては，一次元バーコードパターンを利用し
て，各種情報を記録することも行われている。しかし，
単位面積あたりの一次元バーコードパターンに記憶でき
る情報量には限界があり，一次元バーコードパターンに
乗せたい情報量が増えればそれだけ一次元バーコードパ
ターンの面積も増加するため，一次元バーコードパター
ンによる情報管理は，情報記憶スペースに限界がある半
導体装置を扱うすべての半導体製造工程において使用で
きるものではなかった。
【０００８】
【発明が解決しようとする課題】本発明は，従来の半導
体製造工程の工程内物流における半導体装置の情報管理
に関する上記問題点に鑑みてなされたものであり，ウェ
ハ上に配列されるチップごとに，あるいは半導体チップ
がボンディングされるリードフレームごとに，あるいは
樹脂封止された半導体チップのパッケージ製品ごとに個
別に情報管理を行うことが可能な，新規かつ改良された
半導体装置及びその情報管理システムを提供することで
ある。
【０００９】さらに本発明の別の目的は，半導体装置の
限定された微小空間に各種情報を記録して，半導体製造
工程の工程内物流の効率化及び正確化を図ることが可能
な，新規かつ改良された半導体装置及びその情報管理シ
ステムを提供することである。
【００１０】さらに本発明の別の目的は，比較的廉価な
産業用の光学装置により，各チップや各リードフレーム
や各製品チップに付されたＩＤ情報の取得を容易に行う
ことが可能であり，しかも汚れや傷などが生じても，信
頼性の高い情報取得を行うことが可能な，新規かつ改良
された半導体装置及びその情報管理システムを提供する
ことである。
【００１１】さらに本発明は，登録された製品ＩＤ情報
に製造工程履歴情報や出荷後のフィールドでのクレーム
情報などの各種付加的情報を関連づけることにより，出
荷された製品のメンテナンス時にもユーザフレンドリな
サービスを提供することが可能な，新規かつ改良された
半導体装置及びその情報管理システムを提供することで
ある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に，本発明の第１の観点によれば，請求項１に記載のよ
うに，ウェハ面上に配列された各チップに情報管理用二
次元バーコードパターンがチップＩＤ情報として投影露
光されることを特徴とする半導体装置が提供される。な
お，二次元バーコードパターンに付加されるチップＩＤ
情報として，請求項４に記載のように，各チップごとに
固有のチップ情報を含ませることができる。
【００１３】二次元バーコードパターンは単位面積あた
りに記録することができる情報量が非常に多く，また光
学装置による認識も容易に行うことが可能なので，従来
は不可能であったウェハ面上に配列された各チップごと
にマーキングを行い各チップごとの情報管理を容易に行
うことができる。
【００１４】また，各チップに二次元バーコードパター
ンをマーキングする方法としては，請求項５に記載のよ
うに，各ショットごとに透光パターンを変化させること
が可能な液晶マスクにより投影露光すれば，同一マスク
を用いて各ウェハに対して個別のチップＩＤ情報を付与
することが可能となる。
【００１５】上記課題を解決するために，本発明の第２
の観点によれば，請求項２に記載のように，半導体チッ
プがボンディングされたリードフレーム上に情報管理用
二次元バーコードパターンがフレームＩＤ情報としてマ
ーキングされることを特徴とする半導体装置が提供され
る。なお，二次元バーコードパターンに付加されるフレ
ームＩＤ情報には，請求項６に記載のようなフレーム内
のチップ配置情報や，請求項７に記載のようなチップＩ
Ｄ情報を含ませることができる。
【００１６】かかる構成によれば，従来，単に各リード
フレームを見ても区別がつかなかったチップ付きリード
フレームの識別を容易に行うことが可能となるととも
に，適当な光学装置を用いて，フレームＩＤ情報を読み
出すことにより，フレーム内にボンディングされている
チップを個別に区別することができるようになる。
【００１７】上記課題を解決するために，本発明の第３
の観点によれば，請求項３に記載のように，樹脂封止さ
れた半導体チップの外周面に情報管理用二次元バーコー
ドパターンが製品ＩＤ情報としてマーキングされること
を特徴とする半導体装置が提供される。なお，二次元バ
ーコードに記録される製品ＩＤ情報には，請求項８に記
載のような樹脂封止される各チップごとの付属情報や，
請求項９に記載のようなチップＩＤ情報を含ませること
が可能である。かかる構成によれば，モールド後のチッ
プが見えない状態であっても，各チップごとに情報管理
を行うことが可能である。
【００１８】さらに，本発明の第４の観点によれば，半
導体装置に関する情報を各半導体装置ごとに個別に管理
する半導体装置の情報管理システムが提供される。そし
て，この情報管理システムは，請求項１０に記載のよう
に，チップＩＤ情報と，そのチップＩＤ情報を読み取る
読取り装置と，読み取られたチップＩＤ情報を登録し，
その登録されたチップＩＤ情報に基づいて，各半導体製
造工程を管理する管理部とから構成される。また，請求
項１１に記載のように，チップＩＤ情報とプロービング
時のマッピングデータとを関連づけて管理すれば，ダイ
スボンド時の誤ピックアップ動作も軽減することができ
る。
【００１９】さらに，本発明の第５の観点によれば，半
導体装置に関する情報を各半導体装置ごとに個別に管理
する半導体装置の情報管理システムが提供される。そし
て，この情報管理システムは，請求項１２に記載のよう
に，フレームＩＤ情報と，フレームＩＤ情報を読み取る
読取り装置と，読み取られたフレームＩＤ情報を登録
し，その登録されたフレームＩＤ情報に基づいて，各半
導体製造工程を管理する管理部とから構成される。
【００２０】さらに，本発明の第６の観点によれば，半
導体装置に関する情報を各半導体装置ごとに個別に管理
する半導体装置の情報管理システムが提供される。そし
て，この情報管理システムは，請求項１３に記載のよう
に，製品ＩＤ情報と，製品ＩＤ情報を読み取る読取り装
置と，読み取られた製品ＩＤ情報を登録し，その登録さ
れた製品ＩＤ情報に基づいて，製品出荷工程を管理する
管理部とを備えている。
【００２１】以上のように，二次元バーコードパターン
によりコード化されたチップＩＤ情報やフレームＩＤ情
報や製品ＩＤ情報を半導体製造工程の工程内物流で使用
すれば，チップごとにきめ細かな管理を行うことが可能
となり，多品種少量生産にも柔軟に対応可能な半導体製
造設備を構築できる。
【００２２】なお，登録された製品ＩＤ情報に，請求項
１４に記載のように，各チップの製造工程履歴情報を関
連づけたり，あるいは，請求項１５に記載のように，製
品出荷後のフィールドでのクレーム情報を関連づけれ
ば，半導体製造工程においてトラブルが発生した場合の
原因を各チップ単位にまで絞り込むことが可能となり，
また出荷後のメンテナンスサービスをよりきめ細かに行
うことも可能となる。
【００２３】
【発明の実施の形態】以下に，添付図面を参照しながら
本発明にかかる半導体装置及びその情報管理システムの
好適な実施形態について詳細に説明する。
【００２４】まず，図１には，本実施の形態に適用可能
な二次元バーコードパターンの一例が示されている。図
示のように，二次元バーコードパターン１０は，二次元
的に展開する升目１１を予め決められた規則に沿って白
黒に塗り分けることにより所定の情報を記録することが
可能な二次元パターンである。なお，二次元パターンの
升目を塗り分けるコード化規則等については，従来のも
のを利用したり，また新たに創作することが可能である
が，その塗り分け方法については，本発明の要旨とは直
接関係ないので，その詳細説明は省略する。ただし，当
該コード化規則には，データ誤り検出をコード化するこ
とも可能であり，その場合には，後述するように，各チ
ップや各フレームや樹脂封止された各半導体チップに記
録された二次元バーコードパターンを読み取る際の誤り
を軽減することが可能である。
【００２５】ここで，従来，各種情報を記録することが
可能なパターンとして使用されている一次元バーコード
パターンについて，本発明に適用される二次元バーコー
ドパターンとの比較において説明する。図２に，典型的
な一次元バーコードパターンの例を示すが，図示のよう
に，一次元バーコードパターン２０は，数種の幅の黒白
の平行バー２１と，光学式文字認識が可能な字体の文字
で構成された文字列２３から構成されている。しかしな
がら，かかる一次元バーコードパターン２０は，単位面
積あたりのパターンに記録できる情報量には限界があ
り，一次元バーコードパターンに記録したい情報量が増
えれば増えるだけ，一次元バーコードパターンの面積も
増加するため，一次元バーコードパターンは情報記憶ス
ペースに限界がある半導体装置を扱うすべての半導体製
造工程の情報管理にそのまま使用できるものではなかっ
た。
【００２６】これに対して，発明者の知見によれば，本
発明において採用される二次元バーコードパターンは，
従来の文字情報パターンや一次元バーコードパターンに
比較して，次のような優れた特徴を有している。 （１）単位面積当たりの情報記録量が一次元バーコード
に比較して遥かに多く，またパターンの寸法も自由に設
定できるので，パターンを付する空間に制限がある用途
に適している。 （２）パターンの形成方法も容易であり，パターンを形
成する部位に応じて，各種の従来技術を応用することが
できる。 （３）パターンの光学的認識が容易であり，しかも，汚
れ，傷などにも強く，読取り方向の自由度にも優れてい
るので，情報読取装置に要するコストを廉価に抑えるこ
とができる。 （４）パターンにデータ誤り検出用のコードを含ませる
ことが可能であり，したがって，パターンの読取誤りを
最低限に抑えることができる。
【００２７】本発明者は，二次元バーコードパターンが
有する上記のような特徴に鑑み鋭意検討した結果，二次
元バーコードパターンを半導体製造工程の各種段階で利
用することにより，半導体製造工程の工程内物流におい
て，効率的かつ正確な情報管理を行うことが可能な本発
明に想到したものである。
【００２８】以下，半導体製造工程の各段階において二
次元バーコードを利用した実施の形態について詳細に説
明する。
【００２９】１． ウェハプロセスにおける実施の形態 本実施の形態によれば，ウェハプロセス時において，チ
ップＩＤ情報としての二次元バーコードパターン３０
が，図３に示すように，各ウェハに形成された各チップ
３１−１〜３１−３の所定位置（例えば，図示の例で
は，左下方位置）にそれぞれ二次元バーコードパターン
３０−１〜３０−３として記録される。チップＩＤ情報
を記録するには，例えば，ウェハプロセスの最終工程付
近において実施される配線工程のホトリソグラフィ工程
において，投影露光時にチップの所定箇所にチップＩＤ
情報に相当する二次元バーコードパターンを投影露光す
ることができる。
【００３０】図４には，チップＩＤ情報を各チップ上に
投影露光するための液晶マスクの実施の一形態が示され
ている。この液晶マスク４０は，各升目の液晶配列を変
更し，二次元バーコードパターンに相当する透光／遮光
パターンをマスク面上に表現することができるものであ
る。チップＩＤ発生部４１では，各チップごとに製品
名，ロットＩＤ，チップ位置座標などのチップＩＤ情報
を求める。二次元バーコード変換部４２では，チップＩ
Ｄ発生部４１から送信されるチップＩＤ情報を二次元バ
ーコードパターンに変換する。液晶ドライバ４３は液晶
マスク４０の各升目の透光／遮光パターンを適宜変更し
て，二次元バーコード変換部４２において二次元バーコ
ードパターンに変換された透光／遮光パターンを液晶ド
ライバ４３にて，液晶マスク４０上に表現する。
【００３１】そして，かかる液晶マスク４０を用いて，
不図示の投影露光装置により，各チップの所定位置にシ
ョット露光することにより，各チップごとに固有の二次
元バーコードパターンを焼き付けることができる。後は
通常の処理と同様のホトリソグラフィ工程とエッチング
工程を行うことにより，各チップごとに固有の二次元バ
ーコードパターンを形成することができる。なお，上記
例では，各チップごとに異なる二次元バーコードパター
ンを付する例を示したが，もちろん各チップに対して同
一の二次元バーコードパターンを付することも可能であ
ることは言うまでもない。
【００３２】以上のように，本実施の形態によれば，ウ
ェハの各チップに対して，各チップを区別するためのチ
ップＩＤ情報を非常に少ない面積で付加することが可能
となり，従来不可能であった各チップごとの区別が，ウ
ェハ面上の各チップごとに個別に可能となる。また，ウ
ェハプロセスの配線工程において，チップ上に二次元バ
ーコードパターンを形成すれば，二次元バーコードパタ
ーン付加用のスペースを別途設けずとも，各チップごと
にチップＩＤ情報を記録することができる。さらに，図
４に示すような，液晶マスク４０を利用すれば，同一の
マスクで各チップごとに異なるチップＩＤ情報を記録す
ることができる。
【００３３】２． ウェハ組立工程における実施の形態 次に，上記のように各チップごとに記録されたチップＩ
Ｄ情報を半導体製造工程のウェハ組立工程において利用
する実施の一形態について説明する。
【００３４】一般に，半導体製造プロセスでは，ウェハ
プロセスにおいて各ウェハ上にチップを形成した後に，
プローバ装置により，各チップごとの良不良を検査して
いる。図５には，プローブ工程において検査されたウェ
ハ５０上の良品チップ５１（図５中で白塗りの矩形），
半良品チップ５２（図５中で斜線を付した矩形），不良
チップ５３（図５中で黒塗りの矩形）の配列例が示され
ている。そして，プローブ検査の結果は，図６（ａ）に
示すようなマッピングデータとして管理されている。な
お，半良品チップ５２の中には，配線等の変更を加えれ
ば出荷可能になるものも含まれており，後述するよう
に，本実施の形態によれば，各チップごとに個別に情報
管理が可能なので，かかる半良品チップ５２も容易に出
荷可能にすることができ，製品の歩留まりを向上させる
ことができる。
【００３５】図７には，各チップごとに固有のチップＩ
Ｄ情報を含むマッピングデータ，及び後述する各種情報
テーブルを利用した，組立工程情報管理システム７０の
概略構成が示されている。図示のように，プロービング
工程により取得された情報は，プロービング用ＬＡＮ７
１からブリッジ７２を介して組立工程用ＬＡＮ７３に送
られ，データサーバ７４内のデータベース７５内に格納
される。組立工程用ＬＡＮ７３には，各組立工程を実行
する半導体製造装置，例えば，ダイカットされたチップ
をピックアップしてリードフレームに装着するダイスボ
ンダ（ＤＢ）７６，チップ上の電極と外部引出用端子と
をワイヤボンディングで接続するワイヤボンダ（ＷＢ）
７７，熱硬化性樹脂でパッケージングされたパッケージ
の表面にマーキングを行う捺印機７８，パッケージに捺
印された情報に基づいてチップの分類を行うチップソー
タ７９などが接続されている。以下，チップ組立工程に
おける各半導体製造装置での，本発明にかかるＩＤ情報
管理の応用例について詳細に説明することにする。
【００３６】（Ａ）ダイスボンダにおける実施の形態 最初に，ダイスボンダ（ＤＢ）７６における各チップＩ
Ｄ情報に基づく情報管理について説明する。図８に示す
マッピングデータ取り込みシーケンス８０では，まず，
ダイスボンダ（ＤＢ）７６側から，データサーバ７４に
対して，これからボンディング処理を行うロットＩＤを
照会する（Ｓ８１）。すると，データサーバ７４は，照
会のあったロットに関するウェハマッピングデータ（図
６（ｂ）参照。）をデータベース７５から取り出して，
ダイスボンダ（ＤＢ）７６に転送する（Ｓ８２）。ダイ
スボンダ（ＤＢ）７６では，送られてきたマッピングデ
ータに基づいてダイスボンディング処理を行う（Ｓ８
３）。その際に，本実施形態によれば，図６（ｂ）に示
すように，マッピングデータには各チップＩＤ情報が関
連づけられているので，ダイスボンダ（ＤＢ）７６で各
チップをピックアップする際に，各チップの二次元バー
コードを直接画像認識して，各チップごとにマッピング
データとの照合を行うことができる。その結果，ダイス
ボンド時の誤ピックアップをさらに減少することができ
る。そして，ボンディング処理が完了すると，終了信号
がサーバ７４に送られ，データベース７５に格納され
（Ｓ８４），次の工程に進む。
【００３７】以上のように，ダイスボンダ（ＤＢ）７６
において，各チップごとに付されたチップＩＤ情報を利
用することにより，ウェハ面の座標という位置情報のみ
が頼りだった従来の装置に比較して，処理時に各チップ
ＩＤ情報を適当な光学装置により直接認識して，マッピ
ングデータと照合することが可能となるので，ダイスボ
ンド時のチップの誤ピックアップの発生率を減少させる
ことができる。
【００３８】以上，各チップに直接マーキングされるチ
ップＩＤ情報が記録された二次元バーコードパターンの
利用について説明したが，図９に示すように，二次元バ
ーコードパターン９１を，各チップ９２がボンディング
される各フレーム９３に付することにより，フレームＩ
Ｄ情報を各フレーム９３に記録することも可能である。
【００３９】図１０は，フレームＩＤ情報を各フレーム
にマーキングするためのダイスボンダの実施の一形態を
示している。図示のダイスボンダ１００の概略構成につ
いて説明すると，ウェハリング収納マガジン１０１には
ボンディング処理前のチップが装着されたウェハリング
１０２が収納されており，そこから，不図示の搬送アー
ムにより，該当するウェハリング１０２が取り出されて
処理ステージに移載される。ボンディングアーム１０３
は，ウェハリング１０２からボンディング対象となるチ
ップを取り出して，ボンディングヘッド部１０４に移載
する。ボンディングヘッド部１０４には，リードフレー
ム収納マガジン１０５に収納されたリードフレームがリ
ードフレーム供給装置１０６により適宜供給され，リー
ドフレーム上の所定位置にチップがボンディングされ
る。なお，符号１０７は，リードフレーム上にボンディ
ングされるチップの位置補正及び各チップに付されたチ
ップＩＤ情報を認識するための画像認識装置である。こ
のようにして，ボンディング処理が終了したリードフレ
ームは，マーキング部に移載され，そこでフレームＩＤ
情報印刷用レーザ装置１０８により所定位置にフレーム
ＩＤ情報としての二次元バーコードパターンが印刷され
た後，不図示の搬送アームにより，リードフレーム収納
マガジン１０５に収納される。又，ボンディングの終了
したウェハリングはウェハリング収納マガジン１０９に
戻される。
【００４０】以上説明したように，図１０に示すような
ダイスボンダ１００を用いて，各フレーム９３に固有の
二次元バーコードパターン９１を付加することにより，
従来，各フレームを見ても区別がつかなかったチップ付
リードフレームを識別することが可能となる。
【００４１】次に，図７に示すようなチップ組立工程シ
ステムにおいて，フレームＩＤ情報を利用する一例につ
いて説明する。なお，図１１には，データサーバ７４の
データベース７５に格納されて管理されるリードフレー
ムのチップ情報テーブルの一例が示されており，図示の
ように，リードフレームのチップ情報テーブルには，フ
レームＩＤ情報，チップ数，各チップＩＤ情報などが記
録されており，フレーム上の二次元バーコードパターン
や各チップ上の二次元バーコードパターンと関連づけら
れて管理されている。さらに，図１２には，データサー
バ７４において管理される各チップの製造条件情報テー
ブルの一例が示されており，図示のように，各チップの
製造条件情報テーブルには，各チップＩＤ，製品コー
ド，ウェハプロセスのフロー番号，プロービングカテゴ
リコードなどの基礎データに加えて，各組立工程に関す
る装置種類，製造条件，処理日時，処理装置，収集デー
タなどが記録され，フレーム上の二次元バーコードパタ
ーンや各チップ上の二次元バーコードパターンと関連づ
けられて管理されている。
【００４２】上記のように，フレーム上の二次元バーコ
ードパターンや各チップ上の二次元バーコードパターン
に関連づけてフレームＩＤ情報やチップＩＤ情報を管理
することにより，ある製造装置から，フレームＩＤ情報
に基づいてそのフレームにボンディングされているチッ
プＩＤ情報に関する照会があれば，データサーバ７４
は，そのフレームに関する情報テーブルを検索し，その
情報テーブルに記録されているデータに基づいて，その
フレームにボンディングされているチップＩＤ情報を応
答することが可能となり，半導体装置製造工程の物流管
理を効率的に行うことができる。
【００４３】次に，図１３に示すシーケンス１３０を参
照しながら，ダイスボンダ７６とデータサーバ７４間に
おける情報の照会／取得処理のさらに別の例について説
明する。まず，ダイスボンダ（ＤＢ）７６は，データサ
ーバ７４にこれからボンディング処理を行うロットＩＤ
を照会する（Ｓ１３１）。すると，サーバ７４は，照会
のあったロットに関するウェハマッピングデータをデー
タベース７５から取り出して，ダイスボンダ（ＤＢ）７
６に転送する（Ｓ１３２）。ダイスボンダ（ＤＢ）７６
では，送られてきたマッピングデータに基づいてダイス
ボンディング処理を行う（Ｓ１３３）。その際に，本実
施の形態によれば，マッピングデータには各チップＩＤ
情報が関連づけられているので，ダイスボンダ（ＤＢ）
７６で各チップをピックアップする際に，各チップの二
次元バーコードを直接画像認識して，各チップごとにマ
ッピングデータとの照合を行うことが可能なので，ダイ
スボンド時の誤ピックアップが生じにくい。
【００４４】そして，１フレーム分のボンディング処理
が終了すると（Ｓ１３４），ダイスボンダ（ＤＢ）７６
は，処理が終了したフレームＩＤ情報とそのフレームに
ボンディングされたチップＩＤ情報をデータサーバ７４
に通知して，データベース７５内の図１１及び図１２に
示すような情報テーブルを更新する（Ｓ１３５）。次い
で，ダイスボンダ（ＤＢ）７６は，次のフレームに対す
るボンディング処理をマッピングデータに基づいて行い
（Ｓ１３６），そのフレームに対するボンディング処理
が完了すると（Ｓ１３７），処理が終了したフレームＩ
Ｄ情報とそのフレームにボンディングされたチップＩＤ
情報をデータサーバ７４に通知して，データベース７５
内の情報テーブルを更新する（Ｓ１３８）。以下，同様
の手順を反復して，データサーバ７４から情報の提供を
受けたロットに関するボンディング処理が完了すると，
その旨をデータサーバ７４に報告し（Ｓ１３９），次の
工程に進む。
【００４５】以上のように，本実施の形態によれば，デ
ータサーバ７４の情報テーブルに記録された各チップに
関する情報を，各チップに記録された二次元コードパタ
ーン及び各フレームに記録した二次元コードパターンに
関連づけて管理するので，以降の工程内物流工程の効率
化を図るとともに，情報管理精度を高めることができ
る。例えば，以降の製造装置において，適当な画像認識
装置によりフレームＩＤ情報を認識できれば，そのフレ
ームにボンディングされているチップＩＤ情報及び各チ
ップの製造条件をデータサーバ７４に格納されている情
報テーブルから取り込むことが可能となり，各チップに
対応した正確な処理を行うことが可能である。
【００４６】（Ｂ）ワイヤボンダにおける実施の形態 次に，上記情報利用の具体例として，データサーバ７４
に格納された情報テーブルと各チップ及び各フレームに
記録された二次元バーコードをワイヤボンディング工程
で利用した実施の形態について説明する。
【００４７】図１４は，ワイヤボンディング工程におけ
るチップとリード間の配線の概要を示しており，本実施
の形態にかかるワイヤボンディング工程では，図示のよ
うに，二次元コード１４１が配されたチップ１４２の周
辺領域に配置されたボンディングパッド１４３とリード
１４４間に配線１４５を配線するにあたり，図１５に示
すような情報照会／取得処理シーケンス１５０が行われ
る。
【００４８】以下，図１５及び図１６を参照しながら，
ワイヤボンディング工程における情報照会／取得処理シ
ーケンス１５０について説明すると，まずワイヤボンダ
（ＷＢ）７７は，これから処理をしようとするロットＩ
Ｄをデータサーバ７４に照会する（Ｓ１５１）。その照
会に応じて，データサーバ７４は，データベース７５に
格納された情報テーブルから対象となるロットの配線情
報とマッピングデータを取り出し，ワイヤボンダ（Ｗ
Ｄ）７７に返送する（Ｓ１５２）。なお，ロットの配線
情報には各チップの配線パターンや各チップのカテゴリ
データなどが含まれる。
【００４９】そして，ワイヤボンダ（ＷＢ）７７は，送
られてきた情報に基づいてボンディング（配線）処理を
行うのであるが，次に，図１６を参照しながら，本実施
の形態にかかるボンディング処理工程について説明す
る。まず，ワイヤボンダ（ＷＢ）７７は，ロットＩＤに
基づく品種配線情報とマッピングデータをデータサーバ
７４から取り込み（Ｓ１６１），該当するチップをボン
ディングステージへ供給する（Ｓ１６２）。ワイヤボン
ダ（ＷＢ）７７は，適当な画像認識装置によりフレーム
及びチップ上のＩＤ情報を認識する（Ｓ１６３）。そし
て，認識したＩＤ情報に基づいて，マッピングデータよ
り該当するカテゴリコードを取得し（Ｓ１６４），その
カテゴリの種類に応じて配線パターンをボンダ内の制御
部（図示せず）に設定する（Ｓ１６５，Ｓ１６６−１，
Ｓ１６６−２，…，Ｓ１６６−Ｎ）。
【００５０】ここで，図５に示すように，ウェハ５０内
には，良品チップ５１，半良品チップ５２及び不良品チ
ップ５３が存在するが，半良品チップ５２の中には冗長
回路に配線パターンを変更することにより出荷可能な製
品が存在する。そのような場合には，本実施の形態によ
れば，各チップごとに個別に認識されたチップＩＤ情報
に基づいて最適な配線カテゴリを設定することにより，
半良品チップ５２を出荷可能にし，歩留まりを向上させ
ることができる。
【００５１】そして，各チップごとに設定された配線パ
ターンに応じた配線座標を使用して各チップ１４２のボ
ンディングパッド１４３とリード１４４との配線を実施
する（Ｓ１６７）。そして，ワイヤボンダ（ＷＢ）７７
は，所定のボンディング処理が終了すると，図１５に示
すように，その旨をサーバ７４に報告し（Ｓ１５４），
次の工程に進む。
【００５２】以上説明したように，本実施の形態によれ
ば，ワイヤボンディング時に適当な画像認識装置によ
り，各チップのＩＤ情報を直接認識し，各チップ種類ご
とに設定される配線パターン及び各チップのプロービン
グ時のカテゴリコードに応じて配線パターンを変更して
ワイヤボンディング処理を行うことができる。その結
果，同一ウェハから作成されたチップに対して，各チッ
プごとに配線パターンが異なる場合であっても，従来の
装置のように，その都度段取り変更を行わなくても，ボ
ンディング処理を行うことが可能となり，処理の効率
化，高速化を図ることができる。
【００５３】（Ｃ） 捺印機における実施の形態 次に，図７に示す組立工程情報管理システムの捺印機７
８において，本発明にかかるチップＩＤ情報及びフレー
ムＩＤ情報を利用する実施の形態について説明する。こ
の場合にも，各ＩＤ情報と関連してデータサーバ７４に
格納されたリードフレームのチップ情報テーブル（図１
１）や，製造条件情報テーブル（図１２）を利用して，
処理の効率化を図ることができる。
【００５４】その第１の例として，図１７に示すような
半導体チップを樹脂によりパッケージした各半導体装置
１７１のパッケージ表面に所定の捺印情報を捺印する際
の情報照会／取得シーケンス１８０について，図１８を
参照しながら説明する。まず，捺印機７８は，各リード
フレームの端にレーザ等で印刷されたフレームＩＤ情報
を，適当な画像認識装置により認識する（Ｓ１８１）。
次いで，捺印機７８は，認識したリードフレームＩＤ情
報をデータサーバ７４に照会する（Ｓ１８２）。データ
サーバ７４は，照会を受けてデータベース７５内に格納
されている情報テーブルから，必要な情報，例えばその
リードフレーム内にボンディングされているチップの配
置及びＩＤ情報と各チップの捺印パターンや捺印製品名
及びチップの付属情報などを取り出し，捺印機７４に転
送する（Ｓ１８３）。捺印機７４は，取得した情報に基
づいて，製品名，特性コードなどの捺印文字１７２（図
１７）から成る捺印パターンを形成し，例えばレーザ装
置によりモールド後のパッケージ外周面に捺印を行う
（Ｓ１８４）。そして，１フレーム分の捺印が完了する
と，その旨をサーバ７４に報告し（Ｓ１８５），次の工
程に移る。
【００５５】以上説明したように，図１８に示す実施形
態によれば，各チップごとに決定される製品名や，各チ
ップの特性に応じて決定される捺印付属情報を，フレー
ムに付されたＩＤ情報を読み込んでデータサーバ７４に
情報照会することにより取得することが可能なので，モ
ールド後の内部チップが見えない状態であっても，個別
チップに応じた捺印を行うことが可能である。
【００５６】なお，図１８に示す実施の形態では，フレ
ームＩＤ情報及びチップＩＤ情報に基づいて所定の捺印
文字を捺印形成したが，本発明はかかる例に限定され
ず，捺印情報として各チップＩＤ情報としての二次元バ
ーコードパターン自体を捺印することも可能である。次
に，かかる実施の形態について，図１９に示すシーケン
ス１９０を参照しながら説明する。
【００５７】まず，先の実施の形態と同様に，捺印機７
８は，各リードフレームの端にレーザ等で印刷されたフ
レームＩＤ情報を，適当な画像認識装置により認識する
（Ｓ１９１）。次いで，捺印機７８は，認識したリード
フレームＩＤ情報をサーバ７４に照会する（Ｓ１９
２）。サーバ７４は，照会を受けてデータベース７５内
に格納されている情報テーブルから，必要な情報，例え
ばそのリードフレーム内にボンディングされているチッ
プの配置及びＩＤ情報と各チップの捺印パターンや捺印
製品名及びチップの付属情報などを取り出し，捺印機７
４に転送する（Ｓ１９３）。捺印機７４は，取得した情
報に基づいて，図１７に示すように，製品名，特性コー
ドなどの文字情報１７２に加えてチップＩＤ情報１７３
を含む捺印パターンを形成し，例えばレーザ装置により
モールド後のパッケージ外周面に捺印を行う（Ｓ１９
４）。そして，１フレーム分の捺印が完了すると，その
旨をサーバ７４に報告し（Ｓ１９５），次の工程に移
る。
【００５８】以上のように，図１９に示す実施の形態に
よれば，パッケージ表面に通常の捺印情報に加えてチッ
プＩＤ情報も捺印されるので，作業者はそのチップＩＤ
情報を所定の画像認識装置により認識し，サーバ７４に
情報照会することにより，各チップごとに情報管理を行
うことができる。また，フィールドにおいても，各チッ
プＩＤ情報をキー情報として利用することが可能とな
り，メンテナンスなどのサービスの質の向上を図ること
ができる。
【００５９】（Ｄ）チップソータにおける実施の形態 図２０には，同時に製造される多数品種の製品を分類す
るためのチップソータ７９の概略構成が示されている。
図示のように，チップソータ７９は，ソーティング前の
チップ収納トレー２０１に収納されたチップを，チップ
移送部２０２により左右に移動自在に構成されたチップ
移載ヘッド２０３にてピックアップして，画像認識部２
０４に移載する。そして，ソータ制御部２０５は，画像
認識部２０４において，チップ上に捺印された捺印情報
を認識し，認識されたチップのロットＩＤをサーバ７４
に照会する。その照会を受けてサーバ７４は情報テーブ
ルから必要情報を取得して，ソータ制御部２０５に転送
する。ソータ制御部２０５は転送された識別情報により
ソーティングを行い，該当する収納トレー２０６−１，
２０６−２，２０６−３を選択し，各チップを選択され
た収納トレー２０６−１，２０６−２，２０６−３のい
ずれかにソーティングする。
【００６０】以上のように，図２０に示す実施の形態で
は，同一フレーム内において各種のチップが製造された
場合であっても，各チップの捺印情報を識別して，サー
バ７４に格納されている情報テーブルに照会することに
より，同一種類のチップだけを自動的に集めてソーティ
ングすることが可能である。なお，チップソータにおい
ては，各チップのパッケージに捺印された文字情報のみ
を認識して，情報テーブルに格納されたチップＩＤ情報
と照合するように構成することも可能であるが，もちろ
ん，各チップのパッケージにチップＩＤ情報も捺印され
ている場合には，そのＩＤ情報に記憶された各チップの
特性値なども識別して，ソーティングすることができ
る。かかる構成によれば，捺印上は同一製品でも特性分
類別に各チップをソーティングすることが可能となり，
例えばメモリなどのように，同一製品名であってもアク
セスタイムに応じて細かい分類が必要な場合であって
も，効率的にソーティング作業を実施することができ
る。
【００６１】（３）その他の実施の形態 以上，本発明にかかる二次元コードを組立工程に応用し
た例について説明したが，本発明はかかる例に限定され
ず，各チップごとの固有のチップＩＤ情報に関連させ
て，処理履歴も含めた情報テーブルを管理することによ
り，組立後のテスト工程や物流工程などの最終工程や，
さらには製品出荷後のメンテナンス作業の効率化をも図
ることが可能である。
【００６２】図２１には，上記のような工程または作業
において利用される各チップの処理履歴が格納された情
報テーブルの一例が示されている。図示のように，この
チップＩＤ情報テーブルは，ウェハプロセスにおける処
理履歴情報，組立工程における処理履歴情報，さらにプ
ロービングやチップ状態検査によるテストデータなどを
含んでいる。
【００６３】かかるチップＩＤ情報テーブルを利用すれ
ば，チップＩＤ情報をキー情報としてデータサーバ７４
のデータベース７５に格納されている上記情報テーブル
から必要な情報をチップごとに検索することが可能であ
る。従来，半導体製造工程中のある工程でトラブルが発
見された場合，各ロット単位で工程調査を行う必要があ
ったが，本実施の形態によれば，各チップ単位に調査範
囲を限定することが可能なので，処理の効率化を図るこ
とができる。
【００６４】図２２には，図２１の情報テーブルをさら
に拡張した例が示されている。図示のチップＩＤ情報テ
ーブルには，図２１の情報テーブルの内容に加えて，出
荷先，包装形態，出荷日などの出荷情報や，クレーム履
歴などの出荷後のフィールドクレーム情報が付加されて
いる。このように，図２２に示すようなチップの履歴情
報テーブルには，出荷情報やクレーム情報を適宜チップ
ＩＤ情報をキー情報として追加更新していくことができ
る。
【００６５】かかる品質情報テーブルを使用すること
で，ユーザから納品した半導体装置の品質面に関するク
レームがあった場合に，各半導体製造工程の処理履歴と
の突き合わせや，同一クレーム内容を持つチップＩＤ情
報の検索や，そのチップ群における共通要素の分析など
を実施することができる。その結果，従来は困難であっ
た，不良チップ解析の調査範囲の絞り込みが可能とな
り，半導体装置の品質向上及びユーザにとっての品質保
障面においても多大な効果を期待できる。
【００６６】以上，添付図面を参照しながら，本発明の
好適な実施形態にかかる半導体装置及びその情報管理シ
ステムについて説明したが，本発明はかかる例に限定さ
れない。当業者であれば，特許請求の範囲に記載された
技術的思想の範疇内において各種の変更例または修正例
に想到し得ることは明らかであり，それらについても当
然に本発明の技術的範囲に属するものと了解される。
【００６７】
【発明の効果】以上説明したように，本発明によれば，
チップＩＤ情報に基づいて，ウェハ上に配列されるチッ
プごとに，あるいはチップがボンディングされたリード
フレームごとに，あるいは樹脂封止された半導体チップ
のパッケージ製品ごとに，それぞれ固有の二次元バーコ
ードパターンを付することにより，各チップごと，各フ
レームごと，樹脂封止された各製品チップごとに個別に
情報管理を行うことが可能であり，半導体製造工程にお
ける各処理工程，物流工程，出荷工程，クレーム処理工
程など，半導体製造に関するすべての工程において半導
体装置の情報管理の効率化及び精度を向上させることが
できる。
【図面の簡単な説明】
【図１】本発明に適用可能な二次元バーコードの実施の
一形態の概略構成を示す説明図である。
【図２】従来の一次元バーコードの概略構成を示す説明
図である。
【図３】本発明に基づいて半導体チップ上に形成される
二次元バーコードパターンの実施の一形態を示す説明図
である。
【図４】本発明に基づいて半導体チップ上に二次元バー
コードパターンを投影露光するために使用される液晶マ
スクの実施の一形態を示す説明図である。
【図５】ウェハ上に形成される各種品質のチップの配列
状態を示す説明図である。
【図６】データサーバに格納されるマッピングデータテ
ーブルの例を示しており，（ａ）は従来のマッピングデ
ータテーブルの一例であり，（ｂ）は本発明にかかるマ
ッピングデータテーブルの一例を示している。
【図７】本発明を適用可能な組立工程情報管理システム
の概略構成を示すシステム構成図である。
【図８】図７に示す組立工程情報管理システムのダイス
ボンダにおける情報照会／取得シーケンスを示す流れ図
である。
【図９】本発明に基づいて，所定のチップがボンディン
グされたリードフレーム上に付された二次元バーコード
パターンの実施の一形態を示す説明図である。
【図１０】本発明に基づいてボンディング工程において
リードフレームに二次元バーコードパターンを付するこ
とが可能なダイスボンダの概略構成を示す構成図であ
る。
【図１１】本発明に基づいてリードフレームに関して作
成されるチップ情報テーブルの一例を示す説明図であ
る。
【図１２】本発明にかかる組立工程情報管理システムに
おいて作成される組立工程条件に関する情報テーブルの
一例を示す説明図である。
【図１３】図７に示す組立工程情報管理システムのダイ
スボンダにおける情報照会／取得シーケンスの他の例を
示す流れ図である。
【図１４】ワイヤボンダによるチップのボンディングパ
ッドとリードとを配線する様子を示す説明図である。
【図１５】図７に示す組立工程情報管理システムのワイ
ヤボンダにおける情報照会／取得シーケンスの一例を示
す流れ図である。
【図１６】本発明をボンディング工程に適用した場合に
おいて，チップＩＤ情報認識を行いながらワイヤボンデ
ィング処理を行う工程を示す流れ図である。
【図１７】パッケージに文字情報及び二次元コードパタ
ーンが捺印された状態を示す説明図である。
【図１８】図７に示す組立工程情報管理システムの捺印
機における情報照会／取得シーケンスの一例を示す流れ
図である。
【図１９】図７に示す組立工程情報管理システムの捺印
機における情報照会／取得シーケンスの他の例を示す流
れ図である。
【図２０】本発明を適用可能なチップソータの概略構成
を示す構成図である。
【図２１】本発明に基づいて各チップの処理履歴が格納
された情報テーブルの一例を示す説明図である。
【図２２】図２１に示す情報テーブルにさらに出荷情報
やクレーム情報を付加した情報テーブルの一例を示す説
明図である。
【符号の説明】
１０ 二次元バーコードパターン １１ 升目 ３０ チップＩＤ情報用二次元バーコードパターン ３１ チップ ４０ 液晶マスク ４１ チップＩＤ発生部 ４２ 二次元バーコード変換部 ４３ 液晶ドライバ ７０ 組立工程情報管理システム ７１ プロービング用ＬＡＮ ７２ ブリッジ ７３ 組立工程用ＬＡＮ ７４ データサーバ ７５ データベース ７６ ダイスボンダ ７７ ワイヤボンダ ７８ 捺印機 ７９ チップソータ ９１ フレームＩＤ情報用二次元バーコードパターン ９２ チップ ９３ フレーム １７１ 半導体装置 １７２ 文字情報 １７３ 製品ＩＤ情報用二次元バーコードパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｚ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 ウェハ面上に配列された各チップに情報
    管理用二次元バーコードパターンがチップＩＤ情報とし
    て投影露光されることを特徴とする，半導体装置。
  2. 【請求項２】 半導体チップがボンディングされるリー
    ドフレーム上に情報管理用二次元バーコードパターンが
    フレームＩＤ情報としてマーキングされることを特徴と
    する，半導体装置。
  3. 【請求項３】 樹脂封止された半導体チップの外周面に
    情報管理用二次元バーコードパターンが製品ＩＤ情報と
    してマーキングされることを特徴とする，半導体装置。
  4. 【請求項４】 前記チップＩＤ情報は，各チップごとに
    固有のチップ情報を含むことを特徴とする，請求項１に
    記載の半導体装置。
  5. 【請求項５】 前記チップＩＤ情報は，ショットごとに
    透光パターンを変化させることが可能な液晶マスクによ
    り投影露光されることを特徴とする，請求項１または４
    のいずれかに記載の半導体装置。
  6. 【請求項６】 前記フレームＩＤ情報は，フレーム内の
    チップ配置情報を含むことを特徴とする，請求項２に記
    載の半導体装置。
  7. 【請求項７】 前記フレームＩＤ情報は，請求項１また
    は４に記載のチップＩＤ情報を含むことを特徴とする，
    請求項２または６に記載の半導体装置。
  8. 【請求項８】 前記製品ＩＤ情報は，樹脂封止される各
    チップごとの付属情報を含むことを特徴とする，請求項
    ３に記載の半導体装置。
  9. 【請求項９】 前記製品ＩＤ情報は，請求項１または４
    に記載のチップＩＤ情報を含むことを特徴とする，請求
    項３または８に記載の半導体装置。
  10. 【請求項１０】 半導体装置に関する情報を各半導体装
    置ごとに個別に管理する半導体装置の情報管理システム
    であって：請求項１，４，５のいずれかに記載のチップ
    ＩＤ情報と；前記チップＩＤ情報を読み取る読取り装置
    と；読み取られた前記チップＩＤ情報を登録し，その登
    録されたチップＩＤ情報に基づいて，各半導体製造工程
    を管理する管理部と；を備えたことを特徴とする，半導
    体装置の情報管理システム。
  11. 【請求項１１】 前記チップＩＤ情報には，プロービン
    グ工程において取得されたマッピングデータが関連づけ
    られることを特徴とする，請求項１０に記載の半導体装
    置の情報管理システム。
  12. 【請求項１２】 半導体装置に関する情報を各半導体装
    置ごとに個別に管理する半導体装置の情報管理システム
    であって：請求項２，６または７のいずれかに記載のフ
    レームＩＤ情報と；前記フレームＩＤ情報を読み取る読
    取り装置と；読み取られた前記フレームＩＤ情報を登録
    し，その登録されたフレームＩＤ情報に基づいて，各半
    導体製造工程を管理する管理部と；を備えたことを特徴
    とする，半導体装置の情報管理システム。
  13. 【請求項１３】 半導体装置に関する情報を各半導体装
    置ごとに個別に管理する半導体装置の情報管理システム
    であって：請求項３，８または９のいずれかに記載の製
    品ＩＤ情報と；前記製品ＩＤ情報を読み取る読取り装置
    と；読み取られた前記製品ＩＤ情報を登録し，その登録
    された製品ＩＤ情報に基づいて，製品出荷工程を管理す
    る管理部と；を備えたことを特徴とする，半導体装置の
    情報管理システム。
  14. 【請求項１４】 前記登録された製品ＩＤ情報には，各
    チップの製造工程履歴情報が関連づけられることを特徴
    とする，請求項１３に記載の半導体装置の情報管理シス
    テム。
  15. 【請求項１５】 前記登録された製品ＩＤ情報には，製
    品出荷後のフィールドでのクレーム情報が関連づけられ
    ることを特徴とする，請求項１４に記載の半導体装置の
    情報管理システム。
JP9187535A 1997-06-27 1997-06-27 半導体装置及びその情報管理システム Pending JPH1126333A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP9187535A JPH1126333A (ja) 1997-06-27 1997-06-27 半導体装置及びその情報管理システム
TW087103400A TW378346B (en) 1997-06-27 1998-03-09 Semiconductor device and information control system thereof
US09/053,040 US6896186B2 (en) 1997-06-27 1998-04-01 Semiconductor device and an information management system thereof
KR1019980012613A KR19990006383A (ko) 1997-06-27 1998-04-09 반도체 장치 및 그 정보 관리 시스템
US10/743,045 US7137557B2 (en) 1997-06-27 2003-12-23 Semiconductor device and an information management system therefore
US10/891,100 US7299973B2 (en) 1997-06-27 2004-07-15 Semiconductor device and an information management system therefor
US11/861,561 US7832648B2 (en) 1997-06-27 2007-09-26 Semiconductor device and an information management system therefor
US11/862,287 US7503479B2 (en) 1997-06-27 2007-09-27 Semiconductor device and an information management system therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9187535A JPH1126333A (ja) 1997-06-27 1997-06-27 半導体装置及びその情報管理システム

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2002289882A Division JP2003178940A (ja) 2002-10-02 2002-10-02 工程管理システム及び工程管理方法
JP2006319228A Division JP2007059948A (ja) 2006-11-27 2006-11-27 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。

Publications (1)

Publication Number Publication Date
JPH1126333A true JPH1126333A (ja) 1999-01-29

Family

ID=16207798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9187535A Pending JPH1126333A (ja) 1997-06-27 1997-06-27 半導体装置及びその情報管理システム

Country Status (4)

Country Link
US (5) US6896186B2 (ja)
JP (1) JPH1126333A (ja)
KR (1) KR19990006383A (ja)
TW (1) TW378346B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057458A1 (en) * 1999-03-24 2000-09-28 Fujitsu Limited Method of manufacturing semiconductor device and semiconductor device manufactured by it
JP2001005513A (ja) * 1999-05-20 2001-01-12 Hyundai Electronics Ind Co Ltd 半導体製造工程の自動制御装置及び自動制御方法
JP2001080297A (ja) * 1999-09-17 2001-03-27 Kazuo Sato 透明体の文字図形作成方法
WO2001069661A1 (fr) * 2000-03-16 2001-09-20 Toray Engineering Company,Limited Dispositif d'exposition a laser
JP2002175956A (ja) * 2000-12-05 2002-06-21 Sony Corp 半導体装置および半導体装置の製造方法
JP2004319639A (ja) * 2003-04-14 2004-11-11 Toshiba Components Co Ltd 特殊コードが表示された半導体製品
US7065460B2 (en) 2003-09-30 2006-06-20 Matsushita Electric Industrial Co., Inc. Apparatus and method for inspecting semiconductor device
JPWO2006134783A1 (ja) * 2005-06-15 2009-01-08 村田機械株式会社 巻き糸パッケージの巻取り管および巻き糸パッケージの管理装置
JP2009206532A (ja) * 2009-06-18 2009-09-10 Renesas Technology Corp 半導体装置の製造方法
JP2009260201A (ja) * 2008-04-16 2009-11-05 Powertech Technology Inc チップ実装装置、及び、チップパッケージアレイ
JP2011066340A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置の製造方法
JP2013545266A (ja) * 2010-10-04 2013-12-19 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッド 個別部品後方追跡可能性および半導体装置前方追跡可能性
US20140152947A1 (en) * 2012-12-05 2014-06-05 Shenzhen Chian Star Optoelectronics Technology Co., Ltd. Manufacturing device for liquid crystal panel and liquid crystal panel
JP2015146418A (ja) * 2015-01-08 2015-08-13 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッドＳａｎｄｉｓｋ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｓｈａｎｇｈａｉ）Ｃｏ．， Ｌｔｄ． 個別部品後方追跡可能性および半導体装置前方追跡可能性
JP2017044480A (ja) * 2015-08-24 2017-03-02 新電元工業株式会社 検査装置、及び検査方法
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
CN109686679A (zh) * 2017-10-18 2019-04-26 三星电子株式会社 制造半导体封装的方法
US10566222B2 (en) 2017-10-04 2020-02-18 Mitsubishi Electric Corporation Semiconductor device sorting system and semiconductor device
JP2020101761A (ja) * 2018-12-25 2020-07-02 ミツミ電機株式会社 光走査装置
WO2024057949A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
JP2000331962A (ja) * 1999-05-18 2000-11-30 Lintec Corp 半導体ウエハの加工方法および半導体ウエハ支持部材
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6901984B1 (en) * 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
US6931298B1 (en) 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US7100826B1 (en) * 2001-03-26 2006-09-05 Advanced Micro Devices, Inc. Barcode marking of wafer products for inventory control
JP3870780B2 (ja) * 2001-12-21 2007-01-24 ヤマハ株式会社 半導体装置の製造方法
US6817527B2 (en) * 2002-06-28 2004-11-16 Nokia Corporation Carriers for printed circuit board marking
US7668702B2 (en) * 2002-07-19 2010-02-23 Applied Materials, Inc. Method, system and medium for controlling manufacturing process using adaptive models based on empirical data
EP1478022A1 (en) * 2003-05-13 2004-11-17 Infineon Technologies AG Integrated circuit package marked with product tracking information
DE10357775B4 (de) * 2003-12-10 2006-03-23 Infineon Technologies Ag Verfahren zur Kennzeichnung einer Vielzahl von Halbleiterwafern mit Identifikationskennzeichen
EP2282338B1 (en) * 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
KR20070085369A (ko) 2004-10-15 2007-08-27 어플라이드 머티어리얼스, 인코포레이티드 반도체 조립 및 테스트 시설용 다이-레벨 추적 메커니즘
US6976627B1 (en) * 2004-11-12 2005-12-20 Align Technology, Inc. Identification of units in customized production
KR100674950B1 (ko) * 2005-01-22 2007-01-26 삼성전자주식회사 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
US20110175343A1 (en) * 2005-01-31 2011-07-21 Pipe Maintenance, Inc. Identification system for drill pipes and the like
US20060179694A1 (en) * 2005-01-31 2006-08-17 Akins Charles T Coding identification system and method for drill pipe
JP2006351620A (ja) * 2005-06-13 2006-12-28 Toshiba Corp 半導体装置、半導体装置の製造方法および半導体装置の情報管理システム
JP4660400B2 (ja) * 2006-03-14 2011-03-30 シャープ株式会社 窒化物半導体レーザ素子の製造方法
US7715931B2 (en) * 2007-03-09 2010-05-11 Intel Corporation Socket alignment mechanism and method of using same
US20080237811A1 (en) * 2007-03-30 2008-10-02 Rohit Pal Method for preserving processing history on a wafer
US8333322B2 (en) * 2007-03-30 2012-12-18 Sony Corporation Product identification system with component characteristics
KR100941415B1 (ko) * 2007-10-23 2010-02-10 삼성전자주식회사 액체 바코드 및 액체 바코드 판독 장치
DE102007059133B4 (de) * 2007-12-07 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Substrat für ein LED-Submount, LED-Submount und LED-Lichtquelle
JP4665005B2 (ja) * 2008-02-27 2011-04-06 シャープ株式会社 半導体装置およびその製造方法、電子情報機器
JP5442958B2 (ja) * 2008-04-09 2014-03-19 株式会社ニューフレアテクノロジー 描画装置及び描画方法
US8754538B2 (en) 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
GB2472415A (en) * 2009-08-05 2011-02-09 Marden Edwards Ltd Product handling apparatus and method
US20110259951A1 (en) * 2010-04-26 2011-10-27 Medtronic, Inc. Method for Tracing Individual Dies
KR20120032305A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법
US8936194B1 (en) * 2013-03-15 2015-01-20 Wunderlich-Malec Engineering, Inc. Methods and systems for using two-dimensional matrix codes associated with panel component and equipment information and quality control
TWI511820B (zh) * 2013-12-02 2015-12-11 Ardentec Corp 雷射製程機台的參數載入方法
KR101490936B1 (ko) * 2013-12-05 2015-02-06 현대자동차 주식회사 차량용 검사 시스템 제어방법
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US9431349B2 (en) * 2014-11-07 2016-08-30 Globalfoundries Inc. Rule clean layer marker
CN105550884B (zh) * 2015-10-22 2020-02-21 东莞酷派软件技术有限公司 一种电路信息查询方法及用户终端
US11143960B2 (en) * 2017-06-02 2021-10-12 Tera-Print, Llc. Fabrication of micro/nanoscale barcodes using cantilever-free scanning probe lithography
JP7157408B2 (ja) * 2017-11-07 2022-10-20 住友電工焼結合金株式会社 鉄系焼結体とそのレーザーマーキング方法並びに製造方法
WO2019189159A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 電子部品、電子部品の製造方法、電子部品の管理方法、及びプログラム
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
DE102019213774A1 (de) * 2019-09-10 2021-03-11 Robert Bosch Gmbh Verfahren zum Bereitstellen von Homologationskennzeichnungen

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939354A (en) * 1988-05-05 1990-07-03 Datacode International, Inc. Dynamically variable machine readable binary code and method for reading and producing thereof
JPH0337331U (ja) * 1989-08-22 1991-04-11
JPH04171709A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
JPH04340214A (ja) * 1990-12-14 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH05315207A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置
JPH0684730A (ja) * 1992-08-31 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH0689962A (ja) * 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
JPH0722565A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp リードフレームおよびその情報識別装置
JPH0736997A (ja) * 1993-07-19 1995-02-07 Nec Corp バーコードｉｃ部品ロット管理システム
JPH07235617A (ja) * 1994-02-23 1995-09-05 Hitachi Ltd 半導体装置
JPH07335510A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置およびその識別子付与方法およびその不良解析方法
JPH08316350A (ja) * 1995-05-23 1996-11-29 Rohm Co Ltd 半導体装置
JPH0966441A (ja) * 1995-08-30 1997-03-11 Asahi Chem Ind Co Ltd 生産計画立案修正支援システム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4343877A (en) * 1981-01-02 1982-08-10 Amdahl Corporation System for design and production of integrated circuit photomasks and integrated circuit devices
US4542288A (en) * 1981-02-27 1985-09-17 Drexler Technology Corporation Method for making a laser recordable wallet-size plastic card
US4503135A (en) * 1981-02-27 1985-03-05 Drexler Technology Corporation Medium for recording visual images and laser written data
US4835376A (en) * 1981-02-27 1989-05-30 Drexler Technology Corporation Laser read/write system for personal information card
US4542528A (en) * 1981-04-09 1985-09-17 Recognition Equipment Incorporated OCR and bar code reader with optimized sensor
US4614366A (en) * 1983-11-18 1986-09-30 Exactident, Inc. Nail identification wafer
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4794238A (en) * 1987-10-09 1988-12-27 Ultracision, Inc. Method and apparatus for reading and marking a small bar code on a surface of an item
JPH01212429A (ja) 1988-02-19 1989-08-25 Nec Corp 半導体素子
US4917292A (en) * 1988-04-21 1990-04-17 Drexler Technology Corporation Book on a pocket card
CA2011296A1 (en) * 1989-05-15 1990-11-15 Douglas C. Bossen Presence/absence bar code
JP2941308B2 (ja) * 1989-07-12 1999-08-25 株式会社日立製作所 検査システムおよび電子デバイスの製造方法
US5129974A (en) * 1990-08-23 1992-07-14 Colorcode Unlimited Corporation Microlabelling system and method of making thin labels
US5118369A (en) * 1990-08-23 1992-06-02 Colorcode Unlimited Corporation Microlabelling system and process for making microlabels
JP3158472B2 (ja) 1991-04-17 2001-04-23 松下電器産業株式会社 多品種製造ラインにおける加工工程の管理方法
JPH0613475A (ja) 1992-04-28 1994-01-21 Matsushita Electric Ind Co Ltd 符号を備えた電子部品とプリント配線基板と電子機器と符号の形成方法
FR2695234B1 (fr) * 1992-08-26 1994-11-04 Gemplus Card Int Procédé de marquage d'une carte à puce.
JPH06196575A (ja) 1992-12-24 1994-07-15 Kawasaki Steel Corp 半導体チップの表面における情報表示方法
US5513264A (en) * 1994-04-05 1996-04-30 Metanetics Corporation Visually interactive encoding and decoding of dataforms
JPH09320911A (ja) * 1996-05-27 1997-12-12 Mitsubishi Electric Corp 被識別機能付き半導体基板
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175883A (ja) * 1988-05-05 1995-07-14 Internatl Data Matrix Inc 機械が光学的に読取り可能な２進コードの読み出し装置及び読み出し方法
US4939354A (en) * 1988-05-05 1990-07-03 Datacode International, Inc. Dynamically variable machine readable binary code and method for reading and producing thereof
JPH0337331U (ja) * 1989-08-22 1991-04-11
JPH04171709A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
JPH04340214A (ja) * 1990-12-14 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH0689962A (ja) * 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
JPH05315207A (ja) * 1992-05-08 1993-11-26 Nec Corp 半導体装置
JPH0684730A (ja) * 1992-08-31 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JPH0722565A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp リードフレームおよびその情報識別装置
JPH0736997A (ja) * 1993-07-19 1995-02-07 Nec Corp バーコードｉｃ部品ロット管理システム
JPH07235617A (ja) * 1994-02-23 1995-09-05 Hitachi Ltd 半導体装置
JPH07335510A (ja) * 1994-06-09 1995-12-22 Hitachi Ltd 半導体装置およびその識別子付与方法およびその不良解析方法
JPH08316350A (ja) * 1995-05-23 1996-11-29 Rohm Co Ltd 半導体装置
JPH0966441A (ja) * 1995-08-30 1997-03-11 Asahi Chem Ind Co Ltd 生産計画立案修正支援システム

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4951811B2 (ja) * 1999-03-24 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2000057458A1 (en) * 1999-03-24 2000-09-28 Fujitsu Limited Method of manufacturing semiconductor device and semiconductor device manufactured by it
US6862725B2 (en) 1999-03-24 2005-03-01 Fujitsu Limited Method for manufacturing multi-kind and small quantity semiconductor products in a mass-production line and system thereof
US7062346B2 (en) 1999-03-24 2006-06-13 Fujitsu Limited Method for manufacturing multi-kind and small quantity semiconductor products in a mass-production line and system thereof
JP2001005513A (ja) * 1999-05-20 2001-01-12 Hyundai Electronics Ind Co Ltd 半導体製造工程の自動制御装置及び自動制御方法
JP2001080297A (ja) * 1999-09-17 2001-03-27 Kazuo Sato 透明体の文字図形作成方法
WO2001069661A1 (fr) * 2000-03-16 2001-09-20 Toray Engineering Company,Limited Dispositif d'exposition a laser
JP4617567B2 (ja) * 2000-12-05 2011-01-26 ソニー株式会社 半導体装置の製造方法
JP2002175956A (ja) * 2000-12-05 2002-06-21 Sony Corp 半導体装置および半導体装置の製造方法
JP2004319639A (ja) * 2003-04-14 2004-11-11 Toshiba Components Co Ltd 特殊コードが表示された半導体製品
US7065460B2 (en) 2003-09-30 2006-06-20 Matsushita Electric Industrial Co., Inc. Apparatus and method for inspecting semiconductor device
JPWO2006134783A1 (ja) * 2005-06-15 2009-01-08 村田機械株式会社 巻き糸パッケージの巻取り管および巻き糸パッケージの管理装置
JP2009260201A (ja) * 2008-04-16 2009-11-05 Powertech Technology Inc チップ実装装置、及び、チップパッケージアレイ
JP2009206532A (ja) * 2009-06-18 2009-09-10 Renesas Technology Corp 半導体装置の製造方法
JP2011066340A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体装置の製造方法
US10229886B2 (en) 2010-10-04 2019-03-12 Sandisk Semiconductor (Shanghai) Co. Ltd. Discrete component backward traceability and semiconductor device forward traceability
JP2013545266A (ja) * 2010-10-04 2013-12-19 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッド 個別部品後方追跡可能性および半導体装置前方追跡可能性
TWI570874B (zh) * 2010-10-04 2017-02-11 晟碟半導體（上海）有限公司 用於追蹤半導體封裝之系統及方法
US20140152947A1 (en) * 2012-12-05 2014-06-05 Shenzhen Chian Star Optoelectronics Technology Co., Ltd. Manufacturing device for liquid crystal panel and liquid crystal panel
JP2015146418A (ja) * 2015-01-08 2015-08-13 サンディスク セミコンダクター （シャンハイ） カンパニー， リミテッドＳａｎｄｉｓｋ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ （Ｓｈａｎｇｈａｉ）Ｃｏ．， Ｌｔｄ． 個別部品後方追跡可能性および半導体装置前方追跡可能性
JP2017044480A (ja) * 2015-08-24 2017-03-02 新電元工業株式会社 検査装置、及び検査方法
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
US10566222B2 (en) 2017-10-04 2020-02-18 Mitsubishi Electric Corporation Semiconductor device sorting system and semiconductor device
CN109686679A (zh) * 2017-10-18 2019-04-26 三星电子株式会社 制造半导体封装的方法
JP2019074529A (ja) * 2017-10-18 2019-05-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置の製造方法
CN109686679B (zh) * 2017-10-18 2023-11-14 三星电子株式会社 制造半导体封装的方法
JP2020101761A (ja) * 2018-12-25 2020-07-02 ミツミ電機株式会社 光走査装置
CN111367074A (zh) * 2018-12-25 2020-07-03 三美电机株式会社 光扫描装置
US11474346B2 (en) 2018-12-25 2022-10-18 Mitsumi Electric Co., Ltd. Optical scanning device
WO2024057949A1 (ja) * 2022-09-15 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
US20040256463A1 (en) 2004-12-23
TW378346B (en) 2000-01-01
KR19990006383A (ko) 1999-01-25
US20040134979A1 (en) 2004-07-15
US7299973B2 (en) 2007-11-27
US6896186B2 (en) 2005-05-24
US20080017700A1 (en) 2008-01-24
US7503479B2 (en) 2009-03-17
US7832648B2 (en) 2010-11-16
US20080083996A1 (en) 2008-04-10
US7137557B2 (en) 2006-11-21
US20020036235A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
JPH1126333A (ja) 半導体装置及びその情報管理システム
JP4951811B2 (ja) 半導体装置の製造方法
KR950000099B1 (ko) 바이너리 코딩(Bianry Coding)법을 이용한 반도체소자의 위치인식방법
KR101700904B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 순방향 트레이서빌리티를 구비한 반도체 디바이스 및 전자 디바이스
JP3659981B2 (ja) ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
US20180130754A1 (en) Visual identification of semiconductor dies
US20110156033A1 (en) Method and system for tracing die at unit level
JP5298141B2 (ja) 半導体装置の製造方法
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP2007059948A (ja) 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。
US20020092910A1 (en) Method and apparatus for detecting defective markings on a semiconductor product
JP2003178940A (ja) 工程管理システム及び工程管理方法
JPH07175894A (ja) ニューラルネットワークと文字認識方法と電子部品実装検査装置及びそれを用いた管理方法
JP2819369B2 (ja) 画像ヘッドの組立方法
JP6185492B2 (ja) 個別部品後方追跡可能性および半導体装置前方追跡可能性
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
JPH10284564A (ja) 半導体製造方法および半導体製造装置
JPH04352314A (ja) 半導体ウェハの識別方法
JPH01194331A (ja) マーキングによるダイボンディング方法
JP2002083784A (ja) 半導体装置の製造方法
JP3263525B2 (ja) 検査装置
JPS6254909A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080110

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021