JPS6254909A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関する。

〔従来の技術〕

従来より半導体チップの製造においては、単結晶シリコ
ン等を素材とするウエーノ・上に多数の同−領域が繰返
して形成される。この同一領域は切断後半導体チップ１
個分となる領域である（以下チップ領域という）。チッ
プ領域形成後は電気的特性試験を行ない不良チップ領域
に印を付けて良品チップ領域と区別し、然る後１個１個
のチップに分離して良品チップを抽出するという手順で
進められている。

この場合、多数の同一チップ領域のウェーノ・上への形
成は、例えは光マスクによる場合、光マスク上に多数の
同一チップ領域バタンか行列状に形成され、このマスク
を用いてウェーハ上にくり返しパターニングされること
からウェー７１上の同一チップ領域についてはあらゆる
部分でそのパターン形状は同一であり、更にパターン寸
法も相互に等価であるように寸法のばらつきが製造工程
でコントロールされている。

また、光マスクには１チツプ領域ないしせいぜい十数チ
ップ領域のパターンがあり、このマスクをウェーハと相
対的にステップ状に移動させてウェーハ全域を露光する
、いわゆるステッパ方式に於ても、上記リピートマスク
の場合と同様につ工−ハ上に形成された同一チップ領域
はあらゆる部分でそのパターン形状が同一である。

更に、上記光マスクを使用せず、電子ビーム等をウェー
ハ全域で走査して結党する、ウェーハ直描方式の場合に
も、チップ領域毎に用いられるデータは同一であり、露
光された結果は上述の光マスクを用いた場合と同様にな
る。

〔発明が解決しようとする問題点〕

しかしながら、このようにして生産されたチップ領域は
、ウェーハからチップとして個々に切シ離してしまうと
、それらかもとのウェーハのどの位置のものであったか
わからなくなってしまう。

このために、チップをケースに搭載した後の信頼性テス
ト等の諸試験に於て生ずる不良や出荷後に生ずる不良の
原因調査を行う時、その不良がつ工−ハのどの領域に於
て生じたものでおるのかを不良品から直接に知る手掛り
が一切無くなってしまう。

ところで、ウェーハ平面周辺部に於ては、製造諸条件に
対する境界条件がウェーハ平面内部とは異なり、このた
めにウェーハ周辺部の一定面積当りの歩留りはウェーハ
内部に比して一般に低く、更に製品としての信頼度もウ
ェーハ内部から得られるチップと同等であるという保証
はない。というのは、通常ウェーハ平面内部で最良の製
造結果が得られるように製造条件が設定されるからであ
る。このことから、半導体装置の信頼度を更に向上させ
るために、生じた不良チップがウェーハのどの位置のも
のであるかを知ることが重要な１つの手掛りとなシうる
。尚、上述の如き１枚のつ工−ハ内での歩留シや信頼度
等のゆらぎは、同一ロット内の異なるウェーハ間につい
ても生じ得るものである。

本発明の目的は、上記不良原因解明の為の手掛シを得る
ことのできる半導体装置を提供することにある。

〔問題点を解決するだめの手段］ 本発明の半導体装置は、製造ウェーハ番号及び又はウェ
ーハ上のチップ頭載の配列位置情報が半導体チップ又は
ケース表面に書込まれているものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例の平面図である。

第１図において、チップ１には複数の半導体素子が形成
された素子配置領域２と外部リードに接続されるポンデ
ィングパッド３及びチェック用パターン領域５とが形成
されている。そしてポンディングパッド３の間は情報書
込み領域４として用いられている。

この情報書込み領域４にはチップに切断される前のウェ
ーハテスト時にウェーハ番号及び又はつ工−ハ上のチッ
プ領域の位置情報（以下チップ情報という）が書き込ま
れる。

チップ領域位置情報としては、例えば第８図に示す如く
ウェーハ１０を２４の領域に分割し、ウェーハテスタに
チップサイズを入力してＸ、　　Ｙ座標系のチップ領域
位置と極座標系のチップ領域位置との対応をテスタが内
蔵するプログラムにて計算し、ウェーハテストを行なう
のに平行して、Ｘ。

Ｙ軸方向へのウェーハ移動回数から前記対応関係を用い
てチップ領域極座標をチップ領域毎にトレースし、テス
ト良品となるチップ領域があるとその極座標を、不良チ
ップ打刻用レーザのパワーを弱め、レーザビームを適当
な量に絞って走査し、第１図に示す如く、予め定められ
た情報書込み領域４にレーザビームによる打刻の有無に
より２ａ数を書込む。この時同時に、ウェーハ１枚毎の
テスト前にウェーハテスタに入力された製造ウェーハ番
号を所定位置に上記と同様の方法で打刻する。

第２図（ａ）、Φ）は第１図に示した情報書込み領域４
の拡大図であり、情報書込み領域４にチップ領域座標を
２進数表示にて書込んだ一例を示す。点線枠で示す情報
書込み領域４の上段に上５桁、下段に下５桁が表示され
ている。第２図（ａ）に示したチップ領域座標値は１０
１０００１１１で１０進数の３２７に相当する。第２図
山）は別の書込み例を示し上段にウェーハ番号、下段に
チップ位置座標が書込まれている。この例ではウェーハ
番号は１１１１（１０進数で１５）、チップ領域座標は
１０１００（１０進数で２０）である。

尚、第８図に示したように、ウェーハ面の分割を極座標
で行なうのは、前述した製造条件に関するウェーハの境
界条件が円周でおることに依るが、極座標に限定される
ものではなく、例えば製造装置との関係で定まる境界近
傍（例えば、爪状のものでウェーハをはさむ工程では、
その爪近傍の境界条件が他と異なる）を特に１つの領域
として定めることもできるし、或いは各チップ領域ごと
の座標を全て区別しても良い。

第３図は本発明の第２の実施例の平面図である。

この第２の実施例は、チップ完成後に判読できるバタン
か電子ビーム等によるウェーハ面構方式によって路光さ
れて形成される場合のもので、チップ情報をチップ領域
毎の所定位置にパターニングする為に露光してゆく。こ
のために繕光用のデータは本来のチップ領域パターンデ
ータに加えてチップ情報をウェーハ上の所定位置すなわ
ち情報書込領域に書き込む為のパターンデータを必要と
する。これは、装置外部から磁気テープ等の媒体を介し
て同パターンデータに関するルールを露光装置に与え、
一方、露光装置の側でこのルールに準じてウェーハ上の
領域によって異なるパターンを自動発生することで得ら
れる。或いは自動発生しないまでも、与えられたパター
ンの中から適当なものを選択することで得られる。この
場合、チップ領域上に形成されるチップ情報パターンは
回路形成の為のパターンと同等に値細なパターンにする
ことができる。第３図は、かかるウェーハ面構方式によ
り形成されたパターンの一例を示すもので、第２層配線
層で形成されたポンディングパッド３の間に、ｓｇ１層
目の金属を用いて、金属からなる情報パターン６Ｂの有
無による１０ビツトの２進数表示を行なったものである
。第３図においては全ビットが金属からなる情報パター
ン有、すなわち１を示す状態で示されておシ、１０進数
の１０２３に対応する。尚、第３図における三角形のパ
ターン６Ｃはかかる２進数表示領域の下の桁の境界を表
示するパターンであり２進数の下の桁を表わすパターン
が無い場合（すなわちＯ）、その部分を０として認める
為に必要である。又三角形パターン６Ａは、上の桁の境
界位置を示し、１ケのチップのみを見た場合、そのウェ
ーハがいくつの領域に分割されて付番されたかの上限値
の把握に診考になる。このような桁の存在位置の表示は
、他にも撞々のものが考えられる。例えば、各桁、すな
わちビット位置に、常時特定のパターンを置いておくの
でもよい。

第４図は本発明の第３の実施例の平面図でおり、第３図
の実施例と同様ウエーノ・面構方式の場合に、配線層間
の接続用開孔パターンに位置情報をバターニングしたも
のである。

第４図に於て、５Ｉ／ｉ第１層配ｌ１Ｉ７と第２層配線
８間の層間絶縁膜に設けられた接続用の開孔部であシ、
特にその中、矩形内に対角線を付したものが、ウェーハ
上のチップ領域位置を表示する２進数表示パターン９で
あって、開孔の有無による２進数で表示されている。こ
の表示例では、左から１０１１００１１１０　（１０進
数で７１８）を表わしている。又本実施例では、２進数
表示パターン９の直下に横一列に置かれた開孔が同時に
桁の位置を表わし、例えば２進数表示パターン９が全く
ない場合でも、それは上限値が１０桁（１０進数で５１
２から１０２３の間の数）であり、着目しているチップ
はそのうちのθ番目に対応することを読み取ることがで
きる。

ｇ５図は本発明の第４の実施例の平面図である。

上記第３図、第４図で述べた実施例はパターンを追加す
ることで位置情報を書き込むものであるのに対し、本実
施例は回路パターンデータの一部を削除することで情報
を書き込む例を示すものである。すなわち、配線抵抗の
増大等による悪影響が生じない程度に電源供給用配線の
一部を削りおとしておくものでめる。第５図に於て、長
めに削り取られた部分が桁の範囲を示す範囲表パターン
１２であり、９Ａで表わす部分が２進数表示パターンで
ある。この表示例は、０１１０１１０１を示している。

このようなデータ削除は、ウェーハ面構装置に与えられ
るチップ領域パターンデータ（本実施例では配線パター
ンデータ）の所望の部分をデータ反転（パターンデータ
有を無に変換）することで得られる。

上記各実施例では、チップ領域にチップ情報を書き込ん
だ半導体装置について述べたが、次にチップを搭載した
ケースにチップ情報を書き込んだ場合について説明する
。

ウェーハ製造工程を終えたウェーハをウェーハテスタに
てチェックし、打刻等によってチップ領域を良品、不良
品に区別した後、ウェーハを１枚毎に透光性シートには
り付けて１個１個のチップに分離し、透光性シートを拡
大してチップ間距離を引離し、不良チップを取シ去って
良品チップのみを残した状態で透光性シートに光を透過
させ、チップによって透過光がさえぎられる所をチップ
の所在位置と認めてそのチップを描出した後ケースにマ
ウントし、然る後チップ電極とケースリードとをポンデ
ィングワイヤで接続する。

これら一連の工程中の透過光の有無による良品チップの
抽出工、程に於て、ウェーハサイズの領域の一点を基準
点と定め、良品チップ所在位置までの、良品チップを乗
せた透光性シートの移動量によってウェーハ上のＸ、　
　Ｙ座標値を求め、同座標値に対応するウェーハ上位置
の区分番号を得ると同時にチップをケースにマウントす
るマウント装置に、記号打刻用のレーザ装置をそなえ、
前記区分番号及び又は、別途同打刻用レーザー装置に入
力したウェーハ番号を同レーザ装置を介して、ケース、
或いはケースリードに書込む。

Ｘ、　Ｙ座標とウェーハ上位置の区分番号の対応付けや
、レーザビームによる記号の打刻方法は、例えば第１図
に示した第１の実施例の場合と同様の方法であってよい
。この場合、第１の実施例と異なる点は、レーザビーム
による打刻の領域、すなわち、情報書込み領域がチップ
の場合に比べて広く設定できるので、レーザビームを絞
り込みそれを走査する精度が荒くてもよいことである。

第６図は本発明のｉ５の実施例の平面図であり、ケース
にチップ情報を書込んだ場合を示している。

第６図において、セラミックケース２ｏのアイランド２
１にはチップ１が搭載されておシ、ケースリード２２に
近接したアイランド２１のスペースが情報書込み領域と
して利用され、この部分にレーザビームにより２進表示
パターン９Ｂ及び範囲表示パターン１２Ａが打刻されて
いる。

第７図は本発明の第６の実施例の平面図であり、モール
ドケース３０にチップ領域の情報を曹込んた場合を示し
ている。

すなわち、チップ１を搭載するアイランド２１に接続し
たリード３１にレーザビームにより２進表示パターン９
Ｃ及び範囲表示パターン１２Ｂが打刻されている。

以上種々の実施例について図面を用いて説明したが、製
造ウェーハ番号及び又はチップ領域情報を書込む方法は
他に種々ある。

例えば、ケース外装部分に、品名等の捺印と同様の方法
でチップ情報を書込む方法がある。すなわちマウント工
程からめとの工程に於てチップを搭載したケースの１次
元的配列ｔ＋ｍを変えずにケース捺印工程までを行なう
と共に、透過光を利用して読取っだウェーハ上チップ位
置情報もまた全く同じ１次元的配列に基づいて捺印工程
に送り込み、捺印文字等に変換してケース外装部にチッ
プ情報を書込む。その他、ウェーハ測定時に特設回路に
パッドを通じて通電することで回路特性に後に検出でき
るだけの差を付けて変化させてしまう方法等もある。

〔発明の効果〕

以上説明したように、本発明によれば、ウェーハ番号及
び又はウェーハ上のチップ領域の位置情報が得られるの
で、従来不良解析等でロフト単位でしかサンプルのグル
ープ分けをすることのできなかったものが、ロット内の
ウェーハ別、更にウェーハ内のチップ領域の位置側にグ
ループ分けすることができるようになシ、特定ウェーハ
に起因する不良原因及びウェーハ上のチップ領域の位置
に起因する不良原因の究明に直接的な手掛シを得ること
ができる。従ってこれらの情報はかかる事情によるＰ　
Ｐ　Ｍ　（Ｐａｒｔｓ　Ｐｅｒ　Ｍｉｌｌｉｏｎ　）級
の不良原因の究明や、不良根絶の有力な手段の１つとな
って半導体装置の信頼度向上に寄与する。

【図面の簡単な説明】

第１図は本発明の第１の実施例の平面図、Ｗ、２図（ａ
）、　（ｂ）は第１図に示した情報書込み領域の拡大図
、第３図〜第７図は本発明の第２〜第６の実施・例の平
面図、！＠８図はウェーノ・上のチップ領域番号を極座
標を用いて付けた場合の一例を示す図でおる。 １・・・・・・チップ、２・・・・・・素子配置領域、
３・・・・・・ポンディングパッド、４・・・・・・情
報書込み領域、５・・・・・・開孔部、６Ａ、６Ｃ・・
・・・・視界表ボバター／、６Ｂ・・・・・・情報パタ
ーン、７・・・・・・第１層配線、８・・・・・・第２
層配線、９，９Ａ、９８．９０・・・・・・２進表示パ
ターン、１０・・・・・・ウェーハ、１１・・・・・・
電源供給用配線、１２，１２Ａ、１２Ｂ・・・・・・範
囲表示パターン、２０・・・・・・セラミックケース、
２１・・・・・・アイランド、２２・・・・・・ケース
リード、３０・・・・・・モールドケース、３１・・・
・・・リード。 代理人　弁理士　　内　原　　　晋 衆債Ｊ瀬域 弔　１　図 恭２　図 第３　凹 ２０　ビラミッタケース 第６図 第２７図 牛８　■

Claims (1)

【特許請求の範囲】
1. 製造ウェーハ番号及び又はウェーハ上のチップ領域の配
   列位置情報が半導体チップ又はケース表面に書き込まれ
   ていることを特徴とする半導体装置。