JPH07335510A - 半導体装置およびその識別子付与方法およびその不良解析方法 - Google Patents

半導体装置およびその識別子付与方法およびその不良解析方法

Info

Publication number
JPH07335510A
JPH07335510A JP12763994A JP12763994A JPH07335510A JP H07335510 A JPH07335510 A JP H07335510A JP 12763994 A JP12763994 A JP 12763994A JP 12763994 A JP12763994 A JP 12763994A JP H07335510 A JPH07335510 A JP H07335510A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor device
identifier
information
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12763994A
Other languages
English (en)
Inventor
Masao Sakata
正雄 坂田
Kazuko Ishihara
和子 石原
Sadao Shimosha
貞夫 下社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12763994A priority Critical patent/JPH07335510A/ja
Publication of JPH07335510A publication Critical patent/JPH07335510A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 ウェハとチップとパッケージとにそれぞれI
Dを持たせ、不良原因の究明などを、短期間で効率よく
行えるようにすること。 【構成】 ID管理解析システムに各種のデータベース
1001〜1011を具備させ、必要に応じて適宜ID
情報をキーにして各種データを引き出し、原因究明をし
たのち、各工程に結果をフィードバックする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置およびその識
別子付与方法およびその不良解析方法に係り、特に、そ
の製造情報を識別子として付与した半導体装置、および
上記識別子の半導体装置への付与方法、および上記識別
子を用いた半導体装置の不良解析方法に関する。
【0002】
【従来の技術】半導体装置の製造は、通常ウェハプロセ
スと呼ばれる製造過程と、組立と呼ばれる製造過程とに
分けられる。ウェハプロセスとは、ウェハと呼ばれるシ
リコンの概略円形の円板の加工であり、ウェハは現在、
例えば直径8インチ(約200mm)サイズが用いら
れ、1枚の円板上に100〜300個の半導体装置を同
時に製作する方式で生産されている。ウェハプロセスを
終了したウェハは、半導体装置(チップ)に切断され、
組立工程においては、電気的接触用の導体およびチップ
を樹脂やセラミックで封止するようにされる。
【0003】ところで、上記のような手法で製作される
半導体装置に、製造来歴情報を付与しておくと品質管理
や生産管理等々に大いに役立つことが期待できる。この
ように半導体装置に製造来歴情報を付与するようにした
従来技術としては、特開平5−74748号公報(名
称;「来歴情報記録方式、及び半導体集積回路」)が挙
げられる。この先願公報に開示された技術においては、
ウェハプロセスで大量に生産されるチップ個々に、レー
ザ光で来歴情報を刻印し、これによってウェハ上での半
導体チップの位置、ウェハ番号、ロット番号を記録する
ようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た先願公報による従来技術では、チップ上の来歴情報の
活用が十分に行えない。すなわち、上記従来技術による
来歴の付与方式では、ウェハ上での半導体チップの位
置、ウェハ番号、ロット番号を、情報としてチップに付
与しているが、半導体チップの状態で来歴情報を記録し
ているため、組立工程でパッケージ化された場合には、
記録部分が判読できないという不都合が招来した。ま
た、先願公報による従来技術では、付与される来歴情報
の種類が少なく、不良解析等に際し情報量が不足してい
た。さらに、半導体装置の製造過程では、別ロット間の
ウェハを合わせてロットを作る場合もあるが、上記した
先願公報による従来技術では、この点についても考慮さ
れていなかった。
【0005】本発明の目的は、半導体装置のチップ状態
でチップに識別子を付与し、さらに同様に、組立工程で
パッケージ化された際にも封止材(パッケージ)に識別
子を付与し、以って、識別子をどの状態でも確実に読み
取れると共に、不良原因を追求する際に確実な情報とな
り得る識別子を付与した半導体装置、および、不良が発
生した場合に、付与した識別子を用いて迅速・詳細に不
良解析を行うことのできる不良解析方法を提供すること
にある。
【0006】
【課題を解決するための手段】本発明では、半導体装置
に付与した識別子に応じて半導体装置の製造来歴をトレ
ースできるようにすることで、半導体特有の製造方式
(ウェハプロセス、切断、組立)での不良発生とその原
因究明の期間を短縮し、これにより、歩留りの早期向上
を図り、あるいは、顧客からの不良報告に対して早期に
原因対策の処置を行うことを可能とする。以下、本発明
の概要を簡単に説明する。
【0007】ウェハプロセスでは、識別子(ID)は、
ウェハプロセスで多用される写真蝕刻法(ホトエッチン
グ)を用いて、チップ上にチップIDとして付与され
る。このチップIDには、ロット番号やウェハ番号と関
係付けて、前工程ライン名や前工程カレンダー(日付)
情報等も記録しておく。
【0008】組立工程では、上記したチップIDを含ん
だパッケージIDが、組立後の封止材(パッケージ)上
に印刷等で付与、もしくは、半導体装置内の専用記録領
域に電気的に書き込まれる。このパッケージIDには、
ウェハプロセスでの識別子(チップID情報)や、製品
に組み立てるまでの製造工程を処理する単位、組立工程
ロット番号や、製品の出荷単位、出荷先等の情報も合わ
せて記憶する。
【0009】また、上述したチップIDもしくはパッケ
ージIDを用いることによって、製造時の投入から出荷
までの変遷を管理するシステムに記憶しているデータ
(各製造工程での製造装置、製造条件、検査結果等や、
製造したロットの変遷、製造したロットの品質データ等
々)を適宜検索する構成とする。
【0010】
【作用】上記した手段によれば、半導体装置の製造来歴
を、各製造工程の管理単位と管理単位よりも詳細に管理
する部分とで掌握でき、また、製造条件データ等はシス
テム上にあるデータを用いるて知ることができる。
【0011】すなわち、不良発生時には識別子から、不
良発生時の製品形態(ロット、ウェハ、チップ、製品)
での検査情報や製造来歴を情報として特定できる。ここ
で、半導体の場合には、不良の原因が前の別形態で製造
された時に作り込まれている場合が多く、本発明におけ
る識別子には前の別形態での製造来歴情報が含まれてい
るので、前の別形態の時の製造状態を特定できて、これ
により早期に原因を解析でき、対策を立案できる。ま
た、最小の単位の管理もできるので、製造工程の管理単
位での解析よりも、より詳細に解析することが可能とな
る。
【0012】
【実施例】以下、本発明の詳細を図示した実施例によっ
て説明する。
【0013】まず、図1を用いて本発明の実施例で用い
られる製品のID(識別子)について説明する。製品I
Dは、製品の製造来歴等の情報をコード化したものであ
る。このコードをもとにして、生産管理、進捗度管理、
品質管理等が行われるようになっている。
【0014】上記製品IDの付け方について説明する。
本発明の実施例では、製品IDは、ウェハID101
と、チップID102と、パッケージのID103(以
下、これをマーク103と称す)とからなっている。
【0015】ウェハID101は、品種名、前工程ロッ
トNO、ウェハNO、前工程ライン名より構成する。チ
ップID102は、品種名、前工程ロットNO、ウェハ
NO、チップNO(ウェハ内チップ座標)、前工程ライ
ン名より構成する。マーク103は、品種名、前工程ロ
ットNO、ウェハNO、チップNO、前工程ライン名、
組立ライン名、組立ロットNO、選別ライン名、選別ロ
ットNO、出荷日(週)、出荷日(曜日)より構成す
る。これらのコード形態は、図1に示した通りである。
【0016】品種名は、アルファベット2文字で表さ
れ、各桁はアルファベットの大文字A〜小文字zによっ
て表現する。前工程ロットNOは、アルファベット3文
字で表され、初めの1文字は前工程にウェハを投入した
月を示し、アルファベットの大文字A〜Jで表現する。
また残りの2文字は、各桁アルファベットA〜zで表現
する。ウェハNOは、アルファベット1文字(A〜z)
で表される。前工程ライン名は、ウェハ製造を行ってい
る工場の生産ラインの名前であり、アルファベット1文
字(A〜z)で表される。
【0017】チップNOは、図2に示すように、ウェハ
200のオリフラを下にして、X軸(横軸)、Y軸(縦
軸)を取り、例えば、原点からX軸方向に4チップ目、
Y軸方向に3チップ目のチップは、(C,D)というよ
うに、アルファベット2文字(A〜z)で表現する。
【0018】また、組立ライン名は、上記した前工程ラ
イン名と同様のルールで表現する。組立ロットNOは、
アルファベット3文字で表し、初めの1文字は組立工程
にチップを投入した月を示し、A〜Jで表現する。また
残りの2文字は、各桁アルファベットA〜zで表現す
る。選別ライン名は、チップをアクセス速度と消費電力
を基にグレード分けする工程のライン名で、アルファベ
ット1文字で表す。選別ロットNOは、アルファベット
3文字で表され、初めの1文字は選別工程にチップを投
入した月を示し、A〜Jで表現する。また残りの2文字
は、各桁アルファベットA〜zで表現する。出荷日
(週)は、アルファベット1文字(A〜z)で表現し、
1年を週で表す。例えば、1993年2月20日は、そ
の年の第8週なので、Hで表す。また、出荷日(曜日)
は、数字1文字(1〜7)で表現する。例えば水曜日な
らば、3と表現する。
【0019】以上のルールで、各ID101〜103の
詳細を表現する。各項目の並べ方は、図1の「コードの
意味の欄」に示す。また各項目は、単にアルファベット
等で表現してあるだけで、その詳細は、各項目毎に対応
表があり、その内容は、データベースに登録されてい
る。例えば、品種名の場合は、図3に示すような対応表
になる。
【0020】次に、IDの付与方式として、レーザや電
子ビーム等を用いてウェハやチップの表面に刻印する方
法、パッケージの表面に印刷する方法、および、チップ
(もしくは製品)内に専用記憶領域を持たせ、その領域
内にID等の必要な情報を電気的に書き込む方法につい
て説明する。
【0021】レーザマーキングの場合、例えば、炭酸ガ
スやYAGレーザ(イットリウムアルミニウムガーネッ
トレーザ)等を用いて行うと効果的である。また、レー
ザ等によるIDの刻印は、図4に示すように、文字マス
クを用いて行なうか(図示の例では、レーザビーム40
1を、ガラスマスク402およびイメージレンズ403
を介してチップ400に照射している)、あるいは、図
示していないが、マスクを用いずスキャンしながら刻印
する。マスクを用いる方法は、量産製品に適しており、
スキャンして刻印する方法は、多品種少量製品に対して
有効である。なお、製造工程中に、製造工程中の写真蝕
刻法を用いてIDを刻印する際に、露光装置のマスクに
液晶のマスク形成装置を用いれば、チップ個々で異なる
IDの記号の形成が容易に行える。
【0022】また、電気的にID情報を記憶させる場
合、半導体ウェハの周辺部(チップが刻まれていない部
分)や各チップにEEPROM(Electoric Erasible R
ead Only Memory )等の専用メモリを設け、そこに情報
を記憶させる。この方法は、専用メモリに情報を記憶さ
せるので、ID以外にも必要な情報を保持することがで
きる。例えば、各チップの電気的特性の検査後、この検
査結果情報等を含めてID情報とともにチップの識別子
専用記憶領域に情報を書き込むことも可能である。ある
いは、パッケージ化した製品の出荷前最終電気特性検査
時に、この検査と同時に、製品の識別子専用記憶領域
へ、ID情報とともに最終電気特性検査情報等を書き込
むことも可能である。
【0023】なお、電気的にID情報を記憶させた場合
には、書き込んだID情報は、読み出し専用ピン、また
は、読み出し専用命令(半導体装置の動作状態に関与し
ない特殊な命令)によって、読み出されるようにされ
る。
【0024】次に、各IDの刻印位置と刻印するタイミ
ングについて説明する。
【0025】前記ウェハID101の場合、図5の
(a)に示すように、ウェハ200の表面のパターンが
刻まれている部位の周辺部分(ウェハ表面周辺のパター
ンを形成していない領域)501、または、図5の
(b)に示すように、ウェハ200の側面部分502に
ID101を刻む(印す)。IDを刻む時期は、前工程
ラインにロットを投入し、ウェハにおける第一処理を行
う直前のタイミングとすることが望ましい。この時期に
ウェハID101を入れることで、以後ウェハとして処
理された時の情報を枚葉で管理することができる。
【0026】また、前記チップID102の場合、図6
の(a)に示すように、チップ400の裏面(成膜等の
処理がされていない側の面)601、あるいは、図6の
(b)に示すように、チップ400の側面602、ある
いは、図6の(c)に示すように、チップ400の表面
における周辺回路が作りこまれている部分の外側部分
(チップ表面の回路を形成していない領域)503に、
チップID102を刻む(印す)。チップID102を
刻む時期としては、プローブ検査の直前のタイミングと
することが望ましい。こうする所以は、プローブ検査
は、ウェハ内の全チップに対して電気的に特性を測定す
るので、これ以後は、チップ単位の管理が必要になるか
らである。
【0027】例えばチップID102は、最終パッシベ
ーションの際、液晶マスク等を用いて、各チップ400
にID102を刻印する。この場合には、図7に示すよ
うに、保護膜701をつけた後にチップID102を入
れるので、ボンディングパッド702以外の領域なら
ば、保護膜701の下に回路パタ−ンが存在していて
も、製品特性に何の影響も受けない。したがって、最終
パッシベーションの際にチップID102を印すように
なすと、図6の(c)以外のチップ600の表面領域で
もチップID102の刻印が可能となり、これによりチ
ップID102の文字を大きく書き入れることができる
ので、ID認識を容易に行えるようになる。
【0028】また前記マーク103は、図8に示すよう
に、製品800のパッケージ(封止材)801の表面に
印刷によって付与する。このマーク103の印刷の時期
は、各製品800のアクセス速度や消費電力(パワ−)
によって製品800を選別した後の、適宜時点とする。
印刷は公知の適宜手法が採用可能である。なお、マーク
103の付与は、印刷以外にも、場合によってはレーザ
ビーム等を用いたID付与手法も採用可能である。
【0029】このマーク103には、前記したように組
立ロットNO、選別ライン名、選別ロットNOが含まれ
ているので、異なるロット間のウェハにまたがって新た
にロットを作っても容易に対処可能であり、しかもこの
際、同一の選別ロットNO等の製品であっても、前工程
の情報が併せてマーク103に含まれているため、不良
解析等に際し確実・充分な情報を持つものとなってい
る。
【0030】また、ID情報を電気的に記憶させる場
合、専用の記憶領域に書き込むが、このときパッケ−ジ
後のマーク情報を入力可能にするため、パッケージ化さ
れた製品のテスタのテストプログラムに専用ピンを用い
て、ID情報(マーク情報)を書き込みするプログラム
を追加すれば、ID情報(マーク情報)の書き込みとテ
ストとが同時に行える。また、書き込んだ情報を読み出
す場合、図9に示すように、ID情報の書き込み専用ピ
ン901と読み出し専用ピン902とを1本づつ設け
る。そして、電気的に書き込んだID情報(マーク情
報)の内容を参照する場合、この読み出し専用ピン90
2より情報を呼び出し、内容を表示装置904に出力す
る。このときの出力は、専用のプロ−ブ903等を用い
て読み出し、表示装置904に出力する。なお、各チッ
プの識別子専用記憶領域に前記チップID情報を書き込
むことも、勿論可能である。
【0031】次に、本発明の実施例で用いられる前記し
た製品IDの管理解析システムの構成について説明す
る。図10は本発明の実施例に係る製品IDの管理解析
システムの構成図である。
【0032】図10に示した本システムは、製造条件デ
ータベース(以下、DBと略す)1001と、設備条件
DB1002と、検査規格値のDB1003と、製造仕
様書の情報が入ったDB1004と、各工程で測定した
データが蓄積されているDB1005と、設計情報DB
1006と、各製造ラインの記号と実際のライン名の対
応をとるための情報が入ったDB1007と、各品種名
と品種名を表す記号の対応をとるための情報が入ったD
B1008と、各ロットを示す記号と実際のロットNO
の対応をとるための情報が入ったDB1009と、各ウ
ェハを示す記号と実際のウェハNOの対応をとるための
情報が入ったDB1010と、解析した結果を蓄積して
おくノウハウDB1011と、各情報とIDを対応付け
かつ各種の解析を行うID管理システム1012とから
なる。各種情報は、図10に示すように、おたがいのや
り取りが可能である。
【0033】本発明では、前記のIDを用いることによ
り、以下の作業が可能となる。
【0034】まず、プローブ検査の結果より、不良発生
工程および不良原因の究明を行う方法について説明す
る。
【0035】プローブ検査における歩留りが急激に低下
するなど異常が発生した場合、まず異常が発生したウェ
ハのプローブ検査で、どのような不良が発生しているか
等を確認する。
【0036】プローブ検査の場合、図11に示すよう
な、メモリチップ内のメモリセル1つ1つの動作を確認
した結果を示すフェイルビットマップ1100と、図1
2に示すような、チップの電気特性を調べた結果を示す
カテゴリマップ1200とが、検査結果データとされ
る。そして、この両マップを用いて、不良内容や不良発
生位置を確認し、不良原因の推定を行う。
【0037】例えば、フェイルビットマップ1100に
よって、異物や外観起因の不良と推定した場合、作業者
は前記図10のシステムにおいて、前記ウェハIDをキ
ーにして、どの工程でそれぞれの検査が行われたか、異
物検査データ、外観検査データそれぞれのDB(データ
ベース)を検索し、所望のデータをシステムの表示装置
上に呼び出す。
【0038】すると、図13に示すような、検査工程の
一覧表1300が表示装置上に表示される。同図におい
て、横軸は工程名1301、縦軸は検査名1302であ
る。一覧表1300の中で○印1303が付いている工
程は、その検査名欄の検査を行ったことを意味してい
る。例えば、異物検査は、「A工程」1304、「C工
程」1305、・・・で行われている。
【0039】そして、作業者がマウス等で○印の付いて
いる欄をピックし、画面上で「グラフ」1306、「マ
ップ」1307、「データ」1308の何れかのボタン
を選択すれば、所望のデータが表示される。
【0040】例えば、異物の「A工程」の欄1304を
ピックし、「マップ」1307と表示されたボタンを選
択すると、図14に示すような、異物マップ1400が
表示される。この異物マップ1400により、作業者は
異物の発生状況を確認することができる。
【0041】また、異物がどこの行程で発生したかを統
計的に解析する場合には、図13の一覧表1300で異
物検査を行った全ての工程を選択し、「グラフ」130
6のボタンをピックすると、図15に示すような、異物
の発生来歴グラフ1500が表示される。この異物の発
生来歴グラフ1500より、何処の工程でどのような異
物がどのくらい発生したかを、即時に把握できる。そし
てこの後、発生した異物の位置を確認する場合には、図
14の異物マップ1400を用いて解析すればよいこと
になる。
【0042】また、図13の一覧表1300で、異なる
検査のデータを複数選択して、マップ表示させることに
より、異なるデータの発生位置の比較を容易に行えるよ
うにもなっている。
【0043】例えば、異物検査の「A工程」の欄130
4と外観検査の「B工程」の欄1309とを選択し、
「マップ」1306のボタンをピックすると、図16に
示すような、異物検査データと外観検査データとを同一
ウェハ上に併せて表示させたマップ1600が出力され
る。このとき、マップ1600中の例えばチップ領域1
601のように、異物と外観(外観不良)のデータが重
なって表示されている場合には、その位置の外観不良
は、「A工程」以前の工程で、同位置に異物が付着した
ために発生したと、容易に不良原因の推定および不良発
生工程の絞り込みが可能となる。
【0044】次に、組立工程で異常が発生した場合の、
原因究明方法について説明する。
【0045】例えば、エージング工程、つまり熱劣化試
験を行う工程で、不良が発生した場合、その不良の大半
は、前工程に原因がある考えられている。ウェハをダイ
シングして作られたチップの原因究明方法としては、以
下の方法がある。
【0046】まず、作業者は前記図10のシステムにお
いて、チップIDをキーとして、DB(データベース)
を検索し、当該チップが含まれているウェハの製造来歴
情報を、一覧表としてシステムの表示装置上に呼び出
す。そして、表示された一覧表を基に、作業者は、エー
ジング工程で良品となったチップの製造来歴と不良とな
ったチップの製造来歴とを比較し、相違点を抽出し、原
因究明を行うようにされる。
【0047】また、上記で行った解析結果はノウハウと
して、前記ノウハウDB1011に蓄積される。以後は
このノウハウを用いて、前工程の時点で組立工程のエー
ジング不良率の予測が可能となる。従って、後工程の投
入量の制御が可能となるので、余剰品の削減および効率
的な生産が行える。
【0048】また、選別工程では、アクセス速度や消費
電力によってチップのグレード分けを行っている。顧客
の注文するグレードの製品を効率良く生産するための方
法としては、以下の方法がある。
【0049】まず、前記図10のシステムにおいて、前
記チップIDをキーとして、高グレード品と低グレード
品の製造来歴情報をDBより呼び出し、一覧表としてシ
ステムの表示装置上に表示させる。そして、この表示さ
れた一覧表をもとに、相違点の抽出および解析を行い、
原因となる項目の適正化を図るようにされる。
【0050】斯様に、システムの表示装置上には製造来
歴情報として、製造条件、設備条件、測定結果といった
ような、同じ表に条件とその条件に従って製造した結果
とが併せて表示されるので、試作時期や量産立ち上げ時
期において、ある条件を設定して製造した場合、その結
果を即時に確認できるので、各条件の値を決定する期間
(時間)を大幅に短縮することが可能となる。
【0051】また、製造途中で不良が発生した場合、例
えば、後工程で発生した不良で、その不良を引き起こし
た原因が前工程にあった場合には、製造来歴の一覧表を
確認することで、即時に不良原因を摘出できるので、解
析時間の大幅な短縮が図れることになる。
【0052】次に、顧客に渡った製品に不良が発生した
場合など、顧客クレームを対処する方法について説明す
る。
【0053】まず、顧客より不良となった製品およびク
レーム内容を回収し、製品のパッケージ上に記載された
前記マークを手がかりに、前記図10のシステムにおい
て、当該チップの後工程製造来歴情報を、DBから検索
して呼び出し、表示装置上に一覧表として表示させる。
そして、呼び出した後工程の製造来歴情報より、不良原
因と思われる工程の諸項目を抽出し、原因究明を行うよ
うにされる。
【0054】また、前工程に不良原因があると判断した
場合は、前記図10のシステムにおいて、前記チップI
Dをキーとして、前工程の製造来歴情報をDBから検索
して呼び出し、表示装置上に一覧表として表示させる。
そして、呼び出された情報より不良発生工程および諸項
目を抽出し、詳細解析を行い、不良原因および不良発生
工程の特定をするようにされる。
【0055】また、不良原因を早期に見つける方法とし
て、クレームのあったチップと同一品種および同一ロッ
ト/同一ウェハ内で良品チップがあるかを調べ、この良
品チップの製造来歴情報とクレームのあったチップの製
造来歴情報とを呼び出して、両者を比較することで相違
点の摘出をし、不良原因の究明をすることもできる。
【0056】また、顧客からクレームのあったチップの
ウェハIDをキーに、当該チップと同一ウェハおよび同
一ロット、更には、当該チップとほぼ同一時期に製造し
た同一品種で別ロット内にあるチップについて、異常が
発生する恐れがないかどうかを調べ、異常が発生する可
能性があるチップについては、ID情報を手がかりに異
常が発生する可能性があるチップが渡った顧客を検索
し、異常が発生したこともしくは発生する可能性がある
ことを、顧客に警告ないしは通知することができる。こ
れにより、顧客に対する信用度を上げることができる。
【0057】上述したように、本実施例のシステムを用
いることによって、前記したIDをキーとして、組立製
造ライン、組立条件、組立時期、ウェハプロセス製造ラ
イン、製造時期、製造ロット、製造ウェハ、製造ウェハ
位置の情報を順次検索でき、この検索情報から、不良と
なった製品の製造来歴である処理工程、製造装置、製造
条件、製造結果、検査結果を順次検索できる。また、こ
の検索情報から、同一製造ロットの販売先を検索・特定
して、不良発生状況を販売先に知らせることができる。
【0058】また、本実施例のシステムを用いることに
よって、製造途中の工程での検査において不良となった
製品のIDをキーとして、検査工程の前に製造した工程
の処理工程、製造装置、製造条件、製造結果、検査結果
を検索できる。さらに、これと同時に、不良製品が処理
された時と略同時に処理した別製品の製造装置、製造条
件、製造結果、検査結果を合わせて検索できる。
【0059】
【発明の効果】以上のように本発明によれば、顧客のク
レームに対して迅速に不良原因を報告できるので、顧客
へのサービスが向上する。また、製造工程内で発生した
不良に対しても、早期に原因を解析し対策できるので、
歩留りを早期に向上できる。さらに、解析した結果はノ
ウハウとして蓄積できるので、前の工程で製造した途中
の検査データや製造データから、最終の歩留りを予測で
き、生産量に合わせて製造量を制御できる。総じて、本
発明によれば、生産効率の高い製造が可能となり、その
産業的価値は多大である。
【図面の簡単な説明】
【図1】本発明の実施例で用いられる製品(半導体装
置)のID(識別子)のコード内容を示す説明図であ
る。
【図2】ウェハ上に配列されたチップの位置座標(チッ
プNOたるウェハ内チップ座標)を示す説明図である。
【図3】本発明の実施例で用いられる製品(半導体装
置)の品種名記号とその内容との対応関係の1例を示す
説明図である。
【図4】本発明の実施例で用いられるレーザマーキング
によるIDの付与手法の1例を示す説明図である。
【図5】本発明の実施例によるウェハにおけるウェハI
Dの付与領域の例を示す説明図である。
【図6】本発明の実施例によるチップにおけるチップI
Dの付与領域の例を示す説明図である。
【図7】本発明の実施例による保護膜形成後のチップに
おけるチップIDの付与領域の1例を示す説明図であ
る。
【図8】本発明の実施例によるパッケージ化された製品
におけるパッケージID(マーク)の付与領域の1例を
示した図である。
【図9】本発明の実施例で用いられる、専用の記憶領域
に電気的にID情報を書き込んだ製品から、ID情報を
読み出して表示する構成の概要を示す説明図である。
【図10】本発明の実施例で用いられる製品IDの管理
解析システムの構成を示す説明図である。
【図11】プローブ検査によるフェイルビットマップの
1例を示す説明図である。
【図12】プローブ検査によるカテゴリマップの1例を
示す説明図である。
【図13】図10のシステムの表示装置上に表示され
た、検査工程の一覧表の1例を示す説明図である。
【図14】図10のシステムの表示装置上に表示され
た、異物マップの1例を示す説明図である。
【図15】図10のシステムの表示装置上に表示され
た、異物の発生来歴グラフの1例を示す説明図である。
【図16】図10のシステムの表示装置上に表示され
た、異物検査データと外観検査データとを同一ウェハ上
に併せて表示させたマップの1例を示す説明図である。
【符号の説明】
101 ウェハID 102 チップID 103 マーク(パッケージのID) 200 ウェハ 400 チップ 401 レーザビーム 402 ガラスマスク 403 イメージレンズ 501、502 ウェハにおけるID付与領域 601、602、603 チップにおけるID付与領域 701 保護膜 702 ボンディングパッド 800 製品 801 パッケージ(封止材) 901 ID情報の書き込み専用ピン 902 ID情報の読み出し専用ピン 904 表示装置 1001 製造条件データベース 1002 設備条件データベース 1003 検査規格値のデータベース 1004 製造仕様書の情報が入ったデータベース 1005 各工程で測定したデータが蓄積されているデ
ータベース 1006 設計情報データベース 1007 各製造ラインの記号と実際のライン名の対応
をとるための情報が入ったデータベース 1008 各品種名と品種名を表す記号の対応をとるた
めの情報が入ったデータベース 1009 各ロットを示す記号と実際のロットNOの対
応をとるための情報が入ったデータベース 1010 各ウェハを示す記号と実際のウェハNOの対
応をとるための情報が入ったデータベース 1011 解析した結果を蓄積しておくノウハウデータ
ベース 1012 ID管理システム 1100 フェイルビットマップ 1200 カテゴリマップ 1300 検査工程の一覧表 1400 異物マップ 1500 異物の来歴グラフ 1600 異物検査データと外観検査データとを同一ウ
ェハ上に併せて表示させたマップ

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも半導体装置の製造順を示す情
    報を含む識別子を、半導体装置自身に付与したことを特
    徴とした半導体装置。
  2. 【請求項2】 請求項1記載において、 前記識別子には、製造カレンダー情報、製造ライン名情
    報が含まれることを特徴とした半導体装置。
  3. 【請求項3】 請求項1記載において、 前記識別子には、半導体装置の製造プロセス中の半導体
    装置の製造位置の情報が含まれることを特徴とした半導
    体装置。
  4. 【請求項4】 請求項1記載において、 前記識別子を、製造工程中の写真蝕刻法を用いて、半導
    体装置のチップ上に付与したことを特徴とした半導体装
    置。
  5. 【請求項5】 請求項1記載において、 前記識別子を、製造工程中の写真蝕刻法を用いて、半導
    体装置の製造工程途中の最終保護膜形成後の該保護膜上
    に付与したことを特徴とした半導体装置。
  6. 【請求項6】 請求項1記載において、 半導体装置の製造プロセス中の識別子と、半導体装置の
    組立工程の識別子とを、半導体装置の組立後の封止材
    (パッケージ)上に付与したことを特徴とした半導体装
    置。
  7. 【請求項7】 請求項1記載において、 前記識別子は、半導体装置内部の記憶領域に識別子情報
    として記憶させ、この識別子情報は、半導体装置の動作
    状態に関与しない特殊な命令により読み出せるようにし
    たことを特徴とした半導体装置。
  8. 【請求項8】 半導体装置にその製造情報を示す識別子
    を付与する識別子付与方法であって、 半導体装置の製造工程途中の最終保護膜形成後の保護膜
    上に、写真蝕刻法で前記識別子を形成し、この識別子は
    半導体装置単位に異なるように形成することを特徴とし
    た半導体装置の識別子付与方法。
  9. 【請求項9】 請求項8記載において、 露光装置のマスク、に液晶のマスクパターン形成装置を
    用いることを特徴とした半導体装置の識別子付与方法。
  10. 【請求項10】 半導体装置にその製造情報を示す識別
    子を付与する識別子付与方法であって、 半導体装置の電気的特性の検査後、該検査結果を踏まえ
    て当該半導体装置の組立前に、当該半導体装置に光もし
    くは電子エネルギを制御して前記識別子を付与すること
    を特徴とした半導体装置の識別子付与方法。
  11. 【請求項11】 半導体装置にその製造情報を示す識別
    子を付与する識別子付与方法であって、 半導体装置の組立後の出荷前最終電気特性検査時に、こ
    の検査と同時に当該半導体装置の識別子を、当該半導体
    装置内の識別子専用記憶領域に電気的に書き込むことを
    特徴とした半導体装置の識別子付与方法。
  12. 【請求項12】 請求項11記載において、 前記識別子の情報は、読み出し専用ピンまたは読み出し
    専用命令によって読み出し、読み出したデータは表示装
    置に表示可能とされたことを特徴とした半導体装置の識
    別子付与方法。
  13. 【請求項13】 その製造情報を示す識別子が付与され
    た半導体装置の不良解析方法であって、 不良を発生した半導体装置の識別子から、組立製造ライ
    ン、組立条件、組立時期、ウェハプロセス製造ライン、
    製造時期、製造工程順、製造装置、製造ウェハ、製造ウ
    ェハ位置の情報を順次検索できるようになし、不良の原
    因となった工程、製造装置、製造条件を特定できるよう
    にしたことを特徴とする半導体装置の不良解析方法。
  14. 【請求項14】 その製造情報を示す識別子が付与され
    た半導体装置の不良解析方法であって、 不良を発生した半導体装置の識別子から、組立製造ライ
    ン、組立条件、組立時期、ウェハプロセス製造ライン、
    製造時期、製造ロット、製造ウェハ、製造ウェハ位置の
    情報を順次検索できるようになし、この検索情報から、
    不良となった製品の製造来歴である処理工程、製造装
    置、製造条件、製造結果、検査結果を順次検索できるよ
    うにしたことを特徴とする半導体装置の不良解析方法。
  15. 【請求項15】 その製造情報を示す識別子が付与され
    た半導体装置の不良解析方法であって、 不良を発生した半導体装置の識別子から、組立製造ライ
    ン、組立条件、組立時期、ウェハプロセス製造ライン、
    製造時期、製造ロット、製造ウェハ、製造ウェハ位置の
    情報を順次検索できるようになし、この検索情報から、
    同一製造ロットの販売先を検索・特定して、不良発生状
    況を販売先に知らせることを可能としたことを特徴とす
    る半導体装置の不良解析方法。
  16. 【請求項16】 その製造情報を示す識別子が付与され
    た半導体装置の不良解析方法であって、 製造途中の工程での検査において不良となった製品の識
    別子から、該検査工程の前に製造した工程の処理工程、
    製造装置、製造条件、製造結果、検査結果を検索できる
    ようになすと共に、前記不良製品が処理された時と略同
    時に処理した別製品の製造装置、製造条件、製造結果、
    検査結果を合わせて検索できる手段を設け、前記不良製
    品による検索結果と前記別製品による検索結果とを比較
    し、同一条件で結果の異なるものを抽出するようにした
    ことを特徴とする半導体装置の不良解析方法。
  17. 【請求項17】 請求項16記載において、 前記別製品となる検索対象は、前記不良製品と同一工程
    順で製造した製品群とされることを特徴とする半導体装
    置の不良解析方法。
JP12763994A 1994-06-09 1994-06-09 半導体装置およびその識別子付与方法およびその不良解析方法 Pending JPH07335510A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12763994A JPH07335510A (ja) 1994-06-09 1994-06-09 半導体装置およびその識別子付与方法およびその不良解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12763994A JPH07335510A (ja) 1994-06-09 1994-06-09 半導体装置およびその識別子付与方法およびその不良解析方法

Publications (1)

Publication Number Publication Date
JPH07335510A true JPH07335510A (ja) 1995-12-22

Family

ID=14965077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12763994A Pending JPH07335510A (ja) 1994-06-09 1994-06-09 半導体装置およびその識別子付与方法およびその不良解析方法

Country Status (1)

Country Link
JP (1) JPH07335510A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US5940300A (en) * 1996-12-12 1999-08-17 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for analyzing a fabrication line
EP1027675A1 (en) * 1997-03-24 2000-08-16 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
JP2003178940A (ja) * 2002-10-02 2003-06-27 Oki Electric Ind Co Ltd 工程管理システム及び工程管理方法
DE10216874A1 (de) * 2002-04-17 2003-07-10 Infineon Technologies Ag Verfahren zum Ablegen einer Information auf einem Halbleiter-Chip eines Wafers sowie Halbleiter-Chip
JP2007059948A (ja) * 2006-11-27 2007-03-08 Oki Electric Ind Co Ltd 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。
US7569402B2 (en) 2003-10-21 2009-08-04 Seiko Epson Corporation Chip data providing system and chip data providing server used therefore
JP2013545266A (ja) * 2010-10-04 2013-12-19 サンディスク セミコンダクター (シャンハイ) カンパニー, リミテッド 個別部品後方追跡可能性および半導体装置前方追跡可能性
JP2015146418A (ja) * 2015-01-08 2015-08-13 サンディスク セミコンダクター (シャンハイ) カンパニー, リミテッドSandisk Semiconductor (Shanghai)Co., Ltd. 個別部品後方追跡可能性および半導体装置前方追跡可能性
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2019510218A (ja) * 2016-04-04 2019-04-11 ソレク ニュークリア リサーチ センターSoreq Nuclear Research Center Xrfをマーキングし、電子システムのxrfを読み取る方法及びシステム
US11029267B2 (en) 2016-04-04 2021-06-08 Security Matters Ltd. Method and a system for XRF marking and reading XRF marks of electronic systems
CN113378597A (zh) * 2021-06-18 2021-09-10 通富微电子股份有限公司 捡片蓝膜检查***和检查方法
CN113420578A (zh) * 2021-06-18 2021-09-21 通富微电子股份有限公司 划片蓝膜检查***和检查方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940300A (en) * 1996-12-12 1999-08-17 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for analyzing a fabrication line
EP1027675A1 (en) * 1997-03-24 2000-08-16 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
EP1027675A4 (en) * 1997-03-24 2007-05-09 Micron Technology Inc METHOD FOR THE CONTINUOUS, NON-LOSED MANUFACTURE OF INTEGRATED CIRCUITS
US7555358B2 (en) 1997-03-24 2009-06-30 Micron Technology, Inc. Process and method for continuous, non lot-based integrated circuit manufacturing
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
USRE45931E1 (en) 1999-11-29 2016-03-15 Renesas Electronics Corporation Method of manufacturing a semiconductor device
DE10216874A1 (de) * 2002-04-17 2003-07-10 Infineon Technologies Ag Verfahren zum Ablegen einer Information auf einem Halbleiter-Chip eines Wafers sowie Halbleiter-Chip
JP2003178940A (ja) * 2002-10-02 2003-06-27 Oki Electric Ind Co Ltd 工程管理システム及び工程管理方法
US7569402B2 (en) 2003-10-21 2009-08-04 Seiko Epson Corporation Chip data providing system and chip data providing server used therefore
JP2007059948A (ja) * 2006-11-27 2007-03-08 Oki Electric Ind Co Ltd 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。
JP2013545266A (ja) * 2010-10-04 2013-12-19 サンディスク セミコンダクター (シャンハイ) カンパニー, リミテッド 個別部品後方追跡可能性および半導体装置前方追跡可能性
TWI570874B (zh) * 2010-10-04 2017-02-11 晟碟半導體(上海)有限公司 用於追蹤半導體封裝之系統及方法
US10229886B2 (en) 2010-10-04 2019-03-12 Sandisk Semiconductor (Shanghai) Co. Ltd. Discrete component backward traceability and semiconductor device forward traceability
JP2015146418A (ja) * 2015-01-08 2015-08-13 サンディスク セミコンダクター (シャンハイ) カンパニー, リミテッドSandisk Semiconductor (Shanghai)Co., Ltd. 個別部品後方追跡可能性および半導体装置前方追跡可能性
JP2019510218A (ja) * 2016-04-04 2019-04-11 ソレク ニュークリア リサーチ センターSoreq Nuclear Research Center Xrfをマーキングし、電子システムのxrfを読み取る方法及びシステム
US10607049B2 (en) 2016-04-04 2020-03-31 Soreq Nuclear Research Center Method and a system for XRF marking and reading XRF marks of electronic systems
US11029267B2 (en) 2016-04-04 2021-06-08 Security Matters Ltd. Method and a system for XRF marking and reading XRF marks of electronic systems
CN113378597A (zh) * 2021-06-18 2021-09-10 通富微电子股份有限公司 捡片蓝膜检查***和检查方法
CN113420578A (zh) * 2021-06-18 2021-09-21 通富微电子股份有限公司 划片蓝膜检查***和检查方法

Similar Documents

Publication Publication Date Title
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
US5256578A (en) Integral semiconductor wafer map recording
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
US5539752A (en) Method and system for automated analysis of semiconductor defect data
JP4951811B2 (ja) 半導体装置の製造方法
US6274395B1 (en) Method and apparatus for maintaining test data during fabrication of a semiconductor wafer
US6362013B1 (en) Semiconductor inspection apparatus and method of specifying attributes of dies on wafer in semiconductor inspection apparatus
JPS6010641A (ja) 半導体装置の製造方法
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
KR100389135B1 (ko) 웨이퍼 디펙트 소스의 성분별 불량칩수 표시 방법
JPH07235617A (ja) 半導体装置
JP2008108815A (ja) 不良原因設備特定システム
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
JP2000228341A (ja) 半導体集積回路
KR20020061677A (ko) 광학적 문자 인식을 통한 반도체 제품의 마킹 결함 검사방법
JPH08213464A (ja) 識別機能付半導体集積回路
JPH1096882A (ja) 物流制御システム
JP2952882B2 (ja) Icウェハ及びicの良否識別方法
JPH09306873A (ja) ウェーハの分割システム
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
JPS6247142A (ja) 半導体装置のマ−キング法
JPH10339943A (ja) 半導体装置の製造方法
JP2000164666A (ja) 検査システム、解析ユニット及び電子デバイスの製造方法
JPH0845800A (ja) 半導体ウエハおよびその識別方法
JPH1145839A (ja) 半導体装置及びその製造方法