JPH1123648A - Ｉｃ試験装置のテストヘッド - Google Patents
Ｉｃ試験装置のテストヘッドInfo
- Publication number
- JPH1123648A JPH1123648A JP9190410A JP19041097A JPH1123648A JP H1123648 A JPH1123648 A JP H1123648A JP 9190410 A JP9190410 A JP 9190410A JP 19041097 A JP19041097 A JP 19041097A JP H1123648 A JPH1123648 A JP H1123648A
- Authority
- JP
- Japan
- Prior art keywords
- pin card
- circuit
- dut
- relay
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ピンカードとＩＣソケットとを直接に接続さ
せることにより、ピンカードとＩＣソケット間の介在物
を無くし、ピンカードに実装された回路からＤＵＴまで
の距離を最短にすると共に、接続箇所を少なくしてイン
ピーダンスの整合を保ち、高周波試験の測定精度を向上
させるＩＣ試験装置のテストヘッドを提供する。 【解決手段】 ＤＵＴ１１の試験をするために、ＤＵＴ
ボード１８に実装したＩＣソケット１３に、ピンカード
１４をくわえ込ませることにより、ピンカード１４を直
接に接続させる。これにより、ＩＣソケット１３とピン
カード１４の間に介在物が無くなり、ピンカード１４の
回路からＤＵＴ１１までの距離を最短にできると共に、
接触箇所も減少するので、インピーダンス整合がとれ、
高周波試験を行う場合の精度が向上する。
せることにより、ピンカードとＩＣソケット間の介在物
を無くし、ピンカードに実装された回路からＤＵＴまで
の距離を最短にすると共に、接続箇所を少なくしてイン
ピーダンスの整合を保ち、高周波試験の測定精度を向上
させるＩＣ試験装置のテストヘッドを提供する。 【解決手段】 ＤＵＴ１１の試験をするために、ＤＵＴ
ボード１８に実装したＩＣソケット１３に、ピンカード
１４をくわえ込ませることにより、ピンカード１４を直
接に接続させる。これにより、ＩＣソケット１３とピン
カード１４の間に介在物が無くなり、ピンカード１４の
回路からＤＵＴ１１までの距離を最短にできると共に、
接触箇所も減少するので、インピーダンス整合がとれ、
高周波試験を行う場合の精度が向上する。
Description
【０００１】
【発明の属する技術分野】この発明はＩＣ試験装置のテ
ストヘッド、特に被測定デバイス（以下ＤＵＴと略称す
る）である高速メモリ素子の高速機能試験やＤＣ試験を
行うＩＣ試験装置のテストヘッドに関する。
ストヘッド、特に被測定デバイス（以下ＤＵＴと略称す
る）である高速メモリ素子の高速機能試験やＤＣ試験を
行うＩＣ試験装置のテストヘッドに関する。
【０００２】
【従来の技術】一般に、ＩＣ試験装置は、図７に示すよ
うに、端末１（例えばＣＰＵ）と、パターン発生器２
と、判定器３と、ドライバー・コンパレータ回路４と、
高速機能試験用リレー５と、電源６と、終端抵抗器接続
用リレー７と、終端抵抗器８と、ＤＣ測定回路接続用リ
レー９と、ＤＣ測定回路１０を備え、ＤＵＴ１１の高速
機能試験とＤＣ測定試験を行う。
うに、端末１（例えばＣＰＵ）と、パターン発生器２
と、判定器３と、ドライバー・コンパレータ回路４と、
高速機能試験用リレー５と、電源６と、終端抵抗器接続
用リレー７と、終端抵抗器８と、ＤＣ測定回路接続用リ
レー９と、ＤＣ測定回路１０を備え、ＤＵＴ１１の高速
機能試験とＤＣ測定試験を行う。
【０００３】端末１は、パターン発生器２を介して、ド
ライバー・コンパレータ回路４のドライバー４Ａに接続
されていると共に、ドライバー・コンパレータ回路４の
コンパレータ４Ｂは、判定器３を介して、端末１に接続
され、ドライバー・コンパレータ回路４は、高速機能試
験用リレー５を介して、ＤＵＴ１１に接続されている。
ライバー・コンパレータ回路４のドライバー４Ａに接続
されていると共に、ドライバー・コンパレータ回路４の
コンパレータ４Ｂは、判定器３を介して、端末１に接続
され、ドライバー・コンパレータ回路４は、高速機能試
験用リレー５を介して、ＤＵＴ１１に接続されている。
【０００４】また、ＤＵＴ１１は、終端抵抗器接続用リ
レー７を介して、終端抵抗器８に接続され、終端抵抗器
８は、電源６に接続されている。
レー７を介して、終端抵抗器８に接続され、終端抵抗器
８は、電源６に接続されている。
【０００５】更に、ＤＵＴ１１は、ＤＣ測定回路接続用
リレー９を介して、ＤＣ測定回路１０に接続されてい
る。
リレー９を介して、ＤＣ測定回路１０に接続されてい
る。
【０００６】このような構成によるＩＣ試験装置は、端
末１からのプログラムに従って、次のような高速機能試
験とＤＣ測定試験を行う。
末１からのプログラムに従って、次のような高速機能試
験とＤＣ測定試験を行う。
【０００７】先ず、高速機能試験の動作を述べる。即
ち、高速機能試験を行う場合には、図７において、ＤＣ
測定回路接続用リレー９をオフ状態にしておいて、終端
抵抗器接続用リレー７をオンすることにより、ドライバ
ー・コンパレータ回路４からＤＵＴ１１までの信号ライ
ンの特性インピーダンスＺ0 に等しい抵抗値ＲE で終端
し、インピーダンス整合する。
ち、高速機能試験を行う場合には、図７において、ＤＣ
測定回路接続用リレー９をオフ状態にしておいて、終端
抵抗器接続用リレー７をオンすることにより、ドライバ
ー・コンパレータ回路４からＤＵＴ１１までの信号ライ
ンの特性インピーダンスＺ0 に等しい抵抗値ＲE で終端
し、インピーダンス整合する。
【０００８】この状態で、高速機能試験用リレー５をオ
ンし、端末１からのプログラムにより、入力信号がパタ
ーン発生器２に入力すると、プログラムに応じた周波数
の入力パターン信号が発生する。
ンし、端末１からのプログラムにより、入力信号がパタ
ーン発生器２に入力すると、プログラムに応じた周波数
の入力パターン信号が発生する。
【０００９】この入力パターン信号は、ドライバー・コ
ンパレータ回路４のドライバー４Ａに入力して、設定電
圧まで増幅され、高速機能試験用リレー５を介して、Ｄ
ＵＴ１１へ入力する。
ンパレータ回路４のドライバー４Ａに入力して、設定電
圧まで増幅され、高速機能試験用リレー５を介して、Ｄ
ＵＴ１１へ入力する。
【００１０】この結果、得られた出力パターン信号は、
ＤＵＴ１１からドライバー・コンパレータ回路４のコン
パレータ４Ｂへ入力し、判定器３の比較により合否判定
が行われ、その合否結果が端末１に伝達され、記録され
る。
ＤＵＴ１１からドライバー・コンパレータ回路４のコン
パレータ４Ｂへ入力し、判定器３の比較により合否判定
が行われ、その合否結果が端末１に伝達され、記録され
る。
【００１１】次にＤＣ測定試験についての動作について
述べる。即ち、ＤＣ測定試験を行う場合には、終端抵抗
器接続用リレー７をオフ状態にし、終端抵抗器８からの
影響をなくし、また高速機能試験用リレー５もオフにし
する。
述べる。即ち、ＤＣ測定試験を行う場合には、終端抵抗
器接続用リレー７をオフ状態にし、終端抵抗器８からの
影響をなくし、また高速機能試験用リレー５もオフにし
する。
【００１２】この状態で、ＤＣ測定回路接続用リレー９
をオンすると、端末１からのプログラムにより、ＤＣ測
定回路からＤＵＴ１１へ電圧、または電流が印加され、
ＤＣ測定が行われ、その結果が端末１へ伝達される。
をオンすると、端末１からのプログラムにより、ＤＣ測
定回路からＤＵＴ１１へ電圧、または電流が印加され、
ＤＣ測定が行われ、その結果が端末１へ伝達される。
【００１３】以上のようなＩＣ試験装置において、従来
のテストヘッドは、図４〜図６に示す構成を備えてい
る。
のテストヘッドは、図４〜図６に示す構成を備えてい
る。
【００１４】即ち、ピンカード１４の表面と裏面には、
表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂ
が、それぞれ実装されている。
表側ピンカード回路１４Ａと裏側ピンカード回路１４Ｂ
が、それぞれ実装されている。
【００１５】このうち、表側ピンカード回路１４Ａは
（図５）、ドライバー・コンパレータ回路４と高速機能
試験用リレー５により構成されていると共に、ドライバ
ー・コンパレータ回路４と高速機能試験用リレー５は、
導電パターン１５により接続され、表側ピンカード回路
１４Ａは、金座１７に点接触させたポゴピン２０を介し
て、ベースボード１９に接続されている。
（図５）、ドライバー・コンパレータ回路４と高速機能
試験用リレー５により構成されていると共に、ドライバ
ー・コンパレータ回路４と高速機能試験用リレー５は、
導電パターン１５により接続され、表側ピンカード回路
１４Ａは、金座１７に点接触させたポゴピン２０を介し
て、ベースボード１９に接続されている。
【００１６】更に、ベースボード１９と、ＩＣソケット
１３を実装したＤＵＴボード１８とは、接続ケーブル１
６により接続され、これにより、前記表側ピンカード回
路１４ＡからＤＵＴ１１へのラインを構成している。
１３を実装したＤＵＴボード１８とは、接続ケーブル１
６により接続され、これにより、前記表側ピンカード回
路１４ＡからＤＵＴ１１へのラインを構成している。
【００１７】一方、裏側ピンカード回路１４Ｂは（図
６）、終端抵抗器接続用リレー７と終端抵抗器８とＤＣ
測定回路接続用リレー９とＤＣ測定回路１０により構成
され、これらの素子は、導電パターン１５により接続さ
れ、裏側ピンカード回路１４Ｂは、金座１７に点接触さ
せたポゴピン２０を介して、ベースボード１９に接続さ
れている。
６）、終端抵抗器接続用リレー７と終端抵抗器８とＤＣ
測定回路接続用リレー９とＤＣ測定回路１０により構成
され、これらの素子は、導電パターン１５により接続さ
れ、裏側ピンカード回路１４Ｂは、金座１７に点接触さ
せたポゴピン２０を介して、ベースボード１９に接続さ
れている。
【００１８】また、ベースボード１９と、ＩＣソケット
１３を実装したＤＵＴボード１８とは、接続ケーブル１
６により接続され、これにより、前記裏側ピンカード回
路１４ＢからＤＵＴ１１へのラインを構成している。
１３を実装したＤＵＴボード１８とは、接続ケーブル１
６により接続され、これにより、前記裏側ピンカード回
路１４ＢからＤＵＴ１１へのラインを構成している。
【００１９】更に、表側ピンカード回路１４Ａと裏側ピ
ンカード回路１４Ｂとは、ピンカード１４に形成された
スルーホール１２を介して、接続されている。
ンカード回路１４Ｂとは、ピンカード１４に形成された
スルーホール１２を介して、接続されている。
【００２０】換言すれば、図７に示すように、ドライバ
ー・コンパレータ回路４からＤＵＴ１１までのライン
は、終端抵抗器８からＤＵＴ１１のライン及びＤＣ測定
回路１０からＤＵＴ１１のラインに対して、ピンカード
１４上において、スルーホール１２を介して、接続され
ている。
ー・コンパレータ回路４からＤＵＴ１１までのライン
は、終端抵抗器８からＤＵＴ１１のライン及びＤＣ測定
回路１０からＤＵＴ１１のラインに対して、ピンカード
１４上において、スルーホール１２を介して、接続され
ている。
【００２１】このように、従来のテストヘッドは、ＩＣ
ソケット１３を実装したＤＵＴボード１８と、接続ケー
ブル１６を介してＤＵＴボード１８に接続されたベース
ボード１９と、ポゴピン２０を介してベースボード１９
に接続されたピンカード１４を備え、ピンカード１４
は、複数個のＤＵＴ１１に対応して、複数個取り付けら
れている（図４〜図５）。
ソケット１３を実装したＤＵＴボード１８と、接続ケー
ブル１６を介してＤＵＴボード１８に接続されたベース
ボード１９と、ポゴピン２０を介してベースボード１９
に接続されたピンカード１４を備え、ピンカード１４
は、複数個のＤＵＴ１１に対応して、複数個取り付けら
れている（図４〜図５）。
【００２２】そして、一般には、ＩＣ試験の場合、複数
個のＤＵＴ１１について、同時に高速機能試験やＤＣ測
定試験を行う。
個のＤＵＴ１１について、同時に高速機能試験やＤＣ測
定試験を行う。
【００２３】
【発明が解決しようとする課題】既述したように、従来
のテストヘッドにおいては（図４〜図６）、ピンカード
１４からＤＵＴ１１に至るライン上には、スルーホール
１２、ポゴピン２０、金座１７、ベースボード１９、接
続ケーブル１６が介在している。
のテストヘッドにおいては（図４〜図６）、ピンカード
１４からＤＵＴ１１に至るライン上には、スルーホール
１２、ポゴピン２０、金座１７、ベースボード１９、接
続ケーブル１６が介在している。
【００２４】従って、ピンカード１４に実装された回路
からＤＵＴ１１までの距離が長く、また、その間の接触
箇所も極めて多い。
からＤＵＴ１１までの距離が長く、また、その間の接触
箇所も極めて多い。
【００２５】このため、高速機能試験の際には、インピ
ーダンス不整合が生じ、反射により、測定精度が低くな
るという課題があった。
ーダンス不整合が生じ、反射により、測定精度が低くな
るという課題があった。
【００２６】この発明の目的は、ピンカードとＩＣソケ
ットとを直接に接続させることにより、ピンカードとＩ
Ｃソケット間の介在物を無くし、ピンカードに実装され
た回路からＤＵＴまでの距離を最短にすると共に、接続
箇所を少なくしてインピーダンスの整合を保ち、高周波
試験の測定精度を向上させるＩＣ試験装置のテストヘッ
ドを提供する。
ットとを直接に接続させることにより、ピンカードとＩ
Ｃソケット間の介在物を無くし、ピンカードに実装され
た回路からＤＵＴまでの距離を最短にすると共に、接続
箇所を少なくしてインピーダンスの整合を保ち、高周波
試験の測定精度を向上させるＩＣ試験装置のテストヘッ
ドを提供する。
【００２７】
【課題を解決するための手段】前記課題を解決するため
に、この発明は、ドライバー・コンパレータ回路４を、
高速機能試験用リレー５を介して、ＤＵＴ１１に接続
し、ＤＵＴ１１に、終端抵抗器接続リレー７を介して、
終端抵抗器８を接続すると共に、ＤＣ測定回路接続リレ
ー９を介して、ＤＣ測定回路１０を接続したＩＣ試験装
置において、前記ＤＵＴ１１を装着するＩＣソケット１
３が実装されたＤＵＴボード１８、及び前記ドライバー
・コンパレータ回路４と、高速機能試験用リレー５と、
終端抵抗器接続リレー７と、終端抵抗器８と、ＤＣ測定
回路接続リレー９と、ＤＣ測定回路１０が実装されたピ
ンカード１４を備え、ＩＣソケット１３が、ＤＵＴボー
ド１８を貫通し、ＩＣソケット１３に対して、ピンカー
ド１４が直接に接続されているという手段を提供する。
に、この発明は、ドライバー・コンパレータ回路４を、
高速機能試験用リレー５を介して、ＤＵＴ１１に接続
し、ＤＵＴ１１に、終端抵抗器接続リレー７を介して、
終端抵抗器８を接続すると共に、ＤＣ測定回路接続リレ
ー９を介して、ＤＣ測定回路１０を接続したＩＣ試験装
置において、前記ＤＵＴ１１を装着するＩＣソケット１
３が実装されたＤＵＴボード１８、及び前記ドライバー
・コンパレータ回路４と、高速機能試験用リレー５と、
終端抵抗器接続リレー７と、終端抵抗器８と、ＤＣ測定
回路接続リレー９と、ＤＣ測定回路１０が実装されたピ
ンカード１４を備え、ＩＣソケット１３が、ＤＵＴボー
ド１８を貫通し、ＩＣソケット１３に対して、ピンカー
ド１４が直接に接続されているという手段を提供する。
【００２８】従って、この発明の構成によれば、ピンカ
ード１４とＩＣソケット３が直接に接続されているの
で、ピンカード１４とＩＣソケット３の間に介在物が無
くなり、ピンカード１４に実装された回路からＤＵＴ１
１までの距離を最短にすると共に、接続箇所を少なくし
てインピーダンスの整合を保ち、高周波試験の測定精度
を向上させることがでできる。
ード１４とＩＣソケット３が直接に接続されているの
で、ピンカード１４とＩＣソケット３の間に介在物が無
くなり、ピンカード１４に実装された回路からＤＵＴ１
１までの距離を最短にすると共に、接続箇所を少なくし
てインピーダンスの整合を保ち、高周波試験の測定精度
を向上させることがでできる。
【００２９】
【発明の実施例の形態】以下、この発明を、実施の形態
により添付図面を参照して、説明する。図１〜図３は、
この発明の実施の形態を示す図であり、１１はＤＵＴ、
１３はＩＣソケット、１４はピンカード、１５は導電パ
ターン、１８はＤＵＴボードである。
により添付図面を参照して、説明する。図１〜図３は、
この発明の実施の形態を示す図であり、１１はＤＵＴ、
１３はＩＣソケット、１４はピンカード、１５は導電パ
ターン、１８はＤＵＴボードである。
【００３０】ＤＵＴボード１８には、複数個の開口部１
８Ａが形成され、各開口部１８Ａには、ＩＣソケット１
３が貫通し、ＩＣソケット１３は、ＤＵＴボード１８に
対して垂直に固定されている。
８Ａが形成され、各開口部１８Ａには、ＩＣソケット１
３が貫通し、ＩＣソケット１３は、ＤＵＴボード１８に
対して垂直に固定されている。
【００３１】ＩＣソケット１３は、よく知られているよ
うに、ＤＵＴ１１のピンに対応したコンタクト１３Ａが
取り付けられ、各コンタクト１３Ａを介してＤＵＴ１１
を装置するようになっている。
うに、ＤＵＴ１１のピンに対応したコンタクト１３Ａが
取り付けられ、各コンタクト１３Ａを介してＤＵＴ１１
を装置するようになっている。
【００３２】このＩＣソケット１３には、溝１３Ｄが形
成され、溝１３Ｄ内には、コンタクト１３Ｂが露出し、
コンタクト１３Ｂは、リード線１３Ｃを介して前記コン
タクト１３Ａと接続されている。
成され、溝１３Ｄ内には、コンタクト１３Ｂが露出し、
コンタクト１３Ｂは、リード線１３Ｃを介して前記コン
タクト１３Ａと接続されている。
【００３３】この溝１３Ｄには、後述するピンカード１
４が挿入され、ピンカード１４に実装された表側ピンカ
ード回路１４Ａと裏側ピンカード回路１４Ｂから延びる
導電パターン１５が、前記コンタクト１３Ｂに接触して
いる。
４が挿入され、ピンカード１４に実装された表側ピンカ
ード回路１４Ａと裏側ピンカード回路１４Ｂから延びる
導電パターン１５が、前記コンタクト１３Ｂに接触して
いる。
【００３４】即ち、ピンカード１４は、ＩＣソケット１
３に対して直接接続され、いわば、ＩＣソケット１３に
くわえ込まれている。
３に対して直接接続され、いわば、ＩＣソケット１３に
くわえ込まれている。
【００３５】また、ＩＣソケット１３は、１つのＤＵＴ
１１に対して、２つ設けられている。
１１に対して、２つ設けられている。
【００３６】即ち、１つのＤＵＴ１１の両側のピンに対
応して、開口部１８Ａが２つ形成され、各開口部１８Ａ
には、ＩＣソケット１３が貫通し、それぞれのＩＣソケ
ット１３に対して、ピンカード１４が直接に接続されて
いる。
応して、開口部１８Ａが２つ形成され、各開口部１８Ａ
には、ＩＣソケット１３が貫通し、それぞれのＩＣソケ
ット１３に対して、ピンカード１４が直接に接続されて
いる。
【００３７】ピンカード１４の表面と裏面には、表側ピ
ンカード回路１４Ａと裏側ピンカード回路１４Ｂが、そ
れぞれ実装されている。
ンカード回路１４Ａと裏側ピンカード回路１４Ｂが、そ
れぞれ実装されている。
【００３８】このうち、表側ピンカード回路１４Ａは
（図２）、ドライバー・コンパレータ回路４と高速機能
試験用リレー５により構成されていると共に、ドライバ
ー・コンパレータ回路４と高速機能試験用リレー５は、
導電パターン１５により接続されている。
（図２）、ドライバー・コンパレータ回路４と高速機能
試験用リレー５により構成されていると共に、ドライバ
ー・コンパレータ回路４と高速機能試験用リレー５は、
導電パターン１５により接続されている。
【００３９】また、この表側ピンカード回路１４Ａを構
成する高速機能試験用リレー５からは、導電パターン１
５が延びており、図２に示すように、導電パターン１５
は、ＩＣソケット１３の溝１３Ｄ内のコンタクト１３Ｂ
に接触している。
成する高速機能試験用リレー５からは、導電パターン１
５が延びており、図２に示すように、導電パターン１５
は、ＩＣソケット１３の溝１３Ｄ内のコンタクト１３Ｂ
に接触している。
【００４０】更に、表側ピンカード回路１４Ａを構成す
るドライバー・コンパレータ回路４と高速機能試験用リ
レー５は、ＤＵＴ１１のピンの数に対応した数だけ実装
され、図示する例では、ＤＵＴ１１のピンの数が９であ
り、ドライバー・コンパレータ回路４と高速機能試験用
リレー５も９個づつ実装されている。
るドライバー・コンパレータ回路４と高速機能試験用リ
レー５は、ＤＵＴ１１のピンの数に対応した数だけ実装
され、図示する例では、ＤＵＴ１１のピンの数が９であ
り、ドライバー・コンパレータ回路４と高速機能試験用
リレー５も９個づつ実装されている。
【００４１】一方、裏側ピンカード回路１４Ｂは（図
３）、終端抵抗器接続用リレー７と終端抵抗器８とＤＣ
測定回路接続用リレー９とＤＣ測定回路１０により構成
され、これらの素子は、導電パターン１５により接続さ
れている。
３）、終端抵抗器接続用リレー７と終端抵抗器８とＤＣ
測定回路接続用リレー９とＤＣ測定回路１０により構成
され、これらの素子は、導電パターン１５により接続さ
れている。
【００４２】また、この裏側ピンカード回路１４Ｂを構
成する終端抵抗器接続用リレー７とＤＣ測定回路接続用
リレー９からは、導電パターン１５が延びており、図３
に示すように、導電パターン１５は、ＩＣソケット１３
の溝１３Ｄ内のコンタクト１３Ｂに接触している。
成する終端抵抗器接続用リレー７とＤＣ測定回路接続用
リレー９からは、導電パターン１５が延びており、図３
に示すように、導電パターン１５は、ＩＣソケット１３
の溝１３Ｄ内のコンタクト１３Ｂに接触している。
【００４３】更に、裏側ピンカード回路１４Ｂを構成す
る終端抵抗器接続用リレー７と終端抵抗器８とＤＣ測定
回路接続用リレー９とＤＣ測定回路１０は、ＤＵＴ１１
のピンの数に対応した数だけ実装され、図示する例で
は、ＤＵＴ１１のピンの数が９であり、終端抵抗器接続
用リレー７等も９個づつ実装されている。
る終端抵抗器接続用リレー７と終端抵抗器８とＤＣ測定
回路接続用リレー９とＤＣ測定回路１０は、ＤＵＴ１１
のピンの数に対応した数だけ実装され、図示する例で
は、ＤＵＴ１１のピンの数が９であり、終端抵抗器接続
用リレー７等も９個づつ実装されている。
【００４４】このように、図１〜図３から明らかなよう
に、ＩＣソケット１３に対してピンカード１４を直接に
接続したことから、ピンカード１４に搭載された表側ピ
ンカード回路１４Ａと裏側ピンカード回路１４Ｂとは、
ＩＣソケット１３を介して、導電パターン１５により接
続されている。
に、ＩＣソケット１３に対してピンカード１４を直接に
接続したことから、ピンカード１４に搭載された表側ピ
ンカード回路１４Ａと裏側ピンカード回路１４Ｂとは、
ＩＣソケット１３を介して、導電パターン１５により接
続されている。
【００４５】換言すれば、ドライバー・コンパレータ回
路４からＤＵＴ１１に至るラインは、ＩＣソケット１３
上において、導電パターン１５により中継されている。
路４からＤＵＴ１１に至るラインは、ＩＣソケット１３
上において、導電パターン１５により中継されている。
【００４６】以下、前記構成を備えたこの発明の作用を
説明する。先ず、ＤＣ測定回路接続用リレー９をオフ状
態にしておいて、終端抵抗器接続用リレー７をオンする
ことにより、ドライバー・コンパレータ回路４からＤＵ
Ｔ１１までの信号ラインの特性インピーダンスＺ0 に等
しい抵抗値ＲE で終端する。
説明する。先ず、ＤＣ測定回路接続用リレー９をオフ状
態にしておいて、終端抵抗器接続用リレー７をオンする
ことにより、ドライバー・コンパレータ回路４からＤＵ
Ｔ１１までの信号ラインの特性インピーダンスＺ0 に等
しい抵抗値ＲE で終端する。
【００４７】この状態で、高速機能試験用リレー５をオ
ンすることにより、端末１からのプログラムに応じた周
波数の入力パターン信号を、ドライバー・コンパレータ
回路４のドライバー４Ａを介して、ＤＵＴ１１へ入力す
る。
ンすることにより、端末１からのプログラムに応じた周
波数の入力パターン信号を、ドライバー・コンパレータ
回路４のドライバー４Ａを介して、ＤＵＴ１１へ入力す
る。
【００４８】この場合、ドライバー・コンパレータ回路
４等の回路を実装したピンカード１４が、接続ケーブル
１６、金座１７、ポゴピン２０、ベースボード１９（図
４〜図６）等を介在させず、ＩＣソケット１３にくわえ
込まれ、直接接続されている。
４等の回路を実装したピンカード１４が、接続ケーブル
１６、金座１７、ポゴピン２０、ベースボード１９（図
４〜図６）等を介在させず、ＩＣソケット１３にくわえ
込まれ、直接接続されている。
【００４９】従って、ピンカード１４に実装された回路
からＤＵＴ１１までの距離は、最短になった。また、こ
れに伴って、接続箇所も大幅に減少した。
からＤＵＴ１１までの距離は、最短になった。また、こ
れに伴って、接続箇所も大幅に減少した。
【００５０】この結果、インピーダンスの整合が保た
れ、高周波試験の測定精度を向上させることができるよ
うになった。
れ、高周波試験の測定精度を向上させることができるよ
うになった。
【００５１】
【発明の効果】この発明によれば、ＩＣ試験装置のテス
トヘッドを、ＤＵＴボードを貫通するＩＣソケットに対
して、ピンカードを直接に接続するように構成したこと
により、ピンカードとＩＣソケット間の介在物を無く
し、ピンカードに実装された回路からＤＵＴまでの距離
を最短にすると共に、接続箇所を少なくしてインピーダ
ンスの整合を保ち、高周波試験の測定精度を向上させる
という効果がある。
トヘッドを、ＤＵＴボードを貫通するＩＣソケットに対
して、ピンカードを直接に接続するように構成したこと
により、ピンカードとＩＣソケット間の介在物を無く
し、ピンカードに実装された回路からＤＵＴまでの距離
を最短にすると共に、接続箇所を少なくしてインピーダ
ンスの整合を保ち、高周波試験の測定精度を向上させる
という効果がある。
【００５２】
【図１】この発明の実施形態を示す図である。
【図２】図１の矢印Ａから見た図である。
【図３】図１の矢印Ｂから見た図である。
【図４】従来のテストヘッドを示す図である。
【図５】図４の矢印Ａから見た図である。
【図６】図４の矢印Ｂから見た図である。
【図７】ＩＣ試験装置の概略図である。
１ 端末 ２ パターン発生器 ３ 判定器 ４ ドライバー・コンパレータ回路 ４Ａ ドライバー ４Ｂ コンパレータ ５ 高速機能試験用リレー ６ 電源 ７ 終端抵抗器接続用リレー ８ 終端抵抗器 ９ ＤＣ測定回路接続リレー １０ ＤＣ測定回路 １１ ＤＵＴ １２ スルーホール １３ ＩＣソケット １３Ａ、１３Ｂ コンタクト １３Ｃ リード線 １３Ｄ 溝 １４ ピンカード １４Ａ 表側ピンカード回路 １４Ｂ 裏側ピンカード回路 １５ 導電パターン １８ ＤＵＴボード
Claims (4)
- 【請求項１】 ドライバー・コンパレータ回路（４）
を、高速機能試験用リレー（５）を介して、ＤＵＴ（１
１）に接続し、ＤＵＴ（１１）に、終端抵抗器接続用リ
レー（７）を介して、終端抵抗器（８）を接続すると共
に、ＤＣ測定回路接続用リレー（９）を介して、ＤＣ測
定回路（１０）を接続したＩＣ試験装置において、 前記ＤＵＴ（１１）を装着するＩＣソケット（１３）が
実装されたＤＵＴボード（１８）、 及び前記ドライバー・コンパレータ回路（４）と、高速
機能試験用リレー（５）と、終端抵抗器接続用リレー
（７）と、終端抵抗器（８）と、ＤＣ測定回路接続用リ
レー（９）と、ＤＣ測定回路（１０）が実装されたピン
カード（１４）を備え、 ＩＣソケット（１３）が、ＤＵＴボード（１８）を貫通
し、ＩＣソケット（１３）に対して、ピンカード（１
４）が直接に接続されていることを特徴とするＩＣ試験
装置のテストヘッド。 - 【請求項２】 ＩＣソケット（１３）が、ＤＵＴボード
（１８）に形成された開口部（１８Ａ）を貫通すると共
に、ＩＣソケット（１３）には、コンタクト（１３Ｂ）
が露出した溝（１３Ｄ）が形成され、溝（１３Ｄ）に
は、前記ピンカード（１４）が挿入されている請求項１
記載のＩＣ試験装置のテストヘッド。 - 【請求項３】 ピンカード（１４）には、表側ピンカー
ド回路（１４Ａ）と裏側ピンカード回路（１４Ｂ）が実
装され、各回路（１４Ａ）と（１４Ｂ）から延びる導電
パターン（１５）が、前記ＩＣソケット（１３）のコン
タクト（１３Ｂ）に接触している請求項２記載のＩＣ試
験装置のテストヘッド。 - 【請求項４】 前記表側ピンカード回路（１４Ａ）が、
ドライバー・コンパレータ回路（４）と、高速機能試験
用リレー（５）により、前記裏側ピンカード回路（１４
Ｂ）が、終端抵抗器接続用リレー（７）と、終端抵抗器
（８）と、ＤＣ測定回路接続用リレー（９）と、ＤＣ測
定回路（１０）により、それぞれ構成されている請求項
３記載のＩＣ試験装置のテストヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9190410A JPH1123648A (ja) | 1997-06-30 | 1997-06-30 | Ｉｃ試験装置のテストヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9190410A JPH1123648A (ja) | 1997-06-30 | 1997-06-30 | Ｉｃ試験装置のテストヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1123648A true JPH1123648A (ja) | 1999-01-29 |
Family
ID=16257687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9190410A Pending JPH1123648A (ja) | 1997-06-30 | 1997-06-30 | Ｉｃ試験装置のテストヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1123648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017009468A (ja) * | 2015-06-23 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-06-30 JP JP9190410A patent/JPH1123648A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017009468A (ja) * | 2015-06-23 | 2017-01-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101153A (en) | Pin electronics test circuit for IC device testing | |
| JP2008527346A (ja) | 電子デバイスをテストするためのシステムの動作周波数を増加させるための方法および装置 | |
| US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
| US5760596A (en) | Testing series passive components without contacting the driven node | |
| JPH1123648A (ja) | Ｉｃ試験装置のテストヘッド | |
| EP1208568B1 (en) | A memory module test system with reduced driver output impedance | |
| JP3239864B2 (ja) | 電源／ｇｎｄ端子導通試験用テストボード | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JPH10185988A (ja) | Ｉｃ試験装置のテストヘッド | |
| JP2601680Y2 (ja) | 接地基板つきオートハンドラ用コンタクトボード | |
| JPH11304880A (ja) | 半導体試験装置 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP3149925B2 (ja) | 回路基板プロービング方式 | |
| JP2825073B2 (ja) | 半導体集積回路の検査装置 | |
| JP2586335Y2 (ja) | マニュアル測定およびウエハ測定両用ｉｃ試験装置 | |
| JP2836101B2 (ja) | プローバのアタッチメントボード | |
| JPH05256889A (ja) | 接続検査装置 | |
| JP2005276961A (ja) | 半導体試験装置のコンタクトリング | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JP3287184B2 (ja) | 半導体デバイスの検査回路構造 | |
| JPH0569690U (ja) | Ｉｃ試験装置 | |
| JPH03293571A (ja) | 半導体集積回路試験装置 | |
| JPH07273255A (ja) | Ｉｃソケット及びそのインタフェースソケット | |
| JPH10170583A (ja) | インサーキット試験装置 | |
| JPH10293153A (ja) | インピーダンス整合回路 |