JP3287184B2 - 半導体デバイスの検査回路構造 - Google Patents
半導体デバイスの検査回路構造Info
- Publication number
- JP3287184B2 JP3287184B2 JP23448595A JP23448595A JP3287184B2 JP 3287184 B2 JP3287184 B2 JP 3287184B2 JP 23448595 A JP23448595 A JP 23448595A JP 23448595 A JP23448595 A JP 23448595A JP 3287184 B2 JP3287184 B2 JP 3287184B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit board
- socket
- inspection
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイス組立品
および実装品の検査に用いる検査回路の構造に関する。
および実装品の検査に用いる検査回路の構造に関する。
【０００２】
【従来の技術】従来の半導体デバイスの検査回路構造で
は、図５に示す如く検査用ソケット１のソケットピン２
が、配線３によって検査用回路基板４と接続されてい
る。前記ソケット１は、ソケット保持機構５にネジ等で
固定されている。
は、図５に示す如く検査用ソケット１のソケットピン２
が、配線３によって検査用回路基板４と接続されてい
る。前記ソケット１は、ソケット保持機構５にネジ等で
固定されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体デバイスの検査回路構造においては、配線３
を直接ソケットピン２にハンダ等で接続するため、ソケ
ットピン自体が細い場合、または間隔が狭い場合は配線
３に太い線材を用いることができず、特に電源ピンにつ
いては十分低い電源インピーダンスを得ることが難しい
という問題点があった。
来の半導体デバイスの検査回路構造においては、配線３
を直接ソケットピン２にハンダ等で接続するため、ソケ
ットピン自体が細い場合、または間隔が狭い場合は配線
３に太い線材を用いることができず、特に電源ピンにつ
いては十分低い電源インピーダンスを得ることが難しい
という問題点があった。
【０００４】そこで本発明は、十分低い電源インピーダ
ンスを実現できる半導体デバイスの検査回路構造を提供
することを目的とする。
ンスを実現できる半導体デバイスの検査回路構造を提供
することを目的とする。
【０００５】
（１） 本発明の半導体デバイスの検査回路構造は、電
源ピンと信号ピンとを有する検査用ソケットと、前記検
査用ソケットと対向して設けられた前記検査用回路基板
と、前記検査用回路基板と前記検査用ソケットとの間に
設けられ、前記電源ピンと電気的に接続する電源用回路
基板と、前記電源用回路基板と前記検査用回路基板とを
電気的に接続する第１の配線と、前記信号ピンと前記検
査用回路基板とを電気的に接続する第２の配線と、を含
むことを特徴とする。 （２） 本発明の半導体デバイスの検査回路構造は、電
源ピンと信号ピンとを有する検査用ソケットと、前記検
査用ソケットと対向して設けられた前記検査用回路基板
と、前記検査用回路基板と前記検査用ソケットとの間に
設けられ、前記電源ピンと電気的に接続する電源用回路
基板と、前記電源用回路基板と前記検査用回路基板とを
電気的に接続する第１の配線と、前記信号ピンと前記検
査用回路基板とを電気的に接続する第２の配線と、を含
む半導体デバイスの検査回路構造であって、前記第１の
配線は前記第２の配線よりも太い線材からなることを特
徴とする。
源ピンと信号ピンとを有する検査用ソケットと、前記検
査用ソケットと対向して設けられた前記検査用回路基板
と、前記検査用回路基板と前記検査用ソケットとの間に
設けられ、前記電源ピンと電気的に接続する電源用回路
基板と、前記電源用回路基板と前記検査用回路基板とを
電気的に接続する第１の配線と、前記信号ピンと前記検
査用回路基板とを電気的に接続する第２の配線と、を含
むことを特徴とする。 （２） 本発明の半導体デバイスの検査回路構造は、電
源ピンと信号ピンとを有する検査用ソケットと、前記検
査用ソケットと対向して設けられた前記検査用回路基板
と、前記検査用回路基板と前記検査用ソケットとの間に
設けられ、前記電源ピンと電気的に接続する電源用回路
基板と、前記電源用回路基板と前記検査用回路基板とを
電気的に接続する第１の配線と、前記信号ピンと前記検
査用回路基板とを電気的に接続する第２の配線と、を含
む半導体デバイスの検査回路構造であって、前記第１の
配線は前記第２の配線よりも太い線材からなることを特
徴とする。
【０００６】 （３） 本発明の半導体デバイスの検査回路構造は、上
記（１）又は（２）に記載の半導体デバイスの検査回路
構造において、前記電源用回路基板は表面にプリントパ
ターンを有することを特徴とする。 （４） 上記（３）に記載の半導体デバイスの検査回路
構造において、前記プリントパターンと前記第１の配線
とは、電気的に接続されていることを特徴とする。 （５） 上記（１）から（３）のいずれかに記載の半導
体デバイスの検査回路構造において、前記電源用回路基
板は、第１のスルーホールと第２のスルーホールと第３
のスルーホールとを有し、前記第１のスルーホールは前
記第１の配線と電気的に接続されるよう、前記第２のス
ルーホールは前記電源ピンと電気的に接続されるよう、
前記第３のスルーホールは前記信号ピンと電気的に接続
されないように、設けられることを特徴とする。
記（１）又は（２）に記載の半導体デバイスの検査回路
構造において、前記電源用回路基板は表面にプリントパ
ターンを有することを特徴とする。 （４） 上記（３）に記載の半導体デバイスの検査回路
構造において、前記プリントパターンと前記第１の配線
とは、電気的に接続されていることを特徴とする。 （５） 上記（１）から（３）のいずれかに記載の半導
体デバイスの検査回路構造において、前記電源用回路基
板は、第１のスルーホールと第２のスルーホールと第３
のスルーホールとを有し、前記第１のスルーホールは前
記第１の配線と電気的に接続されるよう、前記第２のス
ルーホールは前記電源ピンと電気的に接続されるよう、
前記第３のスルーホールは前記信号ピンと電気的に接続
されないように、設けられることを特徴とする。
【０００７】
【作用】手段１の発明では、前記検査用回路基板から前
記検査用ソケットまでの電源配線を行うに当たり、前記
電源回路基板を前記ソケットの直近に配置することで、
この間の短い距離のみは細い、または間隔の狭いソケッ
トピンに直接ハンダ等で接続するため細い配線を使用す
るが、これ以外の大部分には太い線材を用いることがで
きる。
記検査用ソケットまでの電源配線を行うに当たり、前記
電源回路基板を前記ソケットの直近に配置することで、
この間の短い距離のみは細い、または間隔の狭いソケッ
トピンに直接ハンダ等で接続するため細い配線を使用す
るが、これ以外の大部分には太い線材を用いることがで
きる。
【０００８】手段２の発明では、前記電源用回路基板と
前記ソケット間の電源接続をプリントパターンで行うこ
とができる。
前記ソケット間の電源接続をプリントパターンで行うこ
とができる。
【０００９】
【実施例】以下本発明を図面に基づいて説明する。
【００１０】〔実施例１〕図１は手段１記載の発明に係
わる検査回路の要部を示す図である。まず、構成を説明
する。検査用ソケット１のソケットピン２の内、電源ピ
ンは電源用中間配線３１１によって電源用回路基板６に
接続され、さらに電源用配線３０１によって検査用回路
基板４に接続されている。また、前記ソケットピンの
内、信号ピンは信号用配線３０２によって直接前記検査
用回路基板４に接続されている。これらの接続は、ハン
ダ等によって行なう。前記ソケット１と前記電源用回路
基板６は、ネジ等でソケット保持機構５に固定され、さ
らに前記検査用回路基板４に同じくネジ等で固定されて
いる。
わる検査回路の要部を示す図である。まず、構成を説明
する。検査用ソケット１のソケットピン２の内、電源ピ
ンは電源用中間配線３１１によって電源用回路基板６に
接続され、さらに電源用配線３０１によって検査用回路
基板４に接続されている。また、前記ソケットピンの
内、信号ピンは信号用配線３０２によって直接前記検査
用回路基板４に接続されている。これらの接続は、ハン
ダ等によって行なう。前記ソケット１と前記電源用回路
基板６は、ネジ等でソケット保持機構５に固定され、さ
らに前記検査用回路基板４に同じくネジ等で固定されて
いる。
【００１１】前記電源用配線３０１には、前記信号用配
線３０２および前記電源用中間配線３１１よりも太い線
材を用いる。また、前記電源用回路基板６は前記ソケッ
ト１の直近に置く。このため、前記電源用中間配線３１
１の長さは非常に短い。
線３０２および前記電源用中間配線３１１よりも太い線
材を用いる。また、前記電源用回路基板６は前記ソケッ
ト１の直近に置く。このため、前記電源用中間配線３１
１の長さは非常に短い。
【００１２】図２は前記電源用回路基板６の一実施例を
示す図である。前記電源用回路基板６の表面には、プリ
ントパターンによってプラス用電源パターン６０１とマ
イナス用電源パターン６０２が設けられている。前記配
線３０１および３１１は、ハンダ付け等によって前記パ
ターン６０１または６０２と接続される。
示す図である。前記電源用回路基板６の表面には、プリ
ントパターンによってプラス用電源パターン６０１とマ
イナス用電源パターン６０２が設けられている。前記配
線３０１および３１１は、ハンダ付け等によって前記パ
ターン６０１または６０２と接続される。
【００１３】〔実施例２〕図３は手段２記載の発明に係
わる検査回路の要部を示す図である。まず、検査用ソケ
ット１は電源用回路基板７にハンダ等で直接実装された
上で、ソケット保持機構５にネジ等で固定され、さらに
検査用回路基板４に同じくネジ等で固定されている。前
記ソケット１のソケットピン２の内、信号ピンは信号用
配線３０２によって前記検査用回路基板４に接続されて
いる。これに対して、前記ソケットピン２の内、電源ピ
ンは前記電源用回路基板７にこの基板上に設けられたプ
リントパターンによって接続され、さらに電源用配線３
０１によって前記検査用回路基板４に接続されている。
前記電源用配線３０１には、前記信号用配線３０２よ
りも太い線材を用いる。
わる検査回路の要部を示す図である。まず、検査用ソケ
ット１は電源用回路基板７にハンダ等で直接実装された
上で、ソケット保持機構５にネジ等で固定され、さらに
検査用回路基板４に同じくネジ等で固定されている。前
記ソケット１のソケットピン２の内、信号ピンは信号用
配線３０２によって前記検査用回路基板４に接続されて
いる。これに対して、前記ソケットピン２の内、電源ピ
ンは前記電源用回路基板７にこの基板上に設けられたプ
リントパターンによって接続され、さらに電源用配線３
０１によって前記検査用回路基板４に接続されている。
前記電源用配線３０１には、前記信号用配線３０２よ
りも太い線材を用いる。
【００１４】図４は前記電源用回路基板７の一実施例を
示す図である。前記電源用回路基板７の表面には、プリ
ントパターンによってプラス用電源パターン７０１とマ
イナス用電源パターン７０２が設けられている。スルー
ホール７１１は、前記電源用配線３０１を接続するため
のものであり、前記電源パターン７０１とショートされ
ている。また、スルーホール７１２はソケットピン２の
内、電源ピンを挿入するためのものであり、同じく前記
電源パターン７０１とショートされている。これに対し
て、スルーホール７１３は前記ソケットピン２の内、信
号ピンを挿入するためのものであり、これは前記電源パ
ターン７０１および７０２とはショートされず、オープ
ンとなっている。
示す図である。前記電源用回路基板７の表面には、プリ
ントパターンによってプラス用電源パターン７０１とマ
イナス用電源パターン７０２が設けられている。スルー
ホール７１１は、前記電源用配線３０１を接続するため
のものであり、前記電源パターン７０１とショートされ
ている。また、スルーホール７１２はソケットピン２の
内、電源ピンを挿入するためのものであり、同じく前記
電源パターン７０１とショートされている。これに対し
て、スルーホール７１３は前記ソケットピン２の内、信
号ピンを挿入するためのものであり、これは前記電源パ
ターン７０１および７０２とはショートされず、オープ
ンとなっている。
【００１５】前記スルーホール７１１の穴径は、前記電
源用配線３０１に太い線材を使用するため、前記スルー
ホール７１２の穴径よりも大きい。
源用配線３０１に太い線材を使用するため、前記スルー
ホール７１２の穴径よりも大きい。
【００１６】
【発明の効果】手段１記載の発明によれば、検査用回路
基板から検査用ソケットまでの電源配線の大部分を太い
線材によって行うため、半導体デバイスの検査用回路の
電源インピーダンスの低減を図ることができる。
基板から検査用ソケットまでの電源配線の大部分を太い
線材によって行うため、半導体デバイスの検査用回路の
電源インピーダンスの低減を図ることができる。
【００１７】手段２記載の発明によれば、検査用ソケッ
トのソケットピンの内、電源ピンと電源用回路基板との
接続を、線材によらずプリントパターンで行うため、さ
らに半導体デバイスの検査回路の電源インピーダンスの
低減を図ることができる。
トのソケットピンの内、電源ピンと電源用回路基板との
接続を、線材によらずプリントパターンで行うため、さ
らに半導体デバイスの検査回路の電源インピーダンスの
低減を図ることができる。
【図１】本発明の一実施例を示す要部縦断面図。
【図２】図１における電源用回路基板の一実施例を示す
図。
図。
【図３】本発明の一実施例を示す要部縦断面図。
【図４】図３における電源用回路基板の一実施例を示す
図。
図。
【図５】従来の半導体デバイスの検査回路構成方法をを
示す図。
示す図。
１． 検査用ソケット ２． ソケットピン ３．３０１．３０２．３１１． 配線 ４． 検査用回路基板 ５． ソケット保持機構 ６．７． 電源用回路基板 ６０１．６０２．７０１．７０２． 電源パターン ７１１．７１２．７１３． スルーホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 G01R 31/28 - 31/319 H01L 21/66
Claims (5)
- 【請求項１】 電源ピンと信号ピンとを有する検査用ソ
ケットと、 前記検査用ソケットと対向して設けられた前記検査用回
路基板と、 前記検査用回路基板と前記検査用ソケットとの間に設け
られ、前記電源ピンと電気的に接続する電源用回路基板
と、 前記電源用回路基板と前記検査用回路基板とを電気的に
接続する第１の配線と、 前記信号ピンと前記検査用回路基板とを電気的に接続す
る第２の配線と、を含むことを特徴とする半導体デバイ
スの検査回路構造。 - 【請求項２】 電源ピンと信号ピンとを有する検査用ソ
ケットと、 前記検査用ソケットと対向して設けられた前記検査用回
路基板と、 前記検査用回路基板と前記検査用ソケットとの間に設け
られ、前記電源ピンと電気的に接続する電源用回路基板
と、 前記電源用回路基板と前記検査用回路基板とを電気的に
接続する第１の配線と、 前記信号ピンと前記検査用回路基板とを電気的に接続す
る第２の配線と、を含む半導体デバイスの検査回路構造
であって、 前記第１の配線は前記第２の配線よりも太い線材からな
ることを特徴とする半導体デバイスの検査回路構造。 - 【請求項３】 請求項１又は２に記載の半導体デバイス
の検査回路構造において、前記電源用回路基板は表面に
プリントパターンを有することを特徴とする半導体デバ
イスの検査回路構造。 - 【請求項４】 請求項３記載の半導体デバイスの検査回
路構造において、前記プリントパターンと前記第１の配
線とは、電気的に接続されていることを特徴とする半導
体デバイスの検査回路構造。 - 【請求項５】 請求項１から３のいずれかに記載の半導
体デバイスの検査回路構造において、前記電源用回路基
板は、第１のスルーホールと第２のスルーホールと第３
のスルーホールとを有し、 前記第１のスルーホールは前記第１の配線と電気的に接
続されるよう、前記第２のスルーホールは前記電源ピン
と電気的に接続されるよう、前記第３のスルーホールは
前記信号ピンと電気的に接続されないように、設けられ
ることを特徴とする半導体デバイスの検査回路構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23448595A JP3287184B2 (ja) | 1995-09-12 | 1995-09-12 | 半導体デバイスの検査回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23448595A JP3287184B2 (ja) | 1995-09-12 | 1995-09-12 | 半導体デバイスの検査回路構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183978A Division JP2002071747A (ja) | 2001-06-18 | 2001-06-18 | 半導体デバイスの検査回路構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0980119A JPH0980119A (ja) | 1997-03-28 |
| JP3287184B2 true JP3287184B2 (ja) | 2002-05-27 |
Family
ID=16971769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23448595A Expired - Lifetime JP3287184B2 (ja) | 1995-09-12 | 1995-09-12 | 半導体デバイスの検査回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3287184B2 (ja) |
-
1995
- 1995-09-12 JP JP23448595A patent/JP3287184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0980119A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287184B2 (ja) | 半導体デバイスの検査回路構造 | |
| JPH08315938A (ja) | Ｉｃソケット | |
| JP2002071747A (ja) | 半導体デバイスの検査回路構造 | |
| JPH11112152A (ja) | フリップチップ実装の多層プリント基板 | |
| JP2601680Y2 (ja) | 接地基板つきオートハンドラ用コンタクトボード | |
| JPH10242597A (ja) | プリント配線板 | |
| JPH0471260A (ja) | 電子部品 | |
| JPS63157076A (ja) | チツプテストポスト | |
| JP3042181B2 (ja) | Ｉｃに電源を供給するｉｃソケット | |
| JP2546322Y2 (ja) | 印刷配線板 | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| JPH0648898Y2 (ja) | プリント配線基板 | |
| JPH0336061Y2 (ja) | ||
| JPH0294550A (ja) | ピン・グリッド・アレイ型パッケージ | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JPS6245197A (ja) | 部品実装方法 | |
| JPH11297754A (ja) | 基 板 | |
| JPH0645718A (ja) | 印刷配線基板 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JPH07318586A (ja) | プローブカード | |
| JPH04155273A (ja) | アダプタモジュール及び該モジュールを備えたプリント配線板試験機用インタポーザ | |
| JPH11231806A (ja) | Ｌｅｄパネルの点灯チェック装置 | |
| JPH0346578A (ja) | 半導体装置のバイアス印加試験用ソケット | |
| JPH04368144A (ja) | 半導体プロービング装置用ボード延長治具 | |
| JPH05211217A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |