JPH03293571A - 半導体集積回路試験装置 - Google Patents
半導体集積回路試験装置Info
- Publication number
- JPH03293571A JPH03293571A JP2096966A JP9696690A JPH03293571A JP H03293571 A JPH03293571 A JP H03293571A JP 2096966 A JP2096966 A JP 2096966A JP 9696690 A JP9696690 A JP 9696690A JP H03293571 A JPH03293571 A JP H03293571A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- test board
- voltage power
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路試験装置（以下、ＩＣテスタ
という）に関し、特にプログラマブルな電圧以外をテス
トボード（テストフィクスチャボード）に給電する電源
回路に関する。
という）に関し、特にプログラマブルな電圧以外をテス
トボード（テストフィクスチャボード）に給電する電源
回路に関する。
一般に、この種のＩＣテスタでは、半導体集積回路装置
（以下、ＩＣと称す）を試験する場合において、ＩＣテ
スタとＩＣとの間にテストフィクスチャボード（以下、
テストボードという）を置き、このテストボードは、Ｉ
Ｃテスタの与える電気信号をＩＣに与えるインタフェイ
スの機能を果たしている。ＩＣテスタの与える電気信号
として、ＩＣの電源電圧、ＩＣのグランド電位、ＩＣの
信号入力端子に与える電気信号、ＩＣを機能させるため
の補助電気回路に与えるテストボード固定電源電圧等が
有る。
（以下、ＩＣと称す）を試験する場合において、ＩＣテ
スタとＩＣとの間にテストフィクスチャボード（以下、
テストボードという）を置き、このテストボードは、Ｉ
Ｃテスタの与える電気信号をＩＣに与えるインタフェイ
スの機能を果たしている。ＩＣテスタの与える電気信号
として、ＩＣの電源電圧、ＩＣのグランド電位、ＩＣの
信号入力端子に与える電気信号、ＩＣを機能させるため
の補助電気回路に与えるテストボード固定電源電圧等が
有る。
従来、この種のＩＣテスタでは、テストボード固定電圧
回路（以下、ボード固定電源回路という）は、直流安定
化電源装置の出力をテストヘッドに対して配線を施して
いるだけであり、したがって、テストヘッド上に常時電
源電圧が印加されたままとなっている。
回路（以下、ボード固定電源回路という）は、直流安定
化電源装置の出力をテストヘッドに対して配線を施して
いるだけであり、したがって、テストヘッド上に常時電
源電圧が印加されたままとなっている。
第４図は従来のＩＣテスタを示すブロック図である。図
において、１はＩＣテスタのテストヘッド（以下、テス
トヘッドという）、ｌＯはＩＣ，２０はＩ ＣＩＯとテ
ストボード４０とを接触させる接続子、３０は補助電気
回路、４０はテストボードである。また、４５Ａ、 ４
５Ｂはテストボードの接触パッド、５０Ａ、 ５０Ｄは
テストヘッド１とテストボード４０との電気的接触をは
かる接触子、６０Ａ、 ６０Ｄは電源回路９０と接触子
５０Ａ、 ５０Ｄとを接続する接続線、９０Ａは正電圧
電源回路、９０Ｂは負電圧電源回路である。
において、１はＩＣテスタのテストヘッド（以下、テス
トヘッドという）、ｌＯはＩＣ，２０はＩ ＣＩＯとテ
ストボード４０とを接触させる接続子、３０は補助電気
回路、４０はテストボードである。また、４５Ａ、 ４
５Ｂはテストボードの接触パッド、５０Ａ、 ５０Ｄは
テストヘッド１とテストボード４０との電気的接触をは
かる接触子、６０Ａ、 ６０Ｄは電源回路９０と接触子
５０Ａ、 ５０Ｄとを接続する接続線、９０Ａは正電圧
電源回路、９０Ｂは負電圧電源回路である。
第４図は、説明の便宜上、ＩＣｌ０の電源電圧、ＩＣ１
Ｏのグランド電位、ＩＣｌ０の信号入力端子に与える電
気信号については図示していない。
Ｏのグランド電位、ＩＣｌ０の信号入力端子に与える電
気信号については図示していない。
尚、ボード固定電源回路は、接触子５０Ａ、 ５０Ｄ〜
電源回路９０Ａ、 ９０Ｂまでの回路をいう。
電源回路９０Ａ、 ９０Ｂまでの回路をいう。
従来では、ボード固定電源回路にて、補助電気回路３０
に通電する場合には、正電圧電源回路９０Ａは、接続線
６０Ｄ〜接触子５０Ｄ〜接触パツド４５Ｂを経てテスト
ボード４０に、また、負電圧電源回路９０Ｂは、接続線
６０Ａ〜接触子５０Ａ〜接触バツド４５Ａを経てテスト
ボード４０に各々接続され、図示していないが、テスト
ボード４０上の配線を経て補助電気回路３０に給電され
る。
に通電する場合には、正電圧電源回路９０Ａは、接続線
６０Ｄ〜接触子５０Ｄ〜接触パツド４５Ｂを経てテスト
ボード４０に、また、負電圧電源回路９０Ｂは、接続線
６０Ａ〜接触子５０Ａ〜接触バツド４５Ａを経てテスト
ボード４０に各々接続され、図示していないが、テスト
ボード４０上の配線を経て補助電気回路３０に給電され
る。
上述した従来の給電手段では、ＩＣテスタの電源が投入
されている場合、電源回路９０Ａ、 ９０Ｂの出力電圧
が、接触子５０Ａ、 ５０Ｄに常時印加され、ＩＣｌ０
の測定作業を行う準備作業において、テストボード４０
をテストヘッド１にセットするときに、セット手段に誤
りが有ったり、或いは、テストヘッド１にテストボード
４０がセットされていない状態で、導電物を接触子５０
Ａ、 ５０Ｄに落下させ、接触子５０Ａ。
されている場合、電源回路９０Ａ、 ９０Ｂの出力電圧
が、接触子５０Ａ、 ５０Ｄに常時印加され、ＩＣｌ０
の測定作業を行う準備作業において、テストボード４０
をテストヘッド１にセットするときに、セット手段に誤
りが有ったり、或いは、テストヘッド１にテストボード
４０がセットされていない状態で、導電物を接触子５０
Ａ、 ５０Ｄに落下させ、接触子５０Ａ。
５０Ｄとテストヘッド１のシャーシや計測用のグランド
とが短絡し、ＩＣテスタの回路の一部や電源回路を故障
させる恐れが有った。
とが短絡し、ＩＣテスタの回路の一部や電源回路を故障
させる恐れが有った。
また、万一前記故障が発生した場合には、ＩＣｌ０の測
定時に、測定が正常に行われないばかりか、ｒｃｉｏを
破壊する恐れが有り、また、修理復旧に無駄な工数を費
やすという欠点が有った。
定時に、測定が正常に行われないばかりか、ｒｃｉｏを
破壊する恐れが有り、また、修理復旧に無駄な工数を費
やすという欠点が有った。
不発明の目的は前記課題を解決した半導体集積回路試験
装置を提供することにある。
装置を提供することにある。
上述した従来のＩＣテスタに対し、本発明では、テスト
ボード４０をテストヘッド１の接触子５０Ａ、 ５０Ｂ
、 ５０Ｃ，５０Ｄに接触したときに始めて通電すると
いう相違点を有する。
ボード４０をテストヘッド１の接触子５０Ａ、 ５０Ｂ
、 ５０Ｃ，５０Ｄに接触したときに始めて通電すると
いう相違点を有する。
前記目的を達成するため、本発明に係る半導体集積回路
試験装置においては、テストボードと、補助電気回路と
、テストボード固定電源電圧回路とを有する半導体集積
回路試験装置であって、前記テストボードは、被試験対
象となる半導体集積回路装置を実装するものであり、 前記補助電気回路は、前記半導体集積回路装置を機能さ
せるものであり、 前記テストボード固定電源電圧回路は、前記補助電気回
路に給電を行う正電圧電源回路及び負電圧電源回路と、
前記正電圧電源回路及び負電圧電源回路の駆動制御を行
う制御回路とからなるものであり、 前記制御回路は、対をなす接触子を少なくとも２組有し
、２組の対をなす接触子が前記テストボードの接触パッ
ドにて外的に短絡されたときに前記電圧電源回路よりの
通電を行うものである。
試験装置においては、テストボードと、補助電気回路と
、テストボード固定電源電圧回路とを有する半導体集積
回路試験装置であって、前記テストボードは、被試験対
象となる半導体集積回路装置を実装するものであり、 前記補助電気回路は、前記半導体集積回路装置を機能さ
せるものであり、 前記テストボード固定電源電圧回路は、前記補助電気回
路に給電を行う正電圧電源回路及び負電圧電源回路と、
前記正電圧電源回路及び負電圧電源回路の駆動制御を行
う制御回路とからなるものであり、 前記制御回路は、対をなす接触子を少なくとも２組有し
、２組の対をなす接触子が前記テストボードの接触パッ
ドにて外的に短絡されたときに前記電圧電源回路よりの
通電を行うものである。
以下、本発明の一実施例を図により説明する。
第１図は本発明の一実施例を示すブロック図である。
図において、１はテストヘッド、ｌＯはＩＣ１２０は接
続子、３０は補助電気回路、４０はテストボード、４５
Ａ、 ４５Ｂは接触パッドである。また、５０Ａ、５０
Ｂ、５０Ｃ。
続子、３０は補助電気回路、４０はテストボード、４５
Ａ、 ４５Ｂは接触パッドである。また、５０Ａ、５０
Ｂ、５０Ｃ。
５０Ｄは接触子、６０Ａ、 ６０Ｂ、 ６０Ｃ，６０Ｄ
は接続線、？ＯＡ、７０Ｂはボード固定電源オンオフ制
御回路（以下、制御回路トイう） 、 ８０Ａ、 ８０
Ｂ、 ８０Ｃ，８０Ｄは電源回路９０Ａ、 ９０Ｂと制
御回路７０Ａ、 ７０Ｂとを接続する接続線、９０Ａは
正電圧電源回路、９０Ｂは負電圧電源回路である。
は接続線、？ＯＡ、７０Ｂはボード固定電源オンオフ制
御回路（以下、制御回路トイう） 、 ８０Ａ、 ８０
Ｂ、 ８０Ｃ，８０Ｄは電源回路９０Ａ、 ９０Ｂと制
御回路７０Ａ、 ７０Ｂとを接続する接続線、９０Ａは
正電圧電源回路、９０Ｂは負電圧電源回路である。
接触子５０Ａは、負電圧電源回路９０Ｂの出力を得る端
子であり、接続線６０Ａにより制御回路７０Ｂに接続さ
れる。接触子５０Ｂは、接触子５０Ａとの短絡をテスト
ボード４０の接触パッド４５Ａにより外的に得る端子で
あり、接続線６０Ｂにより制御回路７０Ｂに接続される
。制御回路７０Ｂは、接続線８０Ａにより負電圧電源回
路９０Ｂに接続され、また、接続線８０Ｂにより正電圧
電源回路９０Ａに接続される。同様に、接触子５０Ｄは
、正電圧電源回路９０Ａの出力を得る端子であり、接続
線６０Ｄにより制御回路７０Ａに接続される。
子であり、接続線６０Ａにより制御回路７０Ｂに接続さ
れる。接触子５０Ｂは、接触子５０Ａとの短絡をテスト
ボード４０の接触パッド４５Ａにより外的に得る端子で
あり、接続線６０Ｂにより制御回路７０Ｂに接続される
。制御回路７０Ｂは、接続線８０Ａにより負電圧電源回
路９０Ｂに接続され、また、接続線８０Ｂにより正電圧
電源回路９０Ａに接続される。同様に、接触子５０Ｄは
、正電圧電源回路９０Ａの出力を得る端子であり、接続
線６０Ｄにより制御回路７０Ａに接続される。
接触子５０Ｃは、接触子５０Ｄとの短絡をテストボード
４０の接触パッド４５Ｂより外的に得る端子であり、接
続線６０Ｃにより制御回路７０Ａに接続される。制御回
路７０Ａは、接続線８０Ｄより正電圧電源回路９０Ａに
接続され、また、接続線８０Ｃより負電圧電源回路９０
Ｂに接続される。
４０の接触パッド４５Ｂより外的に得る端子であり、接
続線６０Ｃにより制御回路７０Ａに接続される。制御回
路７０Ａは、接続線８０Ｄより正電圧電源回路９０Ａに
接続され、また、接続線８０Ｃより負電圧電源回路９０
Ｂに接続される。
第２図は正電圧電源をテストヘッド上から出力するため
の制御回路７０Ａを示す回路図、第３図は負電圧電源を
テストヘッド上から出力するための制御回路７０Ｂを示
す回路図である。
の制御回路７０Ａを示す回路図、第３図は負電圧電源を
テストヘッド上から出力するための制御回路７０Ｂを示
す回路図である。
図において、１００はダイオード回路、１１０はリレー
回路、１１１はリレー接点、１１２はリレーコイル、１
２０は抵抗回路、１３０はコンデンサ回路、１４０はフ
ォトカプラ回路、１４１は発光ダイオード回路、１４２
は受光トランジスタ回路、１５１〜１５８は各回路を接
続する接続線、１６１〜１６４は接続線を配する端子で
ある。第２図と第３図の相違点は、テストヘッドよりの
出力電圧が正電圧か負電圧かの違いであり、結果的に第
２図と第３図において、ダイオード回路１００と発光ダ
イオード回路１４１の向き、受光トランジスタ回路１４
２の型がＰＮＰまたはＮＰＮであるか、端子１６３と端
子１６４に接続する各々の電源回路の型、端子１６１と
１６２に接続する各々の接触子が異なる。
回路、１１１はリレー接点、１１２はリレーコイル、１
２０は抵抗回路、１３０はコンデンサ回路、１４０はフ
ォトカプラ回路、１４１は発光ダイオード回路、１４２
は受光トランジスタ回路、１５１〜１５８は各回路を接
続する接続線、１６１〜１６４は接続線を配する端子で
ある。第２図と第３図の相違点は、テストヘッドよりの
出力電圧が正電圧か負電圧かの違いであり、結果的に第
２図と第３図において、ダイオード回路１００と発光ダ
イオード回路１４１の向き、受光トランジスタ回路１４
２の型がＰＮＰまたはＮＰＮであるか、端子１６３と端
子１６４に接続する各々の電源回路の型、端子１６１と
１６２に接続する各々の接触子が異なる。
第２図では、ダイオード回路１００はアノード側が接地
され、発光ダイオード回路１４１のカソード側が端子１
６４に接続され、受光トランジスタ回路１４２はＮＰＮ
であり、端子１６１は第１図の接触子５０Ｄに、端子１
６２は第１図の接触子５０Ｇに、端子１６３は第１図の
正電圧電源回路９０Ａに、端子１６４は第１図の負電圧
電源回路９０Ｂに各々接続する。第３図では、ダイオー
ド回路ｌＯＯはカソード側が接地され、発光ダイオード
回路１４１のアノード側が端子＋６４に接続され、受光
トランジスタ回路１４２はＰＮＰであり、端子＋６１は
第１図の接触子５０Ａに、端子１６２は第１図の接触子
５０Ｂに、端子１６３は第１図の負電圧電源回路９０Ｂ
に、端子１６４は第１図の正電圧電源回路９０Ａに各々
接続する。
され、発光ダイオード回路１４１のカソード側が端子１
６４に接続され、受光トランジスタ回路１４２はＮＰＮ
であり、端子１６１は第１図の接触子５０Ｄに、端子１
６２は第１図の接触子５０Ｇに、端子１６３は第１図の
正電圧電源回路９０Ａに、端子１６４は第１図の負電圧
電源回路９０Ｂに各々接続する。第３図では、ダイオー
ド回路ｌＯＯはカソード側が接地され、発光ダイオード
回路１４１のアノード側が端子＋６４に接続され、受光
トランジスタ回路１４２はＰＮＰであり、端子＋６１は
第１図の接触子５０Ａに、端子１６２は第１図の接触子
５０Ｂに、端子１６３は第１図の負電圧電源回路９０Ｂ
に、端子１６４は第１図の正電圧電源回路９０Ａに各々
接続する。
本発明の説明では、第２図を用いて、正電圧を接触子５
０Ｄより出力する手段について説明し、第３図の負電圧
を接触子５０Ａより出力する手段は、前記第２図と第３
図の相違点で延べたとおりの違いによる電流の向きの問
題であるので、その説明を省略する。
０Ｄより出力する手段について説明し、第３図の負電圧
を接触子５０Ａより出力する手段は、前記第２図と第３
図の相違点で延べたとおりの違いによる電流の向きの問
題であるので、その説明を省略する。
第２図において、先ず、ダイオード回路＋００のアノー
ド側をグランド電位に接続する。次に、ダイオード回路
１００のカソード側を、接触子５０Ｄに接続する端子１
６１に接続線１５１により接続し、また、そのカソード
側にリレー回路＋１０のリレー接点ＩＩＩの一方を接続
線１５３により接続し、また、そのカソード側にリレー
回路１１０のリレーコイル１１２の一方を接続線１５２
により接続する。次に、前記リレー接点Ｉｌｌの他方を
、正電圧電源回路９０Ａに接続する端子１６３に接続線
１５４により接続する。次に、前記リレーコイル１１２
の他方をフォトカプラ回路１４０のＮＰＮ型受光トラン
ジスタ１４２のコレクタ側に接続線１５５により接続す
る。次に、負電圧電源回路９０Ｂに接続する端子１６４
と前記フォトカプラ回路１４０のＮＰＮ型受光トランジ
スタ１４２のエミッタ側、及び発光ダイオード１４１の
カソード側を接続線１５６により接続する。次に、コン
デンサ回路１３０の陰極側をグランド電位に接続する。
ド側をグランド電位に接続する。次に、ダイオード回路
１００のカソード側を、接触子５０Ｄに接続する端子１
６１に接続線１５１により接続し、また、そのカソード
側にリレー回路＋１０のリレー接点ＩＩＩの一方を接続
線１５３により接続し、また、そのカソード側にリレー
回路１１０のリレーコイル１１２の一方を接続線１５２
により接続する。次に、前記リレー接点Ｉｌｌの他方を
、正電圧電源回路９０Ａに接続する端子１６３に接続線
１５４により接続する。次に、前記リレーコイル１１２
の他方をフォトカプラ回路１４０のＮＰＮ型受光トラン
ジスタ１４２のコレクタ側に接続線１５５により接続す
る。次に、負電圧電源回路９０Ｂに接続する端子１６４
と前記フォトカプラ回路１４０のＮＰＮ型受光トランジ
スタ１４２のエミッタ側、及び発光ダイオード１４１の
カソード側を接続線１５６により接続する。次に、コン
デンサ回路１３０の陰極側をグランド電位に接続する。
次に、前記コンデンサ回路１３０の陰極側と前記フォト
カプラ回路１４０の発光ダイオード１４１のアノード側
と抵抗回路１２０の一方の端子を、各々接続線１５７に
より接続する。最後に、前記抵抗回路１２０の他方の端
子を、接触子５０Ｃに接続する端子１６２に接続線１５
８により接続する。
カプラ回路１４０の発光ダイオード１４１のアノード側
と抵抗回路１２０の一方の端子を、各々接続線１５７に
より接続する。最後に、前記抵抗回路１２０の他方の端
子を、接触子５０Ｃに接続する端子１６２に接続線１５
８により接続する。
その動作原理は、テストボード４０をテストヘッド１に
装着時、接触子５０Ｃと接触子５０Ｄが接触パッド４５
Ｂにより短絡される。
装着時、接触子５０Ｃと接触子５０Ｄが接触パッド４５
Ｂにより短絡される。
外的に短絡が発生すると、グランド電位からダイオード
回路１００〜接続線１５１〜端子１６１〜接続線６０Ｄ
〜接触子５０Ｄ〜接触パツド４５Ｂ〜接触子５０Ｃ〜端
子１６２〜接続線１５８〜抵抗回路１２０〜接続線１５
７〜発光ダイオード１４１〜接続線１５６〜端子１６４
〜接続線８００〜負電圧電源回路９０Ｂの間に回路が形
成され、電流が流れる。この電流により、フォトカプラ
回路１４０の発光ダイオード１４１が発光し、受光トラ
ンジスタ１４２が導通状態となる。受光トランジスタ１
４２が導通すると、グランド電位からダイオード回路１
００〜接続線１５２〜リレー回路１１０のリレ−コイル
１１２〜接続線１５５〜受光トランジスタ１４２〜接続
線１５６〜端子１６４〜接続線８０Ｃ〜負電圧電源回路
９０Ｂの間に回路が形成され、電流が流れる。この電流
により、リレー回路１１０のリレーコイル１１２が磁化
されてリレー接点１１１が閉じる。さらに、リレー回路
１１０のリレー接点１１１が閉じると、正電圧電源回路
９０Ａ〜端子１６３〜接続線１５４〜リレー接点Ｉｌｌ
〜接続線１５３〜接続線１５１〜端子１６１〜接続線６
０Ｄ〜接触子５０Ｄ〜接触パッド４５Ｂの間に回路が形
成され、結果的にテストボード４０に正電圧ｌｉｔ源回
路の電位が供給される。
回路１００〜接続線１５１〜端子１６１〜接続線６０Ｄ
〜接触子５０Ｄ〜接触パツド４５Ｂ〜接触子５０Ｃ〜端
子１６２〜接続線１５８〜抵抗回路１２０〜接続線１５
７〜発光ダイオード１４１〜接続線１５６〜端子１６４
〜接続線８００〜負電圧電源回路９０Ｂの間に回路が形
成され、電流が流れる。この電流により、フォトカプラ
回路１４０の発光ダイオード１４１が発光し、受光トラ
ンジスタ１４２が導通状態となる。受光トランジスタ１
４２が導通すると、グランド電位からダイオード回路１
００〜接続線１５２〜リレー回路１１０のリレ−コイル
１１２〜接続線１５５〜受光トランジスタ１４２〜接続
線１５６〜端子１６４〜接続線８０Ｃ〜負電圧電源回路
９０Ｂの間に回路が形成され、電流が流れる。この電流
により、リレー回路１１０のリレーコイル１１２が磁化
されてリレー接点１１１が閉じる。さらに、リレー回路
１１０のリレー接点１１１が閉じると、正電圧電源回路
９０Ａ〜端子１６３〜接続線１５４〜リレー接点Ｉｌｌ
〜接続線１５３〜接続線１５１〜端子１６１〜接続線６
０Ｄ〜接触子５０Ｄ〜接触パッド４５Ｂの間に回路が形
成され、結果的にテストボード４０に正電圧ｌｉｔ源回
路の電位が供給される。
尚、コンデンサ回路１３０は、リレー接点１．１１が閉
じるまでの時間を遅らせるための時定数を得る回路であ
る。
じるまでの時間を遅らせるための時定数を得る回路であ
る。
［発明の効果］
以上説明したように、本発明のＩＣテスタでは、テスト
ボードをテストヘッドに装着したときに、初めてボード
固定電源が給電されるため、ＩＣテスタの回路の一部分
や電源回路の故障を未然に防止でき、結果的にＩＣの測
定作業を正常に遂行でき、修理復旧における工数を削減
できる効果が有る。
ボードをテストヘッドに装着したときに、初めてボード
固定電源が給電されるため、ＩＣテスタの回路の一部分
や電源回路の故障を未然に防止でき、結果的にＩＣの測
定作業を正常に遂行でき、修理復旧における工数を削減
できる効果が有る。
第１図は本発明による実施例を示すブロック図、第２図
は正電圧電源をテストヘッドから出力するための制御回
路を示す回路図、第３図は負電圧電源をテストヘッドか
ら出力するための制御回路を示す回路図、第４図は従来
のＩＣテスタを示すブロック図である。 ｌ・・・テストヘッド ｌＯ・・・ＩＣ２０・・・
接続子 ３０・・・補助電気回路４０・・・
テストボード ４５Ａ、 ４５Ｂ・・・接触パッド
５０Ａ、 ５０Ｂ、 ５０Ｃ，５０Ｄ・・・接触子６０
Ａ、 ６０Ｂ、 ６０Ｃ，６０Ｄ・・・接続線７０Ａ、
７０Ｂ・・・制御回路 ８０Ａ、 ８０Ｂ、 ８０Ｃ，８０Ｄ・・・接続線９０
Ａ・・・正電圧電源回路 ９０Ｂ・・・負電圧電源回路
＋００・・・ダイオード回路 １１０・・・リレー回路
！１１・・・リレー接点 １１２・・・リレーコ
イル１２０・・・抵抗回路 １３０・・・コンデ
ンサ回路１４０・・・フォトカブラ回路 ＋４１・・・発光ダイオード回路 １４２・・・受光トランジスタ回路
は正電圧電源をテストヘッドから出力するための制御回
路を示す回路図、第３図は負電圧電源をテストヘッドか
ら出力するための制御回路を示す回路図、第４図は従来
のＩＣテスタを示すブロック図である。 ｌ・・・テストヘッド ｌＯ・・・ＩＣ２０・・・
接続子 ３０・・・補助電気回路４０・・・
テストボード ４５Ａ、 ４５Ｂ・・・接触パッド
５０Ａ、 ５０Ｂ、 ５０Ｃ，５０Ｄ・・・接触子６０
Ａ、 ６０Ｂ、 ６０Ｃ，６０Ｄ・・・接続線７０Ａ、
７０Ｂ・・・制御回路 ８０Ａ、 ８０Ｂ、 ８０Ｃ，８０Ｄ・・・接続線９０
Ａ・・・正電圧電源回路 ９０Ｂ・・・負電圧電源回路
＋００・・・ダイオード回路 １１０・・・リレー回路
！１１・・・リレー接点 １１２・・・リレーコ
イル１２０・・・抵抗回路 １３０・・・コンデ
ンサ回路１４０・・・フォトカブラ回路 ＋４１・・・発光ダイオード回路 １４２・・・受光トランジスタ回路
Claims (1)
- （１）テストボードと、補助電気回路と、テストボード
固定電源電圧回路とを有する半導体集積回路試験装置で
あって、 前記テストボードは、被試験対象となる半導体集積回路
装置を実装するものであり、 前記補助電気回路は、前記半導体集積回路装置を機能さ
せるものであり、 前記テストボード固定電源電圧回路は、前記補助電気回
路に給電を行う正電圧電源回路及び負電圧電源回路と、
前記正電圧電源回路及び負電圧電源回路の駆動制御を行
う制御回路とからなるものであり、 前記制御回路は、対をなす接触子を少なくとも２組有し
、２組の対をなす接触子が前記テストボードの接触パッ
ドにて外的に短絡されたときに前記電圧電源回路よりの
通電を行うものであることを特徴とする半導体集積回路
試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096966A JPH03293571A (ja) | 1990-04-12 | 1990-04-12 | 半導体集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096966A JPH03293571A (ja) | 1990-04-12 | 1990-04-12 | 半導体集積回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03293571A true JPH03293571A (ja) | 1991-12-25 |
Family
ID=14178979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2096966A Pending JPH03293571A (ja) | 1990-04-12 | 1990-04-12 | 半導体集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03293571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031370A (en) * | 1997-01-28 | 2000-02-29 | Ando Electric Co., Ltd. | Semiconductor testing apparatus |
| KR100507918B1 (ko) * | 2002-10-29 | 2005-08-10 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치 |
-
1990
- 1990-04-12 JP JP2096966A patent/JPH03293571A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031370A (en) * | 1997-01-28 | 2000-02-29 | Ando Electric Co., Ltd. | Semiconductor testing apparatus |
| KR100507918B1 (ko) * | 2002-10-29 | 2005-08-10 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237268A (en) | Film carrier structure capable of simplifying test | |
| JP3631275B2 (ja) | 半導体試験装置のピン試験回路 | |
| JP2610640B2 (ja) | 自動車の少なくとも２つの電気的負荷を検査する装置 | |
| JPH03293571A (ja) | 半導体集積回路試験装置 | |
| KR100310971B1 (ko) | 와이어 하네스 시험방법 및 이를 수행하기 위한 시스템 | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| JP3239864B2 (ja) | 電源／ｇｎｄ端子導通試験用テストボード | |
| JPH1123655A (ja) | 半導体集積回路試験装置 | |
| JP3149925B2 (ja) | 回路基板プロービング方式 | |
| JP3071768B2 (ja) | リレー診断装置および診断方法 | |
| JPH06167945A (ja) | 多点入出力装置の表示装置 | |
| JP2809304B2 (ja) | Ｉｃ試験装置の検査装置 | |
| JPH04302453A (ja) | 半導体試験装置 | |
| JPH0495782A (ja) | 半導体試験装置 | |
| JPH0954143A (ja) | 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法 | |
| JPH04506569A (ja) | 基板上の複数の電気構成部品の組立体をテストする方法および装置 | |
| JPH0563044A (ja) | テスト機能付ｉｃソケツト | |
| JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
| JP2579883Y2 (ja) | Ｉｃ搬送装置用試験装置 | |
| JP2503841Y2 (ja) | 直流電源用保守装置 | |
| JPH0653292A (ja) | 半導体装置及びその検査方法 | |
| JP2586419Y2 (ja) | デバッグ装置用の電源回路 | |
| JPH1123648A (ja) | Ｉｃ試験装置のテストヘッド | |
| KR100187725B1 (ko) | 연산 증폭회로 소자의 단일 검사 기판 | |
| JP4691623B2 (ja) | 回路基板の検査方法及び装置 |