JPH03293571A - 半導体集積回路試験装置 - Google Patents
半導体集積回路試験装置Info
- Publication number
- JPH03293571A JPH03293571A JP2096966A JP9696690A JPH03293571A JP H03293571 A JPH03293571 A JP H03293571A JP 2096966 A JP2096966 A JP 2096966A JP 9696690 A JP9696690 A JP 9696690A JP H03293571 A JPH03293571 A JP H03293571A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- test board
- voltage power
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路試験装置(以下、ICテスタ
という)に関し、特にプログラマブルな電圧以外をテス
トボード(テストフィクスチャボード)に給電する電源
回路に関する。
という)に関し、特にプログラマブルな電圧以外をテス
トボード(テストフィクスチャボード)に給電する電源
回路に関する。
一般に、この種のICテスタでは、半導体集積回路装置
(以下、ICと称す)を試験する場合において、ICテ
スタとICとの間にテストフィクスチャボード(以下、
テストボードという)を置き、このテストボードは、I
Cテスタの与える電気信号をICに与えるインタフェイ
スの機能を果たしている。ICテスタの与える電気信号
として、ICの電源電圧、ICのグランド電位、ICの
信号入力端子に与える電気信号、ICを機能させるため
の補助電気回路に与えるテストボード固定電源電圧等が
有る。
(以下、ICと称す)を試験する場合において、ICテ
スタとICとの間にテストフィクスチャボード(以下、
テストボードという)を置き、このテストボードは、I
Cテスタの与える電気信号をICに与えるインタフェイ
スの機能を果たしている。ICテスタの与える電気信号
として、ICの電源電圧、ICのグランド電位、ICの
信号入力端子に与える電気信号、ICを機能させるため
の補助電気回路に与えるテストボード固定電源電圧等が
有る。
従来、この種のICテスタでは、テストボード固定電圧
回路(以下、ボード固定電源回路という)は、直流安定
化電源装置の出力をテストヘッドに対して配線を施して
いるだけであり、したがって、テストヘッド上に常時電
源電圧が印加されたままとなっている。
回路(以下、ボード固定電源回路という)は、直流安定
化電源装置の出力をテストヘッドに対して配線を施して
いるだけであり、したがって、テストヘッド上に常時電
源電圧が印加されたままとなっている。
第4図は従来のICテスタを示すブロック図である。図
において、1はICテスタのテストヘッド(以下、テス
トヘッドという)、lOはIC,20はI CIOとテ
ストボード40とを接触させる接続子、30は補助電気
回路、40はテストボードである。また、45A、 4
5Bはテストボードの接触パッド、50A、 50Dは
テストヘッド1とテストボード40との電気的接触をは
かる接触子、60A、 60Dは電源回路90と接触子
50A、 50Dとを接続する接続線、90Aは正電圧
電源回路、90Bは負電圧電源回路である。
において、1はICテスタのテストヘッド(以下、テス
トヘッドという)、lOはIC,20はI CIOとテ
ストボード40とを接触させる接続子、30は補助電気
回路、40はテストボードである。また、45A、 4
5Bはテストボードの接触パッド、50A、 50Dは
テストヘッド1とテストボード40との電気的接触をは
かる接触子、60A、 60Dは電源回路90と接触子
50A、 50Dとを接続する接続線、90Aは正電圧
電源回路、90Bは負電圧電源回路である。
第4図は、説明の便宜上、ICl0の電源電圧、IC1
Oのグランド電位、ICl0の信号入力端子に与える電
気信号については図示していない。
Oのグランド電位、ICl0の信号入力端子に与える電
気信号については図示していない。
尚、ボード固定電源回路は、接触子50A、 50D〜
電源回路90A、 90Bまでの回路をいう。
電源回路90A、 90Bまでの回路をいう。
従来では、ボード固定電源回路にて、補助電気回路30
に通電する場合には、正電圧電源回路90Aは、接続線
60D〜接触子50D〜接触パツド45Bを経てテスト
ボード40に、また、負電圧電源回路90Bは、接続線
60A〜接触子50A〜接触バツド45Aを経てテスト
ボード40に各々接続され、図示していないが、テスト
ボード40上の配線を経て補助電気回路30に給電され
る。
に通電する場合には、正電圧電源回路90Aは、接続線
60D〜接触子50D〜接触パツド45Bを経てテスト
ボード40に、また、負電圧電源回路90Bは、接続線
60A〜接触子50A〜接触バツド45Aを経てテスト
ボード40に各々接続され、図示していないが、テスト
ボード40上の配線を経て補助電気回路30に給電され
る。
上述した従来の給電手段では、ICテスタの電源が投入
されている場合、電源回路90A、 90Bの出力電圧
が、接触子50A、 50Dに常時印加され、ICl0
の測定作業を行う準備作業において、テストボード40
をテストヘッド1にセットするときに、セット手段に誤
りが有ったり、或いは、テストヘッド1にテストボード
40がセットされていない状態で、導電物を接触子50
A、 50Dに落下させ、接触子50A。
されている場合、電源回路90A、 90Bの出力電圧
が、接触子50A、 50Dに常時印加され、ICl0
の測定作業を行う準備作業において、テストボード40
をテストヘッド1にセットするときに、セット手段に誤
りが有ったり、或いは、テストヘッド1にテストボード
40がセットされていない状態で、導電物を接触子50
A、 50Dに落下させ、接触子50A。
50Dとテストヘッド1のシャーシや計測用のグランド
とが短絡し、ICテスタの回路の一部や電源回路を故障
させる恐れが有った。
とが短絡し、ICテスタの回路の一部や電源回路を故障
させる恐れが有った。
また、万一前記故障が発生した場合には、ICl0の測
定時に、測定が正常に行われないばかりか、rcioを
破壊する恐れが有り、また、修理復旧に無駄な工数を費
やすという欠点が有った。
定時に、測定が正常に行われないばかりか、rcioを
破壊する恐れが有り、また、修理復旧に無駄な工数を費
やすという欠点が有った。
不発明の目的は前記課題を解決した半導体集積回路試験
装置を提供することにある。
装置を提供することにある。
上述した従来のICテスタに対し、本発明では、テスト
ボード40をテストヘッド1の接触子50A、 50B
、 50C,50Dに接触したときに始めて通電すると
いう相違点を有する。
ボード40をテストヘッド1の接触子50A、 50B
、 50C,50Dに接触したときに始めて通電すると
いう相違点を有する。
前記目的を達成するため、本発明に係る半導体集積回路
試験装置においては、テストボードと、補助電気回路と
、テストボード固定電源電圧回路とを有する半導体集積
回路試験装置であって、前記テストボードは、被試験対
象となる半導体集積回路装置を実装するものであり、 前記補助電気回路は、前記半導体集積回路装置を機能さ
せるものであり、 前記テストボード固定電源電圧回路は、前記補助電気回
路に給電を行う正電圧電源回路及び負電圧電源回路と、
前記正電圧電源回路及び負電圧電源回路の駆動制御を行
う制御回路とからなるものであり、 前記制御回路は、対をなす接触子を少なくとも2組有し
、2組の対をなす接触子が前記テストボードの接触パッ
ドにて外的に短絡されたときに前記電圧電源回路よりの
通電を行うものである。
試験装置においては、テストボードと、補助電気回路と
、テストボード固定電源電圧回路とを有する半導体集積
回路試験装置であって、前記テストボードは、被試験対
象となる半導体集積回路装置を実装するものであり、 前記補助電気回路は、前記半導体集積回路装置を機能さ
せるものであり、 前記テストボード固定電源電圧回路は、前記補助電気回
路に給電を行う正電圧電源回路及び負電圧電源回路と、
前記正電圧電源回路及び負電圧電源回路の駆動制御を行
う制御回路とからなるものであり、 前記制御回路は、対をなす接触子を少なくとも2組有し
、2組の対をなす接触子が前記テストボードの接触パッ
ドにて外的に短絡されたときに前記電圧電源回路よりの
通電を行うものである。
以下、本発明の一実施例を図により説明する。
第1図は本発明の一実施例を示すブロック図である。
図において、1はテストヘッド、lOはIC120は接
続子、30は補助電気回路、40はテストボード、45
A、 45Bは接触パッドである。また、50A、50
B、50C。
続子、30は補助電気回路、40はテストボード、45
A、 45Bは接触パッドである。また、50A、50
B、50C。
50Dは接触子、60A、 60B、 60C,60D
は接続線、?OA、70Bはボード固定電源オンオフ制
御回路(以下、制御回路トイう) 、 80A、 80
B、 80C,80Dは電源回路90A、 90Bと制
御回路70A、 70Bとを接続する接続線、90Aは
正電圧電源回路、90Bは負電圧電源回路である。
は接続線、?OA、70Bはボード固定電源オンオフ制
御回路(以下、制御回路トイう) 、 80A、 80
B、 80C,80Dは電源回路90A、 90Bと制
御回路70A、 70Bとを接続する接続線、90Aは
正電圧電源回路、90Bは負電圧電源回路である。
接触子50Aは、負電圧電源回路90Bの出力を得る端
子であり、接続線60Aにより制御回路70Bに接続さ
れる。接触子50Bは、接触子50Aとの短絡をテスト
ボード40の接触パッド45Aにより外的に得る端子で
あり、接続線60Bにより制御回路70Bに接続される
。制御回路70Bは、接続線80Aにより負電圧電源回
路90Bに接続され、また、接続線80Bにより正電圧
電源回路90Aに接続される。同様に、接触子50Dは
、正電圧電源回路90Aの出力を得る端子であり、接続
線60Dにより制御回路70Aに接続される。
子であり、接続線60Aにより制御回路70Bに接続さ
れる。接触子50Bは、接触子50Aとの短絡をテスト
ボード40の接触パッド45Aにより外的に得る端子で
あり、接続線60Bにより制御回路70Bに接続される
。制御回路70Bは、接続線80Aにより負電圧電源回
路90Bに接続され、また、接続線80Bにより正電圧
電源回路90Aに接続される。同様に、接触子50Dは
、正電圧電源回路90Aの出力を得る端子であり、接続
線60Dにより制御回路70Aに接続される。
接触子50Cは、接触子50Dとの短絡をテストボード
40の接触パッド45Bより外的に得る端子であり、接
続線60Cにより制御回路70Aに接続される。制御回
路70Aは、接続線80Dより正電圧電源回路90Aに
接続され、また、接続線80Cより負電圧電源回路90
Bに接続される。
40の接触パッド45Bより外的に得る端子であり、接
続線60Cにより制御回路70Aに接続される。制御回
路70Aは、接続線80Dより正電圧電源回路90Aに
接続され、また、接続線80Cより負電圧電源回路90
Bに接続される。
第2図は正電圧電源をテストヘッド上から出力するため
の制御回路70Aを示す回路図、第3図は負電圧電源を
テストヘッド上から出力するための制御回路70Bを示
す回路図である。
の制御回路70Aを示す回路図、第3図は負電圧電源を
テストヘッド上から出力するための制御回路70Bを示
す回路図である。
図において、100はダイオード回路、110はリレー
回路、111はリレー接点、112はリレーコイル、1
20は抵抗回路、130はコンデンサ回路、140はフ
ォトカプラ回路、141は発光ダイオード回路、142
は受光トランジスタ回路、151〜158は各回路を接
続する接続線、161〜164は接続線を配する端子で
ある。第2図と第3図の相違点は、テストヘッドよりの
出力電圧が正電圧か負電圧かの違いであり、結果的に第
2図と第3図において、ダイオード回路100と発光ダ
イオード回路141の向き、受光トランジスタ回路14
2の型がPNPまたはNPNであるか、端子163と端
子164に接続する各々の電源回路の型、端子161と
162に接続する各々の接触子が異なる。
回路、111はリレー接点、112はリレーコイル、1
20は抵抗回路、130はコンデンサ回路、140はフ
ォトカプラ回路、141は発光ダイオード回路、142
は受光トランジスタ回路、151〜158は各回路を接
続する接続線、161〜164は接続線を配する端子で
ある。第2図と第3図の相違点は、テストヘッドよりの
出力電圧が正電圧か負電圧かの違いであり、結果的に第
2図と第3図において、ダイオード回路100と発光ダ
イオード回路141の向き、受光トランジスタ回路14
2の型がPNPまたはNPNであるか、端子163と端
子164に接続する各々の電源回路の型、端子161と
162に接続する各々の接触子が異なる。
第2図では、ダイオード回路100はアノード側が接地
され、発光ダイオード回路141のカソード側が端子1
64に接続され、受光トランジスタ回路142はNPN
であり、端子161は第1図の接触子50Dに、端子1
62は第1図の接触子50Gに、端子163は第1図の
正電圧電源回路90Aに、端子164は第1図の負電圧
電源回路90Bに各々接続する。第3図では、ダイオー
ド回路lOOはカソード側が接地され、発光ダイオード
回路141のアノード側が端子+64に接続され、受光
トランジスタ回路142はPNPであり、端子+61は
第1図の接触子50Aに、端子162は第1図の接触子
50Bに、端子163は第1図の負電圧電源回路90B
に、端子164は第1図の正電圧電源回路90Aに各々
接続する。
され、発光ダイオード回路141のカソード側が端子1
64に接続され、受光トランジスタ回路142はNPN
であり、端子161は第1図の接触子50Dに、端子1
62は第1図の接触子50Gに、端子163は第1図の
正電圧電源回路90Aに、端子164は第1図の負電圧
電源回路90Bに各々接続する。第3図では、ダイオー
ド回路lOOはカソード側が接地され、発光ダイオード
回路141のアノード側が端子+64に接続され、受光
トランジスタ回路142はPNPであり、端子+61は
第1図の接触子50Aに、端子162は第1図の接触子
50Bに、端子163は第1図の負電圧電源回路90B
に、端子164は第1図の正電圧電源回路90Aに各々
接続する。
本発明の説明では、第2図を用いて、正電圧を接触子5
0Dより出力する手段について説明し、第3図の負電圧
を接触子50Aより出力する手段は、前記第2図と第3
図の相違点で延べたとおりの違いによる電流の向きの問
題であるので、その説明を省略する。
0Dより出力する手段について説明し、第3図の負電圧
を接触子50Aより出力する手段は、前記第2図と第3
図の相違点で延べたとおりの違いによる電流の向きの問
題であるので、その説明を省略する。
第2図において、先ず、ダイオード回路+00のアノー
ド側をグランド電位に接続する。次に、ダイオード回路
100のカソード側を、接触子50Dに接続する端子1
61に接続線151により接続し、また、そのカソード
側にリレー回路+10のリレー接点IIIの一方を接続
線153により接続し、また、そのカソード側にリレー
回路110のリレーコイル112の一方を接続線152
により接続する。次に、前記リレー接点Illの他方を
、正電圧電源回路90Aに接続する端子163に接続線
154により接続する。次に、前記リレーコイル112
の他方をフォトカプラ回路140のNPN型受光トラン
ジスタ142のコレクタ側に接続線155により接続す
る。次に、負電圧電源回路90Bに接続する端子164
と前記フォトカプラ回路140のNPN型受光トランジ
スタ142のエミッタ側、及び発光ダイオード141の
カソード側を接続線156により接続する。次に、コン
デンサ回路130の陰極側をグランド電位に接続する。
ド側をグランド電位に接続する。次に、ダイオード回路
100のカソード側を、接触子50Dに接続する端子1
61に接続線151により接続し、また、そのカソード
側にリレー回路+10のリレー接点IIIの一方を接続
線153により接続し、また、そのカソード側にリレー
回路110のリレーコイル112の一方を接続線152
により接続する。次に、前記リレー接点Illの他方を
、正電圧電源回路90Aに接続する端子163に接続線
154により接続する。次に、前記リレーコイル112
の他方をフォトカプラ回路140のNPN型受光トラン
ジスタ142のコレクタ側に接続線155により接続す
る。次に、負電圧電源回路90Bに接続する端子164
と前記フォトカプラ回路140のNPN型受光トランジ
スタ142のエミッタ側、及び発光ダイオード141の
カソード側を接続線156により接続する。次に、コン
デンサ回路130の陰極側をグランド電位に接続する。
次に、前記コンデンサ回路130の陰極側と前記フォト
カプラ回路140の発光ダイオード141のアノード側
と抵抗回路120の一方の端子を、各々接続線157に
より接続する。最後に、前記抵抗回路120の他方の端
子を、接触子50Cに接続する端子162に接続線15
8により接続する。
カプラ回路140の発光ダイオード141のアノード側
と抵抗回路120の一方の端子を、各々接続線157に
より接続する。最後に、前記抵抗回路120の他方の端
子を、接触子50Cに接続する端子162に接続線15
8により接続する。
その動作原理は、テストボード40をテストヘッド1に
装着時、接触子50Cと接触子50Dが接触パッド45
Bにより短絡される。
装着時、接触子50Cと接触子50Dが接触パッド45
Bにより短絡される。
外的に短絡が発生すると、グランド電位からダイオード
回路100〜接続線151〜端子161〜接続線60D
〜接触子50D〜接触パツド45B〜接触子50C〜端
子162〜接続線158〜抵抗回路120〜接続線15
7〜発光ダイオード141〜接続線156〜端子164
〜接続線800〜負電圧電源回路90Bの間に回路が形
成され、電流が流れる。この電流により、フォトカプラ
回路140の発光ダイオード141が発光し、受光トラ
ンジスタ142が導通状態となる。受光トランジスタ1
42が導通すると、グランド電位からダイオード回路1
00〜接続線152〜リレー回路110のリレ−コイル
112〜接続線155〜受光トランジスタ142〜接続
線156〜端子164〜接続線80C〜負電圧電源回路
90Bの間に回路が形成され、電流が流れる。この電流
により、リレー回路110のリレーコイル112が磁化
されてリレー接点111が閉じる。さらに、リレー回路
110のリレー接点111が閉じると、正電圧電源回路
90A〜端子163〜接続線154〜リレー接点Ill
〜接続線153〜接続線151〜端子161〜接続線6
0D〜接触子50D〜接触パッド45Bの間に回路が形
成され、結果的にテストボード40に正電圧lit源回
路の電位が供給される。
回路100〜接続線151〜端子161〜接続線60D
〜接触子50D〜接触パツド45B〜接触子50C〜端
子162〜接続線158〜抵抗回路120〜接続線15
7〜発光ダイオード141〜接続線156〜端子164
〜接続線800〜負電圧電源回路90Bの間に回路が形
成され、電流が流れる。この電流により、フォトカプラ
回路140の発光ダイオード141が発光し、受光トラ
ンジスタ142が導通状態となる。受光トランジスタ1
42が導通すると、グランド電位からダイオード回路1
00〜接続線152〜リレー回路110のリレ−コイル
112〜接続線155〜受光トランジスタ142〜接続
線156〜端子164〜接続線80C〜負電圧電源回路
90Bの間に回路が形成され、電流が流れる。この電流
により、リレー回路110のリレーコイル112が磁化
されてリレー接点111が閉じる。さらに、リレー回路
110のリレー接点111が閉じると、正電圧電源回路
90A〜端子163〜接続線154〜リレー接点Ill
〜接続線153〜接続線151〜端子161〜接続線6
0D〜接触子50D〜接触パッド45Bの間に回路が形
成され、結果的にテストボード40に正電圧lit源回
路の電位が供給される。
尚、コンデンサ回路130は、リレー接点1.11が閉
じるまでの時間を遅らせるための時定数を得る回路であ
る。
じるまでの時間を遅らせるための時定数を得る回路であ
る。
[発明の効果]
以上説明したように、本発明のICテスタでは、テスト
ボードをテストヘッドに装着したときに、初めてボード
固定電源が給電されるため、ICテスタの回路の一部分
や電源回路の故障を未然に防止でき、結果的にICの測
定作業を正常に遂行でき、修理復旧における工数を削減
できる効果が有る。
ボードをテストヘッドに装着したときに、初めてボード
固定電源が給電されるため、ICテスタの回路の一部分
や電源回路の故障を未然に防止でき、結果的にICの測
定作業を正常に遂行でき、修理復旧における工数を削減
できる効果が有る。
第1図は本発明による実施例を示すブロック図、第2図
は正電圧電源をテストヘッドから出力するための制御回
路を示す回路図、第3図は負電圧電源をテストヘッドか
ら出力するための制御回路を示す回路図、第4図は従来
のICテスタを示すブロック図である。 l・・・テストヘッド lO・・・IC20・・・
接続子 30・・・補助電気回路40・・・
テストボード 45A、 45B・・・接触パッド
50A、 50B、 50C,50D・・・接触子60
A、 60B、 60C,60D・・・接続線70A、
70B・・・制御回路 80A、 80B、 80C,80D・・・接続線90
A・・・正電圧電源回路 90B・・・負電圧電源回路
+00・・・ダイオード回路 110・・・リレー回路
!11・・・リレー接点 112・・・リレーコ
イル120・・・抵抗回路 130・・・コンデ
ンサ回路140・・・フォトカブラ回路 +41・・・発光ダイオード回路 142・・・受光トランジスタ回路
は正電圧電源をテストヘッドから出力するための制御回
路を示す回路図、第3図は負電圧電源をテストヘッドか
ら出力するための制御回路を示す回路図、第4図は従来
のICテスタを示すブロック図である。 l・・・テストヘッド lO・・・IC20・・・
接続子 30・・・補助電気回路40・・・
テストボード 45A、 45B・・・接触パッド
50A、 50B、 50C,50D・・・接触子60
A、 60B、 60C,60D・・・接続線70A、
70B・・・制御回路 80A、 80B、 80C,80D・・・接続線90
A・・・正電圧電源回路 90B・・・負電圧電源回路
+00・・・ダイオード回路 110・・・リレー回路
!11・・・リレー接点 112・・・リレーコ
イル120・・・抵抗回路 130・・・コンデ
ンサ回路140・・・フォトカブラ回路 +41・・・発光ダイオード回路 142・・・受光トランジスタ回路
Claims (1)
- (1)テストボードと、補助電気回路と、テストボード
固定電源電圧回路とを有する半導体集積回路試験装置で
あって、 前記テストボードは、被試験対象となる半導体集積回路
装置を実装するものであり、 前記補助電気回路は、前記半導体集積回路装置を機能さ
せるものであり、 前記テストボード固定電源電圧回路は、前記補助電気回
路に給電を行う正電圧電源回路及び負電圧電源回路と、
前記正電圧電源回路及び負電圧電源回路の駆動制御を行
う制御回路とからなるものであり、 前記制御回路は、対をなす接触子を少なくとも2組有し
、2組の対をなす接触子が前記テストボードの接触パッ
ドにて外的に短絡されたときに前記電圧電源回路よりの
通電を行うものであることを特徴とする半導体集積回路
試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2096966A JPH03293571A (ja) | 1990-04-12 | 1990-04-12 | 半導体集積回路試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2096966A JPH03293571A (ja) | 1990-04-12 | 1990-04-12 | 半導体集積回路試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03293571A true JPH03293571A (ja) | 1991-12-25 |
Family
ID=14178979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2096966A Pending JPH03293571A (ja) | 1990-04-12 | 1990-04-12 | 半導体集積回路試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03293571A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6031370A (en) * | 1997-01-28 | 2000-02-29 | Ando Electric Co., Ltd. | Semiconductor testing apparatus |
KR100507918B1 (ko) * | 2002-10-29 | 2005-08-10 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치 |
-
1990
- 1990-04-12 JP JP2096966A patent/JPH03293571A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6031370A (en) * | 1997-01-28 | 2000-02-29 | Ando Electric Co., Ltd. | Semiconductor testing apparatus |
KR100507918B1 (ko) * | 2002-10-29 | 2005-08-10 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5237268A (en) | Film carrier structure capable of simplifying test | |
JP3631275B2 (ja) | 半導体試験装置のピン試験回路 | |
JP2610640B2 (ja) | 自動車の少なくとも2つの電気的負荷を検査する装置 | |
JPH03293571A (ja) | 半導体集積回路試験装置 | |
KR100310971B1 (ko) | 와이어 하네스 시험방법 및 이를 수행하기 위한 시스템 | |
US5101154A (en) | Open bond detector for an integrated circuit | |
JP3239864B2 (ja) | 電源/gnd端子導通試験用テストボード | |
JPH1123655A (ja) | 半導体集積回路試験装置 | |
JP3149925B2 (ja) | 回路基板プロービング方式 | |
JP3071768B2 (ja) | リレー診断装置および診断方法 | |
JPH06167945A (ja) | 多点入出力装置の表示装置 | |
JP2809304B2 (ja) | Ic試験装置の検査装置 | |
JPH04302453A (ja) | 半導体試験装置 | |
JPH0495782A (ja) | 半導体試験装置 | |
JPH0954143A (ja) | 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法 | |
JPH04506569A (ja) | 基板上の複数の電気構成部品の組立体をテストする方法および装置 | |
JPH0563044A (ja) | テスト機能付icソケツト | |
JP4066265B2 (ja) | 半導体試験装置のコンタクトリング | |
JP2579883Y2 (ja) | Ic搬送装置用試験装置 | |
JP2503841Y2 (ja) | 直流電源用保守装置 | |
JPH0653292A (ja) | 半導体装置及びその検査方法 | |
JP2586419Y2 (ja) | デバッグ装置用の電源回路 | |
JPH1123648A (ja) | Ic試験装置のテストヘッド | |
KR100187725B1 (ko) | 연산 증폭회로 소자의 단일 검사 기판 | |
JP4691623B2 (ja) | 回路基板の検査方法及び装置 |