JPH11214505A - 半導体装置のマイクロコンタクト形成方法 - Google Patents
半導体装置のマイクロコンタクト形成方法Info
- Publication number
- JPH11214505A JPH11214505A JP10313764A JP31376498A JPH11214505A JP H11214505 A JPH11214505 A JP H11214505A JP 10313764 A JP10313764 A JP 10313764A JP 31376498 A JP31376498 A JP 31376498A JP H11214505 A JPH11214505 A JP H11214505A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- interlayer insulating
- film
- insulating film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 230000015572 biosynthetic process Effects 0.000 title claims description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 111
- 239000010410 layer Substances 0.000 claims abstract description 67
- 230000000903 blocking effect Effects 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract 2
- 238000002955 isolation Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 パターン不良によるコンタクトホール両側の
層間絶縁膜のエッチングが防止し埋没コンタクトの間の
短絡を防止するコンタクト形成方法を提供する。 【解決手段】 下部配線が形成された半導体基板１００
上に第１の層間絶縁膜１０６を形成し、その上に導電膜
パターン１０８を形成し、導電膜パターン１０８を含ん
で第１の層間絶縁膜１０６上に第２の層間絶縁膜１１２
を形成する。導電膜パターン１０８とオーバーラップさ
れるように第２の層間絶縁膜１１２上にブロッキングパ
ターン層１１４ａを形成するが、少なくとも導電膜パタ
ーン１０８の幅以上を有するように形成し、層間絶縁膜
のエッチング選択比より大きいエッチング選択比を有す
る物質で形成する。ブロッキングパターン層１１４ａを
マスクで使用して層間絶縁膜１０６・１１２をエッチン
グするが、下部配線が露出されるようにエッチングして
コンタクトホール１１７を形成する。
層間絶縁膜のエッチングが防止し埋没コンタクトの間の
短絡を防止するコンタクト形成方法を提供する。 【解決手段】 下部配線が形成された半導体基板１００
上に第１の層間絶縁膜１０６を形成し、その上に導電膜
パターン１０８を形成し、導電膜パターン１０８を含ん
で第１の層間絶縁膜１０６上に第２の層間絶縁膜１１２
を形成する。導電膜パターン１０８とオーバーラップさ
れるように第２の層間絶縁膜１１２上にブロッキングパ
ターン層１１４ａを形成するが、少なくとも導電膜パタ
ーン１０８の幅以上を有するように形成し、層間絶縁膜
のエッチング選択比より大きいエッチング選択比を有す
る物質で形成する。ブロッキングパターン層１１４ａを
マスクで使用して層間絶縁膜１０６・１１２をエッチン
グするが、下部配線が露出されるようにエッチングして
コンタクトホール１１７を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のマイ
クロコンタクト（ｍｉｃｒｏｃｏｎｔａｃｔ）形成方法
に関するものであり、より詳しくは半導体メモリ装置の
埋没コンタクト（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）形成
時、ストレージノード電極（ｓｔｏｒａｇｅ ｎｏｄｅ
ｅｌｅｃｔｒｏｄｅ）の間のブリッジ（ｂｒｉｄｇ
ｅ）現象を防止する半導体装置のマイクロコンタクト形
成方法に関するものである。
クロコンタクト（ｍｉｃｒｏｃｏｎｔａｃｔ）形成方法
に関するものであり、より詳しくは半導体メモリ装置の
埋没コンタクト（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）形成
時、ストレージノード電極（ｓｔｏｒａｇｅ ｎｏｄｅ
ｅｌｅｃｔｒｏｄｅ）の間のブリッジ（ｂｒｉｄｇ
ｅ）現象を防止する半導体装置のマイクロコンタクト形
成方法に関するものである。
【０００２】
【従来の技術】素子が高集積化されることによって、微
細パターンのための露光技術が非常に重要視される。一
般的に露光技術は、ｇ−ｌｉｎｅ（波長４３６ｎｍ）、
ｉ−ｌｉｎｅ（波長３６５ｎｍ）、ＫｒＦｅｘｉｍｅｒ
ｌａｓｅｒ（波長２４８ｎｍ）等、次第に短い波長が
使用され、今後は、ＡｒＦ ｅｘｍｉｅｒ ｌａｓｅｒ
（波長１９３ｎｍ）が有力である。
細パターンのための露光技術が非常に重要視される。一
般的に露光技術は、ｇ−ｌｉｎｅ（波長４３６ｎｍ）、
ｉ−ｌｉｎｅ（波長３６５ｎｍ）、ＫｒＦｅｘｉｍｅｒ
ｌａｓｅｒ（波長２４８ｎｍ）等、次第に短い波長が
使用され、今後は、ＡｒＦ ｅｘｍｉｅｒ ｌａｓｅｒ
（波長１９３ｎｍ）が有力である。
【０００３】しかし、通常ｉ−ｌｉｎｅは０．３μｍ、
ＫｒＦは０．１５μｍを限界で見なすが、０．１μｍの
小さいパターンを形成することは現実的に不可能であ
る。
ＫｒＦは０．１５μｍを限界で見なすが、０．１μｍの
小さいパターンを形成することは現実的に不可能であ
る。
【０００４】現在、ＭＬＲ（Ｍｕｌｔｉ Ｌｅｖｅｌ
Ｒｅｓｉｓｔｏｒ）工程で微細なコンタクトを形成して
いるが、セルのピッチ（ｃｅｌｌ ｐｉｔｃｈ）を徐々
に減らしながら限界解像力（ｒｅｓｏｌｕｔｉｏｎ）以
上でコンタクト大きさを形成すると、隣接なセルのコン
タクトが互いに短絡（ｓｈｏｒｔ）される現象が発生さ
れる。
Ｒｅｓｉｓｔｏｒ）工程で微細なコンタクトを形成して
いるが、セルのピッチ（ｃｅｌｌ ｐｉｔｃｈ）を徐々
に減らしながら限界解像力（ｒｅｓｏｌｕｔｉｏｎ）以
上でコンタクト大きさを形成すると、隣接なセルのコン
タクトが互いに短絡（ｓｈｏｒｔ）される現象が発生さ
れる。
【０００５】図１乃至図２は、従来の半導体装置のマイ
クロコンタクト形成方法を順次的に示す断面図である。
クロコンタクト形成方法を順次的に示す断面図である。
【０００６】図１を参照すると、半導体基板１０上に活
性領域と非活性領域を定義して素子隔離領域１２が形成
されている。活性領域の半導体基板１０上にポリパッド
１４が形成されているし、ポリパッド１４の上部表面が
露出されるように１層間絶縁膜１６が形成されている。
性領域と非活性領域を定義して素子隔離領域１２が形成
されている。活性領域の半導体基板１０上にポリパッド
１４が形成されているし、ポリパッド１４の上部表面が
露出されるように１層間絶縁膜１６が形成されている。
【０００７】そして、ポリパッド１４の間の１層間絶縁
膜１６上に、即ち非活性領域上にビットライン電極１８
が形成されている。ビットライン電極１８は、キャッピ
ング膜２０及びスペーサー２１を有し、これらは各々シ
リコン窒化膜Ｓｉ3Ｎ4で形成されている。
膜１６上に、即ち非活性領域上にビットライン電極１８
が形成されている。ビットライン電極１８は、キャッピ
ング膜２０及びスペーサー２１を有し、これらは各々シ
リコン窒化膜Ｓｉ3Ｎ4で形成されている。
【０００８】この時、ビットライン電極１８を含んで１
層間絶縁膜１６上に他の層間絶縁膜２２を形成し、層間
絶縁膜１６、２２をエッチングして活性領域のポリパッ
ド１４が露出されるようにコンタクトホール２５を形成
する。
層間絶縁膜１６上に他の層間絶縁膜２２を形成し、層間
絶縁膜１６、２２をエッチングして活性領域のポリパッ
ド１４が露出されるようにコンタクトホール２５を形成
する。
【０００９】しかし、ビットライン電極１８形成とは異
なりコンタクトホール２５形成において、マスク膜であ
るフォトレジスト膜パターン２４が全てのビットライン
電極１８上の他の層間絶縁膜２２上に形成されないとい
う問題点が発生する。
なりコンタクトホール２５形成において、マスク膜であ
るフォトレジスト膜パターン２４が全てのビットライン
電極１８上の他の層間絶縁膜２２上に形成されないとい
う問題点が発生する。
【００１０】従って、図２に図示されたように、フォト
レジスト膜パターン２４をマスクとして層間絶縁膜１
６、２２をエッチングした時、コンタクトホール２５の
間の必要ない他の層間絶縁膜２２がエッチングされると
いう問題点が発生する。
レジスト膜パターン２４をマスクとして層間絶縁膜１
６、２２をエッチングした時、コンタクトホール２５の
間の必要ない他の層間絶縁膜２２がエッチングされると
いう問題点が発生する。
【００１１】従って、コンタクトホール２５を充填する
ようにストレージポリシリコン膜２６を形成した時、ブ
リッジ現象（符号２８参照）が発生される。
ようにストレージポリシリコン膜２６を形成した時、ブ
リッジ現象（符号２８参照）が発生される。
【００１２】例えば、０．３０μｍのピッチを有するセ
ルで埋没コンタクトを形成する場合に、埋没コンタクト
の大きさが０．２０μｍなら、コンタクトとコンタクト
との間のスペース（ｓｐａｃｅ）が０．１μｍしかなら
ないため近接効果によって埋没コンタクト間の短絡が発
生する。
ルで埋没コンタクトを形成する場合に、埋没コンタクト
の大きさが０．２０μｍなら、コンタクトとコンタクト
との間のスペース（ｓｐａｃｅ）が０．１μｍしかなら
ないため近接効果によって埋没コンタクト間の短絡が発
生する。
【００１３】
【発明が解決しようとする課題】本発明は、上述の諸般
問題点を解決するため提案されたものとして、埋没コン
タクトの間の短絡が防止でき、マイクロコンタクトを容
易に形成できる半導体装置のマイクロコンタクト形成方
法を提供することがその目的である。
問題点を解決するため提案されたものとして、埋没コン
タクトの間の短絡が防止でき、マイクロコンタクトを容
易に形成できる半導体装置のマイクロコンタクト形成方
法を提供することがその目的である。
【００１４】
【課題を解決するための手段】（構成）上述の目的を達
成するための本発明によると、半導体装置のコンタクト
形成方法は、下部配線が形成された半導体基板上に第１
層間絶縁膜を形成する段階と、第１層間絶縁膜上に導電
膜パターンを形成する段階と、導電膜パターンを含んで
第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
導電膜パターンとオーバーラップされるように第２層間
絶縁間膜上にブロッキングパターン層を形成するが、少
なくとも導電膜パターンの幅以上を有するように形成
し、第１及び第２層間絶縁膜のエッチング選択比より大
きい選択比を有する物質で形成する段階と、ブロッキン
グパターン層をマスクで使用して第１及び第２層間絶縁
膜をエッチングするが、下部配線が露出されるようにエ
ッチングしてコンタクトホールを形成する段階とを含む
半導体装置のコンタクト形成方法。
成するための本発明によると、半導体装置のコンタクト
形成方法は、下部配線が形成された半導体基板上に第１
層間絶縁膜を形成する段階と、第１層間絶縁膜上に導電
膜パターンを形成する段階と、導電膜パターンを含んで
第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
導電膜パターンとオーバーラップされるように第２層間
絶縁間膜上にブロッキングパターン層を形成するが、少
なくとも導電膜パターンの幅以上を有するように形成
し、第１及び第２層間絶縁膜のエッチング選択比より大
きい選択比を有する物質で形成する段階と、ブロッキン
グパターン層をマスクで使用して第１及び第２層間絶縁
膜をエッチングするが、下部配線が露出されるようにエ
ッチングしてコンタクトホールを形成する段階とを含む
半導体装置のコンタクト形成方法。
【００１５】この方法の望ましい実施形態において、ブ
ロッキングパターン層は、ポリシリコン膜及びシリコン
窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
ロッキングパターン層は、ポリシリコン膜及びシリコン
窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００１６】この方法の望ましい実施形態において、半
導体装置のコンタクト形成方法は、導電膜パターン形成
後、導電膜パターンを覆うように保護膜を形成するが、
第１及び第２層間絶縁膜のエッチング選択比より大きい
エッチング選択比を有する物質で形成する段階とを付加
的に含む。
導体装置のコンタクト形成方法は、導電膜パターン形成
後、導電膜パターンを覆うように保護膜を形成するが、
第１及び第２層間絶縁膜のエッチング選択比より大きい
エッチング選択比を有する物質で形成する段階とを付加
的に含む。
【００１７】この方法の望ましい実施形態において、保
護膜は、導電膜パターン上に形成されたキャッピング膜
と、導電膜パターン両側壁に形成されたスペーサーを含
む。
護膜は、導電膜パターン上に形成されたキャッピング膜
と、導電膜パターン両側壁に形成されたスペーサーを含
む。
【００１８】この方法の望ましい実施形態において、保
護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
【００１９】上述の目的を達成するための本発明による
と、半導体装置のコンタクト形成方法は、活性領域と非
活性領域が定義された半導体基板の活性領域上にキャパ
シタコンタクト用パッド電極を形成する段階と、パッド
電極を含んで半導体基板上に第１層間絶縁膜を形成する
段階と、非活性領域の第１層間絶縁膜上にビットライン
電極を形成する段階と、ビットライン電極を覆うように
保護膜を形成する段階と、保護膜を含んで第１層間絶縁
膜上に第２層間絶縁膜を形成する段階と、ビットライン
電極とオーバーラップされるように第２層間絶縁膜上に
ブロッキングパターン層を形成するが、少なくともビッ
トライン電極の幅以上を有するように形成する段階と、
ブロッキングパターン層をマスクで使用して第１及び第
２層間絶縁膜をエッチングするが、パッド電極上部表面
の一部が露出されるようにエッチングしてコンタクトホ
ールを形成する段階とを含み、保護膜及びブロッキング
パターン層は、第１及び第２層間絶縁膜のエッチング選
択比より大きいエッチング選択比を有する物質で形成さ
れてコンタクトホールを自己整列させる。
と、半導体装置のコンタクト形成方法は、活性領域と非
活性領域が定義された半導体基板の活性領域上にキャパ
シタコンタクト用パッド電極を形成する段階と、パッド
電極を含んで半導体基板上に第１層間絶縁膜を形成する
段階と、非活性領域の第１層間絶縁膜上にビットライン
電極を形成する段階と、ビットライン電極を覆うように
保護膜を形成する段階と、保護膜を含んで第１層間絶縁
膜上に第２層間絶縁膜を形成する段階と、ビットライン
電極とオーバーラップされるように第２層間絶縁膜上に
ブロッキングパターン層を形成するが、少なくともビッ
トライン電極の幅以上を有するように形成する段階と、
ブロッキングパターン層をマスクで使用して第１及び第
２層間絶縁膜をエッチングするが、パッド電極上部表面
の一部が露出されるようにエッチングしてコンタクトホ
ールを形成する段階とを含み、保護膜及びブロッキング
パターン層は、第１及び第２層間絶縁膜のエッチング選
択比より大きいエッチング選択比を有する物質で形成さ
れてコンタクトホールを自己整列させる。
【００２０】この方法の望ましい実施形態において、ブ
ロッキングパターン層物質は、ポリシリコン膜及びシリ
コン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
ロッキングパターン層物質は、ポリシリコン膜及びシリ
コン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２１】この方法の望ましい実施形態において、半
導体装置のコンタクト形成方法は、コンタクトホールを
導電膜でオーバーフィルさせる段階と、導電膜及びブロ
ッキングパターン層を平坦化エッチングするが、第２層
間絶縁膜の上部表面が露出されるようにエッチングして
キャパシタコンタクト用コンタクトプラグを形成する段
階とを付加的に含む。
導体装置のコンタクト形成方法は、コンタクトホールを
導電膜でオーバーフィルさせる段階と、導電膜及びブロ
ッキングパターン層を平坦化エッチングするが、第２層
間絶縁膜の上部表面が露出されるようにエッチングして
キャパシタコンタクト用コンタクトプラグを形成する段
階とを付加的に含む。
【００２２】上述の目的を達成するための本発明による
と、半導体装置のコンタクト形成方法は、下部配線が形
成された半導体基板上に第１層間絶縁膜を形成する段階
と、第１層間絶縁膜上に導電膜パターンを形成する段階
と、導電膜を含んで第１層間絶縁膜上に第２層間絶縁膜
を形成する段階と、導電膜パターンとオーバーラップさ
れるように第２層間絶縁膜上にブロッキングパターン層
を形成するが、少なくとも導電膜パターンの幅以上を有
するように形成し、第１及び第２層間絶縁膜のエッチン
グ選択比より大きいエッチング選択比を有する物質で形
成する段階と、ブロッキングパターン層の間の第２層間
絶縁膜の上部表面が露出されるようにフォトレジスト膜
パターンを形成するが、オープン領域が少なくとも１つ
以上のブロッキングパターン層を含むように形成する段
階と、フォトレジスト膜パターン及びブロッキングパタ
ーン層をマスクとして使用して第１及び第２層間絶縁膜
をエッチングするが、下部配線が露出されるようにエッ
チングしてコンタクトホールを形成する段階とを含む。
と、半導体装置のコンタクト形成方法は、下部配線が形
成された半導体基板上に第１層間絶縁膜を形成する段階
と、第１層間絶縁膜上に導電膜パターンを形成する段階
と、導電膜を含んで第１層間絶縁膜上に第２層間絶縁膜
を形成する段階と、導電膜パターンとオーバーラップさ
れるように第２層間絶縁膜上にブロッキングパターン層
を形成するが、少なくとも導電膜パターンの幅以上を有
するように形成し、第１及び第２層間絶縁膜のエッチン
グ選択比より大きいエッチング選択比を有する物質で形
成する段階と、ブロッキングパターン層の間の第２層間
絶縁膜の上部表面が露出されるようにフォトレジスト膜
パターンを形成するが、オープン領域が少なくとも１つ
以上のブロッキングパターン層を含むように形成する段
階と、フォトレジスト膜パターン及びブロッキングパタ
ーン層をマスクとして使用して第１及び第２層間絶縁膜
をエッチングするが、下部配線が露出されるようにエッ
チングしてコンタクトホールを形成する段階とを含む。
【００２３】この方法の望ましい実施形態において、ブ
ロッキングパターン層は、ポリシリコン膜及びシリコン
窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
ロッキングパターン層は、ポリシリコン膜及びシリコン
窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２４】この方法の望ましい実施形態において、半
導体装置のコンタクト形成方法は、導電膜パターン形成
後、導電膜パターンを覆うように保護膜を形成するが、
第１及び第２層間絶縁膜のエッチング選択比より大きい
エッチング選択比を有する物質で形成する段階を付加的
に含む。
導体装置のコンタクト形成方法は、導電膜パターン形成
後、導電膜パターンを覆うように保護膜を形成するが、
第１及び第２層間絶縁膜のエッチング選択比より大きい
エッチング選択比を有する物質で形成する段階を付加的
に含む。
【００２５】この方法の望ましい実施形態において、保
護膜は、導電膜パターン上に形成されたキャッピング膜
と、導電膜パターン両側壁に形成されたスペーサーを含
む。
護膜は、導電膜パターン上に形成されたキャッピング膜
と、導電膜パターン両側壁に形成されたスペーサーを含
む。
【００２６】この方法の望ましい実施形態において、保
護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
【００２７】上述の目的を達成するための本発明による
と、半導体装置のコンタクト形成方法は、活性領域と非
活性領域が定義された半導体基板の活性領域上にキャパ
シタコンタクト用パッド電極を形成する段階と、パッド
電極を含んで半導体基板上に第１層間絶縁膜を形成する
段階と、非活性領域の第１層間絶縁膜上にビットライン
電極を形成する段階と、ビットライン電極を覆うように
保護膜を形成する段階と、保護膜を含んで第１層間絶縁
膜上に第２層間絶縁膜を形成する段階と、ビットライン
電極とオーバーラップされるように第２層間絶縁膜上に
ブロッキングパターン層を形成するが、少なくともビッ
トライン電極の幅以上を有するように形成する段階と、
ブロッキングパターン層の間の第２層間絶縁膜の上部表
面が露出されるようにフォトレジスト膜パターンを形成
するがオープン領域が少なくとも１つ以上のブロッキン
グパターン層を含むように形成する段階と、フォトレジ
スト膜パターン及びブロッキングパター層をマスクで使
用して第１及び第２層間絶縁膜をエッチングするが、導
電膜パターン上部表面の一部が露出されるようにエッチ
ングしてコンタクトホールを形成する段階とを含み、保
護膜及びブロッキングパターン層は、第１及び第２層間
絶縁膜のエッチング選択比より大きいエッチング選択比
を有する物質で形成されてコンタクトホールを自己整列
させる。
と、半導体装置のコンタクト形成方法は、活性領域と非
活性領域が定義された半導体基板の活性領域上にキャパ
シタコンタクト用パッド電極を形成する段階と、パッド
電極を含んで半導体基板上に第１層間絶縁膜を形成する
段階と、非活性領域の第１層間絶縁膜上にビットライン
電極を形成する段階と、ビットライン電極を覆うように
保護膜を形成する段階と、保護膜を含んで第１層間絶縁
膜上に第２層間絶縁膜を形成する段階と、ビットライン
電極とオーバーラップされるように第２層間絶縁膜上に
ブロッキングパターン層を形成するが、少なくともビッ
トライン電極の幅以上を有するように形成する段階と、
ブロッキングパターン層の間の第２層間絶縁膜の上部表
面が露出されるようにフォトレジスト膜パターンを形成
するがオープン領域が少なくとも１つ以上のブロッキン
グパターン層を含むように形成する段階と、フォトレジ
スト膜パターン及びブロッキングパター層をマスクで使
用して第１及び第２層間絶縁膜をエッチングするが、導
電膜パターン上部表面の一部が露出されるようにエッチ
ングしてコンタクトホールを形成する段階とを含み、保
護膜及びブロッキングパターン層は、第１及び第２層間
絶縁膜のエッチング選択比より大きいエッチング選択比
を有する物質で形成されてコンタクトホールを自己整列
させる。
【００２８】この方法の望ましい実施形態において、ブ
ロッキングパターン層物質は、ポリシリコン膜及びシリ
コン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
ロッキングパターン層物質は、ポリシリコン膜及びシリ
コン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２９】この方法の望ましい実施形態において、半
導体装置のコンタクト形成方法は、コンタクトホールを
導電膜でオーバーフィルさせる段階と、導電膜及びブロ
ッキングパターン層を平坦化エッチングするが、第２層
間絶縁膜の上部表面が露出されるようにエッチングして
コンタクトプラグを形成する段階を付加的に含む。
導体装置のコンタクト形成方法は、コンタクトホールを
導電膜でオーバーフィルさせる段階と、導電膜及びブロ
ッキングパターン層を平坦化エッチングするが、第２層
間絶縁膜の上部表面が露出されるようにエッチングして
コンタクトプラグを形成する段階を付加的に含む。
【００３０】（作用）本発明による半導体出のマイクロ
コンタクト形成方法は、埋没コンタクトの間の段落を防
止し、マイクロコンタクトが容易に形成されるようにす
る。
コンタクト形成方法は、埋没コンタクトの間の段落を防
止し、マイクロコンタクトが容易に形成されるようにす
る。
【００３１】
【発明の実施の形態】図８を参照すると、本発明の実施
形態による新規した半導体装置のマイクロコンタクト形
成方法は、下部配線が形成された半導体基板上に第１層
間絶縁膜を形成し、第１層間絶縁膜上に導電膜パターン
を形成し、導電膜パターンを含んで第１層間絶縁膜上に
第２層間絶縁膜を形成する。そして、導電膜パターンと
オーバーラッジプされるように第２層間絶縁膜上にブロ
ッキングパターン層を形成するが、少なくとも導電膜パ
ターンの幅以上を有するように形成し、層間絶縁膜のエ
ッチング選択比より大きいエッチング選択比を有する物
質で形成する。続いてブロッキングパターン層をマスク
として使用して層間絶縁膜をエッチングするが、下部配
線が露出されるようにエッチングしてコンタクトホール
を形成する。このような半導体装置のコンタクト形成方
法によって、ブロッキングパターン層をマスクとして使
用して層間絶縁膜をエッチングすることによって、マス
クパターン不良によるコンタクトホール両側の層間絶縁
膜のエッチングが防止できることによって、埋没コンタ
クトの間の段落が防止でき、マイクロコンタクト容易に
形成できる。
形態による新規した半導体装置のマイクロコンタクト形
成方法は、下部配線が形成された半導体基板上に第１層
間絶縁膜を形成し、第１層間絶縁膜上に導電膜パターン
を形成し、導電膜パターンを含んで第１層間絶縁膜上に
第２層間絶縁膜を形成する。そして、導電膜パターンと
オーバーラッジプされるように第２層間絶縁膜上にブロ
ッキングパターン層を形成するが、少なくとも導電膜パ
ターンの幅以上を有するように形成し、層間絶縁膜のエ
ッチング選択比より大きいエッチング選択比を有する物
質で形成する。続いてブロッキングパターン層をマスク
として使用して層間絶縁膜をエッチングするが、下部配
線が露出されるようにエッチングしてコンタクトホール
を形成する。このような半導体装置のコンタクト形成方
法によって、ブロッキングパターン層をマスクとして使
用して層間絶縁膜をエッチングすることによって、マス
クパターン不良によるコンタクトホール両側の層間絶縁
膜のエッチングが防止できることによって、埋没コンタ
クトの間の段落が防止でき、マイクロコンタクト容易に
形成できる。
【００３２】以下、図３から図９までを参照して、本発
明の実施の形態を詳細に説明する。
明の実施の形態を詳細に説明する。
【００３３】図３は、本発明の実施形態による半導体装
置のマイクロコンタクト形成のためのマスクレイアウト
（ｍａｓｋ ｌａｙｏｕｔ）を示す断面図である。
置のマイクロコンタクト形成のためのマスクレイアウト
（ｍａｓｋ ｌａｙｏｕｔ）を示す断面図である。
【００３４】図３を参照すると、符号“５０ａ〜５０
ｄ”は活性領域と非活性領域を定義してアクチブマスク
（ａｃｔｉｖｅ ｍａｓｋ）、符号“５２ａ〜５２ｄ”
はゲート電極マスク（ｇａｔｅｅｌｅｃｔｒｏｄｅ ｍ
ａｓｋ）、符号“５４ａ、５４ｂ”は、本発明によるブ
ロッキングパターンマスク（ｂｌｏｃｋｉｎｇ ｐａｔ
ｔｅｒｎ ｍａｓｋ）を示す。
ｄ”は活性領域と非活性領域を定義してアクチブマスク
（ａｃｔｉｖｅ ｍａｓｋ）、符号“５２ａ〜５２ｄ”
はゲート電極マスク（ｇａｔｅｅｌｅｃｔｒｏｄｅ ｍ
ａｓｋ）、符号“５４ａ、５４ｂ”は、本発明によるブ
ロッキングパターンマスク（ｂｌｏｃｋｉｎｇ ｐａｔ
ｔｅｒｎ ｍａｓｋ）を示す。
【００３５】そして、符号“５６ａ〜５６ｄ”は、埋没
コンタクト形成のための埋没コンタクトエッチングマス
ク（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｅｔｃｈ ｍａｓ
ｋ）としてフォトレジスト膜パターンのオープン（ｏｐ
ｅｎ）領域を示し、反対に符号“５７”フォトレジスト
膜パターンによってカバーされた（ｃｏｖｅｒｅｄ）領
域を示す。
コンタクト形成のための埋没コンタクトエッチングマス
ク（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｅｔｃｈ ｍａｓ
ｋ）としてフォトレジスト膜パターンのオープン（ｏｐ
ｅｎ）領域を示し、反対に符号“５７”フォトレジスト
膜パターンによってカバーされた（ｃｏｖｅｒｅｄ）領
域を示す。
【００３６】この時、オープン領域は図示されたよう
に、隣接なセルを２つずつ縛ってバー形態（ｂａｒ ｔ
ｙｐｅ）も形成でき、例えばバーを連結してオープン領
域“５６ａ”と“５６ｂ”を連結し、オープン領域“５
６ｃ”と“５６ｄ”を連結してライン形態（ｌｉｎｅ
ｔｙｐｅ）で長く形成することもできる。
に、隣接なセルを２つずつ縛ってバー形態（ｂａｒ ｔ
ｙｐｅ）も形成でき、例えばバーを連結してオープン領
域“５６ａ”と“５６ｂ”を連結し、オープン領域“５
６ｃ”と“５６ｄ”を連結してライン形態（ｌｉｎｅ
ｔｙｐｅ）で長く形成することもできる。
【００３７】そして、レイアウト上には図示されなかっ
たが、ブロッキングパターン領域下部にあるビットライ
ン電極マスク（ｂｉｔ ｌｉｎｅ ｅｌｅｃｔｒｏｄｅ
ｍａｓｋ）を付加的に含む。
たが、ブロッキングパターン領域下部にあるビットライ
ン電極マスク（ｂｉｔ ｌｉｎｅ ｅｌｅｃｔｒｏｄｅ
ｍａｓｋ）を付加的に含む。
【００３８】図４から図９までは、本発明の実施の形態
による半導体装置のマイクロコンタクト形成方法を順次
的に示す断面図である。
による半導体装置のマイクロコンタクト形成方法を順次
的に示す断面図である。
【００３９】図４を参照すると、本発明の実施の形態に
よるＤＲＡＭのマイクロコンタクト形成方法は、アクテ
ィブマスク５０ａ〜５０ｄを使用して半導体基板１００
上に活性領域と非活性領域を定義して素子隔離領域１０
２を定義して素子隔離領域１０２を形成する。
よるＤＲＡＭのマイクロコンタクト形成方法は、アクテ
ィブマスク５０ａ〜５０ｄを使用して半導体基板１００
上に活性領域と非活性領域を定義して素子隔離領域１０
２を定義して素子隔離領域１０２を形成する。
【００４０】この時、素子隔離領域１０２は、ここでＳ
ＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉ
ｏｎ）で形成されている。
ＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉ
ｏｎ）で形成されている。
【００４１】活性領域の半導体基板１００上にキャパシ
タコンタクト用ポリパッド１０４を形成する。そして、
ポリパッド１０４を含んで半導体基板１００上に平坦な
上部表面を有するように第１の層間絶縁膜１０６を形成
する。
タコンタクト用ポリパッド１０４を形成する。そして、
ポリパッド１０４を含んで半導体基板１００上に平坦な
上部表面を有するように第１の層間絶縁膜１０６を形成
する。
【００４２】第１の層間絶縁膜１０６上にビットライン
電極マスク（図面に未図示）を使用してビットライン電
極１０８を形成した後、ビットライン電極１０８を覆う
ように保護膜１１０、１１１を形成する。
電極マスク（図面に未図示）を使用してビットライン電
極１０８を形成した後、ビットライン電極１０８を覆う
ように保護膜１１０、１１１を形成する。
【００４３】この時、保護膜１１０、１１１は、ビット
ライン電極１０８上に形成されたキャッピング膜１１０
及びビットライン電極１０８の両側壁に形成されたスペ
ーサー１１１とを含む。
ライン電極１０８上に形成されたキャッピング膜１１０
及びビットライン電極１０８の両側壁に形成されたスペ
ーサー１１１とを含む。
【００４４】キャッピング膜１１０及びスペーサー１１
１は、各々第１の層間絶縁膜１０６及び以後蒸着される
第２の層間絶縁膜１１２のエッチング選択比より大きい
エッチング選択比を有する物質、例えばシリコン窒化膜
Ｓｉ3Ｎ4等で形成される。
１は、各々第１の層間絶縁膜１０６及び以後蒸着される
第２の層間絶縁膜１１２のエッチング選択比より大きい
エッチング選択比を有する物質、例えばシリコン窒化膜
Ｓｉ3Ｎ4等で形成される。
【００４５】続いて、半導体基板１００全面に平坦な上
部表面を有する他の層間絶縁膜１１２を形成する。
部表面を有する他の層間絶縁膜１１２を形成する。
【００４６】図５において、第２の層間絶縁膜１１２上
に層間絶縁膜１０６、１１２のエッチング選択比より大
きいエッチング選択比を有する物質、例えばポリシリコ
ン膜、又はシリコン窒化膜１１４を形成する。
に層間絶縁膜１０６、１１２のエッチング選択比より大
きいエッチング選択比を有する物質、例えばポリシリコ
ン膜、又はシリコン窒化膜１１４を形成する。
【００４７】そして、図６に図示されたように、ブロッ
キングパターンマスク５４ａ、５４ｂを使用して膜１１
４をエッチングして後続埋没コンタクト形成のための層
間絶縁膜１０６、１１２のエッチングを容易にするブロ
ッキングパターン層１１４ａを形成する。
キングパターンマスク５４ａ、５４ｂを使用して膜１１
４をエッチングして後続埋没コンタクト形成のための層
間絶縁膜１０６、１１２のエッチングを容易にするブロ
ッキングパターン層１１４ａを形成する。
【００４８】この時、ブロッキングパターン層１１４ａ
は、ビットライン電極１０８とオーバーラップされるよ
うに形成されるが、ビットライン電極１０８の幅以上を
有するように形成する。
は、ビットライン電極１０８とオーバーラップされるよ
うに形成されるが、ビットライン電極１０８の幅以上を
有するように形成する。
【００４９】次、図７において、埋没コンタクトエッチ
ングマスク５６ａ〜５６ｄを使用してブロッキングパタ
ーン層１１４ａの間の他の層間絶縁膜１１２の上部表面
が露出されるようにフォトレジスト膜パターン１１６を
形成する。
ングマスク５６ａ〜５６ｄを使用してブロッキングパタ
ーン層１１４ａの間の他の層間絶縁膜１１２の上部表面
が露出されるようにフォトレジスト膜パターン１１６を
形成する。
【００５０】この時、フォトレジスト膜パターン１１６
によってオープンされた領域は、埋没コンタクトエッチ
ングマスク５６ａ〜５６ｄに沿って隣接なセルを２つず
つ縛ってバー形態（ｂａｒ ｔｙｐｅ）で形成されるよ
うにでき、バーを連結してライン形態（ｌｉｎｅ ｔｙ
ｐｅ）で長く形成することもできる。
によってオープンされた領域は、埋没コンタクトエッチ
ングマスク５６ａ〜５６ｄに沿って隣接なセルを２つず
つ縛ってバー形態（ｂａｒ ｔｙｐｅ）で形成されるよ
うにでき、バーを連結してライン形態（ｌｉｎｅ ｔｙ
ｐｅ）で長く形成することもできる。
【００５１】この時、図７のＳＥＣ Ａ−Ａ’部分は、
図３に図示されたＡ−Ａ’部分の断面構造、即ちバー形
態のオープン領域を有する埋没コンタクトエッチングマ
スクによって形成されたフォトレジスト膜パターン１１
６を示す半導体装置の断面図である。
図３に図示されたＡ−Ａ’部分の断面構造、即ちバー形
態のオープン領域を有する埋没コンタクトエッチングマ
スクによって形成されたフォトレジスト膜パターン１１
６を示す半導体装置の断面図である。
【００５２】続いて、図８を参照すると、オープン領域
の形態によってブロッキングパターン層１１４ａ、又は
ブロッキングパターン層１１４ａ及びフォトレジスト膜
パターン１１６をマスクとして使用してポリパッド１０
４の上部表面の一部が露出されるように層間絶縁膜１０
６、１１２をエッチングしてコンタクトホール１１７を
形成する。
の形態によってブロッキングパターン層１１４ａ、又は
ブロッキングパターン層１１４ａ及びフォトレジスト膜
パターン１１６をマスクとして使用してポリパッド１０
４の上部表面の一部が露出されるように層間絶縁膜１０
６、１１２をエッチングしてコンタクトホール１１７を
形成する。
【００５３】言い換えれば、ライン形態の埋没コンタク
トエッチングマスクを使用する場合、ブロッキングパタ
ーン層１１４ａだけが埋没コンタクト形成部位のビット
ライン電極１０８保護のためのエッチング防止膜にな
り、バー形態の埋没コンタクトエッチングマスクを使用
する場合、ブロッキングパターン層１１４ａ及びフォト
レジスト膜パター１１６が埋没コンタクト形成部位のビ
ットライン電極１０８保護のためのエッチング防止膜に
なる。
トエッチングマスクを使用する場合、ブロッキングパタ
ーン層１１４ａだけが埋没コンタクト形成部位のビット
ライン電極１０８保護のためのエッチング防止膜にな
り、バー形態の埋没コンタクトエッチングマスクを使用
する場合、ブロッキングパターン層１１４ａ及びフォト
レジスト膜パター１１６が埋没コンタクト形成部位のビ
ットライン電極１０８保護のためのエッチング防止膜に
なる。
【００５４】この時、ブロッキングパター層１１４ａが
誤整列（ｍｉｓ−ａｌｉｇｎ）されてもビットライン電
極１０８を覆っている窒化膜１１０、１１１が層間絶縁
膜１０６、１１２の大きいエッチング選択比の差によっ
てビットライン電極１０８が保護され、従ってビットラ
イン電極１０８とコンタクトホール１１７を充填して形
成されるストレージポリシリコン膜１１８の段落を防止
するようになる。
誤整列（ｍｉｓ−ａｌｉｇｎ）されてもビットライン電
極１０８を覆っている窒化膜１１０、１１１が層間絶縁
膜１０６、１１２の大きいエッチング選択比の差によっ
てビットライン電極１０８が保護され、従ってビットラ
イン電極１０８とコンタクトホール１１７を充填して形
成されるストレージポリシリコン膜１１８の段落を防止
するようになる。
【００５５】このように、ブロッキングパターン層１１
４ａを使用することによって、埋没コンタクト形成のた
めのフォトレジスト膜パターン１１６形成時、微細パタ
ーン形成に対する限界を克服できる。
４ａを使用することによって、埋没コンタクト形成のた
めのフォトレジスト膜パターン１１６形成時、微細パタ
ーン形成に対する限界を克服できる。
【００５６】再び、図８を参照すると、コンタクトホー
ル１１７をストレージポリシリコン膜１１８で充填（オ
ーバーフィル：ｏｖｅｒｆｉｌｌ）させる。
ル１１７をストレージポリシリコン膜１１８で充填（オ
ーバーフィル：ｏｖｅｒｆｉｌｌ）させる。
【００５７】最後に、他の層間絶縁膜１１２の上部表面
が露出されるようにストレージポリシリコン膜１１８及
びブロッキングパターン層１１４ａをエッチングする
と、図９に図示されたように、キャパシタの下部電極と
電気的に接続されるコンタクトプラグ１１８ａが形成さ
れて半導体装置のマイクロコンタクトが完成される。
が露出されるようにストレージポリシリコン膜１１８及
びブロッキングパターン層１１４ａをエッチングする
と、図９に図示されたように、キャパシタの下部電極と
電気的に接続されるコンタクトプラグ１１８ａが形成さ
れて半導体装置のマイクロコンタクトが完成される。
【００５８】
【発明の効果】本発明は、フォトレジスト膜パターンを
マスクでコンタクトホールを形成することにおいて、フ
ォトレジスト膜パターン形成限界によって発生されるマ
スクパターン不良と、これによって必要ない部分の層間
絶縁膜のエッチングでコンタクトの間に段落が発生され
る問題点を解決したことで、埋没コンタクトの間の段落
が防止でき、マイクロコンタクトが容易に形成できる。
マスクでコンタクトホールを形成することにおいて、フ
ォトレジスト膜パターン形成限界によって発生されるマ
スクパターン不良と、これによって必要ない部分の層間
絶縁膜のエッチングでコンタクトの間に段落が発生され
る問題点を解決したことで、埋没コンタクトの間の段落
が防止でき、マイクロコンタクトが容易に形成できる。
【図１】 従来の半導体装置のマイクロコンタクト形成
方法を順次的に示す断面図である。
方法を順次的に示す断面図である。
【図２】 従来の半導体装置のマイクロコンタクト形成
方法を順次的に示す断面図である。
方法を順次的に示す断面図である。
【図３】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成のためのマスクレイアウトを示す図
面である。
クロコンタクト形成のためのマスクレイアウトを示す図
面である。
【図４】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成方法を示す断面図である。
クロコンタクト形成方法を示す断面図である。
【図５】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成方法を示す断面図である。
クロコンタクト形成方法を示す断面図である。
【図６】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成方法を示す断面図である。
クロコンタクト形成方法を示す断面図である。
【図７】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成方法を示す断面図である。
クロコンタクト形成方法を示す断面図である。
【図８】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成方法を示す断面図である。
クロコンタクト形成方法を示す断面図である。
【図９】 本発明の実施の形態による半導体装置のマイ
クロコンタクト形成方法を示す断面図である。
クロコンタクト形成方法を示す断面図である。
１０、１００：半導体基板 １２、１０２：素子隔離領域 １４、１０４：ポリパッド電極 １６、２２、１０６、１１２：層間絶縁膜 １８、１０８：ビットライン ２０、１１０：キャッピング膜 ２１、１１１：窒化膜スペーサー ２４、１１６：フォトレジスト膜パターン ２５、１１７：コンタクトホール ２６、１１８：ストレージポリシリコン膜 ５０ａ〜５０ｄ：アクチブマスク ５２ａ〜５２ｄ：ゲート電極マスク １１４ａ：ブロッキング層 １１８ａ：コンタクトプラグ ５４ａ、５４ｂ：ブロッキングパターンマスク ５６ａ〜５６ｄ：埋没コンタクトエッチングマスク
Claims (16)
- 【請求項１】 下部配線が形成された半導体基板上に第
１層間絶縁膜を形成する段階と、 前記第１層間絶縁膜上に導電膜パターンを形成する段階
と、 前記導電膜パターンを含んで前記第１層間絶縁膜上に第
２層間絶縁膜を形成する段階と、 前記導電膜パターンとオーバーラップされるように前記
第２層間絶縁間膜上にブロッキングパターン層を形成す
るが、少なくとも前記導電膜パターンの幅以上を有する
ように形成し、前記第１及び第２層間絶縁膜のエッチン
グ選択比より大きいエッチング選択比を有する物質で形
成する段階と、 前記ブロッキングパターン層をマスクで使用して前記第
１及び第２層間絶縁膜をエッチングするが、前記下部配
線が露出されるようにエッチングしてコンタクトホール
を形成する段階とを含むことを特徴とする半導体装置の
コンタクト形成方法。 - 【請求項２】 前記ブロッキングパターン層は、ポリシ
リコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか
１つであることを特徴とする請求項１に記載の半導体装
置のコンタクト形成方法。 - 【請求項３】 前記半導体装置のコンタクト形成方法
は、前記導電膜パターン形成後、前記導電膜パターンを
覆うように保護膜を形成するが、前記第１及び第２層間
絶縁膜のエッチング選択比より大きいエッチング選択比
を有する物質で形成する段階とを付加的に含むことを特
徴とする請求項１に記載の半導体装置のコンタクト形成
方法。 - 【請求項４】 前記保護膜は、前記導電膜パターン上に
形成されたキャッピング膜と、 前記導電膜パターン両側壁に形成されたスペーサーを含
むことを特徴とする請求項３に記載の半導体装置のコン
タクト形成方法。 - 【請求項５】 前記保護膜は、シリコン窒化膜Ｓｉ3Ｎ4
であることを特徴とする請求項３に記載の半導体装置の
コンタクト形成方法。 - 【請求項６】 活性領域と非活性領域が定義された半導
体基板の前記活性領域上にキャパシタコンタクト用パッ
ド電極を形成する段階と、 前記パッド電極を含んで前記半導体基板上に第１層間絶
縁膜を形成する段階と、 前記活性領域の前記第１層間絶縁膜上にビットライン電
極を形成する段階と、 前記ビットライン電極を覆うように保護膜を形成する段
階と、 前記保護膜を含んで前記第１層間絶縁膜上に第２層間絶
縁膜を形成する段階と、 前記ビットライン電極とオーバーラップされるように前
記第２層間絶縁膜上にブロッキングパターン層を形成す
るが、少なくとも前記ビットライン電極の幅以上を有す
るように形成する段階と、 前記ブロッキングパターン層をマスクで使用して前記第
１層間絶縁膜及び第２層間絶縁膜をエッチングするが、
前記パッド電極上部表面の一部が露出されるようにエッ
チングしてコンタクトホールを形成する段階とを含み、 前記保護膜及びブロッキングパターン層は、前記第１及
び第２層間絶縁膜のエッチング選択比より大きいエッチ
ング選択比を有する物質で形成されて前記コンタクトホ
ールを自己整列させることを特徴とする半導体装置のコ
ンタクト形成方法。 - 【請求項７】 前記ブロッキングパターン層物質は、ポ
リシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいず
れか１つであることを特徴とする請求項６に記載の半導
体装置のコンタクト形成方法。 - 【請求項８】 前記半導体装置のコンタクト形成方法
は、前記コンタクトホールを導電膜で充填（オーバーフ
ィル）させる段階と、 前記導電膜及びブロッキングパターン層を平坦化エッチ
ングするが、前記第２層間絶縁膜の上部表面が露出され
るようにエッチングしてキャパシタコンタクト用コンタ
クトプラグを形成する段階とを付加的に含むことを特徴
とする請求項６に記載の半導体装置のコンタクト形成方
法。 - 【請求項９】 下部配線が形成された半導体基板上に第
１層間絶縁膜を形成する段階と、 前記第１層間絶縁膜上に導電膜パターンを形成する段階
と、 前記導電膜を含んで前記第１層間絶縁膜上に第２層間絶
縁膜を形成する段階と、 前記導電膜パターンとオーバーラップされるように第２
層間絶縁膜上にブロッキングパターン層を形成するが、
少なくとも前記導電膜パターンの幅以上を有するように
形成し、第１層間絶縁膜及び第２層間絶縁膜のエッチン
グ選択比より大きいエッチング選択比を有する物質で形
成する段階と、 ブロッキングパターン層の間の前記第２層間絶縁膜の上
部表面が露出されるようにフォトレジスト膜パターンを
形成するが、オープン領域が少なくとも１つ以上のブロ
ッキングパターン層を含むように形成する段階と、 前記フォトレジスト膜パターン及びブロッキングパター
ン層をマスクとして使用して前記第１層間絶縁膜及び第
２層間絶縁膜をエッチングするが、前記下部配線が露出
されるようにエッチングしてコンタクトホールを形成す
る段階とを含むことを特徴とする半導体装置のコンタク
ト形成方法。 - 【請求項１０】 前記ブロッキングパターン層は、ポリ
シリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうち、ある１
つであることを特徴とする請求項９に記載の半導体装置
のコンタクト形成方法。 - 【請求項１１】 前記半導体装置のコンタクト形成方法
は、前記導電膜パターン形成後、前記導電膜パターンを
覆うように保護膜を形成するが、前記第１層間絶縁膜及
び第２層間絶縁膜のエッチング選択比より大きいエッチ
ング選択比を有する物質で形成する段階を付加的に含む
ことを特徴とする請求項９に記載の半導体装置のコンタ
クト形成方法。 - 【請求項１２】 前記保護膜は、前記導電膜パターン上
に形成されたキャッピング膜と、 前記導電膜パターン両側壁に形成されたスペーサーを含
むことを特徴とする請求項１１に記載の半導体装置のコ
ンタクト形成方法。 - 【請求項１３】 前記保護膜は、シリコン窒化膜Ｓｉ3
Ｎ4であることを特徴とする請求項１１に記載の半導体
装置のコンタクト形成方法。 - 【請求項１４】 活性領域と非活性領域が定義された半
導体基板の前記活性領域上にキャパシタコンタクト用パ
ッド電極を形成する段階と、 前記パッド電極を含んで前記半導体基板上に第１層間絶
縁膜を形成する段階と、 前記非活性領域の前記第１層間絶縁膜上にビットライン
電極を形成する段階と、 前記ビットライン電極を覆うように保護膜を形成する段
階と、 前記保護膜を含んで前記第１層間絶縁膜上に第２層間絶
縁膜を形成する段階と、 前記ビットライン電極とオーバーラップされるように前
記第２層間絶縁膜上にブロッキングパターン層を形成す
るが、少なくとも前記ビットライン電極の幅以上を有す
るように形成する段階と、 ブロッキングパターン層の間の前記第２層間絶縁膜の上
部表面が露出されるようにフォトレジスト膜パターンを
形成するがオープン領域が少なくとも１つ以上のブロッ
キングパターン層を含むように形成する段階と、 前記フォトレジスト膜パターン及びブロッキングパター
層をマスクで使用して前記第１及び第２層間絶縁膜をエ
ッチングするが、前記導電膜パターン上部表面の一部が
露出されるようにエッチングしてコンタクトホールを形
成する段階とを含み、 前記保護膜及びブロッキングパターン層は、前記第１及
び第２層間絶縁膜のエッチング選択比より大きいエッチ
ング選択比を有する物質で形成されて前記コンタクトホ
ールを自己整列させることを特徴とする半導体装置のコ
ンタクト形成方法。 - 【請求項１５】 前記ブロッキングパターン層物質は、
ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうち、あ
る１であることを特徴とする請求項１４に記載の半導体
装置のコンタクト形成方法。 - 【請求項１６】 前記半導体装置のコンタクト形成方法
は、前記コンタクトホールを導電膜でオーバーフィルさ
せる段階と、 前記導電膜及び前記ブロッキングパターン層を平坦化エ
ッチングするが、前記第２層間絶縁膜の上部表面が露出
されるようにエッチングしてコンタクトプラグを形成す
る段階を付加的に含むことを特徴とする請求項１４に記
載の半導体装置のコンタクト形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970057914A KR100258576B1 (ko) | 1997-11-04 | 1997-11-04 | 반도체 장치의 마이크로 콘택 형성 방법 |
| KR199757914 | 1997-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214505A true JPH11214505A (ja) | 1999-08-06 |
| JP4024951B2 JP4024951B2 (ja) | 2007-12-19 |
Family
ID=19524106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31376498A Expired - Fee Related JP4024951B2 (ja) | 1997-11-04 | 1998-11-04 | 半導体装置のマイクロコンタクト形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6235623B1 (ja) |
| JP (1) | JP4024951B2 (ja) |
| KR (1) | KR100258576B1 (ja) |
| TW (1) | TW392301B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014138141A (ja) * | 2013-01-18 | 2014-07-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477839B1 (ko) * | 1997-12-23 | 2005-07-07 | 주식회사 하이닉스반도체 | 자기정렬방식의전하저장전극콘택홀형성방법 |
| KR100480583B1 (ko) * | 1998-03-20 | 2005-05-16 | 삼성전자주식회사 | 비콘택패턴과자기정렬적방법을이용한반도체장치의콘택형성방법 |
| KR100279298B1 (ko) * | 1998-07-02 | 2001-02-01 | 윤종용 | 반도체 메모리 장치의 제조 방법 및 그 구조 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003773B1 (ko) * | 1992-08-25 | 1996-03-22 | 금성일렉트론주식회사 | 디램(DRAM) 셀(Cell) 제조방법 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
-
1997
- 1997-11-04 KR KR1019970057914A patent/KR100258576B1/ko not_active IP Right Cessation
-
1998
- 1998-09-04 TW TW087114686A patent/TW392301B/zh not_active IP Right Cessation
- 1998-11-02 US US09/184,227 patent/US6235623B1/en not_active Expired - Lifetime
- 1998-11-04 JP JP31376498A patent/JP4024951B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014138141A (ja) * | 2013-01-18 | 2014-07-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6235623B1 (en) | 2001-05-22 |
| JP4024951B2 (ja) | 2007-12-19 |
| KR100258576B1 (ko) | 2000-06-15 |
| TW392301B (en) | 2000-06-01 |
| KR19990038255A (ko) | 1999-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110001258A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20110011426A (ko) | 반도체 소자의 형성 방법 | |
| KR20110063204A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100281182B1 (ko) | 반도체 장치의 자기 정렬 콘택 형성 방법 | |
| JP4171076B2 (ja) | 半導体メモリ装置の製造方法 | |
| US5550071A (en) | Method for forming micro contacts of semiconductor device | |
| KR100827509B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2002280462A (ja) | Ｄｒａｍセル及びその製造方法 | |
| KR20220014587A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2002299472A (ja) | 半導体素子の製造方法 | |
| JP4159624B2 (ja) | 微細コンタクトホールを有する半導体メモリ装置の製造方法 | |
| JPH11214505A (ja) | 半導体装置のマイクロコンタクト形成方法 | |
| US6184145B1 (en) | Method of manufacturing semi-conductor memory device using two etching patterns | |
| KR100537708B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4101564B2 (ja) | 半導体素子及びその製造方法 | |
| KR20080089999A (ko) | 반도체 소자의 제조 방법 | |
| KR100195234B1 (ko) | 반도체장치의 제조방법 | |
| KR100835280B1 (ko) | 반도체 기판으로 몰딩되는 하부 패턴과 정렬하는 상부패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들 | |
| KR20080086692A (ko) | 반도체 소자의 제조 방법 | |
| KR100621763B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR101026370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20070006522A (ko) | 콘택플러그를 갖는 반도체소자 및 그 제조방법 | |
| JPH0378227A (ja) | 半導体装置の製造方法 | |
| KR100604760B1 (ko) | 반도체소자의 제조방법 | |
| US20020149012A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |