JP4024951B2 - 半導体装置のマイクロコンタクト形成方法 - Google Patents
半導体装置のマイクロコンタクト形成方法 Download PDFInfo
- Publication number
- JP4024951B2 JP4024951B2 JP31376498A JP31376498A JP4024951B2 JP 4024951 B2 JP4024951 B2 JP 4024951B2 JP 31376498 A JP31376498 A JP 31376498A JP 31376498 A JP31376498 A JP 31376498A JP 4024951 B2 JP4024951 B2 JP 4024951B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- interlayer insulating
- film
- contact
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000000034 method Methods 0.000 title claims description 59
- 239000011229 interlayer Substances 0.000 claims description 99
- 230000000903 blocking effect Effects 0.000 claims description 63
- 239000010410 layer Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 49
- 230000001681 protective effect Effects 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のマイクロコンタクト（ｍｉｃｒｏｃｏｎｔａｃｔ）形成方法に関するものであり、より詳しくは半導体メモリ装置の埋没コンタクト（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）形成時、ストレージノード電極（ｓｔｏｒａｇｅ ｎｏｄｅ ｅｌｅｃｔｒｏｄｅ）の間のブリッジ（ｂｒｉｄｇｅ）現象を防止する半導体装置のマイクロコンタクト形成方法に関するものである。
【０００２】
【従来の技術】
素子が高集積化されることによって、微細パターンのための露光技術が非常に重要視される。一般的に露光技術は、ｇ−ｌｉｎｅ（波長４３６ｎｍ）、ｉ−ｌｉｎｅ（波長３６５ｎｍ）、ＫｒＦｅｘｉｍｅｒ ｌａｓｅｒ（波長２４８ｎｍ）等、次第に短い波長が使用され、今後は、ＡｒＦ ｅｘｍｉｅｒ ｌａｓｅｒ（波長１９３ｎｍ）が有力である。
【０００３】
しかし、通常ｉ−ｌｉｎｅは０．３μｍ、ＫｒＦは０．１５μｍを限界で見なすが、０．１μｍの小さいパターンを形成することは現実的に不可能である。
【０００４】
現在、ＭＬＲ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｒｅｓｉｓｔｏｒ）工程で微細なコンタクトを形成しているが、セルのピッチ（ｃｅｌｌ ｐｉｔｃｈ）を徐々に減らしながら限界解像力（ｒｅｓｏｌｕｔｉｏｎ）以上でコンタクト大きさを形成すると、隣接なセルのコンタクトが互いに短絡（ｓｈｏｒｔ）される現象が発生される。
【０００５】
図１乃至図２は、従来の半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【０００６】
図１を参照すると、半導体基板１０上に活性領域と非活性領域を定義して素子隔離領域１２が形成されている。活性領域の半導体基板１０上にポリパッド１４が形成されているし、ポリパッド１４の上部表面が露出されるように１層間絶縁膜１６が形成されている。
【０００７】
そして、ポリパッド１４の間の１層間絶縁膜１６上に、即ち非活性領域上にビットライン電極１８が形成されている。ビットライン電極１８は、キャッピング膜２０及びスペーサー２１を有し、これらは各々シリコン窒化膜Ｓｉ3Ｎ4で形成されている。
【０００８】
この時、ビットライン電極１８を含んで１層間絶縁膜１６上に他の層間絶縁膜２２を形成し、層間絶縁膜１６、２２をエッチングして活性領域のポリパッド１４が露出されるようにコンタクトホール２５を形成する。
【０００９】
しかし、ビットライン電極１８形成とは異なりコンタクトホール２５形成において、マスク膜であるフォトレジスト膜パターン２４が全てのビットライン電極１８上の他の層間絶縁膜２２上に形成されないという問題点が発生する。
【００１０】
従って、図２に図示されたように、フォトレジスト膜パターン２４をマスクとして層間絶縁膜１６、２２をエッチングした時、コンタクトホール２５の間の必要ない他の層間絶縁膜２２がエッチングされるという問題点が発生する。
【００１１】
従って、コンタクトホール２５を充填するようにストレージポリシリコン膜２６を形成した時、ブリッジ現象（符号２８参照）が発生される。
【００１２】
例えば、０．３０μｍのピッチを有するセルで埋没コンタクトを形成する場合に、埋没コンタクトの大きさが０．２０μｍなら、コンタクトとコンタクトとの間のスペース（ｓｐａｃｅ）が０．１μｍしかならないため近接効果によって埋没コンタクト間の短絡が発生する。
【００１３】
【発明が解決しようとする課題】
本発明は、上述の諸般問題点を解決するため提案されたものとして、埋没コンタクトの間の短絡が防止でき、マイクロコンタクトを容易に形成できる半導体装置のマイクロコンタクト形成方法を提供することがその目的である。
【００１４】
【課題を解決するための手段】
（構成）
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、下部配線が形成された半導体基板上に第１層間絶縁膜を形成する段階と、第１層間絶縁膜上に導電膜パターンを形成する段階と、導電膜パターンを含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、導電膜パターンとオーバーラップされるように第２層間絶縁間膜上にブロッキングパターン層を形成するが、少なくとも導電膜パターンの幅以上を有するように形成し、第１及び第２層間絶縁膜のエッチング選択比より大きい選択比を有する物質で形成する段階と、ブロッキングパターン層をマスクで使用して第１及び第２層間絶縁膜をエッチングするが、下部配線が露出されるようにエッチングしてコンタクトホールを形成する段階とを含む半導体装置のコンタクト形成方法。
【００１５】
この方法の望ましい実施形態において、ブロッキングパターン層は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００１６】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、導電膜パターン形成後、導電膜パターンを覆うように保護膜を形成するが、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階とを付加的に含む。
【００１７】
この方法の望ましい実施形態において、保護膜は、導電膜パターン上に形成されたキャッピング膜と、導電膜パターン両側壁に形成されたスペーサーを含む。
【００１８】
この方法の望ましい実施形態において、保護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
【００１９】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、活性領域と非活性領域が定義された半導体基板の活性領域上にキャパシタコンタクト用パッド電極を形成する段階と、パッド電極を含んで半導体基板上に第１層間絶縁膜を形成する段階と、非活性領域の第１層間絶縁膜上にビットライン電極を形成する段階と、ビットライン電極を覆うように保護膜を形成する段階と、保護膜を含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、ビットライン電極とオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくともビットライン電極の幅以上を有するように形成する段階と、ブロッキングパターン層をマスクで使用して第１及び第２層間絶縁膜をエッチングするが、パッド電極上部表面の一部が露出されるようにエッチングしてコンタクトホールを形成する段階とを含み、保護膜及びブロッキングパターン層は、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成されてコンタクトホールを自己整列させる。
【００２０】
この方法の望ましい実施形態において、ブロッキングパターン層物質は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２１】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、コンタクトホールを導電膜でオーバーフィルさせる段階と、導電膜及びブロッキングパターン層を平坦化エッチングするが、第２層間絶縁膜の上部表面が露出されるようにエッチングしてキャパシタコンタクト用コンタクトプラグを形成する段階とを付加的に含む。
【００２２】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、下部配線が形成された半導体基板上に第１層間絶縁膜を形成する段階と、第１層間絶縁膜上に導電膜パターンを形成する段階と、導電膜を含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、導電膜パターンとオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくとも導電膜パターンの幅以上を有するように形成し、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階と、ブロッキングパターン層の間の第２層間絶縁膜の上部表面が露出されるようにフォトレジスト膜パターンを形成するが、オープン領域が少なくとも１つ以上のブロッキングパターン層を含むように形成する段階と、フォトレジスト膜パターン及びブロッキングパターン層をマスクとして使用して第１及び第２層間絶縁膜をエッチングするが、下部配線が露出されるようにエッチングしてコンタクトホールを形成する段階とを含む。
【００２３】
この方法の望ましい実施形態において、ブロッキングパターン層は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２４】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、導電膜パターン形成後、導電膜パターンを覆うように保護膜を形成するが、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階を付加的に含む。
【００２５】
この方法の望ましい実施形態において、保護膜は、導電膜パターン上に形成されたキャッピング膜と、導電膜パターン両側壁に形成されたスペーサーを含む。
【００２６】
この方法の望ましい実施形態において、保護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
【００２７】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、活性領域と非活性領域が定義された半導体基板の活性領域上にキャパシタコンタクト用パッド電極を形成する段階と、パッド電極を含んで半導体基板上に第１層間絶縁膜を形成する段階と、非活性領域の第１層間絶縁膜上にビットライン電極を形成する段階と、ビットライン電極を覆うように保護膜を形成する段階と、保護膜を含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、ビットライン電極とオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくともビットライン電極の幅以上を有するように形成する段階と、ブロッキングパターン層の間の第２層間絶縁膜の上部表面が露出されるようにフォトレジスト膜パターンを形成するがオープン領域が少なくとも１つ以上のブロッキングパターン層を含むように形成する段階と、フォトレジスト膜パターン及びブロッキングパター層をマスクで使用して第１及び第２層間絶縁膜をエッチングするが、導電膜パターン上部表面の一部が露出されるようにエッチングしてコンタクトホールを形成する段階とを含み、保護膜及びブロッキングパターン層は、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成されてコンタクトホールを自己整列させる。
【００２８】
この方法の望ましい実施形態において、ブロッキングパターン層物質は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２９】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、コンタクトホールを導電膜でオーバーフィルさせる段階と、導電膜及びブロッキングパターン層を平坦化エッチングするが、第２層間絶縁膜の上部表面が露出されるようにエッチングしてコンタクトプラグを形成する段階を付加的に含む。
【００３０】
（作用）
本発明による半導体出のマイクロコンタクト形成方法は、埋没コンタクトの間の段落を防止し、マイクロコンタクトが容易に形成されるようにする。
【００３１】
【発明の実施の形態】
図８を参照すると、本発明の実施形態による新規した半導体装置のマイクロコンタクト形成方法は、下部配線が形成された半導体基板上に第１層間絶縁膜を形成し、第１層間絶縁膜上に導電膜パターンを形成し、導電膜パターンを含んで第１層間絶縁膜上に第２層間絶縁膜を形成する。そして、導電膜パターンとオーバーラッジプされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくとも導電膜パターンの幅以上を有するように形成し、層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する。続いてブロッキングパターン層をマスクとして使用して層間絶縁膜をエッチングするが、下部配線が露出されるようにエッチングしてコンタクトホールを形成する。このような半導体装置のコンタクト形成方法によって、ブロッキングパターン層をマスクとして使用して層間絶縁膜をエッチングすることによって、マスクパターン不良によるコンタクトホール両側の層間絶縁膜のエッチングが防止できることによって、埋没コンタクトの間の段落が防止でき、マイクロコンタクト容易に形成できる。
【００３２】
以下、図３から図９までを参照して、本発明の実施の形態を詳細に説明する。
【００３３】
図３は、本発明の実施形態による半導体装置のマイクロコンタクト形成のためのマスクレイアウト（ｍａｓｋ ｌａｙｏｕｔ）を示す断面図である。
【００３４】
図３を参照すると、符号“５０ａ〜５０ｄ”は活性領域と非活性領域を定義してアクチブマスク（ａｃｔｉｖｅ ｍａｓｋ）、符号“５２ａ〜５２ｄ”はゲート電極マスク（ｇａｔｅｅｌｅｃｔｒｏｄｅ ｍａｓｋ）、符号“５４ａ、５４ｂ”は、本発明によるブロッキングパターンマスク（ｂｌｏｃｋｉｎｇ ｐａｔｔｅｒｎ ｍａｓｋ）を示す。
【００３５】
そして、符号“５６ａ〜５６ｄ”は、埋没コンタクト形成のための埋没コンタクトエッチングマスク（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｅｔｃｈ ｍａｓｋ）としてフォトレジスト膜パターンのオープン（ｏｐｅｎ）領域を示し、反対に符号“５７”フォトレジスト膜パターンによってカバーされた（ｃｏｖｅｒｅｄ）領域を示す。
【００３６】
この時、オープン領域は図示されたように、隣接なセルを２つずつ縛ってバー形態（ｂａｒ ｔｙｐｅ）も形成でき、例えばバーを連結してオープン領域“５６ａ”と“５６ｂ”を連結し、オープン領域“５６ｃ”と“５６ｄ”を連結してライン形態（ｌｉｎｅ ｔｙｐｅ）で長く形成することもできる。
【００３７】
そして、レイアウト上には図示されなかったが、ブロッキングパターン領域下部にあるビットライン電極マスク（ｂｉｔ ｌｉｎｅ ｅｌｅｃｔｒｏｄｅ ｍａｓｋ）を付加的に含む。
【００３８】
図４から図９までは、本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【００３９】
図４を参照すると、本発明の実施の形態によるＤＲＡＭのマイクロコンタクト形成方法は、アクティブマスク５０ａ〜５０ｄを使用して半導体基板１００上に活性領域と非活性領域を定義して素子隔離領域１０２を定義して素子隔離領域１０２を形成する。
【００４０】
この時、素子隔離領域１０２は、ここでＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で形成されている。
【００４１】
活性領域の半導体基板１００上にキャパシタコンタクト用ポリパッド１０４を形成する。そして、ポリパッド１０４を含んで半導体基板１００上に平坦な上部表面を有するように第１の層間絶縁膜１０６を形成する。
【００４２】
第１の層間絶縁膜１０６上にビットライン電極マスク（図面に未図示）を使用してビットライン電極１０８を形成した後、ビットライン電極１０８を覆うように保護膜１１０、１１１を形成する。
【００４３】
この時、保護膜１１０、１１１は、ビットライン電極１０８上に形成されたキャッピング膜１１０及びビットライン電極１０８の両側壁に形成されたスペーサー１１１とを含む。
【００４４】
キャッピング膜１１０及びスペーサー１１１は、各々第１の層間絶縁膜１０６及び以後蒸着される第２の層間絶縁膜１１２のエッチング選択比より大きいエッチング選択比を有する物質、例えばシリコン窒化膜Ｓｉ3Ｎ4等で形成される。
【００４５】
続いて、半導体基板１００全面に平坦な上部表面を有する他の層間絶縁膜１１２を形成する。
【００４６】
図５において、第２の層間絶縁膜１１２上に層間絶縁膜１０６、１１２のエッチング選択比より大きいエッチング選択比を有する物質、例えばポリシリコン膜、又はシリコン窒化膜１１４を形成する。
【００４７】
そして、図６に図示されたように、ブロッキングパターンマスク５４ａ、５４ｂを使用して膜１１４をエッチングして後続埋没コンタクト形成のための層間絶縁膜１０６、１１２のエッチングを容易にするブロッキングパターン層１１４ａを形成する。
【００４８】
この時、ブロッキングパターン層１１４ａは、ビットライン電極１０８とオーバーラップされるように形成されるが、ビットライン電極１０８の幅以上を有するように形成する。
【００４９】
次、図７において、埋没コンタクトエッチングマスク５６ａ〜５６ｄを使用してブロッキングパターン層１１４ａの間の他の層間絶縁膜１１２の上部表面が露出されるようにフォトレジスト膜パターン１１６を形成する。
【００５０】
この時、フォトレジスト膜パターン１１６によってオープンされた領域は、埋没コンタクトエッチングマスク５６ａ〜５６ｄに沿って隣接なセルを２つずつ縛ってバー形態（ｂａｒ ｔｙｐｅ）で形成されるようにでき、バーを連結してライン形態（ｌｉｎｅ ｔｙｐｅ）で長く形成することもできる。
【００５１】
この時、図７のＳＥＣ Ａ−Ａ’部分は、図３に図示されたＡ−Ａ’部分の断面構造、即ちバー形態のオープン領域を有する埋没コンタクトエッチングマスクによって形成されたフォトレジスト膜パターン１１６を示す半導体装置の断面図である。
【００５２】
続いて、図８を参照すると、オープン領域の形態によってブロッキングパターン層１１４ａ、又はブロッキングパターン層１１４ａ及びフォトレジスト膜パターン１１６をマスクとして使用してポリパッド１０４の上部表面の一部が露出されるように層間絶縁膜１０６、１１２をエッチングしてコンタクトホール１１７を形成する。
【００５３】
言い換えれば、ライン形態の埋没コンタクトエッチングマスクを使用する場合、ブロッキングパターン層１１４ａだけが埋没コンタクト形成部位のビットライン電極１０８保護のためのエッチング防止膜になり、バー形態の埋没コンタクトエッチングマスクを使用する場合、ブロッキングパターン層１１４ａ及びフォトレジスト膜パター１１６が埋没コンタクト形成部位のビットライン電極１０８保護のためのエッチング防止膜になる。
【００５４】
この時、ブロッキングパター層１１４ａが誤整列（ｍｉｓ−ａｌｉｇｎ）されてもビットライン電極１０８を覆っている窒化膜１１０、１１１が層間絶縁膜１０６、１１２の大きいエッチング選択比の差によってビットライン電極１０８が保護され、従ってビットライン電極１０８とコンタクトホール１１７を充填して形成されるストレージポリシリコン膜１１８の段落を防止するようになる。
【００５５】
このように、ブロッキングパターン層１１４ａを使用することによって、埋没コンタクト形成のためのフォトレジスト膜パターン１１６形成時、微細パターン形成に対する限界を克服できる。
【００５６】
再び、図８を参照すると、コンタクトホール１１７をストレージポリシリコン膜１１８で充填（オーバーフィル：ｏｖｅｒｆｉｌｌ）させる。
【００５７】
最後に、他の層間絶縁膜１１２の上部表面が露出されるようにストレージポリシリコン膜１１８及びブロッキングパターン層１１４ａをエッチングすると、図９に図示されたように、キャパシタの下部電極と電気的に接続されるコンタクトプラグ１１８ａが形成されて半導体装置のマイクロコンタクトが完成される。
【００５８】
【発明の効果】
本発明は、フォトレジスト膜パターンをマスクでコンタクトホールを形成することにおいて、フォトレジスト膜パターン形成限界によって発生されるマスクパターン不良と、これによって必要ない部分の層間絶縁膜のエッチングでコンタクトの間に段落が発生される問題点を解決したことで、埋没コンタクトの間の段落が防止でき、マイクロコンタクトが容易に形成できる。
【図面の簡単な説明】
【図１】 従来の半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【図２】 従来の半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【図３】 本発明の実施の形態による半導体装置のマイクロコンタクト形成のためのマスクレイアウトを示す図面である。
【図４】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図５】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図６】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図７】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図８】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図９】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【符号の説明】
１０、１００：半導体基板
１２、１０２：素子隔離領域
１４、１０４：ポリパッド電極
１６、２２、１０６、１１２：層間絶縁膜
１８、１０８：ビットライン
２０、１１０：キャッピング膜
２１、１１１：窒化膜スペーサー
２４、１１６：フォトレジスト膜パターン
２５、１１７：コンタクトホール
２６、１１８：ストレージポリシリコン膜
５０ａ〜５０ｄ：アクチブマスク
５２ａ〜５２ｄ：ゲート電極マスク
１１４ａ：ブロッキング層
１１８ａ：コンタクトプラグ
５４ａ、５４ｂ：ブロッキングパターンマスク
５６ａ〜５６ｄ：埋没コンタクトエッチングマスク
【発明の属する技術分野】
本発明は、半導体装置のマイクロコンタクト（ｍｉｃｒｏｃｏｎｔａｃｔ）形成方法に関するものであり、より詳しくは半導体メモリ装置の埋没コンタクト（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ）形成時、ストレージノード電極（ｓｔｏｒａｇｅ ｎｏｄｅ ｅｌｅｃｔｒｏｄｅ）の間のブリッジ（ｂｒｉｄｇｅ）現象を防止する半導体装置のマイクロコンタクト形成方法に関するものである。
【０００２】
【従来の技術】
素子が高集積化されることによって、微細パターンのための露光技術が非常に重要視される。一般的に露光技術は、ｇ−ｌｉｎｅ（波長４３６ｎｍ）、ｉ−ｌｉｎｅ（波長３６５ｎｍ）、ＫｒＦｅｘｉｍｅｒ ｌａｓｅｒ（波長２４８ｎｍ）等、次第に短い波長が使用され、今後は、ＡｒＦ ｅｘｍｉｅｒ ｌａｓｅｒ（波長１９３ｎｍ）が有力である。
【０００３】
しかし、通常ｉ−ｌｉｎｅは０．３μｍ、ＫｒＦは０．１５μｍを限界で見なすが、０．１μｍの小さいパターンを形成することは現実的に不可能である。
【０００４】
現在、ＭＬＲ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｒｅｓｉｓｔｏｒ）工程で微細なコンタクトを形成しているが、セルのピッチ（ｃｅｌｌ ｐｉｔｃｈ）を徐々に減らしながら限界解像力（ｒｅｓｏｌｕｔｉｏｎ）以上でコンタクト大きさを形成すると、隣接なセルのコンタクトが互いに短絡（ｓｈｏｒｔ）される現象が発生される。
【０００５】
図１乃至図２は、従来の半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【０００６】
図１を参照すると、半導体基板１０上に活性領域と非活性領域を定義して素子隔離領域１２が形成されている。活性領域の半導体基板１０上にポリパッド１４が形成されているし、ポリパッド１４の上部表面が露出されるように１層間絶縁膜１６が形成されている。
【０００７】
そして、ポリパッド１４の間の１層間絶縁膜１６上に、即ち非活性領域上にビットライン電極１８が形成されている。ビットライン電極１８は、キャッピング膜２０及びスペーサー２１を有し、これらは各々シリコン窒化膜Ｓｉ3Ｎ4で形成されている。
【０００８】
この時、ビットライン電極１８を含んで１層間絶縁膜１６上に他の層間絶縁膜２２を形成し、層間絶縁膜１６、２２をエッチングして活性領域のポリパッド１４が露出されるようにコンタクトホール２５を形成する。
【０００９】
しかし、ビットライン電極１８形成とは異なりコンタクトホール２５形成において、マスク膜であるフォトレジスト膜パターン２４が全てのビットライン電極１８上の他の層間絶縁膜２２上に形成されないという問題点が発生する。
【００１０】
従って、図２に図示されたように、フォトレジスト膜パターン２４をマスクとして層間絶縁膜１６、２２をエッチングした時、コンタクトホール２５の間の必要ない他の層間絶縁膜２２がエッチングされるという問題点が発生する。
【００１１】
従って、コンタクトホール２５を充填するようにストレージポリシリコン膜２６を形成した時、ブリッジ現象（符号２８参照）が発生される。
【００１２】
例えば、０．３０μｍのピッチを有するセルで埋没コンタクトを形成する場合に、埋没コンタクトの大きさが０．２０μｍなら、コンタクトとコンタクトとの間のスペース（ｓｐａｃｅ）が０．１μｍしかならないため近接効果によって埋没コンタクト間の短絡が発生する。
【００１３】
【発明が解決しようとする課題】
本発明は、上述の諸般問題点を解決するため提案されたものとして、埋没コンタクトの間の短絡が防止でき、マイクロコンタクトを容易に形成できる半導体装置のマイクロコンタクト形成方法を提供することがその目的である。
【００１４】
【課題を解決するための手段】
（構成）
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、下部配線が形成された半導体基板上に第１層間絶縁膜を形成する段階と、第１層間絶縁膜上に導電膜パターンを形成する段階と、導電膜パターンを含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、導電膜パターンとオーバーラップされるように第２層間絶縁間膜上にブロッキングパターン層を形成するが、少なくとも導電膜パターンの幅以上を有するように形成し、第１及び第２層間絶縁膜のエッチング選択比より大きい選択比を有する物質で形成する段階と、ブロッキングパターン層をマスクで使用して第１及び第２層間絶縁膜をエッチングするが、下部配線が露出されるようにエッチングしてコンタクトホールを形成する段階とを含む半導体装置のコンタクト形成方法。
【００１５】
この方法の望ましい実施形態において、ブロッキングパターン層は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００１６】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、導電膜パターン形成後、導電膜パターンを覆うように保護膜を形成するが、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階とを付加的に含む。
【００１７】
この方法の望ましい実施形態において、保護膜は、導電膜パターン上に形成されたキャッピング膜と、導電膜パターン両側壁に形成されたスペーサーを含む。
【００１８】
この方法の望ましい実施形態において、保護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
【００１９】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、活性領域と非活性領域が定義された半導体基板の活性領域上にキャパシタコンタクト用パッド電極を形成する段階と、パッド電極を含んで半導体基板上に第１層間絶縁膜を形成する段階と、非活性領域の第１層間絶縁膜上にビットライン電極を形成する段階と、ビットライン電極を覆うように保護膜を形成する段階と、保護膜を含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、ビットライン電極とオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくともビットライン電極の幅以上を有するように形成する段階と、ブロッキングパターン層をマスクで使用して第１及び第２層間絶縁膜をエッチングするが、パッド電極上部表面の一部が露出されるようにエッチングしてコンタクトホールを形成する段階とを含み、保護膜及びブロッキングパターン層は、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成されてコンタクトホールを自己整列させる。
【００２０】
この方法の望ましい実施形態において、ブロッキングパターン層物質は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２１】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、コンタクトホールを導電膜でオーバーフィルさせる段階と、導電膜及びブロッキングパターン層を平坦化エッチングするが、第２層間絶縁膜の上部表面が露出されるようにエッチングしてキャパシタコンタクト用コンタクトプラグを形成する段階とを付加的に含む。
【００２２】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、下部配線が形成された半導体基板上に第１層間絶縁膜を形成する段階と、第１層間絶縁膜上に導電膜パターンを形成する段階と、導電膜を含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、導電膜パターンとオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくとも導電膜パターンの幅以上を有するように形成し、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階と、ブロッキングパターン層の間の第２層間絶縁膜の上部表面が露出されるようにフォトレジスト膜パターンを形成するが、オープン領域が少なくとも１つ以上のブロッキングパターン層を含むように形成する段階と、フォトレジスト膜パターン及びブロッキングパターン層をマスクとして使用して第１及び第２層間絶縁膜をエッチングするが、下部配線が露出されるようにエッチングしてコンタクトホールを形成する段階とを含む。
【００２３】
この方法の望ましい実施形態において、ブロッキングパターン層は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２４】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、導電膜パターン形成後、導電膜パターンを覆うように保護膜を形成するが、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階を付加的に含む。
【００２５】
この方法の望ましい実施形態において、保護膜は、導電膜パターン上に形成されたキャッピング膜と、導電膜パターン両側壁に形成されたスペーサーを含む。
【００２６】
この方法の望ましい実施形態において、保護膜は、シリコン窒化膜Ｓｉ3Ｎ4である。
【００２７】
上述の目的を達成するための本発明によると、半導体装置のコンタクト形成方法は、活性領域と非活性領域が定義された半導体基板の活性領域上にキャパシタコンタクト用パッド電極を形成する段階と、パッド電極を含んで半導体基板上に第１層間絶縁膜を形成する段階と、非活性領域の第１層間絶縁膜上にビットライン電極を形成する段階と、ビットライン電極を覆うように保護膜を形成する段階と、保護膜を含んで第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、ビットライン電極とオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくともビットライン電極の幅以上を有するように形成する段階と、ブロッキングパターン層の間の第２層間絶縁膜の上部表面が露出されるようにフォトレジスト膜パターンを形成するがオープン領域が少なくとも１つ以上のブロッキングパターン層を含むように形成する段階と、フォトレジスト膜パターン及びブロッキングパター層をマスクで使用して第１及び第２層間絶縁膜をエッチングするが、導電膜パターン上部表面の一部が露出されるようにエッチングしてコンタクトホールを形成する段階とを含み、保護膜及びブロッキングパターン層は、第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成されてコンタクトホールを自己整列させる。
【００２８】
この方法の望ましい実施形態において、ブロッキングパターン層物質は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3Ｎ4のうちのいずれか１つである。
【００２９】
この方法の望ましい実施形態において、半導体装置のコンタクト形成方法は、コンタクトホールを導電膜でオーバーフィルさせる段階と、導電膜及びブロッキングパターン層を平坦化エッチングするが、第２層間絶縁膜の上部表面が露出されるようにエッチングしてコンタクトプラグを形成する段階を付加的に含む。
【００３０】
（作用）
本発明による半導体出のマイクロコンタクト形成方法は、埋没コンタクトの間の段落を防止し、マイクロコンタクトが容易に形成されるようにする。
【００３１】
【発明の実施の形態】
図８を参照すると、本発明の実施形態による新規した半導体装置のマイクロコンタクト形成方法は、下部配線が形成された半導体基板上に第１層間絶縁膜を形成し、第１層間絶縁膜上に導電膜パターンを形成し、導電膜パターンを含んで第１層間絶縁膜上に第２層間絶縁膜を形成する。そして、導電膜パターンとオーバーラッジプされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくとも導電膜パターンの幅以上を有するように形成し、層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する。続いてブロッキングパターン層をマスクとして使用して層間絶縁膜をエッチングするが、下部配線が露出されるようにエッチングしてコンタクトホールを形成する。このような半導体装置のコンタクト形成方法によって、ブロッキングパターン層をマスクとして使用して層間絶縁膜をエッチングすることによって、マスクパターン不良によるコンタクトホール両側の層間絶縁膜のエッチングが防止できることによって、埋没コンタクトの間の段落が防止でき、マイクロコンタクト容易に形成できる。
【００３２】
以下、図３から図９までを参照して、本発明の実施の形態を詳細に説明する。
【００３３】
図３は、本発明の実施形態による半導体装置のマイクロコンタクト形成のためのマスクレイアウト（ｍａｓｋ ｌａｙｏｕｔ）を示す断面図である。
【００３４】
図３を参照すると、符号“５０ａ〜５０ｄ”は活性領域と非活性領域を定義してアクチブマスク（ａｃｔｉｖｅ ｍａｓｋ）、符号“５２ａ〜５２ｄ”はゲート電極マスク（ｇａｔｅｅｌｅｃｔｒｏｄｅ ｍａｓｋ）、符号“５４ａ、５４ｂ”は、本発明によるブロッキングパターンマスク（ｂｌｏｃｋｉｎｇ ｐａｔｔｅｒｎ ｍａｓｋ）を示す。
【００３５】
そして、符号“５６ａ〜５６ｄ”は、埋没コンタクト形成のための埋没コンタクトエッチングマスク（ｂｕｒｉｅｄ ｃｏｎｔａｃｔ ｅｔｃｈ ｍａｓｋ）としてフォトレジスト膜パターンのオープン（ｏｐｅｎ）領域を示し、反対に符号“５７”フォトレジスト膜パターンによってカバーされた（ｃｏｖｅｒｅｄ）領域を示す。
【００３６】
この時、オープン領域は図示されたように、隣接なセルを２つずつ縛ってバー形態（ｂａｒ ｔｙｐｅ）も形成でき、例えばバーを連結してオープン領域“５６ａ”と“５６ｂ”を連結し、オープン領域“５６ｃ”と“５６ｄ”を連結してライン形態（ｌｉｎｅ ｔｙｐｅ）で長く形成することもできる。
【００３７】
そして、レイアウト上には図示されなかったが、ブロッキングパターン領域下部にあるビットライン電極マスク（ｂｉｔ ｌｉｎｅ ｅｌｅｃｔｒｏｄｅ ｍａｓｋ）を付加的に含む。
【００３８】
図４から図９までは、本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【００３９】
図４を参照すると、本発明の実施の形態によるＤＲＡＭのマイクロコンタクト形成方法は、アクティブマスク５０ａ〜５０ｄを使用して半導体基板１００上に活性領域と非活性領域を定義して素子隔離領域１０２を定義して素子隔離領域１０２を形成する。
【００４０】
この時、素子隔離領域１０２は、ここでＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で形成されている。
【００４１】
活性領域の半導体基板１００上にキャパシタコンタクト用ポリパッド１０４を形成する。そして、ポリパッド１０４を含んで半導体基板１００上に平坦な上部表面を有するように第１の層間絶縁膜１０６を形成する。
【００４２】
第１の層間絶縁膜１０６上にビットライン電極マスク（図面に未図示）を使用してビットライン電極１０８を形成した後、ビットライン電極１０８を覆うように保護膜１１０、１１１を形成する。
【００４３】
この時、保護膜１１０、１１１は、ビットライン電極１０８上に形成されたキャッピング膜１１０及びビットライン電極１０８の両側壁に形成されたスペーサー１１１とを含む。
【００４４】
キャッピング膜１１０及びスペーサー１１１は、各々第１の層間絶縁膜１０６及び以後蒸着される第２の層間絶縁膜１１２のエッチング選択比より大きいエッチング選択比を有する物質、例えばシリコン窒化膜Ｓｉ3Ｎ4等で形成される。
【００４５】
続いて、半導体基板１００全面に平坦な上部表面を有する他の層間絶縁膜１１２を形成する。
【００４６】
図５において、第２の層間絶縁膜１１２上に層間絶縁膜１０６、１１２のエッチング選択比より大きいエッチング選択比を有する物質、例えばポリシリコン膜、又はシリコン窒化膜１１４を形成する。
【００４７】
そして、図６に図示されたように、ブロッキングパターンマスク５４ａ、５４ｂを使用して膜１１４をエッチングして後続埋没コンタクト形成のための層間絶縁膜１０６、１１２のエッチングを容易にするブロッキングパターン層１１４ａを形成する。
【００４８】
この時、ブロッキングパターン層１１４ａは、ビットライン電極１０８とオーバーラップされるように形成されるが、ビットライン電極１０８の幅以上を有するように形成する。
【００４９】
次、図７において、埋没コンタクトエッチングマスク５６ａ〜５６ｄを使用してブロッキングパターン層１１４ａの間の他の層間絶縁膜１１２の上部表面が露出されるようにフォトレジスト膜パターン１１６を形成する。
【００５０】
この時、フォトレジスト膜パターン１１６によってオープンされた領域は、埋没コンタクトエッチングマスク５６ａ〜５６ｄに沿って隣接なセルを２つずつ縛ってバー形態（ｂａｒ ｔｙｐｅ）で形成されるようにでき、バーを連結してライン形態（ｌｉｎｅ ｔｙｐｅ）で長く形成することもできる。
【００５１】
この時、図７のＳＥＣ Ａ−Ａ’部分は、図３に図示されたＡ−Ａ’部分の断面構造、即ちバー形態のオープン領域を有する埋没コンタクトエッチングマスクによって形成されたフォトレジスト膜パターン１１６を示す半導体装置の断面図である。
【００５２】
続いて、図８を参照すると、オープン領域の形態によってブロッキングパターン層１１４ａ、又はブロッキングパターン層１１４ａ及びフォトレジスト膜パターン１１６をマスクとして使用してポリパッド１０４の上部表面の一部が露出されるように層間絶縁膜１０６、１１２をエッチングしてコンタクトホール１１７を形成する。
【００５３】
言い換えれば、ライン形態の埋没コンタクトエッチングマスクを使用する場合、ブロッキングパターン層１１４ａだけが埋没コンタクト形成部位のビットライン電極１０８保護のためのエッチング防止膜になり、バー形態の埋没コンタクトエッチングマスクを使用する場合、ブロッキングパターン層１１４ａ及びフォトレジスト膜パター１１６が埋没コンタクト形成部位のビットライン電極１０８保護のためのエッチング防止膜になる。
【００５４】
この時、ブロッキングパター層１１４ａが誤整列（ｍｉｓ−ａｌｉｇｎ）されてもビットライン電極１０８を覆っている窒化膜１１０、１１１が層間絶縁膜１０６、１１２の大きいエッチング選択比の差によってビットライン電極１０８が保護され、従ってビットライン電極１０８とコンタクトホール１１７を充填して形成されるストレージポリシリコン膜１１８の段落を防止するようになる。
【００５５】
このように、ブロッキングパターン層１１４ａを使用することによって、埋没コンタクト形成のためのフォトレジスト膜パターン１１６形成時、微細パターン形成に対する限界を克服できる。
【００５６】
再び、図８を参照すると、コンタクトホール１１７をストレージポリシリコン膜１１８で充填（オーバーフィル：ｏｖｅｒｆｉｌｌ）させる。
【００５７】
最後に、他の層間絶縁膜１１２の上部表面が露出されるようにストレージポリシリコン膜１１８及びブロッキングパターン層１１４ａをエッチングすると、図９に図示されたように、キャパシタの下部電極と電気的に接続されるコンタクトプラグ１１８ａが形成されて半導体装置のマイクロコンタクトが完成される。
【００５８】
【発明の効果】
本発明は、フォトレジスト膜パターンをマスクでコンタクトホールを形成することにおいて、フォトレジスト膜パターン形成限界によって発生されるマスクパターン不良と、これによって必要ない部分の層間絶縁膜のエッチングでコンタクトの間に段落が発生される問題点を解決したことで、埋没コンタクトの間の段落が防止でき、マイクロコンタクトが容易に形成できる。
【図面の簡単な説明】
【図１】 従来の半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【図２】 従来の半導体装置のマイクロコンタクト形成方法を順次的に示す断面図である。
【図３】 本発明の実施の形態による半導体装置のマイクロコンタクト形成のためのマスクレイアウトを示す図面である。
【図４】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図５】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図６】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図７】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図８】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【図９】 本発明の実施の形態による半導体装置のマイクロコンタクト形成方法を示す断面図である。
【符号の説明】
１０、１００：半導体基板
１２、１０２：素子隔離領域
１４、１０４：ポリパッド電極
１６、２２、１０６、１１２：層間絶縁膜
１８、１０８：ビットライン
２０、１１０：キャッピング膜
２１、１１１：窒化膜スペーサー
２４、１１６：フォトレジスト膜パターン
２５、１１７：コンタクトホール
２６、１１８：ストレージポリシリコン膜
５０ａ〜５０ｄ：アクチブマスク
５２ａ〜５２ｄ：ゲート電極マスク
１１４ａ：ブロッキング層
１１８ａ：コンタクトプラグ
５４ａ、５４ｂ：ブロッキングパターンマスク
５６ａ〜５６ｄ：埋没コンタクトエッチングマスク
Claims (16)
- 下部配線が形成された半導体基板上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上に導電膜パターンを形成する段階と、
前記導電膜パターンを含んで前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
前記導電膜パターンとオーバーラップされるように前記第２層間絶縁間膜上にブロッキングパターン層を形成するが、少なくとも前記導電膜パターンの幅以上を有するように形成し、前記第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階と、
前記第２層間絶縁膜の上部表面らを露出させて前記ブロッキングパターン層を横切るバー (BAR) 形態のオープン (OPEN) 領域を持つフォトレジストパターンを前記ブロッキングパターン層の上に形成する段階と、
前記ブロッキングパターン層及び前記フォトレジストパターンをマスクで使用して前記第１及び第２層間絶縁膜をエッチングするが、前記下部配線が露出されるようにエッチングしてコンタクトホールを形成する段階とを含むことを特徴とする半導体装置のコンタクト形成方法。 - 前記ブロッキングパターン層は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3 Ｎ4 のうちのいずれか１つであることを特徴とする請求項１に記載の半導体装置のコンタクト形成方法。
- 前記半導体装置のコンタクト形成方法は、前記導電膜パターン形成後、前記導電膜パターンを覆うように保護膜を形成するが、前記第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階とを付加的に含むことを特徴とする請求項１に記載の半導体装置のコンタクト形成方法。
- 前記保護膜は、前記導電膜パターン上に形成されたキャッピング膜と、
前記導電膜パターン両側壁に形成されたスペーサーを含むことを特徴とする請求項３に記載の半導体装置のコンタクト形成方法。 - 前記保護膜は、シリコン窒化膜Ｓｉ3 Ｎ4であることを特徴とする請求項３に記載の半導体装置のコンタクト形成方法。
- 活性領域と非活性領域が定義された半導体基板の前記活性領域上にキャパシタコンタクト用パッド電極を形成する段階と、
前記パッド電極を含んで前記半導体基板上に第１層間絶縁膜を形成する段階と、
前記活性領域の前記第１層間絶縁膜上にビットライン電極を形成する段階と、
前記ビットライン電極を覆うように保護膜を形成する段階と、
前記保護膜を含んで前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
前記ビットライン電極とオーバーラップされるように前記第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくとも前記ビットライン電極の幅以上を有するように形成する段階と、
前記第２層間絶縁膜の上部表面らを露出させて前記ブロッキングパターン層を横切るバー (BAR) 形態のオープン (OPEN) 領域を持つフォトレジストパターンを前記ブロッキングパターン層の上に形成する段階と、
前記ブロッキングパターン層及び前記フォトレジストパターンをマスクで使用して前記第１層間絶縁膜及び第２層間絶縁膜をエッチングするが、
前記パッド電極上部表面の一部が露出されるようにエッチングしてコンタクトホールを形成する段階とを含み、
前記保護膜及びブロッキングパターン層は、前記第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成されて前記コンタクトホールを自己整列させることを特徴とする半導体装置のコンタクト形成方法。 - 前記ブロッキングパターン層物質は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3 Ｎ4 のうちのいずれか１つであることを特徴とする請求項６に記載の半導体装置のコンタクト形成方法。
- 前記半導体装置のコンタクト形成方法は、前記コンタクトホールを導電膜で充填（オーバーフィル）させる段階と、
前記導電膜及びブロッキングパターン層を平坦化エッチングするが、前記第２層間絶縁膜の上部表面が露出されるようにエッチングしてキャパシタコンタクト用コンタクトプラグを形成する段階とを付加的に含むことを特徴とする請求項６に記載の半導体装置のコンタクト形成方法。 - 下部配線が形成された半導体基板上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上に導電膜パターンを形成する段階と、
前記導電膜を含んで前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
前記導電膜パターンとオーバーラップされるように第２層間絶縁膜上にブロッキングパターン層を形成するが、
少なくとも前記導電膜パターンの幅以上を有するように形成し、第１層間絶縁膜及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階と、
前記第２層間絶縁膜の上部表面らを露出させて前記ブロッキングパターン層を横切るバー (BAR) 形態のオープン (OPEN) 領域を持つフォトレジストパターンを前記ブロッキングパターン層の上に形成する段階と、
前記ブロッキングパターン層及び前記フォトレジストパターンをマスクとして使用して前記第１層間絶縁膜及び第２層間絶縁膜をエッチングするが、前記下部配線が露出されるようにエッチングしてコンタクトホールを形成する段階とを含むことを特徴とする半導体装置のコンタクト形成方法。 - 前記ブロッキングパターン層は、ポリシリコン膜及びシリコン窒化膜Ｓｉ3 Ｎ4 のうち、ある１つであることを特徴とする請求項９に記載の半導体装置のコンタクト形成方法。
- 前記半導体装置のコンタクト形成方法は、前記導電膜パターン形成後、前記導電膜パターンを覆うように保護膜を形成するが、前記第１層間絶縁膜及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成する段階を付加的に含むことを特徴とする請求項９に記載の半導体装置のコンタクト形成方法。
- 前記保護膜は、前記導電膜パターン上に形成されたキャッピング膜と、
前記導電膜パターン両側壁に形成されたスペーサーを含むことを特徴とする請求項１１に記載の半導体装置のコンタクト形成方法。 - 前記保護膜は、シリコン窒化膜Ｓｉ3Ｎ4 であることを特徴とする請求項１１に記載の半導体装置のコンタクト形成方法。
- 活性領域と非活性領域が定義された半導体基板の前記活性領域上にキャパシタコンタクト用パッド電極を形成する段階と、
前記パッド電極を含んで前記半導体基板上に第１層間絶縁膜を形成する段階と、
前記非活性領域の前記第１層間絶縁膜上にビットライン電極を形成する段階と、
前記ビットライン電極を覆うように保護膜を形成する段階と、
前記保護膜を含んで前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
前記ビットライン電極とオーバーラップされるように前記第２層間絶縁膜上にブロッキングパターン層を形成するが、少なくとも前記ビットライン電極の幅以上を有するように形成する段階と、
前記第２層間絶縁膜の上部表面らを露出させて前記ブロッキングパターン層を横切るバー (BAR) 形態のオープン (OPEN) 領域を持つフォトレジストパターンを前記ブロッキングパターン層の上に形成する段階と、
前記ブロッキングパターン層及び前記フォトレジストパターンをマスクで使用して前記第１及び第２層間絶縁膜をエッチングするが、前記導電膜パターン上部表面の一部が露出されるようにエッチングしてコンタクトホールを形成する段階とを含み、
前記保護膜及びブロッキングパターン層は、前記第１及び第２層間絶縁膜のエッチング選択比より大きいエッチング選択比を有する物質で形成されて前記コンタクトホールを自己整列させることを特徴とする半導体装置のコンタクト形成方法。 - 前記ブロッキングパターン層物質は、
ポリシリコン膜及びシリコン窒化膜Ｓｉ3 Ｎ4 のうち、ある１であることを特徴とする請求項１４に記載の半導体装置のコンタクト形成方法。 - 前記半導体装置のコンタクト形成方法は、前記コンタクトホールを導電膜でオーバーフィルさせる段階と、
前記導電膜及び前記ブロッキングパターン層を平坦化エッチングするが、前記第２層間絶縁膜の上部表面が露出されるようにエッチングしてコンタクトプラグを形成する段階を付加的に含むことを特徴とする請求項１４に記載の半導体装置のコンタクト形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970057914A KR100258576B1 (ko) | 1997-11-04 | 1997-11-04 | 반도체 장치의 마이크로 콘택 형성 방법 |
| KR199757914 | 1997-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214505A JPH11214505A (ja) | 1999-08-06 |
| JP4024951B2 true JP4024951B2 (ja) | 2007-12-19 |
Family
ID=19524106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31376498A Expired - Fee Related JP4024951B2 (ja) | 1997-11-04 | 1998-11-04 | 半導体装置のマイクロコンタクト形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6235623B1 (ja) |
| JP (1) | JP4024951B2 (ja) |
| KR (1) | KR100258576B1 (ja) |
| TW (1) | TW392301B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477839B1 (ko) * | 1997-12-23 | 2005-07-07 | 주식회사 하이닉스반도체 | 자기정렬방식의전하저장전극콘택홀형성방법 |
| KR100480583B1 (ko) * | 1998-03-20 | 2005-05-16 | 삼성전자주식회사 | 비콘택패턴과자기정렬적방법을이용한반도체장치의콘택형성방법 |
| KR100279298B1 (ko) * | 1998-07-02 | 2001-02-01 | 윤종용 | 반도체 메모리 장치의 제조 방법 및 그 구조 |
| JP6040035B2 (ja) * | 2013-01-18 | 2016-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003773B1 (ko) * | 1992-08-25 | 1996-03-22 | 금성일렉트론주식회사 | 디램(DRAM) 셀(Cell) 제조방법 |
| US6004839A (en) * | 1996-01-17 | 1999-12-21 | Nec Corporation | Semiconductor device with conductive plugs |
-
1997
- 1997-11-04 KR KR1019970057914A patent/KR100258576B1/ko not_active IP Right Cessation
-
1998
- 1998-09-04 TW TW087114686A patent/TW392301B/zh not_active IP Right Cessation
- 1998-11-02 US US09/184,227 patent/US6235623B1/en not_active Expired - Lifetime
- 1998-11-04 JP JP31376498A patent/JP4024951B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6235623B1 (en) | 2001-05-22 |
| KR100258576B1 (ko) | 2000-06-15 |
| TW392301B (en) | 2000-06-01 |
| KR19990038255A (ko) | 1999-06-05 |
| JPH11214505A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703657B2 (en) | DRAM cell having electrode with protection layer | |
| KR101102715B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| US10529579B2 (en) | Method of forming a semiconductor device including a pitch multiplication | |
| US20020146899A1 (en) | Method of forming metal contact in semiconductor device | |
| US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
| US6448134B2 (en) | Method for fabricating semiconductor device | |
| KR20110028971A (ko) | 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법 | |
| KR100557994B1 (ko) | 매립 확장 콘택홀을 갖는 반도체 장치 및 그 제조방법 | |
| JP4171076B2 (ja) | 半導体メモリ装置の製造方法 | |
| US6417097B1 (en) | Methods of forming a contact structure in a semiconductor device | |
| JP2003051555A (ja) | 自己整列された金属コンタクトプラグを備える半導体素子及びその製造方法 | |
| JP3803208B2 (ja) | 半導体装置のコンタクトホールを形成する方法 | |
| JP4703807B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002299472A (ja) | 半導体素子の製造方法 | |
| JP4024951B2 (ja) | 半導体装置のマイクロコンタクト形成方法 | |
| JP2000049112A (ja) | 半導体装置の自己整列コンタクト形成方法 | |
| KR20220014587A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN215600368U (zh) | 半导体结构 | |
| JP4159624B2 (ja) | 微細コンタクトホールを有する半導体メモリ装置の製造方法 | |
| US6184145B1 (en) | Method of manufacturing semi-conductor memory device using two etching patterns | |
| JP2001015711A (ja) | 半導体装置の製造方法 | |
| US10424506B2 (en) | Integrated circuits having parallel conductors and their formation | |
| CN113437067B (zh) | 半导体结构及其制作方法 | |
| JP3449414B2 (ja) | 半導体メモリ素子のキャパシタ製造方法 | |
| KR100621763B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |