JPH11195731A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11195731A JPH11195731A JP10107664A JP10766498A JPH11195731A JP H11195731 A JPH11195731 A JP H11195731A JP 10107664 A JP10107664 A JP 10107664A JP 10766498 A JP10766498 A JP 10766498A JP H11195731 A JPH11195731 A JP H11195731A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- substrate
- semiconductor device
- main surface
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Wire Bonding (AREA)
Abstract
発振を起こしにくく且つ寄生効果が小さいMMICを実
現できるようにすると共に、MMIC及びMFICの実
装を確実に行なえるようにする。 【解決手段】 Si等からなる基板11の主面には、G
NDプレーン12と誘電体膜13と第1の配線パターン
14とが順次形成され、該第1の配線パターン14,誘
電体膜13及びGNDプレーン12によりマイクロスト
リップ線路が構成されている。基板11上には、素子形
成面に高周波トランジスタ及び第2の配線パターン21
が形成されたMMICチップ22がその素子形成面と基
板11の主面とを対向させ、MBB法を用いて固着され
ている。MMICチップ22においては、第2の配線パ
ターン21と基板11に設けられた誘電体膜13とGN
Dプレーン12とによってマイクロストリップ線路が構
成されている。
Description
ミリ波帯域までの高周波用半導体装置に関し、特に、寄
生効果を低減する半導体装置に関する。
は著しく、通信機器が扱う周波数帯域もマイクロ波帯域
からミリ波帯域へとより高い周波数帯域への展開が図ら
れている。これに伴い、通信機器に用いられるトランジ
スタ素子の高速化も著しく、最近では、III −V族等の
化合物半導体を用いたヘテロ接合トランジスタ素子等に
おいて100GHzを越えるカットオフ周波数を持つデ
バイスが実現されている。ところが、このようなマイク
ロ波帯域からミリ波帯域までの高周波帯域を扱う通信機
器においては、トランジスタの素子特性と同様に回路を
構成する半導体チップの実装方法が問題となる。例え
ば、実装工程を経た後に新たな寄生容量や寄生インダク
タンス(=寄生リアクタンス)が回路中に生じることが
多く、この寄生リアクタンスが通信機器に与える影響
は、その通信機器が扱う周波数に比例して大きくなるた
め、該周波数が上昇するほど寄生リアクタンス成分を抑
える必要がある。また、前述のマイクロ波帯域からミリ
波帯域までの周波数帯域を扱う通信機器においては、回
路を構成する素子同士又は回路同士を接続する接続部品
等の寸法が信号の波長と近づくため、回路設計を行なう
際には接続部品の寸法を十分に考慮する必要がある。
従来例として、トランジスタ素子と受動回路とを半導体
基板上に半導体プロセスを用いて作製するMMIC(=
Monolithic Microwave IC)が
ある。このMMICは、1つの半導体チップにトランジ
スタと周辺回路とが一体化されてなり、一体化されるこ
とにより接続部品の数が減るため寄生リアクタンス成分
が減少する。また、微細加工に優れた半導体プロセスを
用いているため高精度な加工を実現できると共に、半導
体プロセスの量産効果によって製造コストの低減も期待
できる。
スト及び高性能で且つ応用範囲の広い準ミリ波帯域から
ミリ波帯域までの半導体集積回路を実現する、文献「電
子情報通信学会1994年秋季大会講演論文集第39
項」等に開示されたMFIC(Millimeter−
wave Flip−chip IC)がある。このM
FICは、マイクロバンプボンディング法(以下、MB
B法と称す。)と呼ばれるフリップチップ実装法を用い
て寄生効果を抑制するICモジュール技術であって、半
導体プロセスの精密性及び量産性を生かしながら設計自
由度をも確保し、高性能なミリ波帯域の半導体ICを低
コストで実現できるのが特徴である。
て図面を参照しながら説明する。
ている。図10に示すように、Si等からなる基板10
1の主面上には、AuからなるGNDプレーン102と
SiO2 からなる誘電体膜103と導体膜からなる配線
パターン104とが順次形成され、該配線パターン10
4,誘電体膜103及びGNDプレーン102によりマ
イクロストリップ線路が構成されている。基板101の
上における配線パターン104の上には、素子形成面に
化合物半導体等からなり高周波トランジスタを有する半
導体チップ105が該素子形成面を配線パターン104
と対向させて光硬化性絶縁樹脂106を用いて固着され
ている。半導体チップ105の素子形成面には電極パッ
ド107が選択的に形成され、配線パターン104には
ボンディングパッド104aが選択的に形成され、互い
にマイクロバンプ108を介在させて電気的に接続され
ている。
は、バンプ108の厚みを数μmと小さくできるので、
バンプ108の寄生インダクタ成分を無視することがで
きる。また、配線パターン104を半導体プロセスを用
いて作製できるため、アルミナ基板等の上に印刷技術を
用いて配線を行なう通常のハイブリッドICと比べては
るかに高精度のパターニングを実現できる。さらに、同
様な半導体プロセスを用いる第1の従来例に係るMMI
Cに比べても、このMFICは受動回路を化合物半導体
基板上ではなくSi等からなる安価な基板101上に形
成できるので大幅な低コスト化が可能になる。
1の従来例に係るMMICは、現状では通信機器のすべ
ての回路を1チップの半導体ICに集積化することは極
めて困難であり、実際には、通信機器のすべての回路を
幾つかのMMICに分割し、分割したMMICごとにそ
れぞれ異なる機能を持たせておき、各MMICを組み合
わせて所定の回路を構成する必要がある。
プチップ実装が試みられているが、MMICのフリップ
チップ実装には、例えば、文献「電子情報通信学会19
97年総合大会講演論文集 エレクトロニクス1分冊
第68ページ(講演番号C−2−13)」に述べられて
いるような問題が存在する。この問題を図面に基づいて
説明する。
実装されてなる半導体装置の断面構成を示している。図
11に示すように、絶縁性基板111の主面には第1の
配線パターン112が形成され、主面と反対側の面には
第1のGNDプレーン113が形成され、第1の配線パ
ターン112と第1のGNDプレーン113とにより第
1のマイクロストリップ線路が構成され、第1の配線パ
ターン112は絶縁性基板111に適当に設けられた第
1のビアホール114を通して接地されている。
を該主面と対向させたMMICチップ115がバンプ1
16を介在させて実装されている。MMICチップ11
5の素子形成面には高周波トランジスタ(図示せず)及
び第2の配線パターン117が形成され、素子形成面と
反対側の面には第2の配線パターン117と第2のマイ
クロストリップ線路を構成する第2のGNDプレーン1
18が形成され、第2の配線パターン117は基板に適
当に設けられた第2のビアホール119を通して接地さ
れている。
たフリップチップ実装は、絶縁性基板111及びMMI
Cチップ115のそれぞれがGNDプレーン113,1
18を有しており、これらが空間的に分離しているた
め、接地電位が安定せず、共振や不要発振といった予期
せぬトラブルを生じる危険性がある。また、図11に示
すように、第1のGNDプレーン113,第1のビアホ
ール114,第1の配線112,バンプ116,第2の
ビアホール119及び第2のGNDプレーン118から
なる擬似的な閉空間が構成され、この閉空間はマイクロ
ストリップ線路中を伝搬する信号によって容易に励起さ
れて空洞共振を起こす。その結果、絶縁性基板111及
びMMICチップ115の材料や寸法によって空洞共振
の共振周波数が使用周波数に近づくような場合には回路
動作に予期せぬ大きな影響を与えてしまうという問題を
有している。
現状では、基板101上に通信機器のすべての回路を集
積化することは不可能であり、前述のMMICと同様
に、機能ごとに1つのMFICに集積化し、互いに機能
が異なるこれらのMFIC同士を接続することにより回
路全体の機能を実現するという方法が現実的である。従
って、MMICと同様に、MFICチップ同士又はMF
ICチップと他の基板との接続をどのように行なうかは
未解決のままである。しかも、図10に示すように、M
MICチップと異なり、MFICチップの場合は既に半
導体チップ105が基板101上に設けられているた
め、MMICの技術の延長のみでは実装できないという
問題を有している。
プチップ実装を行なっても共振や不要発振を起こしにく
く且つ寄生効果が小さいMMICを実現できるようにす
ることを第1の目的とし、MFIC又はMMICを組み
合わせて用いる高周波回路用の半導体装置において、フ
リップチップ実装を可能にすることを第2の目的とし、
さらに、フリップチップ実装に代わる実装方法を実現す
ることを第3の目的とする。
体装置は、前記第1の目的を達成するMMICであっ
て、主面に、導体膜からなる接地パターン、誘電体膜、
及び導体膜からなる第1の配線パターンが順次形成され
た基板と、素子形成面に、高周波トランジスタ、及び該
高周波トランジスタと接続された導体膜からなる第2の
配線パターンを有する半導体チップとを備え、半導体チ
ップの素子形成面が基板の主面と対向した状態で、第2
の配線パターンと第1の配線パターンとが互いに接続さ
れていると共に、第2の配線パターン、誘電体膜及び接
地パターンにより半導体チップのマイクロストリップ線
路が構成されている。
体チップの素子形成面が基板の主面と対向した状態で初
めて、該半導体チップの第2の配線パターンと基板上に
設けられた誘電体膜と接地パターンとからなる半導体チ
ップのマイクロストリップ線路を構成するため、半導体
チップの素子形成面と反対側の面には接地パターンを設
ける必要がない。従って、半導体チップの素子形成面と
反対側の面に接地パターンを設けなくても半導体チップ
にマイクロストリップ線路が形成されるため、該マイク
ロストリップ線路が擬似的な閉空間を構成することがな
い。
1の目的を達成するMMICであって、主面に導体膜か
らなる第1の配線パターンを有すると共に主面と反対側
の面に接地パターンを有する誘電体からなる基板と、素
子形成面に、高周波トランジスタ及び該高周波トランジ
スタと接続された導体膜からなる第2の配線パターンを
有する半導体チップとを備え、半導体チップの素子形成
面が基板の主面と対向した状態で、第2の配線パターン
と第1の配線パターンとが互いに接続されていると共
に、第2の配線パターン、誘電体膜及び接地パターンに
より半導体チップのマイクロストリップ線路が構成され
ている。
体チップの素子形成面が基板の主面と対向した状態で初
めて、該半導体チップの第2の配線パターンと基板と接
地パターンとからなる半導体チップのマイクロストリッ
プ線路が構成されるため、半導体チップの素子形成面と
反対側の面には接地パターンを設ける必要がない。従っ
て、半導体チップの主面と反対側の面に接地パターンを
設けなくても半導体チップにマイクロストリップ線路が
形成されるため、該マイクロストリップ線路が擬似的な
閉空間を構成することがない。
1の目的を達成するMMICであって、主面に、導体膜
からなる第1の接地パターン、誘電体膜、及び導体膜か
らなる第1の配線パターンが順次形成された基板と、素
子形成面に高周波トランジスタ及び該高周波トランジス
タと接続された導体膜からなる第2の配線パターンを有
すると共に、素子形成面の反対側の面に導体膜からなる
第2の接地パターンを有する半導体チップとを備え、半
導体チップの素子形成面が基板の主面と対向した状態
で、第2の配線パターンと第1の配線パターンとが互い
に接続されていると共に、第1の接地パターンは、該第
1の配線パターンにおける半導体チップの素子形成面と
対向する領域に開口部を有している。
基板の主面と対向する半導体チップが、素子形成面と反
対側の面に第2の接地パターンを有するとしても、基板
上の第1の接地パターンが該第1の接地パターンにおけ
る半導体チップの素子形成面と対向する領域に開口部を
有しているため、該第1の接地パターンが半導体チップ
の第2の配線パターンと擬似的な閉空間を構成すること
がない。
体膜がBCB又はポリイミドからなることが好ましい。
1の目的を達成するMMICであって、主面に導体膜か
らなる第1の配線パターンを有すると共に主面と反対側
の面に第1の接地パターンを有する誘電体からなる基板
と、素子形成面に高周波トランジスタ及び該高周波トラ
ンジスタと接続された導体膜からなる第2の配線パター
ンを有すると共に、素子形成面の反対側の面に導体膜か
らなる第2の接地パターンを有する半導体チップとを備
え、半導体チップの素子形成面が基板の主面と対向した
状態で、第2の配線パターンと第1の配線パターンとが
互いに接続されていると共に、第1の接地パターンは、
該第1の配線パターンにおける半導体チップの素子形成
面と対向する領域に開口部を有している。
基板の主面と対向する半導体チップが、素子形成面と反
対側の面に第2の接地パターンを有するとしても、基板
の主面と反対側の面に設けられた第1の接地パターンが
該第1の接地パターンにおける半導体チップの素子形成
面と対向する領域に開口部を有しているため、第1の接
地パターンが半導体チップの第2の配線パターンと擬似
的な閉空間を構成することがない。
配線パターンと第2の配線パターンとが、厚さが5μm
以下のバンプを介して接続されていることが好ましい。
トランジスタの動作周波数が10GHz以上であること
が好ましい。
チップが、少なくとも1つの高周波トランジスタと、少
なくとも1つの受動素子とを有するMMICであること
が好ましい。
2の目的を達成するMFICであって、主面に凹部又は
孔部からなる空間部を有すると共に導体膜からなる第1
の配線パターンを有する第1の基板と、主面が第1の基
板の主面と対向し且つ第1の基板の空間部を跨ぐように
設けられ、主面に接地パターン、誘電体膜、及び導体膜
からなる第2の配線パターンが順次形成された第2の基
板と、素子形成面が第2の基板の主面と対向するように
設けられ、素子形成面に高周波トランジスタ及び該高周
波トランジスタと接続された導体膜からなる第3の配線
パターンを有する半導体チップとを備え、半導体チップ
は、第1の基板の空間部に位置するように設けられてお
り、第1の配線パターンと第2の配線パターンとは互い
に接続され、第2の配線パターンと第3の配線パターン
とは互いに接続されている。
チップの素子形成面と対向する第2の基板は、その主面
が第1の基板に設けられた凹部又は孔部からなる空間部
を跨ぐように対向し、且つ、第2の基板の主面に設けら
れた半導体チップが第1の基板の空間部に位置するよう
に設けられているため、第2の基板を第1の基板に対し
てフリップチップ実装を行なう際に、第2の基板の主面
に設けられた半導体チップが妨げとならない。
ターンと第2の配線パターンとがバンプを介して接続さ
れていることが好ましい。
第2の基板とが光硬化型樹脂材により互いに固着されて
いることが好ましい。
ポリイミドを主成分とするフィルムからなることが好ま
しい。
が、第1の配線パターンと電気的に接続された外部リー
ドをさらに有していることが好ましい。
3の目的を達成するMFICであって、第1の基板上に
主面が第1の基板と反対側に位置するように設けられ、
該主面に、高周波トランジスタ又は高周波回路が形成さ
れた半導体チップ、及び該半導体チップと電気的に接続
された第1の配線パターンをそれぞれ有する第2の基板
と、第1の基板上に主面が第1の基板と反対側に位置す
るように設けられ、該主面に第2の配線パターンを有す
る第3の基板と、第2の基板の主面上及び第3の基板の
主面上に、互いに隣接する第2の基板の端部と第3の基
板の端部とを跨ぐように設けられ、第1の配線パターン
と第2の配線パターンとを電気的に接続する板状の接続
手段とを備えている。
にそれぞれの主面が第1の基板と反対側に位置するよう
に設けられ、主面に半導体チップ及び第1の配線パター
ンを有する第2の基板と主面に第2の配線パターンを有
する第3の基板とが、板状の接続手段により電気的に接
続されているため、第2の基板と第3の基板とをフリッ
プフロップ実装を用いることなく組み合わせることがで
きる。また、接続手段が板状を有するため、ボンディン
グワイヤやリボンよりも機械的強度が向上する。
電性のリードからなることが好ましい。
1の配線パターンとの間及び第2の配線パターンとの間
にそれぞれバンプを介して接続されていることが好まし
い。
1の配線パターン及び第2の配線パターンとそれぞれ光
硬化型樹脂材により固着されていることが好ましい。
続用半導体チップと該接続用半導体チップに設けられた
第3の配線パターンとからなることが好ましい。
チップが第3の配線パターンと接続された素子をさらに
有していることが好ましい。
チップが第3の配線パターンと接続されたフィルタ回路
をさらに有していることが好ましい。
脂からなるフィルムと該フィルムに設けられた第3の配
線パターンとからなることが好ましい。
ターンはコプレーナ線路であることが好ましい。
主面上に高周波トランジスタ又は高周波回路をさらに有
していることが好ましい。
3の目的を達成するMMICであって、第1の基板上に
主面が第1の基板と反対側に位置するように設けられ、
該主面に、高周波トランジスタ又は高周波回路、及び高
周波トランジスタ又は高周波回路と電気的に接続された
第1の配線パターンを有する第2の基板と、第1の基板
上に主面が第1の基板と反対側に位置するように設けら
れ、該主面に第2の配線パターンを有する第3の基板
と、第2の基板の主面上及び第3の基板の主面上に、互
いに隣接する第2の基板の端部と第3の基板の端部とを
跨ぐように設けられ、第1の配線パターンと第2の配線
パターンとを電気的に接続する板状の接続手段とを備え
ている。
にそれぞれの主面が第1の基板と反対側に位置するよう
に設けられ、主面に高周波トランジスタまたは高周波回
路及び第1の配線パターンを有する第2の基板と主面に
第2の配線パターンを有する第3の基板とが、板状の接
続手段により電気的に接続されているため、第2の基板
と第3の基板とをフリップフロップ実装を用いることな
く組み合わせることができる。また、接続手段が板状を
有するため、ボンディングワイヤやリボンよりも機械的
強度が向上する。
2又は第3の目的を達成するMFICであって、主面に
第1の配線パターンを有する第1の基板と、素子形成面
が第1の基板の主面と対向するように設けられ、素子形
成面に第1の配線パターンと電気的に接続された高周波
トランジスタ又は高周波回路を有する半導体チップと、
第1の基板の主面に、一端が第1の配線パターンと電気
的に接続され且つ他端が導波管の内部に位置するように
設けられた導体部材とを備えている。
の配線パターン及び該第1の配線パターンと電気的に接
続された半導体チップを有する第1の基板に、一端が第
1の配線パターンと接続され、他端が導波管の内部に位
置するように設けられた導体部材を備えれているため、
半導体チップと導波管とが容易に且つ確実に接続される
ので、さらに高い周波数帯域で動作させることが可能と
なる。
2又は第3の目的を達成するMMICであって、主面
に、高周波トランジスタ又は高周波回路、及び高周波ト
ランジスタ又は高周波回路と接続された第1の配線パタ
ーンを有する第1の基板と、第1の基板の主面に、一端
が第1の配線パターンと電気的に接続され且つ他端が導
波管の内部に位置するように設けられた導体部材とを備
えている。
れた高周波トランジスタ又は高周波回路と該高周波トラ
ンジスタ又は高周波回路と接続された第1の配線パター
ンとを有する第1の基板に、一端が第1の配線パターン
と接続され、他端が導波管の内部に位置するように設け
られた導体部材を備えているため、半導体チップと導波
管とが容易に且つ確実に接続されるので、さらに高い周
波数帯域で動作させることが可能となる。
部材が板状又は針状であることが好ましい。
の実施形態はフリップチップ実装を可能とするMMIC
に関する。
面を参照しながら説明する。
装置の断面構成を示している。図1(a)に示すよう
に、Si又はガラス等からなる基板11の主面には、例
えば、チタン(Ti)及び金(Au)が積層されてなる
GNDプレーン12とベンゾシクロブテン(BCB)か
らなる誘電体膜13と、Ti及びAuが積層されてなる
第1の配線パターン14とが順次形成され、該第1の配
線パターン14,誘電体膜13及びGNDプレーン12
によりマイクロストリップ線路が構成されている。第1
の配線パターン14は接地を必要とする箇所ではビアホ
ール(図示せず)を介してGNDプレーン12と接続さ
れている。
が30GHzの高周波トランジスタ(図示せず)及び該
高周波トランジスタと接続された第2の配線パターン2
1が形成されたガリウムヒ素(GaAs)からなるMM
ICチップ22がその素子形成面と基板11の主面とを
対向させ、基板11との隙間に光硬化性樹脂材23が充
填されることにより固着されている。
21には適当な位置に複数の電極パッド21aが設けら
れており、第2の配線パターン21と基板11の第1の
配線パターン14とは、電極パッド21aと第1の配線
パターン14との間にそれぞれバンプ24を介在させ、
MBB法を用いて電気的に接続されている。
いては、該MMICチップ22がフリップチップ実装さ
れることにより、第2の配線パターン21と基板11に
設けられた誘電体膜13とGNDプレーン12とにより
マイクロストリップ線路が構成されるため、MMICチ
ップ22の素子形成面と反対側の面にGNDプレーンを
設ける必要がない。
線パターン21は、あらかじめ基板11の誘電体膜13
の材料及び膜厚、バンプ24の高さ寸法並びにMMIC
チップ22と基板11との間に位置する部材の材料の種
類及び距離等を考慮に入れ、MMICチップ22が基板
11上にフリップチップ実装された状態で所望の特性を
持つマイクロストリップ線路が得られるように設計され
ている。
Cチップ22をフリップチップ実装を行なう際に誘電体
膜13に例えば厚さが26μmのBCB膜を用いると、
MMICチップ22の線路幅を約70μmとすれば特性
インピーダンスが50Ωの線路を得られるという知見を
得ている。
は、MMICチップ22が基板11に対してフリップチ
ップ実装されて初めて高周波回路として正常に機能し、
本来、実装時に寄生効果として悪影響を及ぼすと考えら
れる基板11側の誘電体膜13及びGNDプレーン12
を積極的にMMICチップ22側の回路の一部として用
いている。これにより、MMICチップ22の主面と反
対側の面(裏面)にGNDプレーンが設けられていない
ため、マイクロストリップ線路がビアホールやバンプと
疑似的な閉空間を構成しないので、空洞共振が生じなく
なり、その結果、動作が安定な高周波回路を得ることが
できる。
に、チップ全体の厚みの調整、GNDプレーンを形成す
るための裏面メタライズ、GNDプレーンと素子形成面
の配線パターンとを電気的に接続するためのビアホール
の形成がそれぞれ不要となるので、裏面にGNDプレー
ンを有する通常のMMICチップよりも製造コストを低
減できる。
に、基板11の代わりにセラミックからなる基板11A
を用いてもよい。ここで、図1(b)において、図1
(a)に示す構成部材と同一の構成部材には同一の符号
を付すことにより説明を省略する。この場合には、図1
(b)に示すように、GNDプレーン12を基板11A
の主面と反対側の面に形成すると共に、主面に第1の配
線パターン14を形成して、基板11A自体を誘電体と
して用いたマイクロストリップ線路を構成する。
プ22の第2の配線パターン21の形状を基板11Aの
厚さと誘電率とを勘案して設計することにより、本実施
形態と同様の効果を奏することができる。
おいて、バンプ24は必ずしも必要でなく、各配線パタ
ーン14,21と電極パッド21a等とを直接接合させ
たり、単に接触させておいて収縮性樹脂材を用いてMM
ICチップ22と基板11とを固着させてもよい。
態は通常のMMICのフリップチップ実装を可能にする
基板構造に関する。
面を参照しながら説明する。
装置の断面構成を示している。図2(a)において、図
1(a)に示す構成部材と同一の構成部材には同一の符
号を付すことにより説明を省略する。基板11上の第1
のGNDプレーン12Aにおける半導体チップ22Aの
素子形成面と対向する領域には開口部12aが設けられ
ており、MMICチップ22Aは、該素子形成面と反対
側の面に第2のGNDプレーン25を有し、通常のMM
ICの構成を持つ。
1上の第1のGNDプレーン12Aにおける半導体チッ
プ22Aの素子形成面と対向する領域に開口部12aが
設けられているため、マイクロストリップ線路が導体膜
で囲まれてなる疑似的な閉空間が構成されなくなるの
で、空洞共振が生じることがなくなり、その結果、動作
が安定する高周波回路を実現できる。
プチップ実装においては、半導体チップの回路を構成す
るマイクロストリップ線路の近傍に基板側のGNDプレ
ーンからなる面積が相対的に大きい導体面が設けられて
いるため、半導体チップのマイクロストリップ線路から
放射された電磁波がこの導体面に反射することにより、
半導体チップの回路の動作に影響を与えることがある。
従って、導体面が半導体チップのマイクロストリップ線
路に近接する程、その影響は大きくなるため、例えばM
BB法の特徴を生かしてバンプの高さ寸法を小さくし
て、バンプ部の寄生効果を低減しようとしても、かえっ
て導体面からの電磁波の反射の影響が大きくなり、回路
の特性を劣化させるおそれがある。
1のGNDプレーン12AにおけるMMICチップ22
Aの素子形成面と対向する領域が除去されているため、
第1のGNDプレーン12Aからの反射の影響を考慮す
る必要がなく最適なバンプの高さ寸法を選ぶことができ
る。
に、基板11の代わりにセラミックからなる基板11A
を用いてもよい。ここで、図2(b)において、図2
(a)に示す構成部材と同一の構成部材には同一の符号
を付すことにより説明を省略する。この場合には、図2
(b)に示すように、GNDプレーン12Aを基板11
Aの主面と反対側の面に形成すると共に、主面に第1の
配線パターン14を形成して、基板11A自体を誘電体
として用いたマイクロストリップ線路を構成する。
態と同様の効果を奏する。ただし、基板11Aの下側近
傍に他の導体があった場合には、第1のGNDプレーン
12Aに開口部12aを設けた効果が十分に得られなく
なるので注意を要する。
態はMFICのフリップチップ実装を可能にする基板構
造に関する。
面を参照しながら説明する。
断面構成を示している。図3に示すように、セラミック
等からなり、主面に凹部からなる空間部31aを有する
第1の基板31は、主面にTi及びAuが積層されてな
る第1の配線パターン32が形成され、主面と反対側の
面にはTi及びAuが積層されてなる第1のGNDプレ
ーン33が形成され、第1の配線パターン32,第1の
基板31及び第1のGNDプレーン33から第1のマイ
クロストリップ線路34が構成されている。第1の配線
パターン32は第1の基板31に適当に設けられたビア
ホール(図示せず)を通して接地されている。
第2の基板41が第1の基板31の空間部31aを跨ぐ
ようにフリップチップ実装されている。さらに、第2の
基板41の主面には、例えば動作周波数が30GHzの
高周波トランジスタ(図示せず)等が形成されたGaA
s等からなる半導体チップ42が、第1の基板31の凹
部からなる空間部31aに入り込むようにフリップチッ
プ実装されることにより第2の基板41とMFICチッ
プ40を構成している。
uが積層されてなる第2のGNDプレーン43a,BC
Bからなる誘電体膜43b及びTi及びAuが積層され
てなる第2の配線パターン43cが順次形成され、第2
のGNDプレーン43a,誘電体膜43b及び第2の配
線パターン43cから第2のマイクロストリップ線路4
3が構成されている。第2の配線パターン43cはバン
プ44を介在させて第1の基板31の第1の配線パター
ン32及び半導体チップ42とそれぞれ電気的に接続さ
れている。ここで、第1の基板31及び第2の基板41
の接続部、すなわちバンプ44の近傍を光硬化型樹脂材
を用いて固着すればさらに強固に接続できる。
基板31には凹部からなる空間部31aが設けられてい
るため、MFICチップ40における第2の基板41の
主面上に設けられた半導体チップ42が第1の基板31
に設けられた空間部31aに入り込むようにすれば確実
にフリップチップ実装が可能となる。
体チップ42を持つMFICチップ40を第2の基板4
1にフリップチップ実装したが、複数の半導体チップ4
2を持つMFICチップ40を用いてもよい。この場合
には、第1の基板31の主面に、MFICチップ40と
対向する領域に全面にわたって空間部31aを設けても
よく、各半導体チップ42に対向する領域ごとに複数の
空間部31aを設けてもよい。
設けた線路をマイクロストリップ線路34としたが、コ
プレーナ線路等の他の形態の線路であってもよい。
空間部31aの代わりに凹部を貫通させた孔部からなる
空間部を設けてもよい。
態はMFICのフリップチップ実装を可能にする基板構
造に関する。
面を参照しながら説明する。
断面構成を示している。図4において、図3に示す構成
部材と同一の構成部材には同一の符号を付すことにより
説明を省略する。図4に示すように、第3の実施形態に
係る半導体装置との差異は、第1の基板として、ポリイ
ミド等からなり孔部からなる空間部31bを有するフィ
ルムベース31Aを用いていることである。従って、M
FICチップ40における第2の基板41の主面上に設
けられた半導体チップ42が第1の基板31Aに設けら
れた空間部31bに入り込むようにフリップチップ実装
されている。
0を実装する基板の材料に安価で且つ加工が容易なフィ
ルムを用いている。一般に、セラミック等からなる高硬
度な基板を機械的に加工して凹部を形成することは難し
くコストも高くなりがちであるが、本実施形態のよう
に、ポリイミド等からなるフィルムベース31Aの場合
はパンチ等を用いれば容易に孔部からなる空間部31b
を形成できるため、MFICチップ40の実装が極めて
容易に実現できる。
らなる空間部31bの代わりに凹部からなる空間部を設
けてもよい。
態はMFICのパッケージングに関する。
面を参照しながら説明する。
係る半導体装置であって、(a)は断面構成を示し、
(b)は(a)のI−I線におけるMFICチップの実
装前の平面構成を示している。図5(a)に示すよう
に、パッケージ用の筐体51には、主面に凹部52aと
導体膜からなる第1の配線パターン53とを有し、主面
と反対側の面に導体膜からなるGNDプレーン54が形
成された第1の基板としてのセラミックからなるパッケ
ージベース52が嵌合され、配線パターン53,パッケ
ージベース52及びGNDプレーン54によりマイクロ
ストリップ線路が構成されている。
実施形態に示した、第2の基板41と該第2の基板41
にフリップチップ実装された半導体チップ42とからな
るMFICチップ40がパッケージベース52の凹部5
2aを跨ぎ且つ半導体チップ42を該凹部52aに入り
込ませるようにフリップチップ実装されている。配線パ
ターン53は、筐体51の内側で内部リード55と接続
され、該内部リード55は筐体の外部に延びる外部リー
ド56と接続されている。ここで、内部リード55と外
部リード56とは一体に形成されていてもよい。
ス52の主面上であって、方形状の凹部52aの周辺部
の図面上の左端部側及び右端部側で且つ配線パターン5
3の両側部にそれぞれ間隔をおいて4つの接地パターン
57が形成され、各接地パターン57はパッケージベー
ス52を貫通するビアホール(図示せず)を介してGN
Dプレーン54に接続されている。
は、図5(b)に示す接地パターン57が形成されてい
る側の外部リード56から高周波信号を取り出し、他の
側の外部リード56からバイアス信号を取り出すのに適
した構成を持つ。従って、例えばMFICチップ40側
の配線パターンにもコプレーナ線路のようにGNDプレ
ーンが形成されていれば配線パターンと同一面で接地が
可能となるため、より高い周波数帯域においてもインピ
ーダンスの乱れを少なくすることができる。
Cチップ40が寄生効果が小さいフリップチップ実装に
よってパッケージングされているため、MFICが持つ
優れた高周波特性を生かしたまま、他の基板に容易に接
続することができる。
態はフリップチップ実装に代わる実装方法であって、M
FIC又はMMICを母基板上に実装する実装構造に関
する。
面を参照しながら説明する。
装置の断面構成を示している。図6(a)に示すよう
に、例えば、真ちゅう等からなり導電性を有する母基板
としての第1の基板61上には、Siからなる第2の基
板71及び該第2の基板71の両側にセラミックからな
る第3の基板81が、それぞれ主面を第1の基板と反対
側に位置するように、例えば導電性のペースト等を用い
て固着されている。
が積層されてなる第1のGNDプレーン72a,BCB
からなる誘電体膜72b及びTi及びAuが積層されて
なる第1の配線パターン72cが順次形成され、第1の
GNDプレーン72a,誘電体膜72b及び第1の配線
パターン72cから第1のマイクロストリップ線路72
が構成されている。第1の配線パターン72cは第2の
基板71に適当に設けられたビアホール(図示せず)を
通して接地されている。
周波数が30GHzの高周波トランジスタ又は高周波回
路(図示せず)を有するMMICチップ73がマイクロ
バンプ74を用いたMBB法によってフリップチップ実
装されており、第2の基板71と共にMFICチップ7
0を構成している。
チタン又は金等からなる第2の配線パターン82が形成
され、主面と反対側の面には銅,チタン又は金等からな
る第2のGNDプレーン83が形成され、第2の配線パ
ターン82,第3の基板81及び第2のGNDプレーン
83から第2のマイクロストリップ線路がそれぞれ形成
されて回路基板80を構成している。さらに、第3の基
板81上には受動素子が設けられていてもよい。
する、MFICチップ70の第1の配線パターン72c
の上面の高さ位置と回路基板80の第2の配線パターン
82の上面の高さ位置とはほぼ同一であり、第1の配線
パターン72cと第2の配線パターン82とは板状の接
続手段としての導電性のリード84を用いて互いに接続
されている。
れた金属からなり、第1の配線パターン72cと第2の
配線パターン82の各接続部とは、例えば、熱圧着され
て接続されている。また、MBB法を用いて、Auから
なるマイクロバンプを介在させてもよく、さらに、光硬
化型樹脂材を用いて固着すればより強固な接続を得られ
る。
と回路基板80とを第1の基板61上に固着し、互いに
リード84を用いて電気的(高周波的)に接続されてい
る。従って、通常のボンディングワイヤ又はリボンを用
いる場合に比べて、リード84自体が強固であり変形が
少ないため、基板同士を電気的に接続する接続部におい
てインピーダンスに乱れが生じない接続構造を実現でき
る。
び回路基板80の各GNDプレーン72a,83に対し
て適当なインピーダンスのマイクロストリップ線路とな
るようリード84の幅寸法を設計することもでき、MF
ICチップ70及び回路基板80にそれぞれ最適化され
た低損失な接続部を形成できる。すなわち、リード84
の幅寸法を、同一幅ではなく、MFICチップ70上又
はその近傍においては該MFICチップ70の第1の配
線パターン72cの配線幅に合わせると共に、回路基板
80上又はその近傍においては該回路基板80の第2の
配線パターン82の配線幅に合わせることにより、該第
1の配線パターン72c及び該第2の配線パターン82
とそれぞれ一致するインピーダンス調整機能を持たせる
ことができる。
ップ70の第1の配線パターン72cの上面と回路基板
80の第2の配線パターン82の上面との第1の基板6
1の基板面からの高さがほぼ同一となるようにしている
が、MFICチップ70における第2の基板71及び第
1のマクロストリップ線路72の総膜厚と、回路基板8
0における第3の基板81,第2の配線パターン82及
び第2のGNDプレーン83の総膜厚とが異なる場合で
あっても、第1の基板61における、MFICチップ7
0の下側の膜厚と回路基板80の下側の膜厚とを第1の
配線パターン72cの上面及び第2の配線パターン82
の上面とがほぼ同一の高さとなるように加工して調整す
ればよい。
及びリード84の位置関係を図面上で明確にするため
に、互いに隣接するMFICチップ70と回路基板80
との側面にそれぞれ間隙を設けているが、実際の半導体
装置は必ずしもこの間隙を必要としない。
に、第1の基板61上に、互いにリード84を用いて電
気的に接続された複数のMFICチップ70を有する構
成としてもよい。このようにすると、多段構成の高周波
回路を容易に且つ確実に得ることができる。
に、第1の基板61上には、MFICチップ70の代わ
りにMMICチップ75を設けてもよい。MMICチッ
プ75は、例えば、GaAsからなる第2の基板76の
素子形成面に動作周波数が30GHzの高周波トランジ
スタを有する高周波トランジスタ部77及び第1の配線
パターン78が設けられ、素子形成面と反対側の面には
第1のGNDプレーン79が形成されている。
1の基板61上に設けることもでき、図6(a),
(b)及び(c)から容易に類推できるように、第1の
基板61上に、1つ以上のMFICチップ70,MMI
Cチップ75及び回路基板80をそれぞれ所望の特性が
得られるように適当に組み合わせてもよい。
態はフリップチップ実装に代わる実装方法であって、M
FIC又はMMICを母基板上に実装する実装構造に関
する。
面を参照しながら説明する。
断面構成を示している。図7において、図6(a)に示
す構成部材と同一の構成部材には同一の符号を付すこと
により説明を省略する。図7に示すように、MFICチ
ップ70と回路基板80とを電気的に接続する板状の接
続手段に接続用半導体チップ85を用いている。
Cチップ70の第2の基板71及び回路基板80の第3
の基板81に跨るように該主面を第2及び第3の基板7
1,81に対向させて実装され、且つ、該主面に第3の
配線パターン86が形成されている。第3の配線パター
ン86は第2の基板71の第1の配線パターン72c及
び第3の基板81の第2の配線パターン82とそれぞれ
バンプ87を介在させて接続されている。ここで、接続
用半導体チップ85と第2の基板71及び第3の基板8
1とを光硬化型樹脂材を用いて固着すれば、該接続用半
導体チップ85と第2及び第3の基板71,81との互
いの電気的な接続がさらに確実となると共に、装置の長
期信頼性が向上する。
基板80との電気的な接続手段としてリード84に代わ
って接続用半導体チップ85を用いている。このため、
リード84の場合はその機械的強度の制約からリード8
4の形状が制限されるが、接続用半導体チップ85の場
合は、該接続用半導体チップ85に設けられた第3の配
線パターン86を用いてMFICチップ70と回路基板
80とを電気的に接続するため、該第3の配線パターン
86の形状を機械的強度とは独立に設計できる。
タ等の受動素子からなるインピーダンス整合回路を設け
たり、受動素子を設けたりして接続手段に種々の機能を
持たせることが可能となる。
配線パターン86を用いてフィルタ回路を構成し、所望
の周波数帯域のみを伝達するような接続手段を設けるこ
ともできる。
な能動素子を含むMMICチップを用いてもよく、この
場合には、さらに多様な機能を持たせることも可能とな
る。
形態に示したように、第1の基板61上に、1つ以上の
MFICチップ70,MMICチップ75及び回路基板
80をそれぞれ所望の特性が得られるように適当に組み
合わせられることはいうまでもない。
態はフリップチップ実装に代わる実装方法であって、M
FIC又はMMICを母基板上に簡便に実装する実装構
造に関する。
面を参照しながら説明する。
装置の断面構成を示している。図8(a)において、図
6(a)に示す構成部材と同一の構成部材には同一の符
号を付すことにより説明を省略する。図8(a)に示す
ように、MFICチップ70と回路基板80とを電気的
に接続する板状の接続手段にポリイミド等の樹脂からな
る接続用フィルム88を用いている。
0の第2の基板71及び回路基板80の第3の基板81
に跨るように設けられ、基板側との対向面には、図8
(b)の平面図に示すように、信号線89Aと該信号線
89Aの両側部と互いに間隔をおいた2本の接地線89
Bとからなる第3の配線パターンとしてのコプレーナ線
路89が形成されている。
路幅の寸法と該信号線89A及び接地線89Bの側部同
士の間隔の寸法とを適当に選ぶことにより所定のインピ
ーダンスを得られる。コプレーナ線路89は、信号線8
9A及び各接地線89Bの両端部にそれぞれ設けられた
バンプ90を介在させて、第2の基板71の第1の配線
パターン72c及び第3の基板81の第2の配線パター
ン82とそれぞれ接続されている。ここで、接続用フィ
ルム88と第2の基板71及び第3の基板81とを光硬
化型樹脂材を用いて固着すれば、該接続用半導体チップ
85と第2及び第3の基板71,81との互いの接続が
さらに確実となる。
Cチップ70と回路基板80との電気的な接続手段とし
てリード84又は接続用半導体チップ85に代わって接
続用フィルム88を用いている。このため、接続手段の
配線形状の自由度及び多様な機能の追加を接続用半導体
チップ85を用いる場合よりも簡便に且つ低コストで実
現できる。
ンはコプレーナ線路89に限らない。例えば、コプレー
ナ線路89を用いずに、インピーダンス整合をとる場合
には、接続用フィルム88上の配線パターンの線幅が、
MFICチップ70側の領域においては第1の配線パタ
ーン72cと同一とし、且つ、回路基板80側の領域に
おいては第2の配線パターン82と同一となるようにす
ればよい。
形態に示したように、第1の基板61上に、1つ以上の
MFICチップ70,MMICチップ75及び回路基板
80をそれぞれ所望の特性が得られるように適当に組み
合わせられることはいうまでもない。
態はMFIC又はMMICをより高い周波帯域で使用で
きるパッケージングに関する。
面を参照しながら説明する。
断面構成を示している。図9において、図6(a)に示
す構成部材と同一の構成部材には同一の符号を付すこと
により説明を省略する。図9に示すように、導体からな
る筐体91には、その一部に半導体装置を実装する実装
ステージ部91aと導波管となる導波部91bが設けら
れている。実装ステージ部91aには、接続用リード8
4Aを用いて電気的に接続されたMFICチップ70と
回路基板80とが導電性のペースト等を用いて固着され
ており、MFICチップ70の第1の配線パターン72
cにおける回路基板80と反対側の端部には、一端が第
1の配線パターン72cと電気的に接続され、他端が導
波部91bに位置するアンテナ用リード94が設けられ
ている。
対して導波路となる寸法を有しており、アンテナ用リー
ド94の端部が導波部91bの内部に置かれていること
により、導波部91bを伝播する電波信号をMFICチ
ップ70に伝えることができる。
の設計技術として公知のように、導波部91bの終端部
の位置とアンテナ用リード94の位置とを最適化するこ
とにより、所望の周波数帯域において低損失な信号伝達
が可能となる。
せず)に接続してもよく、導波部91bの開口部を利用
して空間に電波を放出することもできる。
アンテナ用リード94を用いたが、導体からなる針状の
部材であってもよい。
との電気的な接続手段に接続用リード84Aを用いた
が、図7に示す接続用半導体チップ85又は図8に示す
接続用フィルム88を用いてもよい。
上には、第6の実施形態に示すように、1つ以上のMF
ICチップ70,MMICチップ75及び回路基板80
をそれぞれ所望の特性が得られるように組み合わせても
よく、また、第3又は第4の実施形態に示すフリップチ
ップ実装されたMFICチップ40を用いてもよい。
ると、基板上の半導体チップが、素子形成面と基板の主
面とを対向させた状態で初めて、半導体チップの第2の
配線パターンと基板上に設けられた誘電体膜と接地パタ
ーンとからなるマイクロストリップ線路が構成されるた
め、半導体チップの素子形成面と反対側の面には接地パ
ターンを設ける必要がなくなる。その結果、半導体チッ
プの素子形成面と反対側の面に接地パターンを設けなく
てもマイクロストリップ線路が形成されるため、該マイ
クロストリップ線路が擬似的な閉空間を構成しなくなる
ので、共振や不要発振が生じなくなり、半導体チップに
対して安定且つ高性能なフリップチップ実装を実現でき
る。
と、素子形成面が基板の主面と対向する半導体チップ
が、該素子形成面と反対側の面に第2の接地パターンを
有するとしても、基板上の第1の接地パターンが該第1
の接地パターンにおける半導体チップの素子形成面と対
向する領域に開口部を有しているため、基板の第1の接
地パターンが半導体チップの第2の接地パターンと擬似
的な閉空間を構成することがないので、共振や不要発振
が生じなくなり、半導体チップに対して安定且つ高性能
なフリップチップ実装を実現できる。
体膜がBCB又はポリイミドからなると、所望の特性を
有するマイクロストリップ線路を確実に形成できる。
配線パターンと第2の配線パターンとが、厚さが5μm
以下のバンプを介して接続されていると、バンプを介在
させてもその厚みが5μm以下であるため、該バンプの
厚みに起因する寄生インダクタンスの増加を無視でき
る。
トランジスタの動作周波数が10GHz以上であると、
準ミリ波帯域からミリ波帯域までの高周波半導体装置を
確実に得ることができる。
チップが、少なくとも1つの高周波トランジスタと、少
なくとも1つの受動素子とを有するMMICであると、
一般に多機能で且つ高性能なMMICチップのフリップ
チップ実装を実現できる。
にフリップチップ実装された半導体チップを有する第2
の基板を第1の基板に対してフリップチップ実装する際
に、半導体チップが第1の基板に設けられた凹部又は孔
部からなる空間部に入り込むため、第2の基板上に半導
体チップが突出していても確実に実装できる。
ターンと第2の配線パターンとがバンプを介在して接続
されていると、第1の配線パターンと第2の配線パター
ンとの電気的接続を安定に且つ確実に行なうことができ
る。
第2の基板とが光硬化型樹脂材により互いに固着されて
いると、第1の基板と第2の基板とがより強固に固着さ
れるため、装置の信頼性が向上する。
ポリイミドを主成分とするフィルムからなると、装置の
特性を犠牲にすることなく製造コストを低減できる。
が、第1の配線パターンと電気的に接続された外部リー
ドをさらに有していると、他の半導体装置と容易に接続
することができる。
と、第1の基板上にそれぞれの主面が第1の基板と反対
側に位置するように設けられ、且つ、板状の接続手段に
より第2の基板と第3の基板とが電気的に接続されてい
るため、フリップフロップ実装を用いることなく互いに
異なる基板を組み合わせることができる。また、第2の
基板と第3の基板との電気的接続にボンディングワイヤ
やリボンよりも機械的強度が大きい板状の接続手段を用
いているため、接続部においてインピーダンスに乱れが
生じず、また、インダクタンスも低減できる。
手段が導電性のリードからなると、電気的な接続が容易
に且つ確実に行なえると共に、ボンディングワイヤに比
べてインダクタンスが小さくなる。
ドが、第1の配線パターンとの間及び第2の配線パター
ンとの間にそれぞれバンプを介して接続されていると、
異なる基板の配線パターン同士を容易に且つ安定に接続
できる。
手段が接続用半導体チップと該接続用半導体チップに設
けられた第3の配線パターンとからなると、接続手段本
体の形状と第3の配線パターンの形状とを独立に決定で
きるため、接続手段本体の機械的強度を犠牲にすること
なく第3の配線パターンの形状を最適化できる。
用半導体チップが第3の配線パターンと接続された素子
をさらに有していると、例えば、接続用半導体チップ上
に、容量素子,抵抗素子又はインダクタ等の受動素子か
らなるインピーダンス整合回路を設けたり、受動素子を
設けたりして、種々の機能を持たせることができるた
め、高周波半導体装置の設計の自由度を向上できる。
用半導体チップが第3の配線パターンと接続されたフィ
ルタ回路をさらに有していると、所望の周波数を持つ信
号のみを伝達することができるため、第2の基板又は第
3の基板に形成される回路の構成を簡略化できる。
手段が樹脂からなるフィルムと該フィルムに設けられた
第3の配線パターンとからなると、接続手段本体の形状
と第3の配線パターンの形状とを独立に決定できるた
め、接続手段本体の機械的強度を犠牲にすることなく第
3の配線パターンの形状を最適化できる上に、この最適
化を半導体チップを用いる場合よりも低コストで行なえ
る。
の配線パターンはコプレーナ線路であると、第2の基板
側及び第3の基板側との特性インピーダンスを乱すこと
なく接続できる。
の基板が主面上に高周波トランジスタ又は高周波回路を
さらに有していると、多段構成の高周波半導体装置を容
易に且つ確実に得ることができる。
と、高周波トランジスタ等が設けられた半導体チップが
フリップチップ実装された第1の基板に、一端が第1の
配線パターンと接続され、他端が導波管の内部に位置す
る導体部材を備えているため、半導体チップと導波管と
が容易に且つ確実に接続されるので、さらに高い周波数
帯域で動作させることが可能となる。
装置を示す構成断面図である。(b)は本発明の第1の
実施形態の一変形例に係る半導体装置を示す構成断面図
である。
装置を示す構成断面図である。(b)は本発明の第2の
実施形態の一変形例に係る半導体装置を示す構成断面図
である。
す構成断面図である。
す構成断面図である。
体装置であって、(a)は構成断面図であり、(b)は
(a)のI−I線におけるMFICチップの実装前の平
面図である。
装置を示す構成断面図である。(b)は本発明の第6の
実施形態の第1変形例に係る半導体装置を示す構成断面
図である。(c)は本発明の第6の実施形態の第2変形
例に係る半導体装置を示す構成断面図である。
す構成断面図である。
体装置であって、(a)は構成断面図であり、(b)は
(a)の接続手段の平面図である。
って、MFICチップを実装したパッケージを示す部分
構成断面図である。
なる半導体装置を示す構成断面図である。
Claims (34)
- 【請求項1】 主面に、導体膜からなる接地パターン、
誘電体膜、及び導体膜からなる第1の配線パターンが順
次形成された基板と、 素子形成面に、高周波トランジスタ、及び該高周波トラ
ンジスタと接続された導体膜からなる第2の配線パター
ンを有する半導体チップとを備え、 前記半導体チップの素子形成面が前記基板の主面と対向
した状態で、前記第2の配線パターンと前記第1の配線
パターンとが互いに接続されていると共に、 前記第2の配線パターン、前記誘電体膜及び前記接地パ
ターンにより前記半導体チップのマイクロストリップ線
路が構成されていることを特徴とする半導体装置。 - 【請求項2】 主面に導体膜からなる第1の配線パター
ンを有すると共に前記主面と反対側の面に接地パターン
を有する誘電体からなる基板と、 素子形成面に、高周波トランジスタ及び該高周波トラン
ジスタと接続された導体膜からなる第2の配線パターン
を有する半導体チップとを備え、 前記半導体チップの素子形成面が前記基板の主面と対向
した状態で、前記第2の配線パターンと前記第1の配線
パターンとが互いに接続されていると共に、 前記第2の配線パターン、前記誘電体膜及び前記接地パ
ターンにより前記半導体チップのマイクロストリップ線
路が構成されていることを特徴とする半導体装置。 - 【請求項3】 主面に、導体膜からなる第1の接地パタ
ーン、誘電体膜、及び導体膜からなる第1の配線パター
ンが順次形成された基板と、 素子形成面に高周波トランジスタ及び該高周波トランジ
スタと接続された導体膜からなる第2の配線パターンを
有すると共に、前記素子形成面の反対側の面に導体膜か
らなる第2の接地パターンを有する半導体チップとを備
え、 前記半導体チップの素子形成面が前記基板の主面と対向
した状態で、前記第2の配線パターンと前記第1の配線
パターンとが互いに接続されていると共に、 前記第1の接地パターンは、該第1の配線パターンにお
ける前記半導体チップの素子形成面と対向する領域に開
口部を有していることを特徴とする半導体装置。 - 【請求項4】 前記誘電体膜はBCB又はポリイミドか
らなることを特徴とする請求項1又は3に記載の半導体
装置。 - 【請求項5】 主面に導体膜からなる第1の配線パター
ンを有すると共に前記主面と反対側の面に第1の接地パ
ターンを有する誘電体からなる基板と、 素子形成面に高周波トランジスタ及び該高周波トランジ
スタと接続された導体膜からなる第2の配線パターンを
有すると共に、前記素子形成面の反対側の面に導体膜か
らなる第2の接地パターンを有する半導体チップとを備
え、 前記半導体チップの素子形成面が前記基板の主面と対向
した状態で、前記第2の配線パターンと前記第1の配線
パターンとが互いに接続されていると共に、 前記第1の接地パターンは、該第1の配線パターンにお
ける前記半導体チップの素子形成面と対向する領域に開
口部を有していることを特徴とする半導体装置。 - 【請求項6】 前記第1の配線パターンと前記第2の配
線パターンとは、厚さが5μm以下のバンプを介して接
続されていることを特徴とする請求項1〜3及び5のう
ちのいずれか1項に記載の半導体装置。 - 【請求項7】 前記高周波トランジスタの動作周波数は
10GHz以上であることを特徴とする請求項1〜3及
び5のうちのいずれか1項に記載の半導体装置。 - 【請求項8】 前記半導体チップは、少なくとも1つの
高周波トランジスタと、少なくとも1つの受動素子とを
有するMMICであることを特徴とする請求項1〜3及
び5のうちのいずれか1項に記載の半導体装置。 - 【請求項9】 主面に凹部又は孔部からなる空間部を有
すると共に導体膜からなる第1の配線パターンを有する
第1の基板と、 主面が前記第1の基板の主面と対向し且つ前記第1の基
板の前記空間部を跨ぐように設けられ、主面に接地パタ
ーン、誘電体膜、及び導体膜からなる第2の配線パター
ンが順次形成された第2の基板と、 素子形成面が前記第2の基板の主面と対向するように設
けられ、前記素子形成面に高周波トランジスタ及び該高
周波トランジスタと接続された導体膜からなる第3の配
線パターンを有する半導体チップとを備え、 前記半導体チップは、前記第1の基板の前記空間部に位
置するように設けられており、 前記第1の配線パターンと前記第2の配線パターンとは
互いに接続され、 前記第2の配線パターンと前記第3の配線パターンとは
互いに接続されていることを特徴とする半導体装置。 - 【請求項10】 前記第1の配線パターンと前記第2の
配線パターンとはバンプを介して接続されていることを
特徴とする請求項9に記載の半導体装置。 - 【請求項11】 前記第1の基板と前記第2の基板とは
光硬化型樹脂材により互いに固着されていることを特徴
とする請求項9に記載の半導体装置。 - 【請求項12】 前記第1の基板はポリイミドを主成分
とするフィルムからなることを特徴とする請求項9に記
載の半導体装置。 - 【請求項13】 前記第1の基板は、 前記第1の配線パターンと電気的に接続された外部リー
ドをさらに有していることを特徴とする請求項9に記載
の半導体装置。 - 【請求項14】 第1の基板上に主面が前記第1の基板
と反対側に位置するように設けられ、該主面に、高周波
トランジスタ又は高周波回路が形成された半導体チッ
プ、及び該半導体チップと電気的に接続された第1の配
線パターンをそれぞれ有する第2の基板と、 前記第1の基板上に主面が前記第1の基板と反対側に位
置するように設けられ、該主面に第2の配線パターンを
有する第3の基板と、 前記第2の基板の主面上及び第3の基板の主面上に、互
いに隣接する前記第2の基板の端部と前記第3の基板の
端部とを跨ぐように設けられ、前記第1の配線パターン
と前記第2の配線パターンとを電気的に接続する板状の
接続手段とを備えていることを特徴とする半導体装置。 - 【請求項15】 前記接続手段は導電性のリードからな
ることを特徴とする請求項14に記載の半導体装置。 - 【請求項16】 前記リードは、 前記第1の配線パターンとの間及び前記第2の配線パタ
ーンとの間にそれぞれバンプを介して接続されているこ
とを特徴とする請求項15に記載の半導体装置。 - 【請求項17】 前記リードは、 前記第1の配線パターン及び前記第2の配線パターンと
それぞれ光硬化型樹脂材により固着されていることを特
徴とする請求項15に記載の半導体装置。 - 【請求項18】 前記接続手段は接続用半導体チップと
該接続用半導体チップに設けられた第3の配線パターン
とからなることを特徴とする請求項14に記載の半導体
装置。 - 【請求項19】 前記第3の配線パターンは、 前記第1の配線パターンとの間及び前記第2の配線パタ
ーンとの間にそれぞれバンプを介して接続されているこ
とを特徴とする請求項18に記載の半導体装置。 - 【請求項20】 前記第3の配線パターンは、 前記第1の配線パターン及び前記第2の配線パターンと
それぞれ光硬化型樹脂材により固着されていることを特
徴とする請求項18に記載の半導体装置。 - 【請求項21】 前記接続用半導体チップは前記第3の
配線パターンと接続された素子をさらに有していること
を特徴とする請求項18に記載の半導体装置。 - 【請求項22】 前記接続用半導体チップは前記第3の
配線パターンと接続されたフィルタ回路をさらに有して
いることを特徴とする請求項18に記載の半導体装置。 - 【請求項23】 前記接続手段は樹脂からなるフィルム
と該フィルムに設けられた第3の配線パターンとからな
ることを特徴とする請求項14に記載の半導体装置。 - 【請求項24】 前記第3の配線パターンは、 前記第1の配線パターンとの間及び前記第2の配線パタ
ーンとの間にそれぞれバンプを介して接続されているこ
とを特徴とする請求項23に記載の半導体装置。 - 【請求項25】 前記第3の配線パターンは、 前記第1の配線パターン及び前記第2の配線パターンと
それぞれ光硬化型樹脂材により固着されていることを特
徴とする請求項23に記載の半導体装置。 - 【請求項26】 前記第3の配線パターンはコプレーナ
線路であることを特徴とする請求項23に記載の半導体
装置。 - 【請求項27】 前記第3の基板は主面上に高周波トラ
ンジスタ又は高周波回路をさらに有していることを特徴
とする請求項14に記載の半導体装置。 - 【請求項28】 第1の基板上に主面が前記第1の基板
と反対側に位置するように設けられ、該主面に、高周波
トランジスタ又は高周波回路、及び前記高周波トランジ
スタ又は前記高周波回路と電気的に接続された第1の配
線パターンを有する第2の基板と、 前記第1の基板上に主面が前記第1の基板と反対側に位
置するように設けられ、該主面に第2の配線パターンを
有する第3の基板と、 前記第2の基板の主面上及び第3の基板の主面上に、互
いに隣接する前記第2の基板の端部と前記第3の基板の
端部とを跨ぐように設けられ、前記第1の配線パターン
と前記第2の配線パターンとを電気的に接続する板状の
接続手段とを備えていることを特徴とする半導体装置。 - 【請求項29】 前記接続手段は導電性のリードからな
ることを特徴とする請求項28に記載の半導体装置。 - 【請求項30】 前記接続手段は、接続用半導体チップ
と該接続用半導体チップに設けられた第3の配線パター
ンとからなることを特徴とする請求項28に記載の半導
体装置。 - 【請求項31】 前記接続手段は、樹脂からなるフィル
ムと該フィルムに設けられた第3の配線パターンとから
なることを特徴とする請求項28に記載の半導体装置。 - 【請求項32】 主面に第1の配線パターンを有する第
1の基板と、 素子形成面が前記第1の基板の主面と対向するように設
けられ、前記素子形成面に前記第1の配線パターンと電
気的に接続された高周波トランジスタ又は高周波回路を
有する半導体チップと、 前記第1の基板の主面に、一端が前記第1の配線パター
ンと電気的に接続され且つ他端が導波管の内部に位置す
るように設けられた導体部材とを備えていることを特徴
とする半導体装置。 - 【請求項33】 主面に、高周波トランジスタ又は高周
波回路、及び前記高周波トランジスタ又は前記高周波回
路と接続された第1の配線パターンを有する第1の基板
と、 前記第1の基板の主面に、一端が前記第1の配線パター
ンと電気的に接続され且つ他端が導波管の内部に位置す
るように設けられた導体部材とを備えていることを特徴
とする半導体装置。 - 【請求項34】 前記導体部材は板状又は針状であるこ
とを特徴とする請求項32又は33に記載の半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10107664A JPH11195731A (ja) | 1997-10-30 | 1998-04-17 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29802097 | 1997-10-30 | ||
JP9-298020 | 1997-10-30 | ||
JP10107664A JPH11195731A (ja) | 1997-10-30 | 1998-04-17 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339218A Division JP4646969B2 (ja) | 1997-10-30 | 2007-12-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11195731A true JPH11195731A (ja) | 1999-07-21 |
Family
ID=26447694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10107664A Withdrawn JPH11195731A (ja) | 1997-10-30 | 1998-04-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11195731A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185655A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | マイクロ波回路 |
JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
JP2006324398A (ja) * | 2005-05-18 | 2006-11-30 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2007165739A (ja) * | 2005-12-16 | 2007-06-28 | Eudyna Devices Inc | 電子装置および半導体装置 |
JP2008504706A (ja) * | 2004-06-30 | 2008-02-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子的回路ユニット |
JP2009094419A (ja) * | 2007-10-12 | 2009-04-30 | Fujitsu Ltd | 回路基板および半導体装置 |
JP2016516327A (ja) * | 2013-03-08 | 2016-06-02 | ノースロップ グルマン システムズ コーポレーションNorthrop Grumman Systems Corporation | 導波路および半導体パッケージング |
-
1998
- 1998-04-17 JP JP10107664A patent/JPH11195731A/ja not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185655A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | マイクロ波回路 |
JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
JP2008504706A (ja) * | 2004-06-30 | 2008-02-14 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子的回路ユニット |
US7772688B2 (en) | 2004-06-30 | 2010-08-10 | Robert Bosch Gmbh | Electronic circuit unit |
JP4728330B2 (ja) * | 2004-06-30 | 2011-07-20 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子的回路ユニット |
JP2006324398A (ja) * | 2005-05-18 | 2006-11-30 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2007165739A (ja) * | 2005-12-16 | 2007-06-28 | Eudyna Devices Inc | 電子装置および半導体装置 |
JP4680763B2 (ja) * | 2005-12-16 | 2011-05-11 | 住友電工デバイス・イノベーション株式会社 | 電子装置および半導体装置 |
JP2009094419A (ja) * | 2007-10-12 | 2009-04-30 | Fujitsu Ltd | 回路基板および半導体装置 |
JP2016516327A (ja) * | 2013-03-08 | 2016-06-02 | ノースロップ グルマン システムズ コーポレーションNorthrop Grumman Systems Corporation | 導波路および半導体パッケージング |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7808798B2 (en) | Versatile Si-based packaging with integrated passive components for mmWave applications | |
EP0963001A2 (en) | Millimeter wave module and radio apparatus | |
US9761547B1 (en) | Crystalline tile | |
WO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
CN110556365B (zh) | 用于集成电路晶片的匹配电路 | |
JP6643714B2 (ja) | 電子装置及び電子機器 | |
JPH0774285A (ja) | 半導体装置 | |
JP4646969B2 (ja) | 半導体装置 | |
US20030206083A1 (en) | Millimeter wave module and radio apparatus | |
JP4015746B2 (ja) | 半導体装置 | |
JPH11195731A (ja) | 半導体装置 | |
US6759742B2 (en) | Interchangeable bond-wire interconnects | |
US6549105B2 (en) | Millimeter wave module and radio apparatus | |
JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
JP3081786B2 (ja) | 高周波半導体装置 | |
US7105924B2 (en) | Integrated circuit housing | |
JP2001284490A (ja) | 高周波接地構造 | |
JP5720261B2 (ja) | 電子回路及び送受信システム | |
US20230380120A1 (en) | Radio frequency module and communication device | |
JP3569481B2 (ja) | ミリ波半導体装置 | |
JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
JPH0936617A (ja) | 高周波モジュール | |
US20210391633A1 (en) | Integrated circulator system | |
JP3776598B2 (ja) | 高周波パッケージ | |
JP2001244409A (ja) | 高周波モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080926 |