JP2001244409A - 高周波モジュール - Google Patents
高周波モジュールInfo
- Publication number
- JP2001244409A JP2001244409A JP2000053999A JP2000053999A JP2001244409A JP 2001244409 A JP2001244409 A JP 2001244409A JP 2000053999 A JP2000053999 A JP 2000053999A JP 2000053999 A JP2000053999 A JP 2000053999A JP 2001244409 A JP2001244409 A JP 2001244409A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- dielectric substrate
- circuit board
- circuit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】高周波素子を収納した高周波素子パッケージを
回路基板に実装してなる高周波モジュール内の高周波信
号の伝送損失を低減する。 【解決手段】第１の誘電体基板１１の表面に被着形成さ
れ、少なくとも一対の接続端子１３ａ、１３ｂを具備す
る第１の高周波線路１２ａ、１２ｂ、１２ｃとを具備す
る回路基板Ｂと、第２の誘電体基板１表面に搭載された
高周波素子２と、第２の誘電体基板１に形成され、高周
波素子２と接続され、端部に外部回路と接続するための
接続端子６ａ，６ｂが設けられた第２の高周波線路４
ａ、５ａと、を有する高周波素子パッケージＡとを具備
し、回路基板Ｂの表面に高周波素子パッケージＡを実装
してなり、モジュール内の全高周波回路長をＬ1、回路
基板上の全高周波回路長をＬ2とした時、Ｌ2／Ｌ1を
０．５以下とする。
回路基板に実装してなる高周波モジュール内の高周波信
号の伝送損失を低減する。 【解決手段】第１の誘電体基板１１の表面に被着形成さ
れ、少なくとも一対の接続端子１３ａ、１３ｂを具備す
る第１の高周波線路１２ａ、１２ｂ、１２ｃとを具備す
る回路基板Ｂと、第２の誘電体基板１表面に搭載された
高周波素子２と、第２の誘電体基板１に形成され、高周
波素子２と接続され、端部に外部回路と接続するための
接続端子６ａ，６ｂが設けられた第２の高周波線路４
ａ、５ａと、を有する高周波素子パッケージＡとを具備
し、回路基板Ｂの表面に高周波素子パッケージＡを実装
してなり、モジュール内の全高周波回路長をＬ1、回路
基板上の全高周波回路長をＬ2とした時、Ｌ2／Ｌ1を
０．５以下とする。
Description
【０００１】
【発明の属する技術分野】 本発明は、マイクロ波やミ
リ波の信号が伝送され、回路基板表面に高周波素子を搭
載したパッケージを実装してなる高周波モジュールの改
良に関する。
リ波の信号が伝送され、回路基板表面に高周波素子を搭
載したパッケージを実装してなる高周波モジュールの改
良に関する。
【０００２】
【従来技術】 近年、高度情報化時代を迎え、情報伝達
に用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、車間レーダー
のようなミリ波の電波を用いた応用システムも提案され
るようになっている。
に用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、車間レーダー
のようなミリ波の電波を用いた応用システムも提案され
るようになっている。
【０００３】このような高周波用のシステムにおいて
は、従来、１つの回路基板の表面にすべての高周波素子
を搭載収納し、高周波素子を蓋体などによって一括して
気密封止するマルチチップモジュールが知られている。
は、従来、１つの回路基板の表面にすべての高周波素子
を搭載収納し、高周波素子を蓋体などによって一括して
気密封止するマルチチップモジュールが知られている。
【０００４】図３は、マルチチップモジュールの概略断
面図である。図３によれば、マルチチップモジュール３
１は配線基板３２、枠体３３、蓋体３４とその内部の複
数の高周波素子３５からなっている。それぞれの高周波
素子３５は配線基板３２表面に形成された高周波線路３
６とワイヤーボンディングによって接続されている。
面図である。図３によれば、マルチチップモジュール３
１は配線基板３２、枠体３３、蓋体３４とその内部の複
数の高周波素子３５からなっている。それぞれの高周波
素子３５は配線基板３２表面に形成された高周波線路３
６とワイヤーボンディングによって接続されている。
【０００５】このようなマルチチップモジュールにおい
ては、複数の高周波素子を１つの基板の表面に搭載する
ために、高周波素子搭載基板全体のサイズが大きくなっ
てしまい、その結果、モジュールの反りや、枠体、蓋体
の変形等により気密封止の歩留まりに問題があった。
ては、複数の高周波素子を１つの基板の表面に搭載する
ために、高周波素子搭載基板全体のサイズが大きくなっ
てしまい、その結果、モジュールの反りや、枠体、蓋体
の変形等により気密封止の歩留まりに問題があった。
【０００６】このような問題を解消するために、複数の
高周波素子を独立した複数のパッケージ内に気密に収納
し、その複数のパッケージを回路基板に実装してモジュ
ールを構成することが考えられる。
高周波素子を独立した複数のパッケージ内に気密に収納
し、その複数のパッケージを回路基板に実装してモジュ
ールを構成することが考えられる。
【０００７】
【発明が解決しようとする課題】 しかしながら、高周
波素子を個別にパッケージに収納し、それを回路基板に
実装してなるモジュールの場合、信号周波数が１０ＧＨ
ｚ以上の高周波になると、パッケージと回路基板との接
続部において信号の伝送損失が大きくなり、またパッケ
ージ同士の接続に回路基板を経由するためにその線路部
の損失も加算されてしまい、高周波信号の損失がさらに
大きくなるために、回路が十分に動作し得ないと考えら
れていた。
波素子を個別にパッケージに収納し、それを回路基板に
実装してなるモジュールの場合、信号周波数が１０ＧＨ
ｚ以上の高周波になると、パッケージと回路基板との接
続部において信号の伝送損失が大きくなり、またパッケ
ージ同士の接続に回路基板を経由するためにその線路部
の損失も加算されてしまい、高周波信号の損失がさらに
大きくなるために、回路が十分に動作し得ないと考えら
れていた。
【０００８】従って、本発明は、高周波素子を収納した
高周波素子パッケージを回路基板に実装してなる高周波
モジュール内の高周波信号の伝送損失を低減した高周波
モジュールを提供することを目的とするものである。
高周波素子パッケージを回路基板に実装してなる高周波
モジュール内の高周波信号の伝送損失を低減した高周波
モジュールを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】 本発明者等は、前記課
題に鑑み、高周波素子をパッケージに収納し、それを回
路基板に実装してなる高周波モジュール構造について検
討を重ねた結果、回路基板上の高周波線路の長さを、パ
ッケージを実装した時のモジュール全体の高周波線路の
長さに対して特定の関係を満足するように回路設計する
ことによってモジュール全体における信号の伝送損失を
低減するに至った。
題に鑑み、高周波素子をパッケージに収納し、それを回
路基板に実装してなる高周波モジュール構造について検
討を重ねた結果、回路基板上の高周波線路の長さを、パ
ッケージを実装した時のモジュール全体の高周波線路の
長さに対して特定の関係を満足するように回路設計する
ことによってモジュール全体における信号の伝送損失を
低減するに至った。
【００１０】即ち、本発明の高周波モジュールは、第１
の誘電体基板と、該第１の誘電体基板の表面に被着形成
され、少なくとも一対の接続端子を具備する第１の高周
波線路とを具備する回路基板と、第２の誘電体基板と、
該第２の誘電体基板表面に搭載された高周波素子と、前
記第２の誘電体基板に形成され、前記高周波素子と接続
されてなる第２の高周波線路と、外部回路と接続するた
めに設けられた接続端子とを有する複数の高周波素子パ
ッケージとを具備し、前記複数の高周波素子パッケージ
を前記回路基板の表面に実装してなる高周波モジュール
であって、前記モジュール内の全高周波回路長をＬ1、
前記回路基板内の全高周波回路長をＬ2とした時、Ｌ2／
Ｌ1で表される長さ比が０．５以下であることを特徴と
する。
の誘電体基板と、該第１の誘電体基板の表面に被着形成
され、少なくとも一対の接続端子を具備する第１の高周
波線路とを具備する回路基板と、第２の誘電体基板と、
該第２の誘電体基板表面に搭載された高周波素子と、前
記第２の誘電体基板に形成され、前記高周波素子と接続
されてなる第２の高周波線路と、外部回路と接続するた
めに設けられた接続端子とを有する複数の高周波素子パ
ッケージとを具備し、前記複数の高周波素子パッケージ
を前記回路基板の表面に実装してなる高周波モジュール
であって、前記モジュール内の全高周波回路長をＬ1、
前記回路基板内の全高周波回路長をＬ2とした時、Ｌ2／
Ｌ1で表される長さ比が０．５以下であることを特徴と
する。
【００１１】なお、前記回路基板における第１の誘電体
基板が有機樹脂含有絶縁材料からなり、パッケージにお
ける第２の誘電体基板が、セラミックスからなることが
望ましく、さらに、前記第２の誘電体基板の誘電損失が
前記第１の誘電体基板よりも小さいことが望ましい。
基板が有機樹脂含有絶縁材料からなり、パッケージにお
ける第２の誘電体基板が、セラミックスからなることが
望ましく、さらに、前記第２の誘電体基板の誘電損失が
前記第１の誘電体基板よりも小さいことが望ましい。
【００１２】さらに、本発明の他の態様としては、第３
の誘電体基板と、該第３の誘電体基板に形成された第３
の高周波線路と、外部回路と接続するために設けられた
接続端子とを有する配線基板と、をさらに具備し、パッ
ケージとともに回路基板表面に実装されることを特徴と
するものであり、かかる場合においても、前記Ｌ2／Ｌ1
で表される長さ比が０．５以下である関係を具備するこ
とを特徴とするものである。
の誘電体基板と、該第３の誘電体基板に形成された第３
の高周波線路と、外部回路と接続するために設けられた
接続端子とを有する配線基板と、をさらに具備し、パッ
ケージとともに回路基板表面に実装されることを特徴と
するものであり、かかる場合においても、前記Ｌ2／Ｌ1
で表される長さ比が０．５以下である関係を具備するこ
とを特徴とするものである。
【００１３】そして、配線基板を具備する場合において
も、この配線基板における第３の誘電体基板の誘電損失
が第１の誘電体基板よりも小さいことが望ましい。
も、この配線基板における第３の誘電体基板の誘電損失
が第１の誘電体基板よりも小さいことが望ましい。
【００１４】なお、上記の高周波モジュールは、いずれ
も前記高周波線路に周波数１０ＧＨｚ以上の高周波信号
が伝送される場合特に好適である。
も前記高周波線路に周波数１０ＧＨｚ以上の高周波信号
が伝送される場合特に好適である。
【００１５】
【作用】 本発明によれば、複数の高周波素子を回路基
板上に搭載させたモジュールを構成する場合、１個ある
いは複数個の高周波素子を複数のパッケージに別けて気
密に封止させて、回路基板上に実装することによって、
従来のように複数の高周波素子を１つのパッケージ内に
気密封止する場合に比較して気密封止の信頼性を高める
ことができる。
板上に搭載させたモジュールを構成する場合、１個ある
いは複数個の高周波素子を複数のパッケージに別けて気
密に封止させて、回路基板上に実装することによって、
従来のように複数の高周波素子を１つのパッケージ内に
気密封止する場合に比較して気密封止の信頼性を高める
ことができる。
【００１６】また、本発明によれば、高周波モジュール
の全高周波回路長Ｌ1に対して、回路基板の全高周波回
路長Ｌ2のＬ2／Ｌ1の長さ比を０．５以下とすることに
よって、従来のマルチチップモジュールに比較して遜色
ない良好な伝送特性を得ることができる。
の全高周波回路長Ｌ1に対して、回路基板の全高周波回
路長Ｌ2のＬ2／Ｌ1の長さ比を０．５以下とすることに
よって、従来のマルチチップモジュールに比較して遜色
ない良好な伝送特性を得ることができる。
【００１７】また、回路基板がパッケージに対して大型
で、上記のような回路長の関係を形成することが難しい
場合には、別途、回路基板の誘電体基板よりも低損失の
誘電体材料からなる誘電体基板に高周波線路が形成され
た配線基板を回路基板上の高周波線路間に実装して、高
周波信号をこの配線基板の高周波線路にバイパスするこ
とによって、低誘電損失の誘電体基板に形成された線路
長を長くすることができる結果、回路基板のサイズに係
わらず、線路長を上記の範囲に制御することが可能とな
る。
で、上記のような回路長の関係を形成することが難しい
場合には、別途、回路基板の誘電体基板よりも低損失の
誘電体材料からなる誘電体基板に高周波線路が形成され
た配線基板を回路基板上の高周波線路間に実装して、高
周波信号をこの配線基板の高周波線路にバイパスするこ
とによって、低誘電損失の誘電体基板に形成された線路
長を長くすることができる結果、回路基板のサイズに係
わらず、線路長を上記の範囲に制御することが可能とな
る。
【００１８】
【発明の実施の形態】 以下、本発明の高周波モジュー
ルを図面に基づき詳述する。
ルを図面に基づき詳述する。
【００１９】図１は、本発明の高周波モジュールの一例
を説明するための概略断面図である。図１の高周波モジ
ュールは、基本的に高周波素子パッケージＡと回路基板
Ｂによって構成されている。 （高周波素子パッケージＡ）高周波素子パッケージＡに
よれば、誘電体基板１の表面には、高周波素子２がとも
に搭載されており、蓋体３によって気密に封止されてい
る。また誘電体基板１表面には入力用高周波線路４ａと
出力用高周波線路４ｂが形成されており、各線路４ａ、
４ｂの一方の端部は、それぞれ高周波素子２と接続され
ている。また、各線路４ａ、４ｂの他方の端部は、誘電
体基板１を貫通して形成されたスルーホール導体５ａ、
５ｂを経由して、誘電体基板１の裏面に導出され、誘電
体基板１の裏面に形成された外部回路と接続するための
接続端子６ａ、６ｂとが接続されている。また、誘電体
基板１内部には、グランド層７が形成されており、各線
路４ａ、４ｂはグランド層７とともにマイクロストリッ
プ線路型の高周波線路を形成している。なお、内部のグ
ランド層７のスルーホール導体５ａ、５ｂ部には開口８
が形成されており、スルーホール導体５ａ、５ｂとは電
気的に非接触となっている。
を説明するための概略断面図である。図１の高周波モジ
ュールは、基本的に高周波素子パッケージＡと回路基板
Ｂによって構成されている。 （高周波素子パッケージＡ）高周波素子パッケージＡに
よれば、誘電体基板１の表面には、高周波素子２がとも
に搭載されており、蓋体３によって気密に封止されてい
る。また誘電体基板１表面には入力用高周波線路４ａと
出力用高周波線路４ｂが形成されており、各線路４ａ、
４ｂの一方の端部は、それぞれ高周波素子２と接続され
ている。また、各線路４ａ、４ｂの他方の端部は、誘電
体基板１を貫通して形成されたスルーホール導体５ａ、
５ｂを経由して、誘電体基板１の裏面に導出され、誘電
体基板１の裏面に形成された外部回路と接続するための
接続端子６ａ、６ｂとが接続されている。また、誘電体
基板１内部には、グランド層７が形成されており、各線
路４ａ、４ｂはグランド層７とともにマイクロストリッ
プ線路型の高周波線路を形成している。なお、内部のグ
ランド層７のスルーホール導体５ａ、５ｂ部には開口８
が形成されており、スルーホール導体５ａ、５ｂとは電
気的に非接触となっている。
【００２０】なお、図１の高周波モジュールにおいて
は、上記の構造からなる２つの高周波素子パッケージＡ
１、Ａ２を具備するものである。 （高周波素子パッケージの他の構造について）図１の高
周波素子パッケージＡでは、垂直方向への信号の伝達に
あたってスルーホール導体５を用いているが、この部分
には、例えば、グランド層７にスロットを形成し、この
スロットを介して、第１の誘電体基板表面に形成した線
路と、裏面に形成した線路とを対峙させた周知の構造に
よって電磁結合させることもできる。前記のスルーホー
ル導体や電磁結合を用いて高周波信号を基板に垂直に伝
送させるパッケージの回路基板への搭載方法は図１に示
した方法以外に、パッケージを逆さまにして、それを凹
部を設けた回路基板の凹部にパッケージを載置してパッ
ケージの接続端子と回路基板の接続端子をほぼ同一面に
なるようにして、ワイヤーボンディング等でそれぞれの
接続端子を接続することもできる。
は、上記の構造からなる２つの高周波素子パッケージＡ
１、Ａ２を具備するものである。 （高周波素子パッケージの他の構造について）図１の高
周波素子パッケージＡでは、垂直方向への信号の伝達に
あたってスルーホール導体５を用いているが、この部分
には、例えば、グランド層７にスロットを形成し、この
スロットを介して、第１の誘電体基板表面に形成した線
路と、裏面に形成した線路とを対峙させた周知の構造に
よって電磁結合させることもできる。前記のスルーホー
ル導体や電磁結合を用いて高周波信号を基板に垂直に伝
送させるパッケージの回路基板への搭載方法は図１に示
した方法以外に、パッケージを逆さまにして、それを凹
部を設けた回路基板の凹部にパッケージを載置してパッ
ケージの接続端子と回路基板の接続端子をほぼ同一面に
なるようにして、ワイヤーボンディング等でそれぞれの
接続端子を接続することもできる。
【００２１】また、スルーホール導体５や電磁結合を用
いた基板に垂直な伝送を行わずに、パッケージ内部の高
周波線路を水平方向に伸ばし、パッケージ枠体を貫通さ
せて気密を保ちながら高周波信号をパッケージ内部から
パッケージ外部に導出するパッケージについても適用で
きる。このような場合には、回路基板に凹部を設け、そ
こにパッケージを載置してパッケージの接続端子と回路
基板の接続端子をほぼ同一面になるようにして、ワイヤ
ーボンディング等でそれぞれの接続端子を接続する。 （回路基板）一方、回路基板Ｂによれば、誘電体基板１
１の少なくとも表面には高周波線路１２が被着形成され
ており、その高周波線路１２には、前記パッケージＡを
実装する領域が設けられており、高周波線路１２は、パ
ッケージＡの接続端子６ａ、６ｂの間隔で離間して形成
されている。即ち、回路基板Ｂの高周波線路は、１２
ａ、１２ｂ、１２ｃの３本の線路から構成されている。
なお、高周波線路１２ａおよび１２ｃの端部には、さら
に高周波モジュールを他の回路と接続するための接続端
子１３ａ、１３ｂが設けられている。また、誘電体基板
１１の内部には、グランド層１４が形成されており、前
記高周波線路１２ａ、１２ｂ、１２ｃとともにマイクロ
ストリップ線路を形成している。なお、このグランド層
１４は、誘電体基板１１の裏面であってもよい。
いた基板に垂直な伝送を行わずに、パッケージ内部の高
周波線路を水平方向に伸ばし、パッケージ枠体を貫通さ
せて気密を保ちながら高周波信号をパッケージ内部から
パッケージ外部に導出するパッケージについても適用で
きる。このような場合には、回路基板に凹部を設け、そ
こにパッケージを載置してパッケージの接続端子と回路
基板の接続端子をほぼ同一面になるようにして、ワイヤ
ーボンディング等でそれぞれの接続端子を接続する。 （回路基板）一方、回路基板Ｂによれば、誘電体基板１
１の少なくとも表面には高周波線路１２が被着形成され
ており、その高周波線路１２には、前記パッケージＡを
実装する領域が設けられており、高周波線路１２は、パ
ッケージＡの接続端子６ａ、６ｂの間隔で離間して形成
されている。即ち、回路基板Ｂの高周波線路は、１２
ａ、１２ｂ、１２ｃの３本の線路から構成されている。
なお、高周波線路１２ａおよび１２ｃの端部には、さら
に高周波モジュールを他の回路と接続するための接続端
子１３ａ、１３ｂが設けられている。また、誘電体基板
１１の内部には、グランド層１４が形成されており、前
記高周波線路１２ａ、１２ｂ、１２ｃとともにマイクロ
ストリップ線路を形成している。なお、このグランド層
１４は、誘電体基板１１の裏面であってもよい。
【００２２】上記パッケージＡおよび回路基板Ｂにおい
て、高周波線路４ａ、４ｂ、１２ａ、１２ｂ、１２ｃは
グランド層７、１４とともに、マイクロストリップ線路
を形成しているものであるが、この線路４ａ、４ｂ、１
２ａ、１２ｂ、１２ｃの平面的にみた両側にグランド層
を形成した、いわゆるコプレーナ線路構造であってもよ
く、さらにこのコプレーナ線路構造に前記グランド層
７、１４を付加したグランド付きコプレーナ線路構造で
あってもよい。 （実装構造）上記の回路基板Ｂの表面には、上記の２つ
のパッケージＡが載置され、パッケージＡの接続端子６
ａ、６ｂと回路基板Ｂの高周波線路１２ａと高周波線路
１２ｂ、あるいは高周波線路１２ｂと高周波線路１２ｃ
の各端部と半田などの導電性接着剤１５によって実装さ
れる。
て、高周波線路４ａ、４ｂ、１２ａ、１２ｂ、１２ｃは
グランド層７、１４とともに、マイクロストリップ線路
を形成しているものであるが、この線路４ａ、４ｂ、１
２ａ、１２ｂ、１２ｃの平面的にみた両側にグランド層
を形成した、いわゆるコプレーナ線路構造であってもよ
く、さらにこのコプレーナ線路構造に前記グランド層
７、１４を付加したグランド付きコプレーナ線路構造で
あってもよい。 （実装構造）上記の回路基板Ｂの表面には、上記の２つ
のパッケージＡが載置され、パッケージＡの接続端子６
ａ、６ｂと回路基板Ｂの高周波線路１２ａと高周波線路
１２ｂ、あるいは高周波線路１２ｂと高周波線路１２ｃ
の各端部と半田などの導電性接着剤１５によって実装さ
れる。
【００２３】かかる構造の高周波モジュールにおいて
は、電極１３ａから入力された信号は、高周波線路１２
ａを経由して高周波素子パッケージＡ１の接続端子６ａ
−スルーホール導体５ａを含む高周波線路４ａ−高周波
素子２−スルーホール導体５ｂを含む高周波線路４ｂ−
接続端子６ｂから出力され、さらに高周波線路１２ｂを
経由して、前記と同様にパッケージＡ２内を伝送し、接
続端子６ｂから高周波線路１２ｃを経由して接続端子１
３ｂから外部回路に接続される。
は、電極１３ａから入力された信号は、高周波線路１２
ａを経由して高周波素子パッケージＡ１の接続端子６ａ
−スルーホール導体５ａを含む高周波線路４ａ−高周波
素子２−スルーホール導体５ｂを含む高周波線路４ｂ−
接続端子６ｂから出力され、さらに高周波線路１２ｂを
経由して、前記と同様にパッケージＡ２内を伝送し、接
続端子６ｂから高周波線路１２ｃを経由して接続端子１
３ｂから外部回路に接続される。
【００２４】本発明によれば、上記の高周波モジュール
全体の高周波信号の伝送損失を低減するために、回路基
板Ｂ上の高周波線路長をできるだけ短くする。通常、回
路基板上の高周波線路は高周波信号をある位置から別の
位置まで伝送させるために存在するが、本発明では、回
路基板上でパッケージとパッケージを接続するための接
続パターンとして用いられる。具体的には、上記の高周
波モジュールにおける高周波信号が伝送される全回路
長、即ち、接続端子１３ａから接続端子１３ｂまでの全
回路長をＬ1、回路基板上の全回路長、則ち、高周波線
路１２ａ、高周波線路１２ｂ、高周波線路１２ｃの各長
さの合計（Ｌ21＋Ｌ22＋Ｌ23）をＬ2としたとき、Ｌ2／
Ｌ1で表される比率が０．５以下、特に０．４以下、さ
らには０．２以下とすることが重要である。
全体の高周波信号の伝送損失を低減するために、回路基
板Ｂ上の高周波線路長をできるだけ短くする。通常、回
路基板上の高周波線路は高周波信号をある位置から別の
位置まで伝送させるために存在するが、本発明では、回
路基板上でパッケージとパッケージを接続するための接
続パターンとして用いられる。具体的には、上記の高周
波モジュールにおける高周波信号が伝送される全回路
長、即ち、接続端子１３ａから接続端子１３ｂまでの全
回路長をＬ1、回路基板上の全回路長、則ち、高周波線
路１２ａ、高周波線路１２ｂ、高周波線路１２ｃの各長
さの合計（Ｌ21＋Ｌ22＋Ｌ23）をＬ2としたとき、Ｌ2／
Ｌ1で表される比率が０．５以下、特に０．４以下、さ
らには０．２以下とすることが重要である。
【００２５】即ち、モジュール内の高周波線路におい
て、信号処理に寄与しない回路基板上の高周波線路の距
離（長さ）をできるだけ短くすることが必要である。通
常、高周波素子パッケージは、素子を搭載し封止するた
めの必要最小限の大きさに設計され、これを更に小さく
することは困難である。回路基板上の高周波線路は高周
波信号を伝送させるだけなので、回路設計や部品レイア
ウトの工夫により短くできる可能性がある。高周波信号
が回路基板を伝送する長さをモジュール全体の高周波回
路長の０．５以下にするために、回路基板Ｂ側の高周波
線路を伝送線路としてではなく、むしろパッケージとパ
ッケージを接続するための接続パターンとして使用する
ことにより、モジュール全体における高周波信号伝送の
損失を低減することができる。
て、信号処理に寄与しない回路基板上の高周波線路の距
離（長さ）をできるだけ短くすることが必要である。通
常、高周波素子パッケージは、素子を搭載し封止するた
めの必要最小限の大きさに設計され、これを更に小さく
することは困難である。回路基板上の高周波線路は高周
波信号を伝送させるだけなので、回路設計や部品レイア
ウトの工夫により短くできる可能性がある。高周波信号
が回路基板を伝送する長さをモジュール全体の高周波回
路長の０．５以下にするために、回路基板Ｂ側の高周波
線路を伝送線路としてではなく、むしろパッケージとパ
ッケージを接続するための接続パターンとして使用する
ことにより、モジュール全体における高周波信号伝送の
損失を低減することができる。
【００２６】高周波素子パッケージＡの誘電体基板およ
び回路基板Ｂの誘電体基板を形成する材料としては、ア
ルミナ、ＡｌＮ、Ｓｉ3Ｎ4、ムライトなどを主成分とす
るセラミック材料、ガラス材料、ガラスセラミック材
料、エポキシ樹脂、ポリイミド樹脂、テフロンなどのフ
ッ素系樹脂などの有機樹脂系材料、有機樹脂−セラミッ
ク複合系材料などが用いられる。
び回路基板Ｂの誘電体基板を形成する材料としては、ア
ルミナ、ＡｌＮ、Ｓｉ3Ｎ4、ムライトなどを主成分とす
るセラミック材料、ガラス材料、ガラスセラミック材
料、エポキシ樹脂、ポリイミド樹脂、テフロンなどのフ
ッ素系樹脂などの有機樹脂系材料、有機樹脂−セラミッ
ク複合系材料などが用いられる。
【００２７】高周波素子パッケージの誘電体基板として
は、誘電損失が小さいとともに、気密封止が可能である
ことが好適である。特に望ましい誘電体材料としては、
アルミナ、ＡｌＮ、ガラスセラミックス等の無機材料が
挙げられる。
は、誘電損失が小さいとともに、気密封止が可能である
ことが好適である。特に望ましい誘電体材料としては、
アルミナ、ＡｌＮ、ガラスセラミックス等の無機材料が
挙げられる。
【００２８】また、回路基板の誘電体基板としては、誘
電損失が小さいとともに低価格であることが好適であ
る。特に望ましい誘電体材料としては、ガラス−フッ素
樹脂、ガラス−エポキシ樹脂等の有機樹脂含有絶縁材料
が挙げられる。
電損失が小さいとともに低価格であることが好適であ
る。特に望ましい誘電体材料としては、ガラス−フッ素
樹脂、ガラス−エポキシ樹脂等の有機樹脂含有絶縁材料
が挙げられる。
【００２９】最も好適な組み合わせとして、高周波素子
パッケージの誘電体基板が、アルミナからなり、回路基
板の誘電体基板がガラス−エポキシ樹脂からなることが
性能とコストの面から望ましい。
パッケージの誘電体基板が、アルミナからなり、回路基
板の誘電体基板がガラス−エポキシ樹脂からなることが
性能とコストの面から望ましい。
【００３０】なお、高周波モジュール上の高周波回路長
において、高周波素子内の回路網については、実質無視
し、高周波素子内の回路長は、素子の高周波線路と接続
される電極間の距離とみなす。また、高周波素子パッケ
ージと回路基板との境界部は、接続部における中心位置
とする。
において、高周波素子内の回路網については、実質無視
し、高周波素子内の回路長は、素子の高周波線路と接続
される電極間の距離とみなす。また、高周波素子パッケ
ージと回路基板との境界部は、接続部における中心位置
とする。
【００３１】本発明の高周波モジュールにおいて、図１
で説明した高周波モジュールは、回路基板の大きさが小
さく、パッケージのみで前記回路長の比率を満足するこ
とができるが、回路設計の上で、回路基板のサイズが高
周波素子パッケージのサイズよりも非常に大きい場合、
高周波素子パッケージ内の高周波回路長のみでは、前記
の回路長の比率を満足させることが難しい。
で説明した高周波モジュールは、回路基板の大きさが小
さく、パッケージのみで前記回路長の比率を満足するこ
とができるが、回路設計の上で、回路基板のサイズが高
周波素子パッケージのサイズよりも非常に大きい場合、
高周波素子パッケージ内の高周波回路長のみでは、前記
の回路長の比率を満足させることが難しい。
【００３２】かかるような場合、図２に示すように、回
路基板Ｂの表面に高周波パッケージＡ以外に、配線基板
Ｃを回路基板Ｂの表面に実装する。この配線基板Ｃは、
回路基板Ｂの誘電体基板よりも低い誘電損失の誘電体材
料からなる誘電体基板２０とその表面に形成された高周
波線路２１とを具備する。また、高周波線路２１の両端
には、接続端子２２がそれぞれ設けられている。
路基板Ｂの表面に高周波パッケージＡ以外に、配線基板
Ｃを回路基板Ｂの表面に実装する。この配線基板Ｃは、
回路基板Ｂの誘電体基板よりも低い誘電損失の誘電体材
料からなる誘電体基板２０とその表面に形成された高周
波線路２１とを具備する。また、高周波線路２１の両端
には、接続端子２２がそれぞれ設けられている。
【００３３】そして、この配線基板Ｃを回路基板Ｂの表
面にて所定間隔をもって形成されたの高周波線路２３に
対して、高周波線路２１形成面が回路基板Ｂ側に対向す
るように載置し、回路基板Ｂの高周波線路２３と配線基
板Ｃの接続端子２２とを半田などの導電性接着剤によっ
て接続する。
面にて所定間隔をもって形成されたの高周波線路２３に
対して、高周波線路２１形成面が回路基板Ｂ側に対向す
るように載置し、回路基板Ｂの高周波線路２３と配線基
板Ｃの接続端子２２とを半田などの導電性接着剤によっ
て接続する。
【００３４】かかる構成によって、回路基板Ｂ上を伝送
された信号は、配線基板Ｃ実装部分で、配線基板Ｃ側の
高周波線路２１にバイパスされることになる。この配線
基板Ｃの誘電体基板２０の誘電損失は回路基板の誘電体
基板２５よりも低いために配線基板Ｃ側の高周波線路を
伝送させることによって、信号の減衰を低減することが
可能となる。
された信号は、配線基板Ｃ実装部分で、配線基板Ｃ側の
高周波線路２１にバイパスされることになる。この配線
基板Ｃの誘電体基板２０の誘電損失は回路基板の誘電体
基板２５よりも低いために配線基板Ｃ側の高周波線路を
伝送させることによって、信号の減衰を低減することが
可能となる。
【００３５】また、このような構成において、高周波モ
ジュール内の全高周波回路長をＬ1、回路基板Ｂ上の全
高周波回路長（Ｌ21＋Ｌ22＋Ｌ23＋Ｌ24）をＬ2とした
時、Ｌ2／Ｌ1が０．５以下、特に０．４以下、さらに
０．２以下となるように調整することが可能となる。
ジュール内の全高周波回路長をＬ1、回路基板Ｂ上の全
高周波回路長（Ｌ21＋Ｌ22＋Ｌ23＋Ｌ24）をＬ2とした
時、Ｌ2／Ｌ1が０．５以下、特に０．４以下、さらに
０．２以下となるように調整することが可能となる。
【００３６】このように配線基板Ｃを用いることによっ
て回路基板Ｂのサイズが大きい場合においても、上記の
高周波回路長の比率を０．５以下に容易に調整すること
が可能となる。
て回路基板Ｂのサイズが大きい場合においても、上記の
高周波回路長の比率を０．５以下に容易に調整すること
が可能となる。
【００３７】なお、この図２においては、配線基板Ｃの
高周波線路２１は、誘電体基板２０の表面に被着形成さ
れた単なる線路によって形成したが、この配線基板Ｃに
おいては、もちろん誘電体基板の表面、裏面および内部
に所定の高周波回路を形成してもよい。
高周波線路２１は、誘電体基板２０の表面に被着形成さ
れた単なる線路によって形成したが、この配線基板Ｃに
おいては、もちろん誘電体基板の表面、裏面および内部
に所定の高周波回路を形成してもよい。
【００３８】なお、上記の図１および図２に示した高周
波モジュールにおいては、説明の便宜上、高周波回路が
一本の線路によって形成された場合について説明した
が、この高周波回路は、当然２本以上の高周波線路によ
って構成されていてもよく、その場合においてもそれら
２本以上の高周波線路の合計長が全高周波回路長とな
る。但し、回路基板や高周波素子パッケージ内の電源、
制御信号、中間周波信号などの信号が伝送される回路に
ついては高周波回路から除外する。即ち、本発明の高周
波回路とは、搬送波近傍の周波数の信号が伝送する回路
を意味するものである。
波モジュールにおいては、説明の便宜上、高周波回路が
一本の線路によって形成された場合について説明した
が、この高周波回路は、当然２本以上の高周波線路によ
って構成されていてもよく、その場合においてもそれら
２本以上の高周波線路の合計長が全高周波回路長とな
る。但し、回路基板や高周波素子パッケージ内の電源、
制御信号、中間周波信号などの信号が伝送される回路に
ついては高周波回路から除外する。即ち、本発明の高周
波回路とは、搬送波近傍の周波数の信号が伝送する回路
を意味するものである。
【００３９】
【実施例】本発明の効果を確認すべく、以下の実験を行
なった。まず、１０ＧＨｚにおける誘電正接が０．００
０６のアルミナセラミックスを用いて誘電体基板を作製
し、さらに誘電体基板の表面および裏面に導体材料とし
てタングステンを用いてマイクロストリップ線路を形成
し、表面および裏面のマイクロストリップ線路の端部を
スルーホール導体によって接続し、図１で示したような
高周波素子パッケージＡの評価用サンプルを作製した。
評価用サンプルは、図１の高周波素子を搭載する凹部は
形成せず、入力端子と出力端子をパッケージ内で直接タ
ングステンメタライズで接続し、金属からなる蓋体を誘
電体基板の枠体表面に接着し、気密に封止した２つの評
価用サンプルを作製した。
なった。まず、１０ＧＨｚにおける誘電正接が０．００
０６のアルミナセラミックスを用いて誘電体基板を作製
し、さらに誘電体基板の表面および裏面に導体材料とし
てタングステンを用いてマイクロストリップ線路を形成
し、表面および裏面のマイクロストリップ線路の端部を
スルーホール導体によって接続し、図１で示したような
高周波素子パッケージＡの評価用サンプルを作製した。
評価用サンプルは、図１の高周波素子を搭載する凹部は
形成せず、入力端子と出力端子をパッケージ内で直接タ
ングステンメタライズで接続し、金属からなる蓋体を誘
電体基板の枠体表面に接着し、気密に封止した２つの評
価用サンプルを作製した。
【００４０】一方、１０ＧＨｚにおける誘電正接が０．
０５であるガラス織布にエポキシ樹脂を含浸した複合材
料を用いて誘電体基板を作製し、さらにその表面に導体
材料として銅を用いてマイクロストリップ線路を形成
し、図１に示した構造の回路基板Ｂを作製した。なお、
回路基板のマイクロストリップ線路を引回し、回路基板
における高周波線路長が異なる数種の回路基板を準備し
た。
０５であるガラス織布にエポキシ樹脂を含浸した複合材
料を用いて誘電体基板を作製し、さらにその表面に導体
材料として銅を用いてマイクロストリップ線路を形成
し、図１に示した構造の回路基板Ｂを作製した。なお、
回路基板のマイクロストリップ線路を引回し、回路基板
における高周波線路長が異なる数種の回路基板を準備し
た。
【００４１】さらに、配線基板として、１０ＧＨｚにお
ける誘電正接が０．０００６であるアルミナを用いて誘
電体基板を形成し、その誘電体基板表面に導体材料とし
てタングステンを用いてコプレーナ線路を形成し、図２
に示した構造の配線基板Ｃを作製した。
ける誘電正接が０．０００６であるアルミナを用いて誘
電体基板を形成し、その誘電体基板表面に導体材料とし
てタングステンを用いてコプレーナ線路を形成し、図２
に示した構造の配線基板Ｃを作製した。
【００４２】そして、上記の評価用サンプルと配線基板
を回路基板の表面に半田を用いて実装した。
を回路基板の表面に半田を用いて実装した。
【００４３】なお、各モジュールにおける全高周波回路
長Ｌ1と回路基板上の全高周波回路長Ｌ2とのＬ2／Ｌ1比
を表に示した。
長Ｌ1と回路基板上の全高周波回路長Ｌ2とのＬ2／Ｌ1比
を表に示した。
【００４４】そして、高周波モジュールにおける回路基
板の端部に形成された接続端子間における周波数１ＧＨ
ｚ、１０ＧＨｚの高周波信号の伝送損失を評価し、その
結果を表１に示した。
板の端部に形成された接続端子間における周波数１ＧＨ
ｚ、１０ＧＨｚの高周波信号の伝送損失を評価し、その
結果を表１に示した。
【００４５】
【表１】
【００４６】表１の結果によれば、周波数が１ＧＨｚと
低周波の場合には、いずれの場合においても損失はすべ
て０．５ｄＢ以下で問題とならないが、周波数が１０Ｇ
Ｈｚと高周波になると、比較品では損失が２ｄＢを超
え、回路動作上問題になる場合が出てくる。本発明に基
づき、Ｌ2／Ｌ1比が０．５以下、特に０．２以下とする
ことによって、損失は２ｄＢ以下となり優れた伝送特性
を示した。
低周波の場合には、いずれの場合においても損失はすべ
て０．５ｄＢ以下で問題とならないが、周波数が１０Ｇ
Ｈｚと高周波になると、比較品では損失が２ｄＢを超
え、回路動作上問題になる場合が出てくる。本発明に基
づき、Ｌ2／Ｌ1比が０．５以下、特に０．２以下とする
ことによって、損失は２ｄＢ以下となり優れた伝送特性
を示した。
【００４７】
【発明の効果】 以上詳述した通り、本発明の高周波モ
ジュールによれば、回路基板上の全高周波回路の長さを
モジュールの全高周波回路長の１／２以下に設定するこ
とによって、高周波素子を個別にパッケージ化した場合
においても、モジュール全体としての高周波信号の損失
を低減することができる。
ジュールによれば、回路基板上の全高周波回路の長さを
モジュールの全高周波回路長の１／２以下に設定するこ
とによって、高周波素子を個別にパッケージ化した場合
においても、モジュール全体としての高周波信号の損失
を低減することができる。
【図１】本発明の高周波モジュールの一例を説明するた
めの概略断面図である。
めの概略断面図である。
【図２】本発明の高周波モジュールの他の例を説明する
ための概略断面図である。
ための概略断面図である。
【図３】従来のマルチチップモジュールの構造を説明す
るための概略断面図である。
るための概略断面図である。
１ 誘電体基板 ２ 高周波素子 ３ 蓋体 ４ 高周波線路 ５ スルーホール導体 ６ 接続端子 ７ グランド層 ８ 開口 Ａ パッケージ Ｂ 回路基板 Ｃ 配線基板
Claims (8)
- 【請求項１】第１の誘電体基板と、該第１の誘電体基板
の表面に被着形成され、少なくとも一対の接続端子を具
備する第１の高周波線路とを具備する回路基板と、第２
の誘電体基板と、該第２の誘電体基板表面に搭載された
高周波素子と、前記第２の誘電体基板に形成され、前記
高周波素子と接続されてなる第２の高周波線路と、外部
回路と接続するために設けられた接続端子とを有する複
数の高周波素子パッケージとを具備し、前記複数の高周
波素子パッケージを前記回路基板の表面に実装してなる
高周波モジュールであって、前記モジュール内の全高周
波回路長をＬ1、前記回路基板内の全高周波回路長をＬ2
とした時、Ｌ2／Ｌ1で表される長さ比が０．５以下であ
ることを特徴とする高周波モジュール。 - 【請求項２】前記第１の誘電体基板が有機樹脂含有絶縁
材料からなり、前記第２の誘電体基板が、セラミックス
からなることを特徴とする請求項１記載の高周波モジュ
ール。 - 【請求項３】前記第２の誘電体基板の誘電損失が前記第
１の誘電体基板よりも小さいことを特徴とする請求項１
または請求項２記載の高周波モジュール。 - 【請求項４】前記高周波線路に周波数１０ＧＨｚ以上の
高周波信号が伝送される請求項１乃至請求項３のいずれ
か記載の高周波モジュール。 - 【請求項５】第１の誘電体基板と、該第１の誘電体基板
の表面に被着形成され、少なくとも一対の接続端子とを
具備する第１の高周波線路とを有する回路基板と、第２
の誘電体基板と、該第２の誘電体基板表面に搭載された
高周波素子と、前記第２の誘電体基板に形成され、前記
高周波素子と接続されてなる第２の高周波線路と、外部
回路と接続するために設けられた接続端子とを有する複
数の高周波素子パッケージと、第３の誘電体基板と、該
第３の誘電体基板に形成された第３の高周波線路と、外
部回路と接続するために設けられた接続端子とを有する
配線基板と、を具備し、前記回路基板の表面に、前記複
数の高周波素子パッケージおよび前記配線基板を実装し
てなる高周波モジュールであって、前記モジュール内の
全高周波回路長をＬ1、前記回路基板内の全高周波回路
長をＬ2とした時、Ｌ 2／Ｌ1で表される長さ比が０．５
以下であることを特徴とする高周波モジュール。 - 【請求項６】前記第１の誘電体基板が有機樹脂含有絶縁
材料からなり、前記第２の誘電体基板および前記第３の
誘電体基板が、セラミックスからなることを特徴とする
請求項５記載の高周波モジュール。 - 【請求項７】前記第３の誘電体基板の誘電損失が前記第
１の誘電体基板よりも小さいことを特徴とする請求項５
または請求項６記載の高周波モジュール。 - 【請求項８】前記高周波線路に周波数１０ＧＨｚ以上の
高周波信号が伝送される請求項５乃至請求項７のいずれ
か記載の高周波モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053999A JP2001244409A (ja) | 2000-02-29 | 2000-02-29 | 高周波モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053999A JP2001244409A (ja) | 2000-02-29 | 2000-02-29 | 高周波モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244409A true JP2001244409A (ja) | 2001-09-07 |
Family
ID=18575311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000053999A Pending JP2001244409A (ja) | 2000-02-29 | 2000-02-29 | 高周波モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244409A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161416A (ja) * | 2010-04-07 | 2010-07-22 | Hitachi Ltd | 電子装置 |
| JP2010192918A (ja) * | 2002-04-29 | 2010-09-02 | Interconnect Portfolio Llc | ダイレクト・コネクト形信号システム |
| JP2016163006A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社東芝 | マイクロ波半導体パッケージ及びマイクロ波半導体モジュール |
-
2000
- 2000-02-29 JP JP2000053999A patent/JP2001244409A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010192918A (ja) * | 2002-04-29 | 2010-09-02 | Interconnect Portfolio Llc | ダイレクト・コネクト形信号システム |
| JP2010161416A (ja) * | 2010-04-07 | 2010-07-22 | Hitachi Ltd | 電子装置 |
| JP2016163006A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社東芝 | マイクロ波半導体パッケージ及びマイクロ波半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239222B2 (en) | High frequency circuit module | |
| EP2575167B1 (en) | Electronic device | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JP2002289737A (ja) | 配線基板およびそれを用いた配線基板モジュール | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP2001244409A (ja) | 高周波モジュール | |
| JPH11112209A (ja) | 高周波用パッケージおよびその接続構造 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JPH11195731A (ja) | 半導体装置 | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP2006067376A (ja) | アンテナモジュール | |
| US7105924B2 (en) | Integrated circuit housing | |
| JP2006067375A (ja) | アンテナモジュール | |
| JP2002198712A (ja) | 導波管変換基板及び高周波モジュール | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP3605257B2 (ja) | 高周波パッケージの接続構造 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3046287B1 (ja) | 接続端子構造 | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3987659B2 (ja) | 高周波半導体装置 | |
| JP2000049509A (ja) | 配線基板とその接続構造 | |
| JPH11163185A (ja) | 高周波半導体素子用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |