JP2002299549A - 積層型半導体装置およびその製造方法 - Google Patents

積層型半導体装置およびその製造方法

Info

Publication number
JP2002299549A
JP2002299549A JP2001095763A JP2001095763A JP2002299549A JP 2002299549 A JP2002299549 A JP 2002299549A JP 2001095763 A JP2001095763 A JP 2001095763A JP 2001095763 A JP2001095763 A JP 2001095763A JP 2002299549 A JP2002299549 A JP 2002299549A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
wiring
metal wire
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001095763A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001095763A priority Critical patent/JP2002299549A/ja
Publication of JP2002299549A publication Critical patent/JP2002299549A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ２つの半導体素子が１枚の配線基板上に搭載
された構造の半導体装置において、配線基板の反りやス
トレスで半導体素子と配線基板とを接続している金属細
線の断線が懸念されていた。 【解決手段】 複数の半導体素子を搭載した積層型半導
体装置において、第２の半導体素子１５と配線基板１０
の配線電極１０ｂとを接続した金属細線１４は、第２の
半導体素子１５側に湾曲した凹部１４ａを有しており、
パッケージを構成する封止樹脂１６の内部での熱膨張ス
トレスによる金属細線１４自体の断線を防止し、積層型
半導体装置の信頼性を高めることができる。特に実装基
板へ二次実装した後の加熱環境下での動作時にその信頼
性が極めて高いものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数の機能の半導体
素子を三次元方向に積層搭載した積層型半導体装置およ
びその製造方法に関するものであり、特にパッケージ内
部のストレス対策を施した信頼性の高い積層型半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、回路構成された１つの配線基板
（キャリア基板）上に複数の機能の半導体素子を積層搭
載し、１パッケージを構成する積層型半導体装置が開発
されている。
【０００３】以下、開発されている従来の積層型半導体
装置について、その代表構造として２つの半導体素子が
基板上に積層搭載されたタイプの積層型半導体装置につ
いて説明する。
【０００４】図５は従来の積層型半導体装置の構成を示
す断面図である。
【０００５】図５に示すように、従来の積層型半導体装
置は、配線電極１ａ，１ｂおよび底面に端子電極２を有
した配線基板３と、配線基板３上に樹脂４を介してその
表面側が配線基板３と対向してフリップチップ接続され
た第１の半導体素子５と、第１の半導体素子５の裏面上
に接着剤６を介してその表面側を上にして搭載された第
２の半導体素子７を有し、第１の半導体素子５はその表
面の電極パッド５ａに設けた突起電極５ｂが配線基板３
の配線電極１ａと接続し、第２の半導体素子７はその表
面の電極パッド７ａが配線基板３の配線電極１ｂと金属
細線８で接続され、配線基板３の上面領域が絶縁性の封
止樹脂９で封止された構造である。
【０００６】また配線基板３上に搭載された半導体素子
は、メモリー素子、ロジック素子なとの複数の種類の半
導体素子であり、１パッケージで多機能素子による高機
能型の半導体装置である。
【０００７】次に従来の積層型半導体装置の製造方法に
ついて図面を参照しながら説明する。図６，図７は従来
の積層型半導体装置の製造方法を示す工程ごとの主要な
断面図である。
【０００８】まず図６（ａ）に示すように、第１の半導
体素子５の表面の複数の電極パッド５ａ上に突起電極
（バンプ）５ｂを各々形成する。この突起電極の形成は
メッキバンプ、ワイヤーボンド法によるスタッドバンプ
などの工法で形成される。
【０００９】次に図６（ｂ）に示すように、配線基板３
の上面に対してシート状の異方性導電性（ＡＣＦ）の樹
脂４を供給するとともに、第１の半導体素子５をその突
起電極５ｂの面を配線基板３の上面に対向させる。ここ
で配線基板への樹脂４の供給は配線基板３の配線電極１
ａを覆うように供給するものであり、シート状以外に液
状の樹脂をポッティングにより供給してもよい。
【００１０】次に図６（ｃ）に示すように、第１の半導
体素子５を配線基板３の上面に加圧して、第１の半導体
素子５の突起電極５ｂと配線基板３の配線電極１ａとを
接続する。
【００１１】次に図６（ｄ）に示すように、第２の半導
体素子７を配線基板３に搭載した第１の半導体素子５の
裏面（背面側）に対して接着剤６により、その裏面で接
着固定する。
【００１２】次に図７（ａ）に示すように、搭載した第
２の半導体素子７の電極パッド７ａと配線基板３の上面
の配線電極１ｂとを金属細線８により電気的に接続す
る。
【００１３】そして図７（ｂ）に示すように、配線基板
３の上面領域を絶縁性の封止樹脂９で封止することによ
り積層型半導体装置を形成するものである。
【００１４】以上のような各工程により、従来は配線基
板上に２つの半導体素子を搭載した１パッケージタイプ
の積層型半導体装置を実現していた。
【００１５】
【発明が解決しようとする課題】しかしながら前記従来
の積層型半導体装置では、２つの半導体素子を１枚の配
線基板上に搭載する構造であるため、配線基板の上面領
域へ付加される構成部材が多く、熱膨張によって配線基
板の反り、または熱膨張によるストレスで半導体素子と
配線基板とを電気的に接続している金属細線の断線が懸
念されていた。
【００１６】すなわち熱膨張によって、積層型半導体装
置を構成する配線基板、半導体素子などの各構成部材の
熱膨張係数の差から、半導体素子が膨張した場合、パッ
ケージを構成する封止樹脂内部で半導体素子が微動し、
半導体素子と配線基板とを接続している金属細線がスト
レスを受けて断線する恐れがあった。従来は積層型半導
体装置を構成する配線基板、半導体素子、突起電極など
の各構成部材の熱膨張係数を近似するようにしたり、ま
たは熱膨張や、それによる積層型半導体装置自体の反り
に対抗できる構造にするなどして対策していたが、今後
は２つの半導体素子の搭載にとどまらす、３つ以上の半
導体素子を１つの配線基板上に搭載して１パッケージを
構成する傾向にあるため、根本的な積層型半導体装置の
構造の開発が必要とされていた。
【００１７】本発明は前記した従来の課題を解決するも
のであり、２つの以上の半導体素子を配線基板上に３次
元で搭載して１パッケージを構成した積層型半導体装置
において、パッケージを構成する封止樹脂内部でのスト
レスによる金属細線の断線を防止し、信頼性を高めた積
層型半導体装置およびその製造方法を提供することを目
的とする。
【００１８】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の積層型半導体装置は、配線電極を有し
た配線基板と、前記配線基板上に第１の半導体素子と第
２の半導体素子との２つ以上の半導体素子が積層搭載さ
れ、少なくとも前記第１の半導体素子と前記第２の半導
体素子のうちの１つの半導体素子と前記配線基板の配線
電極とを電気的に接続した金属細線と、前記配線基板の
前記積層された２つ以上の半導体素子の外囲を含む上面
領域を封止した封止樹脂とよりなる積層型半導体装置で
あって、前記金属細線は半導体素子側に湾曲した凹部を
有している積層型半導体装置である。
【００１９】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に樹脂を介して
その表面側が前記配線基板と対向してフリップチップ接
続された第１の半導体素子と、前記第１の半導体素子の
裏面上に接着剤を介してその裏面側で搭載され、前記配
線基板の配線電極と金属細線で電気的に接続された第２
の半導体素子との少なくとも２つの半導体素子を有し、
前記配線基板上の前記第１の半導体素子、前記第２の半
導体素子および前記金属細線の外囲を含む配線基板上面
が封止樹脂で封止された積層型半導体装置であって、前
記第２の半導体素子と前記配線基板の配線電極とを接続
した金属細線は、前記第２の半導体素子側に湾曲した凹
部を有している積層型半導体装置である。
【００２０】また本発明の積層型半導体装置は、配線電
極を有した配線基板と、前記配線基板上に接着剤を介し
てその裏面側が前記配線基板上に搭載され、前記配線基
板の配線電極と第１の金属細線で電気的に接続された第
１の半導体素子と、前記第１の半導体素子の表面上に接
着剤を介してその裏面側で搭載され、前記配線基板の配
線電極と第２の金属細線で電気的に接続された第２の半
導体素子との少なくとも２つの半導体素子を有し、前記
配線基板上の前記第１の半導体素子、前記第２の半導体
素子および前記第１の金属細線，第２の金属細線の外囲
を含む配線基板上面が封止樹脂で封止された積層型半導
体装置であって、前記第１の金属細線は前記第１の半導
体素子側に湾曲した凹部を有している積層型半導体装置
である。
【００２１】そして具体的には、第２の金属細線は第２
の半導体素子側に湾曲した凹部を有している積層型半導
体装置である。
【００２２】また、凹部は金属細線の中間部分に位置し
ている積層型半導体装置である。
【００２３】また、配線基板は、上面に配線電極と、下
面に前記上面の配線電極と接続した端子電極とを有した
配線基板である積層型半導体装置である。
【００２４】また、第１の半導体素子または第２の半導
体素子の面積と配線基板の面積とは、前記配線基板の面
積が大きい条件で略同等の大きさで構成されてチップサ
イズパッケージを構成している積層型半導体装置であ
る。
【００２５】前記構成の通り、半導体素子と配線基板と
を電気的かつ物理的に接続している金属細線は内側、す
なわちそれが接続されている半導体素子側に湾曲した凹
部を有しているため、封止樹脂内部でのストレスによる
金属細線の断線を防止できるものである。
【００２６】本発明の積層型半導体装置の製造方法は、
上面に配線電極と、下面に前記上面の配線電極と接続し
た端子電極とを有した配線基板に対して、樹脂を介して
その表面の電極パッドに突起電極が形成された第１の半
導体素子をフリップチップ接続し、前記突起電極と前記
配線基板の配線電極とを接続する第１の工程と、前記第
１の半導体素子の裏面に対して、接着剤を介して第２の
半導体素子をその裏面側で接着搭載する第２の工程と、
前記配線基板の配線電極と前記第２の半導体素子とを金
属細線で電気的に接続するともに、前記金属細線に前記
第２の半導体素子側に湾曲した凹部を形成する第３の工
程と、前記配線基板の上面領域を封止樹脂で封止する第
４の工程とよりなる積層型半導体装置の製造方法であ
る。
【００２７】そして具体的には、第１の工程、第２の工
程、第３の工程、第４の工程は、その上面に複数の半導
体素子が個々に搭載されるもので、また上面に個々の半
導体素子に対応した配線電極が設けられ、下面には上面
の配線電極と基板内部で接続した端子電極が設けられ、
個々の半導体素子単位ごとに分割され得る構造の１枚の
大型の配線基板に対して各々行い、最終工程として、個
々の積層型半導体装置に切断分離する工程を有する積層
型半導体装置の製造方法である。
【００２８】また、配線基板の配線電極と第２の半導体
素子とを金属細線で電気的に接続するともに、前記金属
細線に前記第２の半導体素子側に湾曲した凹部を形成す
る第３の工程では、前記金属細線の中間部分に凹部を形
成する積層型半導体装置の製造方法である。
【００２９】前記構成の通り、配線基板の配線電極と第
２の半導体素子とを金属細線で電気的に接続するととも
に、金属細線の中間部分に第２の半導体素子側に湾曲し
た凹部を形成しているため、封止樹脂で外囲を封止した
後、封止樹脂内部でのストレスによる金属細線の断線を
防止できるものである。
【００３０】さらに金属細線の中間部分に第２の半導体
素子側に湾曲した凹部を形成しているため、樹脂封止の
際の流動樹脂による圧力に対しても緩衝構造となり、金
属細線の断線を防止して封止できるものである。特に一
括成形時の大量の封止樹脂の圧力に対しては絶大な断線
防止の効果を奏することができるものである。
【００３１】
【発明の実施の形態】以下、本発明の積層型半導体装置
およびその製造方法の一実施形態について説明する。
【００３２】まず本実施形態の積層型半導体装置につい
て図面を参照しながら説明する。図１は本実施形態の積
層型半導体装置を示す主要な断面図である。
【００３３】本実施形態の積層型半導体装置は、配線電
極を有した配線基板と、その配線基板上に第１の半導体
素子と第２の半導体素子との２つ以上の半導体素子が積
層搭載され、少なくとも複数の半導体素子のうちの１つ
の半導体素子と配線基板の配線電極とを電気的に接続し
た金属細線と、配線基板上の各半導体素子の外囲を含む
上面領域を封止した封止樹脂とよりなる積層型半導体装
置であって、金属細線は半導体素子側に湾曲した凹部を
有しているものである。そのため、封止樹脂内部でのス
トレスによる金属細線の断線を防止できるものである。
また特に二次実装後の加熱環境下での信頼性を高めた積
層型半導体装置である。
【００３４】具体的には図１に示すように、本実施形態
の積層型半導体装置は、上面（表面）に配線電極１０
ａ，１０ｂを有し、下面（裏面）に各配線電極１０ａ，
１０ｂと基板内部で電気的に接続した端子電極１０ｃを
有した配線基板１０と、配線基板１０上に異方性導電性
（ＡＣＦ）の樹脂１１を介してその表面側の電極パッド
１２ａ上の突起電極１２ｂが、配線基板１０と対向して
フリップチップ接続されたマイコン素子などの第１の半
導体素子１２と、第１の半導体素子１２の裏面上に接着
剤１３を介してその裏面側で第１の半導体素子１２の裏
面と接着して積層搭載され、配線基板１０の配線電極１
０ｂと金属細線１４でその電極パッド１５ａが電気的に
接続されたメモリー素子などの第２の半導体素子１５と
の少なくとも２つの半導体素子を有し、配線基板１０上
の第１の半導体素子１２、第２の半導体素子１５および
金属細線１４の外囲を含む配線基板１０の上面領域が封
止樹脂１６で封止された積層型半導体装置であって、第
２の半導体素子１５と配線基板１０の配線電極１０ｂと
を接続した金属細線１４は、内側である第２の半導体素
子１５側に湾曲した凹部１４ａを有しているものであ
る。そして凹部１４ａは、金属細線１４が第２の半導体
素子１５の電極パッド１５ａと接続した部分と、配線基
板１０の配線電極１０ｂと接続した部分の中間部分に設
けられているものであり、各接続部分（ボンド部）には
直接的に外力が印加されない構造となっている。また金
属細線１４の中間部分としては、金属細線１４の膨らみ
が大きく、外力が印加されやすい部分であり、本実施形
態では金属細線１４の接続された間の中央部分に凹部１
４ａを形成している。
【００３５】さらに本実施形態の積層型半導体装置は、
第１の半導体素子１２または第２の半導体素子１５の面
積と配線基板１０の面積とは、配線基板１０の面積が大
きい条件で略同等の大きさで構成されてＣＳＰ（チップ
サイズパッケージ）を構成しているものである。
【００３６】以上、本実施形態の積層型半導体装置は、
少なくとも２つ以上の半導体素子を配線基板上に搭載し
て１パッケージＣＳＰを構成したものであり、特に配線
基板１０と第２の半導体素子１５とを電気的に接続した
金属細線１４は内側に湾曲した凹部１４ａを有している
ので、パッケージを構成する封止樹脂１６の内部での熱
膨張ストレスによる金属細線自体の断線を防止し、信頼
性を高めた積層型半導体装置である。特に本実施形態の
積層型半導体装置を実装基板へ二次実装した後の加熱環
境下での動作時にその信頼性が極めて高いものである。
【００３７】次に本実施形態の積層型半導体装置の製造
方法について図面を参照しながら説明する。図２，図３
は本実施形態の積層型半導体装置の製造方法を示す工程
ごとの主要な断面図である。
【００３８】まず図２（ａ）に示すように、第１の半導
体素子１２の表面の複数の電極パッド１２ａ上に突起電
極（バンプ）１２ｂを各々形成する。この突起電極の形
成はメッキバンプ、ワイヤーボンド法によるスタッドバ
ンプなどの工法で形成される。
【００３９】次に図２（ｂ）に示すように、配線基板１
０の上面に対してシート状の異方性導電性（ＡＣＦ）の
樹脂１１を供給するとともに、マイコン（ロジック）素
子などの第１の半導体素子１２をその突起電極１２ｂの
面を配線基板１０の上面に対向させる。ここで配線基板
１０への樹脂１１の供給は配線基板１０の配線電極１０
ａを覆うように供給するものであり、シート状以外に液
状の樹脂をポッティングにより供給してもよい。またこ
の樹脂１１の配線基板１０と第１の半導体素子１２との
間隙への充填は、前述のようにシート状の樹脂１１を予
め配線基板１０上に供給する以外、第１の半導体素子１
２と配線基板１０の配線電極１０ａとを接続した後、注
入によって充填形成してもよい。この後注入による充填
では、絶縁性の樹脂でよい。
【００４０】次に図２（ｃ）に示すように、第１の半導
体素子１２を配線基板１０の上面に加圧して、第１の半
導体素子１２の突起電極１２ｂと配線基板１０の配線電
極１０ａとを接続する。なお、素子接続、固定後におい
て、第１の半導体素子１２の厚みを薄厚にするため、グ
ラインダーによる研削、さらにポリッシングを行い、素
子厚を薄くする工程を付加してもよい。
【００４１】次に図２（ｄ）に示すように、第１の半導
体素子１２の裏面に対して、接着剤１３を介して、その
表面に電極パッド１５ａを有した第２の半導体素子１５
を裏面側で搭載する。
【００４２】次に図３（ａ）に示すように、搭載した第
２の半導体素子１５の電極パッド１５ａと配線基板１０
の配線電極１０ｂとを金属細線１４で電気的に接続す
る。金属細線としては、金線、アルミニウム線、銅線を
用いてワイヤーボンドする。この工程では、金属細線１
４の接続時に、第２の半導体素子１５の電極パッド１５
ａと接続した部分と、配線基板１０の配線電極１０ｂと
接続した部分の中間部分に対して、第２の半導体素子１
５側に湾曲するように凹部１４ａを形成する。そして凹
部１４ａの形成としては、ワイヤーボンダーのボンディ
ングツールを第２の半導体素子１５にボンディングし、
１ｓｔボンド（素子側）から２ｎｄボンド（基板側）へ
移動させる際、第２の半導体素子１５側に一旦移動させ
た後、配線基板１０の配線電極１０ｂにボンディングす
ることにより形成できる。凹部１４ａのくぼみ量として
は、半導体素子に接触しない程度の量であって、また金
属細線１４自体がダレることのない程度に抑える。
【００４３】そして図３（ｂ）に示すように、配線基板
１０の上面領域の第１の半導体素子１２、第２の半導体
素子１５、金属細線１４の外囲を含む領域を絶縁性のエ
ポキシ樹脂などの封止樹脂１６で封止する。この樹脂封
止においては、金型を用いたトランスファーモールド法
やポッティング工法により封止できるものである。
【００４４】そして金属細線１４には凹部１４ａを形成
しているので、封止樹脂１６の封止圧が金属細線１４に
印加されても断線なく封止できるものである。
【００４５】以上、本実施形態の積層型半導体装置の製
造方法では、金属細線の中間部分に第２の半導体素子側
に湾曲した凹部を形成しているため、封止樹脂内部での
ストレスによる金属細線の断線を防止できるほか、金属
細線の中間部分に第２の半導体素子側に湾曲した凹部を
形成しているため、樹脂封止の際の流動樹脂による圧力
に対しても緩衝構造となり、金属細線の断線を防止して
封止できるものである。
【００４６】なお、本実施形態の積層型半導体装置の製
造方法では、基板上への各半導体素子の搭載、金属細線
接続、封止の各工程は、その上面に複数の半導体素子が
個々に搭載されるもので、また上面に個々の半導体素子
に対応した配線電極が設けられ、下面には上面の配線電
極と基板内部で接続した端子電極が設けられ、個々の半
導体素子単位ごとに分割され得る構造の１枚の大型の配
線基板に対して各々行なうものである（一括成形工
法）。そして配線基板の上面に対して封止樹脂で封止し
た後、最終工程として、ダイシングブレードにより個々
の積層型半導体装置に切断分離する工程を有するもので
ある。したがって、図１に示したような実施形態の積層
型半導体装置の外形形状として、封止樹脂１５の側面が
配線基板１０の側面と同一面に位置しているものであ
り、これは一括切断によって分割された形状である。
【００４７】また一括成形において、各半導体素子を接
続する金属細線に凹部を形成しているので、一括成形時
の大量の封止樹脂の圧力に対しては絶大な断線防止の効
果を奏することができるものである。
【００４８】次に別の実施形態の積層型半導体装置につ
いて説明する。
【００４９】図４は別の実施形態の積層型半導体装置を
示す主要な断面図である。
【００５０】図４に示すように、本実施形態の積層型半
導体装置は、図１に示した形態と異なり、第１の半導体
素子１２の配線基板１０との電気的な接続を金属細線１
７で行っているものである。そして金属細線１７には金
属細線１４に配した凹部１４ａと同様に、その中間部分
に凹部１７ａを配したものである。
【００５１】この構造により、第１の半導体素子１２，
第２の半導体素子１５と配線基板１０とを電気的かつ物
理的に接続している金属細線１４，１７は内側、すなわ
ちそれらが接続されている各半導体素子側に湾曲した凹
部１４ａ，１７ａを有しているため、封止樹脂１６内部
でのストレスによる金属細線の断線を防止できるもので
ある。特に図４に示したような形態では、金属細線の数
が多数になるため、ストレスによる影響を受けやすい
が、金属細線が凹部を有しているので、効果的に断線を
防止できるものである。
【００５２】以上、本実施形態では、配線基板上に第１
の半導体素子と第２の半導体素子との２つ以上の半導体
素子が積層搭載され、配線基板上に積層された２つ以上
の半導体素子の外囲を含む上面領域を封止した封止樹脂
とよりなる積層型半導体装置であって、少なくとも１つ
の半導体素子が金属細線で配線基板と接続され、その金
属細線の中間部分に凹部を設けているので、封止樹脂内
部でのストレスによる金属細線の断線を防止できるもの
である。特に二次実装後の加熱環境下での信頼性を高め
た積層型半導体装置である。
【００５３】
【発明の効果】本発明の積層型半導体装置は、配線基板
上に第１の半導体素子と第２の半導体素子との２つ以上
の半導体素子が積層搭載され、配線基板上に積層された
２つ以上の半導体素子の外囲を含む上面領域を封止した
封止樹脂とよりなる積層型半導体装置において、電気的
に接続した金属細線が凹部を有しているので、封止樹脂
内部でのストレスによる金属細線の断線を防止し、信頼
性を高めた積層型半導体装置を実現できるものである。
【００５４】また本発明の積層型半導体装置の製造方法
は、半導体素子と配線基板とを電気的に接続する際、金
属細線の中間部分に半導体素子側に湾曲した凹部を形成
しているため、樹脂封止の際の流動樹脂による圧力に対
しても緩衝構造となり、金属細線の断線を防止して封止
できるものである。特に一括成形時の大量の封止樹脂の
圧力に対しては絶大な断線防止の効果を奏することがで
きるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の積層型半導体装置を示す
断面図
【図２】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図３】本発明の一実施形態の積層型半導体装置の製造
方法を示す断面図
【図４】本発明の他の一実施形態の積層型半導体装置を
示す断面図
【図５】従来の積層型半導体装置を示す断面図
【図６】従来の積層型半導体装置の製造方法を示す断面
図
【図７】従来の積層型半導体装置の製造方法を示す断面
図
【符号の説明】
１ａ，１ｂ 配線電極 ２ 端子電極 ３ 配線基板 ４ 樹脂 ５ 第１の半導体素子 ５ａ 電極パッド ５ｂ 突起電極 ６ 接着剤 ７ 第２の半導体素子 ７ａ 電極パッド ８ 金属細線 ９ 封止樹脂 １０ 配線基板 １０ａ，１０ｂ 配線電極 １１ 樹脂 １２ 第１の半導体素子 １２ａ 電極パッド １２ｂ 突起電極 １３ 接着剤 １４ 金属細線 １４ａ 凹部 １５ 第２の半導体素子 １５ａ 電極パッド １６ 封止樹脂 １７ 金属細線 １７ａ 凹部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F044 AA02 CC05 FF08 JJ03

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 配線電極を有した配線基板と、 前記配線基板上に第１の半導体素子と第２の半導体素子
    との２つ以上の半導体素子が積層搭載され、 少なくとも前記第１の半導体素子と前記第２の半導体素
    子のうちの１つの半導体素子と前記配線基板の配線電極
    とを電気的に接続した金属細線と、 前記配線基板の前記積層された２つ以上の半導体素子の
    外囲を含む上面領域を封止した封止樹脂とよりなる積層
    型半導体装置であって、 前記金属細線は半導体素子側に湾曲した凹部を有してい
    ることを特徴とする積層型半導体装置。
  2. 【請求項２】 配線電極を有した配線基板と、 前記配線基板上に樹脂を介してその表面側が前記配線基
    板と対向してフリップチップ接続された第１の半導体素
    子と、 前記第１の半導体素子の裏面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と金属細線で
    電気的に接続された第２の半導体素子との少なくとも２
    つの半導体素子を有し、 前記配線基板上の前記第１の半導体素子、前記第２の半
    導体素子および前記金属細線の外囲を含む配線基板上面
    が封止樹脂で封止された積層型半導体装置であって、 前記第２の半導体素子と前記配線基板の配線電極とを接
    続した金属細線は、前記第２の半導体素子側に湾曲した
    凹部を有していることを特徴とする積層型半導体装置。
  3. 【請求項３】 配線電極を有した配線基板と、 前記配線基板上に接着剤を介してその裏面側が前記配線
    基板上に搭載され、前記配線基板の配線電極と第１の金
    属細線で電気的に接続された第１の半導体素子と、 前記第１の半導体素子の表面上に接着剤を介してその裏
    面側で搭載され、前記配線基板の配線電極と第２の金属
    細線で電気的に接続された第２の半導体素子との少なく
    とも２つの半導体素子を有し、 前記配線基板上の前記第１の半導体素子、前記第２の半
    導体素子および前記第１の金属細線，第２の金属細線の
    外囲を含む配線基板上面が封止樹脂で封止された積層型
    半導体装置であって、 前記第１の金属細線は前記第１の半導体素子側に湾曲し
    た凹部を有していることを特徴とする積層型半導体装
    置。
  4. 【請求項４】 第２の金属細線は第２の半導体素子側に
    湾曲した凹部を有していることを特徴とする請求項３に
    記載の積層型半導体装置。
  5. 【請求項５】 凹部は金属細線の中間部分に位置してい
    ることを特徴とする請求項１〜請求項３のいずれかに記
    載の積層型半導体装置。
  6. 【請求項６】 配線基板は、上面に配線電極と、下面に
    前記上面の配線電極と接続した端子電極とを有した配線
    基板であることを特徴とする請求項１〜請求項３のいず
    れかに記載の積層型半導体装置。
  7. 【請求項７】 第１の半導体素子または第２の半導体素
    子の面積と配線基板の面積とは、前記配線基板の面積が
    大きい条件で略同等の大きさで構成されてチップサイズ
    パッケージを構成していることを特徴とする請求項１〜
    請求項３のいずれかに記載の積層型半導体装置。
  8. 【請求項８】 上面に配線電極と、下面に前記上面の配
    線電極と接続した端子電極とを有した配線基板に対し
    て、樹脂を介してその表面の電極パッドに突起電極が形
    成された第１の半導体素子をフリップチップ接続し、前
    記突起電極と前記配線基板の配線電極とを接続する第１
    の工程と、 前記第１の半導体素子の裏面に対して、接着剤を介して
    第２の半導体素子をその裏面側で接着搭載する第２の工
    程と、 前記配線基板の配線電極と前記第２の半導体素子とを金
    属細線で電気的に接続するともに、前記金属細線に前記
    第２の半導体素子側に湾曲した凹部を形成する第３の工
    程と、 前記配線基板の上面領域を封止樹脂で封止する第４の工
    程とよりなることを特徴とする積層型半導体装置の製造
    方法。
  9. 【請求項９】 第１の工程、第２の工程、第３の工程、
    第４の工程は、その上面に複数の半導体素子が個々に搭
    載されるもので、また上面に個々の半導体素子に対応し
    た配線電極が設けられ、下面には上面の配線電極と基板
    内部で接続した端子電極が設けられ、個々の半導体素子
    単位ごとに分割され得る構造の１枚の大型の配線基板に
    対して各々行い、最終工程として、個々の積層型半導体
    装置に切断分離する工程を有することを特徴とする請求
    項８に記載の積層型半導体装置の製造方法。
  10. 【請求項１０】 配線基板の配線電極と第２の半導体素
    子とを金属細線で電気的に接続するとともに、前記金属
    細線に前記第２の半導体素子側に湾曲した凹部を形成す
    る第３の工程では、前記金属細線の中間部分に凹部を形
    成することを特徴とする請求項８に記載の積層型半導体
    装置の製造方法。
JP2001095763A 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法 Pending JP2002299549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001095763A JP2002299549A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001095763A JP2002299549A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002299549A true JP2002299549A (ja) 2002-10-11

Family

ID=18949774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001095763A Pending JP2002299549A (ja) 2001-03-29 2001-03-29 積層型半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002299549A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884662B1 (ko) * 2004-07-15 2009-02-18 다이니폰 인사츠 가부시키가이샤 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
US7943427B2 (en) 2004-07-15 2011-05-17 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN108682303A (zh) * 2018-05-14 2018-10-19 云谷（固安）科技有限公司 柔性显示基板、柔性显示屏和电子终端设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884662B1 (ko) * 2004-07-15 2009-02-18 다이니폰 인사츠 가부시키가이샤 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법
US7943427B2 (en) 2004-07-15 2011-05-17 Dai Nippon Printing Co., Ltd. Semiconductor device, substrate for producing semiconductor device and method of producing them
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN108682303A (zh) * 2018-05-14 2018-10-19 云谷（固安）科技有限公司 柔性显示基板、柔性显示屏和电子终端设备
CN108682303B (zh) * 2018-05-14 2020-05-19 云谷（固安）科技有限公司 柔性显示基板、柔性显示屏和电子终端设备

Similar Documents

Publication Publication Date Title
JP2002289769A (ja) 積層型半導体装置およびその製造方法
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US7863731B2 (en) Heat-dissipating structure and heat-dissipating semiconductor package having the same
US6960494B2 (en) Semiconductor package and method of manufacturing the same
JP2002222889A (ja) 半導体装置及びその製造方法
JP2009099697A (ja) 半導体装置及びその製造方法
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
JP4034468B2 (ja) 半導体装置の製造方法
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
KR100883807B1 (ko) 반도체 소자 패키지 및 그 제조 방법
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JP2002184936A (ja) 半導体装置およびその製造方法
JPH10154726A (ja) 半導体装置及びその製造方法
JP2002299547A (ja) 積層型半導体装置およびその製造方法
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP2002289766A (ja) 積層型半導体装置およびその製造方法
JP2002299548A (ja) 積層型半導体装置およびその製造方法
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JPH08181165A (ja) 半導体集積回路
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2001210781A (ja) 半導体装置及びその製造方法
TW432561B (en) Multi-chip module packaging structure
JP2008021712A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223