JP3421548B2 - 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 - Google Patents
半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造Info
- Publication number
- JP3421548B2 JP3421548B2 JP24549697A JP24549697A JP3421548B2 JP 3421548 B2 JP3421548 B2 JP 3421548B2 JP 24549697 A JP24549697 A JP 24549697A JP 24549697 A JP24549697 A JP 24549697A JP 3421548 B2 JP3421548 B2 JP 3421548B2
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- semiconductor bare
- electrode
- stud bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 description 23
- 230000001070 adhesive effect Effects 0.000 description 23
- 229920001187 thermosetting polymer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 230000001936 parietal effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000945 filler Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1183—Reworking, e.g. shaping
- H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
半導体ベアチップの製造方法、及び半導体ベアチップの
実装構造に関する。携帯型情報機器の小型化に伴い、半
導体装置の基板への実装は高密度化が求められている。
そこで、パケージングされていない状態の裸のチップで
ある半導体ベアチップをそのまま実装する技術であっ
て、且つ、この半導体ベアチップをこの周囲に余分の面
積を必要とせず実装エリアが狭くて足りるフリップチッ
プ方式で実装する技術が開発されつつある。
合と圧着接合に分けられる。地球環境問題を考慮する
と、鉛を含む半田を使用する半田接合よりは、半田を全
く使用しない圧着接合方式が望ましい。フリップチップ
方式は、接続する個所を認識出来ないため、半導体ベア
チップの下面のバンプのプリント基板上の電極に対する
位置がずれることが起こり易いという性質を有する。そ
こで、半導体ベアチップが所定の位置から少しずれた場
合であってもバンプと電極との接続が確実に行われるこ
と、即ち、歩留りよく実装されることが求められる。
部を拡大して示し、図7(A),(B)は従来の半導体
ベアチップ10がプリント基板20上に実装されている
状態を示す。図6に示すように、半導体ベアチップ10
は、ウェハから切り出された半導体ベアチップ本体11
の下面11aの各電極12上にAu製のスタッドバンプ
13が形成されており、且つ、スタッドバンプ13の頂
部を覆うように導電性接着剤14が付着されている構成
である。
頭頂部13bとよりなる。台座部13aは球体を潰した
形状を有する。頭頂部13bは、略円柱形状を有し、台
座部13aの直径d1より小さい直径d2を有し、台座
部13aの下面の中央より下方に、寸法a突き出てい
る。頭頂部13bは、所定量の上記の導電性接着剤14
が付着するようにするため、及び、プリント基板20上
の電極21と圧着し易くするために形成してある。
0上には、電極21が形成してある。電極21は厚さb
を有する。電極21は矩形であり、一辺の長さcは約4
0μmである。スタッドバンプ13と電極21とは同じ
配置である。半導体ベアチップ10は、図7(A)に示
すように、圧着接合のフリップチップ方式で実装されて
いる。即ち、半導体ベアチップ10は、スタッドバンプ
13の頭頂部13bが電極21に圧着し且つ頭頂部13
bが導電性接着剤14によって電極21と接着されて、
且つ、半導体ベアチップ本体11を熱硬化性接着剤31
によってプリント基板20に接着されて実装されてい
る。熱硬化性接着剤31は、半導体ベアチップ本体11
とプリント基板20との間の隙間30内に存在しており
熱硬化されているため、半導体ベアチップ本体11の下
面11a全面がプリント基板20に接着してあり、且
つ、熱硬化性接着剤31が熱硬化して収縮することによ
って半導体ベアチップ本体11の下面11a全面が力F
1でプリント基板20側に引き寄せられている。この力
F1でもって、スタッドバンプ13の頭頂部13bが電
極21に圧着している。
の導電性接着剤14が付着するようにするため、高さ寸
法aは約30μmとしてある。プリント基板20上の電
極21の厚さbは、パターニングの高精度化に伴って薄
くなっており、約20μmである。頭頂部13bの寸法
aと電極21の厚さbとは、a>bの関係にある。
チップ10をフリップチップ方式で実装するときに半導
体ベアチップ10が所定の位置からずれて頭頂部13b
が電極21からはみだした場合には、図7(B)に示す
ようになる。即ち、頭頂部13bがプリント基板20の
上面に当接し、台座部13aの肩部は電極21より離れ
た状態となり、スタッドバンプ13と電極21との電気
的接続がなされない状態となってしまう。
ップチップ方式で実装するときに半導体ベアチップ10
(ここでは、スタッドバンプ13に関して考える)が所
定の位置PからX1,X2方向上のうち一方向にずれる
ことが許容される許容寸法eは、頭頂部13bが電極2
1の縁にかかる寸法であり、大略(c/2)+(d2/
2)であり、僅かに約30μmと小さい。このため、半
導体ベアチップ10をフリップチップ方式で実装すると
きに要求される位置出しの精度が高くなり、正常に実装
することがそれだけ難しくなり、実装不良が起きやすく
なり、実装の歩留りが低くなってしまうという問題があ
った。
導体ベアチップ、半導体ベアチップの製造方法、及び半
導体ベアチップの実装構造を提供することを目的とす
る。
に、請求項1の発明は、半導体ベアチップ本体の面に複
数のスタッドバンプが並んでおり、各スタッドバンプが
台座部と該台座部よりより突き出た頭頂部とよりなる構
成の半導体ベアチップにおいて、レベリング処理するこ
とによって、前記頭頂部の高さ寸法が該半導体ベアチッ
プが実装される基板上の電極の厚さ寸法より小さくされ
たスタッドバンプを有する構成としたものである。
の面に複数のスタッドバンプが並んでおり、各スタッド
バンプが台座部と該台座部より突き出た頭頂部とよりな
る構成の半導体ベアチップの製造方法において、該半導
体ベアチップ本体の面にワイヤボンデンデング技術によ
ってスタッドバンプが形成された半導体ベアチップをレ
ベリング処理における平らな面に押しつける量を適宜定
めることによって、頭頂部の厚さ寸法が該半導体ベアチ
ップが実装される基板上の電極の厚さ寸法より小さくな
るようにしたものである。
の面に複数のスタッドバンプが並んでおり、各スタッド
バンプが台座部と該台座部より突き出た頭頂部とよりな
り、レベリング処理を行なうことによって、頭頂部の高
さ寸法が、該半導体ベアチップが実装される基板上の電
極の厚さ寸法より小さいスタッドバンプを有する半導体
ベアチップが、該スタッドバンプを基板上の電極と接続
されて該基板上に実装してある構成としたものである。
導体ベアチップ40の一部を拡大して示し、図2
(A),(B)は図1の半導体ベアチップ40がプリン
ト基板50上に実装されている状態を示す。図1に示す
ように、半導体ベアチップ40は、ウェハから切り出さ
れた半導体ベアチップ本体41の下面41aのAl製の
各電極42上にスタッドバンプ43が形成されており、
且つ、スタッドバンプ43の頂部を覆うように導電性接
着剤44が付着されている構成である。スタッドバンプ
43はAu製である。導電性接着剤44は、エポキシ樹
脂にAgフィラーが含有されているものである。Agフ
ィラーは平均粒径が0.6μmであり、従来の約1/1
0と小さい。後述するように頭頂部43bの高さが小さ
くても所望量の導電性接着剤44が付着するようにする
ためである。スタッドバンプ43及び導電性接着剤44
は鉛を有しない。
頭頂部43bとよりなる。台座部43aは球体を潰した
形状を有し、直径d11が約60μmで、高さfが20
〜25μmである。頭頂部43bは、略円柱形状を有
し、台座部43aの直径d11より小さい直径d12を
有し、台座部43aの下面の中央より下方に、寸法a1
突き出ている。直径d12は20〜30μmである。寸
法a1は約10μmであり、従来の寸法aの約1/2〜
1/3と小さい。
0上には、電極51が形成してある。電極51は厚さb
を有する。電極51は矩形であり、一辺の長さc1は約
40μmである。スタッドバンプ43と電極51とは同
じ配置である。電極51の厚さb1は、約20μmであ
る。頭頂部43bの寸法a1と電極51の厚さb1と
は、a1<b1の関係にある。これによって、後述する
ように台座部43aでの電極51との電気的接続が可能
となっている。
すように、圧着接合のフリップチップ方式で実装されて
いる。即ち、半導体ベアチップ40は、スタッドバンプ
43の頭頂部43bが電極41に圧着し且つ頭頂部43
bが導電性接着剤44によって電極51と接着されて、
且つ、半導体ベアチップ本体31をエポキシの熱硬化性
接着剤61によってプリント基板40に接着されて実装
されている。熱硬化性接着剤61は、半導体ベアチップ
本体41とプリント基板50との間の隙間60内に存在
しており熱硬化されているため、半導体ベアチップ本体
41の下面41a全面がプリント基板50に接着してあ
り、且つ、熱硬化性接着剤61が熱硬化して収縮するこ
とによって半導体ベアチップ本体41の下面41a全面
が力F2でプリント基板50側に引き寄せられている。
この力F2でもって、スタッドバンプ43の頭頂部43
bが電極51に圧着している。よって、各スタッドバン
プ43が電極51と電気的に接続されている。
リップチップ方式で実装するときに半導体ベアチップ4
0が所定の位置からずれ、このずれ量が大きく、頭頂部
43bが電極51からはみだした場合を示す。頭頂部4
3bの寸法a1と電極51の厚さb1とがa1<b1の
関係にあるため、頭頂部43bがプリント基板50の上
面に当接せず、台座部43aの肩部43a1が電極51
の縁の部分51aに圧着した状態となり、各スタッドバ
ンプ43は電極51と電気的に接続されている。
チップ方式で実装するときに半導体ベアチップ40(こ
こでは、スタッドバンプ43に関して考える)が所定の
位置PからX1,X2方向上一方向にずれることが許容
される許容寸法e1は、頭頂部43bが電極51の縁を
越えて、台座部43aの肩部43a1が電極51の縁に
かからなくなるまでの寸法、大略(c1/2)+(d1
1/2)であり、約50μmと、従来の許容寸法eに比
べて約20μmも大きい。
プチップ方式で実装するときに要求される精度が従来よ
り緩くなり、実装がし易くなり、実装不良が起きにくく
なり、実装の歩留りが向上する。次に、半導体ベアチッ
プ40を製造する方法(特にスタッドバンプ43を形成
する方法)及び半導体ベアチップ40をプリント基板5
0上に実装する方法について、図3及び図4を参照して
説明する。
ように、ワイヤボンディングと同じく、ボンダのキャピ
ラリ70の先端より所定長さのAuワイヤ71を突き出
し、キャピラリ70を半導体ベアチップ本体41の電極
42に当接させ、加圧する共に超音波を加えて加熱させ
てAuワイヤを電極42にボンディングさせ、ワイヤク
ランパ(図示せず)によってキャピラリ70の後端から
出ているAuワイヤをクランプし、キャピラリ70を引
上げ、Auワイヤを引っ張ってボンディングされている
個所で切断して、図5(A)に拡大して示すスタッドバ
ンプ43Aを形成する。スタッドバンプ43Aは、台座
部43aと、この中心から上方に突き出ており先端が尖
っている突部43dとよりなる。
ように、半導体ベアチップ本体41をガラス平板72に
押し付けて先端が尖っている突部43dを潰すれレベリ
ングを行い、図5(B)に拡大して示す頭頂部43bを
形成し、スタッドバンプ43を形成する。半導体ベアチ
ップ本体41をガラス平板72に押し付ける量によっ
て、頭頂部43bの高さが決まる。ここでは、半導体ベ
アチップ本体41をガラス平板72に押しつける量を、
従来より多くしてあり、高さ寸法が約10μmである頭
頂部43bを形成する。
ように、半導体ベアチップ本体41を、導電性接着剤4
4が約10μmの厚さで塗布されているガラス平板73
上に押しつけて離すことによって、導電性接着剤44を
スタッドバンプ43の頭頂部43bに転写させる。続い
て導電性接着剤44をプリキュアして粘度を上げる。実
装のときに導電性接着剤44が逃げないようにするため
である。
成する。次に、工程S4を行う。図4(D)に示すよう
に、プリント基板50の各半導体ベアチップ実装予定領
域に、熱硬化性接着剤61を塗布する。次に、工程S5
を行う。図4(E)に示すように、ヒータを内蔵したヘ
ッド75を使用して半導体ベアチップ40をプリント基
板50上の半導体ベアチップ実装予定領域に搭載し、加
圧し、加熱し、熱硬化性接着剤61を硬化させる。これ
によって、半導体ベアチップ40が、図2(A)又は図
2(B)に示すように、プリント基板50上に実装され
る。
よれば、レベリング処理することによって、スタッドバ
ンプの頭頂部の高さ寸法が、半導体ベアチップが実装さ
れる基板上の電極の厚さ寸法より小さく定めてあるた
め、半導体ベアチップが各スタッドバンプを基板上の対
応する電極と接続されて実装される場合に、半導体ベア
チップが所定の位置よりずれて頭頂部が電極からはみ出
た場合であっても、台座部の肩部が電極に当たって接続
され、台座部での接続が可能となり、よって、半導体ベ
アチップに許容される所定の位置からのずれ量を従来に
比べて大きくすることが出来る。これによって、半導体
ベアチップの実装の歩留りを向上させることが出来る。
プ本体の面にワイヤボンデンデング技術によってスタッ
ドバンプが形成された半導体ベアチップをレベリング処
理における平らな面に押しつける量を適宜定めることに
よって、頭頂部の高さ寸法が該半導体ベアチップが実装
される基板上の電極の厚さ寸法より小さくなるようにし
たため、各スタッドバンプ上記頭頂部の高さ寸法を、一
括して精度良く定めることが出来る。
プ本体の面に複数のスタッドバンプが並んでおり、各ス
タッドバンプが台座部と該台座部より突き出た頭頂部と
よりなり、レベリング処理を行なうことによって、頭頂
部の高さ寸法が、半導体ベアチップが実装される基板上
の電極の厚さ寸法より小さいスタッドバンプを有する半
導体ベアチップが、スタッドバンプを基板上の電極と接
続されて該基板上に実装してある構成としたため、半導
体ベアチップが所定の位置よりずれた場合に、頭頂部が
電極内に位置している場合には頭頂部が電極と接続さ
れ、頭頂部が電極からはみ出た場合であっても、はみ出
しの量が小さい場合には台座部の肩部が電極に当たって
接続され、よって、半導体ベアチップに許容される所定
の位置からのずれ量が従来に比べて大きくなり、よっ
て、半導体ベアチップの基板上への実装の信頼性を向上
させることが出来る。
部を拡大して示す図である。
ある。
工程を示す図である。
工程を示す図である。
図である。
ある。
Claims (3)
- 【請求項1】 半導体ベアチップ本体の面に複数のスタ
ッドバンプが並んでおり、各スタッドバンプが台座部と
該台座部より突き出た頭頂部とよりなる構成の半導体ベ
アチップにおいて、レベリング処理することによって、前記 頭頂部の高さ寸
法が該半導体ベアチップが実装される基板上の電極の厚
さ寸法より小さくされたスタッドバンプを有する構成と
したことを特徴とする半導体ベアチップ。 - 【請求項2】 半導体ベアチップ本体の面に複数のスタ
ッドバンプが並んでおり、各スタッドバンプが台座部と
該台座部より突き出た頭頂部とよりなる構成の半導体ベ
アチップの製造方法において、 該半導体ベアチップ本体の面にワイヤボンデンデング技
術によってスタッドバンプが形成された半導体ベアチッ
プをレベリング処理における平らな面に押しつける量を
適宜定めることによって、頭頂部の高さ寸法が該半導体
ベアチップが実装される基板上の電極の厚さ寸法より小
さくなるようにしたことを特徴とする半導体ベアチップ
の製造方法。 - 【請求項3】 半導体ベアチップ本体の面に複数のスタ
ッドバンプが並んでおり、各スタッドバンプが台座部と
該台座部より突き出た頭頂部とよりなり、レベリング処
理を行なうことによって、頭頂部の高さ寸法が、該半導
体ベアチップが実装される基板上の電極の厚さ寸法より
小さいスタッドバンプを有する半導体ベアチップが、該
スタッドバンプを基板上の電極と接続されて該基板上に
実装してある構成としたことを特徴とする半導体ベアチ
ップの実装構造。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24549697A JP3421548B2 (ja) | 1997-09-10 | 1997-09-10 | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 |
US09/021,407 US6177730B1 (en) | 1997-09-10 | 1998-02-10 | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip |
EP98300998A EP0913864B1 (en) | 1997-09-10 | 1998-02-11 | Mounting structure of semiconductor bare chip |
DE69835651T DE69835651T2 (de) | 1997-09-10 | 1998-02-11 | Montierungstruktur eines unbedeckten Halbleiterchips |
US09/409,896 US6291269B1 (en) | 1997-09-10 | 1999-10-01 | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24549697A JP3421548B2 (ja) | 1997-09-10 | 1997-09-10 | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187425A JPH1187425A (ja) | 1999-03-30 |
JP3421548B2 true JP3421548B2 (ja) | 2003-06-30 |
Family
ID=17134541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24549697A Expired - Lifetime JP3421548B2 (ja) | 1997-09-10 | 1997-09-10 | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6177730B1 (ja) |
EP (1) | EP0913864B1 (ja) |
JP (1) | JP3421548B2 (ja) |
DE (1) | DE69835651T2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3065549B2 (ja) * | 1997-01-09 | 2000-07-17 | 富士通株式会社 | 半導体チップ部品の実装方法 |
JP2000133672A (ja) | 1998-10-28 | 2000-05-12 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2001085470A (ja) * | 1999-09-16 | 2001-03-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6853067B1 (en) | 1999-10-12 | 2005-02-08 | Microassembly Technologies, Inc. | Microelectromechanical systems using thermocompression bonding |
JP3597754B2 (ja) | 2000-04-24 | 2004-12-08 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US20020096421A1 (en) * | 2000-11-29 | 2002-07-25 | Cohn Michael B. | MEMS device with integral packaging |
JP3660275B2 (ja) * | 2001-06-14 | 2005-06-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
US6622903B1 (en) * | 2002-03-27 | 2003-09-23 | Palomar Technologies, Inc. | Production of a tailless ball bump |
US7138583B2 (en) * | 2002-05-08 | 2006-11-21 | Sandisk Corporation | Method and apparatus for maintaining a separation between contacts |
JP2006156544A (ja) * | 2004-11-26 | 2006-06-15 | Denso Corp | 基板の実装構造およびその実装方法 |
US7692521B1 (en) | 2005-05-12 | 2010-04-06 | Microassembly Technologies, Inc. | High force MEMS device |
US7713782B2 (en) * | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
US9847309B2 (en) * | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
DE102008002954A1 (de) | 2008-07-18 | 2010-01-21 | Schott Solar Gmbh | Löt-Stützstelle für Solarmodule und Dünnschichtsolarmodule |
JP5780712B2 (ja) | 2009-05-29 | 2015-09-16 | 富士機械製造株式会社 | 撮像システムおよび電子回路部品装着機 |
KR20140067723A (ko) * | 2012-11-27 | 2014-06-05 | 삼성전기주식회사 | 절연층 도통방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03188635A (ja) | 1989-12-18 | 1991-08-16 | Matsushita Electron Corp | 半導体装置のバンプレベリング方法および製造装置 |
JP2633386B2 (ja) | 1990-11-14 | 1997-07-23 | 松下電子工業株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
US5508561A (en) | 1993-11-15 | 1996-04-16 | Nec Corporation | Apparatus for forming a double-bump structure used for flip-chip mounting |
JP2687856B2 (ja) | 1993-12-17 | 1997-12-08 | 日本電気株式会社 | バンプの製造方法及び製造装置 |
JPH07142488A (ja) | 1993-11-15 | 1995-06-02 | Nec Corp | バンプ構造及びその製造方法並びにフリップチップ実装 構造 |
JP2793766B2 (ja) | 1993-12-27 | 1998-09-03 | 株式会社ピーエフユー | 導電ペースト転写方法 |
US5559054A (en) * | 1994-12-23 | 1996-09-24 | Motorola, Inc. | Method for ball bumping a semiconductor device |
JPH08213398A (ja) | 1995-02-06 | 1996-08-20 | Matsushita Electric Ind Co Ltd | 半導体素子のバンプレベリング方法とその装置 |
CN1107979C (zh) | 1995-07-14 | 2003-05-07 | 松下电器产业株式会社 | 半导体器件的电极结构、形成方法及安装体和半导体器件 |
JP3285294B2 (ja) | 1995-08-08 | 2002-05-27 | 太陽誘電株式会社 | 回路モジュールの製造方法 |
WO1997027492A1 (fr) | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
-
1997
- 1997-09-10 JP JP24549697A patent/JP3421548B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-10 US US09/021,407 patent/US6177730B1/en not_active Expired - Lifetime
- 1998-02-11 EP EP98300998A patent/EP0913864B1/en not_active Expired - Lifetime
- 1998-02-11 DE DE69835651T patent/DE69835651T2/de not_active Expired - Lifetime
-
1999
- 1999-10-01 US US09/409,896 patent/US6291269B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6177730B1 (en) | 2001-01-23 |
DE69835651T2 (de) | 2006-12-21 |
EP0913864A1 (en) | 1999-05-06 |
US6291269B1 (en) | 2001-09-18 |
DE69835651D1 (de) | 2006-10-05 |
EP0913864B1 (en) | 2006-08-23 |
JPH1187425A (ja) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3421548B2 (ja) | 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造 | |
JP4175197B2 (ja) | フリップチップ実装構造 | |
US7554205B2 (en) | Flip-chip type semiconductor device | |
US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
KR0172203B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004235310A (ja) | 半導体装置およびその製造方法 | |
WO2006071611A1 (en) | Microelectronic package having stacked semiconductor devices and a process for its fabrication | |
WO1999034436A1 (fr) | Dispositif semi-conducteur | |
JP2001068621A (ja) | 半導体装置及びその製造方法 | |
JPH10223688A (ja) | 半導体装置 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JPH0521523A (ja) | 半導体装置実装用基板 | |
JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
JP3981817B2 (ja) | 半導体装置の製造方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
JP2821777B2 (ja) | フリップチップ用ic及びその製造方法 | |
JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
JP2785441B2 (ja) | 半導体装置とその製造方法 | |
JP4006900B2 (ja) | 基板及びその接続構造並びに基板の製造方法 | |
JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
JPH08186117A (ja) | ワイヤボンディング装置用キャピラリーとバンプの形成方法 | |
JP3131246B2 (ja) | バンプを有するベアチップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |