JP3574768B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置及びその駆動方法に係り、特に低消費電力用のＴＦＴアクティブマトリクス液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
従来の液晶表示装置として、例えば、特開平１０−１３３６２９号公報には、高精彩な表示画像が得られる液晶表示装置が記載されている。また、特開平９−１１３８７６号公報には、対向電極に極性反転回路を接続し、安定動作と低電力損失を図るものが記載されている。さらに、特開平７−１０４２４６号公報には、低消費電力のアクティブマトリックス式の液晶駆動装置が記載されている。
【０００３】
ここで、従来のＴＦＴアクティブマトリクス駆動方式について、以下に説明する。
ＴＦＴアクティブマトリクス液晶ディスプレイを駆動する際には、線順次走査方式が採用されており、各走査電極には、１フレーム時間ごとに１回走査パルスが印加される。１フレーム時間としては１／６０秒程度がよく用いられ、このパルスは通常パネルの上側から下に向かって順次タイミングをずらしながら印加する。従って、画素構成として、６４０×４８０ドットの液晶表示装置では、１フレーム内に４８０本のゲート配線を走査するので、走査パルスの時間幅は約３５μｓである。
【０００４】
一方、信号電極には走査パルスが印加される１行分の画素の液晶に印加する液晶駆動電圧を走査パルスに同期して一斉に印加する。ゲートパルスを印加された選択画素では走査電極に接続されたＴＦＴのゲート電極電圧が高くなり、ＴＦＴがオン状態になる。このとき、液晶駆動電圧は、ＴＦＴのソース，ドレイン間を経由して表示電極に印加され、表示電極と、対向基板上に形成した対向電極との間に形成される液晶容量と、画素に配置した負荷容量とを合わせた、画素容量を充電する。この動作を繰り返すことにより、パネル全面の画素容量には、フレーム時間ごとに繰り返し液晶印加電圧が印加される。
【０００５】
液晶を駆動するためには交流電圧が必要であるため、フレーム時間ごとに極性を反転した電圧を信号電極に印加する。その結果、表示する画像が変化しない場合でも、パネルを駆動するための電力の多くが、走査，信号配線の交差部容量、また、配線と、対向基板上全面に形成した対向電極との間の液晶の容量をゲートの選択時間ごとに充放電を繰り返すために消費される。
【０００６】
上記課題を解決し、低消費電力の液晶表示装置を実現する技術として特開平９−２５８１６８号公報記載の技術がある。特開平９−２５８１６８号公報記載の液晶表示装置は、基板の複数の走査電極と複数の信号電極とにより囲まれた画素領域のそれぞれに、対応する走査電極と信号電極とに接続され、走査信号に応動して信号電極からの表示データを取り込み保持する表示データ保持回路と、表示データ保持回路に接続されこの回路によってスイッチングが制御されるスイッチング素子と、スイッチング素子に接続された表示電極とを有する。表示データ保持回路によって保持されたデータに対応して、表示電極の駆動電圧を変化させ、画素の表示を制御する。
【０００７】
表示データ保持回路は、ゲートが対応する走査電極に接続され、ドレインが対応する信号線に接続されるサンプリングＴＦＴと、サンプリングＴＦＴのソースに接続されるサンプリングコンデンサとを有する。また、スイッチング素子は表示データ保持回路のサンプリングＴＦＴのソースにゲートが接続され、ソースが前記表示電極に接続されるスイッチングＴＦＴを有する。表示データ保持回路を構成するサンプリングコンデンサ及び表示電極に接続されるスイッチングＴＦＴのドレインは共通電極に接続される。
【０００８】
表示データ保持回路は、走査電極を選択する走査信号に同期して信号電極から供給される表示データ信号電圧をサンプリングＴＦＴを介してサンプリングコンデンサに導入し、電圧情報として画素の表示データを保持する。画素の明暗を制御する液晶駆動電圧は表示電極と対向電極との間に狭持した液晶に印加される交流電圧により決定される。スイッチングＴＦＴがオン状態のときは、対向電極に液晶駆動電源電圧を印加すると液晶に印加されるが、オフ状態にあれば、液晶には印加されない。以上の構成にすることにより、各画素の液晶印加電圧は、画素内の表示データ信号電圧により制御される。
【０００９】
このとき、表示データ保持回路は、表示データ信号電圧であるサンプリングコンデンサの両端の電圧がスイッチングＴＦＴのリークなどにより、スイッチングＴＦＴのしきい値電圧以下に放電するまで、表示データを保持し続けることができる。この放電までの時間はスイッチングＴＦＴのリーク電流値とサンプリングコンデンサの容量とにより決定されるが、通常ＴＦＴのリーク電流値は非常に小さく、フレーム時間の代表値である１６．６ｍｓ よりも十分長い。しかも、液晶駆動電圧は対向電極より全画素に一斉に印加することができるので、表示内容が変化しない画素は一旦表示データ信号電圧を変化させ、スイッチングＴＦＴをオンまたはオフすれば、液晶駆動電圧のみを印加することで表示を維持することが可能になる。走査信号及び、表示データ信号電圧は表示内容を書き替える場合にのみ印加すれば良く、したがって、パネル内部での消費電力を低減しつつ良好な表示を得ることができる。
【００１０】
【発明が解決しようとする課題】
しかしながら前記技術では、表示内容が変化したときの画像の書き換えに時間がかかってしまうという課題がある。
【００１１】
表示内容の変化に応じて、サンプリングコンデンサの両端の電圧が変化し、これに応じてスイッチングＴＦＴの状態が変化する。この時、スイッチングＴＦＴの状態がＯＦＦからＯＮに変化した場合には、表示電極の電圧は即座に共通電極の電圧と同じになるため、液晶に電圧が印加され、所望の表示となる。ところが、スイッチングＴＦＴの状態がＯＮからＯＦＦに変化した場合には、表示電極と対向電極の間の電圧を保持したまま、表示電極はフローティングとなるため、表示電極と対向電極の間の液晶には直流電圧が印加されてしまい、所望の表示が得られない。この直流電圧は液晶のリークによって減少していくが、減少の時定数は長く、表示が完全に切り替わるまでには時間がかかってしまう。
【００１２】
また、ＴＦＴのリーク電流は非常に小さいながらも０ではなく、サンプリングコンデンサに蓄えた電圧を長期間保持することはできない。そのため、現実には表示内容が変化しなくても、リークによって減少した電圧を時々補充する必要がある。すなわち、上書きが必要である。この上書きの際には、サンプリングコンデンサの電圧は補充によって変化するが、この変化がスイッチングＴＦＴの状態に影響すると画像が変化してしまい好ましくない。すなわち、スイッチングＴＦＴの状態を変化させることなく、サンプリングコンデンサの電圧を上書きする必要がある。
【００１３】
上書きに際しては、通常走査電極にパルス信号を印加し、信号電極には１行分の画素の表示に対応した電圧をパルス信号に同期させて一斉に印加する。この場合には、信号電極に電圧を同期して出力するためにラッチ回路が必要である。ポリシリコン等を用いて信号電極や走査電極の駆動回路を液晶パネルに内蔵する場合には、ラッチ回路を省き回路規模を小さくすることが好ましい。この場合には、対応する行の走査電極の電圧をサンプリングＴＦＴのしきい値以上にし、信号電極の電圧をその行の表示に対応した電圧に順次書き換えていく。しかし、この場合には以下のような誤動作が生じてしまう。
【００１４】
ラッチ回路を用いない方法では、走査電極の電圧がサンプリングＴＦＴのしきい値以上になったとき、信号電極には前の行の同じ列の画素の表示に対応した電圧が残っている。したがって、サンプリングコンデンサに前の行の同じ列の画素に対応したデータが書込まれてしまうといったことが起こる。通常は、そのあとすぐに所望のデータが書込まれるため問題はないが、前の行の同じ列の表示データがＯＮで、書込みたい表示データがＯＦＦの場合には誤動作が生じてしまう。すなわち、液晶に交流電圧が印加された状態でスイッチングＴＦＴがＯＮからＯＦＦに変化するため、前述のように表示電極と対向電極の間の液晶には直流電圧が印加されてしまい、所望の表示が得られない。
【００１５】
また、前記技術では、表示される画像によっては、スイッチングＴＦＴの状態が常にＯＦＦであることも起こりうる。例えば、液晶表示装置の電源を入れてから、ずっとスイッチングＴＦＴの状態がＯＦＦである画素の画素電極には、電源を入れた際に生じる不要な直流電圧が印加されたまま残ってしまう。また、駆動時においても、画素電極が常にフローティング状態にあることは電圧が不安定であり、好ましくない。
【００１６】
以上のような問題は、画素電極をフローティングにして表示する前記技術特有の課題であり、特開平１０−１３３６２９号公報、特開平９−１１３８７６号公報、特開平７−１０４２４６号公報等に記載のスイッチング素子を採用していない方式の従来の技術には、このような課題は存在しない。
【００１７】
本発明の目的は、画素電極をフローティングにして表示する方式のものにおいて、低消費電力かつ表示の切り替えが高速な液晶表示装置及びその駆動方法を提供することにある。
【００１８】
また本発明の別の目的は、画素電極をフローティングにして表示する方式のものにおいて、簡単な回路構成で、スイッチングＴＦＴの状態がＯＮからＯＦＦに遷移する際に液晶に直流電圧が印加されることを防ぎ、低消費電力かつ表示の切り替えが高速な液晶表示装置を提供することにある。
【００１９】
さらにまた本発明の別の目的は、画素電極をフローティングにして表示する方式のものにおいて、スイッチングＴＦＴの状態が常にＯＦＦである画素の液晶に直流電圧が印加されることを防ぎ、低消費電力かつ表示が安定した液晶表示装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明の特徴は、表示データ保持回路と共通電極と表示電極に接続され、前記表示データ保持回路に保持された電圧に応じて前記共通電極と前記表示電極の接続を制御するスイッチング素子と、前記表示電極に対向して設けられ前記共通電極の電圧に対して振動する交流電圧が印加される対向電極とを備え、該スイッチング素子が表示電極と共通電極を接続する時に交流電圧が液晶層に印加され、前記スイッチング素子が前記表示電極と前記共通電極の接続を解放する時に前記液晶層に電圧が印加されないことを利用して表示を行う液晶表示装置において、前記対向電極に印加する交流電圧を停止し、該対向電極の電圧と前記表示電極の電圧と前記共通電極の電圧とを実質的に等しくした状態で、前記スイッチング素子を、前記表示電極と前記共通電極を接続する状態から該接続を開放する状態へ変化させることにある。
【００２１】
本発明の液晶表示装置によれば、基板の複数の走査電極と複数の信号電極とにより囲まれた画素領域のそれぞれに、対応する走査電極と信号電極とに接続され、走査信号に応動して信号電極からの表示データを取り込み保持する表示データ保持回路と、表示データ保持回路に接続されこの回路によってスイッチングが制御されるスイッチング素子と、スイッチング素子に接続された表示電極とを有する。表示データ保持回路によって保持されたデータに対応して、表示電極の電圧を変化させ、画素の表示を制御する。
【００２２】
表示データ保持回路は、ゲートが対応する走査電極に接続され、ドレインが対応する信号電極に接続されるサンプリングＴＦＴと、サンプリングＴＦＴのソースに接続されるサンプリングコンデンサとを有する。また、スイッチング素子は表示データ保持回路のサンプリングＴＦＴのソースにゲートが接続され、ソースが前記表示電極に接続されるスイッチングＴＦＴを有する。表示データ保持回路を構成するサンプリングコンデンサ及び表示電極に接続されるスイッチングＴＦＴは共通電極に接続される。
【００２３】
表示データ保持回路は、対応する信号電極から供給される表示データ信号電圧を、対応する走査電極の電圧をサンプリングＴＦＴのしきい値以上とすることによって、サンプリングコンデンサに取り込み表示データを保持する。この動作を１行ずつ走査しながら繰り返し、全画素に表示データを書込んでいく画素の明暗を制御する液晶駆動電圧は表示電極と対向電極との間に狭持した液晶に印加される交流電圧により決定される。スイッチングＴＦＴがＯＮ状態のときは、対向電極に液晶駆動電圧を印加すると液晶に印加されるが、オフ状態にあれば、液晶には印加されない。
【００２４】
本発明の液晶表示装置の特徴は、スイッチングＴＦＴの状態がＯＮからＯＦＦに切り替わる際は、必ず対向電極の電圧と表示電極の電圧を共通電極の電圧と実質的に等しくさせることにある。ここで、スイッチングＴＦＴの状態がＯＮのとき、表示電極の電圧と共通電極の電圧は等しい。従って、対向電極の電圧を、表示電極の電圧及び共通電極の電圧と実質的に等しくすれば、これら３者の電圧は実質的に等しくなる。なお３者の電圧が実質的に等しいとは、対向電極の電圧を表示電極の電圧（及び共通電極）の電圧と一致させる場合のみならず、液晶層に加わる電圧すなわち対向電極と表示電極（及び共通電極）間の電圧差を閾値以下にする場合も含まれる。
【００２５】
このように、スイッチングＴＦＴの状態がＯＮからＯＦＦに切り替わる時点で、対向電極の電圧と表示電極の電圧とを共通電極の電圧と実質的に等しくさせておくことにより、スイッチングＴＦＴの状態がＯＮからＯＦＦに切り替わり表示電極がフローティングになっても、表示電極の電圧は共通電極の電圧と同じであり、前記課題で述べたように液晶に直流電圧が印加されることはない。
【００２６】
表示が切り替わった場合、対向電極の電圧と表示電極の電圧を共通電極の電圧と等しくし、液晶に電圧が印加されていない状態でデータ保持回路のデータを書き換えるように駆動する。このことにより、スイッチングＴＦＴの状態がＯＮからＯＦＦに切り替わり、表示電極がフローティングとなっても、液晶に印加される電圧は０であり、前記課題で述べた直流電圧が液晶に印加されることはない。すべてのデータを書き換えた後、対向電極に交流電圧を印加すれば、スイッチングＴＦＴがＯＮの液晶には交流電圧が印加され、ＯＦＦの液晶には電圧は印加されず、所望の表示に切り替わる。
【００２７】
本発明の別の方式の液晶表示装置によれば、すべての画素領域の表示電極の電圧を同時に共通電極の電圧と等しくさせた後にすべてのスイッチングＴＦＴをＯＦＦにさせる回路が設けてある。表示が切り替わった際には、すべての画素領域の表示電極の電圧を共通電極の電圧に等しくした後に、スイッチングＴＦＴをＯＦＦにし、その状態で表示データ保持回路に蓄えられたデータを書き換える。この場合には液晶に交流電圧を印加したままでスイッチングＴＦＴの状態を変化させるが、スイッチングＴＦＴはデータを書き換える前からすべてＯＦＦであり、データの書き換え中にＯＮからＯＦＦに切り替わることはない。すなわち、スイッチングＴＦＴがＯＮからＯＦＦに切り替わるときに起こる前記課題は生じ得ない。
【００２８】
液晶に交流電圧を印加した状態で表示データ保持回路の表示データを書き換える際、あるいは、液晶に交流電圧を印加した状態でリークによって減少したサンプリングコンデンサに蓄えられた電圧を補充するために同じ表示データを上書きする際に、前の行の同じ列の画素に対応した表示データ信号電圧が信号電極に残った状態で、走査電極がしきい値以上となってしまうと、前の行の同じ列の画素に対応したデータが書込まれてしまうといったことが起こる。通常は、そのあと所望のデータが書込まれるため問題はないが、前の行の同じ列の表示データがＯＮで、書込みたい表示データがＯＦＦの場合には前記課題が生じてしまう。すなわち、液晶に交流電圧が印加された状態でスイッチングＴＦＴがＯＮからＯＦＦに変化するため、前記課題で述べたように液晶に直流電圧が印加されてしまい所望の表示が得られない。
【００２９】
この問題を解決するため、本発明の他の方式の液晶表示装置では、信号データ書込み回路にラッチ回路を設けて、走査電極の電圧と信号電極の電圧を同期させている。このことにより、前の行のデータが信号電極に残った状態で、走査電極にサンプリングＴＦＴのしきい値以上の電圧が印加されることはなくなる。
【００３０】
しかしながら、ラッチ回路を設けることは信号データ書込み回路の回路規模を大きくするため、ポリシリコン等を用いて回路を液晶パネルに内蔵する場合には適さない。そのため、本発明では、ラッチ回路を用いない方法として、１行書込むごとに信号電極の電圧をＯＦＦの表示データ信号電圧にリセットする方式を提供する。このことにより、走査電極の電圧がサンプリングＴＦＴのしきい値以上になったとき、すべての信号電極の電圧はＯＦＦの表示信号電圧であるため、その行のすべてのスイッチングＴＦＴはＯＦＦとなる。この際、もとの状態がＯＮである場合には、ＯＮからＯＦＦへの変化が起こり、前記課題が生じるが、その後すぐにもとのＯＮが書込まれるため、直流が印加されるのは一瞬で問題にはならない。
【００３１】
さらに、ラッチ回路を設けずにこの問題を解決する別の方式として、本発明の他の特徴によれば、すべての信号電極に所望の表示データ信号電圧を書込んだ後に、走査電極の電圧をサンプリングＴＦＴのしきい値以上にする駆動方式を提供する。さらにまた、書き換え時、上書き時ともに、対向電極の電圧を共通電極の電圧と等しくする駆動方式によってもラッチ回路を設けずに前記問題は解決できる。
【００３２】
本発明の液晶表示装置では、表示データ保持回路の表示データを書き換える期間、及び上書きする期間を短くするほど消費電力は低くなる。そこで、本発明ではさらに、すべての画素に対応する表示データを入力する代わりに、黒表示あるいは白表示の画素のアドレスデータを入力することによって、表示データを書き換える期間及び上書きする期間を短くする液晶表示装置を提供する。
【００３３】
さらに本発明の別の方式の液晶表示装置には、少なくとも１行の画素領域の表示電極の電圧を同時に共通電極の電圧と等しくさせた後に、前記少なくとも１行の画素領域のスイッチングＴＦＴをＯＦＦにさせる回路が設けてある。表示データ保持回路にデータを書き込む際には、前記少なくとも１行の画素領域の表示電極の電圧を共通電極の電圧に等しくした後に、スイッチングＴＦＴをＯＦＦにし、その状態で、前記少なくとも１行の画素領域の表示データ保持回路にデータを書き込む。この場合には液晶に交流電圧を印加したままでスイッチングＴＦＴの状態を変化させるが、スイッチングＴＦＴはデータを書き換える前からすべてＯＦＦであり、データの書き換え中にＯＮからＯＦＦに切り替わることはない。すなわち、スイッチングＴＦＴがＯＮからＯＦＦに切り替わるときに起こる前記課題は生じ得ない。以上の動作をすべての行に対して行い、すべての画素領域の表示データ保持回路にデータを書き込む。以上のようにして液晶表示装置を駆動することにより、すべての表示電極は該当する表示データ保持回路にデータを書き込むごとに、必ず共通電極と導通されるので、前記技術のスイッチングＴＦＴが常にＯＦＦの時に生じる直流電圧の問題は生じない。
【００３４】
【発明の実施の形態】
以下、図面を用いて本発明の液晶表示装置の実施例を詳しく説明する。
（実施例１）
図１は、本発明による液晶表示装置の第１の実施例のブロック図であり、図２は図１の画素部の回路構成図である。ＴＦＴ基板上に形成した表示部１には画素部２がＮ行×Ｍ列のドットがマトリクス状に配置されている。画素部２の内部には走査電極３及び信号電極４の交差部にサンプリングＴＦＴ１０とサンプリングコンデンサ１１からなる表示データ保持回路５と、スイッチングＴＦＴ６と、表示に用いる表示電極７を配置する。各走査電極は走査線選択回路、信号電極は信号データ書き込み回路に接続されている。
【００３５】
信号データ書込み回路は、クロック信号１に応じて出力するシフトレジスタ、シフトレジスタの出力に応じて表示データ信号をサンプリングする表示データ信号サンプリングＴＦＴ１０１、表示データ信号サンプリングＴＦＴ１０１の出力をラッチ信号に同期して第ｉ列の信号電極に電圧ＶＤ（ｉ）を出力するデータラッチ回路からなる。走査線選択回路はクロック信号２に応じて第ｊ行の走査電極にＶＧ（ｊ）を出力するシフトレジスタからなる。
【００３６】
共通電極８は、行ごとに共通に走査電極３と並行して配置され、さらに相互に接続して全画素を共通に接続されており、共通電極駆動回路により電圧ＶＣＯＭが印加される。液晶を挟んでＴＦＴ基板上の表示電極７に対向して設けた対向基板上の対向電極９は、対向電極駆動回路により電圧ＶＣが印加される。これらの回路をＴＦＴを用いてＴＦＴ基板上に一体形成することは表示装置の小型化に有効であるが、個別にＬＳＩを組み合わせて構成してもよい。
【００３７】
対向基板の外に図示していないが、位相板及び偏光板を配置して反射型液晶表示装置が構成される。本実施例においては、液晶に電圧が印加されている状態で黒表示、無印加の状態で白表示になるように、位相板としてλ／４波長板を用い、位相板の光学軸と偏光板の吸収軸が４５°になるように設定した。
【００３８】
図２に示した画素のマスクパターンを図３に、図３のＡ−Ｂ及びＣ−Ｄの断面図を図４に示す。以下にこのＴＦＴ基板を形成するプロセスの概略を述べる。
【００３９】
初めにＬＰＣＶＤ法によりアモルファスシリコン膜を形成した後、レーザーアニールにより多結晶化させ、その後パターニングすることにより、スイッチングＴＦＴ６及びサンプリングＴＦＴ１０の島状シリコン５０を形成している。次にゲート絶縁膜５１として二酸化シリコン膜をＡＰＣＶＤ法により形成し、続いて金属膜をＬＰＣＶＤ法により形成する。次に金属膜と、ゲート絶縁膜５１の２層をドライエッチング法によりパターニングしてゲート電極５２及びサンプリング容量の下部電極５３を形成する。
【００４０】
次にイオン打ち込み法により燐イオンなどのドーパントを島状シリコンのソース，ドレイン領域に打ち込み、続いて熱処理により活性化させ、低抵抗のｎ型Ｓｉに変化させ、ドレイン電極５４ａ及びソース電極５４ｂとする。次にＴＦＴ保護膜５５として二酸化シリコン膜を形成した後、第１コンタクトホールを形成する。その後、Ｃｒなどの金属膜を形成後パターニングし、信号電極４、サンプリング容量の上部電極５６、接続部５７、接続部５８を形成する。前記コンタクトホールを介し、信号電極４はサンプリングＴＦＴ１０のドレイン電極５４ａと、サンプリング容量の上部電極５６はサンプリングＴＦＴ１０のソース電極５４ｂと、接続部５７はサンプリング容量の下部電極５３及びスイッチングＴＦＴ６のドレイン電極５４ａと、接続部５８はスイッチングＴＦＴ６のソース電極５４ｂと、それぞれ接続される。
【００４１】
さらに、感光性有機膜などを用いて絶縁層６１を形成した後、第２コンタクトホールを形成する。絶縁層６１の上には、同じく感光性有機膜などをフォトリソグラフィーを用いてパターニングした後に加熱するなどして表面になめらかな凹凸を形成した凹凸形状層６２を形成し、その上にＡｌなど反射率の高い金属膜を形成し、パターニングして表示電極７とする。以上によりＴＦＴ基板は完成する。
【００４２】
この製造プロセスは低温ｐ−ＳｉＴＦＴプロセスであるが、高温ｐ−ＳｉＴＦＴプロセスを用いてもよく、移動度の優れたＴＦＴを得ることができ、ＴＦＴサイズを小型にすることができ、また、周辺の走査線選択回路などをＴＦＴにより内蔵化することが容易になる利点がある。図３のマスクパターンはいずれも、サンプリングＴＦＴ１０とスイッチングＴＦＴ６はコプレーナ構造となっており、サンプリングコンデンサ１１は信号電極４と同じ層を用いて形成した上部電極５６と、共通電極８の金属配線層を用いて形成した下部電極５３との間にＴＦＴ保護膜５５を介して形成されている。
【００４３】
図３に示すように、隣り合う表示電極７の間には、他の部材が存在しないような構成になっている。ガラス基板上にＴＦＴを形成すれば、表示電極間は透明であり、したがって、この部分に照射した光は反射されない。この部分には表示電極がないため、所望の電圧は印加されていない。したがって、この部分に光を反射する部材があると不要な反射光成分が増し、コントラストが低下してしまうが、図３に示すような表示電極の配置とすることにより、不要な反射はなく、高いコントラスト比を得ることが可能である。
【００４４】
次に図５示す駆動波形及び図６に示す電圧レベルを用いて、Ｎ行×Ｍ列の画素からなる本発明による液晶表示装置の第１の実施例の動作原理について説明する。ここで、ｉ列、ｊ行の画素を画素（ｉ，ｊ）、画素（ｉ，ｊ）のサンプリングコンデンサに書き込む表示データ信号電圧をＶ（ｉ，ｊ）と定義する。ここで、Ｖ（ｉ，ｊ）は図６に示す電圧レベルＶＤＨかＶＤＬのいずれかである。
【００４５】
液晶表示装置は、書き込み期間、保持期間、上書き期間の３つの期間により駆動される。表示が切り替わった場合には、書き込み期間、保持期間、上書き期間、保持期間、上書き期間…の順に駆動する。表示が変わらない場合は、保持期間、上書き期間を順に繰り返す。表示が切り替わった際にのみ、書き込み期間を用いる。
【００４６】
書き込み期間中、対向電極の電圧ＶＣは、共通電極の電圧ＶＣＯＭと等しくする。したがって、表示電極７の電圧ＶＳはＶＳ＝ＶＣ＝ＶＣＯＭとなり、液晶には電圧は印加されない（ＶＣ−ＶＣＯＭ＝ＶＬＣ＝０）。
【００４７】
クロック信号１に応じて、シフトレジスタからは信号電極４を順次選択する信号が出力される。表示データ信号はクロック信号１に同期しており、ｉ列目の信号電極が選択されているときに表示データ信号Ｖ（ｉ，ｊ）が出力される。したがって、表示データ信号Ｖ（ｉ，ｊ）は表示データ信号サンプリングＴＦＴ１０１によって、所定の信号電極に対応したデータラッチ回路に取り込まれる。Ｍ本の信号電極に対応した表示データ信号が取り込まれた後、ラッチ信号に同期して、すべての信号電極に表示データ信号ＶＤ（ｉ）＝Ｖ（ｉ，ｊ）（ｉ＝１〜Ｎ）が同時に出力される。表示がＯＮの画素（ｉ′，ｊ）に接続された信号電極にはＶＤ（ｉ′）＝Ｖ（ｉ′，ｊ）＝ＶＤＨが、表示がＯＦＦの画素（ｉ^〃，ｊ）に接続された信号電極にはＶＤ（ｉ^〃）＝Ｖ（ｉ^〃，ｊ）＝ＶＤＬが出力される。この時、走査線選択回路はクロック信号２に応じて、表示データ信号がラッチ回路から出力されるのと同時に対応する走査電極を選択し、ＶＧ（ｊ）＝ＶＧＨを出力する。（他の走査電極の電圧はＶＧＬである。）すなわち、走査電極にサンプリングコンデンサのしきい値Ｖｔｈ以上の電圧を印加する。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴ１０は接続された信号電極４の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサ１１にその電圧ＶＤ（ｉ）＝Ｖ（ｉ，ｊ）を保持する。以上の動作を走査電極の本数であるＮ回繰り返し、すべての画素の表示データ保持回路のデータが書き換わり、書込み期間は終了する。
【００４８】
続いて、クロック信号１、表示データ信号、ラッチ信号、クロック信号２は動作を停止し（ローレベルを出力し）、対向電極には交流電圧ＶＣが印加される（保持期間）。この保持期間中サンプリングコンデンサ１１に保持された電圧ＶＭはサンプリングＴＦＴのリーク等によって変動するが、表示がＯＮの画素に書込まれた電圧ＶＤＨは、保持期間中を通して、スイッチングＴＦＴ６をＯＮとするのに必要な電圧ＶＭＨ以上であり、表示がＯＦＦの画素に書込まれた電圧ＶＤＬは、保持期間中を通して、スイッチングＴＦＴ６をＯＦＦとするのに必要な電圧ＶＭＬ以下であるように保持期間の長さが設定されている。したがって、保持期間中、表示がＯＮの画素のスイッチングＴＦＴ６は接続状態（ＯＮ状態）であり、表示がＯＦＦの画素のスイッチングＴＦＴ６は非接続状態（ＯＦＦ状態）である。したがって、図５に示すように、表示がＯＮの画素の表示電極７の電圧ＶＳ（ｉ、ｊ）は共通電極の電圧ＶＣＯＭと等しく（実線）、表示がＯＦＦの画素のＶＳ（ｉ、ｊ）は対向電極９の電圧ＶＣと等しい（破線）。液晶に印加される電圧ＶＬＣ（ｉ、ｊ）＝ＶＣ−ＶＳ（ｉ、ｊ）であるから、表示がＯＮの画素の液晶には振幅Ｖ０の交流電圧が印加され（実線）、表示がＯＦＦの画素の液晶には電圧は印加されない（破線）。
【００４９】
続く、上書き期間ではリークによって変化したサンプリングコンデンサ１０に蓄えられた電圧を再度書込むが、この場合は表示が変化しないため、対向電極には保持期間と同様に交流電圧を印加する。すなわち、ＶＣが交流電圧であることを除けば書き込み期間と同じ動作を行う。書込み期間と同様に、信号電極にはラッチ回路より走査電極の電圧に同期した電圧が出力され、対応したサンプリングＴＦＴ１０で取り込まれ、サンプリングコンデンサ１１に蓄えられる。この時、サンプリングコンデンサ１１に蓄えられた電圧は表示に応じてＶＭＨからＶＤＨあるいはＶＭＬからＶＤＬに変化するが、この変化はスイッチングコンデンサ６の状態には影響しないため、液晶に印加される電圧も変化しない。すなわち、表示には影響を与えない。
【００５０】
従来技術では、信号電極を介して画素に書き込まれる表示データ信号電圧は表示電極に書込まれ、直接液晶に印加されたが、本発明では従来技術とは異なり、表示状態を制御するための電圧としてサンプリングコンデンサに印加される。また、サンプリングコンデンサに一旦書き込まれた後に、上書き期間にて走査電極が再び選択されるまでの期間中は、蓄えられた表示データ信号電圧はサンプリングＴＦＴのリークにより徐々に変化するが、表示品質は、スイッチングＴＦＴのしきい値電圧を越えて変化するまで変化しないので、保持期間を十分長くとることが可能である。
【００５１】
以上述べたように、本実施例では書込み期間中、対向電極の電圧ＶＣを共通電極の電圧ＶＣＯＭと等しくし、液晶に電圧が印加されないようにすることによって、すばやく表示を切り替えることが可能である。比較例として図７に対向電極ＶＣに交流電圧を印加したまま表示を切り替えた場合の液晶に印加される電圧波形と本実施例の電圧波形を示す。サンプリングコンデンサ１１に蓄えた電圧ＶＭがＶＤＨからＶＤＬに切り替わったとき、すなわち、表示がＯＮからＯＦＦに切り替わった時の電圧波形である。
【００５２】
比較例の場合、図７中に等価回路で示したように、液晶に交流電圧ＶＣを印加している状態でスイッチが開放になったことに対応する。この図では、スイッチが開放になった直後ＶＣは−Ｖ０から＋Ｖ０まで２Ｖ変化している。このとき回路は開放なので、液晶に印加される電圧は保たれる（ＶＬＣ＝ＶＣ−ＶＳ＝−Ｖ０）。すなわち、表示電極７の電圧ＶＳはＶＳ＝ＶＣ＋Ｖ０＝２Ｖ０となる。この直流電圧は、液晶の誘電率εと抵抗率ρできまる時定数ερで減衰する。通常の液晶材料の誘電率はε＝１０×ε０（ε０＝８．８５４×１０^−１２Ｆ／ｍ、真空の誘電率）程度、抵抗率はρ＝１０^１２Ωｃｍ程度であり、時定数は０．８８５４秒程度になる。すなわち表示の切り替えに１秒程度もかかってしまう。一方、本発明の場合は書込み期間直後から表示の切り替えが可能である。通常すべての画素は従来方式の１フレーム期間（１６．６ｍｓ）以内に書き換えられるので、ほとんど瞬時に画像は切り替わる。
【００５３】
以上のように本実施例を用いることによって、低消費電力かつ表示の切り替えが高速な液晶表示装置が実現できる。
【００５４】
なお、実施例では、表示がＯＮからＯＦＦに切り替わる時点で対向電極の電圧ＶＣ及び表示電極の電圧ＶＳを共通電極の電圧ＶＣＯＭと等しくしているが、これら３者の電圧は実質的に等しければ良い。換言すると、液晶層に閾値以上の電圧が印加されないようにすれば良い。このことは、以下の実施例でも同じである。
【００５５】
第１の実施例を用いれば、６４０ｘ４８０ドットの画素数の場合には書き込み期間は１６．６ｍｓと非常に短い期間であり、表示はほとんど瞬時に切り替わる。ただ、画素数が増すにつれて書き込み期間は長くなり、表示の切り替わりの遅さが気になるようになる。例えば、４０００ｘ４０００ドットの高精細な表示をする場合には１６．６ｍｓ×（４０００×４０００）／（６４０×４８０）＝０．９秒程度になり、書込み期間は非常に長くなり、切り替わった画面が現れるまでに１秒近くかかってしまう。クロック信号の周波数を高くすればすれば書き込み期間を短くすることはできるが、消費電力はクロック信号の周波数に比例して増大するため、低消費電力かつ高速画面切り替えを実現するには適さない。
【００５６】
（実施例２）
以下に示す第２の実施例は、画素数が増した場合でも、低消費電力を保ちながら、切り替わった画面を高速に表示することを可能とするものである。図８は本発明による液晶表示装置の第２の実施例のブロック図である。
表示部１の構成は第１の実施例と同じである。信号データ書き込み回路は、クロック信号１に応じて出力するシフトレジスタ、シフトレジスタの出力とリセット信号１のＯＲ信号を出力するＯＲ回路１０２、ＯＲ回路１０２の出力に応じて表示データ信号をサンプリングし、信号電極に出力する表示データサンプリングＴＦＴ１０１からなる。走査線選択回路はクロック信号２に応じて出力するシフトレジスタ、シフトレジスタの出力とリセット信号１の反転信号のＡＮＤ信号を出力するＡＮＤ回路１０４、ＡＮＤ回路１０４の出力とリセット信号１のＯＲ信号を出力するＯＲ回路１０３からなる。
【００５７】
共通電極８は、行ごとに共通に走査電極３と並行して配置され、さらに相互に接続して全画素を共通に接続されており、共通電極駆動回路により電圧ＶＣＯＭが印加される。液晶を挟んでＴＦＴ基板上の表示電極７に対向して設けた対向基板上の対向電極９は、対向電極駆動回路により電圧ＶＣが印加される。対向基板の外に図示していないが、位相板及び偏光板を配置して反射型液晶表示装置が構成される。本実施例においては、液晶に電圧が印加されている状態で黒表示、無印加の状態で白表示になるように、位相板としてλ／４波長板を用い、位相板の光学軸と偏光板の吸収軸が４５°になるように設定した。
【００５８】
図９に示す駆動波形を用いて、Ｎ行×Ｍ列の画素からなる本発明による液晶表示装置の第２の実施例の動作原理について説明する。ここで、ｉ列、ｊ行の画素を画素（ｉ，ｊ）、画素（ｉ，ｊ）のサンプリングコンデンサに書き込む表示データ信号電圧をＶ（ｉ，ｊ）と定義する。ここで、Ｖ（ｉ，ｊ）は図６に示す電圧レベルＶＤＨかＶＤＬのいずれかである。
【００５９】
液晶表示装置は、リセット期間、書き込み期間、保持期間、上書き期間の４つの期間によりを駆動される。表示が切り替わった場合には、リセット期間、書き込み期間、保持期間、上書き期間、保持期間、上書き期間…の順に駆動する。表示が変わらない場合は、保持期間、上書き期間を順に繰り返す。表示が切り替わった際にのみリセット期間と書き込み期間を用いる。
【００６０】
リセット期間中には、リセット信号１及びリセット信号２がハイレベルとなる。このとき、ＯＲ回路１０２、ＯＲ回路１０３の出力はシフトレジスタの状態等にかかわらず、ハイレベルとなる。ＯＲ回路１０２の出力がハイレベルであるため、表示データ信号が表示データサンプリングＴＦＴ１０１を通してすべての信号電極に書き込まれる。また、ＯＲ回路１０３の出力がハイレベルであるため、すべての走査電極の電圧はＶＧ（ｊ）＝ＶＧＨとなり、信号電極の表示データ信号はすべての画素のサンプリングコンデンサに書き込まれる。表示データ信号はリセット期間中、一旦ＶＤＨとなった後ＶＤＬとなるため、すべての画素のスイッチングＴＦＴは一旦ＯＮになった後、ＯＦＦになる。リセット期間中、対向電極の電圧ＶＣは共通電極の電圧ＶＣＯＭと等しくしてあるため、表示電極７は電圧がＶＣＯＭとなった後、フローティングになり、電圧ＶＣＯＭを保持する。
【００６１】
その後に続く書き込み期間では、第１の実施例と異なり、対向電極に交流電圧を印加しながら、表示に応じた電圧Ｖ（ｉ，ｊ）を画素（ｉ，ｊ）のサンプリングコンデンサに書き込んでいくが、この際、スイッチングＴＦＴの状態はリセット期間においてＯＦＦにしてあるため、図７を用いて説明した直流電圧が液晶に印加される状況であるＯＮからＯＦＦへの変化は起こらない。
【００６２】
クロック信号１に応じて、シフトレジスタからは信号電極を順次選択する信号が出力される。表示データ信号はクロック信号１に同期しており、所定の信号電極が選択されているときに対応する表示データ信号Ｖ（ｉ，ｊ）が出力される。したがって、表示データ信号ＶＤ（ｉ）（ｉ＝１〜Ｎ）は表示データ信号サンプリングＴＦＴ１０１によって、所定の信号電極に順次出力される。表示がＯＮの画素（ｉ′，ｊ）に接続された信号電極にはＶＤ（ｉ′）＝ＶＤＨが、表示がＯＦＦの画素（ｉ^〃，ｊ）に接続された信号電極にはＶＤ（ｉ^〃）＝ＶＤＬが出力される（図６参照）。以上の動作をＭ回繰り返した後、クロック信号１は停止し、Ｍ本の信号電極にはＶＤ（ｉ）が一定時間保持される。その後、リセット信号１がハイレベルとなり、表示データ信号サンプリングＴＦＴ１０１を介して、すべての信号電極に表示データ信号を書き込む。（この期間を水平リセット期間と定義する。）このとき、表示データ信号はローレベル（ＶＤＬ）とし、すべての信号電極にＶＤＬを書き込む。以上の期間を水平期間と定義する。
【００６３】
ここで、水平リセット期間がないと、ｊ番目の水平期間でｊ番目の走査電極の電圧がＶＧＨになるときに、信号電極には（ｊ−１）番目の水平期間に書き込まれた電圧Ｖ（ｉ，ｊ−１）が残ってしまう。そのため、Ｖ（ｉ，ｊ）≠Ｖ（ｉ，ｊ−１）の場合、誤動作の起きる可能性がある。例えば、Ｖ（ｉ，ｊ−１）＝ＶＤＨでＶ（ｉ，ｊ）＝ＶＤＬの場合、画素（ｉ，ｊ）のスイッチングＴＦＴ６はｊ番目の走査電極の電圧がＶＧＨになった瞬間にサンプリングＴＦＴ１０を介してゲートの電圧がＶ（ｉ，ｊ−１）＝ＶＤＨとなるためＯＮとなるが、ｊ番目の水平期間中に本来の表示データ信号Ｖ（ｉ，ｊ）＝ＶＤＬが書き込まれるため、スイッチングＴＦＴはＯＦＦになってしまう。このように、対向電極に交流電圧が印加された状態で、スイッチングＴＦＴがＯＮからＯＦＦに変化するため、先述のように液晶に直流電圧が印加されるという誤動作（前行データによる誤動作と呼ぶ。）が起こってしまう。そこで、本実施例では、水平リセット期間にて、水平期間の終わりにすべての信号電極の電圧をＶＧＬとすることによってこの誤動作を防いでいる。第１の実施例と同様に信号データ書き込み回路にラッチ回路を設けても、前記前行データによる誤動作は起こりえないが、本実施例を用いれば、ラッチ回路を用いることなく、小さい回路規模にて前記前行データによる誤動作を防ぐことが可能である。
【００６４】
書き込み期間のｊ番目の水平期間にて、ｊ行目の画素のサンプリングコンデンサ１１に表示データ信号を書き込む際、走査電極にシフトレジスタの出力ＶＧ´（ｊ）をそのまま印加してしまうと、水平リセット期間において、せっかく書込んだ表示データ信号Ｖ（ｉ，ｊ）が書き換えられて、ｊ行目の画素のサンプリングコンデンサすべてにＶＧＬが書込まれてしまう。そこで、本実施例では、以下のようにして走査電極に電圧を印加している。水平期間中、走査線選択回路のシフトレジスタは、水平期間に同期したクロック信号２に応じて、走査電極を選択するためにＶＧ´（ｊ）にハイレベルを出力する。走査電極には、リセット信号１の反転レベルとＶＧ´（ｊ）のＡＮＤ信号が出力されるので、水平期間中リセット信号がローレベルの期間のみ、ＶＧ（ｊ）＝ＶＧＨが出力される。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴは接続された信号電極の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサにその電圧を保持する。続く水平リセット期間ではＶＧ（ｊ）＝ＶＧＬなので、接続されたサンプリングＴＦＴはＯＦＦ状態となり、サンプリングコンデンサ１１には水平リセット期間中の信号電極の電圧ＶＤＬは書込まれずに表示に応じたＶＤ（ｉ）が保持される。以上の水平期間を走査電極の本数であるＮ回繰り返すことにより、すべての画素の表示データ保持回路のデータが書き換わり、書込み期間は終了する。
【００６５】
第２の実施例の書き込み期間では、対向電極に交流電圧が印加されているため、書き込み期間の終了を待たないでも、サンプリングコンデンサに表示データ信号電圧Ｖ（ｉ，ｊ）が書き込まれた画素から順次表示されていく。したがって、表示が切り替わったときに、第１の実施例よりも速く表示させることが可能である。
【００６６】
続いて、クロック信号１、表示データ信号、クロック信号２、リセット信号１、リセット信号２は動作を停止し、対向電極には引き続き交流電圧ＶＣが印加される（保持期間）。この保持期間中サンプリングコンデンサに保持された電圧ＶＭはサンプリングＴＦＴのリーク等によって変動するが、表示がＯＮの画素に書込まれた電圧ＶＤＨは保持期間中を通してＶＭＨ以上であり、表示がＯＦＦの画素に書込まれた電圧ＶＤＬは保持期間中を通してＶＭＬ以下になるように保持期間の長さは設定されている。したがって、保持期間中、表示がＯＮの画素のスイッチングＴＦＴは接続状態（ＯＮ状態）であり、表示がＯＦＦの画素のスイッチングＴＦＴは非接続状態（ＯＦＦ状態）である。したがって、図９に示すように、表示がＯＮの画素の表示電極の電圧ＶＳは共通電極の電圧ＶＣＯＭと等しく（実線）、表示がＯＦＦの画素のＶＳは対向電極の電圧ＶＣと等しい（破線）。液晶に印加される電圧ＶＬＣ＝ＶＣ−ＶＳであるから、表示がＯＮの画素の液晶には振幅Ｖ０の交流電圧が印加され（実線）、表示がＯＦＦの画素の液晶には電圧は印加されない（破線）。
【００６７】
続く、上書き期間の動作は書き込み期間と同じである。上書き期間には、書き込み期間とことなり、誤動作が起こるが非常に短い期間であるために表示には影響しない。上書き期間において、ｊ番目の水平期間にてｊ行目の画素のサンプリングコンデンサに表示データ信号Ｖ（ｉ，ｊ）＝ＶＤＨを上書きする際、ｊ番目の走査電極の電圧がＶＧ（ｊ）＝ＶＧＨとなるときに信号電極には（ｊ−１）番目の水平リセット期間に書き込まれた電圧ＶＧＬが残っている。上書き期間の前にはサンプリングコンデンサにＶＭＨ以上の電圧が保持されているため、ｊ番目の走査電極の電圧がＶＧＨになった瞬間スイッチングＴＦＴは、対向電極に交流電圧が印加されている状態で、ＯＮ状態からＯＦＦ状態となるため、先述のように液晶に直流電圧が印加されてしまう。しかしながら、この場合、すぐにまたＶ（ｉ，ｊ）＝ＶＤＨが書き込まれ、スイッチングＴＦＴはＯＮ状態となるため、液晶に直流電圧が印加されている状態は非常に短く表示には影響しない。
【００６８】
本実施例において、書き込み期間および上書き期間の水平期間において、すべての信号電極にＶＤ（ｉ）を出力した後、この電圧を一定期間保持してから、走査電極の電圧をＶＧＬとし、リセット信号１をハイレベルにしたが、すべての信号電極ＶＤ（ｉ）を出力した後、直ちに走査電極の電圧をＶＧＬとしリセット信号１をハイレベルにしても動作は可能である。しかしながら、この場合は、Ｍ番目の信号電極に所定の電圧ＶＤ（Ｍ）＝Ｖ（Ｍ，ｊ）が印加される期間は非常に短くなってしまうため、ＶＤ（Ｍ）をサンプリングコンデンサ１１に書込むためには、サンプリングＴＦＴに高い性能が要求される。本実施例のようにＭ番目の信号電極に所定の電圧ＶＤ（Ｍ）＝Ｖ（Ｍ，ｊ）を印加した後も走査電極の電圧をＶＧＨにしたままでしばらく保持し、サンプリングコンデンサへの書き込み時間を長くすれば、性能の低いＴＦＴを用いても動作が可能である。
【００６９】
以上のように本実施例を用いることによって、高精細で低消費電力かつ表示が切り替わったとき高速に表示することが可能な液晶表示装置が実現できる。
【００７０】
（実施例３）
前記前行データよる誤動作は以下に説明する本発明の第３の実施例を用いても解決することができる。
図１０は本発明による液晶表示装置の第３の実施例のブロック図である。
【００７１】
表示部１の構成は第１の実施例と同じである。信号データ書き込み回路の構成は第２の実施例と同じである。走査線選択回路はクロック信号２に応じて出力するシフトレジスタ、シフトレジスタの出力とコントロール信号のＡＮＤ信号を出力するＡＮＤ回路１０４、ＡＮＤ回路１０４の出力とリセット信号１のＯＲ信号を出力するＯＲ回路１０３からなる。
【００７２】
共通電極８は、行ごとに共通に走査電極３と並行して配置され、さらに相互に接続して全画素を共通に接続されており、共通電極駆動回路により電圧ＶＣＯＭが印加される。液晶を挟んでＴＦＴ基板上の表示電極７に対向して設けた対向基板上の対向電極９は、対向電極駆動回路により電圧ＶＣが印加される。対向基板の外に図示していないが、位相板及び偏光板を配置して反射型液晶表示装置が構成される。本実施例においては、液晶に電圧が印加されている状態で黒表示、無印加の状態で白表示になるように、位相板としてλ／４波長板を用い、位相板の光学軸と偏光板の吸収軸が４５°になるように設定した。
【００７３】
図１１に示す駆動波形を用いて動作原理について説明する。ここで、ｉ列、ｊ行の画素を画素（ｉ，ｊ）、画素（ｉ，ｊ）のサンプリングコンデンサに書き込む表示データ信号電圧をＶ（ｉ，ｊ）と定義する。ここで、Ｖ（ｉ，ｊ）は図６に示す電圧レベルＶＤＨかＶＤＬのいずれかである。
【００７４】
リセット期間、書き込み期間、保持期間、上書き期間の４つの期間により液晶表示装置を駆動する。リセット期間、保持期間の動作は第２の実施例と同一である。
【００７５】
書き込み期間では、第１の実施例と異なり、対向電極に交流電圧を印加しながら、表示に応じた電圧Ｖ（ｉ，ｊ）を画素（ｉ，ｊ）のサンプリングコンデンサに書き込んでいくが、この際、スイッチングＴＦＴの状態はリセット期間においてＯＦＦにしてあるため、直流電圧が液晶に印加される状況であるＯＮからＯＦＦへの変化は起こらない。
【００７６】
第２の実施例と同様にラッチ回路を用いずに駆動方法によって前記前行データによる誤動作を防止している。
【００７７】
クロック信号１に応じて、シフトレジスタからは信号電極を順次選択する信号が出力される。表示データ信号はクロック信号１に同期しており、所定の信号電極が選択されているときに対応する表示データ信号Ｖ（ｉ，ｊ）が出力される。したがって、表示データ信号ＶＤ（ｉ）（ｉ＝１〜Ｎ）は表示データ信号サンプリングＴＦＴ１０１によって、所定の信号電極に順次出力される。表示がＯＮの画素（ｉ′，ｊ）に接続された信号電極にはＶＤ（ｉ′）＝ＶＤＨが、表示がＯＦＦの画素（ｉ^〃，ｊ）に接続された信号電極にはＶＤ（ｉ^〃）＝ＶＤＬが出力される（図６参照）。以上の動作をＭ回繰り返した後、クロック信号１は停止し、Ｍ本の信号電極にはＶＤ（ｉ）が一定時間保持される。以上の期間を水平期間と定義する。
【００７８】
水平期間中、走査線選択回路のシフトレジスタは、水平期間に同期したクロック信号２に応じて、走査電極を選択するためにＶＧ´（ｊ）にハイレベルを出力する。走査電極には、コントロール信号とＶＧ´（ｊ）のＡＮＤ信号が出力されるので、コントロール信号がハイレベルの期間、すなわち前記ＶＤ（ｉ）が保持されている一定期間のみ、ＶＧ（ｊ）＝ＶＧＨが出力される。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴは接続された信号電極の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサにその電圧を保持する。以上の水平期間を走査電極の本数であるＮ回繰り返すことにより、すべての画素の表示データ保持回路のデータが書き換わり、書込み期間は終了する。
【００７９】
書き込み期間において、ｊ番目の走査電極の電圧は、すべての信号電極の電圧がＶＤ（ｉ）＝ＶＤ（ｉ，ｊ）になった後、ＶＧＨとなるため、（ｊ−１）番目の水平期間に書き込まれた電圧がｊ行の画素に影響することはない。
【００８０】
上書き期間の動作は書き込み期間と同じであり、前の行の表示データ信号が影響することはない。
本実施例によっても、高精細で低消費電力かつ表示が切り替わったとき高速に表示することが可能な液晶表示装置が実現できる。
【００８１】
以上のように、今までに説明した実施例においては、信号書き込み回路、走査線選択回路に、ラッチ回路、ＯＲ回路、あるいはＡＮＤ回路を用いて、低消費電力かつ表示の切り替えが高速な液晶表示装置を実現できる。
【００８２】
（実施例４）
次に、第４の実施例は、ラッチ回路、ＯＲ回路、ＡＮＤ回路等を用いない小さな回路規模の信号データ書き込み回路および走査線選択回路を用いて、上記実施例と同様の動作が可能な液晶表示装置を提供するものである。信号データ書き込み回路や走査線選択回路の回路規模が小さいことは、これらの回路をポリシリコンＴＦＴなどを用いてＴＦＴ基板上に作製する場合には、歩留まりを高くでき有効である。
【００８３】
図１２は本発明による液晶表示装置の第４の実施例のブロック図である。ＴＦＴ基板上に形成した表示部１は第１の実施例と同じである。
信号データ書込み回路は、クロック信号１に応じて出力するシフトレジスタ、シフトレジスタの出力に応じて表示データ信号をサンプリングする表示データ信号サンプリングＴＦＴ１０１からなる。走査線選択回路はクロック信号２に応じて走査電極にＶＧ（ｊ）＝ＶＧＨを出力するシフトレジスタからなる。
【００８４】
共通電極８は、行ごとに共通に走査電極３と並行して配置され、さらに相互に接続して全画素を共通に接続されており、共通電極駆動回路により電圧ＶＣＯＭが印加される。液晶を挟んでＴＦＴ基板上の表示電極７に対向して設けた対向基板上の対向電極９は、対向電極駆動回路により電圧ＶＣが印加される。対向基板の外に図示していないが、位相板及び偏光板を配置して反射型液晶表示装置が構成される。本実施例においては、液晶に電圧が印加されている状態で黒表示、無印加の状態で白表示になるように、位相板としてλ／４波長板を用い、位相板の光学軸と偏光板の吸収軸が４５°になるように設定した。
【００８５】
次に、図１３に示す駆動波形を用いて、縦Ｎ×横Ｍ個の画素からなる本発明による液晶表示装置の第４の実施例の動作原理について説明する。ここで、ｉ列、ｊ行の画素を画素（ｉ，ｊ）、画素（ｉ，ｊ）のサンプリングコンデンサに書き込む表示データ信号電圧をＶ（ｉ，ｊ）と定義する。ここで、Ｖ（ｉ，ｊ）は図６に示す電圧レベルＶＤＨかＶＤＬのいずれかである。
【００８６】
液晶表示装置は、書き込み期間、保持期間、上書き期間の３つの期間によりを駆動される。表示が切り替わった場合には、書き込み期間、保持期間、上書き期間、保持期間、上書き期間…の順に駆動する。表示が変わらない場合は、保持期間、上書き期間を順に繰り返す。表示が切り替わった際にのみ書き込み期間を用いる。
書き込み期間中および上書き期間中、対向電極の電圧ＶＣは、共通電極の電圧ＶＣＯＭと等しくなり、液晶には電圧は印加されない（ＶＬＣ＝０）。
【００８７】
クロック信号１に応じて、シフトレジスタからは信号電極を順次選択する信号が出力される。表示データ信号はクロック信号１に同期しており、ｉ番目の信号電極が選択されているときに表示データ信号Ｖ（ｉ，ｊ）が出力される。したがって、表示データ信号Ｖ（ｉ，ｊ）は表示データ信号サンプリングＴＦＴによって、所定の信号電極に取り込まれ、表示データ信号ＶＤ（ｉ）＝Ｖ（ｉ，ｊ）（ｉ＝１〜Ｎ）が順次出力される。表示がＯＮの画素（ｉ′，ｊ）に接続された信号電極にはＶＤ（ｉ′）＝Ｖ（ｉ′，ｊ）＝ＶＤＨが、表示がＯＦＦの画素（ｉ^〃，ｊ）に接続された信号電極にはＶＤ（ｉ^〃）＝Ｖ（ｉ^〃，ｊ）＝ＶＤＬが出力される。この時、走査線選択回路はクロック信号２に応じて、走査電極を選択し、ＶＧ（ｊ）＝ＶＧＨを出力する。（他の走査電極の電圧はＶＧＬである。）すなわち、走査電極にサンプリングコンデンサのしきい値以上の電圧を印加する。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴは接続された信号電極の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサにその電圧ＶＤ（ｉ）＝Ｖ（ｉ，ｊ）を保持する。以上の動作を走査電極の本数であるＮ回繰り返し、すべての画素の表示データ保持回路のデータが書き換わり、書込み期間は終了する。
【００８８】
続いて、クロック信号１、表示データ信号、クロック信号２は動作を停止し、対向電極には交流電圧ＶＣが印加される（保持期間）。この保持期間中サンプリングコンデンサに保持された電圧ＶＭはサンプリングＴＦＴのリーク等によって変動するが、表示がＯＮの画素に書込まれた電圧ＶＤＨは、保持期間中を通して、スイッチングＴＦＴをＯＮとするのに必要な電圧ＶＭＨ以上であり、表示がＯＦＦの画素に書込まれた電圧ＶＤＬは、保持期間中を通して、スイッチングＴＦＴをＯＦＦとするのに必要な電圧ＶＭＬ以下になるように保持期間の長さは設定されている。したがって、保持期間中、表示がＯＮの画素のスイッチングＴＦＴは接続状態（ＯＮ状態）であり、表示がＯＦＦの画素のスイッチングＴＦＴは非接続状態（ＯＦＦ状態）である。したがって、図１３に示すように、表示がＯＮの画素の表示電極の電圧ＶＳ（ｉ，ｊ）は共通電極の電圧ＶＣＯＭと等しく（実線）、表示がＯＦＦの画素のＶＳは対向電極の電圧ＶＣと等しい（破線）。液晶に印加される電圧ＶＬＣ（ｉ，ｊ）＝ＶＣ−ＶＳ（ｉ，ｊ）であるから、表示がＯＮの画素の液晶には振幅Ｖ０の交流電圧が印加され（実線）、表示がＯＦＦの画素の液晶には電圧は印加されない（破線）。
【００８９】
続く、上書き期間ではリークによって変化したサンプリングコンデンサに蓄えられた電圧を再度書込むが、第１、第２、第３の実施例とは異なり、対向電極の電圧を共通電極の電圧と同じにする。すなわち、液晶には電圧を印加しない。信号電極にはＶＤ（ｉ）＝Ｖ（ｉ，ｊ）（ｉ＝１〜Ｎ）が順次出力される。走査線選択回路はクロック信号２に応じて、走査電極を選択し、ＶＧ（ｊ）＝ＶＧＨを出力する。（他の走査電極の電圧はＶＧＬである。）すなわち、走査電極にサンプリングコンデンサのしきい値以上の電圧を印加する。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴは接続された信号電極の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサにその電圧ＶＤ（ｉ）＝Ｖ（ｉ，ｊ）を保持する。書き込み期間にはこの動作を走査電極の本数分Ｎ回繰り返しすべての画素のサンプリングコンデンサにＶ（ｉ，ｊ）を書き込んだが、上書き期間にはＮ本を分割して書き込む。例えば、１回目の上書き期間では１〜ｋ行までの画素のサンプリングコンデンサに上書きした後、クロック信号１、クロック信号２を停止し、保持期間を設ける。続く２回目の上書き期間ではｋ＋１〜２ｋまでの画素のサンプリングコンデンサに上書きする。その後、保持期間と上書き期間を繰り返し、複数の上書き期間を用いてすべての画素のサンプリングコンデンサを上書きする。
【００９０】
上書き期間には液晶に交流電圧が印加されていないため、先述の直流電圧が液晶に印加される誤動作や、前記前行データによる誤動作は起こらない。
【００９１】
上書き期間が長いと、液晶に電圧が印加されない時間が長くなり、液晶に印加される実効電圧が低下することによるコントラストの低下や、液晶に間欠的に電圧が印加されることによるフリッカの問題が生じるが、保持期間に比べ十分短く取れば実効電圧の低下はわずかであり、コントラストの低下は問題とならない。また、例えば、上書き期間を１ｍｓ程度と液晶の応答時間に比べて十分に短くすればフリッカも生じない。しかしながら、しかしながら、上書き期間を短くするためには１回の上書き期間に書き換える行数を減らす必要がある。その結果、１画素として見た場合、一度上書きされてから次に上書きされるまでの時間が非常に長くなってしまう。そのため、表示データ保持回路のリークを非常に小さく抑える必要がある。すなわち、高い性能のサンプリングＴＦＴを用いなければならない。第１の実施例に用いたサンプリングＴＦＴにて同等の動作を行うためには、以下に述べるように保持期間と上書き期間の割合を第１の実施例と同じにすればよい。例えば、第１の実施例において、保持期間１００ｍｓ、上書き期間１００ｍｓで動作できたならば、本実施例においては、保持期間１ｍｓ、上書き期間１ｍｓとし、１００回の上書き期間ですべての画素のサンプリングコンデンサの電圧を上書きするようにすればよい。こうすれば、いずれの場合も、１画素を見た場合、２００ｍｓに一度上書きされることになり、同じ性能のサンプリングＴＦＴで動作させることが可能である。
【００９２】
本実施例の場合、上書き期間には液晶に交流電圧が印加されないため、実効電圧は半分に低下するが、対向電極に印加する交流電圧の振幅値を２倍にしておけば同じ表示が可能である。
以上のように本実施例を用いることによって、小さい回路規模で低消費電力かつ表示の切り替えが高速な液晶表示装置が実現できる。
【００９３】
（実施例５）
図１４は本発明による液晶表示装置の第５の実施例のブロック図である。
【００９４】
表示部１の構成は第１の実施例と同じである。信号データ書き込み回路は、アドレスデータ信号を復号し、アドレスデータ信号に対応する信号電極を選択するデコーダ回路、デコーダ回路の出力とリセット信号１のＯＲ信号を出力するＯＲ回路１０２、ＯＲ回路１０２の出力に応じてドレイン信号をサンプリングし、信号電極に出力するドレイン信号サンプリングＴＦＴ１０５からなる。走査線選択回路はクロック信号２に応じて出力するシフトレジスタ、シフトレジスタの出力とリセット信号１の反転信号のＡＮＤ信号ＶＧ’（ｊ）を出力するＡＮＤ回路１０４、ＡＮＤ回路１０４の出力とリセット信号２のＯＲ信号を出力するＯＲ回路１０３からなる。
【００９５】
共通電極８は、行ごとに共通に走査電極３と並行して配置され、さらに相互に接続して全画素を共通に接続されており、共通電極駆動回路により電圧ＶＣＯＭが印加される。液晶を挟んでＴＦＴ基板上の表示電極７に対向して設けた対向基板上の対向電極９は、対向電極駆動回路により電圧ＶＣが印加される。対向基板の外に図示していないが、位相板及び偏光板を配置して反射型液晶表示装置が構成される。本実施例においては、液晶に電圧が印加されている状態で黒表示、無印加の状態で白表示になるように、位相板としてλ／４波長板を用い、位相板の光学軸と偏光板の吸収軸が４５°になるように設定した。
【００９６】
図１５に示す駆動波形を用いて、縦Ｎ×横Ｍ個の画素からなる本発明による液晶表示装置の第５の実施例の動作原理について説明する。ここで、ｉ列、ｊ行の画素を画素（ｉ，ｊ）、画素（ｉ，ｊ）のサンプリングコンデンサに書き込む表示データ信号電圧をＶ（ｉ，ｊ）と定義する。ここで、Ｖ（ｉ，ｊ）は図６に示す電圧レベルＶＤＨかＶＤＬのいずれかである。
【００９７】
液晶表示装置は、リセット期間、書き込み期間、保持期間、上書き期間の４つの期間によりを駆動される。表示が切り替わった場合には、リセット期間、書き込み期間、保持期間、上書き期間、保持期間、上書き期間…の順に駆動する。表示が変わらない場合は、保持期間、上書き期間を順に繰り返す。表示が切り替わった際にのみリセット期間と書き込み期間を用いる。
【００９８】
リセット期間中には、リセット信号１及びリセット信号２がハイレベルとなる。このとき、ＯＲ回路１０２、ＯＲ回路１０３の出力はシフトレジスタの状態等にかかわらず、ハイレベルとなる。ＯＲ回路１０２の出力がハイレベルであるため、ドレイン信号がドレイン信号サンプリングＴＦＴ１０５を通してすべての信号電極に書き込まれる。また、ＯＲ回路１０３の出力がハイレベルであるため、すべての走査電極の電圧はＶＧ（ｊ）＝ＶＧＨとなり、信号電極のドレイン信号はすべての画素のサンプリングコンデンサに書き込まれる。ドレイン信号はリセット期間中、一旦ＶＤＨとなった後ＶＤＬとなるため、すべての画素のスイッチングＴＦＴは一旦ＯＮになった後、ＯＦＦになる。リセット期間中、対向電極の電圧ＶＣは共通電極の電圧ＶＣＯＭと等しくしてあるため、表示電極７は電圧がＶＣＯＭとなった後、フローティングになり、電圧ＶＣＯＭを保持する。
【００９９】
その後に続く書き込み期間では、対向電極に交流電圧を印加しながら、表示に応じた電圧Ｖ（ｉ，ｊ）を画素（ｉ，ｊ）のサンプリングコンデンサに書き込んでいく。リセット期間において、すべてのサンプリングコンデンサにはＶ（ｉ，ｊ）＝ＶＤＬが保持されているので、アドレスデータ信号として、Ｖ（ｉ，ｊ）＝ＶＤＨを書き込む画素の列ｉのアドレスを入力し、ＶＤＨを書き込む画素のサンプリングコンデンサの電圧のみを書き換える。これによって、書き込み期間は短縮される。
【０１００】
書き込み期間中、ＶＤＨを書き込む画素のアドレスｉに対応したアドレスデータ信号が順次入力され、デコーダ回路によってｉ番目の信号電極を選択する信号が出力される。ドレイン信号電圧はｊ行目のアドレスデータ信号が送られている間ＶＤＨであり、デコーダ回路で選択された信号電極には、ドレイン信号サンプリングＴＦＴ１０５によってＶＤＨが順次出力される。その他の信号電極には初期のＶＤＬが保持される。以上の動作をｊ行目の画素のうちＶＤＨを書き込む画素の数ｍ（ｊ）回繰り返した後、アドレスデータ信号は停止し、信号電極の電圧は一定時間保持される。その後、リセット信号１がハイレベルとなり、ドレイン信号サンプリングＴＦＴ１０５を介して、すべての信号電極にドレイン信号を書き込む。（水平リセット期間と定義する。）このとき、ドレイン信号はＶＤＬとし、すべての信号電極にＶＤＬを書き込む。以上の期間を水平期間と定義する。この場合の水平期間はｍ（ｊ）に応じて変化する。
【０１０１】
水平期間中、走査線選択回路のシフトレジスタは、水平期間に同期したクロック信号２に応じて、走査電極を選択するためにＶＧ´（ｊ）にハイレベルを出力する。走査電極には、リセット信号１の反転レベルとＶＧ´（ｊ）のＡＮＤ信号が出力されるので、水平期間中リセット信号がローレベルの期間のみ、ＶＧ（ｊ）＝ＶＧＨが出力される。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴは接続された信号電極の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサにその電圧を保持する。水平リセット期間中、ＶＧ（ｊ）＝ＶＧＬとなり、接続されたサンプリングＴＦＴはＯＦＦ状態となるため、サンプリングコンデンサには信号電極の電圧ＶＤＬが書込まれることなく、表示に応じたＶＤ（ｉ）が保持される。以上の水平期間を走査電極の本数であるＮ回繰り返すことにより、すべての画素の表示データ保持回路のデータが書き換わり、書込み期間は終了する。
【０１０２】
第２の実施例の場合と同様に、本実施例でも各水平期間の最後に強制的にすべての信号電極の電圧をＶＤＬとしてあるため、前記前行データによる誤動作は起こらない。
【０１０３】
続いて、ドレイン信号、アドレスデータ信号、クロック信号２、リセット信号１、リセット信号２は動作を停止し、対向電極には引き続き交流電圧ＶＣが印加される（保持期間）。この保持期間中サンプリングコンデンサに保持された電圧ＶＭはサンプリングＴＦＴのリーク等によって変動するが、表示がＯＮの画素に書込まれた電圧ＶＤＨは保持期間中を通してＶＭＨ以上であり、表示がＯＦＦの画素に書込まれた電圧ＶＤＬは保持期間中を通してＶＭＬ以下になるように保持期間の長さは設定されている。したがって、保持期間中、表示がＯＮの画素のスイッチングＴＦＴは接続状態（ＯＮ状態）であり、表示がＯＦＦの画素のスイッチングＴＦＴは非接続状態（ＯＦＦ状態）である。したがって、図１５に示すように、表示がＯＮの画素の表示電極の電圧ＶＳは共通電極の電圧ＶＣＯＭと等しく（実線）、表示がＯＦＦの画素のＶＳは対向電極の電圧ＶＣと等しい（破線）。液晶に印加される電圧ＶＬＣ＝ＶＣ−ＶＳであるから、表示がＯＮの画素の液晶には振幅Ｖ０の交流電圧が印加され（実線）、表示がＯＦＦの画素の液晶には電圧は印加されない（破線）。
【０１０４】
続く、上書き期間の動作は書き込み期間と同じである。第２の実施例と同様に、上書き期間には、書き込み期間と異なり、前記前行データによる誤動作が起こるが非常に短い期間であるために表示には影響しない。上書き期間において、ｊ番目の水平期間にてｊ行目の画素のサンプリングコンデンサに表示データ信号Ｖ（ｉ，ｊ）＝ＶＤＨを上書きする際、ｊ番目の走査電極の電圧がＶＧＨとなるときに信号電極には（ｊ−１）番目の水平リセット期間に書き込まれた電圧ＶＧＬが残っている。上書き期間の前にはサンプリングコンデンサにＶＭＨ以上の電圧が保持されているため、ｊ番目の走査電極の電圧がＶＧＨになった瞬間スイッチングＴＦＴは、対向電極に交流電圧が印加されている状態で、ＯＮ状態からＯＦＦ状態となるため、先述のように液晶に直流電圧が印加されてしまう。しかしながら、この場合、すぐにまたＶ（ｉ，ｊ）＝ＶＤＨが書き込まれ、スイッチングＴＦＴはＯＮ状態となるため、液晶に直流電圧が印加されている状態は非常に短く表示には影響しない。
【０１０５】
本実施例において、書き込み期間および上書き期間の水平期間において、ＶＤＨを書き込む画素の数ｍ（ｊ）本の信号電極にＶＤＨを出力した後、この電圧を一定期間保持してから、走査電極の電圧をＶＧＬとし、リセット信号１をハイレベルにしたが、ｍ（ｊ）本の信号電極にＶＤＨを出力した後、直ちに走査電極の電圧をＶＧＬとしリセット信号１をハイレベルにしても動作は可能である。しかしながら、この場合は、ｍ（ｊ）番目の信号電極にＶＤＨが印加される期間は非常に短くなってしまうためサンプリングＴＦＴに高い性能が要求される。本実施例のように、ｍ（ｊ）番目の信号電極にＶＤＨを印加した後も走査電極の電圧をＶＧＨにしたままでしばらく保持し、サンプリングコンデンサへの書き込み時間を長くすれば、性能の低いＴＦＴを用いても動作が可能である。
【０１０６】
以上のように本発明による液晶表示装置の第５の実施例を用いれば、書込み時間が短縮でき、表示が現れ終わるまでの時間を短縮させることが可能であり、消費電力も低減できる。
【０１０７】
前記第２あるいは第３の実施例では、表示が切り替わった際に新しい表示が現れ始めるまでの時間をほとんど０にすることができるが、すべての表示が現れ終わるのは全画素のサンプリングコンデンサに表示データ信号Ｖ（ｉ，ｊ）が書き込まれたときであるので、画素数が多くなれば、すべての表示が現れ終わるまでに長い時間がかかってしまう。また、画素数が多くなると書込み時間が長くなる。本発明の対象とする液晶表示装置では書込み時間に多くの電力を消費するため、画素数が多くなると消費電力は増大してしまう。
【０１０８】
これに対して、本実施例を用いることによって、高精細で低消費電力かつ表示が切り替わったとき高速に表示することが可能な液晶表示装置が実現できる。
【０１０９】
（実施例６）
図１６は、本発明による液晶表示装置の第６の実施例の走査線選択回路のブロック図である。ＴＦＴ基板上に形成した表示部１及び信号データ書込み回路は第２の実施例と同じである。
【０１１０】
走査線選択回路はクロック信号２に応じてＶＧ´（ｊ）を出力するシフトレジスタ、シフトレジスタの出力ＶＧ´（ｊ）とリセット信号１の反転信号のＡＮＤ信号を出力するＡＮＤ回路１０４と、ｋ番ごとの（ｍｋ＋１）番目のシフトレジスタの出力ＶＧ´（ｍｋ＋１）（ｍ＝０、１、２、…）とリセット信号２のＡＮＤ信号を出力するＡＮＤ回路１０６と、ｊ＝ｍｋ＋１からｊ＝（ｍ＋１）ｋ行目（ｍ＝０、１、２、…）のＶＧ´（ｊ）が入力するＡＮＤ回路１０４の出力とＶＧ´（ｍｋ＋１）が入力するＡＮＤ回路１０６の出力のＯＲ信号を出力するＯＲ回路１０３からなる。
【０１１１】
共通電極８は、行ごとに共通に走査電極３と並行して配置され、さらに相互に接続して全画素を共通に接続されており、共通電極駆動回路により電圧ＶＣＯＭが印加される。液晶を挟んでＴＦＴ基板上の表示電極７に対向して設けた対向基板上の対向電極９は、対向電極駆動回路により電圧ＶＣが印加される。対向基板の外に図示していないが、位相板及び偏光板を配置して反射型液晶表示装置が構成される。本実施例においては、液晶に電圧が印加されている状態で黒表示、無印加の状態で白表示になるように、位相板としてλ／４波長板を用い、位相板の光学軸と偏光板の吸収軸が４５°になるように設定した。
【０１１２】
図１７に示す駆動波形を用いて、Ｎ行×Ｍ列の画素からなる本発明による液晶表示装置の第６の実施例の動作原理について説明する。ここで、ｉ列、ｊ行の画素を画素（ｉ，ｊ）、画素（ｉ，ｊ）のサンプリングコンデンサに書き込む表示データ信号電圧をＶ（ｉ，ｊ）と定義する。ここで、Ｖ（ｉ，ｊ）は図６に示す電圧レベルＶＤＨかＶＤＬのいずれかである。
【０１１３】
書き込み期間、保持期間の２つの期間にて液晶表示装置を駆動する。表示が切り替わった場合には、書き込み期間、保持期間、上書き期間、保持期間、…の順に駆動する。表示が変わらない場合は、書き込み期間と保持期間を交互にに繰り返す。なお、書き込み期間と上書き期間に関しては、今までの実施例のような、書き込み期間と上書き期間の区別はなく、表示が切り替わりサンプリングコンデンサの電圧が書き換わる場合も、リークによって減少した電圧を補充する場合も同じ書き込み期間の駆動波形を印加する。
【０１１４】
書き込み期間は複数の前記ｍ個のサブ期間に分割され、一つのサブ期間中にｋ行の画素のサンプリングコンデンサに電圧を取り込む。このサブ期間をｍ回繰り返し、ｍ×ｋ＝Ｎ行すべての行のサンプリングコンデンサに電圧を取り込む。サブ期間は第１から第ｋまでのｋ個の水平期間からなる。
【０１１５】
第１の水平期間はリセット期間とデータ書き込み期間からなる。リセット期間中には、リセット信号１及びリセット信号２がハイレベルとなる。リセット信号１がハイレベルなので、ＯＲ回路１０２の出力は信号データ書き込み回路のシフトレジスタの状態にかかわらず、ハイレベルとなる。ＯＲ回路１０２の出力がハイレベルであるため、表示データ信号が表示データサンプリングＴＦＴ１０１を通してすべての信号電極に書き込まれる。一方、リセット信号２がハイレベルなので、走査選択回路のｊ＝ｍｋ＋１からｊ＝（ｍ＋１）ｋ行目（ｍ＝０、１、２、…）の出力電圧ＶＧ（ｊ）は、シフトレジスタの出力ＶＧ´（ｋ＋１）がハイレベルの場合のみハイレベルとなる。したがって、この時すべての信号電極に書き込まれた表示データ信号が、ｍｋ＋１行目から（ｍ＋１）ｋ行目のサンプリングコンデンサに書き込まれる。表示データ信号はリセット期間中、一旦ＶＤＨとなった後ＶＤＬとなるため、ｍｋ＋１行目から（ｍ＋１）ｋ行目の画素のスイッチングＴＦＴは一旦ＯＮになった後ＯＦＦになり、リセットされる。リセット期間中、対向電極の電圧ＶＣは共通電極の電圧ＶＣＯＭと等しくしてあるため、表示電極７は電圧がＶＣＯＭとなった後、フローティングになり、電圧ＶＣＯＭを保持する。第２の実施例においては、すべての行の画素のサンプリングコンデンサの電圧を同時にリセットしたが、以上のように本実施例においては、ｋ行毎にｍ回に分けてリセットする。
【０１１６】
その後に続くデータ書き込み期間では、対向電極に交流電圧を印加しながら、表示に応じた電圧Ｖ（ｉ，ｊ）をｍｋ＋１行目の画素（ｉ，ｊ）のサンプリングコンデンサに書き込んでいくが、この際、ｍｋ＋１行目の画素のスイッチングＴＦＴの状態はリセット期間においてＯＦＦにしてあるため、図７を用いて説明した直流電圧が液晶に印加される状況であるＯＮからＯＦＦへの変化は起こらない。
【０１１７】
データ書き込み期間では、クロック信号１に応じて、シフトレジスタからは信号電極を順次選択する信号が出力される。表示データ信号はクロック信号１に同期しており、所定の信号電極が選択されているときに対応する表示データ信号Ｖ（ｉ，ｊ）が出力される。したがって、表示データ信号ＶＤ（ｉ）（ｉ＝１〜Ｎ）は表示データ信号サンプリングＴＦＴ１０１によって、所定の信号電極に順次出力される。表示がＯＮの画素（ｉ′，ｊ）に接続された信号電極にはＶＤ（ｉ′）＝ＶＤＨが、表示がＯＦＦの画素（ｉ^〃，ｊ）に接続された信号電極にはＶＤ（ｉ^〃）＝ＶＤＬが出力される（図６参照）。以上の動作をＭ回繰り返し、データ書き込み期間が終了する。
【０１１８】
第２から第ｋの水平期間は、水平リセット期間とデータ書き込み期間からなる。水平リセット期間では、リセット信号１がハイレベルとなり、表示データ信号サンプリングＴＦＴ１０１を介して、すべての信号電極に表示データ信号を書き込む。このとき、表示データ信号はローレベル（ＶＤＬ）とし、すべての信号電極にＶＤＬを書き込む。水平リセット期間ではリセット期間とは異なりリセット信号２がローレベルなので、走査電極の電圧ＶＧ（ｊ）＝ＶＧＬとなり、信号電極に書き込まれたＶＤＬはサンプリングコンデンサには書き込まれない。その後、第１の水平期間同様にデータ書き込み期間にて１行分の表示データが信号電極に書き込まれる。
【０１１９】
水平期間中、走査線選択回路のシフトレジスタは、水平期間に同期したクロック信号２に応じて、走査電極を選択するためにＶＧ´（ｊ）にハイレベルを出力する。（ｊ＝ｍｋ＋ｊ´、ｍ＝０、１、２、…，ｊ´＝１、２、…ｋ。）走査電極には、リセット信号１の反転信号とＶＧ´（ｊ）のＡＮＤ信号と、シフトレジスタの出力ＶＧ´（ｍｋ＋１）とリセット信号２のＡＮＤ信号とのＯＲ信号が出力されるので、ｊ＝ｍｋ＋ｊ´行目の走査電極には、リセット信号２がハイレベルかつシフトレジスタの出力ＶＧ´（ｍｋ＋１）がハイレベルとなる第１の水平期間のリセット期間と、リセット信号１がローレベルかつ、シフトレジスタの出力ＶＧ´（ｍｋ＋ｊ´）がハイレベルとなる第ｊ´番目の水平期間のデータ書き込み期間にのみＶＧ（ｊ）＝ＶＧＨが出力される。接続された走査電極の電圧ＶＧ（ｊ）がＶＧＨとなった画素（ｉ，ｊ）のサンプリングＴＦＴは接続された信号電極の電圧ＶＤ（ｉ）を取り込み、サンプリングコンデンサにその電圧を保持する。水平リセット期間ではＶＧ（ｊ）＝ＶＧＬなので、接続されたサンプリングＴＦＴはＯＦＦ状態となり、サンプリングコンデンサ１１には水平リセット期間中の信号電極の電圧ＶＤＬは書込まれずに表示に応じたＶＤ（ｉ）が保持される。
【０１２０】
以上のように、第２の実施例と同様に、走査電極にＶＧＨが出力される前にすべての信号電極の電圧をＶＤＬにする水平リセット期間を設けることによって前記前行データによる誤動作を防ぐことができる。
【０１２１】
保持期間では、クロック信号１、表示データ信号、クロック信号２、リセット信号１、リセット信号２は動作を停止し、対向電極には引き続き交流電圧ＶＣが印加される。
【０１２２】
既に述べた他の実施例では、対向電極に交流電圧を印加した状態で、スイッチングＴＦＴをＯＮ状態からＯＦＦ状態にスイッチングすることを避ける駆動方法を採用することによって、液晶に不要な直流電圧が印加されることによる画質の劣化を防いだ。しかしながら、表示がＯＦＦの画素に、なんらかの影響で、液晶に直流電圧が印加されてしまった場合、表示がＯＦＦである限りスイッチングＴＦＴはＯＦＦ状態であり続け、液晶に印加された直流電圧は急速には減少しない。このような状況は、例えばディスプレイのスイッチを入れた際に起こりうる。
【０１２３】
本実施例では、表示にかかわらず、書き込み期間に１回、対向電極の電圧と共通電極の電圧を一致した状態で、スイッチングＴＦＴがＯＮ状態となり画素電極と共通電極が接続される。したがって、前述のように液晶層に直流電圧が印加されても、１回の書き込み期間中に消失してしまい問題とはならない。
【０１２４】
液晶の駆動周波数は、フリッカの問題を考えると６０Ｈｚ以上が望ましい。
本実施例では、サブ期間毎に対向電極の電圧ＶＣの極性が反転するため、液晶を６０Ｈｚ以上で駆動するためには、サブ期間が１６．６ｍｓ以下であることが望ましい。
【０１２５】
【発明の効果】
本発明によれば、画素電極をフローティングにして表示する方式のものにおいて、低消費電力かつ表示の切り替えが高速な液晶表示装置及びその駆動方法を実現することができる。
また、画素電極をフローティングにして表示する方式のものにおいて、簡単な回路構成でも、低消費電力かつ表示の切り替えが高速な液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示すブロック図。
【図２】図１の画素部の回路構成を示す図。
【図３】図２に示す画素のマスクパターンを示す図。
【図４】図３に示す画素の断面図。
【図５】本発明の第１の実施例の駆動波形を示す図。
【図６】図５の駆動波形の電圧レベルを示す図。
【図７】本発明の実施例と比較例の電圧波形を示す図。
【図８】本発明の第２の実施例の構成を示すブロック図。
【図９】本発明の第２の実施例の駆動波形を示す図。
【図１０】本発明の第３の実施例の構成を示すブロック図。
【図１１】本発明の第３の実施例の駆動波形を示す図。
【図１２】本発明の第４の実施例の構成を示すブロック図。
【図１３】本発明の第４の実施例の駆動波形を示す図。
【図１４】本発明の第５の実施例の構成を示すブロック図。
【図１５】本発明の第５の実施例の駆動波形を示す図。
【図１６】本発明の第６の実施例の走査線選択回路のブロック図である。
【図１７】本発明の第６の実施例の駆動波形を示す図。
【符号の説明】
１…表示部、２…画素部、３…走査電極、４…信号電極、５…表示データ保持回路、６…スイッチングＴＦＴ、７…表示電極、８…共通電極、９…対向電極、１０…サンプリングＴＦＴ、１１…サンプリングコンデンサ、５０…島状シリコン、５１…ゲート絶縁膜、５２…ゲート電極、５３…下部電極、５４ａ…ドレイン電極、５４ｂ…ソース電極、５５…ＴＦＴ保護膜、５６…上部電極、５７…接続部、５８…接続部、６１…絶縁層、６２…凹凸形状層、１０１…表示データ信号サンプリングＴＦＴ、１０２…ＯＲ回路、１０３…ＯＲ回路、１０４…ＡＮＤ回路、１０５…ドレイン信号サンプリングＴＦＴ、１０６…ＡＮＤ回路

Claims (16)

1. 表示データ保持回路と共通電極と表示電極に接続され、前記表示データ保持回路に保持された電圧に応じて前記共通電極と前記表示電極の接続を制御するスイッチング素子と、前記表示電極に対向して設けられ前記共通電極の電圧に対して振動する交流電圧が印加される対向電極とを備え、該スイッチング素子が表示電極と共通電極を接続する時に交流電圧が液晶層に印加され、前記スイッチング素子が前記表示電極と前記共通電極の接続を開放する時に前記液晶層に電圧が印加されないことを利用して表示を行う液晶表示装置において、
   前記対向電極に印加する交流電圧を停止し、前記対向電極の電圧と前記表示電極の電圧と前記共通電極の電圧とを実質的に等しくした状態で、前記スイッチング素子を、前記表示電極と前記共通電極を接続する状態から前記表示電極と前記共通電極の接続を開放する状態へ変化させることを特徴とする液晶表示装置。
2. 少なくとも一方が透明な一対の基板と、前記一対の基板間に挟持された液晶層と、前記一対の基板の一方の基板に設けられた複数の走査電極と、前記複数の走査電極に交差する複数の信号電極と、
   前記一方の基板の前記複数の走査電極と前記複数の信号電極の交差部に設けられ対応する走査電極と信号電極とに接続され、前記対応する走査電極の電圧に応じて表示に対応した信号電極の電圧を取り込み保持する表示データ保持回路と、前記表示データ保持回路と共通電極と表示電極に接続され、前記表示データ保持回路に保持された電圧に応じて、前記共通電極と前記表示電極の接続を制御するスイッチング素子と、
   前記表示電極に対向して前記一対の基板の他方の基板に設けられ、前記共通電極の電圧に対して振動する交流電圧が印加される対向電極とを有し、
   前記スイッチング素子が前記表示電極と前記共通電極を接続する時に前記交流電圧が前記液晶層に印加され、前記スイッチング素子が前記表示電極と前記共通電極の接続を開放する時に前記液晶層に電圧が印加されないことを用いて表示を行う液晶表示装置において、
   表示が切り替わった際に、
   前記対向電極に印加する交流電圧を停止し、前記対向電極の電圧を前記共通電極の電圧と実質的に同一にした状態で、すべての前記表示電極の電圧を前記共通電極の電圧と実質的に同一にして前記液晶層に電圧が印加されないようにした状態で、前記表示データ保持回路に保持された電圧を書き換えた後、前記対向電極に前記交流電圧を印加することを特徴とする液晶表示装置。
3. 請求項２記載の液晶表示装置であって、前記表示データ保持回路に表示に応じた電圧を書込む書込み期間と、前記対向電極に前記交流電圧を印加した状態で前記表示データ保持回路の状態を保持する期間と、前記書込まれた表示データを上書きする上書き期間とを順次繰り返して駆動するものにおいて、
   前記書込み期間及び前記上書き期間に、前記対向電極の電圧を前記共通電極の電圧と実質的に同一にした状態で、すべての前記表示電極の電圧を前記共通電極の電圧と実質的に同一にして前記液晶層に電圧が印加されないようにした状態で、前記表示データ保持回路に表示に応じた電圧を書込むことを特徴とする液晶表示装置。
4. 少なくとも一方が透明な一対の基板と、前記一対の基板間に挟持された液晶層と、前記一対の基板の一方の基板に設けられた複数の走査電極と、前記複数の走査電極に交差する複数の信号電極と、
   前記一方の基板の前記複数の走査電極と前記複数の信号電極の交差部において対応する走査電極と信号電極とに接続され、前記対応する走査電極の電圧に応じて表示に対応した信号電極の電圧を取り込み保持する表示データ保持回路と、
   前記表示データ保持回路と共通電極と表示電極に接続され、前記表示データ保持回路に保持された電圧に応じて前記共通電極と前記表示電極の接続を制御するスイッチング素子と、
   前記表示電極に対向して前記一対の基板の他方の基板に設けられ、前記共通電極の電圧に対して振動する交流電圧が印加される対向電極とを有し、
   前記スイッチング素子が前記表示電極と前記共通電極を接続する時に前記交流電圧が前記液晶層に印加され、前記スイッチング素子が前記表示電極と前記共通電極の接続を開放する時に前記液晶層に電圧が印加されないことを用いて表示を行う液晶表示装置において、
   表示が切り替わった際に、
   前記対向電極に印加する交流電圧を停止し、前記対向電極の電圧を前記共通電極の電圧と実質的に同一にした状態で、すべての前記表示電極の電圧を前記共通電極の電圧と実質的に同一にして前記液晶層に電圧が印加されないようにした後、前記表示電極と前記共通電極の接続を開放し、その後で、前記対向電極に前記交流電圧を印加した状態で、前記表示データ保持回路に保持された電圧を書き換えることを特徴とする液晶表示装置。
5. 請求項４記載の液晶表示装置であって、前記表示データ保持回路に表示に応じた電圧を書込む書込み期間と、前記対向電極に前記交流電圧を印加した状態で前記表示データ保持回路の状態を保持する期間と、前記書込まれた表示データを上書きする上書き期間とを順次繰り返して駆動するものにおいて、
   前記書込み期間及び前記上書き期間に、
   前記対向電極の電圧を前記共通電極の電圧と同一にした状態で、前記少なくとも1行の画素領域の前記表示電極の電圧を前記共通電極の電圧と同一にして前記液晶層に電圧が印加されないようにした後、前記少なくとも1行の画素領域の前記表示電極と前記共通電極の接続を開放し、その後で、前記対向電極に、前記共通電極の電圧に対して振動する交流電圧を印加した状態で、前記少なくとも1行の画素領域の前記表示データ保持回路に電圧を書込むことを特徴とする液晶表示装置。
6. 請求項２、４、または５に記載の液晶表示装置において、
   前記信号データ保持回路に電圧を書込む際に、対応する前記走査電極にパルス電圧が印加されるのに同期して、前記信号電極の電圧を一斉に変化させることを特徴とする液晶表示装置。
7. 請求項２、４、または５に記載の液晶表示装置において、
   前記信号データ保持回路に電圧を書込む際に、
   前記信号電極の電圧が、１行の画素の前記信号データ保持回路に取り込まれた後、前記１行の画素の前記信号データ保持回路を前記信号電極から電圧を取り込まない状態にした上で、すべての前記信号電極に、前記スイッチング素子の状態を前記表示電極と前記共通電極の接続を解放する状態にするリセット電圧を印加することを特徴とする液晶表示装置。
8. 請求項２、４、または５に記載の液晶表示装置において、
   前記信号データ保持回路に電圧を書込む際に、
   前記信号データ保持回路が前記信号電極の電圧を取り込まない状態で、前記信号電極の電圧が、１行の画素の前記信号データ保持回路に書込む電圧にすべて書き換わった後、前記１行の画素の前記信号データ保持回路が前記信号電極の電圧を取り込むことを特徴とする液晶表示装置。
9. 請求項７に記載の液晶表示装置において、
   前記信号電極に表示に応じた電圧を印加する際に、
   前記スイッチング素子の状態を、前記表示電極と前記共通電極とを接続させる状態にする画素に接続された前記信号電極にのみ電圧を書込み、前記表示電極と前記共通電極との接続を解放させる状態にする画素に接続された前記信号電極には電圧を書込まず、前記リセット電圧を保持することを特徴とする液晶表示装置。
10. 請求項４または５に記載の液晶表示装置において、
    前記信号電極に電圧を印加する信号データ書込み回路が、シフトレジスタと、シフトレジスタの出力と第1のリセット信号のＯＲ信号を出力するＯＲ回路と、前記ＯＲ回路の出力に応じて表示データ信号をサンプリングし、前記信号電極に出力する薄膜トランジスタとを含み、前記走査電極に電圧を印加する走査線選択回路が、シフトレジスタと、前記シフトレジスタの出力と第２のリセット信号のＯＲ信号を出力するＯＲ回路とを含む、ことを特徴とする液晶表示装置。
11. 請求項７記載の液晶表示装置において、
    前記信号電極に電圧を印加する信号データ書込み回路が、シフトレジスタと、シフトレジスタの出力と第1のリセット信号のＯＲ信号を出力するＯＲ回路と、前記ＯＲ回路の出力に応じて表示データ信号をサンプリングし、前記信号電極に出力する薄膜トランジスタとを含み、
    前記走査電極に電圧を印加する走査線選択回路が、シフトレジスタと、前記シフトレジスタの出力と前記第１のリセット信号の反転信号のＡＮＤ信号を出力するＡＮＤ回路と、前記ＡＮＤ回路の出力と第2のリセット信号のＯＲ信号を出力するＯＲ回路とを含む、ことを特徴とする液晶表示装置。
12. 請求項８記載の液晶表示装置において、
    前記信号電極に電圧を印加する信号データ書込み回路が、シフトレジスタと、シフトレジスタの出力と第1のリセット信号のＯＲ信号を出力するＯＲ回路と、前記ＯＲ回路の出力に応じて表示データ信号をサンプリングし、前記信号電極に出力する薄膜トランジスタとを含み、
    前記走査電極に電圧を印加する走査線選択回路が、シフトレジスタと、前記シフトレジスタの出力とコントロール信号のＡＮＤ信号を出力するＡＮＤ回路と、前記ＡＮＤ回路の出力と第２のリセット信号のＯＲ信号を出力するＯＲ回路とを含む、ことを特徴とする液晶表示装置。
13. 請求項９記載の液晶表示装置において、
    前記信号電極に電圧を印加する信号データ書込み回路が、アドレスデータ信号を復号し、アドレスデータ信号に対応する信号電極を選択するデコーダ回路と、前記デコーダ回路の出力と第１のリセット信号のＯＲ信号を出力するＯＲ回路と、前記ＯＲ回路の出力に応じてドレイン信号をサンプリングし、信号電極に出力する薄膜トランジスタとを含み、
    前記走査電極に電圧を印加する走査線選択回路が、シフトレジスタと、シフトレジスタの出力と前記第1のリセット信号の反転信号のＡＮＤ信号を出力するAND回路と、前記AND回路の出力と第２のリセット信号のＯＲ信号を出力するＯＲ回路とを含む、ことを特徴とする液晶表示装置。
14. 請求項１ないし５のいずれかに記載の液晶表示装置において、
    前記表示電極が、光を反射する部材からなり、
    前記表示電極は絶縁膜を介して前記一対の基板の一方の基板上に設けられ、前記絶縁膜に設けたコンタクトホールを介して前記表示電極と前記スイッチング素子が接続されている、ことを特徴とする液晶表示装置。
15. 請求項１４記載の液晶表示装置において、
    前記表示データ保持回路、前記スイッチング素子、前記走査電極、及び、前記信号電極を、前記一対の基板の一方の基板上に、前記一対の基板の一方と前記表示電極の間に、前記表示電極と重ねて配置したことを特徴とする液晶表示装置。
16. 表示データ保持回路と共通電極と表示電極に接続され、前記表示データ保持回路に保持された電圧に応じて前記共通電極と前記表示電極の接続を制御するスイッチング素子と、前記表示電極に対向して設けられ前記共通電極の電圧に対して振動する交流電圧が印加される対向電極とを備えた液晶表示装置の駆動方法であって、該スイッチング素子が表示電極と共通電極を接続する時に交流電圧が液晶層に印加され、前記スイッチング素子が前記表示電極と前記共通電極の接続を開放する時に前記液晶層に電圧が印加されないことを利用して表示を行うものにおいて、
    前記対向電極に印加する交流電圧を停止し、該対向電極の電圧と前記表示電極の電圧と前記共通電極の電圧とを実質的に等しくした状態で、前記スイッチング素子を、前記表示電極と前記共通電極を接続する状態から前記表示電極と前記共通電極の接続を開放する状態へ変化させることを特徴とする液晶表示装置の駆動方法。

Images