KR19990044900A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR19990044900A
KR19990044900A KR1019980044629A KR19980044629A KR19990044900A KR 19990044900 A KR19990044900 A KR 19990044900A KR 1019980044629 A KR1019980044629 A KR 1019980044629A KR 19980044629 A KR19980044629 A KR 19980044629A KR 19990044900 A KR19990044900 A KR 19990044900A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chip
chip
circuit
carrier member
Prior art date
Application number
KR1019980044629A
Other languages
English (en)
Other versions
KR100368699B1 (ko
Inventor
준지 가시와다
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 사와무라 시코
Publication of KR19990044900A publication Critical patent/KR19990044900A/ko
Application granted granted Critical
Publication of KR100368699B1 publication Critical patent/KR100368699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dicing (AREA)

Abstract

반도체 장치(10)는 복수의 반도체 칩 부분(12)으로 전기회로기능을 분할하여, 이 복수의 반도체 칩 부분(12)을 단일의 캐리어 부재(11) 상에서 상호 접속함으로써 반도체 웨이퍼의 효율적인 이용 및 생산성을 향상시킬 수 있다.

Description

반도체 장치
본 발명은 반도체 기판에 집적회로를 조립함으로써 형성되는 반도체 장치에 관한 것이다.
반도체 칩의 제조에 있어서, 일반적으로 반도체 웨이퍼 상의 개개의 블록에 동일한 다수의 집적회로를 형성한 후에, 이들 블록이 분리되어, 이 개개의 블록만큼 다수의 반도체 칩이 동시에 효율적으로 형성된다.
1개의 반도체 웨이퍼로부터, 이러한 다수의 반도체 칩을 얻을 때, 각 개개의 반도체 칩의 면적이 커질수록, 한정된 면적의 반도체 웨이퍼로부터 얻을 수 있는 반도체 칩의 수가 적어진다. 또한, 결함부분이 발견된 반도체 칩은 폐기된다. 폐기된 반도체 칩의 면적이 클수록, 반도체 웨이퍼의 폐기면적이 증가하여, 생산성은 저하한다. 따라서, 반도체 웨이퍼의 효율적인 이용 및 생산성의 향상을 위해, 반도체 웨이퍼로부터 분리된 반도체 칩을 소형화하는 것이 바람직하다.
그러나, 이 반도체 칩의 소형화의 요망에도 불구하고, 반도체 칩을 내장하는 반도체 장치의 콤팩트화를 위해, 고밀도 반도체 칩의 사이즈가 증가되는 경향이 있다.
이러한 종류의 반도체 칩을 이용한 반도체 장치의 예로서는 일본국 특개평 제 05-235092호 공보에 개시된 반도체 장치가 있다.
이러한 종래기술에 의하면, 액정패널 구동용의 반도체 장치에서, 한 개의 캐리어 부재 상에 동일 기능을 갖는 다수의 액정패널 구동용 IC 칩을 연속적으로 배치하여, 동일 기능을 갖는 액정패널 구동용 IC 칩을 통해서 해당 IC칩의 제어신호를 도통시킴으로써, 캐리어 부재 상의 외부 접속단자수가 감소될 수 있고, 이에 따라, 실장면적의 감소에 의한 반도체 장치의 소형화가 가능해진다.
그러나, 이러한 종류의 반도체 장치에서, 더 소형화를 도모하기 위해서는, 액정패널에 대하여 각 IC칩 상의 출력단자수를 증가시킬 필요가 있고, 따라서, 각 IC칩의 출력단자가 배치되는 한 변의 연장부분 쪽으로 기울어 있기 때문에, 각 IC칩이 길어져서, 보다 슬림화하는 경향이 있다.
또한, 장치를 콤팩트화는 노력에 따른 문제는, 캐리어 부재 상의 IC칩에 어떠한 결함이라도 있으면, 캐리어 부재 상의 모든 IC 칩이 폐기되어야 한다는 것이다.
각 IC칩의 슬림화는 반도체 웨이퍼의 효율적인 이용 및 생산성의 향상을 저지한다. 그 이유는 다음과 같다. 거의 원형인 반도체 웨이퍼 상에 직사각형의 IC칩을 형성하기 때문에, 반도체 웨이퍼의 주변부에는 이용할 수 없는 영역이 남아 있다. 정방형의 IC칩과 비교하여, 이것과 동일 면적의 직사각형의 IC칩은 종횡비가 1로부터 멀어질수록, 즉 슬림화가 진행할수록, 이용할 수 없는 영역의 면적이 증가하게 된다.
따라서, 반도체 웨이퍼의 효율적인 이용 및 생산성의 향상을 가능하게 하는 반도체 장치를 제공할 수 있는 기술이 요망되고 있었다.
또한, 이 반도체 웨이퍼의 최대이용 및 생산성의 향상을 위해, IC칩의 출력단자와 캐리어 테이프 상의 단자를 접속하는 리이드 회로의 신뢰성을 높이고, 이에 따라 수율을 향상시키는 기술이 요구되고 있었다.
본 발명은 상기의 문제점을 해결하기 위해서 다음의 구성을 채용한다.
본 발명의 특징은 하나의 전기회로 기능을 복수의 반도체 칩으로 분할하고, 해당 복수의 반도체 칩을 서로 접속하여 단일의 캐리어 테이프 상에서 일체된 구조를 형성하는 것이다.
본 발명에 따른 반도체 장치는 소정의 한가지 기능을 수행하는 전기회로의 분할 회로부분이 그 위에 각각 형성된 복수의 반도체 칩과, 상기 복수의 반도체 칩 부분을 지지하는 단일의 캐리어 부재를 구비하고, 여기서 상기 회로부분은 상기 캐리어 부재 상에 지지된 상기 각 반도체 칩 부분의 상기 회로부분으로 상기 전기회로를 형성하도록 전기적으로 서로 접속된다.
본 발명에 의하면, 소정의 기능을 갖는 전기회로는 복수의 반도체 칩으로 형성되고, 복수의 반도체 칩은 반도체 칩을 지지하는 캐리어 부재 상에서 소정의 기능을 수행하도록 전기적으로 접속된다.
따라서, 반도체 칩의 면적은 종래의 것보다 작게 감소되고, 반도체의 슬림화의 진행이 상당히 크다. 이 이유 때문에, 한정된 면적의 반도체 웨이퍼로부터 얻을 수 있는 반도체 칩의 수가 실질적으로 증가하여, 이것에 따라 반도체 칩 부분의 생산성을 향상시키고, 또 이 칩 부분을 캐리어 부재 상에서 서로 접속함으로써 형성된 반도체 장치의 생산성을 향상시킨다.
또한, 캐리어 부재 상의 IC회로는 원래 소정의 한가지 기능을 수행하는 회로이기 때문에, 하나의 반도체 칩에 어떤 결함이 있으면, 캐리어 부재 상의 IC회로를 전부 폐기해야 한다. 이 경우에, 회로의 폐기량은 종래와 동일하다.
또한, 본 발명에 따른 반도체 장치는 일측에 복수의 입력단자 및 타측에 복수의 출력단자를 각각 갖는 직사각형의 복수의 반도체 칩과, 해당 반도체 칩의 입력단자 및 출력단자를 각각 열을 지어서 정렬시키도록 반도체 칩을 한 줄로 지지하고, 또 반도체 칩의 단자에 대응하도록 설치된 입력전극 및 출력전극을 갖는 캐리어 부재와, 해당 캐리어 부재 상의 출력전극과 반도체 칩 상의 출력단자를 접속하는 제 1 리이드회로 부분과 반도체 칩 상의 입력단자와 캐리어 부재 상의 입력전극을 접속하는 제 2 리이드회로 부분을 포함하는 리이드회로를 구비한다.
반도체 칩 상의 출력단자에 대응하는 캐리어 부재 상의 출력전극 사이의 간격은 상기 출력단자 사이의 간격보다 크고, 해당 출력전극과 출력단자 사이를 접속하는 제 1 리이드회로 부분은 상기 출력단자로부터 상기 반도체 칩의 엣지부와 거의 직각으로 해당 반도체 칩의 외부쪽으로 향하여 서로 균등하게 일정한 간격을 두고 떨어져서 연장되는 제 1 직선부와, 해당 직선부와 경사져서 해당 직선부의 외부 단부로부터 연장되는 경사연장부와, 해당 경사연장부의 외부 단부에서 대응하는 상기 출력전극까지 연장되는 제 2 직선부를 포함한다.
상기 복수의 반도체 칩은 균등하게 소정의 간격을 두고, 정렬방향으로 정렬된 캐리어 부재 위에 지지되어 있다.
일측에 복수의 출력단자가 각각 설치된 복수의 반도체 칩을 하나의 캐리어 부재 상에 배치함으로써, 콤팩트화가 가능해지고, 또한 캐리어 부재 상에 출력단자에 대응하는 출력전극이 설치된다.
이 캐리어 부재 상의 출력전극과 반도체 칩 상의 대응하는 출력단자를 접속하는 제 1 리이드회로 부분에 관해서는, 이 리이드회로 부분의 신뢰성의 확보를 위해, 상기 제 1 직선부분, 경사연장부 및 제 2 직선부 사이의 간격을 균등하게 유지해야 한다.
또한, 반도체 장치의 대형화의 방지를 위해, 상기 출력전극의 정렬방향의 길이 및 폭이 증대하는 것을 방지해야 한다.
또한, 출력전극과 액정패널과 같은 전기소자와의 확실한 전기적 접속을 위해서, 각 출력전극 사이의 간격을 넓게 할 필요가 있다.
복수의 반도체 칩 상의 출력단자수의 합과 동일수의 출력단자수를 갖는 단일의 반도체 칩에 있어서는, 반도체 장치의 대형화를 방지하기 위해서, 반도체 칩의 각 출력단자열과 캐리어 부재 상의 각 출력전극열 사이의 소정의 간격을 유지한 상태 하에, 예컨대 출력전극 사이의 간격을 크게 설정하고자 하면, 제 1 리이드회로 부분에 있어서의 경사연장부의 경사각이 커지고, 이 경사각의 증대에 따라 경사연장부 사이의 간격이 작아져서, 해당 리이드회로 부분의 신뢰성이 저하하게 된다.
따라서, 단일의 반도체 칩의 제 1 리이드회로 부분으로, 상기 설명한 3개의 요건을 모두 만족시키는 것은 불가능하다.
반대로, 출력단자를 복수의 반도체 칩으로 분할, 분배하여 한 줄로 정렬하는 반도체 칩 사이에 적정한 간격을 유지하면, 상술한 3개의 요건을 만족시킬 수 있다. 이에 따라, 대형화를 초래하는 일없이, 신뢰성에 우수하고 콤팩트한 고밀도의 반도체 장치를 제공할 수 있다.
개개의 반도체 칩은 액정패널 구동용 IC칩과 같은 동일한 기능을 갖는 IC칩일 수도 있다. 또한, 각 IC칩은 직사각형으로 형성될 수 있고, 일직선의 길이방향으로 정렬될 수 있어, 이에 따라, 실장효율의 향상을 도모할 수 있다.
각 반도체 칩 위에, 반도체 칩을 서로 접속하는 공통단자가 설치될 때, 이들 공통단자는 캐리어 부재 상의 제 2 리이드회로 부분에 의해 서로 접속될 수 있다. 이 방법에 의해, 복수의 칩으로 분할하기 전에 하나의 전기회로기능을 갖는 반도체 장치와 신호입력 단자수, 신호출력 단자수, 전원입력 단자수를 동일하게 할 수 있다.
또한, 이 제 2 리이드회로 부분으로 공통단자를 서로 접속하기 위한 분기단자를, 각 반도체 칩 위에 설치할 수 있다.
각 반도체 칩 상의 공통단자는 다층배선기술에 의해 분기단자와 접속될 수 있다.
또한, 반도체 칩 상의 공통단자 및 분기단자는 가상 중심선에 대하여 대칭적으로 배치될 수 있다. 이에 따라, 제 2 리이드회로 부분에 교차부를 형성하는 일없이 해당 제 2 리이드회로 부분의 복잡화를 방지하여, 제 2 리이드회로 부분을 간소화할 수 있다.
반도체 칩 상의 분기단자의 회로 내에, 신호의 감쇠를 방지하기 위한 버퍼가 포함될 수 있다.
도 1은 본 발명에 따른 반도체 장치의 제 1 실시예를 나타내는 평면도,
도 2는 본 발명에 따른 반도체 장치의 제 2 실시예를 나타내는 평면도,
도 3은 본 발명에 따른 반도체 장치의 제 3 실시예를 나타내는 평면도,
도 4는 본 발명에 따른 반도체 장치의 제 4 실시예를 나타내는 평면도,
도 5는 본 발명에 따른 반도체 장치의 제 5 실시예를 나타내는 평면도,
도 6은 본 발명에 따른 반도체 장치의 제 6 실시예를 나타내는 평면도,
도 7은 본 발명에 따른 반도체 장치의 일부를 확대하여 나타낸 평면도,
도 8은 본 발명에 따른 반도체 장치의 일부를 확대하여 나타낸 평면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 장치 11 : 캐리어 부재(TAP 테이프)
12 : 칩 부분 14 : 디바이스 홀
15 : 반도체 기판 16 : 출력단자
17 : 입력단자 18 : 공통단자
18' : 분기단자 19 : 접속선
20 : 출력전극 21 : 입력전극
22 : 제 1 리이드회로 부분 22a : 제 1 직선부
22b : 경사연장부 22c : 제 2 직선부
23 : 제 2 리이드회로 부분 24b : 분기로
이하, 본 발명의 바람직한 실시예에 관해서 첨부도면을 참조하면서 상세히 설명한다.
<실시예 1>
도 1은 본 발명에 따른 반도체 장치의 제 1 실시예를 나타낸다.
본 발명에 따른 반도체 장치(10)는 캐리어 부재(11)와, 해당 지지부재 위에 지지된 복수의 칩 부분(12)을 구비한다. 이 명세서에 기술된 각 실시예에 있어서, 2개의 칩 부분(12)의 길이방향치수 L은 동일하다.
반도체 장치(10)는 캐리어 부재(11)로서 TAB(Tape Automated Bonding)테이프가 사용된 액정패널 드라이버이다.
TAB 테이프(11)는 테이프의 양 엣지부를 따라 스프로켓 홀(13) 사이에 TAB 테이프(11)의 폭방향으로 연장되는 단일의 긴 디바이스 홀(14)을 구비한다.
디바이스 홀(14) 내에는, 일반적으로 직사각형의 평면형상을 갖는 가늘고 긴 한 쌍의 칩 부분(12)이 배치되어 있다.
이 2개의 칩 부분(12)은 예컨대, 간격 D만큼 떨어져 배치되고, 그들의 길이방향으로 서로 정렬되어 있다.
2개의 칩 부분(12)의 반도체 기판(15)의 각각에 있어서는, 종래 잘 알려져 있는 액정패널용 드라이버회로를 구성하는 집적회로 부분(미도시)이 설치되어 있다. 이 2개의 회로부분은 1개의 특정한 기능을 수행한다.
각 칩 부분(12)의 일측에는, 상기 집적회로 부분의 출력단자(16)가 일정한 간격으로 한 줄로 형성되어 있다. 또한, 각 칩 부분(12)의 다른 측에는, 집적회로 부분의 입력단자(17)가 일정한 간격으로 한 줄로 형성되어 있다. 2개의 칩 부분(12)은 서로 근접하는 단부에 설치된 공통단자(18)를 구비하고, 2개의 칩 부분(12)의 서로 대향하는 공통단자(18)는 접속회로로서 작용하는 접속선(19)에 의해 서로 접속되어 있다.
공통단자(18)를 액정패널용 드라이버의 반도체 기판(15)의 외부에서 전기접속함으로써, 2개의 칩 부분(12)은 전기적으로 일체로 되어, 하나의 드라이버회로로서 기능한다. 또한, 하나의 드라이버회로로서 기능하는 2개의 분리된 집적회로 부분을 포함하는 칩 부분(12)은 종래의 드라이버회로를 내장하는 2L 길이의 반도체 기판 중 2개의 횡방향으로 분리된 1/2부분에 해당한다.
TAB 테이프(11)의 일측에는, 각 출력단자(16)에 대응하는 출력전극(20)이 칩 부분(12)으로부터 소정의 간격만큼 떨어져 배치되어 있고, 출력단자(16)의 열과 평행하게 배치되어 있다.
또한, TAB 테이프(11)의 타측에는, 각 입력단자(17)에 대응하는 입력전극(21)이 입력단자(17)의 열과 평행하게 배치되어 있다. 입력전극(21)은 균등한 간격을 두고 배치되어 있고, 이 입력전극(21)의 일부는 전원용 전극으로서 이용되며, 입력전극(21)의 나머지는 입력신호 또는 입출력신호용 전극으로서 이용된다.
출력단자(16)와 이것에 대응하는 출력전극(20)은 TAB 테이프(11) 상에 형성된 제 1 리이드회로 부분(22)에 의해 접속되지만, 입력단자(17)와 입력전극(21)은 TAB 테이프(11) 위에 형성된 제 2 리이드회로 부분(23)에 의해 접속되어 있다.
도 1에 나타낸 예에서, 제 2 리이드회로 부분(23)은 반도체 기판(15)의 엣지부와 직각으로 반도체 기판(15)의 외부쪽으로 입력단자(17)로부터 입력전극(21)까지 연장된다.
한편, 제 1 리이드회로 부분(22)은 각각 반도체 기판(15)의 엣지부와 직각으로 반도체 기판(15)의 외부쪽으로 출력단자(16)로부터 연장되는 제 1 직선부(22a)와, 해당 직선부(22a)와 경사져서 직선부(22a)의 외부 단부로부터 연장되는 경사연장부(22b)와, 해당 경사연장부(22b)의 외부 단부에서 대응하는 출력전극(20)까지 연장되는 제 2 직선부(22c)를 구비한다.
제 1 리이드회로 부분(22)의 경사연장부(22b)는 각 칩 부분(12)의 중간부를 가로지르는 가상선에 대하여 대칭적으로 배치되어 있다. 각 경사연장부(22b)는 제 1 직선부(22a)와 경사져서 연장되고, 가상선으로부터 외부쪽으로 떨어져 배치되어 있다.
이와 같이, 제 1 리이드회로 부분(22)의 각 부분(22a, 22b 및 22c)이 서로 같은 간격을 두고 형성되어 있다.
디바이스 홀(14) 내에는, 칩 부분(12)을 매립하는데 사용된 종래 잘 알려져 있는 수지로 충전되고, 이에 따라 칩 부분(12)이 확실하게 지지된다.
종래의 반도체 장치에 있어서는, 길이방향치수가 약 2L의 단일 칩이 사용된다. 출력전극과 칩과의 간격 W의 소정값을 유지하면서 출력전극간의 간격을 증대시키도록 경사연장부(22b)의 경사각(θ)을 증대시키고자 하면, 제 1 리이드회로 부분(22)의 신뢰성을 저하시킬 위험이 있다.
반대로, 본 발명에 관한 반도체 장치(10)에서는, 간격 D만큼 떨어져 배치된 2개의 분리된 칩 부분(12)이 있어, 출력전극(20)들 사이에 보다 넓은 간격을 제공하도록 이 간격 D를 사용할 수 있다. 이 때문에, 출력전극(20)과 칩 부분(12)과의 간격 W의 소정값을 유지하면서, 경사연장부(22b) 사이의 간격을 감소시키는 일없이 리이드 부분(22a와 22c)을 접속할 수 있다.
따라서, TAB 테이프(11)의 대형화를 초래하는 일없이 TAB 테이프(11) 상에서의 출력전극(20) 간의 간격을 증대시킬 수 있다.
출력전극(20)간의 간격이 증대함으로써, 액정패널의 접속단자와 이들 전극의 접속을 확실하고, 용이하게 하고, 또 전기접속의 신뢰성의 향상에 크게 기여한다.
또한, TAB 테이프(11)의 대형화를 방지함으로써 제 1 리이드회로 부분(22)의 각 부분(22a, 22b 및 22c)간의 간격을 유지할 수 있다. 따라서, 반도체 장치(10)의 대형화를 초래하는 일없이, 또 제 1 리이드회로 부분(22)의 신뢰성을 저하시키는 일없이, 출력전극(20)간의 간격을 증대시킬 수 있다.
또한, 출력전극(20)간의 간격과 제 1 리이드회로 부분(22)의 각 부분(22a, 22b 및 22c)간의 간격을 감소시키는 일없이, TAB 테이프(11)를 소형화할 수 있다.
게다가, 종래의 사이즈의 반도체 칩의 거의 반의 길이 L의 반도체 칩 부분(12)을 사용하여, 양쪽 반도체 기판(15)에 삽입된 집적회로 부분을 서로 접속함으로써, 본 발명에 따른 액정 드라이버는 단일의 드라이버회로를 포함하는 종래의 드라이버회로 칩과 동일한 기능을 수행할 수 있다.
따라서, 단일의 반도체 웨이퍼로부터, 그 각각이 2개의 반도체 칩 부분(12)을 갖는 증가된 반도체 칩의 수를 실질적으로 얻을 수 있어, 반도체 장치(10)를 염가로 제조할 수 있다.
<실시예 2>
도 2는 본 발명의 제 2 실시예를 나타낸다.
제 1 실시예에 있어서, 2개의 칩 부분(12)의 공통단자(18)를 상호 접속하는 접속선(19)이 디바이스 홀(14) 내에 배치되어 있다. 제 1 실시예와 대조하여, 도 2에 나타낸 바와 같이, 각 칩 부분(12)마다 소형의 디바이스 홀(14a)이 형성될 수 있고, TAB 테이프(11)에 있어서의 2개의 디바이스 홀(14a) 사이의 브리지부(11a)에서, 접속선(19)을 확실히 지지할 수 있어, 이에 따라 접속선(19)의 내구성 및 신뢰성을 향상시킬 수 있다.
<제 3 실시예>
도 3에 나타낸 바와 같이, 공통단자(18)를 위한 접속회로로서 접속선(19)에 대해서는, 공통단자(18)를 칩 부분(12)의 다른 엣지에 배치된 입력단자들(17) 중 2개로서 배치하고, 접속선(19)을 제 2 리이드회로 부분들(23) 중 2개로서 TAB 테이프(11) 상에 배치함으로써 실현할 수 있다.
<제 4 실시예>
또, 공통단자의 접속회로에 관하여, 도 4의 제 4 실시예에 나타낸 바와 같이, 공통단자(18) 또는 공통단자로서 기능하는 입력단자(17)에서 출발하는 제 2 리이드회로 부분23(23a)으로부터 분기로(19a)가 연장될 수 있고, 해당 분기로(19a)를 통해서 공통단자(17 또는 18)를 서로 접속할 수 있다.
<제 5 실시예>
제 1 실시예∼제 4 실시예에서는, 액정패널용의 드라이버를 2개의 칩 부분(12)으로 분할하여 형성한 경우에 관해서 설명하였다. 이들 실시예와 대조하여, 도 5에 나타낸 바와 같이, 3개의 칩 부분(12a, 12b 및 12c)으로 분할하여, 이들 칩 부분(12)의 각 공통단자(18)를 접속회로(19)를 통해서 서로 접속할 수 있다.
이 제 5 실시예에서는, 하나의 드라이버를 3개의 칩 부분(12)으로 분할하여 형성할 수 있고, 각 칩 부분(12)을 접속회로(19)에 의해 서로 접속하여, 하나의 드라이버로서 기능시킬 수 있다.
따라서, 제 1 내지 제 4 실시예와 비교하여, 제 5 실시예의 반도체 장치(10)는 보다 대형의 드라이버의 제조에 유리하고, 보다 작은 치수의 반도체 칩 부분(12)을 사용할 수 있다.
<제 6 실시예>
또한, 복수의 칩 부분(12)의 전기적 접속에 의해, 드라이버와 같은 하나의 회로기능을 달성하는 대신에, 도 6의 제 6 실시예에서 하나의 TAB 테이프(11)에 지지된 각 칩(12')마다, 각각의 독립된 동일한 드라이버회로기능을 부여할 수 있다.
각 칩(12')이 드라이버회로로서 기능하기 때문에, 이들 칩(12')을 서로 접속하도록 공통접속선이 제거될 수 있다. 그러나, 각 칩(12')사이에 공통의 제어신호, 전원 등을 위한 접속배선이 캐리어 부재(11) 또는 캐리어 부재(11)의 외부에서 시행될 수 있다.
서로 다른 기능을 갖는 집적회로는 각 칩(12') 내에 포함될 수 있다. 그러나, 상술한 바와 같이, 동일 규격 및 동일 사이즈 하에 동일 기능을 갖는 TAB 테이프(11) 위에 칩(12')을 설치함으로써 장치실장설계 및 생산공정을 간소화할 수 있다.
<제 7 실시예>
2개의 칩 부분에 대한 공통단자로서 기능하는 입력단자의 상호접속을 간소화하기 위해서, 칩 부분(12)(또는 칩12') 내에 다층배선기술을 이용하는 것이 바람직하다.
도 7은 본 발명의 제 7 실시예를 부분적으로 확대하여 나타낸 평면도이다.
각 칩 부분(12)에는, 캐스케이드 데이터신호용 입출력단자(17), 공통단자(18) 및 이 공통단자(18)에 접속되는 분기단자(18')가 한 줄로 정렬되어 있고, 상기 공통단자(18) 및 분기단자(18')는 원래 입력단자의 일부이다.
입출력단자(17)와, 입력단자(18 및 18') 중, 2개의 칩 부분(12)사이에서 서로 접속된 공통단자(18) 및 분기단자(18')는, 각 부분(12)의 중심선에 대하여 대칭적으로 배치되어 있다. 공통단자(18)로부터 연장되는 내부배선(24a)의 분기로(24b)를 통해, 1:1대응하는 공통단자(18)와 분기단자(18')가 접속되어 있다.
칩 부분(12) 내의 배선(24a 및 24b)은 집적회로의 형성에 필요 불가결한 종래 잘 알려져 있는 다층배선기술을 사용하여 전기적 단락없이 용이하게 교차배치할 수 있다.
이 칩 부분(12) 내에서의 배선(24a 및 24b)의 교차배치에 의해, TAB 테이프(11) 상의 단층배선으로 통상 구성되는 제 2 리이드회로 부분(23)의 복잡화를 초래하다 일없이, 칩 부분(12) 사이에 원하는 배선이 가능해진다.
도 7에 나타낸 제 7 실시예의 반도체 장치(10)에서는, 복수의 칩 부분(12)이 하나의 액정패널용 드라이버로서 기능하는 경우를 나타내었다. 도 7에서의 칩 부분(12)대신에, 단일의 액정패널용 드라이버로서 각각 기능하는 칩(12')을 사용할 수 있다.
<제 8 실시예>
또한, 도 8에 나타낸 바와 같이, 내부배선(24a)으로부터의 분기로(24b)에, 해당 분기로를 거치는 전기신호의 감쇠방지용으로서, 종래 잘 알려져 있는 버퍼(25)를 삽입할 수 있다. 이 버퍼(25)의 삽입에 의해, 분기에 의한 팬아우트(fan-out)의 신호감쇠 영향을 제거할 수 있다.
상기 실시예는 본 발명을 액정패널용 드라이버에 적용한 것과 관련되어 있지만, 이들 실시예는 단지 예시를 위해 제공되었고, 본 발명은 다양한 종류의 집적회로를 포함하는 반도체 장치에 적용될 수 있다.
본 발명에 의하면, 상술한 바와 같이, 출력단자는 복수의 반도체 칩과 동일한 개수로 분배되고, 한 줄로 정렬된 반도체 칩 위에 적정한 간격으로 유지된다. 그 결과, 수율의 향상에 덧붙여, 리이드회로 부분의 신뢰성을 증가시키고, 반도체 장치의 전체적인 대형화를 방지하며, 더구나, 각 출력전극 사이의 간격을 크게 할 수 있기 때문에, 콤팩트하고, 또한 신뢰성에 뛰어난 비교적 염가인 반도체 장치를 제공하는 것이 가능해진다.

Claims (11)

  1. 소정의 한가지 기능을 수행하는 전기회로의 분할 회로부분이 그 위에 각각 형성된 복수의 반도체 칩과,
    상기 복수의 반도체 칩 부분을 지지하는 단일의 캐리어 부재를 포함하고,
    상기 회로부분은 상기 캐리어 부재 상에 지지된 상기 각 반도체 칩 부분의 상기 회로부분으로 상기 전기회로를 형성하도록 전기적으로 서로 접속되는 것을 특징으로 하는 반도체 장치.
  2. 소정의 한가지 기능을 수행하는 전기회로의 분할 회로부분이 그 위에 각각 형성된 복수의 반도체 칩과,
    상기 복수의 반도체 칩 부분을 지지하는 단일의 캐리어 부재와,
    상기 캐리어 부재 상에 지지된 상기 각 반도체 칩 부분의 상기 회로부분으로 상기 전기회로를 형성하도록 상기 회로부분을 전기적으로 서로 접속하는 접속회로를 구비한 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 칩 부분은 직사각형인 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 캐리어 부재는 TAB 테이프인 것을 특징으로 하는 반도체 장치.
  5. 일측에 복수의 출력단자 및 타측에 복수의 입력단자를 각각 갖는 직사각형의 복수의 반도체 칩과,
    상기 반도체 칩의 상기 입력단자 및 상기 출력단자를 열을 지어서 정렬시키도록 상기 복수의 반도체 칩을 한 줄로 지지하고, 상기 반도체 칩의 상기 단자에 대응하도록 설치된 입력전극 및 출력전극을 각각 갖는 캐리어 부재와,
    상기 캐리어 부재 상의 출력전극과 상기 반도체 칩 상의 출력단자를 접속하는 제 1 리이드회로 부분과 상기 캐리어 부재 상의 입력전극과 상기 반도체 칩 상의 입력단자를 접속하는 제 2 리이드회로 부분을 포함한 리이드회로를 구비하고,
    상기 반도체 칩 상의 상기 출력단자에 대응하는 캐리어 부재 상의 상기 출력전극간의 간격은 상기 출력단자간의 간격보다 크고, 상기 출력전극과 출력단자 사이를 접속하는 상기 제 1 리이드회로 부분은 상기 출력단자로부터 상기 반도체 칩의 엣지부와 거의 직각으로 상기 반도체 칩의 외부쪽으로 연장되고, 서로 간격을 두고 균등하게 연장되는 제 1 직선부와, 상기 직선부와 경사져서 상기 제 1 직선부의 외부 단부로부터 연장되는 경사연장부와, 상기 경사연장부의 외부 단부로부터 대응하는 상기 출력전극까지 연장되는 제 2 직선부를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 반도체 칩은 길이방향으로 정렬되고, 그것의 세로길이에 대응하는 거리만큼 서로 간격을 두고 떨어져 있는 평평한 직사각형인 것을 특징으로 하는 반도체 장치.
  7. 제 5 항에 있어서,
    상기 각 반도체 칩 위에는, 상기 반도체 칩 사이에서 접속될 공통단자가 설치되고, 상기 제 2 리이드회로 부분에는, 대응하는 공통단자 사이를 접속하기 위한 분기로가 설치되는 것을 특징으로 하는 반도체 장치.
  8. 제 5 항에 있어서,
    각 반도체 칩 위에는, 상기 반도체 칩 사이에서 접속될 공통단자가 설치되고, 상기 반도체 칩 위에는, 칩내 배선인 분기로를 통해서 상기 공통단자에 접속된 분기단자가 설치되는 것을 특징으로 하는 반도체 장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    한쪽의 상기 반도체 칩 상의 상기 공통단자 및 상기 분기로와, 다른 한쪽의 상기 반도체 칩 상의 상기 공통단자 및 상기 분기로는 상기 반도체 칩을 관통하는 중심선에 대하여 대칭적으로 배치되는 것을 특징으로 하는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 분기단자와 상기 공통단자를 상호 접속하는 상기 칩내 배선은 다층배선 기술에 의해 형성되는 것을 특징으로 하는 반도체 장치.
  11. 제 8 항에 있어서,
    상기 분기로에는, 신호의 감쇠를 방지하기 위한 버퍼가 삽입되는 것을 특징으로 하는 반도체 장치.
KR10-1998-0044629A 1997-10-31 1998-10-23 반도체장치 KR100368699B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31578797A JP3985016B2 (ja) 1997-10-31 1997-10-31 半導体装置
JP315787 1997-10-31

Publications (2)

Publication Number Publication Date
KR19990044900A true KR19990044900A (ko) 1999-06-25
KR100368699B1 KR100368699B1 (ko) 2003-04-11

Family

ID=18069562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0044629A KR100368699B1 (ko) 1997-10-31 1998-10-23 반도체장치

Country Status (6)

Country Link
US (1) US6054763A (ko)
EP (1) EP0915514B1 (ko)
JP (1) JP3985016B2 (ko)
KR (1) KR100368699B1 (ko)
DE (1) DE69841156D1 (ko)
TW (1) TW400588B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876014B2 (en) 2006-04-27 2011-01-25 Sun Tech Generator Co., Ltd. Permanent magnet rotor with increased magnetic flux

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330041A (ja) * 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
US7679003B2 (en) * 2005-05-24 2010-03-16 Nec Electronics Corporation Carrier tape
JP4837513B2 (ja) * 2006-10-04 2011-12-14 シャープ株式会社 半導体パッケージの製造方法、及び表示装置の製造方法
JP5285934B2 (ja) * 2008-03-11 2013-09-11 株式会社ジャパンディスプレイ 液晶表示装置
KR101306839B1 (ko) * 2011-11-24 2013-09-10 이재하 신호 분기 기판을 갖는 프로브 카드
US9508617B2 (en) * 2012-03-02 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Test chip, test board and reliability testing method
JP6081256B2 (ja) * 2013-03-27 2017-02-15 シチズン時計株式会社 マトリックス光学装置
KR102394796B1 (ko) * 2016-10-26 2022-05-06 주식회사 엘엑스세미콘 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2402995A1 (fr) * 1977-09-12 1979-04-06 Thomson Csf Dispositif d'interconnexion de micro-circuits
JPS61284951A (ja) * 1985-06-11 1986-12-15 Matsushita Electronics Corp 半導体装置
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
JPH01205457A (ja) * 1988-02-10 1989-08-17 Nec Corp システム化半導体装置
JP2882143B2 (ja) * 1991-12-10 1999-04-12 富士電機株式会社 半導体装置の内部配線構造
JPH05235092A (ja) * 1992-02-24 1993-09-10 Nec Corp 半導体集積回路のｔａｂテープ
JPH05335451A (ja) * 1992-05-28 1993-12-17 Mega Chips:Kk 半導体装置
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3263863B2 (ja) * 1992-08-11 2002-03-11 ソニー株式会社 ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5917236A (en) * 1995-12-08 1999-06-29 Hewlett-Packard Company Packaging system for field effects transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876014B2 (en) 2006-04-27 2011-01-25 Sun Tech Generator Co., Ltd. Permanent magnet rotor with increased magnetic flux

Also Published As

Publication number Publication date
US6054763A (en) 2000-04-25
EP0915514A3 (en) 1999-11-03
JP3985016B2 (ja) 2007-10-03
KR100368699B1 (ko) 2003-04-11
DE69841156D1 (de) 2009-10-29
EP0915514A2 (en) 1999-05-12
JPH11135555A (ja) 1999-05-21
EP0915514B1 (en) 2009-09-16
TW400588B (en) 2000-08-01

Similar Documents

Publication Publication Date Title
US6204567B1 (en) Semiconductor device with circuit cell array and arrangement on a semiconductor chip
US7888796B2 (en) Controller chip mounted on a memory chip with re-wiring lines
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
JPH11305681A (ja) 表示装置
US20030067060A1 (en) Routing element for use in multichip modules, multichip modules including the routing element, and methods
US7288846B2 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JP4717604B2 (ja) 配線基板およびそれを用いた半導体装置
JP4641141B2 (ja) 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
US20170154849A1 (en) Semiconductor device comprising power elements in juxtaposition order
JP2568748B2 (ja) 半導体装置
KR100368699B1 (ko) 반도체장치
US8310068B2 (en) TCP-type semiconductor device
KR100209863B1 (ko) 반도체 장치 테이프 캐리어 패키지 및 디스플레이 패널 모듈
JPH1131717A (ja) 半導体チップ及びそれを備えた表示装置
US6483042B2 (en) Substrate for mounting semiconductor integrated circuit device
US7154048B2 (en) Common electrode wire for plating
US20050088900A1 (en) Stacked multi-component integrated circuit microprocessor
JP2002124537A (ja) 半導体チップの接合構造およびその構造を備えた表示装置
US7714363B2 (en) Semiconductor integrated circuit for driving the address of a display device
CN100421241C (zh) 半导体集成电路
JP2004221260A (ja) 半導体装置
KR20030043599A (ko) 반도체 장치
EP0905791A2 (en) Miniaturization of a semiconductor chip
JP2001215893A (ja) 表示装置
JP3994637B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee