KR20020029623A - Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치 - Google Patents

Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치 Download PDF

Info

Publication number
KR20020029623A
KR20020029623A KR1020010062885A KR20010062885A KR20020029623A KR 20020029623 A KR20020029623 A KR 20020029623A KR 1020010062885 A KR1020010062885 A KR 1020010062885A KR 20010062885 A KR20010062885 A KR 20010062885A KR 20020029623 A KR20020029623 A KR 20020029623A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
opening
solder resist
tape carrier
Prior art date
Application number
KR1020010062885A
Other languages
English (en)
Other versions
KR100449463B1 (ko
Inventor
세꼬도시하루
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20020029623A publication Critical patent/KR20020029623A/ko
Application granted granted Critical
Publication of KR100449463B1 publication Critical patent/KR100449463B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 제조를 위한 COF용 테이프 캐리어(20)는 솔더 리지스트(6)의 개구(6a) 가장자리(6b) 근방에, 반도체 칩에 전기적으로 접속되지 않는 더미 리드를 갖는다. 상기 더미 리드(9)는 절연 테이프(4) 상에, 넓은 간격을 두고 인접하는 2 개의 내부 리드 사이에 구비된다. 각각의 더미 리드(9)는 일 단이 솔더 리지스트의 개구(6a)내에 위치하는 한편, 타 단이 솔더 리지스트 아래에 위치하도록, 솔더 리지스트의 개구의 가장자리(6b)를 걸쳐서 뻗어 있다. 반도체 칩은 절연 테이프(4)의 칩 장착 영역(2) 상에 장착된다.

Description

ＣＯＦ용 테이프 캐리어 및 이를 사용한 ＣＯＦ-구조의 반도체 장치{COF-USE TAPE CARRIER AND COF-STRUCTURED SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체 칩이 플렉시블 배선 기판 상에 장착된 이른바 칩-온-필름(chip-on-film; COF)으로 불리는 구조를 갖는 반도체 장치에 관한 것이다. 더 상세하게는, 이런 반도체 장치를 제조하기 위해 사용되어지는 테이프 캐리어(tape carrier)에 관한 것이다.
플렉시블 배선 기판 상에 반도체 칩이 장착된 반도체 장치로서는, COF-구조의 반도체 장치(하기에는 간단히 "COF 반도체 장치"로 칭함) 이외에도, 테이프 캐리어 패키지(TCP)가 있다. 이들 장치 사이의 차이점은 하기에 언급된다. TCP에서는, 플렉시블 배선 기판의 기재인 절연 테이프(insulating tape)가 칩-장착 영역(반도체 칩이 장착되는 부분) 내에서 개구(opening)를 갖고, 그 개구 내로 외팔보(cantilever) 형상으로 돌출한 배선 패턴의 선단 부분이 반도체 칩에 접합되어 있다. 반면에, COF 반도체 장치에서는, 절연 테이프가 개구를 갖지 않고, 반도체 칩은 절연 테이프의 표면 상에 형성된 배선 패턴에 접합되어 있다.
도 8 및 9는 종래의 COF 반도체 장치의 구조를 도시한다. 도 8은 종래의 반도체 장치의 필수 부분의 평면도이다. 도 9는 도 8의 Ⅸ-Ⅸ 선을 따라 절단한 단면도이다. 이 도면에서, 참조 번호(1)는 반도체 칩을 나타내고, 참조 번호(2)는 반도체 장치(1)의 돌출 전극(범프)을 나타내고, 참조 번호(3)는 밀봉 수지를 나타내고, 참조 번호(4)는 절연 테이프를 나타내고, 참조 번호(5)는 배선 패턴을 나타내고, 참조 번호(6)는 개구(6a)를 갖는 솔더 리지스트(solder resist)를 나타낸다. 배선 패턴(5)은 선단에서 돌출 전극(2)에 전기적으로 접속된 전기적 접속 부분(이하 간단히 "접속 부"라 칭함)(8a)을 갖는 복수의 내부 리드(8)와, 도시하지 않은 외부 접속용 커넥터, 즉 외부 리드를 포함하고 있다. 접속 부(8a) 외부 리드를 제외한 배선 패턴 부분에 솔더 리지스트(6)를 가하여, 절연 상태를 확보한다.
COF 반도체 장치에서, 플렉시블 배선 기판의 기재로서 자유롭게 구부러지는 박막 절연 테이프(4)가 사용된다. 이 절연 테이프(4)의 표면 상에 배치된 배선 패턴의 각각의 내부 리드(8)의 접속 부(8a)는 반도체 칩(1)의 대응 돌출 전극(2)에 전기적으로 접속된다. 이 반도체 장치는 외부 리드를 통하여 액정 패널 또는 프린트 배선 기판(printed wiring board)에 접속된다.
현재에는, COF 반도체 장치의 최근 요구 중의 하나는 핀의 개수를 증가시키는 것이다. 장치의 소형화 및 박막화를 위한 다른 요구와 함께 이 요구를 충족시키기 위하여, 절연 테이프(4) 및 배선 패턴(5)의 두께를 줄이는 것 뿐만 아니라, 반도체 칩에 접속되는 내부 리드(8)의 접속 부(8a)의 피치와, 배선 패턴(5) 내의 외부 접속용 외부 리드의 피치를 더 미세하게 하는 것이 요구된다.
그러나, 내부 리드(8)의 피치를 감소시키기 위하여는, 내부 리드의 폭을 감소시키는 것이 요구된다. 또한, 이 목적을 위하여는, 내부 리드의 두께를 감소시키는 것도 요구된다. 따라서, 내부 리드의 피치가 감소된다면, 내부 리드의 기계적인 강도가 저하된다. 그 결과로서, 반도체 장치가 저온 및 고온에서 교대로 반복되는 환경, 즉 온도 사이클로 인한 열 팽창 및 열 수축이 반복되는 환경하에서 사용되는 경우에, 사용된 재료의 열 팽창 계수의 차이 때문에 솔더 리지스트(6)의 개구(6a)의 가장자리(6b) 근방에서 응력이 발생하여, 이 부분에서 내부 리드(8)가 단선되는 문제를 야기한다. 이런 이유로, 종래의 COF 구조에서는 미세한 피치를 이룩하는 것이 어렵다.
본 발명의 목적은 온도 사이클동안 일어나는 경향이 있는 솔더 리지스트의 개구 근방에서의 내부 리드의 단선을 막을 수 있는 COF용 테이프 캐리어를 제공하고, 또한 상기 테이프 캐리어를 이용하여 제조된 반도체 장치, 및 상기 반도체 장치를 제조하는 방법을 제공하는 것이다.
상기 목적을 이룩하기 위하여, 본 발명의 실시 형태에 따른 COF용 테이프 캐리어는,
플렉시블 절연 테이프와,
상기 절연 테이프 상에 형성되고 내부 리드와 외부 리드를 포함하는 배선 패턴과,
상기 내부 리드를 피복하며, 상기 절연 테이프의 반도체 칩 장착 영역에 대응하는 부분에 개구를 가지고, 상기 개구로부터 상기 반도체 칩에 전기적으로 접속되는 내부 리드 부분이 노출되는 솔더 리지스트와,
상기 솔더 리지스트의 상기 개구의 가장자리 근방에 하나 이상 형성되고, 상기 반도체 칩에 전기적으로 접속되지 않는 더미 리드
를 포함하며,
상기 내부 리드의 인접하는 2개 사이의 간격에는 광협이 있으며, 상기 더미 리드는 넓은 간격을 두고 인접하는 2개의 내부 리드 사이에 형성된다.
솔더 리지스트의 개구의 가장자리 근방에, 반도체 칩에 접속되어 있지 않는, 적어도 하나의 더미 리드가 존재하기 때문에, 그 부분에 인가된 응력은 내부 리드와 더미 리드에서 분담되어질 것이다. 따라서, 더미 리드가 전혀 없는 경우와 비교하면, 한 개의 내부 리드에 인가된 응력은 감소된다. 즉, 본 발명에 따라, 더미 리드를 갖는 테이프 캐리어내의 내부 리드의 폭 및 두께가 어떠한 더미 리드도 없는 테이프 캐리어내의 내부 리드의 폭 및 두께와 동일하다면, 내부 리드 자체의 기계적 강도가 실질적으로 향상된다. 따라서, 내부 리드의 폭이 감소되더라도, 강도 저하가 실질적으로 방지되고, 핀 개수의 증가에 대처할 수 있게 된다.
일 실시예에서, 각각의 더미 리드는 일 첨단이 솔더 리지스트의 개구 내에 위치하는 한편, 타 단이 솔더 리지스트 아래에 위치하도록 상기 솔더 리지스트의 개구의 가장자리를 걸쳐서 뻗어 있다.
비록 더미 리드의 재료 및 두께는 배선 패턴의 재료 및 두께와는 달라도 좋지만, 바람직하게는 동일한 것이 좋다. 더미 리드 및 배선 패턴이 다른 재료로 형성된다면, 확장 계수가 같은 재료를 사용해야 한다. 더미 리드의 재료 및 두께가 내부 리드의 재료 및 두께와 동일하다면, 동일한 배선 재료 예컨대 동 박을패턴화(patterning)함으로써, 내부 리드를 포함하는 배선 패턴과 더미 리드 양자를 동시에 형성할 수 있다. 즉, 이들은 배선 재료의 패턴화 시(에칭 공정)에 사용되는 패턴 마스크에 더미 리드에 대응하는 부분을 추가함으로써 동일 공정으로 제작할 수 있다.
더미 리드의 폭은 솔더 리지스트의 개구의 가장자리에서의 내부 리드 부분의 폭과 같거나 또는 더 좁을 수도 있다.
더미 리드의 적어도 하나는 인접하는 내부 리드와 결합되거나, 또는 합체되어도 좋다. 이들을 합체함으로써, 합체하지 않은 경우와 비교하여, 솔더 리지스트의 개구 가장자리 상의 배선 패턴의 총량을 증가시킬 수 있다. 그 결과, 내부 리드의 단선을 방지하는 효과를 더 향상시킬 수 있다.
배선 패턴 및 더미 리드는 접착제의 개재없이 절연 테이프에 직접 고정하여도 좋고, 또는 접착제를 개재하여 절연 테이프에 고정하여도 좋다.
본 발명의 다른 실시 형태에 따른 COF용 테이프 캐리어는,
플렉시블 절연 테이프와,
상기 절연 테이프 상에 형성되고 내부 리드와 외부 리드를 포함하는 배선 패턴과,
상기 내부 리드를 피복하며, 상기 절연 테이프의 반도체 칩 장착 영역에 대응하는 부분에 개구를 가지고, 상기 개구로부터 상기 반도체 칩에 전기적으로 접속되는 내부 리드 부분이 노출되는 솔더 리지스트
를 포함하며,
상기 내부 리드의 폭은 상기 반도체 칩에 전기적으로 접속되는 부분에서보다 상기 솔더 리지스트의 상기 개구의 가장자리 근방에서 더 넓다.
이 테이프 캐리어에서, 솔더 리지스트의 개구의 가장자리의 근방에서의 내부 리드의 폭을 반도체 칩과의 접속부보다 넓게함으로써, 내부 피치, 즉 내부 리드의 피치의 증가 없이 내부 리드 자체의 기계적 강도를 증가시킨다. 역으로 말하면, 비록 내부 리드의 피치가 감소되더라도, 내부 리드의 기계적 강도를 유지할 수 있거나, 또는 전보다 더 큰 기계적 강도를 얻을 수 있다.
배선 패턴은 접착제의 개재없이 절연 테이프에 직접 고정하여도 좋고, 접착제를 개재하여 절연 테이프에 고정하여도 좋다.
이 테이프 캐리어는 반도체 칩에 전기적으로 접속되지 않는 하나 이상의 더미 리드를 더 포함할 수도 있다. 더미 리드는 솔더 리지스트의 개구의 가장자리 근방에서, 넓은 간격을 두고 인접하는 2개의 내부 리드 사이에 형성된다.
이 구성에서는, 솔더 리지스트의 개구의 가장자리에서의 증가된 폭에 기인하여 내부 리드의 기계적 강도를 증가시킬 수 있을 뿐더러, 더미 리드를 구비함으로서 응력도 분산할 수 있다. 이것에 의해, 내부 리드의 단선을 방지하는 효과를 더 향상시킬 수 있다. 테이프 캐리어가 부가적으로 더미 리드를 갖는 경우에, 더미 리드에 관해 상술한 것은 모두 이 테이프 캐리어에도 적용된다.
상기에 언급한 각종의 테이프 캐리어는 모두 배선 패턴용 패턴 마스크를 변경함으로써 이룩될 수 있다. 따라서 종래의 시설 및 기술 그 자체를 사용하여 테이프 캐리어를 제조하는 것이 가능하다. 따라서, 본 발명은 쉽게 구현된다.
상술한 구성 중 하나를 갖는 테이프 캐리어를 사용하면, 온도 사이클 시의 내부 리드의 단선이 거의 발생하지 않고 따라서 핀 수가 증가하는 경향에 대응할 수 있는 COF-구조의 반도체 장치를 실현할 수 있다.
더 구체적으로는, 상술한 구성 중 하나를 갖는 COF용 테이프 캐리어를 사용한 반도체 장치의 제조 방법은,
상기 절연 테이프 상의 상기 솔더 리지스트의 상기 개구로부터 노출된 상기 내부 리드의 상기 전기적 접속부에 상기 반도체 칩의 대응하는 전극을 접합함으로써, 상기 테이프 캐리어 상에 상기 반도체 칩을 장착시키는 단계; 및
상기 반도체 칩과 그 주변의 배선 패턴을 포함한 소정 부분을 상기 테이프 캐리어로부터 잘라냄으로써, 상기 반도체 장치를 형성하는 단계를 포함한다.
일반적으로, 테이프 캐리어 상에 반도체 칩을 장착하는 단계 후에, 반도체 칩과 테이프 캐리어 사이의 갭(gap)을 수지로 밀봉하는 단계가 포함된다.
이렇게 형성된 COF-구조의 반도체 장치에서, 잘려진 테이프 캐리어 부분은 플렉시블 배선 기판으로 기능한다. 그리고, 반도체 칩은 솔더 리지스트의 개구 내의 내부 리드의 선단부, 즉 접속 부분에 전극이 전기적으로 접속되는 상태로, 절연 기재 상에 탑재된다.
본 발명의 COF-구조의 반도체 장치와 종래의 테이프 캐리어를 사용하여 제조한 반도체 장치를 비교하면, 본 발명의 반도체 장치의 내부 리드의 피치와 종래 장치의 피치가 같다면, 본 발명의 반도체 장치는 내부 리드의 단선에 기인하는 불량 발생까지의 온도 사이클의 수를 약 1.5 내지 2배 또는 그 이상 증가시킬 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 테이프 캐리어의 평면도.
도 2는 도 1에 도시된 테이프 캐리어를 사용해서 제조된 COF-구조의 반도체 장치의 평면도.
도 3은 도 2의 III-III 선을 따라 절단한 단면도.
도 4는 변형예를 도시한 도 3과 유사한 단면도.
도 5는 본 발명의 제 2 실시예에 따른 반도체 장치를 도시한 도 2와 유사한 평면도.
도 6은 변형예를 도시한 도 2와 유사한 평면도.
도 7은 본 발명의 제 3 실시예에 따른 반도체 장치를 도시한 도 2와 유사한 평면도.
도 8은 종래의 COF-구조의 반도체 장치의 필수 부품을 도시한 평면도.
도 9는 도 8의 Ⅸ-Ⅸ 선을 따라 절단한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 ; 반도체 칩
3 : 밀봉 수지
4 : 절연 테이프
5 : 배선 패턴
8 : 내부 리드
(제 1 실시예)
도 1은 본 발명의 한 실시예인 COF용 테이프 캐리어(20)의 일부를 도시한 평면도이다. 도 1에서는, 도 8 및 9에 도시된 것과 같거나 유사한 구성 요소에는 동일한 참조 번호를 붙이고 있다. 비록 테이프 캐리어(20)는 실질상 복수의 반도체 칩 장착 영역(21)과 이 장착 영역에 대응하는 배선 패턴(5)을 갖지만, 도 1은 2 세트의 반도체 칩 장착 영역(21)과 배선 패턴(5)만을 도시한다.
도 1에서 도시한 바와 같이, 테이프 캐리어(20)는 기재로, 자유롭게 구부러지고, 유연성이 높은, 두께 5㎛(또는 20, 25, 38, 또는 40㎛)의 박막 폴리이미드(polyimide) 절연 테이프(4)를 이용하고, 두께 8㎛(또는 9, 12, 15, 또는 18㎛ 두께)의 동 박 패턴이 접착제의 개재없이 절연 테이프(4)의 상층 표면 상에 형성된다. 동 박 패턴의 표면은 주석 또는 금으로 도금된다(도시되지 않음). 동 박 패턴은 내부 리드(8)와 외부 리드(24)를 포함하는 배선 패턴(5)과, 후술하는 더미 리드(9)를 포함한다. 도면에서 명백한 바와 같이, 인접한 두 개의 내부 리드(8) 사이의 공간은 넓은 곳과 좁은 곳이 있다. 즉, 일부의 인접하는 내부 리드는 서로 멀리 떨어져 있고, 다른 나머지 내부 리드는 서로 조금 떨어져 있다.
배선 패턴(5) 상에는 장착되는 반도체 칩의 대응 전극에 전기적으로 접속되는 접속 부, 즉 내부 리드(8)의 선단부와 외부 단자(가령, 액정 패널 또는 프린트 기판 상에 형성된 단자)에 접속되는 외부 리드(24)를 제외하고는 솔더 리지스트(6)가 도포되어 있다. 솔더 리지스트(6) 때문에, 배선 패턴(5)의 절연 상태가 확보된다. 이 솔더 리지스트(6)는 절연 테이프(4)의 반도체 칩 장착 영역(21)에 대응하는 위치 내에 개구(6a)를 갖는다. 이 개구(6a)로부터, 내부 리드(8)의 선단부 즉, 접속부(8a)를 포함하는 절연 테이프(4) 부분이 노출되어 있다.
솔더 리지스트(6)의 개구(6a)의 가장자리(6b) 근방에서, 즉 개구(6a)를 획정하는 솔더 리지스트의 가장자리에서, 이 부분의 내부 리드를 간접적으로 보강하기 위해서, 상대적으로 간격이 넓은 인접하는 두 개의 내부 리드 사이에 하나 또는 두 개의 더미 리드(9)가 형성되어 있다. 공간이 허용된다면 더 많은 더미 리드(9)를 형성하여도 좋다. 더미 리드(9)는 일 단이 솔더 리지스트(6)의 개구(6a) 내에 위치하고 타 단이 솔더 리지스트(6) 아래에 위치하도록 개구(6a)의 가장자리(6b)에 걸쳐서 뻗어 있다. 더미 리드(9)는 그 목적상, 솔더 리지스트(6)의 개구의 가장자리(6b)로부터 멀리 뻗어 있을 필요는 없다.
본 실시예에는, 더미 리드(9) 및 배선 패턴(5)은 공통의 동 박을 도 1에 도시된 선 형상 패턴(linear-shaped pattern)으로 형성함으로써 동시에 형성된다. 따라서, 더미 리드(9)와 배선 패턴(5) 양자의 재료와 두께는 동일하다. 또한, 내부 리드(8) 및 더미 리드(9)의 폭은 각각 그 길이 방향에 따라 일정하다. 또한, 내부 리드(8) 및 더미 리드(9)는 같은 폭을 가진다. 그러나, 더미 리드(9)의 폭은 리드, 더 상세하게는 솔더 리지스트의 개구의 가장자리(6b) 상에 위치한 내부 리드의 폭 보다는 더 좁아도 좋다.
도 1에서, 참조 번호(22)는 절연 테이프(4)의 양쪽 가장자리에 형성되는 테이프 캐리어 운송용 피드 홀(feed hole)을 나타내고, 또한, 참조 번호(23)는 제조공정 단계의 완료 후, 가령 테이프 캐리어(20) 상에 반도체 칩을 장착한 후에, 잘려질 부분을 나타낸다. 테이프 캐리어에서 잘린 후에, 그 부분(23)은 반도체 장치에서 플렉시블 배선 기판으로 기능한다.
피드 홀(22)에 의해 상기 구조를 갖는 캐리어 테이프를 운송하는 중에, 반도체 칩이 반도체 장착 영역 상에 장착된다. 이후에, 수지가 밀봉을 위하여 반도체 칩과 캐리어 테이프(20) 사이의 갭으로 주입된다. 밀봉 수지를 주입한 후의 하나의 반도체 칩 근방의 상태를 도 2 및 3에 도시하고 있다. 도 2는 평면도이고, 도 3은 도 2의 III-III 선을 따라 절단한 단면도이다. 이들 도면에서는, 도 8 및 도 9에 도시된 것과 같거나 또는 유사한 부분들은 동일한 참조 번호를 붙이고 있다.
도면으로부터 명백한 바와 같이, 절연 테이프(4) 상의 내부 리드(8)의 접속 부(8a)가 반도체 칩의 범프(bump)로 불리는 돌출 전극(2)에 접합되어 전기적으로 접속된다. 한편으로는, 더미 리드(9)의 반도체 칩 측의 단부는 반도체 칩(1)의 외부 가장자리와 솔더 리지스트의 개구(6a)의 가장자리(6b) 사이에 위치되어, 반도체 칩(1)에 전기적으로 접속되지 않는다. 반도체 칩(1)과 캐리어 테이프(20) 사이의 갭은 주입된 수지(3)에 의해 밀봉된다. 도 1에서 명백한 바와 같이, 밀봉 수지(3)는 솔더 리지스트(6)에 일부 겹쳐지도록 형성된다. 도 2 및 3에서 도시된 예에서, 더미 리드(9)의 반도체 칩과의 반대 쪽의 단부는 밀봉 수지(3)에 의해 밀봉된 영역 외부에 위치하도록 뻗어있다. 이와 달리, 이 단부가 밀봉 수지 안쪽에 위치하여도 좋다.
밀봉 수지(3)의 주입 후에, 도 1에서 도시된 잘려질 부분(23)은 COF-구조의반도체 장치를 형성하기 위하여 캐리어 테이프(20)로부터 잘려진다.
이렇게 형성된 COF-구조의 반도체 장치에서, 솔더 리지스트의 개구의 가장자리(6b)의 근방에서 생긴 응력은 내부 리드(8)와 더미 리드(9)에서 분담된다. 따라서, 더미 리드를 사용하지 않는 도 8 및 도 9에서 도시된 종래의 반도체 장치와 비교하면, 솔더 리지스트의 개구 가장자리의 근방에서의 내부 리드의 단선이 거의 발생하지 않는다. 따라서, 본 실시예의 반도체 장치가 더미 리드를 제외한 종래의 구조와 같은 동일한 구조를 갖는다면, 비록 더미 리드의 개수에 따라 다르겠지만, 내부 리드의 단선에 기인하는 불량 발생까지의 온도 사이클의 수를 두배 이상 향상시킬 수 있다.
상기에 언급한 테이프 캐리어(20)에서는, 동 박 패턴(배선 패턴(5) 및 더미 리드(9))이 직접 절연 테이프(4) 상에 형성되어 있지만, 도 4에 도시된 바와 같이, 동 박 패턴을 접착제(13)를 개재하여 형성하여도 좋다.
(제 2 실시예)
제 2 실시예를 도시한 도 5는 도 2와 유사한 도면이다. 제 1 실시예와 다른 점만 언급하기로 한다.
제 1 실시예에서는, 더미 리드(9)가 좁은 내부 리드(8) 자체에 인가된 응력을 줄이기 위하여 응력의 공유를 분담하도록 만들어짐으로써, 리드의 단선을 방지한다. 한편, 본 제 2 실시예에서는, 솔더 리지스트의 개구 가장자리(6b) 근방의 내부 리드 부분(10)의 폭을 반도체 칩에 접속되는 접속 부(8a)의 폭보다 더 크게 함으로써, 그 장소에서의 솔더 리지스트 자체의 기계적 강도를 향상시켜 이것에 의해 솔더 리지스트의 개구 가장자리 근방에서의 리드 단선을 방지할 수 있는 것이다. 바람직하게는 넓은 내부 리드 부분(10)의 폭이 내부 리드(8)의 피치의 절반(단, 그 피치보다 작아야 한다)인 것이 좋다.
도 8 및 9에 도시된 반도체 장치와 비교하면, 도 5에 도시한 구조를 갖는 반도체 장치는 솔더 리지스트의 개구 근방에서의 내부 리드의 단선이 거의 일어나지 않는다. 따라서, 내부 리드의 단선에 기인한 불량 발생까지의 온도 사이클의 수를 1.5 내지 2배 정도 향상시킬 수 있다.
비록 도 5에 도시한 예에서는 더미 리드를 사용하지 않았지만, 도 6에 도시한 바와 같이, 더미 리드(9)를 내부 리드와 조합하여 사용하여도 좋다. 후자의 경우에, 내부 리드의 단선 발생은 더욱 억제할 수 있다. 도 6에 도시된 바와 같이, 더미 리드의 폭은 내부 리드 부분(10)의 폭과 동일하여도 좋고 또는 더 좁아도 좋다.
(제 3 실시예)
도 7에는 또 다른 실시예가 도시되어 있다. 도 1, 2 및 6에서 도시한 예에서는, 더미 리드(9)가 내부 리드(8)와는 독립적으로 형성되어 있다. 그러나, 도 7에서 도시한 예에서는, 도 6에 도시된 하나의 내부 리드 부분(10)이 한 쪽 또는 양쪽에 있는 더미 리드(9)와 결합됨으로서 실질적으로 폭이 넓어진 내부 리드 부분(11)을 실현할 수 있다. 본 실시예는 솔더 리지스트의 개구 가장자리 상에 있는 동 박의 양을 증가시킬 수 있기 때문에, 더미 리드가 내부 리드와 독립적으로 형성되는 경우와 비교해서 내부 리드의 단선이 거의 일어나지 않는 구조를 제공한다.
도 1 및 2에 도시된 내부 리드(8)(폭이 넓어진 내부 리드 부분(10)에 대응하는 부분을 가지지 않는 것)와 더미 리드(9)는 결합되거나, 또는 합체될 수도 있다.
또한, 예시된 경우와 같이 모든 더미 리드(9)가 합체될 필요는 없고, 이 리드 중에서 단지 한 개만 합체하여도 좋다.
상술한 실시예와 변형예에서의 더미 리드 및 내부 리드의 구성은 적절히 조합하여 사용하여도 좋다. 또한, 크기 및 재료, 리드의 형상, 리드의 개수, 잘려질 부분의 형상 등은 다양하게 변경할 수도 있다.
상기의 설명으로부터 분명해지는 바와 같이, 본 발명에 의하면, COF-구조의 반도체 장치의 플렉시블 배선 기판, 즉 플렉시블 배선 기판을 제공하는 테이프 캐리어에서, 솔더 리지스트의 개구 근방에서의 내부 리드는 그 근방에서 더미 리드를 제공함으로서 또는 그 부분에서의 내부 리드의 폭을 넓힘으로서 직 간접적으로 보강된다. 따라서, 본 발명의 반도체 장치는 내부 리드의 단선에 기인한 불량 발생까지의 온도 사이클의 수를 2배 이상으로 향상시킬 수 있게 된다.
상술한 본 발명이 여러 방법으로 변형될 수 있음은 자명하다. 이러한 변형은 본 발명의 정신과 범위를 벗어나는 것은 아니며, 하기의 특허 청구 범위에 속하는 것은 당업자에게 자명하다.

Claims (13)

  1. 칩-온-필름(chip-on-film) 방식에 의해 반도체 칩을 장착하기 위한 테이프 캐리어인 COF용 테이프 캐리어에 있어서,
    플렉시블 절연 테이프와,
    상기 절연 테이프 상에 형성되고 내부 리드와 외부 리드를 포함하는 배선 패턴과,
    상기 내부 리드를 피복하며, 상기 절연 테이프의 반도체 칩 장착 영역에 대응하는 부분에 개구를 가지고, 반도체 칩에 전기적으로 접속되는 내부 리드 부분을 상기 개구로부터 노출시키는 솔더 리지스트와,
    상기 솔더 리지스트의 상기 개구의 가장자리 근방에 형성되고, 상기 반도체 칩에 전기적으로 접속되지 않는 하나 이상의 더미 리드
    를 포함하며,
    인접하는 2개의 상기 내부 리드들 사이의 간격에는 광협이 있으며, 상기 더미 리드는 넓은 간격을 두고 인접하는 2개의 내부 리드 사이에 형성되는 것을 특징으로 하는 COF용 테이프 캐리어.
  2. 칩-온-필름 방식에 의해 반도체 칩을 장착하기 위한 테이프 캐리어인 COF용 테이프 캐리어에 있어서,
    플렉시블 절연 테이프와,
    상기 절연 테이프 상에 형성되고 내부 리드와 외부 리드를 포함하는 배선 패턴과,
    상기 내부 리드를 피복하며, 상기 절연 테이프의 반도체 칩 장착 영역에 대응하는 부분에 개구를 가지고, 반도체 칩에 전기적으로 접속되는 내부 리드 부분을 상기 개구로부터 노출시키는 솔더 리지스트
    를 포함하며,
    상기 내부 리드의 폭은 상기 반도체 칩에 전기적으로 접속되는 부분에서보다 상기 솔더 리지스트의 상기 개구의 가장자리 근방에서 더 넓은 것을 특징으로 하는 COF용 테이프 캐리어.
  3. 제2항에 있어서,
    상기 반도체 칩에 전기적으로 접속되지 않는 하나 이상의 더미 리드를 더 포함하며,
    인접하는 2개의 상기 내부 리드들 사이의 간격에는 광협이 있으며, 상기 더미 리드는 상기 솔더 리지스트의 상기 개구의 가장자리 근방에서 넓은 간격을 두고 인접하는 2개의 내부 리드 사이에 형성되는 것을 특징으로 하는 COF용 테이프 캐리어.
  4. 제1항 또는 제3항에 있어서,
    상기 각각의 더미 리드는 일 단이 상기 솔더 리지스트의 상기 개구 내에 위치하는 한편, 타 단이 상기 솔더 리지스트 아래에 위치하도록, 상기 솔더 리지스트의 상기 개구의 가장자리를 걸쳐서 뻗어있는 것을 특징으로 하는 COF용 테이프 캐리어.
  5. 제1항 또는 제3항에 있어서,
    상기 더미 리드의 재료 및 두께는 상기 배선 패턴의 재료 및 두께와 동일한 것을 특징으로 하는 COF용 테이프 캐리어.
  6. 제1항 또는 제3항에 있어서,
    상기 더미 리드의 폭은 상기 솔더 리지스트의 상기 개구의 가장자리에서의 내부 리드 부분의 폭과 같거나 또는 더 좁은 것을 특징으로 하는 COF용 테이프 캐리어.
  7. 제1항 또는 제3항에 있어서,
    상기 더미 리드 중의 적어도 하나는 인접하는 내부 리드와 합체되는 것을 특징으로 하는 COF용 테이프 캐리어.
  8. 제1항 또는 제3항에 있어서,
    상기 배선 패턴 및 상기 더미 리드 모두는 접착제를 개재하여 상기 절연 테이프에 고정되는 것을 특징으로 하는 COF용 테이프 캐리어.
  9. 제1항 또는 제3항에 기재된 COF용 테이프 캐리어를 사용한 반도체 장치의 제조 방법에 있어서,
    상기 절연 테이프 상의 상기 솔더 리지스트의 상기 개구로부터 노출된 상기 내부 리드의 상기 전기적 접속부에 상기 반도체 칩의 대응하는 전극을 접합함으로써, 상기 테이프 캐리어 상에 상기 반도체 칩을 장착하는 단계; 및
    상기 반도체 칩과 그 주변의 배선 패턴을 포함한 소정 부분을 상기 테이프 캐리어로부터 잘라냄으로써, 상기 반도체 장치를 형성하는 단계
    를 포함하는 것을 특징으로 하는 COF용 테이프 캐리어를 사용한 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 테이프 캐리어 상에 상기 반도체 칩을 장착하는 단계 후에, 상기 반도체 칩과 상기 테이프 캐리어 사이의 갭(gap)을 수지로 밀봉하는 단계를 포함하는 것을 특징으로 하는 COF용 테이프 캐리어를 사용한 반도체 장치의 제조 방법.
  11. 플렉시블 배선 기판 및 반도체 칩을 갖는 칩-온-필름 구조의 반도체 장치에서,
    상기 플렉시블 배선 기판은,
    플렉시블 절연 기재와,
    상기 절연 기재 상에 형성되고 내부 리드와 외부 리드를 포함하는 배선 패턴과,
    상기 절연 기재의 칩 장착 영역에 대응하는 부분에 개구를 갖고 상기 내부 리드를 그 선단부를 제외하고 피복하는 솔더 리지스트와,
    상기 솔더 리지스트의 상기 개구의 가장자리 근방에 형성되고, 상기 반도체 칩에 전기적으로 접속되지 않는 하나 이상의 더미 리드
    를 포함하며,
    인접하는 2개의 상기 내부 리드들 사이의 간격에는 광협이 있으며, 상기 더미 리드는 넓은 간격을 두고 인접하는 2개의 내부 리드 사이에 형성되고,
    상기 반도체 칩은 상기 솔더 리지스트의 상기 개구 내의 상기 내부 리드의 선단부에 전극이 전기적으로 접속되는 상태로, 상기 절연 기재 상에 장착되는 것을 특징으로 하는 플렉시블 배선 기판 및 반도체 칩을 갖는 칩-온-필름 구조의 반도체 장치.
  12. 플렉시블 배선 기판 및 반도체 칩을 갖는 칩-온-필름 구조의 반도체 장치에서,
    상기 플렉시블 배선 기판은,
    플렉시블 절연 기재와,
    상기 절연 기재 상에 형성되고 내부 리드와 외부 리드를 포함하는 배선 패턴과,
    상기 절연 기재의 칩 장착 영역에 대응하는 부분에 개구를 갖고 상기 내부 리드를 그 선단부를 제외하고 피복하는 솔더 리지스트
    를 포함하며,
    상기 반도체 칩은 상기 솔더 리지스트의 상기 개구 내의 상기 내부 리드의 선단부에 전극이 전기적으로 접속되는 상태로, 상기 절연 기재 상에 장착되고,
    상기 내부 리드의 폭은 상기 반도체 칩에 전기적으로 접속된 선단부에서보다 상기 솔더 리지스트의 상기 개구의 가장자리 근방에서 더 넓은 것을 특징으로 하는 플렉시블 배선 기판 및 반도체 칩을 갖는 칩-온-필름 구조의 반도체 장치.
  13. 제11항 또는 제12항에 있어서,
    상기 반도체 칩과 상기 플렉시블 배선 기판 사이의 갭을 밀봉하기 위한 밀봉 수지를 더 포함하는 것을 특징으로 하는 플렉시블 배선 기판 및 반도체 칩을 갖는 칩-온-필름 구조의 반도체 장치.
KR10-2001-0062885A 2000-10-13 2001-10-12 Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치 KR100449463B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000313686A JP3536023B2 (ja) 2000-10-13 2000-10-13 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JPJP-P-2000-00313686 2000-10-13

Publications (2)

Publication Number Publication Date
KR20020029623A true KR20020029623A (ko) 2002-04-19
KR100449463B1 KR100449463B1 (ko) 2004-09-21

Family

ID=18793063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0062885A KR100449463B1 (ko) 2000-10-13 2001-10-12 Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치

Country Status (4)

Country Link
US (1) US6559524B2 (ko)
JP (1) JP3536023B2 (ko)
KR (1) KR100449463B1 (ko)
TW (1) TW504823B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772625B1 (ko) * 2002-09-18 2007-11-02 미쓰이 긴조꾸 고교 가부시키가이샤 솔더 레지스트 코팅용 스크린 마스크
US11747871B2 (en) 2020-09-08 2023-09-05 Samsung Display Co., Ltd. Flexible printed circuit board and display device including the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3847693B2 (ja) 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
JP2004165279A (ja) * 2002-11-11 2004-06-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープ
KR100747393B1 (ko) * 2003-04-25 2007-08-07 미쓰이 긴조꾸 고교 가부시키가이샤 전자 부품 실장용 필름 캐리어 테이프와 그 제조 방법 및솔더 레지스트 도포용 스크린
JP4144436B2 (ja) * 2003-06-02 2008-09-03 セイコーエプソン株式会社 電気光学モジュール及び電子機器
JP2005019815A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 半導体装置およびその製造方法、回路基板ならびに電子機器
US7009282B2 (en) * 2003-09-26 2006-03-07 Agere Systems Inc. Packaged integrated circuit providing trace access to high-speed leads
JP3736638B2 (ja) * 2003-10-17 2006-01-18 セイコーエプソン株式会社 半導体装置、電子モジュール及び電子機器
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
JP4162583B2 (ja) * 2003-12-19 2008-10-08 三井金属鉱業株式会社 プリント配線板および半導体装置
KR100585143B1 (ko) * 2004-05-12 2006-05-30 삼성전자주식회사 반도체 칩이 탑재된 탭방식의 패키지 및 그 제조방법
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
TWI267972B (en) * 2005-02-05 2006-12-01 Himax Tech Ltd Substrate with slot
TWM280074U (en) * 2005-07-13 2005-11-01 Wintek Corp Flexible printed circuit board
TW200703606A (en) * 2005-07-15 2007-01-16 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
US20100164089A1 (en) * 2006-02-15 2010-07-01 Nxp B.V. Non-Conductive Planarization of Substrate Surface for Mold Cap
TW200735317A (en) * 2006-03-14 2007-09-16 Novatek Microelectronics Corp Tape
JP2007305881A (ja) * 2006-05-12 2007-11-22 Sharp Corp テープキャリアおよび半導体装置並びに半導体モジュール装置
JP4806313B2 (ja) 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI412818B (zh) * 2009-09-15 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板及其走線結構
CN102608777A (zh) 2011-11-04 2012-07-25 深圳市华星光电技术有限公司 一种cof封装单元及cof封装卷带
US10398377B2 (en) * 2015-09-04 2019-09-03 Japan Science And Technology Agency Connector substrate, sensor system, and wearable sensor system
KR20180003365A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치
JP6520889B2 (ja) * 2016-11-01 2019-05-29 株式会社デンソー 電子装置
US11581261B2 (en) * 2018-06-12 2023-02-14 Novatek Microelectronics Corp. Chip on film package
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260168A (en) * 1989-10-13 1993-11-09 The Foxboro Company Application specific tape automated bonding
JPH09129686A (ja) 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP3512655B2 (ja) * 1998-12-01 2004-03-31 シャープ株式会社 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP3494940B2 (ja) * 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
JP4069588B2 (ja) * 2001-01-18 2008-04-02 日立電線株式会社 テープキャリア及びそれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772625B1 (ko) * 2002-09-18 2007-11-02 미쓰이 긴조꾸 고교 가부시키가이샤 솔더 레지스트 코팅용 스크린 마스크
US11747871B2 (en) 2020-09-08 2023-09-05 Samsung Display Co., Ltd. Flexible printed circuit board and display device including the same

Also Published As

Publication number Publication date
US6559524B2 (en) 2003-05-06
KR100449463B1 (ko) 2004-09-21
JP3536023B2 (ja) 2004-06-07
US20020043713A1 (en) 2002-04-18
TW504823B (en) 2002-10-01
JP2002124544A (ja) 2002-04-26

Similar Documents

Publication Publication Date Title
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
US6710458B2 (en) Tape for chip on film and semiconductor therewith
KR100527565B1 (ko) 배선 기판 및 그 제조 방법
US7193328B2 (en) Semiconductor device
JP2007305881A (ja) テープキャリアおよび半導体装置並びに半導体モジュール装置
JP3429718B2 (ja) 表面実装用基板及び表面実装構造
JP4740708B2 (ja) 配線基板、及び半導体装置
US7183660B2 (en) Tape circuit substrate and semicondutor chip package using the same
JP4786976B2 (ja) 配線基板及びその製造方法、並びに半導体装置
KR20090084711A (ko) 배선 회로 기판 및 그 제조 방법
JP3886513B2 (ja) フィルム基板およびその製造方法
KR20090084706A (ko) 배선 회로 기판 및 그 제조 방법
KR20090084710A (ko) 배선 회로 기판 및 그 제조 방법
US8102046B2 (en) Semiconductor device and method of manufacturing the same
WO2017150060A1 (ja) 実装構造及びモジュール
JP2005109377A (ja) 半導体装置およびその製造方法
JPH1117298A (ja) フレキシブルプリント基板
JP3925280B2 (ja) 半導体装置の製造方法
JPH04291737A (ja) Ｔａｂフィルムキャリアテープ
JP2004328001A (ja) 配線基板
JP2005116697A (ja) 半導体装置およびその製造方法ならびにディスプレイ装置
JP2006269700A (ja) 配線基板の製造方法、及び配線基板、並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee