JPH11126877A - 強誘電性薄膜の性能を最適化するための多層方式 - Google Patents

強誘電性薄膜の性能を最適化するための多層方式

Info

Publication number
JPH11126877A
JPH11126877A JP10205468A JP20546898A JPH11126877A JP H11126877 A JPH11126877 A JP H11126877A JP 10205468 A JP10205468 A JP 10205468A JP 20546898 A JP20546898 A JP 20546898A JP H11126877 A JPH11126877 A JP H11126877A
Authority
JP
Japan
Prior art keywords
layer
thin film
ferroelectric thin
pzt
pzt layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10205468A
Other languages
English (en)
Inventor
Brian Lee Eastep
リー イーステップ ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramtron International Corp
Original Assignee
Ramtron International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramtron International Corp filed Critical Ramtron International Corp
Publication of JPH11126877A publication Critical patent/JPH11126877A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 電気的性能を高めるために最適化された組成
プロフィールを強誘電性薄膜に得ることを提供する。 【解決手段】 多層強誘電性薄膜は、核形成層14、バ
ルク層16および任意のキャップ層18を含んでいる。
特定の組成の薄い核形成層14は、強誘電性結晶方位を
最適化するために下部電極12上に実現されて、必要と
される組成とは強誘電性薄膜の大半において著しく異な
る。バルク膜16は、その結晶成長のための基板として
確立された核形成層を利用する。複数ステップの堆積プ
ロセスは、所望の組成プロフィールを得るように実施さ
れる。この方法は、薄膜の上部表面の近くのオプション
の第3の組成の調節物を、上部電極界面との適合性を確
実にするために、また引き続く処理から生じる相互作用
を補償するために、考慮している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に、強誘電性
薄膜に関する。より詳細には、本発明は、改良された電
気特性を有する強誘電性薄膜、および強誘電性薄膜を製
造するための対応する製造方法に関する。
【0002】
【従来の技術】強誘電性薄膜は、一般には、強誘電体メ
モリセルにおける強誘電体キャパシタのための誘電材料
として使用される。適切なメモリ動作のためには、強誘
電性薄膜が、外部から印加される電界を加えることに応
答して、検出可能な電荷を遊離する(liberate)能力に
よって明白に示される望ましい電気的性能を得る、こと
が重要なことである。
【0003】
【発明が解決しようとする課題】結晶成長特性および薄
膜の配向は、この望ましい電気的性能を得るために重要
であることが実験室で示されてきた。典型的には、強誘
電性薄膜は、強誘電体キャパシタの下部電極といった、
導電性電極の表面上に堆積される。下部電極は、白金、
イリジウム、酸化イリジウム、酸化ルテニウム、パラジ
ウム、並びに他の貴金属およびその酸化物、あるいは当
該技術分野において知られている他の適当な導電性材料
といった、様々な薄膜から製造されることができる。こ
れらの電極の各々は、変動する粗さ(changing roughne
ss)および/または導電率を持つ独特な表面を有し、こ
の表面は、引き続いて堆積される強誘電性薄膜の様々な
構成要素に対する付着係数(sticking coefficient)に
劇的に影響を及ぼす。付着係数が変わるにつれて、強誘
電性薄膜の組成が変わる。電極表面が、強誘電性薄膜の
層に順応し始めるにつれて、構成要素(constituents)
に対する付着係数が、変化し、そしてバルクの薄膜の組
成を示す(dictate)。したがって、単一の固定された
組のスパッタリング条件または溶液の化学的性質(solu
tion chemistry)を使用して、最適な電気的性能のため
に要求される組成を得ることができない。
【0004】本発明の改良された強誘電性薄膜に対する
引き続く比較のために、約2400オングストロームの
厚さを有し、単一工程の堆積を用いて堆積された典型的
な先行技術の強誘電性PZT薄膜(ジルコン酸チタン酸
鉛、lead zirconate titanate)は、<111>結晶方
位に配向されたおおよそ75%の結晶ドメインを有す
る。3ボルトのパルスを使用して遊離された「スイッチ
ド電荷(switched charge)」[「Qsw(3v)」]
が、平方センチメートル当たり約21マイクロクーロン
に測定された。強誘電体キャパシタのスイッチド電荷が
90%に飽和される印加電圧[“V(90%)”]は、
約4.5ボルトに測定された。
【0005】望まれることは、前述の電極の変わりやす
い性質を補償するために、また所望の薄膜組成プロフィ
ールを示すために、堆積条件において特定の調整がなさ
れる、最適の電気的性能を有する強誘電性薄膜である。
【0006】したがって、本発明の主目的は、電気的性
能を高めるために、最適化された組成プロフィールを強
誘電性薄膜において得ることにある。
【0007】
【課題を解決するために手段】本発明によれば、特定の
組成の薄い核形成層は、強誘電性結晶の方位を最適化す
るように実現され、またバルク強誘電性薄膜に必要とさ
れる組成とかなり(remarkably)異なる。バルクの薄膜
は、その結晶成長のための基礎(foundation)としても
たらされた核形成層を利用する。これらの組成条件のた
めに、多工程の堆積プロセスが、所望の組成プロフィー
ルをもたらすように実行される。本発明の方法は、ま
た、上部電極界面との適合を確実にすると共に、引き続
く処理から生じる相互作用を補償するように、薄膜の上
部面の近くにおける随意の第3の組成調整を考慮する。
【0008】本発明の前述の、および他の目的、特徴、
および長所は、本発明の好ましい実施の形態の下記の詳
細な記述からより容易に明らかになり、その記述は、添
付図面を参照して進行する。
【0009】
【発明の実施の形態】次に、図1を参照すると、強誘電
キャパシタ10が示され、下部電極12、上部電極2
0、薄い核形成層14、バルク強誘電性層16、および
随意の(optional)第3の叉は「キャップ」強誘電性層
18を有する。強誘電体キャパシタ10は、強誘電体メ
モリセルにおける記憶(storage)素子として使用され
ることができ、このような強誘電体メモリセルのアレイ
に存在する。
【0010】・単一のターゲットを使用する白金の下部
電極上のPZTスパッタ堆積 最適化された電気的性能のために、本発明に従って製造
されるPZT強誘電性薄膜は、単一のターゲットからス
パッタによって堆積され(sputter deposition)鉛リッ
チの(鉛に富んだ、lead-rich)(「Pb」)核形成層
14を持ち、スパッタにより堆積された「より少なく」
鉛リッチのバルク層16がその後に引き続く。単一のタ
ーゲットの堆積を使用して最適の電気的性能を達成する
ために、本発明の多層方式は、非常に望ましい。鉛リッ
チの核形成層14を得るために、高圧力および低パワー
が、25〜35%過剰な鉛を持つ50〜500オングス
トローム厚の薄膜を堆積するために採用される。核形成
層14の堆積後に、スパッタ条件は、圧力を下げて、且
つ電力を上げることによって、バルク薄膜層16のため
に鉛含有量(10〜20%過剰の鉛)を減らすように変
更される。核形成層14およびバルク層16の組み合わ
せは、所望の結晶構造を形成するために必要とされる引
き続く高温アニールによって適切な核形成および薄膜成
長を確実にするために重要である。これらのアニールに
おいて、鉛の揮発性は鍵となる役割を演ずる。核形成層
14内の高濃度の鉛は、過剰の鉛のための排出経路(す
なわち、下側の(lower)鉛バルク層16)を維持する
一方、結晶形成のために適切な鉛供給を確実にするため
に重要である。バルク層16の鉛量が過剰すぎるなら
ば、鉛は核形成層14を覆い(overwhelm)、核形成お
よび結晶成長を乱す(disrupt)。バルク層16が鉛不
足でありすぎるならば、バルク層16は、必要とされる
鉛を核形成層14から消費して、再び結晶成長を乱す。
【0011】いくつかの場合には、鉛に富んだキャップ
層18は、引き続くCMOSプロセス中におけるフイル
ム劣化を和らげる(buffer)ために望ましい。キャップ
層18は、使用されるならば、結晶成長に影響を及ぼさ
ないことを確実にするために、理想的には核形成層14
から十分に距離をおく(removed)。キャップ層18
は、厚さおよび鉛含有量に関して最適化され、上部電極
20との適合性を確実する。所望ならば、白金およびイ
リジウムからなる多層の下部電極12、並びに白金およ
び酸化イリジウムからなる多層の上部電極20を、同様
に使用できる。チタン密着層といった他の層を使用する
こともできる。白金は好ましい電極材料であるが、発明
が解決しようとする課題に記載されているように、当該
技術分野で知られている他の適当な電極材料を使用でき
る。
【0012】・スパッタリング条件 好ましい実施例では、PZTスパッタリングターゲット
のターゲット組成は、以下の通りである。すなわち、鉛
が1.035、ジルコニウムが0.400、チタンが
0.600、ランタンが0.030、カルシウムが0.
050、およびストロンチウムが0.020である。下
部電極12および上部電極20は白金であり、各々は約
1750オングストロームの厚さである。
【0013】下記に関連される(identifed)正確なス
パッタリング条件は、所与のスパッタリングツールに特
有であることに注目すべきである。正確なスパッタリン
グ条件は、他のスパッタリングツールに適合するために
必要なように修正される。
【0014】好ましい実施例では、グリフォンスパッタ
リング堆積装置(Gryphon Sputtering Deposition depo
sition tool)が使用される。全ての層14、16、お
よび18は、同じ温度(室温)において、そして同じス
パッタリング周囲環境(アルゴン)において堆積され
る。核形成層14のためのスパッタリング条件は、圧力
18mTorrにおいて750ワットであり、約30%
の過剰の鉛を持つ50オングストロームと100オング
ストロームとの間のフイルムを生じる(produce)。バ
ルク層16は、圧力2mTorrであり、また1000
ワットにおいて堆積され、約15〜20%過剰な鉛を持
つ残りのフイルム厚を生成する(build up)。随意のキ
ャップ層18が上部電極20の界面特性を高めるために
使用されるならば、バルク層16の厚さは、キャップ層
18の追加の厚さ分だけ減少される。キャップ層18
は、200オングストロームと300オングストローム
との間の厚さであり、25%と35%との間において過
剰の鉛を変える。キャップ層18の鉛含有量を生じさせ
るスパッタリング条件は、25%の過剰の鉛の場合には
圧力10mTorrでにおいて750ワットであり、3
5%過剰の鉛の場合には、圧力18mTorrにおいて
550ワットである。
【0015】・電気的性能の改良 層14および16からなる2層強誘電性フイルムは、<
111>方位に配向されたほぼ98%の結晶ドメインの
結晶配向(orientation)を有し、平方センチメートル
当たり約30マイクロクーロンの3ボルトにおいて測定
されたQsw(3V)スイッチド電荷を持つ。V(90
%)は、約3.5ボルトで測定された。両方の測定と
も、発明が解決しようとする課題において参照された単
一層の強誘電性フイルムを越えて電気的特性において著
しい改善を示す。
【0016】・多重ターゲットを使用する白金下部電極
上のPZTスパッタリング蒸着 前述の多層スパッタ堆積技術は、各々がスパッタリング
ターゲットを含む最少限度の2つのチャンバを有する
「クラスタ・ツール(cluster tool)」を使用して実行
することもできる。クラスタ・ツールでは、第1のチャ
ンバは、より高い鉛含有量を有するターゲットを含む。
キャパシタが形成されるウエハが、第1のチャンバに移
送され、核形成層14は、例えば、30%過剰の鉛で堆
積される。核形成層14を堆積後に、ウエハは別のター
ゲット組成を持つ第2のチャンバに移送される。バルク
層16は、引き続いて、例えば15〜20%過剰の鉛を
持つ第2のチャンバ内で堆積される。追加の第3のチャ
ンバおよびターゲット、あるいは第1のチャンバおよび
ターゲットが、所望ならば、キャップ層18を堆積する
ために使用されることができる。
【0017】・溶液化学反応あるいはCVD(「化学的
気相成長」) 一般に、強誘電性フイルムの特定の領域に対して、組成
制御の同じ原理が、溶液化学反応(solution chemistr
y)およびCVD技術の両方に適用される。両方の場合
において、組成変更が、各層に対して必要とされる。例
えば、上記のPZTの例に対する溶液化学反応におい
て、3つの異なる鉛含有量および潜在的に多様な(pote
ntailly varying)粘度(叉は、最小限、異なるスピン
速度)を持つ溶液が、所望のフイルム組成(compositio
n)および厚さの目標を達成するために必要とされる。
CVDの場合において、重要な前駆物質(critical pre
cursor)に対する流量が、層の各々に対して変更される
ことが理想的である。全ての場合、フイルムがその場に
おいて(in situ)または別個のアニール工程において
結晶化されるかどうかにかかわらず、バルク層16と無
関係に核形成層14の組成を制御することは、強誘電体
の電気的性能に対する最適な結晶成長および結晶方位
(orientation)を確立することにおいて重要である。
【0018】・他の強誘電性材料 ここに記載されている技術は、他の種類の強誘電性材料
に容易に適用されることもできる。適当な強誘電性材料
として見込みがあり(promise)そうな1つの材料はタ
ンタル酸ストロンチウムビスマス(「SBT」、stront
ium bismuth tantalate)である。揮発性の成分、つま
り「A」サイトのペロブスカイト格子の構成要素(cons
tituent)は、PZT強誘電性フイルムの鉛と同様に、
電気的性能およびフイルムの方位に重要な役割を演じる
ビスマスである。ここに教示された多層方式は、電気的
性能の改善に関して、起こり得る(potential)同じ長
所を提供することが予想される。ビスマスの豊富な核形
成層14が使用され、相対的にビスマス不足の(bismut
h-poor)バルク層16が後に続く。所望ならば、オプシ
ョンの(optional)キャップ層18は、前述の例におけ
るように使用されることができる。
【0019】本発明の原理をその好ましい実施例に記載
し、また図示してきたけれども、このような原理を逸脱
しないで構成および細部において本発明を修正できるこ
とは当業者によって認識されている。したがって、特許
請求の範囲の精神および範囲内に入る全ての修正および
変更を請求する。
【図面の簡単な説明】
【図1】図1は、本発明の方法に従って製造された強誘
電体キャパシタにおける多層の強誘電性薄膜の断面図で
ある。
【符号の説明】
10…強誘電キャパシタ、12…下部電極、14…核形
成層、16…バルク強誘電性層、18…オプションの第
3の叉はキャップ強誘電性層、20…上部電極

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 改良された強誘電性薄膜において、 第1の百分比(percentage)の過剰な鉛を含む第1のP
    ZT層を備え、 第2の百分比の過剰な鉛を含む第2のPZT層を備え、
    該第1の百分比は該第2の百分比よりも大きい、強誘電
    性薄膜。
  2. 【請求項2】 該第1のPZT層は、約50〜500オ
    ングストロームの厚さのPZT層を備える、請求項1に
    記載の強誘電性薄膜。
  3. 【請求項3】 該第1のPZT層は、約25〜35%の
    過剰の鉛を含むPZT層を備える、請求項1に記載の強
    誘電性薄膜。
  4. 【請求項4】 該第2のPZT層は、約1000〜40
    00オングストロームの厚さのPZT層を備える、請求
    項1に記載の強誘電性薄膜。
  5. 【請求項5】 該第2のPZT層は、約15〜20%過
    剰な鉛を含むPZT層を備える、請求項1に記載の強誘
    電性薄膜。
  6. 【請求項6】 随意の第3のPZT層を更に備える、請
    求項1に記載の強誘電性薄膜。
  7. 【請求項7】 該第3のPZT層は、約200〜300
    オングストロームの厚さのPZT層を備える、請求項6
    に記載の強誘電性薄膜。
  8. 【請求項8】 該第3のPZT層は、約25〜35%過
    剰な鉛を含むPZT層を備える、請求項6に記載の強誘
    電性薄膜。
  9. 【請求項9】 平方センチメートル当たり約30マイク
    ロクーロンのスイッチド電荷のQSWを有する、請求項1
    に記載の強誘電性薄膜。
  10. 【請求項10】 約3.5ボルトのV(90%)を有す
    る、請求項1に記載の強誘電性薄膜。
  11. 【請求項11】 強誘電性薄膜を製造する方法におい
    て、 第1の百分比の過剰な鉛を含む第1のPZT層を形成す
    るステップを備え、 第2の百分比の過剰な鉛を含む第2のPZT層を形成す
    ステップ備え、該第1の百分比が該第2の百分比よりも
    大きい、強誘電性薄膜を製造する方法。
  12. 【請求項12】 該第1のPZT層を形成する該ステッ
    プは、約50〜500オングストローム厚さのPZT層
    を形成するステップを備える、請求項11に記載の方
    法。
  13. 【請求項13】 該第1のPZT層を形成する該ステッ
    プは、約25〜35%の過剰な鉛を含むPZT層を形成
    するステップを備える、請求項11に記載の方法。
  14. 【請求項14】 該第2のPZT層を形成する該ステッ
    プは、厚さ約1000〜4000オングストロームのP
    ZT層を形成するステップを備える、請求項11に記載
    の方法。
  15. 【請求項15】 該第2のPZT層を形成する該ステッ
    プは、約15〜20%過剰な鉛を含むPZT層を形成す
    るステップを備える、請求項11に記載の方法。
  16. 【請求項16】 随意の第3のPZT層を形成するステ
    ップ、を更に備える請求項11に記載の方法。
  17. 【請求項17】 該第3のPZT層を形成する該ステッ
    プは、厚さ約200〜300オングストロームのPZT
    層を形成するステップを備える、請求項16に記載の方
    法。
  18. 【請求項18】 該第3のPZT層を形成する該ステッ
    プは、約25〜35%過剰な鉛を含むPZT層を形成す
    るステップを備える、請求項16に記載の方法。
  19. 【請求項19】 第1の厚さを有する核形成層と、 該第1の厚さよりも大きな第2の厚さを有するバルク層
    と、を備える改良された強誘電性薄膜。
  20. 【請求項20】 該核形成層および該バルク層は各々、
    PZTの層を備え、該核形成層が該バルク層よりも多く
    の過剰な鉛を含む、改良された強誘電性薄膜。
  21. 【請求項21】 該核形成層および該バルク層は各々、
    SBTの層を備え、該核形成層が該バルク層よりも多く
    の過剰なビスマスを含む、改良された強誘電性薄膜。
JP10205468A 1997-07-18 1998-07-21 強誘電性薄膜の性能を最適化するための多層方式 Pending JPH11126877A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/896684 1997-07-18
US08/896,684 US6080499A (en) 1997-07-18 1997-07-18 Multi-layer approach for optimizing ferroelectric film performance

Publications (1)

Publication Number Publication Date
JPH11126877A true JPH11126877A (ja) 1999-05-11

Family

ID=25406630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10205468A Pending JPH11126877A (ja) 1997-07-18 1998-07-21 強誘電性薄膜の性能を最適化するための多層方式

Country Status (3)

Country Link
US (2) US6080499A (ja)
EP (1) EP0892426A3 (ja)
JP (1) JPH11126877A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133605A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置
WO2005020311A1 (ja) * 2003-08-25 2005-03-03 Ulvac, Inc. 酸化物薄膜製造方法及びその製造装置
JP2005223314A (ja) * 2004-01-08 2005-08-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2006032562A (ja) * 2004-07-14 2006-02-02 Matsushita Electric Ind Co Ltd 容量素子及びその形成方法並びに半導体記憶装置及びその製造方法
JP2007281525A (ja) * 2004-01-08 2007-10-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008060599A (ja) * 2007-10-22 2008-03-13 Matsushita Electric Ind Co Ltd 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッド、インクジェット記録装置、ならびに強誘電体素子の製造方法
US7473565B2 (en) 2002-05-28 2009-01-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997642A (en) * 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
JP3594787B2 (ja) * 1998-02-03 2004-12-02 富士通株式会社 半導体装置及びその製造方法
TW421886B (en) * 1998-06-10 2001-02-11 Siemens Ag Memory-capacitor for a DRAM
US6187667B1 (en) * 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
KR100292819B1 (ko) 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6943392B2 (en) 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6444478B1 (en) * 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US6495413B2 (en) 2001-02-28 2002-12-17 Ramtron International Corporation Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits
US6423592B1 (en) 2001-06-26 2002-07-23 Ramtron International Corporation PZT layer as a temporary encapsulation and hard mask for a ferroelectric capacitor
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6838122B2 (en) 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
JP3971598B2 (ja) * 2001-11-01 2007-09-05 富士通株式会社 強誘電体キャパシタおよび半導体装置
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US20040152214A1 (en) * 2003-01-30 2004-08-05 Sanjeev Aggarwal Method of making a haze free, lead rich PZT film
US20040152215A1 (en) * 2003-01-30 2004-08-05 Sanjeev Aggarwal Method of making a haze free PZT film
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP4811551B2 (ja) * 2003-03-26 2011-11-09 セイコーエプソン株式会社 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
JP2004356464A (ja) * 2003-05-30 2004-12-16 Oki Electric Ind Co Ltd 強誘電体素子の製造方法、強誘電体素子及びFeRAM
US20110209989A1 (en) * 2010-02-26 2011-09-01 Youming Li Physical vapor deposition with insulated clamp
US9696795B2 (en) 2015-02-13 2017-07-04 Leap Motion, Inc. Systems and methods of creating a realistic grab experience in virtual reality/augmented reality environments
EP3220430B1 (en) * 2016-03-16 2019-10-30 Xaar Technology Limited A piezoelectric thin film element
US11875012B2 (en) 2018-05-25 2024-01-16 Ultrahaptics IP Two Limited Throwable interface for augmented reality and virtual reality environments

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5188902A (en) * 1991-05-30 1993-02-23 Northern Illinois University Production of PT/PZT/PLZI thin films, powders, and laser `direct write` patterns
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
JP2877618B2 (ja) * 1992-07-06 1999-03-31 シャープ株式会社 強誘電体膜の形成方法
KR100442543B1 (ko) * 1992-10-23 2004-11-20 시메트릭스 코포레이션 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
JPH06228736A (ja) * 1993-02-03 1994-08-16 Tdk Corp 強誘電体薄膜の形成方法
JPH06349324A (ja) * 1993-06-04 1994-12-22 Sharp Corp 強誘電体薄膜の形成方法
JPH0799252A (ja) * 1993-06-22 1995-04-11 Sharp Corp 強誘電体膜の製造方法及びそれを用いた半導体装置
JPH07168119A (ja) * 1993-12-13 1995-07-04 Sony Corp 頭部装着型画像表示装置
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3022328B2 (ja) * 1996-06-19 2000-03-21 日本電気株式会社 薄膜形成方法
US5811847A (en) * 1996-06-28 1998-09-22 Symetrix Corporation PSZT for integrated circuit applications
US5824590A (en) * 1996-07-23 1998-10-20 Micron Technology, Inc. Method for oxidation and crystallization of ferroelectric material
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
JPH10215467A (ja) * 1997-01-30 1998-08-11 Hitachi Ltd 位置測定方法及び位置測定システム
JP3046271B2 (ja) * 1998-01-14 2000-05-29 新キャタピラー三菱株式会社 走行作業機におけるエンジン等の配置機構

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133605A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置
JP4578744B2 (ja) * 2001-10-26 2010-11-10 パナソニック株式会社 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッドならびにインクジェット記録装置
US7473565B2 (en) 2002-05-28 2009-01-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
WO2005020311A1 (ja) * 2003-08-25 2005-03-03 Ulvac, Inc. 酸化物薄膜製造方法及びその製造装置
JPWO2005020311A1 (ja) * 2003-08-25 2007-11-01 株式会社アルバック 酸化物薄膜製造方法及びその製造装置
JP4628954B2 (ja) * 2003-08-25 2011-02-09 株式会社アルバック 酸化物薄膜製造方法
JP2005223314A (ja) * 2004-01-08 2005-08-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
JP2007281525A (ja) * 2004-01-08 2007-10-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006032562A (ja) * 2004-07-14 2006-02-02 Matsushita Electric Ind Co Ltd 容量素子及びその形成方法並びに半導体記憶装置及びその製造方法
JP2008060599A (ja) * 2007-10-22 2008-03-13 Matsushita Electric Ind Co Ltd 強誘電体素子およびそれを用いたアクチュエータ、インクジェットヘッド、インクジェット記録装置、ならびに強誘電体素子の製造方法

Also Published As

Publication number Publication date
US6090443A (en) 2000-07-18
EP0892426A2 (en) 1999-01-20
EP0892426A3 (en) 2000-09-27
US6080499A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
JPH11126877A (ja) 強誘電性薄膜の性能を最適化するための多層方式
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
US5978207A (en) Thin film capacitor
JP3832617B2 (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JPH11330411A (ja) 半導体記憶装置及びその製造方法
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
US6190924B1 (en) Apparatus and method to form ferroelectric capacitors having low dielectric loss
US6340621B1 (en) Thin film capacitor and method of manufacture
US6287637B1 (en) Multi-layer approach for optimizing ferroelectric film performance
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
US6479304B1 (en) Iridium composite barrier structure and method for same
JP2003332539A (ja) 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JPH0621337A (ja) 誘電体素子
US6863726B2 (en) Vapor phase growth method of oxide dielectric film
US20080019075A1 (en) Dielectric capacitor
KR100247474B1 (ko) 피지티 강유전체 캐패시터 제조 방법
JP2000252444A (ja) 薄膜キャパシタ
JP3246483B2 (ja) 半導体装置の製造方法
JP2004207628A (ja) 半導体記憶装置およびその製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
KR100326585B1 (ko) 강유전체캐패시터의제조방법
KR100288501B1 (ko) 비스무쓰 층상 산화물 강유전체 박막의 제조방법
JPH06338598A (ja) 誘電体薄膜構造物及びその製造方法
KR20000042863A (ko) 반도체 메모리 소자의 제조방법
JP2001085542A (ja) 強誘電体ゲートメモリおよびその製造方法