JPH11126776A - 半導体装置のボンディングパッド及びその製造方法 - Google Patents
半導体装置のボンディングパッド及びその製造方法Info
- Publication number
- JPH11126776A JPH11126776A JP9289860A JP28986097A JPH11126776A JP H11126776 A JPH11126776 A JP H11126776A JP 9289860 A JP9289860 A JP 9289860A JP 28986097 A JP28986097 A JP 28986097A JP H11126776 A JPH11126776 A JP H11126776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg
- bonding pad
- metal
- bpsg film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 複数の例えばアルミの層を有し、その間をタ
ングステン等で埋設しているボンディングパッドにおい
て、バリアメタルに用いる高融点金属とBPSG膜の間
で、組立の時に剥がれることを防止する。 【解決手段】 フィールド酸化膜1の上にBPSG膜2
形成されており、BPSG膜2の上には、NSG膜9を
形成する。その上にバリアメタル層3と下層メタルパッ
ド4と上層メタルパッド5を有し、下層メタルパッド4
と上層メタルパッド5は、層間絶縁膜6中をCVD技術
でタングステンを埋設した多数の孔7で接続されてい
て、最上層にあるパッシベーション膜8は、上層メタル
パッド5の上を開孔している。
ングステン等で埋設しているボンディングパッドにおい
て、バリアメタルに用いる高融点金属とBPSG膜の間
で、組立の時に剥がれることを防止する。 【解決手段】 フィールド酸化膜1の上にBPSG膜2
形成されており、BPSG膜2の上には、NSG膜9を
形成する。その上にバリアメタル層3と下層メタルパッ
ド4と上層メタルパッド5を有し、下層メタルパッド4
と上層メタルパッド5は、層間絶縁膜6中をCVD技術
でタングステンを埋設した多数の孔7で接続されてい
て、最上層にあるパッシベーション膜8は、上層メタル
パッド5の上を開孔している。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置に関し、
特にはボンディングパッド及びその製造方法に関する。
なお本明細書においては、リン5%とボロン10%程度
を含んだ酸化膜リン5%とボロン10%程度を含んだ酸
化膜をBPSGと記載し、実質的にリンやボロンを含ま
ず主にシリケートガラスからなる酸化膜を以下NSG膜
と記載する。
特にはボンディングパッド及びその製造方法に関する。
なお本明細書においては、リン5%とボロン10%程度
を含んだ酸化膜リン5%とボロン10%程度を含んだ酸
化膜をBPSGと記載し、実質的にリンやボロンを含ま
ず主にシリケートガラスからなる酸化膜を以下NSG膜
と記載する。
【0002】
【従来の技術】従来のボンディングパッドは、図2に示
すように、フィールド酸化膜1の上にBPSG膜2が形
成されている。BPSG膜は、800℃程度の熱処理を
行うことで、容易に表面平坦化が行えるため、最下層メ
タル下の層間膜として、広く利用されている。
すように、フィールド酸化膜1の上にBPSG膜2が形
成されている。BPSG膜は、800℃程度の熱処理を
行うことで、容易に表面平坦化が行えるため、最下層メ
タル下の層間膜として、広く利用されている。
【0003】BPSG膜2の上には、下層メタルパッド
4が形成され、その上には、上層メタルパッド5を有す
る。下層メタルパッド4と上層メタルパッド5とは、タ
ングステンCVDで層間絶縁膜6中を埋設された多数の
孔7で接続されており、最上層にあるパッシベーション
膜8は、上層メタルパッド5の上を開孔している。ま
た、配線の配線寿命を向上させるため、配線下にはチタ
ンなどの高融点金属で形成されたバリアメタル層3が、
0.05μm成膜されている。
4が形成され、その上には、上層メタルパッド5を有す
る。下層メタルパッド4と上層メタルパッド5とは、タ
ングステンCVDで層間絶縁膜6中を埋設された多数の
孔7で接続されており、最上層にあるパッシベーション
膜8は、上層メタルパッド5の上を開孔している。ま
た、配線の配線寿命を向上させるため、配線下にはチタ
ンなどの高融点金属で形成されたバリアメタル層3が、
0.05μm成膜されている。
【0004】図2の構造は、図3に示すような、上層メ
タルパッド単独で形成された場合に発生する剥がれの問
題を解決するために、採用された構造であり、その原因
としては、素子の微細化に伴うメタル層の薄膜化のた
め、ボンディングするときの荷重を単層メタルパッド1
0では支えきらないためである。従来技術の問題点は、
下層メタルパッドが、BPSG膜と接しているため、下
層メタルパッドとBPSG膜の界面で、ボンディング時
に剥がれが生じるということである。
タルパッド単独で形成された場合に発生する剥がれの問
題を解決するために、採用された構造であり、その原因
としては、素子の微細化に伴うメタル層の薄膜化のた
め、ボンディングするときの荷重を単層メタルパッド1
0では支えきらないためである。従来技術の問題点は、
下層メタルパッドが、BPSG膜と接しているため、下
層メタルパッドとBPSG膜の界面で、ボンディング時
に剥がれが生じるということである。
【0005】その理由は、バリアメタルとして下層メタ
ルパッドとBPSG膜の間に形成されているチタンなど
の高融点金属とBPSG膜との密着強度が不足するから
である。前記BPSG層とバリアメタル層の密着性を高
める手段は、たとえば特開平6−196525にメタル
パッドとポリシリコンパッド間の接続孔を多数のスリッ
トまたは多数の孔の分散した配列により形成したものが
記載されている。しかしながらそこにはBPSG膜と高
融点金属膜との間にNSG膜を有することは記載されて
はいない。
ルパッドとBPSG膜の間に形成されているチタンなど
の高融点金属とBPSG膜との密着強度が不足するから
である。前記BPSG層とバリアメタル層の密着性を高
める手段は、たとえば特開平6−196525にメタル
パッドとポリシリコンパッド間の接続孔を多数のスリッ
トまたは多数の孔の分散した配列により形成したものが
記載されている。しかしながらそこにはBPSG膜と高
融点金属膜との間にNSG膜を有することは記載されて
はいない。
【0006】また特開平5−160133には半導体装
置に関して、ボンディングパット上にタングステン及び
金の中間層を用いることが示されている。しかしながら
そこにはBPSG膜と高融点金属膜との間にNSG膜を
有することは記載されてはいない。
置に関して、ボンディングパット上にタングステン及び
金の中間層を用いることが示されている。しかしながら
そこにはBPSG膜と高融点金属膜との間にNSG膜を
有することは記載されてはいない。
【0007】
【発明が解決しようとする課題】従来技術の問題点は、
下層メタルパッドが、BPSG膜と接しているため、下
層メタルパッドとBPSG膜の界面で、ボンディング時
に剥がれが生じるということである。その理由は、バリ
アメタルとして下層メタルパッドとBPSG膜の間に形
成されているチタンなどの高融点金属とBPSG膜との
密着強度が不足するからである。
下層メタルパッドが、BPSG膜と接しているため、下
層メタルパッドとBPSG膜の界面で、ボンディング時
に剥がれが生じるということである。その理由は、バリ
アメタルとして下層メタルパッドとBPSG膜の間に形
成されているチタンなどの高融点金属とBPSG膜との
密着強度が不足するからである。
【0008】本発明は、下層メタルパッド下のバリアメ
タルがBPSG膜に直接接することをなくし、ボンディ
ング時にパッドの剥がれを発生しにくくすることを目的
とする。
タルがBPSG膜に直接接することをなくし、ボンディ
ング時にパッドの剥がれを発生しにくくすることを目的
とする。
【0009】
【課題を解決するための手段】本発明のボンディングパ
ッドでは、上層メタルと下層メタル間を多数の分散した
孔で接続している集積回路のボンディングパッドの下層
メタルを高融点金属膜を介してBPSG膜と接合させる
構造において、BPSG膜と高融点金属膜との間にリ
ン、ボロン等の不純物を含有しない膜を設けたことを特
徴とする。
ッドでは、上層メタルと下層メタル間を多数の分散した
孔で接続している集積回路のボンディングパッドの下層
メタルを高融点金属膜を介してBPSG膜と接合させる
構造において、BPSG膜と高融点金属膜との間にリ
ン、ボロン等の不純物を含有しない膜を設けたことを特
徴とする。
【0010】
【発明の実施の形態】上層メタルと下層メタル間を多数
の分散した孔で接続している集積回路のボンディングパ
ッドにおいて、BPSG膜と高融点金属膜とNSG膜を
有し、BPSG膜と高融点金属膜との間にNSG膜を有
することを特徴とする。具体的には、BPSG膜とバリ
アメタル層を直接に接触させず、BPSG膜とバリアメ
タル層を分離する手段としてNSG膜(図1の9)を有
する。
の分散した孔で接続している集積回路のボンディングパ
ッドにおいて、BPSG膜と高融点金属膜とNSG膜を
有し、BPSG膜と高融点金属膜との間にNSG膜を有
することを特徴とする。具体的には、BPSG膜とバリ
アメタル層を直接に接触させず、BPSG膜とバリアメ
タル層を分離する手段としてNSG膜(図1の9)を有
する。
【0011】BPSG膜とバリアメタル層の間に、リン
やボロン等の不純物を含有しない酸化膜(以下NSG膜
と記述)を有することで、元来密着性の良くないBPS
G膜とバリアメタル層を分離する。
やボロン等の不純物を含有しない酸化膜(以下NSG膜
と記述)を有することで、元来密着性の良くないBPS
G膜とバリアメタル層を分離する。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。本発明のボンディングパッドの構造
においては、上層メタルパッド5と下層メタルパッド4
間を多数の分散した孔9で接続している集積回路のボン
ディングパッドにおいて、BPSG膜2と高融点金属膜
3とNSG膜9を有し、BPSG膜2と高融点金属膜3
との間にNSG膜2を有することを特徴とするものであ
る。図1を参照すると、本発明の実施例は、フィールド
酸化膜1の上に0.5〜1.5μm厚のBPSG膜2形
成されており、BPSG膜2の上には、NSG膜8が
0.1〜0.3μmの厚さで形成されている。その上に
は、0.05μm厚のバリアメタル層3と0.5μm厚
の下層メタルパッド4と0.6μm厚の上層メタルパッ
ド5を有し、下層メタルパッド4と上層メタルパッド5
は、1μmの厚さの層間絶縁膜6中をCVD技術でタン
グステンを埋設した多数の孔7で接続されていて、最上
層にある1μmの膜厚のパッシベーション膜8は、上層
アルミパッド5の上を開孔している。
て詳細に説明する。本発明のボンディングパッドの構造
においては、上層メタルパッド5と下層メタルパッド4
間を多数の分散した孔9で接続している集積回路のボン
ディングパッドにおいて、BPSG膜2と高融点金属膜
3とNSG膜9を有し、BPSG膜2と高融点金属膜3
との間にNSG膜2を有することを特徴とするものであ
る。図1を参照すると、本発明の実施例は、フィールド
酸化膜1の上に0.5〜1.5μm厚のBPSG膜2形
成されており、BPSG膜2の上には、NSG膜8が
0.1〜0.3μmの厚さで形成されている。その上に
は、0.05μm厚のバリアメタル層3と0.5μm厚
の下層メタルパッド4と0.6μm厚の上層メタルパッ
ド5を有し、下層メタルパッド4と上層メタルパッド5
は、1μmの厚さの層間絶縁膜6中をCVD技術でタン
グステンを埋設した多数の孔7で接続されていて、最上
層にある1μmの膜厚のパッシベーション膜8は、上層
アルミパッド5の上を開孔している。
【0013】又、本発明の製造方法は、半導体基板上に
フィールド酸化膜を介してBPSG膜を形成する工程、
当該BPSG膜上にリン、ボロン等の不純物を含有しな
い膜(NSG膜)を形成する工程、当該NSG膜上にバ
リアメタル層を形成する工程とからなることを特徴とす
るボンディングパッドの構造の製造方法である。
フィールド酸化膜を介してBPSG膜を形成する工程、
当該BPSG膜上にリン、ボロン等の不純物を含有しな
い膜(NSG膜)を形成する工程、当該NSG膜上にバ
リアメタル層を形成する工程とからなることを特徴とす
るボンディングパッドの構造の製造方法である。
【0014】
【発明の効果】発明の効果は、下層メタルパッド下のバ
リアメタル層が、BPSG膜と直接に接触しなくなるた
め、下層メタルパッドの下での剥がれが発生しにくいこ
とである。その理由は、密着性の悪いバリアメタル層と
BPSG膜との間に、NSG膜を形成することで密着性
の劣化を防止するからである。
リアメタル層が、BPSG膜と直接に接触しなくなるた
め、下層メタルパッドの下での剥がれが発生しにくいこ
とである。その理由は、密着性の悪いバリアメタル層と
BPSG膜との間に、NSG膜を形成することで密着性
の劣化を防止するからである。
【図1】本発明のボンディングパッドの実施例の断面
図。
図。
【図2】従来のボンディングパッドの断面図。
【図3】従来の単層メタルパッドの断面図。
1…フィールド酸化膜 2…BPSG膜 3…バリアメタル層 4…下層メタルパッド 5…上層メタルパッド 6…層間絶縁膜 7…孔 8…パッシベーション膜 9…NSG膜 10…単層メタルパッド
Claims (6)
- 【請求項1】 上層メタルと下層メタル間を多数の分散
した孔で接続している集積回路のボンディングパッドの
下層メタルを高融点金属膜を介してBPSG膜と接合さ
せる構造において、BPSG膜と高融点金属膜との間に
リン、ボロン等の不純物を含有しない膜(NSG膜)を
設けたことを特徴とするボンディングパッドの構造。 - 【請求項2】 前記BPSG膜がリン5%とボロン10
%程度を含んだ酸化膜であることを特徴とする請求項1
記載のボンディングパッドの構造。 - 【請求項3】 前記高融点金属膜がチタン合金であるこ
とを特徴とする請求項1または2記載のボンディングパ
ッドの構造。 - 【請求項4】 半導体基板上にフィールド酸化膜を介し
てBPSG膜を形成する工程、当該BPSG膜上にリ
ン、ボロン等の不純物を含有しない膜(NSG膜)を形
成する工程、当該NSG膜上にバリアメタル層を形成す
る工程とからなることを特徴とするボンディングパッド
の構造の製造方法。 - 【請求項5】 前記BPSG膜がリン5%とボロン10
%程度を含んだ酸化膜であることを特徴とする請求項4
記載のボンディングパッドの構造の製造方法。 - 【請求項6】 前記高融点金属膜がチタン合金であるこ
とを特徴とする請求項4または5記載のボンディングパ
ッドの構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28986097A JP3211749B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置のボンディングパッド及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28986097A JP3211749B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置のボンディングパッド及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11126776A true JPH11126776A (ja) | 1999-05-11 |
JP3211749B2 JP3211749B2 (ja) | 2001-09-25 |
Family
ID=17748705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28986097A Expired - Fee Related JP3211749B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置のボンディングパッド及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3211749B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313540B1 (en) | 1998-12-25 | 2001-11-06 | Nec Corporation | Electrode structure of semiconductor element |
KR100367737B1 (ko) * | 2000-02-18 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 장치의 패드 형성방법 |
WO2003001595A3 (en) * | 2001-06-25 | 2004-05-27 | Koninkl Philips Electronics Nv | Electronic device |
KR100605194B1 (ko) | 2004-12-29 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 형성 방법 |
JP2012160633A (ja) * | 2011-02-02 | 2012-08-23 | Lapis Semiconductor Co Ltd | 半導体装置の配線構造及びその製造方法 |
US10418336B2 (en) | 2017-03-14 | 2019-09-17 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
-
1997
- 1997-10-22 JP JP28986097A patent/JP3211749B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6313540B1 (en) | 1998-12-25 | 2001-11-06 | Nec Corporation | Electrode structure of semiconductor element |
KR100367737B1 (ko) * | 2000-02-18 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 장치의 패드 형성방법 |
WO2003001595A3 (en) * | 2001-06-25 | 2004-05-27 | Koninkl Philips Electronics Nv | Electronic device |
KR100605194B1 (ko) | 2004-12-29 | 2006-07-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 패드 형성 방법 |
JP2012160633A (ja) * | 2011-02-02 | 2012-08-23 | Lapis Semiconductor Co Ltd | 半導体装置の配線構造及びその製造方法 |
US10418336B2 (en) | 2017-03-14 | 2019-09-17 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3211749B2 (ja) | 2001-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6441467B2 (en) | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film | |
US6028367A (en) | Bonds pads equipped with heat dissipating rings and method for forming | |
JP2003209134A (ja) | 半導体装置及びその製造方法 | |
JPS63283040A (ja) | 半導体装置 | |
US4984056A (en) | Semiconductor integrated circuit device | |
JP3211749B2 (ja) | 半導体装置のボンディングパッド及びその製造方法 | |
JP2964999B2 (ja) | 半導体装置及びその製造方法 | |
JP3106493B2 (ja) | 半導体装置 | |
JP2000100816A (ja) | 半導体装置 | |
JPH11121458A (ja) | 半導体装置 | |
JP4646789B2 (ja) | 半導体装置 | |
JPH04731A (ja) | 半導体装置及びその製造方法 | |
JP3798568B2 (ja) | 半導体素子 | |
JPS63308924A (ja) | 半導体装置 | |
JPS6143461A (ja) | 薄膜多層配線基板 | |
JPS615561A (ja) | 半導体装置 | |
TWI479617B (zh) | 半導體結構及其製造方法 | |
US8072067B2 (en) | Semiconductor structure | |
JP2002164381A (ja) | 半導体装置及びその製造方法 | |
JP3005545B1 (ja) | 半導体集積回路装置 | |
JP2001007113A (ja) | 半導体装置 | |
JP2003100766A (ja) | 半導体装置 | |
JPH07249627A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
JPH08124929A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS63252445A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |