KR100367737B1 - 반도체 장치의 패드 형성방법 - Google Patents
반도체 장치의 패드 형성방법 Download PDFInfo
- Publication number
- KR100367737B1 KR100367737B1 KR10-2000-0007766A KR20000007766A KR100367737B1 KR 100367737 B1 KR100367737 B1 KR 100367737B1 KR 20000007766 A KR20000007766 A KR 20000007766A KR 100367737 B1 KR100367737 B1 KR 100367737B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- forming
- insulating film
- interlayer insulating
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 장치의 패드 형성방법에 관한 것으로, 종래 반도체 장치의 패드 형성방법은 패드의 측면 측에서만 그 하부의 금속배선과 연결되는 플러그를 형성함으로써, 패드에 와이어를 본딩할때 인가되는 본딩 압력이 분산되지 못해 패드가 벗겨지는 현상이 발생하여, 공정의 신뢰성이 저하됨과 아울러 제품의 수율이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 일부에 형성된 필드산화막의 상부전면에 층간절연막을 증착하는 단계와; 상기 층간절연막의 상부전면에 하부 금속층을 형성하는 단계와; 상기 하부 금속층의 상부전면에 금속층간절연막을 증착하고, 사진식각공정을 통해 상기 증착된 하부 금속층의 전면의 일부가 고르게 노출되도록 하는 다수의 콘택홀을 형성하는 단계와; 상기 콘택홀 내에 도전성 플러그를 형성하는 단계와; 상기 금속층간절연막과 플러그의 상부에 상부 금속층을 형성하는 단계로 구성되어 패드와 금속배선을 연결하는 플러그를 그 패드의 전면에 접촉되도록 복수개로 형성하여 패드에 와이어를 본딩할때 인가되는 압력을 적절히 분산시킴으로써, 그 압력에 의해 패드가 벗겨지는 것을 방지하여 반도체 장치의 신뢰성을 향상시킴과 아울러 제품의 수율을 향상시키는 효과가 있다.
Description
본 발명은 반도체 장치의 패드 형성방법에 관한 것으로, 특히 상부 패드와 하부의 금속배선을 연결하는 플러그의 수를 늘려 패드에 와이어를 본딩할때 발생하는 본딩 압력을 적절히 분산시켜 본딩 압력에 의해 패드가 벗겨지는 현상을 방지하는데 적당하도록 한 반도체 장치의 패드 형성방법에 관한 것이다.
도1은 종래 패드의 평면도이고 도2는 도1에 있어서, A-A'방향의 단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 형성된 필드산화막(2)의 상부전면에 층간절연막(3)을 증착하는 단계와; 상기 층간절연막(3)의 상부전면에 하부 금속층(4)을 형성하는 단계와; 상기 하부 금속층(4)의 상부전면에 금속층간절연막(5)을 증착하고, 사진식각공정을 통해 상기 증착된 하부 금속층(4)의 주변부가 선택적으로 노출되도록 하는 콘택홀을 형성하는 단계와; 상기 콘택홀 내에 도전성 플러그(6)를 형성하는 단계와; 상기 금속층간절연막(5)과 플러그(6)의 상부에 상부 금속층(7)을 형성하는 단계로 제조된다.
이하, 상기와 같은 종래 반도체 장치의 패드 형성방법을 좀 더 상세히 설명한다.
먼저, 기판(1)의 일부에 필드산화막(2)을 형성하여, 소자형성영역을 정의하고, 그 소자형성영역의 상부에 반도체 소자를 형성한 후, 그 상부전면에 층간절연막(3)을 증착한다.
그 다음, 상기 층간절연막(3)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키고, 그 상부전면에 금속을 증착하고 패터닝하여 상기 노출된 반도체 소자의 특정영역에 접속됨과 아울러 상기 필드산화막(2)의 상부측 층간절연막(3) 상에 소정면적을 갖는 하부 금속층(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 금속층간절연막(5)을 증착하고, 사진식각공정을 통해 다수의 콘택홀을 형성하여 상기 필드산화막(2)의 상부측에 위치하는 하부 금속층(4) 주변부를 선택적으로 노출시킨다.
그 다음, 상기 구조의 상부전면에 도전성막을 증착하고, 평탄화하여 상기 금속층간절연막(5)을 노출시킴으로써, 상기 금속층간절연막(5)에 형성한 콘택홀 내에 위치하는 플러그(6)를 형성하게 된다.
그 다음, 상기 구조의 상부전면에 금속을 증착하여 상기 플러그(6)를 통해 하부 금속층(4)에 연결되는 상부 금속층(7)을 형성한다.
이때의 상부 금속층(7)은 패키지 공정에서 배선이 접속되는 실질적인 패드역할을 하게 된다.
그러나, 상기와 같은 종래 반도체 장치의 패드 형성방법은 패드의 측면 측에서만 그 하부의 금속배선과 연결되는 플러그를 형성함으로써, 패드에 와이어를 본딩할때 인가되는 본딩 압력이 분산되지 못해 패드가 벗겨지는 현상이 발생하여, 공정의 신뢰성이 저하됨과 아울러 제품의 수율이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 본딩 압력을 적절히 분산시킬 수 있는구조를 갖는 반도체 장치의 패드 형성방법을 제공함에 그 목적이 있다.
도1은 종래 반도체 장치 패드의 평면도.
도2는 도1에 있어서, A-A'방향의 단면도.
도3은 본 발명 반도체 장치 패드의 평면도.
도4는 도3에 있어서, A-A'방향의 단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:층간절연막 4:하부 금속층
5:금속층간절연막 6:플러그
7:상부 금속층
상기와 같은 목적은 기판의 일부에 형성된 필드산화막의 상부전면에 층간절연막을 증착하는 단계와; 상기 층간절연막의 상부전면에 하부 금속층을 형성하는 단계와; 상기 하부 금속층의 상부전면에 금속층간절연막을 증착하고, 사진식각공정을 통해 상기 증착된 하부 금속층의 전면의 일부가 고르게 노출되도록 하는 다수의 콘택홀을 형성하는 단계와; 상기 콘택홀 내에 도전성 플러그를 형성하는 단계와; 상기 금속층간절연막과 플러그의 상부에 상부 금속층을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명 반도체 장치 패드의 평면도이고, 도4는 도3에 있어서 A-A'방향의 단면을 보인 단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 형성된 필드산화막(2)의 상부전면에 층간절연막(3)을 증착하는 단계와; 상기 층간절연막(3)의 상부전면에 하부 금속층(4)을 형성하는 단계와; 상기 하부 금속층(4)의 상부전면에 금속층간절연막(5)을 증착하고, 사진식각공정을 통해 상기 증착된 하부 금속층(4)의 전면의 일부가 고르게 노출되도록 상기 금속층간절연막(5)에 다수의 콘택홀을 형성하는 단계와; 상기 콘택홀 내에 도전성 플러그(6)를 형성하는 단계와; 상기 금속층간절연막(5)과 플러그(6)의 상부에 상부 금속층(7)을 형성하는 단계로 제조된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 패드 형성방법을 좀 더 상세히 설명한다.
먼저, 기판(1)의 일부에 필드산화막(2)을 형성하여, 소자형성영역을 정의하고, 그 소자형성영역의 상부에 반도체 소자를 형성한 후, 그 상부전면에 층간절연막(3)을 증착한다.
그 다음, 상기 층간절연막(3)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키고, 그 상부전면에 금속을 증착하고 패터닝하여 상기 노출된 반도체 소자의 특정영역에 접속됨과 아울러 상기 필드산화막(2)의 상부측 층간절연막(3) 상에 소정면적을 갖는 하부 금속층(4)을 형성한다.
그 다음, 상기 구조의 상부전면에 금속층간절연막(5)을 증착하고, 사진식각공정을 통해 그 필드산화막(2)의 상부측에 위치하는 금속층간절연막(5)의 전면에 그 수가 가능한 한 최대로 형성되며, 그 크기는 사진식각공정으로 정의할 수 있는 최소크기의 콘택홀을 형성한다.
이와 같이 형성된 콘택홀은 종래에는 하부 금속층(4)과 상부 금속층(7)이 겹치는 부분의 주변부에만 형성하였으나 본 발명은 상부 금속층(7)의 하부측 하부 금속층(4)의 전면에 고른 분포를 갖는 콘택홀을 형성한다.
그 다음, 상기 구조의 상부전면에 도전성막을 증착하고, 평탄화하여 상기 금속층간절연막(5)을 노출시킴으로써, 상기 금속층간절연막(5)에 형성한 콘택홀 내에 위치하는 플러그(6)를 형성하게 된다.
그 다음, 상기 구조의 상부전면에 금속을 증착하여 상기 플러그(6)를 통해 하부 금속층(4)에 연결되는 상부 금속층(7)을 형성한다.
상기한 바와 같이 본 발명 반도체 장치의 패드 형성방법은 패드와 금속배선을 연결하는 플러그를 그 패드의 전면에 접촉되도록 복수개로 형성하여 패드에 와이어를 본딩할때 인가되는 압력을 적절히 분산시킴으로써, 그 압력에 의해 패드가 벗겨지는 것을 방지하여 반도체 장치의 신뢰성을 향상시킴과 아울러 제품의 수율을 향상시키는 효과가 있다.
Claims (2)
- 기판의 일부에 형성된 필드산화막의 상부전면에 층간절연막을 증착하는 단계와; 상기 층간절연막의 상부전면에 하부 금속층을 형성하는 단계와; 상기 하부 금속층의 상부전면에 금속층간절연막을 증착하는 단계와; 상기 금속층간절연막에 상기 하부 금속층의 전면이 고르게 노출될 수 있도록 매트릭스 상의 배치로 다수의 콘택홀을 형성하는 단계와; 상기 콘택홀 내에 도전성 플러그를 형성하는 단계와; 상기 금속층간절연막과 플러그의 상부에 상부 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 장치의 패드 형성방법.
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0007766A KR100367737B1 (ko) | 2000-02-18 | 2000-02-18 | 반도체 장치의 패드 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0007766A KR100367737B1 (ko) | 2000-02-18 | 2000-02-18 | 반도체 장치의 패드 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010081705A KR20010081705A (ko) | 2001-08-29 |
KR100367737B1 true KR100367737B1 (ko) | 2003-01-10 |
Family
ID=19647657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0007766A KR100367737B1 (ko) | 2000-02-18 | 2000-02-18 | 반도체 장치의 패드 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100367737B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204283A (ja) * | 1992-09-18 | 1994-07-22 | Lsi Logic Corp | 半導体用ボンドパッド |
JPH08213422A (ja) * | 1995-02-07 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置およびそのボンディングパッド構造 |
US5707894A (en) * | 1995-10-27 | 1998-01-13 | United Microelectronics Corporation | Bonding pad structure and method thereof |
JPH11126776A (ja) * | 1997-10-22 | 1999-05-11 | Nec Corp | 半導体装置のボンディングパッド及びその製造方法 |
-
2000
- 2000-02-18 KR KR10-2000-0007766A patent/KR100367737B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204283A (ja) * | 1992-09-18 | 1994-07-22 | Lsi Logic Corp | 半導体用ボンドパッド |
JPH08213422A (ja) * | 1995-02-07 | 1996-08-20 | Mitsubishi Electric Corp | 半導体装置およびそのボンディングパッド構造 |
US5707894A (en) * | 1995-10-27 | 1998-01-13 | United Microelectronics Corporation | Bonding pad structure and method thereof |
JPH11126776A (ja) * | 1997-10-22 | 1999-05-11 | Nec Corp | 半導体装置のボンディングパッド及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010081705A (ko) | 2001-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7067928B2 (en) | Method of forming a bonding pad structure | |
US6518092B2 (en) | Semiconductor device and method for manufacturing | |
US20040217473A1 (en) | Wafer level package, wafer level packaging procedure for making wafer level package | |
JP2001015403A5 (ko) | ||
KR960032686A (ko) | 플러그를 갖춘 반도체 디바이스 제조방법 | |
KR100437460B1 (ko) | 본딩패드들을 갖는 반도체소자 및 그 제조방법 | |
TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
KR930009018B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100367737B1 (ko) | 반도체 장치의 패드 형성방법 | |
TWI681528B (zh) | 重佈線結構及其製造方法 | |
KR100324341B1 (ko) | 반도체 장치의 패드 형성방법 | |
US7732928B2 (en) | Structure for protecting electronic packaging contacts from stress | |
KR100347243B1 (ko) | 반도체소자의금속배선형성방법 | |
KR20050025240A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2810945B2 (ja) | 集積回路用電極パッド及びその製造方法 | |
JPH07169877A (ja) | 金属多層集積装置及びその製造方法 | |
KR0172785B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
KR20040023311A (ko) | 반도체 소자의 패드 형성 방법 | |
JPH02111052A (ja) | 多層配線形成法 | |
KR20030054745A (ko) | 반도체 소자의 콘택 영역 형성 방법 | |
KR20010025844A (ko) | 반도체소자의 다층배선 형성방법 | |
KR20060094655A (ko) | 반도체 소자의 본딩패드 및 그 형성방법 | |
KR19990018323A (ko) | 반도체 장치의 다층의 안티퓨즈(Antifuse) 제조방법 | |
JPS6329549A (ja) | 多層配線構造 | |
JP2001102635A5 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |