JP3005545B1 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JP3005545B1
JP3005545B1 JP10294072A JP29407298A JP3005545B1 JP 3005545 B1 JP3005545 B1 JP 3005545B1 JP 10294072 A JP10294072 A JP 10294072A JP 29407298 A JP29407298 A JP 29407298A JP 3005545 B1 JP3005545 B1 JP 3005545B1
Authority
JP
Japan
Prior art keywords
bonding
circuit device
integrated circuit
semiconductor integrated
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10294072A
Other languages
English (en)
Other versions
JP2000124246A (ja
Inventor
宏之 甲斐
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP10294072A priority Critical patent/JP3005545B1/ja
Application granted granted Critical
Publication of JP3005545B1 publication Critical patent/JP3005545B1/ja
Publication of JP2000124246A publication Critical patent/JP2000124246A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【要約】 【課題】 ボンディングワイヤのボンディングパッドに
対する接合力を向上し、かかる接合力を高めるための下
層配線構造を簡単化する。 【解決手段】 ボンディングワイヤ２１を接合するため
のボンディングパッド１９の接合面を凹形Ｐに形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ボンディングワ
イヤを接合するためのボンディングパッドを有する半導
体集積回路装置に関する。
【０００２】
【従来の技術】半導体集積回路装置を製造する最終工程
では、リードフレームなどの外囲器端子と個別デバイス
の電極であるボンディングパッドとが、例えば熱圧着に
よるワイヤボンディングによって接続される。そして、
かかるボンディングパッドに対するワイヤのワイヤボン
ディングは、例えば図２に示すように、そのボンディン
グパッド１の平らな接合面１ａに対し、ボンディングワ
イヤ２端を熱圧着することにより行われている。
【０００３】一方、半導体集積回路装置において、ワイ
ヤボンディング強度を高めるために、２層以上のアルミ
配線層を重ねた構造のパッド電極を設け、このパッド電
極の下層のアルミ配線層と上層のアルミ配線層との層間
に高融点金属層を設けたものが、例えば特開平１−１５
１２４８号公報に示されている。この半導体集積回路装
置は、図３に示すように、単結晶シリコン基板３上に絶
縁膜４を形成した後、下層のアルミ配線層５を約４００
０Åに、その上に高融点金属層６を約５００Å〜３００
０Åに形成し、これらの上に形成した層間絶縁膜７に開
口部を形成し、その上に上層のアルミ配線層８を約１０
０００Å程度形成する。そして、このアルミ配線層８の
上に、パッシベーション膜９を形成した後、パッド部の
開口を行うことにより得られる。これにより、この上層
の平らな接合面を持つアルミ配線層８にボンディングワ
イヤをすべらせることなくボンディングすることができ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
従来の半導体集積回路装置にあっては、ボンディングワ
イヤ２がボンディングパッド１の平面上に対し接合され
る構成であるため、その接合力が比較的弱いという課題
があった。また、前記のように、上層および下層の各ア
ルミ配線層５，８間に高融点金属層を用いてワイヤボン
ディング特性を改善しようとするものでは、その高融点
金属層を設けるために製造工程の増加を招き、半導体集
積回路装置の生産効率が低下するほか、平面に対するワ
イヤボンディングであるため、前記同様接合力が弱いと
いう課題があった。
【０００５】この発明は前記課題を解決するものであ
り、ボンディングワイヤのボンディングパッドに対する
接合力を向上できるとともに、かかる接合力を高めるた
めの下層配線構造を簡単な工程にて得ることができる半
導体集積回路装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】前記目的達成のため、請
求項１の発明にかかる半導体集積回路装置は、複数の下
層配線をそれぞれリング状に形成して敷き重ねることに
より、ボンディングワイヤを接合するためのボンディン
グパッドの接合面を凹型に形成したものである。
【０００７】また、請求項２の発明にかかる半導体集積
回路装置は、前記複数の下層配線を絶縁膜を介して順次
敷き重ね、最上位の前記下層配線上に、前記各下層配線
に繋がれたボンディングパッドが絶縁膜を介して敷き重
ねたものである。
【０００８】また、請求項３の発明にかかる半導体集積
回路装置は、前記ボンディングパッドおよび前記各下層
配線をスルーホールを介して接続したものである。
【０００９】
【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。図１において、１１は単結晶シリ
コン基板などの半導体基板であり、この半導体基板１１
上には絶縁膜１２が形成され、これの上にリング状の第
１の下層配線１３が敷き重ねられている。また、この第
１の下層配線１３が設けられた絶縁膜１２上およびその
第１の下層配線１３上には、絶縁膜１４が形成されてお
り、この絶縁膜１４上の前記第１の下層配線１３に対応
する部位には、リング状の第２の下層配線１５が敷き重
ねられている。そして、この第２の下層配線１５が設け
られた絶縁膜１４上およびその第２の下層配線１５上に
絶縁膜１６が設けられている。
【００１０】また、その絶縁膜１６上の前記第２の下層
配線１５に対応する部位には、リング状の第３の下層配
線１７が敷き重ねられている。さらに、この第３の下層
配線１７が設けられた絶縁膜１６上およびその第３の下
層配線１７上に絶縁膜１８が設けられている。そして、
そのリング状の第３の下層配線１７の上部およびそのリ
ング状部内を被うように、絶縁層１８上にアルミ金属層
などのボンディングパッド１９が形成されている。さら
に、そのボンディングパッド１９およびこれを形成して
いる絶縁膜１８上にはパシベーション絶縁膜２０が形成
され、この形成後にボンディングワイヤ２１をボンディ
ングするための開口２２が形成されている。
【００１１】また、前記第１，第２，第３の下層配線１
３，１５，１７およびボンディングパッド１９は各絶縁
膜１４，１６，１８に設けられたスルーホールＨをそれ
ぞれ介して繋がれている。これにより、ボンディングパ
ッド１９を通じての各層回路からの信号の入出力が可能
となる。
【００１２】かかる構成になる半導体集積回路装置で
は、リング状の第１〜第３の下層配線１３，１５，１７
が絶縁膜１４，１６，１８を介して敷き重ねられている
ため、必然的にそのリング状の各下層配線１３，１５，
１７部分は周辺部よりも全体として上方にリング状に突
出する。従って、これらの上に形成されるボンディング
パッド１９もその形態に沿った形状をなし、傾斜壁およ
び底壁を持った滑らかな凹面（凹形）Ｐに形成される。
この結果、ボンディングワイヤ２１のボンディングパッ
ド１９に対する接合面積が拡大し、結果的に、そのボン
ディングワイヤ２１の接合力が十分に強化されることと
なる。
【００１３】なお、前記各下層配線１３，１５，１７の
敷き重ねによって、これらのリング部に対応する部位
で、ボンディングパッド１９が薄く形成されて断線を惹
き起すことが考えられる。また、ボンディングワイヤ２
１のボンディングを行うときの衝撃を受けて、リング状
に敷き重ねられた各下層配線１３，１５，１７の断線を
招くことが考えられる。この発明では、前記のように、
前記リング部で各下層配線１３，１５，１７をスルーホ
ールＨにて繋ぐことにより、前記断線を防止するととも
に、ボンディングパッド１９を通じて各層からの信号の
入出力を可能にしている。この結果、この発明では、従
来のような高融点金属層を形成する特殊工程がなく、単
純工程の繰り返しで、十分なボンディング強度が得られ
るボンディングパッドを能率的かつローコストに形成で
きる。
【００１４】
【発明の効果】以上のように、この発明によれば、ボン
ディングワイヤを接合するためのボンディングパッドの
接合面を凹形に形成したのでボンディングワイヤのボン
ディングパッドに対する接合力を十分に向上できるとい
う効果が得られる。また、この発明によれば、半導体基
板上に複数のリング状の下層配線を絶縁膜を介して順次
敷き重ね、最上位の前記下層配線上に、絶縁膜を介して
前記各下層配線に接続されたボンディングパッドを敷き
重ねるように構成したので、ボンディングワイヤのボン
ディングパッドに対する接合力を高めるための下層配線
構造を簡単な工程にて能率的かつローコストに得ること
ができるという効果が得られる。さらに、この発明によ
れば、前記ボンディングパッドおよび前記各下層配線を
スルーホールを介して接続するように構成したので、前
記ボンディングを通じて各層からの信号の入出力を行え
るとともに、ボンディングパッドの突起部および下層配
線の強度を向上できるという効果が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の一形態による半導体集積回
路装置を示す断面図である。
【図２】 従来のボンディングパッドに対するボンディ
ングワイヤの接合構造を示す断面図である。
【図３】 従来の半導体集積回路装置の構造を示す断面
図である。
【符号の説明】
１１ 半導体基板 １２，１４，１６，１８ 絶縁膜 １３，１５，１７ 下層配線 １９ ボンディングパッド ２１ ボンディングワイヤ Ｐ 凹面（凹形）
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/3205

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の下層配線をそれぞれリング状に形
    成して敷き重ねることにより、ボンディングワイヤを接
    合するためのボンディングパッドの接合面が凹型に形成
    されていることを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記複数の下層配線が絶縁膜を介して順
    次敷き重ねられ、最上位の前記下層配線上に、前記各下
    層配線に繋がれたボンディングパッドが絶縁膜を介して
    敷き重ねられていることを特徴とする請求項１に記載の
    半導体集積回路装置。
  3. 【請求項３】 前記ボンディングパッドおよび前記各下
    層配線がスルーホールを介して接続されていることを特
    徴とする請求項２に記載の半導体集積回路装置。
JP10294072A 1998-10-15 1998-10-15 半導体集積回路装置 Expired - Fee Related JP3005545B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10294072A JP3005545B1 (ja) 1998-10-15 1998-10-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10294072A JP3005545B1 (ja) 1998-10-15 1998-10-15 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP3005545B1 true JP3005545B1 (ja) 2000-01-31
JP2000124246A JP2000124246A (ja) 2000-04-28

Family

ID=17802929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10294072A Expired - Fee Related JP3005545B1 (ja) 1998-10-15 1998-10-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3005545B1 (ja)

Also Published As

Publication number Publication date
JP2000124246A (ja) 2000-04-28

Similar Documents

Publication Publication Date Title
US5481133A (en) Three-dimensional multichip package
US6100589A (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
JP4519392B2 (ja) ３次元マルチチップパッケージ及びその製造方法
JP3631120B2 (ja) 半導体装置
US5707894A (en) Bonding pad structure and method thereof
JP2916326B2 (ja) 半導体装置のパッド構造
US7646087B2 (en) Multiple-dies semiconductor device with redistributed layer pads
JP2988075B2 (ja) 半導体装置
JPS60160645A (ja) 積層半導体集積回路装置
JP2001257307A (ja) 半導体装置
JP3726579B2 (ja) 半導体装置およびその製造方法
US20100065954A1 (en) Bond pad structures and semiconductor devices using the same
US5235212A (en) Semiconductor device having a mechanical buffer
US20140021619A1 (en) Pad structure and integrated circuit chip with such pad structure
JP3898350B2 (ja) 半導体装置
US6404061B1 (en) Semiconductor device and semiconductor chip
JP2002319588A (ja) 半導体素子のボンドパッド及びその形成方法
US5463255A (en) Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion
JPH06105726B2 (ja) 半導体集積回路装置
JP2919488B2 (ja) 半導体集積回路装置
JP3005545B1 (ja) 半導体集積回路装置
JP4009380B2 (ja) 半導体チップの製造方法
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
JPH11126790A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991109

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees