KR100605194B1 - 반도체 소자의 패드 형성 방법 - Google Patents

반도체 소자의 패드 형성 방법 Download PDF

Info

Publication number
KR100605194B1
KR100605194B1 KR1020040115536A KR20040115536A KR100605194B1 KR 100605194 B1 KR100605194 B1 KR 100605194B1 KR 1020040115536 A KR1020040115536 A KR 1020040115536A KR 20040115536 A KR20040115536 A KR 20040115536A KR 100605194 B1 KR100605194 B1 KR 100605194B1
Authority
KR
South Korea
Prior art keywords
forming
metal
film
pad
layer
Prior art date
Application number
KR1020040115536A
Other languages
English (en)
Other versions
KR20060076911A (ko
Inventor
이재석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040115536A priority Critical patent/KR100605194B1/ko
Publication of KR20060076911A publication Critical patent/KR20060076911A/ko
Application granted granted Critical
Publication of KR100605194B1 publication Critical patent/KR100605194B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비아 홀에서 방출되는 가스를 이중 패드 패터닝을 통해 제거하는 패드 형성 방법에 관한 것이다.
본 발명의 반도체 소자의 패드 형성 방법은 기판 상부에 패드 형상으로 제1금속막을 형성하는 단계; 상기 제1금속막 상부에 층간 절연막을 형성하는 단계; 상기 층간 절연막의 소정 부분을 선택적으로 식각하여 수 개의 비아 홀을 형성하는 단계; 상기 비아 홀 내에 금속막을 매립시켜 금속 플러그를 형성하는 단계; 상기 층간 절연막 상부에 배리어층, 제1금속층을 형성하는 단계; 상기 배리어층과 제1금속층을 소정 부분만 남겨놓고 패터닝하는 단계; 상기 기판 상부에 산화막을 형성하는 단계; 상기 산화막을 상기 금속 플러그가 들어나도록 화학적 기계적 연마 공정을 실시하는 단계 및 상기 산화막 상부에 제2금속층과 반사방지막 Ti/TiN층을 순서대로 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 패드 형성 방법은 이중 패드 금속 패터닝에 의한 Si rich 산화물의 첨가로 비아 홀과 패드 금속 사이 막이 벗겨지는 현상을 방지할 수 있는 효과가 있다.
Si rich 산화막, 필링, 이중 패드 패터닝

Description

반도체 소자의 패드 형성 방법{Method for forming the pad layer of semiconductor device}
도 1은 종래기술에 의한 반도체 소자의 패드 형성 방법.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 패드 형성 방법.
본 발명은 반도체 소자의 패드 형성 방법에 관한 것으로, 보다 자세하게는 비아 홀에서의 가스 방출을 이중 패드 패터닝을 통해 제거하는 패드 형성 방법에 관한 것이다.
도 1은 종래기술에 의한 반도체 소자의 패드 형성 방법이다. 먼저 기판 상부에 층간 절연막(100)을 증착한 후 패터닝하여 비아(via)(110)를 형성한다. 상기 비아(110)에 메탈을 채워 넣는다. 상기 메탈은 바람직하게는 텅스텐을 이용한다.
상기 비아(110)가 메탈로 채워지면 바로 탑 금속 패드(Top metal pad) 공정이 이루어진다. 상기 비아가 형성된 층간 절연막(100) 상부에 하부 Ti/TiN층(120), 금속층(130), 하부 Ti/TiN층(140), 보호 산화막(passivation oxide)(150)층 및 보호 질화막(passivation nitride)(160)층을 순서대로 적층한 후 패터닝 한다. 이 때 상기 금속층(130)은 바람직하게는 알루미늄을 이용하며, 상기 알루미늄층은 고온으로 형성할 수 없기 때문에 저온에서 증착이 가능하거나, 증착 후 열처리가 저온에서 가능한 종류의 절연막을 사용한다.
그러나, 상기와 같은 종래의 형성방법은 비아에서 가스 방출(out gassing)이 생겨 층간 절연막과 탑 금속층에 들어가 이로 인해 들뜨는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 이중 패드 패터닝을 통해 비아 홀에서 발생하는 가스 방출에 의한 벗겨짐 현상을 막아주는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판 상부에 패드 형상으로 제1금속막을 형성하는 단계; 상기 제1금속막 상부에 층간 절연막을 형성하는 단계; 상기 층간 절연막의 소정 부분을 선택적으로 식각하여 수 개의 비아 홀을 형성하는 단계; 상기 비아 홀 내에 금속막을 매립시켜 금속 플러그를 형성하는 단계; 상기 층간 절연막 상부에 배리어층, 제1금속층을 형성하는 단계; 상기 배리어층과 제1금속층을 소정 부분만 남겨놓고 패터닝하는 단계; 상기 기판 상부에 산화막을 형성하는 단계; 상기 산화 막을 상기 금속 플러그가 들어나도록 화학적 기계적 연마 공정을 실시하는 단계 및 상기 산화막 상부에 제2금속층과 반사방지막 Ti/TiN층을 순서대로 형성하는 단계으로 이루어진 반도체 소자의 패드 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참고한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 의한 반도체 소자의 패드 형성 방법이다.
먼저 도 2a와 같이 기판 상부에 패드 형상으로 제1금속막(200)을 형성한 후 상기 제1금속막(200)을 덮도록 층간 절연막(210)을 증착한다. 상기 층간 절연막(210)은 SOG막, BPSG막, BSG막 또는 PSG막 중 어느 하나를 증착한다. 상기 층간 절연막(210)의 소정 부분을 선택적으로 식각하여 수 개의 비아 홀(220)을 형성시킨 후 상기 비아 홀(220) 내에 금속막을 매립시켜 금속 플러그(230)를 형성한다.
상기 비아 홀(220)이 형성된 상기 층간 절연막(210) 상부에 하부 Ti층과 하부 TiN층으로 구성된 배리어층(240)과 제1금속층(250)을 차례대로 형성한다. 상기 제1금속층(250)은 금속 플러그의 전체 높이에 1/3 내지 1/4에 해당하는 두께만큼 형성하며, 바람직하게는 알루미늄을 이용한다.
다음 도 2b와 같이 상기 배리어층(240)과 제1금속층(250)을 사진 패터닝하고 이온 반응 식각(RIE : Reactive Ion Etching)하여 상기 비아 홀(220)과 만나는 부분만 남겨놓고 식각한다.
다음 도 2c와 같이 산화막(260)을 형성한다. 상기 산화막(260)은 실리콘이 다량 함유되어 있는 Si-rich 산화막을 사용한다. 상기 산화막(260)의 산화물은 고밀도 플라즈마(HDP : High Density Plasma) 방법으로 형성한다. 상기 산화막(260)은 상기 비아 홀(250)에서 나오는 플루오르와 같은 가스를 억제하여 비아 홀과 금속층 사이의 필링을 막아줄 수 있다.
다음 도 2d와 같이 상기 산화막(260)을 상기 금속 플러그(230)가 드러나도록 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 공정을 실시한다.
다음 도 2e와 같이 제2금속층(270)과 상부 Ti층과 상부 TiN층으로 구성된 Arc Ti/TiN층(280)을 형성한다. 이때 상기 제2금속층(270)은 상기 제1금속층(250)의 두께를 포함하여 금속 플러그의 전체 높이에 해당하게 형성한다. 이 때 상기 제1금속층(250)과 상기 제2금속층(270)의 두께 비율은 바람직하게는 3:7 내지 5:5의 비율로 형성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 반도체 소자의 패드 형성 방법은 이중 패드 금속 패터닝에 의한 Si rich 산화물의 첨가로 비아 홀과 패드 금속 막이 벗겨지는 현상을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 반도체 소자의 패드 형성 방법에 있어서,
    기판 상부에 패드 형상으로 제1금속막을 형성하는 단계;
    상기 제1금속막 상부에 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 소정 부분을 선택적으로 식각하여 수 개의 비아 홀을 형성하는 단계;
    상기 비아 홀 내에 금속막을 매립시켜 금속 플러그를 형성하는 단계;
    상기 층간 절연막 상부에 배리어층, 제1금속층을 형성하는 단계;
    상기 배리어층과 제1금속층을 소정 부분만 남겨놓고 패터닝하는 단계;
    상기 기판 상부에 산화막을 형성하는 단계;
    상기 산화막을 상기 금속 플러그가 들어나도록 화학적 기계적 연마 공정을 실시하는 단계; 및
    상기 산화막 상부에 제2금속층과 반사방지막 Ti/TiN층을 순서대로 형성하는 단계
    로 이루어짐을 특징으로 하는 반도체 소자의 패드 형성 방법.
  2. 제 1항에 있어서,
    상기 제1금속층은 금속 플러그의 전체 높이에 1/3 내지 1/4에 해당하는 두께 만큼 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성 방법.
  3. 제 1항에 있어서,
    상기 제1금속층과 상기 제2금속층의 두께는 3:7 내지 5:5로 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성 방법.
  4. 제 1항에 있어서,
    상기 산화막은 고밀도 플라즈마에 의해 Si-rich 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 패드 형성 방법.
KR1020040115536A 2004-12-29 2004-12-29 반도체 소자의 패드 형성 방법 KR100605194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115536A KR100605194B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 패드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115536A KR100605194B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 패드 형성 방법

Publications (2)

Publication Number Publication Date
KR20060076911A KR20060076911A (ko) 2006-07-05
KR100605194B1 true KR100605194B1 (ko) 2006-07-31

Family

ID=37169051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115536A KR100605194B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 패드 형성 방법

Country Status (1)

Country Link
KR (1) KR100605194B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126776A (ja) 1997-10-22 1999-05-11 Nec Corp 半導体装置のボンディングパッド及びその製造方法
KR20000003908A (ko) * 1998-06-30 2000-01-25 김영환 고밀도 플라즈마 산화막 제조방법
KR20000048078A (ko) * 1998-12-25 2000-07-25 가네꼬 히사시 반도체 소자의 전극 구조
KR20020053947A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 금속 패드 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126776A (ja) 1997-10-22 1999-05-11 Nec Corp 半導体装置のボンディングパッド及びその製造方法
KR20000003908A (ko) * 1998-06-30 2000-01-25 김영환 고밀도 플라즈마 산화막 제조방법
KR20000048078A (ko) * 1998-12-25 2000-07-25 가네꼬 히사시 반도체 소자의 전극 구조
KR20020053947A (ko) * 2000-12-26 2002-07-06 박종섭 반도체 소자의 금속 패드 형성방법

Also Published As

Publication number Publication date
KR20060076911A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US9941199B2 (en) Two step metallization formation
JP6029802B2 (ja) 集積回路用相互接続構造の製造方法
CN101427361A (zh) 电介质材料中的金属互连
CN102082114B (zh) 双大马士革结构的形成方法
US11251070B2 (en) Semiconductor device including a passivation spacer and method of fabricating the same
US7056826B2 (en) Method of forming copper interconnects
US10923423B2 (en) Interconnect structure for semiconductor devices
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2004014828A (ja) 半導体装置の製造方法
JP4638139B2 (ja) 半導体素子の金属配線形成方法
KR100605194B1 (ko) 반도체 소자의 패드 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
CN108573912B (zh) 半导体结构及其形成方法
JP4211910B2 (ja) 半導体装置の製造方法
JP2002319617A (ja) 半導体装置及びその製造方法
US20230178379A1 (en) Film deposition for patterning process
JP2009158657A (ja) 配線構造の製造方法および配線構造
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
JP2010080606A (ja) 半導体装置の製造方法
KR100548527B1 (ko) 금속배선 형성방법
KR100613381B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100772249B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee