JPH1083355A - 車両用制御装置のメモリチェック機構 - Google Patents
車両用制御装置のメモリチェック機構Info
- Publication number
- JPH1083355A JPH1083355A JP8237415A JP23741596A JPH1083355A JP H1083355 A JPH1083355 A JP H1083355A JP 8237415 A JP8237415 A JP 8237415A JP 23741596 A JP23741596 A JP 23741596A JP H1083355 A JPH1083355 A JP H1083355A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- address
- memory check
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 メモリチェック時における他の処理やＡＢＳ
制御への悪影響を回避しつつ確実なメモリチェックが可
能になると共に、車両のあらゆる状況下においてもメモ
リチェックを行える機構を提供する。 【解決手段】 コンピュータ２は、１０ｍｓ毎にＡＢＳ
制御を行い、該ＡＢＳ制御するためのプログラムを格納
しているＲＯＭ１２と、コンピュータ２が起動している
ときは、ＲＯＭ１２の記憶領域の所定バイト毎にプログ
ラムをチェックする異常検出手段とを備えている。そし
て、前記異常検出手段は、前記プログラムの実行が開始
してからコンピュータの１０ｍｓ周期が終了するまでの
プログラム実行時間の空き時間に作動させるようにし
た。
制御への悪影響を回避しつつ確実なメモリチェックが可
能になると共に、車両のあらゆる状況下においてもメモ
リチェックを行える機構を提供する。 【解決手段】 コンピュータ２は、１０ｍｓ毎にＡＢＳ
制御を行い、該ＡＢＳ制御するためのプログラムを格納
しているＲＯＭ１２と、コンピュータ２が起動している
ときは、ＲＯＭ１２の記憶領域の所定バイト毎にプログ
ラムをチェックする異常検出手段とを備えている。そし
て、前記異常検出手段は、前記プログラムの実行が開始
してからコンピュータの１０ｍｓ周期が終了するまでの
プログラム実行時間の空き時間に作動させるようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばアンチロッ
クブレーキ装置（ＡＢＳ）等の車両用制御装置に関し、
とりわけコンピュータのメモリチェック機構に関するも
のである。
クブレーキ装置（ＡＢＳ）等の車両用制御装置に関し、
とりわけコンピュータのメモリチェック機構に関するも
のである。
【０００２】
【従来の技術】近時、エンジンやＡＢＳ等をマイクロコ
ンピュータによって制御する車両用制御装置にあって
は、メモリに記載された車両制御用のプログラムの不正
改造などを防止するために、該プログラムのチェックを
行う技術が種々提供されており、その一つとして特開平
７−０４２６０９号公報に記載されたものがある。
ンピュータによって制御する車両用制御装置にあって
は、メモリに記載された車両制御用のプログラムの不正
改造などを防止するために、該プログラムのチェックを
行う技術が種々提供されており、その一つとして特開平
７−０４２６０９号公報に記載されたものがある。
【０００３】概略を説明すれば、このメモリチェック機
構は、エンジンを制御するためプログラムを格納してい
るメモリをチェックするものであって、チェックする際
には、コンピュータの起動時に、所定時間毎に前記メモ
リの記憶領域の所定バイト毎にメモリチェックを実施す
るようになっている。また、エンジン回転数が４，００
０rpm以上の高回転状態においては、回転割り込み処理
が多発してエンジン制御処理負荷が大きくなり、演算処
理に遅れが生じエンジン制御への悪影響を懸念して、メ
モリチェックを禁止するようになっている。
構は、エンジンを制御するためプログラムを格納してい
るメモリをチェックするものであって、チェックする際
には、コンピュータの起動時に、所定時間毎に前記メモ
リの記憶領域の所定バイト毎にメモリチェックを実施す
るようになっている。また、エンジン回転数が４，００
０rpm以上の高回転状態においては、回転割り込み処理
が多発してエンジン制御処理負荷が大きくなり、演算処
理に遅れが生じエンジン制御への悪影響を懸念して、メ
モリチェックを禁止するようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来のメモリチェック機構にあっては、前述のように所定
時間毎にメモリの記憶領域の所定バイト毎に前記プログ
ラムをチェックして異常を検出するようになっているた
め、例えば車輪速信号等を外部割り込みで取り込んでい
た場合などには、車速が速くなると、外部割り込みが多
発して車輪速演算処理負荷が大きくなり、所定バイトの
メモリチェックが終了できなくなったり、エンジン制御
への悪影響が生じるおそれがある。
来のメモリチェック機構にあっては、前述のように所定
時間毎にメモリの記憶領域の所定バイト毎に前記プログ
ラムをチェックして異常を検出するようになっているた
め、例えば車輪速信号等を外部割り込みで取り込んでい
た場合などには、車速が速くなると、外部割り込みが多
発して車輪速演算処理負荷が大きくなり、所定バイトの
メモリチェックが終了できなくなったり、エンジン制御
への悪影響が生じるおそれがある。
【０００５】また、エンジン回転数が４,０００rpm以上
の高回転状態では、前述のようにエンジン制御への悪影
響を懸念してメモリチェックを禁止するようになってい
るため、エンジン回転数が４,０００rpm以上の状態でメ
モリ異常が発生した場合は、この異常を検出できずに、
メモリ異常の状態でエンジン制御処理を実施することに
なるので、エンジン制御へ悪影響を及ぼすおそれがあ
る。
の高回転状態では、前述のようにエンジン制御への悪影
響を懸念してメモリチェックを禁止するようになってい
るため、エンジン回転数が４,０００rpm以上の状態でメ
モリ異常が発生した場合は、この異常を検出できずに、
メモリ異常の状態でエンジン制御処理を実施することに
なるので、エンジン制御へ悪影響を及ぼすおそれがあ
る。
【０００６】
【課題を解決するための手段】本発明は、前記従来のメ
モリチェック機構における課題に鑑みて案出されたもの
で、請求項１記載の発明にあっては、所定周期毎に実行
して車両を制御するコンピュータと、前記車両を制御す
るためのプログラムを格納しているメモリと、前記コン
ピュータが起動しているときに、前記メモリの記憶領域
の所定バイト毎に前記プログラムをチェックして異常を
検出するプログラム異常検出手段とを備えた車両用制御
装置のメモリチェック機構において、前記車両を制御す
るプログラムの実行が開始してから前記コンピュータの
所定周期が終了するまでのプログラム実行時間の空き時
間に、前記プログラム異常検出手段を作動させることを
特徴としている。
モリチェック機構における課題に鑑みて案出されたもの
で、請求項１記載の発明にあっては、所定周期毎に実行
して車両を制御するコンピュータと、前記車両を制御す
るためのプログラムを格納しているメモリと、前記コン
ピュータが起動しているときに、前記メモリの記憶領域
の所定バイト毎に前記プログラムをチェックして異常を
検出するプログラム異常検出手段とを備えた車両用制御
装置のメモリチェック機構において、前記車両を制御す
るプログラムの実行が開始してから前記コンピュータの
所定周期が終了するまでのプログラム実行時間の空き時
間に、前記プログラム異常検出手段を作動させることを
特徴としている。
【０００７】請求項２記載の発明にあっては、前記プロ
グラム異常検出手段は、メモリチェックを先頭アドレス
から最終アドレスまでのメモリー内容の加算値によりチ
ェックすることを特徴としている。
グラム異常検出手段は、メモリチェックを先頭アドレス
から最終アドレスまでのメモリー内容の加算値によりチ
ェックすることを特徴としている。
【０００８】請求項３記載の発明にあっては、前記プロ
グラム異常検出手段は、メモリチェックを先頭アドレス
から最終アドレスまでのメモリー内容の排他的論理和に
よってチェックすることを特徴としている。
グラム異常検出手段は、メモリチェックを先頭アドレス
から最終アドレスまでのメモリー内容の排他的論理和に
よってチェックすることを特徴としている。
【０００９】請求項４記載の発明にあっては、前記プロ
グラム異常検出手段は、メモリチェックを先頭アドレス
から最終アドレスまでのメモリー内容の加算値と排他的
論理和の少なくともいずれか一方によりチェックするこ
とを特徴としている。
グラム異常検出手段は、メモリチェックを先頭アドレス
から最終アドレスまでのメモリー内容の加算値と排他的
論理和の少なくともいずれか一方によりチェックするこ
とを特徴としている。
【００１０】前記構成によれば、例えばＡＢＳ制御処理
を行っているバックグランドジョブにおいて、ＡＢＳ制
御に必要な一連の処理が終了して、計算周期が例えば１
０ｍｓ経過するまでの空き時間中に、できるところまで
メモリチェックを行い、１０ｍｓ経過した時点で一時的
にメモリチェックを中断し、さらに一連のＡＢＳ制御処
理を終了した時点で、再度、前回一時中断したアドレス
よりチェックを再開する。このため、他の処理やＡＢＳ
制御への悪影響を及ぼすことなくメモリチェックが可能
になる。
を行っているバックグランドジョブにおいて、ＡＢＳ制
御に必要な一連の処理が終了して、計算周期が例えば１
０ｍｓ経過するまでの空き時間中に、できるところまで
メモリチェックを行い、１０ｍｓ経過した時点で一時的
にメモリチェックを中断し、さらに一連のＡＢＳ制御処
理を終了した時点で、再度、前回一時中断したアドレス
よりチェックを再開する。このため、他の処理やＡＢＳ
制御への悪影響を及ぼすことなくメモリチェックが可能
になる。
【００１１】
【発明の実施の形態】図１は本発明の車両用制御装置を
ＡＢＳ制御装置に適用した全体構成を示し、図中１は制
御ユニット、２はマイクロコンピュータ、３は入力イン
ターフェース回路、１４は出力インターフェース回路、
５は電源レギュレータである。
ＡＢＳ制御装置に適用した全体構成を示し、図中１は制
御ユニット、２はマイクロコンピュータ、３は入力イン
ターフェース回路、１４は出力インターフェース回路、
５は電源レギュレータである。
【００１２】前記マイクロコンピュータ２には、前後の
車輪速センサ６ａ，６ｂ，６ｃ及びブレーキスイッチ７
からの情報信号が入力インターフェース回路３を介して
入力されると共に、電源８がイグニッションスイッチ９
及び電源レギュレータ５を介して入力されることにより
起動するようになっている。
車輪速センサ６ａ，６ｂ，６ｃ及びブレーキスイッチ７
からの情報信号が入力インターフェース回路３を介して
入力されると共に、電源８がイグニッションスイッチ９
及び電源レギュレータ５を介して入力されることにより
起動するようになっている。
【００１３】前記マイクロコンピュータ２は、ＣＰＵ１
０，ＲＡＭ１１，制御用プログラムが格納されたＲＯＭ
１２，入出力ポート（Ｉ／０）１３，タイマー１４及び
Ａ／Ｄ変換器１５とから構成されている。
０，ＲＡＭ１１，制御用プログラムが格納されたＲＯＭ
１２，入出力ポート（Ｉ／０）１３，タイマー１４及び
Ａ／Ｄ変換器１５とから構成されている。
【００１４】前記ＣＰＵ１０は、車両を制御する各種装
置の作動制御等をするための処理を実行するものであ
り、具体的には入力インターフェース回路３を介して入
力された前記車輪速センサ６ａ〜６ｃ及びブレーキスイ
ッチ７からの情報信号に基づき、ＲＯＭ１２に格納され
たプログラムにしたがって演算処理を行い、出力インタ
ーフェース回路４を介してＡＢＳ油圧ユニット１６に駆
動信号を出力する。
置の作動制御等をするための処理を実行するものであ
り、具体的には入力インターフェース回路３を介して入
力された前記車輪速センサ６ａ〜６ｃ及びブレーキスイ
ッチ７からの情報信号に基づき、ＲＯＭ１２に格納され
たプログラムにしたがって演算処理を行い、出力インタ
ーフェース回路４を介してＡＢＳ油圧ユニット１６に駆
動信号を出力する。
【００１５】そして、前記ＲＯＭ１２に格納されたプロ
グラムによりＡＢＳ油圧ユニット１６を制御してブレー
キロックのない最適なブレーキ性能を発揮するようにな
っているが、該プログラムが車両メーカの意に反して変
更された場合、あるいは何らかの原因でメモリーが破壊
されている場合は、最適なブレーキ状態が発揮し得なく
なるおそれがある。このため、以下のような各種フロー
に基づいてメモリチェック行っている。
グラムによりＡＢＳ油圧ユニット１６を制御してブレー
キロックのない最適なブレーキ性能を発揮するようにな
っているが、該プログラムが車両メーカの意に反して変
更された場合、あるいは何らかの原因でメモリーが破壊
されている場合は、最適なブレーキ状態が発揮し得なく
なるおそれがある。このため、以下のような各種フロー
に基づいてメモリチェック行っている。
【００１６】すなわち、図２はＡＢＳのバックグランド
ジョブフローを示し、図３〜図５は車輪パルス計測処理
フローを示し、また図６は内部タイマ割り込み処理フロ
ーを示している。さらに図７はメモリチェックフローを
示している。
ジョブフローを示し、図３〜図５は車輪パルス計測処理
フローを示し、また図６は内部タイマ割り込み処理フロ
ーを示している。さらに図７はメモリチェックフローを
示している。
【００１７】そして、図２に示すバックグランドジョブ
フローのルーチンは１０ｍｓに１回の処理を行うもので
あり、まず、ステップ１（Ｓ１）〜ステップ３（Ｓ３）
のブロックでは、図６に示す内部タイマ割り込み処理
（１ｍｓ）にて１ｍｓ毎にカウントアップするタイマ値
（ＪＯＢ＿Ｃ）をモニタし、ステップ１（Ｓ１）では、
ＪＯＢ＿Ｃ≧１０を判別する。すなわち、前回処理より
１０ｍｓ経過したのを受けて１０ｍｓよりも小さい場合
は元に戻り、大きいと判断した場合はステップ２（Ｓ
２）に移行する。このステップ２（Ｓ２）では、次の１
０ｍｓを判断するためにタイマ値（ＪＯＢ＿Ｃ）をクリ
アし、ステップ３（Ｓ３）に進む。ここでは、ＡＢＳ制
御装置の異常診断であるフェイルセーフ処理を行う。次
に、ステップ４（Ｓ４）では、タイマ値（ＪＯＢ＿Ｃ）
が２よりも大きいか否かを判別して、２あるいはそれ以
上になるまで待機し、２あるいはそれ以上になると、ス
テップ５（Ｓ５）において車輪速度演算処理を行う。こ
こでは、図３〜図５に示す車輪速パルス計測の結果を受
けて車輪速度演算を行う。
フローのルーチンは１０ｍｓに１回の処理を行うもので
あり、まず、ステップ１（Ｓ１）〜ステップ３（Ｓ３）
のブロックでは、図６に示す内部タイマ割り込み処理
（１ｍｓ）にて１ｍｓ毎にカウントアップするタイマ値
（ＪＯＢ＿Ｃ）をモニタし、ステップ１（Ｓ１）では、
ＪＯＢ＿Ｃ≧１０を判別する。すなわち、前回処理より
１０ｍｓ経過したのを受けて１０ｍｓよりも小さい場合
は元に戻り、大きいと判断した場合はステップ２（Ｓ
２）に移行する。このステップ２（Ｓ２）では、次の１
０ｍｓを判断するためにタイマ値（ＪＯＢ＿Ｃ）をクリ
アし、ステップ３（Ｓ３）に進む。ここでは、ＡＢＳ制
御装置の異常診断であるフェイルセーフ処理を行う。次
に、ステップ４（Ｓ４）では、タイマ値（ＪＯＢ＿Ｃ）
が２よりも大きいか否かを判別して、２あるいはそれ以
上になるまで待機し、２あるいはそれ以上になると、ス
テップ５（Ｓ５）において車輪速度演算処理を行う。こ
こでは、図３〜図５に示す車輪速パルス計測の結果を受
けて車輪速度演算を行う。
【００１８】続いて、ステップ６（Ｓ６）に移行し、タ
イマ値（ＪＯＢ＿Ｃ）が４あるいはそれ以上になるまで
待機し、タイマ値（ＪＯＢ＿Ｃ）が４あるいはそれ以上
になると、今度はステップ７（Ｓ７）で疑似車体速度演
算処理を行う。次に、ステップ８（Ｓ８）では、タイマ
値（ＪＯＢ＿Ｃ）が６あるいはそれ以上になるまで待機
し、６あるいはそれ以上になるとステップ９（Ｓ９）に
おいてＡＢＳ制御演算処理を行う。続いて、ステップ１
０（Ｓ１０）では、タイマ値（ＪＯＢ＿Ｃ）が８あるい
はそれ以上になるまで待機し、８あるいはそれ以上にな
るとステップ１１（Ｓ１１）においてＲＯＭチェック処
理（メモリチェック）を行う。このステップ１１（Ｓ１
１）では、前記内部タイマ割り込み処理１ｍｓによって
タイマ値（ＪＯＢ＿Ｃ）が１０になるまで処理を継続
し、タイマ値（ＪＯＢ＿Ｃ）が１０になると、メモリチ
ェックを一時中断して、ステップ１（Ｓ１）に移行す
る。
イマ値（ＪＯＢ＿Ｃ）が４あるいはそれ以上になるまで
待機し、タイマ値（ＪＯＢ＿Ｃ）が４あるいはそれ以上
になると、今度はステップ７（Ｓ７）で疑似車体速度演
算処理を行う。次に、ステップ８（Ｓ８）では、タイマ
値（ＪＯＢ＿Ｃ）が６あるいはそれ以上になるまで待機
し、６あるいはそれ以上になるとステップ９（Ｓ９）に
おいてＡＢＳ制御演算処理を行う。続いて、ステップ１
０（Ｓ１０）では、タイマ値（ＪＯＢ＿Ｃ）が８あるい
はそれ以上になるまで待機し、８あるいはそれ以上にな
るとステップ１１（Ｓ１１）においてＲＯＭチェック処
理（メモリチェック）を行う。このステップ１１（Ｓ１
１）では、前記内部タイマ割り込み処理１ｍｓによって
タイマ値（ＪＯＢ＿Ｃ）が１０になるまで処理を継続
し、タイマ値（ＪＯＢ＿Ｃ）が１０になると、メモリチ
ェックを一時中断して、ステップ１（Ｓ１）に移行す
る。
【００１９】そして、ステップ１（Ｓ１）〜ステップ３
（Ｓ３）によって再びバックグランドジョブを実行し、
ステップ１１（Ｓ１１）のメモリチェックでは前回一時
中断したアドレスからメモリチェックを再開する。
（Ｓ３）によって再びバックグランドジョブを実行し、
ステップ１１（Ｓ１１）のメモリチェックでは前回一時
中断したアドレスからメモリチェックを再開する。
【００２０】ここで、図３〜図５に示す処理フローは、
車輪速センサ６ａ〜６ｃから出力された前後輪（ＦＲ，
ＦＬ，ＲＲ）の車輪速信号をインターフェース回路３に
おいて矩形波に変換されたパルス波形のパルス数を計測
する。
車輪速センサ６ａ〜６ｃから出力された前後輪（ＦＲ，
ＦＬ，ＲＲ）の車輪速信号をインターフェース回路３に
おいて矩形波に変換されたパルス波形のパルス数を計測
する。
【００２１】また、図６に示す処理フローでは、まずス
テップ２０（Ｓ２０）で１ｍｓ毎にカウントアップする
タイマ値（ＪＯＢ＿Ｃ）をカウントアップし、次にステ
ップ２１（Ｓ２１）にて前記図２のステップ９で演算し
たＡＢＳ制御演算結果、例えばソレノイド駆動、アクチ
ュエータリレー駆動及びモータリレー駆動信号などをポ
ート出力する。そして、ステップ２２（Ｓ２２）におい
て１ｍｓにて定期的に行う処理、例えばＡ／Ｄ変換結果
をＲＡＭに取り込むなどの処理を行う。
テップ２０（Ｓ２０）で１ｍｓ毎にカウントアップする
タイマ値（ＪＯＢ＿Ｃ）をカウントアップし、次にステ
ップ２１（Ｓ２１）にて前記図２のステップ９で演算し
たＡＢＳ制御演算結果、例えばソレノイド駆動、アクチ
ュエータリレー駆動及びモータリレー駆動信号などをポ
ート出力する。そして、ステップ２２（Ｓ２２）におい
て１ｍｓにて定期的に行う処理、例えばＡ／Ｄ変換結果
をＲＡＭに取り込むなどの処理を行う。
【００２２】さらに、図７に示すメモリチェック処理フ
ローは、まずステップ３０（Ｓ３０）では、メモリ異常
によるフェイル状態か否かを判断し、すでにフェイル状
態である場合（ＦＡＩＬ＿ＦＬＡＧ＝１）は当該メモリ
チェックを終了するが、フェイル状態でない場合（ＦＡ
ＩＬ＿ＦＬＡＧ＝Ｏ）は、ステップ３１（Ｓ３１）にて
レジスタＡにチェックするアドレス（ＡＤＤＲＥＳＳ＿
Ｍ：初期値は零）を、レジスタＢにチェックする最終ア
ドレスを、レジスタＣにチェックサム値（ＣＨＥＣＫ＿
ＳＵＭ：初期値は零）を、レジスタＤに最終アドレスま
でチェックした時の値Ｙを格納する。次に、ステップ３
２（Ｓ３２）にてレジスタＣの値にレジスタＡの値、す
なわちチェックするアドレスのメモリ内容を加算してレ
ジスタＣに格納し、レジスタＣの値をＲＡＭ（ＣＨＥＣ
Ｋ＿ＳＵＭ）に格納する。続いて、ステップ３３（Ｓ３
３）では、次にチェックするアドレス設定のために、レ
ジスタＡをＡ＋１にインクリメントし、その値をＲＡＭ
（ＡＤＤＲＥＳＳ＿Ｍ）に格納する。次に、ステップ３
４（Ｓ３４）では、最終アドレスまでチェックが終了し
ているか否かを判断し、最終アドレスまでチェックが終
了（Ａ＝Ｂ）していれば、ステップ３６（Ｓ３６）に移
行する。まだ最終アドレスまでチェックが終了していな
い場合（Ａ≠Ｂ）は、ステップ３５（Ｓ３５）に進む。
ここではタイマ値（ＪＯＢ＿Ｃ）＝１０でなければ最終
アドレスまでメモリチェックを行うために、ステップ３
２（Ｓ３２）へ移行する。またここで（ＪＯＢ＿Ｃ）＝
１０の場合は１０ｍｓが経過したことを示しているの
で、メモリチェックを一時中断する。そして、図２に示
すように次にタイマ値（ＪＯＢ＿Ｃ）≧８となり、再び
メモリチェックを行う時には、前回までにチェックが終
了していたアドレスとチェックサムがステップ３１（Ｓ
３１）において読み出され、チェックを再開することに
なる。
ローは、まずステップ３０（Ｓ３０）では、メモリ異常
によるフェイル状態か否かを判断し、すでにフェイル状
態である場合（ＦＡＩＬ＿ＦＬＡＧ＝１）は当該メモリ
チェックを終了するが、フェイル状態でない場合（ＦＡ
ＩＬ＿ＦＬＡＧ＝Ｏ）は、ステップ３１（Ｓ３１）にて
レジスタＡにチェックするアドレス（ＡＤＤＲＥＳＳ＿
Ｍ：初期値は零）を、レジスタＢにチェックする最終ア
ドレスを、レジスタＣにチェックサム値（ＣＨＥＣＫ＿
ＳＵＭ：初期値は零）を、レジスタＤに最終アドレスま
でチェックした時の値Ｙを格納する。次に、ステップ３
２（Ｓ３２）にてレジスタＣの値にレジスタＡの値、す
なわちチェックするアドレスのメモリ内容を加算してレ
ジスタＣに格納し、レジスタＣの値をＲＡＭ（ＣＨＥＣ
Ｋ＿ＳＵＭ）に格納する。続いて、ステップ３３（Ｓ３
３）では、次にチェックするアドレス設定のために、レ
ジスタＡをＡ＋１にインクリメントし、その値をＲＡＭ
（ＡＤＤＲＥＳＳ＿Ｍ）に格納する。次に、ステップ３
４（Ｓ３４）では、最終アドレスまでチェックが終了し
ているか否かを判断し、最終アドレスまでチェックが終
了（Ａ＝Ｂ）していれば、ステップ３６（Ｓ３６）に移
行する。まだ最終アドレスまでチェックが終了していな
い場合（Ａ≠Ｂ）は、ステップ３５（Ｓ３５）に進む。
ここではタイマ値（ＪＯＢ＿Ｃ）＝１０でなければ最終
アドレスまでメモリチェックを行うために、ステップ３
２（Ｓ３２）へ移行する。またここで（ＪＯＢ＿Ｃ）＝
１０の場合は１０ｍｓが経過したことを示しているの
で、メモリチェックを一時中断する。そして、図２に示
すように次にタイマ値（ＪＯＢ＿Ｃ）≧８となり、再び
メモリチェックを行う時には、前回までにチェックが終
了していたアドレスとチェックサムがステップ３１（Ｓ
３１）において読み出され、チェックを再開することに
なる。
【００２３】すなわち、ＡＢＳ制御処理に必要な一連の
処理が終了して、タイマ値（ＪＯＢ＿Ｃ）＝１０とな
り、１０ｍｓ経過までの空いた時間でメモリチェックを
行っているので、他処理やＡＢＳ制御への悪影響は回避
される。
処理が終了して、タイマ値（ＪＯＢ＿Ｃ）＝１０とな
り、１０ｍｓ経過までの空いた時間でメモリチェックを
行っているので、他処理やＡＢＳ制御への悪影響は回避
される。
【００２４】次に、前記ステップ３４（Ｓ３４）で最終
アドレスまでチェックが終了した場合は、ステップ３６
（Ｓ３６）でその結果が所定値と一致（Ｃ＝Ｄ）するか
否かを判断し、一致していた場合は、ステップ８２（Ｓ
８２）において異常回転タイマ値をクリアし、ステップ
４０（Ｓ４０）にて再び先頭アドレスからメモリチェッ
クを行うため、チェックアドレス（ＡＤＤＲＥＳＳ＿
Ｍ）及びチェックサム（ＣＨＥＣＫ＿ＳＵＭ）をクリア
してメモリチェック処理を終了させる。
アドレスまでチェックが終了した場合は、ステップ３６
（Ｓ３６）でその結果が所定値と一致（Ｃ＝Ｄ）するか
否かを判断し、一致していた場合は、ステップ８２（Ｓ
８２）において異常回転タイマ値をクリアし、ステップ
４０（Ｓ４０）にて再び先頭アドレスからメモリチェッ
クを行うため、チェックアドレス（ＡＤＤＲＥＳＳ＿
Ｍ）及びチェックサム（ＣＨＥＣＫ＿ＳＵＭ）をクリア
してメモリチェック処理を終了させる。
【００２５】また、前記ステップ３６（Ｓ３６）でデー
タ不一致であると判断した場合には、ステップ３７（Ｓ
３７）にて、何回目のチェックＮＧかを判断し、Ｘ回以
上の場合は、ステップ３８（Ｓ３８）にてフェイルセー
フ処理を行い、続いてステップ４１（Ｓ４１）でＦＡＩ
Ｌ＿ＦＬＡＧを１にセットしてメモリチェック処理を終
了する。また、ステップ３７（Ｓ３７）にてＸ回未満の
場合は、ステップ３９（Ｓ３９）にて異常回数タイマ値
（ＮＧ＿ＣＮＴ）を１つインクリメントし、ステップ４
０（Ｓ４０）で再び先頭アドレスからメモリチェックを
実施するために、チェックアドレス（ＡＤＤＲＥＳＳ＿
Ｍ）及びチェックサム（ＣＨＥＣＫ＿ＳＵＭ）をクリア
してメモリチェック処理を終了する。
タ不一致であると判断した場合には、ステップ３７（Ｓ
３７）にて、何回目のチェックＮＧかを判断し、Ｘ回以
上の場合は、ステップ３８（Ｓ３８）にてフェイルセー
フ処理を行い、続いてステップ４１（Ｓ４１）でＦＡＩ
Ｌ＿ＦＬＡＧを１にセットしてメモリチェック処理を終
了する。また、ステップ３７（Ｓ３７）にてＸ回未満の
場合は、ステップ３９（Ｓ３９）にて異常回数タイマ値
（ＮＧ＿ＣＮＴ）を１つインクリメントし、ステップ４
０（Ｓ４０）で再び先頭アドレスからメモリチェックを
実施するために、チェックアドレス（ＡＤＤＲＥＳＳ＿
Ｍ）及びチェックサム（ＣＨＥＣＫ＿ＳＵＭ）をクリア
してメモリチェック処理を終了する。
【００２６】このように、ＡＢＳ制御処理を行っている
バックグランドジョブにおいて、ＡＢＳ制御に必要な一
連の処理が終了して、計算周期が１０ｍｓ経過するまで
の空き時間に、できるところまでメモリチェックを行
い、１０ｍｓ経過した時点で一時的にメモリチェックを
中断し、一連のＡＢＳ制御処理が終了した時点で、再び
前回一時的に中断したアドレスからチェックを再開させ
るようにしたため、他の処理やＡＢＳ制御への悪影響を
回避しつつ確実なメモリチェックが可能になる。この結
果、ＡＢＳの制御の信頼性が向上する。
バックグランドジョブにおいて、ＡＢＳ制御に必要な一
連の処理が終了して、計算周期が１０ｍｓ経過するまで
の空き時間に、できるところまでメモリチェックを行
い、１０ｍｓ経過した時点で一時的にメモリチェックを
中断し、一連のＡＢＳ制御処理が終了した時点で、再び
前回一時的に中断したアドレスからチェックを再開させ
るようにしたため、他の処理やＡＢＳ制御への悪影響を
回避しつつ確実なメモリチェックが可能になる。この結
果、ＡＢＳの制御の信頼性が向上する。
【００２７】しかも、車両のあらゆる状況下（メモリ異
常のフェイルセーフ検出まで）でメモリチェックを行え
る構成であるため、ＡＢＳ制御の信頼性が一層向上す
る。
常のフェイルセーフ検出まで）でメモリチェックを行え
る構成であるため、ＡＢＳ制御の信頼性が一層向上す
る。
【００２８】図８は、メモリチェック処理の異なる実施
例を示し、図７に示すフローと異なるところは、ステッ
プ５２（Ｓ５２）におけるチェックサム（ＣＨＥＣＫ＿
ＳＵＭ）に入る値が、先願アドレスから最終アドレスま
でのメモリ内容の加算値ではなく、排他的論理和（ＸＯ
Ｒ）としているところにある。つまり、加算値であって
も排他的論理和であっても、先頭から最終アドレスまで
計算した場合はそれぞれ特定の値となるので、メモリチ
ェックを必ずしも加算値で行う必要はない。
例を示し、図７に示すフローと異なるところは、ステッ
プ５２（Ｓ５２）におけるチェックサム（ＣＨＥＣＫ＿
ＳＵＭ）に入る値が、先願アドレスから最終アドレスま
でのメモリ内容の加算値ではなく、排他的論理和（ＸＯ
Ｒ）としているところにある。つまり、加算値であって
も排他的論理和であっても、先頭から最終アドレスまで
計算した場合はそれぞれ特定の値となるので、メモリチ
ェックを必ずしも加算値で行う必要はない。
【００２９】他の構成は、図７の場合と同様である。し
たがって、第１実施例と同様の作用効果が得られる。
たがって、第１実施例と同様の作用効果が得られる。
【００３０】図９は、第３実施例を示し、これも基本構
成は図７に示すフローと同じであるが、異なるのはステ
ップ７１（Ｓ７１）と７２（Ｓ７２）において、先頭ア
ドレスから最終アドレスまでの加算値と排他的論理和を
算出し、少なくともどちらか一方でも不一致の場合はメ
モリ異常と判断するところが異なっている。すなわち、
ステップ７１（Ｓ７１）では、レジスタＣにチェックサ
ム値１を、レジスタＤにチェックサム値２を格納すると
共に、レジスタＥとＦに最終アドレスまでチェックした
時の値ＹあるいはＺを夫々格納する。次に、ステップ７
２（Ｓ７２）では、レジスタＣ値にＡ値を加算してレジ
スタＣに格納するか、レジスタＤにＤ値の排他的論理和
（ＸＯＲ）を格納するようになっている。他の構成は第
１実施例と同様である。したがって、同様の作用効果が
得られる。
成は図７に示すフローと同じであるが、異なるのはステ
ップ７１（Ｓ７１）と７２（Ｓ７２）において、先頭ア
ドレスから最終アドレスまでの加算値と排他的論理和を
算出し、少なくともどちらか一方でも不一致の場合はメ
モリ異常と判断するところが異なっている。すなわち、
ステップ７１（Ｓ７１）では、レジスタＣにチェックサ
ム値１を、レジスタＤにチェックサム値２を格納すると
共に、レジスタＥとＦに最終アドレスまでチェックした
時の値ＹあるいはＺを夫々格納する。次に、ステップ７
２（Ｓ７２）では、レジスタＣ値にＡ値を加算してレジ
スタＣに格納するか、レジスタＤにＤ値の排他的論理和
（ＸＯＲ）を格納するようになっている。他の構成は第
１実施例と同様である。したがって、同様の作用効果が
得られる。
【００３１】尚、本発明は前記実施例のように、ＡＢＳ
制御に限定されるものではなく、エンジン制御等の他の
車両制御装置にも適用できる。
制御に限定されるものではなく、エンジン制御等の他の
車両制御装置にも適用できる。
【００３２】
【発明の効果】以上の説明で明らかなように、本発明に
係る車両用制御装置のメモリチェック機構によれば、車
両制御に必要な一連の処理が終了して所定周期が経過す
るまでの空き時間に、できるところまでメモリチェック
を行い、所定周期を経過した時点で一時的にメモリチェ
ックを中断し、一連の車両制御処理が終了した時点で、
再び前回一時的に中断したアドレスからチェックを再開
させるようにしたため、他の処理や制御への悪影響を回
避しつつ確実なメモリチェックが可能になる。この結
果、車両制御の信頼性が向上する。
係る車両用制御装置のメモリチェック機構によれば、車
両制御に必要な一連の処理が終了して所定周期が経過す
るまでの空き時間に、できるところまでメモリチェック
を行い、所定周期を経過した時点で一時的にメモリチェ
ックを中断し、一連の車両制御処理が終了した時点で、
再び前回一時的に中断したアドレスからチェックを再開
させるようにしたため、他の処理や制御への悪影響を回
避しつつ確実なメモリチェックが可能になる。この結
果、車両制御の信頼性が向上する。
【００３３】しかも、従来のようにエンジン回転数が
４，０００rpm以上ではメモリチェックを禁止するので
はなく、車両のあらゆる状況下でもメモリチェックを行
うので、車両制御の信頼性が一層向上する。
４，０００rpm以上ではメモリチェックを禁止するので
はなく、車両のあらゆる状況下でもメモリチェックを行
うので、車両制御の信頼性が一層向上する。
【図１】ＡＢＳ制御装置の全体構成図。
【図２】ＡＢＳ制御処理のバックグランドジョブフロ
ー。
ー。
【図３】車輪速パルス計測処理フロー。
【図４】車輪速パルス計測処理フロー。
【図５】車輪速パルス計測処理フロー。
【図６】本実施例の内部タイマ割り込み処理フロー。
【図７】メモリチェック処理フロー。
【図８】メモリチェック処理フローの異なる例。
【図９】メモリチェック処理フローのさらに異なる例。
１…制御ユニット ２…マイクロコンピュータ ３…入力インターフェース ４…出力インターフェース ５…電源レギュレータ ６ａ〜６ｃ…車輪速センサ ７…ブレーキスイッチ ９…イグニッションスイッチ １２…ＲＯＭ １６…ＡＢＳ油圧ユニット
Claims (4)
- 【請求項１】 所定周期毎に実行して車両を制御するコ
ンピュータと、前記車両を制御するためのプログラムを
格納しているメモリと、前記コンピュータが起動してい
るときに、前記メモリの記憶領域の所定バイト毎に前記
プログラムをチェックして異常を検出するプログラム異
常検出手段とを備えた車両用制御装置のメモリチェック
機構において、 前記車両を制御するプログラムの実行が開始してから前
記コンピュータの所定周期が終了するまでのプログラム
実行時間の空き時間に、前記プログラム異常検出手段を
作動させることを特徴とする車両用制御装置のメモリチ
ェック機構。 - 【請求項２】 前記プログラム異常検出手段は、メモリ
チェックを先頭アドレスから最終アドレスまでのメモリ
ー内容の加算値によりチェックすることを特徴とする請
求項１記載の車体用制御装置のメモリチェック機構。 - 【請求項３】 前記プログラム異常検出手段は、メモリ
チェックを先頭アドレスから最終アドレスまでのメモリ
ー内容の排他的論理和によってチェックすることを特徴
とする請求項１記載の車両用制御装置のメモリチェック
機構。 - 【請求項４】 前記プログラム異常検出手段は、メモリ
チェックを先頭アドレスから最終アドレスまでのメモリ
ー内容の加算値と排他的論理和の少なくともいずれか一
方によりチェックすることを特徴とする請求項１記載の
車両用制御装置のメモリチェック機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8237415A JPH1083355A (ja) | 1996-09-09 | 1996-09-09 | 車両用制御装置のメモリチェック機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8237415A JPH1083355A (ja) | 1996-09-09 | 1996-09-09 | 車両用制御装置のメモリチェック機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1083355A true JPH1083355A (ja) | 1998-03-31 |
Family
ID=17015031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8237415A Pending JPH1083355A (ja) | 1996-09-09 | 1996-09-09 | 車両用制御装置のメモリチェック機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1083355A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216084B1 (en) | 1998-10-08 | 2001-04-10 | Denso Corporation | Memory check apparatus and method for checking data upon retrieval from memory |
| US7228222B2 (en) * | 2003-04-03 | 2007-06-05 | Keihin Corporation | Engine start control device and start control method |
| JP2011178305A (ja) * | 2010-03-02 | 2011-09-15 | Hitachi Automotive Systems Ltd | 車載制御装置 |
| US8209084B2 (en) | 2006-04-07 | 2012-06-26 | Denso Corporation | Program management system |
-
1996
- 1996-09-09 JP JP8237415A patent/JPH1083355A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6216084B1 (en) | 1998-10-08 | 2001-04-10 | Denso Corporation | Memory check apparatus and method for checking data upon retrieval from memory |
| US7228222B2 (en) * | 2003-04-03 | 2007-06-05 | Keihin Corporation | Engine start control device and start control method |
| US8209084B2 (en) | 2006-04-07 | 2012-06-26 | Denso Corporation | Program management system |
| JP2011178305A (ja) * | 2010-03-02 | 2011-09-15 | Hitachi Automotive Systems Ltd | 車載制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6625688B1 (en) | Method and circuit for analysis of the operation of a microcontroller using signature analysis of memory | |
| US6356821B1 (en) | Electronic control unit for vehicle having reduced circuit scale | |
| JP5335837B2 (ja) | 車両用電子制御装置 | |
| JPH0319571B2 (ja) | ||
| US5713643A (en) | Control circuit for automotive vehicle motion control systems | |
| JPH0588924A (ja) | 自動車のマルチコンピユータシステム | |
| JP3578638B2 (ja) | マイコン用メモリの診断装置 | |
| JPH1139231A (ja) | 車両用電子制御装置 | |
| JP3817855B2 (ja) | 電子制御装置 | |
| JPH1083355A (ja) | 車両用制御装置のメモリチェック機構 | |
| US6928346B2 (en) | Method for monitoring the functioning of a control unit | |
| JPH06160245A (ja) | 車両の異常診断装置 | |
| JPH09120368A (ja) | Ｃｐｕ監視装置 | |
| JP3141787B2 (ja) | マイクロコンピュータ | |
| JPH06329042A (ja) | 後輪操舵装置 | |
| JP2001175494A (ja) | マイクロプロセッサの演算処理の正常性を二重に診断する方式及びその方法 | |
| JPH0991034A (ja) | 電子制御ユニット | |
| JPH06139113A (ja) | ウオッチドッグタイマの故障検出装置 | |
| JP2003175834A (ja) | パワーステアリング装置 | |
| JPS62161038A (ja) | 車載用の電子制御装置 | |
| JPH05193475A (ja) | アンチスキッドブレーキ制御装置及びその制御方法 | |
| JPH06103467B2 (ja) | 自動車用コンピュータの誤動作防止方法 | |
| JPS6212061B2 (ja) | ||
| JP3031097B2 (ja) | 車両に搭載されたアクチュエータのための異常検出装置 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 |