CN1293614C - 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 - Google Patents
改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 Download PDFInfo
- Publication number
- CN1293614C CN1293614C CNB031484484A CN03148448A CN1293614C CN 1293614 C CN1293614 C CN 1293614C CN B031484484 A CNB031484484 A CN B031484484A CN 03148448 A CN03148448 A CN 03148448A CN 1293614 C CN1293614 C CN 1293614C
- Authority
- CN
- China
- Prior art keywords
- flow rate
- phosphorus
- layer
- xsccm
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种改善纯二氧化硅(USG)与磷硅玻璃(PSG)界面缺陷的方法,自0开始阶段式地增加磷化氢的流量直至最终设定值,以缓慢带出残留于流量控制器的阀口的磷化氢,而避免磷化氢超量(overshooting),进而改善USG与PSG的界面缺陷(interface kink)。其中,磷化氢(pH3)气体的流量可依等差级数、等比级数或无规律的方式阶段式地增加。位于纯二氧化硅(USG)层与磷硅玻璃(PSG)层之间的含磷的界面层,其磷含量是自0%开始阶段式地增加至100%,且含磷的界面层的总厚度至少大于100。
Description
技术领域
本发明涉及一种改善纯硅玻璃(USG)与磷硅玻璃(PSG)界面缺陷的方法及其所形成的含磷结构,特别涉及一种藉由阶段式地控制磷化氢的流量,而改善USG与PSG的界面缺陷的方法。
背景技术
在半导体制造工艺中,硅的应用十分广泛。许多制造工艺中常用的材料,不论导体、半导体,或者介电材料,均与元素“硅”有关。如导体中的硅化钨(WSix)、钨(W)及钛(Ti),半导体中的多晶硅,和介电材料中的二氧化硅(SiO2)及氮化硅(Si3N4)等都是以“硅”为基础衍生而来的。以介电材料(dielectric)为例,非掺杂硅玻璃(纯二氧化硅)(Undoped silicate glass,USG)、磷硅玻璃(Phospho-silicate glass,PSG)和硼磷硅玻璃(Borophosphosilicateglass,BPSG)是目前应用最广泛的介电材料。
请参照图1,该图示出了硅元素应用于金属氧化半导体晶体管上的位置示意图。在金属氧化物半导体晶体管(Metal-Oxide-Semiconductor Transistor,以下简称MOS)100中,硅基板102上的晶体管栅极(Gate)由栅极氧化层(GateOxide)103、多晶硅(Polysilicon)104和硅化钨(WSix)106层叠而成。一般而言,是以干式氧化法将清洗过后的硅基板102上的有源区域表面的硅氧化成厚度约为100~250_的二氧化硅,以作为MOS的栅极氧化层103。而形成于栅极氧化层103上方的多晶硅104,其厚度约为2000~3000_。至于导电能力比多晶硅104强的硅化金属层(一般多选用硅化钨106)则沉积于多晶硅104上方。由于硅化金属层对二氧化硅的附着能力不佳,且容易产生界面化合物,因此,需要在硅化钨106和栅极氧化层103之间加入一层多晶硅104,故选用多晶硅104和硅化钨106二层作为栅极导电层。另外,应用硅元素的还有位于栅极导电层两侧的间隔氧化物(Spacer Oxide)107。在MOS金属化之前的内层介电层(Inter-Layer Dielectrics)110材料则多选用磷硅玻璃(PSG)。
图1的右半部显示出了MOS中具有的接触窗结构。用来连结下层金属导线112和硅基板102漏极与源极PN接合相接触的接点,称为接触窗金属、或接触窗插塞(Contact Plug)114,而连结上下两层金属导线的部分则称为仲介窗插塞(Via Plug)(未显示于图中)。在MOS制造过程中,一般以蚀刻方法将部分内层介电层llO挖空至衬底氧化层(Liner Oxide)108,再填入金属钨以形成钨插塞。其中,衬底氧化层108是利用干氧方式在高温下(约900~1100℃)氧化硅表面,而形成厚度约为200~400_的二氧化硅,因此其材料为非掺杂的硅玻璃(USG)。
在传统的MOS制造过程中,以蚀刻方法将部分内层介电层110挖空至衬底氧化层108时,两者之间的界面(interface)因为PSG含磷量过高,蚀刻后界面存在缺陷(interface kink)。而内层介电层1lO与衬底氧化层108界面的PSG的含磷量则与PSG形成的过程有关。
磷硅玻璃(PSG),是一种含磷的二氧化硅。它可以在产生二氧化硅的反应裹,加入少量的磷化氢(Phosphine,PH3)而得到。反应式如下:
此反应一般在常压且温度约400℃下进行,属于常压化学气相沉积(Atmospheric Pressure Chemical Vapor Deposition,APCVD)的一种应用。上述反应亦可采用等离子增强化学气相沉积工序在低压环境中完成。其中,硅烷(Silane,SiH4)和氧反应生成二氧化硅;而磷化氢(PH3)与氧反应生成氧化磷(P205),并包含在二氧化硅的沉积薄膜里面。至于PSG内的磷含量,可通过控制磷化氢(PH3)的流量进行调节。通常使磷化氢通过一质量流量控制器(Mass Flow Controller,MFC),其旁通阀装置(by-pass valve)的开或关可决定磷化氢是否加入反应。
然而,由于磷化氢(PH3)气体的粘度较高,因此当其流经质量流量控制器一段时间后,阀装置若关闭,会有少许侧漏。当下次要再通入磷化氢气体时,原先已经在阀口处累积的磷化氢气体,因阀装置打开,残余在阀口的磷化氢气体会随着后来通入的磷化氢气体一起冲出,而造成超量(overshooting)。图2A示出了传统方法中反应生成PSG时反应气体与时间的关系。其中,圈圈部分代表磷化氢气体有超量的情况发生。请同时参照图2B,该图为图2A中的磷化氢气体含量与沉积玻璃厚度的相关示意图。当磷化氢气体尚未加入反应时(即磷含量=0%),硅烷(SiH4)和氧反应生成纯二氧化硅,即非掺杂的硅玻璃(USG)208。当磷化氢气体加入反应后,随即生成磷硅玻璃(PSG)210。而USG 208和PSG 210的交界处(相对于磷化氢气体超量处)则生成磷含量较高的PSG 212。此类磷化氢超量(overshooting)问题在质量流量控制器停止一段时间再启用时,更为严重。
在后续的工序中,如在PSG以蚀刻方法挖出接触窗(图1),磷含量较高的PSG 212硬度较低,会使蚀刻率增加,造成此处过度蚀刻,形成所谓的界面凹陷(Interface Kink),而影响组件特性。如图3所示,其为传统工序中PSG蚀刻后的电子显微照片。电子显微照片(SEM Micrograph)中,深色线条即为界面凹陷处。
发明内容
据此,本发明要解决的技术问题是提供一种改善纯二氧化硅(USG)与磷硅玻璃(PSG)界面缺陷的方法,通过阶段式地增加磷化氢的流量直至最终设定值,以缓慢带出残留于流量控制器的阀口的磷化氢,而避免磷化氢超量(overshooting),进而改善USG与PSG的界面缺陷(interface kink)。
为解决上述问题,本发明提出了一种改善纯二氧化硅(USG)层与磷硅玻璃(PSG)层的界面缺陷的方法,其中,磷硅玻璃层沉积于纯二氧化硅层上方,通过一流量控制装置调节磷化氢(PH3)气体的流量而形成磷硅玻璃层,进行主要沉积工序(Main Dep.)时,磷化氢(PH3)气体的流量需达X sccm(X为大于1的正数),本发明的方法为:
将磷化氢(PH3)气体的流量自0 sccm开始阶段式地增加,直至流量达Xsccm为止。
其中,磷化氢(PH3)气体的流量可依等差级数(arithmetical progression)方式、等比级数(geometric progression)方式、或随机方式阶段式地增加。
另外,依照本发明,所产生的一含磷的界面层位于纯二氧化硅(USG)层与磷硅玻璃(PSG)层之间,其磷含量自0%开始阶段式地增加至100%,且界面层的总厚度至少大于100_。
附图说明
为使本发明的上述目的、特征、和优点能更明显易懂,特举一优选实施方式并结合附图作详细说明如下:
图1为硅元素应用于金属氧化半导体晶体管上的位置示意图;
图2A是传统方法中反应生成PSG时反应气体与时间的关系图;
图2B是图2A所示的磷化氢气体含量与沉积玻璃厚度的相关示意图;
图3为传统工序中PSG蚀刻后的电子显微照片;
图4A是本发明的方法中反应生成PSG时反应气体与时间的关系图;
图4B是图4A所示的磷化氢气体含量与沉积玻璃厚度的关系示意图;
图5为应用本发明的方法于PSG蚀刻后的电子显微照片。
附图标号说明
102:硅基板
103:栅极氧化层(Gate Oxide)
104:多晶硅(Polysilicon)
106:硅化钨(WSix)
107:间隔氧化物(Spacer Oxide)
108:衬底氧化层(Liner Oxide)
110:内层介电层(Inter-Layer Dielectrics)
112:下层金属导线
114:接触窗插塞(Contact Plug)
208、408:纯硅玻璃(USG)
210、410:磷硅玻璃(PSG)
212、412:磷含量较高的PSG
具体实施方式
本发明的方法是将磷化氢(PH3)的流量自小而大渐渐增加,以改善传统方法在一开始就使磷化氢的流量达到设定值(servo value)所造成的磷超量(Overshooting)现象。下面举一优选实施方式对本发明进行详细说明。
形成磷硅玻璃(PSG)的反应式如下:
此反应在常压下进行,且反应温度约400℃。本反应亦可采用等离子增强化学气相沉积工序在低压环境中完成。其中,硅烷(Silane,SiH4)和氧反应生成二氧化硅;而磷化氢(PH3)与氧反应生成氧化磷(P2O5),并包含在二氧化硅的沉积薄膜里面。使磷化氢通过一质量流量控制器(Mass Flow Controller,MFC),其旁通阀装置(by-pass valve)的开或关可决定磷化氢是否加入反应。因此,磷硅玻璃(PSG)内的磷含量,可通过控制磷化氢(PH3)的流量进行调节。
在传统的制造过程中,进行磷硅玻璃(PSG)沉积时(以下简称主要沉积(Main Dep.)),若磷化氢的流量需要达到10sccm,则直接将质量流量控制器(MFC)设定在10sccm,因此,磷含量就在很短的时间内从0变化至10sccm,而带出原先残余在阀口的磷化氢气体,造成磷含量超量(overshooting),如图2A、2B所示。试验结果显示:若在1秒内,磷含量从0剧增至10sccm,则于USG和PSG的交界处(即图2B中磷含量较高的PSG 212),所形成的界面厚度约100_。
在本发明中,进行主要沉积(Main Dep.)时,若磷化氢的流量需要达到10sccm,则将质量流量控制器(MFC)按阶段式设定,将流量自0逐步增加至10sccm。例如:
0sccm→2sccm→5sccm→10sccm
其中,磷化氢流量设定为2sccm时,时间设定为2秒;接着,设定磷化氢流量为5sccm,时间为4秒;最后磷化氢流量才增加至10sccm,进入主要沉积步骤。试验结果显示:于USG 408和PSG 410的交界处(即图4B中磷含量较高的PSG 412)所形成的界面厚度约600_。
应用本发明的方法,阶段式的逐步增加磷化氢流量,渐渐带出原本残留在阀口处的磷化氢气体,以避免传统方法所造成的磷化氢超量(overshooting)。如图4A所示,该图为本发明的方法中反应生成PSG时反应气体与时间的关系图。与图2A相比,原先磷化氢超量的部分在图4A中已呈现缓和。请同时参照图4B,该图为图4A所示的磷化氢气体含量与沉积玻璃厚度的关系示意图。当磷化氢气体尚未加入反应时(即磷含量=0%),硅烷(SiH4)和氧反应生成纯二氧化硅,即非掺杂的硅玻璃(USG)408。当磷化氢气体加入反应后,随即生成磷硅玻璃(PSG)410。而USG 408和PSG 410的交界处,则生成磷含量较高的PSG 412。与图2B相比,本发明的磷含量较高的PSG 412的厚度大于传统的磷含量较高的PSG 212。
图5为应用本发明的方法于PSG蚀刻后的电子显微照片。图5的电子显微照片(SEM Micrograph)显示,已没有如图3所示的深色线条,即界面凹陷(Interface Kink)的现象在应用本发明的方法后已得到较好的改善。
虽然上面以0sccm-2sccm-5sccm-10sccm为例进行了说明,然而本发明的方法并不限于此种设定组合。也可使用其他组合,例如0sccm-2sccm-5sccm-8sccm-10sccm、或其他组合。只要是阶段式地增加流量至主要沉积工序时的设定值,不论是以等差级数(arithmetical progression)方式、等比级数(geometric progression)方式、或是无特殊规律但是阶段式增加,即符合本发明的技术特征。若再与时间稍微延长相结合,更可消除磷化氢超量的现象。
本发明的方法是在磷化氢流量达到最终设定值之前,利用阶段式地增加磷化氢的流量,或(再)使时间略微延长,可缓慢带出残留于阀口的磷化氢,避免了磷化氢在短时间内冲出阀口所造成的磷化氢剧增现象,进而达到改善USG衬底氧化物与PSG的界面缺陷的目的。因此,应用本发明的方法可避免接触窗因过度蚀刻而破裂,从而提高了半导体制造过程中元件在单位时间的输出量(WPH)。
综上所述,虽然本发明已以优选实施方式披露如上,但这并非是对本发明的限定,任何所属领域的普通技术人员在不脱离本发明的构思和范围的前提下,均可作出各种更改与润饰,因此本发明的保护范围应以后附的权利要求书所要求保护的范围为准。
Claims (21)
1.一种改善纯二氧化硅层与磷硅玻璃层界面缺陷的方法,其中,上述磷硅玻璃层沉积在上述纯二氧化硅层上方,通过一流量控制装置调节磷化氢气体的流量而形成磷硅玻璃层,进行主要沉积工序时,上述磷化氢气体的流量需达Xsccm,其中X为大于1的正数,其中,
将上述磷化氢气体的流量自0sccm开始阶段式地增加,直到流量达Xsccm为止。
2.如权利要求1所述的方法,其中上述磷化氢气体的流量自0sccm开始,阶段式地设定为a1sccm、a2sccm、Xsccm,且0<a1<X/4,a2=X/2。
3.如权利要求2所述的方法,其中上述磷化氢气体的流量需达到10sccm,且用上述流量控制装置将磷化氢气体的流量调节成:0sccm-2sccm-5sccm-10sccm。
4.如权利要求3所述的方法,其中当上述磷化氢气体的流量为2sccm时,保持时间为2秒;当磷化氢气体的流量为5sccm时,保持时间为4秒。
5.如权利要求4所述的方法,其中所形成的上述纯二氧化硅层与磷硅玻璃层的界面厚度约为600_。
6.如权利要求1所述的方法,其中上述磷化氢气体的流量自0sccm开始,阶段式地设定为a1sccm、a2sccm、a3sccm、Xsccm,且0<a1<X/4,a2=X/2,X/2<a3<X。
7.如权利要求1所述的方法,其中上述磷化氢气体的流量自0sccm开始,阶段式的设定为a1sccm、a2sccm、a3sccm、Xsccm,且0<a1<X/4,a2=X/2,3X/4<a3<X。
8.如权利要求7所述的方法,其中上述磷化氢气体的流量需达到10sccm,上述流量控制装置将磷化氢气体的流量调节为:0sccm-2sccm-5sccm-8sccm-10sccm。
9.如权利要求1所述的方法,其中上述流量控制装置为一质量流量控制器。
10.一种改善纯二氧化硅层与磷硅玻璃层界面缺陷的方法,其中,上述磷硅玻璃层沉积于上述纯二氧化硅层上方,通过一流量控制装置调节磷化氢气体的流量而形成磷硅玻璃层,进行主要沉积工序时,上述磷化氢气体的流量需达Xsccm,其中X为大于1的正数,其中,
将上述磷化氢气体的流量自0sccm开始阶段式地增加,直到流量达Xsccm为止,且通气的时间随着气体流量的增加而增加。
11.如权利要求10所述的方法,其中上述磷化氢气体的流量自0sccm开始,以等差级数方式阶段式地增加至Xsccm。
12.如权利要求10所述的方法,其中上述磷化氢气体的流量自0sccm开始,以等比级数方式阶段式地增加至Xsccm。
13.如权利要求10所述的方法,其中上述磷化氢气体的流量自0sccm开始,以随机方式阶段式地增加至Xsccm。
14.如权利要求10所述的方法,其中上述流量控制装置为一质量流量控制器。
15.一种位于一纯二氧化硅层与一磷硅玻璃层界面的含磷界面层,其中,上述磷硅玻璃层沉积于纯二氧化硅层上方,通过一流量控制装置调节磷化氢气体的流量而形成上述磷硅玻璃层,上述含磷的界面层的特征在于:
从上述纯二氧化硅层至磷硅玻璃层的截面上,上述含磷的界面层的磷含量自0%开始阶段式地增加至100%,且上述含磷界面层的总厚度至少大于100_。
16.如权利要求15所述的含磷界面层,其磷含量自0%增加至25%再增至100%,且该含磷界面层的总厚度至少大于100_。
17.如权利要求15所述的含磷界面层,其磷含量通过上述流量控制装置将磷化氢气体的流量自0sccm开始阶段式地增加,直到流量达Xsccm为止,其中在流量为Xsccm时含磷量增加至100%。
18.如权利要求17所述的含磷界面层,其中上述磷化氢气体的流量自0sccm开始,以等差级数方式阶段式地增加至Xsccm。
19.如权利要求17所述的含磷界面层,其中上述磷化氢气体的流量自0sccm开始,以等比级数方式阶段式地增加至Xsccm。
20.如权利要求17所述的含磷界面层,其中上述磷化氢气体的流量自0sccm开始,以随机方式阶段式地增加至Xsccm。
21.如权利要求17所述的含磷的界面层,其中上述流量控制装置为一质量流量控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031484484A CN1293614C (zh) | 2003-06-30 | 2003-06-30 | 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031484484A CN1293614C (zh) | 2003-06-30 | 2003-06-30 | 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567545A CN1567545A (zh) | 2005-01-19 |
CN1293614C true CN1293614C (zh) | 2007-01-03 |
Family
ID=34472285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031484484A Expired - Fee Related CN1293614C (zh) | 2003-06-30 | 2003-06-30 | 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1293614C (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101593724B (zh) * | 2008-05-30 | 2012-04-18 | 中芯国际集成电路制造(北京)有限公司 | 通孔形成方法 |
CN103560080A (zh) * | 2013-11-13 | 2014-02-05 | 上海华力微电子有限公司 | 降低高密度等离子体磷硅玻璃颗粒的方法 |
CN105448706A (zh) * | 2014-07-09 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 硼磷硅玻璃介电层的制备方法、半导体器件及电子装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0212916A (ja) * | 1988-04-26 | 1990-01-17 | Siemens Ag | 半導体超集積回路用硼素含有及び/又は燐含有珪酸ガラス層の製法 |
JPH1050955A (ja) * | 1996-07-31 | 1998-02-20 | Nec Corp | 半導体装置の製造方法 |
JP2000058851A (ja) * | 1998-08-17 | 2000-02-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法、表示装置 |
JP2000164885A (ja) * | 1990-11-10 | 2000-06-16 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置の作製方法 |
-
2003
- 2003-06-30 CN CNB031484484A patent/CN1293614C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0212916A (ja) * | 1988-04-26 | 1990-01-17 | Siemens Ag | 半導体超集積回路用硼素含有及び/又は燐含有珪酸ガラス層の製法 |
JP2000164885A (ja) * | 1990-11-10 | 2000-06-16 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置の作製方法 |
JPH1050955A (ja) * | 1996-07-31 | 1998-02-20 | Nec Corp | 半導体装置の製造方法 |
JP2000058851A (ja) * | 1998-08-17 | 2000-02-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ及びその製造方法、表示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1567545A (zh) | 2005-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6693022B2 (en) | CVD method of producing in situ-doped polysilicon layers and polysilicon layered structures | |
US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
US6830838B2 (en) | Chemical vapor deposition of titanium | |
KR100401503B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
JPH08213343A (ja) | 半導体装置およびその製造方法 | |
CN1179402C (zh) | 半导体器件制作工艺 | |
EP0147913A2 (en) | Method of producing a semiconductor device comprising a selective vapour growth technique | |
CN101197311A (zh) | 金属连接结构、半导体器件的制造方法和半导体器件 | |
KR100456314B1 (ko) | 반도체 소자의 게이트전극 형성 방법 | |
US6022799A (en) | Methods for making a semiconductor device with improved hot carrier lifetime | |
CN1293614C (zh) | 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 | |
US6541373B2 (en) | Manufacture method for semiconductor with small variation in MOS threshold voltage | |
TWI284156B (en) | Method for improving interface kink defect of USG and PSG and phosphorus containing structure generated thereof | |
JPH09102469A (ja) | 半導体装置の製造方法 | |
KR100528446B1 (ko) | 반도체 소자의 콘택 형성방법 | |
KR20040016696A (ko) | 반도체장치의 전극형성방법 및 장치 | |
JP2003158092A (ja) | 半導体装置の製造方法 | |
TW202240701A (zh) | 半導體裝置的形成方法 | |
CN1222754A (zh) | 在硅化物膜上进行化学汽相淀积的方法和设备 | |
KR101070312B1 (ko) | 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법 | |
TW202418358A (zh) | 增強材料結構的處理 | |
KR20040001959A (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
TW202320225A (zh) | 形成半導體裝置結構的方法和形成介電層的方法 | |
KR100745604B1 (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070103 Termination date: 20190630 |