JPH1048669A - 薄膜トランジスター、その製造方法および表示装置 - Google Patents
薄膜トランジスター、その製造方法および表示装置Info
- Publication number
- JPH1048669A JPH1048669A JP20571296A JP20571296A JPH1048669A JP H1048669 A JPH1048669 A JP H1048669A JP 20571296 A JP20571296 A JP 20571296A JP 20571296 A JP20571296 A JP 20571296A JP H1048669 A JPH1048669 A JP H1048669A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- source electrode
- drain electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133504—Diffusing, scattering, diffracting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/13725—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on guest-host interaction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 本発明は、外周光の反射・散乱特性が良好
で、ＴＦＴと画素電極の形成に関わる工程を簡略化で
き、低コスト化が可能で、薄膜トランジスターおよびそ
の製造方法を提供することにある。また、このＴＦＴを
用いた表示特性の優れた反射型表示装置を提供すること
を目的とする。 【解決手段】 絶縁基板上に、導電材料で形成されたソ
ース電極５およびドレイン電極４と、このソース電極お
よびドレイン電極を接続する真性半導体層で形成された
チャンネル層７と、このソース電極およびドレイン電極
とチャンネル層との接続面に形成されたｐ型またはｎ型
の不純物半導体層６と、この半導体チャンネル層上に絶
縁層８を介して設けられたゲート電極１１とを有する順
スタガ型薄膜トランジスターにおいて、前記ソース電極
５およびドレイン電極４が少なくとも１層のＡｌ系材料
からなる層で形成されており、このソース電極５を表示
装置の反射画素電極として用いることが可能な薄膜トラ
ンジスター。
で、ＴＦＴと画素電極の形成に関わる工程を簡略化で
き、低コスト化が可能で、薄膜トランジスターおよびそ
の製造方法を提供することにある。また、このＴＦＴを
用いた表示特性の優れた反射型表示装置を提供すること
を目的とする。 【解決手段】 絶縁基板上に、導電材料で形成されたソ
ース電極５およびドレイン電極４と、このソース電極お
よびドレイン電極を接続する真性半導体層で形成された
チャンネル層７と、このソース電極およびドレイン電極
とチャンネル層との接続面に形成されたｐ型またはｎ型
の不純物半導体層６と、この半導体チャンネル層上に絶
縁層８を介して設けられたゲート電極１１とを有する順
スタガ型薄膜トランジスターにおいて、前記ソース電極
５およびドレイン電極４が少なくとも１層のＡｌ系材料
からなる層で形成されており、このソース電極５を表示
装置の反射画素電極として用いることが可能な薄膜トラ
ンジスター。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
ーとその製造方法及びそれを用いた表示装置に関し、特
に外光を利用する反射型の表示装置に好適に用いられる
薄膜トランジスターに関する。
ーとその製造方法及びそれを用いた表示装置に関し、特
に外光を利用する反射型の表示装置に好適に用いられる
薄膜トランジスターに関する。
【０００２】
【従来の技術】液晶材料を用いた表示装置（ＬＣＤ）に
は、大別して、装置裏面にバックライト等を設けて表示
を行う透過型ＬＣＤと室内蛍光灯等の外周光を反射させ
て表示を行う反射型ＬＣＤの２種類が知られている。特
に、反射型ＬＣＤは、バックライト等の専用光源を用い
ないために低消費電力化、薄型・軽量化が容易であり、
低価格ＬＣＤとして汎用性が高い。
は、大別して、装置裏面にバックライト等を設けて表示
を行う透過型ＬＣＤと室内蛍光灯等の外周光を反射させ
て表示を行う反射型ＬＣＤの２種類が知られている。特
に、反射型ＬＣＤは、バックライト等の専用光源を用い
ないために低消費電力化、薄型・軽量化が容易であり、
低価格ＬＣＤとして汎用性が高い。
【０００３】反射型ＬＣＤの高画質化には、取り込んだ
外周光の反射・散乱効率の向上が重要となる。また、利
用できる光量が限られているため、光の損失をできるだ
け低減する必要がある。特に、カラー化の際には、カラ
ーフィルターによる光損失が避けられないため、より簡
素化された装置構成が必要となる。そのため、反射電極
の形状や使用する液晶モード等については様々な検討が
行われており、従来より、例えば月刊Semiconductor Wo
rld 1995.12号.p108.図１に示されるような反射型ＬＣ
Ｄが知られている。
外周光の反射・散乱効率の向上が重要となる。また、利
用できる光量が限られているため、光の損失をできるだ
け低減する必要がある。特に、カラー化の際には、カラ
ーフィルターによる光損失が避けられないため、より簡
素化された装置構成が必要となる。そのため、反射電極
の形状や使用する液晶モード等については様々な検討が
行われており、従来より、例えば月刊Semiconductor Wo
rld 1995.12号.p108.図１に示されるような反射型ＬＣ
Ｄが知られている。
【０００４】図５１は、その従来例を示したものであ
る。ガラス基板１上に逆スタガ型の薄膜トランジスター
（ＴＦＴ）４７アレイが形成され、そのＴＦＴアレイを
覆うように凹凸表面形状を有した感光性アクリル樹脂層
４８が形成され、その上にＴＦＴのソース電極と電気的
に接続されたＡｌ（アルミ）電極、すなわち画素電極
（反射電極）４９が形成されたＴＦＴ基板５０と対向基
板５１とが液晶層４１を挟んで貼り合わされた構造とな
っている。
る。ガラス基板１上に逆スタガ型の薄膜トランジスター
（ＴＦＴ）４７アレイが形成され、そのＴＦＴアレイを
覆うように凹凸表面形状を有した感光性アクリル樹脂層
４８が形成され、その上にＴＦＴのソース電極と電気的
に接続されたＡｌ（アルミ）電極、すなわち画素電極
（反射電極）４９が形成されたＴＦＴ基板５０と対向基
板５１とが液晶層４１を挟んで貼り合わされた構造とな
っている。
【０００５】この構造では、感光性アクリル樹脂層４８
の凹凸表面形状を反映した画素電極４９が、取り込んだ
光の反射と散乱の二役を兼ねる構造となっているため、
反射光の散乱性に優れ、広角度にわたりコントラストが
維持できるような工夫がされている。また、画素電極４
９とＴＦＴ４７とは、感光性アクリル樹脂層４８により
層間分離されているため、ＴＦＴ４７上にも画素電極４
９が形成でき、反射光の利用面積、すなわち開口率を高
くできる利点を有している。さらに、液晶材料として、
偏光板を必要としないゲスト−ホスト（Ｇ−Ｈ）液晶を
用いれば、より明るい表示が可能となる。
の凹凸表面形状を反映した画素電極４９が、取り込んだ
光の反射と散乱の二役を兼ねる構造となっているため、
反射光の散乱性に優れ、広角度にわたりコントラストが
維持できるような工夫がされている。また、画素電極４
９とＴＦＴ４７とは、感光性アクリル樹脂層４８により
層間分離されているため、ＴＦＴ４７上にも画素電極４
９が形成でき、反射光の利用面積、すなわち開口率を高
くできる利点を有している。さらに、液晶材料として、
偏光板を必要としないゲスト−ホスト（Ｇ−Ｈ）液晶を
用いれば、より明るい表示が可能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来反射型液晶表示装置は、良好な表示特性が得られる反
面、ＴＦＴアレイの形成工程以外にも凹凸表面形状を有
した画素電極の形成に関わる複雑な工程が別途必要とな
り、それに伴う製造コストの増加が避けられない問題点
があった。
来反射型液晶表示装置は、良好な表示特性が得られる反
面、ＴＦＴアレイの形成工程以外にも凹凸表面形状を有
した画素電極の形成に関わる複雑な工程が別途必要とな
り、それに伴う製造コストの増加が避けられない問題点
があった。
【０００７】そこでこの問題点を解決するために、外周
光の反射・散乱特性を維持しつつ、ＴＦＴ構造と画素電
極構造をより単純化し、その製造工程を大幅に削減する
ことが求められていた。
光の反射・散乱特性を維持しつつ、ＴＦＴ構造と画素電
極構造をより単純化し、その製造工程を大幅に削減する
ことが求められていた。
【０００８】本発明の目的は、外周光の反射・散乱特性
が良好で、ＴＦＴと画素電極の形成に関わる工程を簡略
化でき、低コスト化が可能な薄膜トランジスターおよび
その製造方法を提供することにある。また、このＴＦＴ
を用いた表示特性の優れた反射型表示装置を提供するこ
とにある。
が良好で、ＴＦＴと画素電極の形成に関わる工程を簡略
化でき、低コスト化が可能な薄膜トランジスターおよび
その製造方法を提供することにある。また、このＴＦＴ
を用いた表示特性の優れた反射型表示装置を提供するこ
とにある。
【０００９】
【課題を解決するための手段】本発明は、絶縁基板上
に、導電材料で形成されたソース電極およびドレイン電
極と、このソース電極およびドレイン電極を接続する真
性半導体層で形成されたチャンネル層と、このソース電
極およびドレイン電極とチャンネル層との接続面に形成
されたｐ型またはｎ型の不純物半導体層と、この半導体
チャンネル層上に絶縁層を介して設けられたゲート電極
とを有する順スタガ型薄膜トランジスターにおいて、前
記ソース電極およびドレイン電極が少なくとも１層のＡ
ｌ系材料からなる層で形成されており、このソース電極
を表示装置の反射画素電極として用いることが可能な薄
膜トランジスターに関する。
に、導電材料で形成されたソース電極およびドレイン電
極と、このソース電極およびドレイン電極を接続する真
性半導体層で形成されたチャンネル層と、このソース電
極およびドレイン電極とチャンネル層との接続面に形成
されたｐ型またはｎ型の不純物半導体層と、この半導体
チャンネル層上に絶縁層を介して設けられたゲート電極
とを有する順スタガ型薄膜トランジスターにおいて、前
記ソース電極およびドレイン電極が少なくとも１層のＡ
ｌ系材料からなる層で形成されており、このソース電極
を表示装置の反射画素電極として用いることが可能な薄
膜トランジスターに関する。
【００１０】また、本発明は、絶縁基板上に、Ａｌ系材
料から成る層を少なくとも１層形成しソース電極および
ドレイン電極を形成する工程と、前記ソース電極および
ドレイン電極上にｐ型あるいはｎ型不純物半導体層を選
択的に形成する工程と、ソース電極、ドレイン電極およ
び不純物半導体層が形成されたこの絶縁基板上に真性半
導体層、絶縁層および導電層を順次成膜する工程と、前
記導電層をゲート電極パターンに加工する工程と、前記
ゲート電極パターンをマスクとして用いて前記真性半導
体層と絶縁層をパターニングしてチャンネル層とゲート
絶縁層を形成し、同時にゲート電極下部以外の部分のソ
ース電極を露出させる工程とを含むことを特徴とする薄
膜トランジスターの製造方法に関する。
料から成る層を少なくとも１層形成しソース電極および
ドレイン電極を形成する工程と、前記ソース電極および
ドレイン電極上にｐ型あるいはｎ型不純物半導体層を選
択的に形成する工程と、ソース電極、ドレイン電極およ
び不純物半導体層が形成されたこの絶縁基板上に真性半
導体層、絶縁層および導電層を順次成膜する工程と、前
記導電層をゲート電極パターンに加工する工程と、前記
ゲート電極パターンをマスクとして用いて前記真性半導
体層と絶縁層をパターニングしてチャンネル層とゲート
絶縁層を形成し、同時にゲート電極下部以外の部分のソ
ース電極を露出させる工程とを含むことを特徴とする薄
膜トランジスターの製造方法に関する。
【００１１】本発明の薄膜トランジスター（ＴＦＴ）
は、ソース電極およびドレイン電極に、反射性能と導電
性能に優れたＡｌ系材料を用いた順スタガ型ＴＦＴであ
るため、ソース電極およびドレイン電極の形成に用いた
Ａｌ系材料を表示装置の画素電極として用いることがで
きる。さらに詳しくは、本発明ではソース電極と画素電
極は一体であって、同時に形成する。そこで、ソース電
極と画素電極を別途形成する従来技術のように、両電極
間に接続手段等を設ける必要がない。
は、ソース電極およびドレイン電極に、反射性能と導電
性能に優れたＡｌ系材料を用いた順スタガ型ＴＦＴであ
るため、ソース電極およびドレイン電極の形成に用いた
Ａｌ系材料を表示装置の画素電極として用いることがで
きる。さらに詳しくは、本発明ではソース電極と画素電
極は一体であって、同時に形成する。そこで、ソース電
極と画素電極を別途形成する従来技術のように、両電極
間に接続手段等を設ける必要がない。
【００１２】また、この構成によればゲート電極パター
ンをマスクに用いてアイランドの形成（ゲート電極およ
びその下層のパターニング）を行うことができるので、
ＴＦＴの形成と画素電極の形成とに関わるフォトリソグ
ラフィー工程をわずか２回で済ませることができ、大幅
な製造コスト削減を実現できる。
ンをマスクに用いてアイランドの形成（ゲート電極およ
びその下層のパターニング）を行うことができるので、
ＴＦＴの形成と画素電極の形成とに関わるフォトリソグ
ラフィー工程をわずか２回で済ませることができ、大幅
な製造コスト削減を実現できる。
【００１３】また、素子上方からの入射光に対してゲー
ト電極が遮光層として作用するので、外周光の影響によ
る光ＯＦＦリーク電流を抑制できるという点でも大きな
効果を発揮する。
ト電極が遮光層として作用するので、外周光の影響によ
る光ＯＦＦリーク電流を抑制できるという点でも大きな
効果を発揮する。
【００１４】
【発明の実施の形態】本発明においてＡｌ系材料とは、
Ａｌを主成分とする金属であり、例えばＡｌ金属単体の
他、素子劣化を防いだり、耐熱性や耐エレクトロ、スト
レスマイグレーション性を向上させる働きのある１種以
上の金属とＡｌとの合金を用いることができる。このＡ
ｌとの合金に用いる金属としては、Ｓｉ、Ｃｕ、周期律
表３Ａ（ランタノイド系、アクチノイド系を含む）、４
Ａ、５Ａ、６Ａ、７Ａおよび８族から選ばれる金属元素
が好ましく、具体的にはＳｉ、Ｃｕ、Ｎｄ、Ｔｉ、Ｖ、
Ｃｒ、Ｎｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ｈｆ、Ｔａおよ
びＷが好ましく、特にＳｉ、ＮｄおよびＴｉが好まし
い。
Ａｌを主成分とする金属であり、例えばＡｌ金属単体の
他、素子劣化を防いだり、耐熱性や耐エレクトロ、スト
レスマイグレーション性を向上させる働きのある１種以
上の金属とＡｌとの合金を用いることができる。このＡ
ｌとの合金に用いる金属としては、Ｓｉ、Ｃｕ、周期律
表３Ａ（ランタノイド系、アクチノイド系を含む）、４
Ａ、５Ａ、６Ａ、７Ａおよび８族から選ばれる金属元素
が好ましく、具体的にはＳｉ、Ｃｕ、Ｎｄ、Ｔｉ、Ｖ、
Ｃｒ、Ｎｉ、Ｚｒ、Ｎｂ、Ｍｏ、Ｐｄ、Ｈｆ、Ｔａおよ
びＷが好ましく、特にＳｉ、ＮｄおよびＴｉが好まし
い。
【００１５】また、本発明で用いられる絶縁基板として
は、ガラス、プラスチックおよびセラミック等のフィル
ムまたはシートを挙げることができる。特に、耐熱性、
耐薬品性、長期信頼性および実績等の点でガラス基板が
好ましい。
は、ガラス、プラスチックおよびセラミック等のフィル
ムまたはシートを挙げることができる。特に、耐熱性、
耐薬品性、長期信頼性および実績等の点でガラス基板が
好ましい。
【００１６】前記ソース電極およびドレイン電極は、Ａ
ｌ系材料から成る単層構造とすることができる。
ｌ系材料から成る単層構造とすることができる。
【００１７】また、前記ソース電極およびドレイン電極
は、コンタクト層（前記不純物半導体層及びＡｌ系材料
とオーミックコンタクト可能な導電材料から成る層をい
う。以下同じ。）を下層に、Ａｌ系材料から成る反射層
を上層にした積層構造であってもよい。このようにする
と、Ａｌ表面の酸化膜を除去しなくとも電気的な接続が
確実にとれるので好ましい。
は、コンタクト層（前記不純物半導体層及びＡｌ系材料
とオーミックコンタクト可能な導電材料から成る層をい
う。以下同じ。）を下層に、Ａｌ系材料から成る反射層
を上層にした積層構造であってもよい。このようにする
と、Ａｌ表面の酸化膜を除去しなくとも電気的な接続が
確実にとれるので好ましい。
【００１８】また、前記ソース電極およびドレイン電極
は、Ａｌ系材料から成る反射層を下層として、この上に
上層として透明な導電材料から成るコンタクト層を積層
した構造であっても良い。このようにすると、透明な導
電材料が、Ａｌ系材料のコート層として機能し、外部接
続端子部での耐久性（温度、湿度に対する）を向上させ
ることができる。
は、Ａｌ系材料から成る反射層を下層として、この上に
上層として透明な導電材料から成るコンタクト層を積層
した構造であっても良い。このようにすると、透明な導
電材料が、Ａｌ系材料のコート層として機能し、外部接
続端子部での耐久性（温度、湿度に対する）を向上させ
ることができる。
【００１９】さらに、ゲート電極下部のソース電極およ
びドレイン電極を、Ａｌ系材料から成る反射層を下層と
して、前記反射層とのエッチング選択比が高い導電材料
から成るコンタクト層を上層とする積層構造とし、且つ
ゲート電極下部以外の部分のソース電極部分（画素電極
部分）は前記反射層から成る単層構造としてもよい。チ
ャネル層とソース／ドレイン電極との接続面の不純物半
導体層が特にｎ型である場合、この層にＡｌ原子が拡散
し、ソース／ドレイン電極とのコンタクト抵抗が増加す
るいわゆるｐ型ドーパント作用が起こりやすいが、この
ような構成にすることで、Ａｌ系材料がチャネル層と接
する面積が小さくなるため、ｐ型ドーパント作用を軽減
することができる。
びドレイン電極を、Ａｌ系材料から成る反射層を下層と
して、前記反射層とのエッチング選択比が高い導電材料
から成るコンタクト層を上層とする積層構造とし、且つ
ゲート電極下部以外の部分のソース電極部分（画素電極
部分）は前記反射層から成る単層構造としてもよい。チ
ャネル層とソース／ドレイン電極との接続面の不純物半
導体層が特にｎ型である場合、この層にＡｌ原子が拡散
し、ソース／ドレイン電極とのコンタクト抵抗が増加す
るいわゆるｐ型ドーパント作用が起こりやすいが、この
ような構成にすることで、Ａｌ系材料がチャネル層と接
する面積が小さくなるため、ｐ型ドーパント作用を軽減
することができる。
【００２０】また、本発明は、ソース電極が光を散乱す
る凹凸を表面に有していることが好ましい。このように
すると別途散乱手段を設ける必要がなく製造コストを低
下することが可能である。また、別途散乱手段を設けた
場合に起こりやすい表示の白浮き（コントラストの低
下）や、二重写り等を防止でき、より表示性のを向上さ
せることができる。
る凹凸を表面に有していることが好ましい。このように
すると別途散乱手段を設ける必要がなく製造コストを低
下することが可能である。また、別途散乱手段を設けた
場合に起こりやすい表示の白浮き（コントラストの低
下）や、二重写り等を防止でき、より表示性のを向上さ
せることができる。
【００２１】このソース電極表面の凹凸は、ゲート電極
の下部では凹凸を有していないこと即ち平坦面になって
いることが好ましい。ソース電極およびドレイン電極の
全面に凹凸形状が形成されていると、チャンネル層との
接続部の不純物半導体層およびチャンネル層のカバレッ
ジ特性が低下する場合があり、それによってＴＦＴ特性
や信頼性が低下することが懸念されるからである。そこ
で、画素電極として機能するゲート電極下部以外の部分
のみ光を散乱する凹凸形状を有している構造であること
がより望ましい。
の下部では凹凸を有していないこと即ち平坦面になって
いることが好ましい。ソース電極およびドレイン電極の
全面に凹凸形状が形成されていると、チャンネル層との
接続部の不純物半導体層およびチャンネル層のカバレッ
ジ特性が低下する場合があり、それによってＴＦＴ特性
や信頼性が低下することが懸念されるからである。そこ
で、画素電極として機能するゲート電極下部以外の部分
のみ光を散乱する凹凸形状を有している構造であること
がより望ましい。
【００２２】本発明のＴＦＴは、種々の表示装置に使用
可能であるが、反射型の装置、特に反射型の液晶表示装
置に用いることが好ましい。
可能であるが、反射型の装置、特に反射型の液晶表示装
置に用いることが好ましい。
【００２３】
【実施例】以下に実施例を示し、本発明を詳細に説明す
る。
る。
【００２４】［実施例１］本発明のＴＦＴの第１の実施
例を図１から図４を用いて説明する。はじめに、スパッ
タリングによりガラス基板１上にＡｌ−Ｎｄ（ネオジウ
ム）−Ｓｉ（シリコン）合金層２を１００ｎｍ成膜した
後、その上にドレイン電極及び画素電極（ソース電極）
パターンに相当するレジストパターン３を形成する（図
１）。
例を図１から図４を用いて説明する。はじめに、スパッ
タリングによりガラス基板１上にＡｌ−Ｎｄ（ネオジウ
ム）−Ｓｉ（シリコン）合金層２を１００ｎｍ成膜した
後、その上にドレイン電極及び画素電極（ソース電極）
パターンに相当するレジストパターン３を形成する（図
１）。
【００２５】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２を
ウェットエッチングしてドレイン４及び画素電極５を形
成した後、レジストパターン３を剥離する（図２）。こ
のドレイン電極４及び画素電極５のパターニングは、Ｃ
ｌ2（塩素）系ガスを用いたドライエッチングでも可能
である。しかし、テーパー形状が得られると言う点でウ
ェットエッチングの方が好ましい。
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２を
ウェットエッチングしてドレイン４及び画素電極５を形
成した後、レジストパターン３を剥離する（図２）。こ
のドレイン電極４及び画素電極５のパターニングは、Ｃ
ｌ2（塩素）系ガスを用いたドライエッチングでも可能
である。しかし、テーパー形状が得られると言う点でウ
ェットエッチングの方が好ましい。
【００２６】そして、ＰＣＶＤ（プラズマ気相成長）装
置を用い、真空中で不活性ガスを用いた逆スパッタリン
グあるいはハロゲン系ガスを用いた化学エッチングによ
りドレイン電極４及び画素電極５上に形成されているＡ
ｌ表面酸化膜を除去した後、速やかにＰＨ3（ホスフィ
ン）ガス及び微量のＳｉＨ4（モノシラン）ガスをプラ
ズマ分解してドレイン電極４及び画素電極５上のみにＰ
（リン）原子リッチなｎ型ａ−Ｓｉ（非晶質シリコン）
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
置を用い、真空中で不活性ガスを用いた逆スパッタリン
グあるいはハロゲン系ガスを用いた化学エッチングによ
りドレイン電極４及び画素電極５上に形成されているＡ
ｌ表面酸化膜を除去した後、速やかにＰＨ3（ホスフィ
ン）ガス及び微量のＳｉＨ4（モノシラン）ガスをプラ
ズマ分解してドレイン電極４及び画素電極５上のみにＰ
（リン）原子リッチなｎ型ａ−Ｓｉ（非晶質シリコン）
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
【００２７】次に、連続してＳｉＨ4ガス及びＨ2（水
素）ガスをプラズマ分解してガラス基板１全面にｉ型ａ
−Ｓｉ層７を５０ｎｍ成膜した後、引き続きＳｉＨ4ガ
ス、ＮＨ3（アンモニア）ガス、Ｎ2（窒素）ガスをプラ
ズマ分解してａ−Ｓｉ層７上にＳｉＮ（窒化シリコン）
層８を３００ｎｍ成膜する。
素）ガスをプラズマ分解してガラス基板１全面にｉ型ａ
−Ｓｉ層７を５０ｎｍ成膜した後、引き続きＳｉＨ4ガ
ス、ＮＨ3（アンモニア）ガス、Ｎ2（窒素）ガスをプラ
ズマ分解してａ−Ｓｉ層７上にＳｉＮ（窒化シリコン）
層８を３００ｎｍ成膜する。
【００２８】その後、スパッタリングによりＳｉＮ層８
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図３）。
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図３）。
【００２９】そして、レジストパターン１０をマスクに
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4（四弗化炭
素）ガス及びＯ2（酸素）ガスを用いてドライエッチン
グし、アイランドを形成すると同時にドレイン電極４及
び画素電極５表面を露出させる。Ａｌ系材料は、Ｆ（弗
素）系ガスではドライエッチングされないため、結果的
に反射率の高いＡｌ−Ｎｄ−Ｓｉ合金層を露出させるこ
とができる。
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4（四弗化炭
素）ガス及びＯ2（酸素）ガスを用いてドライエッチン
グし、アイランドを形成すると同時にドレイン電極４及
び画素電極５表面を露出させる。Ａｌ系材料は、Ｆ（弗
素）系ガスではドライエッチングされないため、結果的
に反射率の高いＡｌ−Ｎｄ−Ｓｉ合金層を露出させるこ
とができる。
【００３０】なお、ゲート電極１１のパターニングは、
Ｃｌ2系ガスを用いたドライエッチングで行っても良
い。この後、レジストパターン１０を剥離して本発明の
第１のＴＦＴを得ることができる（図４）。
Ｃｌ2系ガスを用いたドライエッチングで行っても良
い。この後、レジストパターン１０を剥離して本発明の
第１のＴＦＴを得ることができる（図４）。
【００３１】なお、本実施例では、ソース電極およびド
レイン電極に用いるＡｌ系材料としてＡｌ−Ｎｄ−Ｓｉ
合金を用いたが、他のＡｌ系材料でもかまわない。但
し、Ａｌ原子の拡散による素子特性の低下を防ぐため、
半導体層を構成している元素（本実施例ではＳｉ）を含
有していることが望ましい。また、耐熱性や耐エレクト
ロ、ストレスマイグレーション性を高めるための元素
（本実施例ではＮｄ）を含有していても良い。したがっ
て、本発明の第１のＴＦＴのソース電極およびドレイン
電極に用いられるＡｌ系材料としては、Ａｌを母材とし
た２元系以上のＡｌ合金材料が望ましい。
レイン電極に用いるＡｌ系材料としてＡｌ−Ｎｄ−Ｓｉ
合金を用いたが、他のＡｌ系材料でもかまわない。但
し、Ａｌ原子の拡散による素子特性の低下を防ぐため、
半導体層を構成している元素（本実施例ではＳｉ）を含
有していることが望ましい。また、耐熱性や耐エレクト
ロ、ストレスマイグレーション性を高めるための元素
（本実施例ではＮｄ）を含有していても良い。したがっ
て、本発明の第１のＴＦＴのソース電極およびドレイン
電極に用いられるＡｌ系材料としては、Ａｌを母材とし
た２元系以上のＡｌ合金材料が望ましい。
【００３２】［実施例２］次に、本発明のＴＦＴの第２
の実施例を図５から図８を用いて説明する。はじめに、
スパッタリングによりガラス基板１上にＭｏ（モリブデ
ン）層１２を２０ｎｍ成膜し、引き続きその上にＡｌ−
Ｎｄ−Ｓｉ合金層２を８０ｎｍ成膜した後、Ａｌ−Ｎｄ
−Ｓｉ合金層２上にドレイン電極及び画素電極パターン
に相当するレジストパターン３を形成する（図５）。
の実施例を図５から図８を用いて説明する。はじめに、
スパッタリングによりガラス基板１上にＭｏ（モリブデ
ン）層１２を２０ｎｍ成膜し、引き続きその上にＡｌ−
Ｎｄ−Ｓｉ合金層２を８０ｎｍ成膜した後、Ａｌ−Ｎｄ
−Ｓｉ合金層２上にドレイン電極及び画素電極パターン
に相当するレジストパターン３を形成する（図５）。
【００３３】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２及
びＭｏ層１２を一括ウェットエッチングしてドレイン電
極１３及び画素電極１４を形成した後、レジストパター
ン３を剥離する（図６）。
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２及
びＭｏ層１２を一括ウェットエッチングしてドレイン電
極１３及び画素電極１４を形成した後、レジストパター
ン３を剥離する（図６）。
【００３４】このドレイン電極１３及び画素電極１４の
パターニングは、Ｃｌ2系ガスを用いたドライエッチン
グでも可能である。しかし、テーパー形状が得られると
言う点でウェットエッチングの方が好ましい。
パターニングは、Ｃｌ2系ガスを用いたドライエッチン
グでも可能である。しかし、テーパー形状が得られると
言う点でウェットエッチングの方が好ましい。
【００３５】そして、ＰＣＶＤによりＰＨ3ガス及び微
量のＳｉＨ4ガスをプラズマ分解してドレイン電極１３
及び画素電極１４上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。次に、連続してＳｉＨ4ガス及びＨ2ガスをプラズ
マ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７を５０
ｎｍ成膜した後、引き続きＳｉＨ4ガス、ＮＨ3ガス、Ｎ
2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層８
を３００ｎｍ成膜する。その後、スパッタリングにより
ＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ
成膜した後、その上にゲート電極パターンに相当するレ
ジストパターン１０を形成する（図７）。
量のＳｉＨ4ガスをプラズマ分解してドレイン電極１３
及び画素電極１４上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。次に、連続してＳｉＨ4ガス及びＨ2ガスをプラズ
マ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７を５０
ｎｍ成膜した後、引き続きＳｉＨ4ガス、ＮＨ3ガス、Ｎ
2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層８
を３００ｎｍ成膜する。その後、スパッタリングにより
ＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ
成膜した後、その上にゲート電極パターンに相当するレ
ジストパターン１０を形成する（図７）。
【００３６】そして、レジストパターン１０をマスクに
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極１３及び画素電極１４表面を露
出させる。なお、ゲート電極１１のパターニングは、Ｃ
ｌ2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン１０を剥離して本発明の第２
のＴＦＴを得ることができる（図８）。
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極１３及び画素電極１４表面を露
出させる。なお、ゲート電極１１のパターニングは、Ｃ
ｌ2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン１０を剥離して本発明の第２
のＴＦＴを得ることができる（図８）。
【００３７】本発明の第２のＴＦＴでは、Ａｌ表面酸化
膜を除去する代わりに不純物半導体層及びＡｌ系材料と
オーミックコンタクト可能な材料をＡｌ系材料層の下層
に設けた積層ソース電極およびドレイン電極構造とする
ことによって、ソース電極およびドレイン領域とＡｌ系
材料との電気的接続が可能となり、本発明の第１のＴＦ
Ｔと同様の効果を得ることができる。また、コンタクト
用電極材料（本実施例ではＭｏ）と反射用電極材料（本
実施例ではＡｌ−Ｎｄ−Ｓｉ合金）とを積層させなけれ
ばならないものの、この積層構造は、同一装置で連続的
に形成でき、さらに、本実施例で用いたＭｏのようにＡ
ｌ系材料と同じ条件でエッチングできる材料をコンタク
ト用電極材料として用いれば、ソース電極およびドレイ
ン電極の形成に関わる製造工程を一切増加させずに本発
明の第２のＴＦＴを製造することができる。
膜を除去する代わりに不純物半導体層及びＡｌ系材料と
オーミックコンタクト可能な材料をＡｌ系材料層の下層
に設けた積層ソース電極およびドレイン電極構造とする
ことによって、ソース電極およびドレイン領域とＡｌ系
材料との電気的接続が可能となり、本発明の第１のＴＦ
Ｔと同様の効果を得ることができる。また、コンタクト
用電極材料（本実施例ではＭｏ）と反射用電極材料（本
実施例ではＡｌ−Ｎｄ−Ｓｉ合金）とを積層させなけれ
ばならないものの、この積層構造は、同一装置で連続的
に形成でき、さらに、本実施例で用いたＭｏのようにＡ
ｌ系材料と同じ条件でエッチングできる材料をコンタク
ト用電極材料として用いれば、ソース電極およびドレイ
ン電極の形成に関わる製造工程を一切増加させずに本発
明の第２のＴＦＴを製造することができる。
【００３８】なお、本実施例では、コンタクト用電極材
料としてＭｏを用いたが、不純物半導体層及びＡｌ系材
料とオーミックコンタクト可能な材料であれば他の導電
材料でもよい。但し、製造工程上の利点から、Ａｌ系材
料と同じ条件でエッチングできる材料をコンタクト用電
極材料として用いることが望ましい。また、本実施例で
は、反射用電極材料としてＡｌ−Ｎｄ−Ｓｉ合金を用い
たが、別にその他のＡｌ系材料でもかまわない。但し、
Ａｌ原子の拡散による素子特性の低下を防ぐため、半導
体層を構成している元素（本実施例ではＳｉ）を含有し
ていることが望ましい。また、耐熱性や耐エレクトロ、
ストレスマイグレーション性を高めるための元素（本実
施例ではＮｄ）を含有していても良い。したがって、本
発明の第２のＴＦＴのソース電極およびドレイン電極に
用いられるＡｌ系材料としては、Ａｌを母材とした２元
系以上のＡｌ合金材料が望ましい。
料としてＭｏを用いたが、不純物半導体層及びＡｌ系材
料とオーミックコンタクト可能な材料であれば他の導電
材料でもよい。但し、製造工程上の利点から、Ａｌ系材
料と同じ条件でエッチングできる材料をコンタクト用電
極材料として用いることが望ましい。また、本実施例で
は、反射用電極材料としてＡｌ−Ｎｄ−Ｓｉ合金を用い
たが、別にその他のＡｌ系材料でもかまわない。但し、
Ａｌ原子の拡散による素子特性の低下を防ぐため、半導
体層を構成している元素（本実施例ではＳｉ）を含有し
ていることが望ましい。また、耐熱性や耐エレクトロ、
ストレスマイグレーション性を高めるための元素（本実
施例ではＮｄ）を含有していても良い。したがって、本
発明の第２のＴＦＴのソース電極およびドレイン電極に
用いられるＡｌ系材料としては、Ａｌを母材とした２元
系以上のＡｌ合金材料が望ましい。
【００３９】［実施例３］次に、本発明のＴＦＴの第３
の実施例を図９から図１２を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＡｌ−Ｎｄ
−Ｓｉ合金層２を８０ｎｍ成膜し、引き続きその上にＩ
ＴＯ（インジウム−スズ酸化物）層１２を２０ｎｍ成膜
した後、ＩＴＯ層１５上にドレイン電極及び画素電極パ
ターンに相当するレジストパターン３を形成する（図
９）。
の実施例を図９から図１２を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＡｌ−Ｎｄ
−Ｓｉ合金層２を８０ｎｍ成膜し、引き続きその上にＩ
ＴＯ（インジウム−スズ酸化物）層１２を２０ｎｍ成膜
した後、ＩＴＯ層１５上にドレイン電極及び画素電極パ
ターンに相当するレジストパターン３を形成する（図
９）。
【００４０】次に、レジストパターン３をマスクに用い
てＣｌ2ガス、ＣＦ4ガス、Ｈ2ガスによりＩＴＯ層１５
及びＡｌ−Ｎｄ−Ｓｉ合金層２を一括ドライエッチング
してドレイン電極１６及び画素電極１７を形成した後、
レジストパターン３を剥離する（図１０）。
てＣｌ2ガス、ＣＦ4ガス、Ｈ2ガスによりＩＴＯ層１５
及びＡｌ−Ｎｄ−Ｓｉ合金層２を一括ドライエッチング
してドレイン電極１６及び画素電極１７を形成した後、
レジストパターン３を剥離する（図１０）。
【００４１】そして、ＰＣＶＤによりＰＨ3ガス及び微
量のＳｉＨ4ガスをプラズマ分解してドレイン電極１６
及び画素電極１７上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
量のＳｉＨ4ガスをプラズマ分解してドレイン電極１６
及び画素電極１７上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
【００４２】次に、連続してＳｉＨ4ガス及びＨ2ガスを
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜した後、引き続きＳｉＨ4ガス、ＮＨ3ガ
ス、Ｎ2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉ
Ｎ層８を３００ｎｍ成膜する。
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜した後、引き続きＳｉＨ4ガス、ＮＨ3ガ
ス、Ｎ2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉ
Ｎ層８を３００ｎｍ成膜する。
【００４３】その後、スパッタリングによりＳｉＮ層８
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図１１）。そして、レジストパ
ターン１０をマスクに用いてリン酸硝酸系溶液によりＡ
ｌ−Ｎｄ−Ｓｉ合金層９をウェットエッチングしてゲー
ト電極１１を形成した後、レジストパターン１０を残し
たままＳｉＮ層８、ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層
６をＣＦ4ガス及びＯ2ガスを用いてドライエッチング
し、アイランドを形成すると同時にドレイン電極１６及
び画素電極１７表面を露出させる。この時、ＩＴＯ層
は、Ｆ系ガスではドライエッチングされない。なお、ゲ
ート電極１１のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングで行っても良い。
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図１１）。そして、レジストパ
ターン１０をマスクに用いてリン酸硝酸系溶液によりＡ
ｌ−Ｎｄ−Ｓｉ合金層９をウェットエッチングしてゲー
ト電極１１を形成した後、レジストパターン１０を残し
たままＳｉＮ層８、ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層
６をＣＦ4ガス及びＯ2ガスを用いてドライエッチング
し、アイランドを形成すると同時にドレイン電極１６及
び画素電極１７表面を露出させる。この時、ＩＴＯ層
は、Ｆ系ガスではドライエッチングされない。なお、ゲ
ート電極１１のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングで行っても良い。
【００４４】この後、レジストパターン１０を剥離して
本発明の第３のＴＦＴを得ることができる（図９）。
本発明の第３のＴＦＴを得ることができる（図９）。
【００４５】本発明の第３のＴＦＴでは、コンタクト用
電極材料として透明導電材料を用いることによって、Ａ
ｌ系材料層を下層にしても外周光を反射でき、本発明の
第２のＴＦＴと同様の効果を得ることができる。
電極材料として透明導電材料を用いることによって、Ａ
ｌ系材料層を下層にしても外周光を反射でき、本発明の
第２のＴＦＴと同様の効果を得ることができる。
【００４６】なお、本実施例では、透明導電材料として
ＩＴＯを用いたが、不純物半導体層及びＡｌ系材料とオ
ーミックコンタクト可能で且つ透明な材料であれば他の
透明導電材料でもよい。但し、製造工程上の利点から、
Ａｌ系材料と同じ条件でエッチングできる材料をコンタ
クト用電極材料として用いることが望ましい。また、本
実施例では、反射用電極材料としてＡｌ−Ｎｄ−Ｓｉ合
金を用いたが、別にその他のＡｌ系材料でもかまわな
い。但し、Ａｌ原子の拡散による素子特性の低下を防ぐ
ため、半導体層を構成している元素（本実施例ではＳ
ｉ）を含有していることが望ましい。また、耐熱性や耐
エレクトロ、ストレスマイグレーション性を高めるため
の元素（本実施例ではＮｄ）を含有していても良い。し
たがって、本発明の第３のＴＦＴのソース電極およびド
レイン電極に用いられるＡｌ系材料としては、Ａｌを母
材とした２元系以上のＡｌ合金材料が望ましい。
ＩＴＯを用いたが、不純物半導体層及びＡｌ系材料とオ
ーミックコンタクト可能で且つ透明な材料であれば他の
透明導電材料でもよい。但し、製造工程上の利点から、
Ａｌ系材料と同じ条件でエッチングできる材料をコンタ
クト用電極材料として用いることが望ましい。また、本
実施例では、反射用電極材料としてＡｌ−Ｎｄ−Ｓｉ合
金を用いたが、別にその他のＡｌ系材料でもかまわな
い。但し、Ａｌ原子の拡散による素子特性の低下を防ぐ
ため、半導体層を構成している元素（本実施例ではＳ
ｉ）を含有していることが望ましい。また、耐熱性や耐
エレクトロ、ストレスマイグレーション性を高めるため
の元素（本実施例ではＮｄ）を含有していても良い。し
たがって、本発明の第３のＴＦＴのソース電極およびド
レイン電極に用いられるＡｌ系材料としては、Ａｌを母
材とした２元系以上のＡｌ合金材料が望ましい。
【００４７】［実施例４］次に、本発明のＴＦＴの第４
の実施例を図１３から図１６を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＡｌ−Ｎｄ
−Ｓｉ合金層２を８０ｎｍ成膜し、引き続きその上にＭ
ｏ層１２を２０ｎｍ成膜した後、Ｍｏ層１２上にドレイ
ン電極及び画素電極パターンに相当するレジストパター
ン３を形成する（図１３）。次に、レジストパターン３
をマスクに用いてリン酸硝酸系溶液によりＭｏ層１２及
びＡｌ−Ｎｄ−Ｓｉ合金層２を一括ウェットエッチング
してドレイン電極１８及び画素電極１９を形成した後、
レジストパターン３を剥離する（図１４）。このドレイ
ン電極１８及び画素電極１９のパターニングは、Ｃｌ 2
系ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。そして、ＰＣＶＤによりＰＨ3ガ
ス及び微量のＳｉＨ4ガスをプラズマ分解してドレイン
電極１８及び画素電極１９上のみにＰ原子リッチなｎ型
ａ−Ｓｉ層６を選択的に形成する。この際、ＰＨ3プラ
ズマドーピングによってもｎ型ａ−Ｓｉ層６の選択形成
は可能である。次に、連続してＳｉＨ4ガス及びＨ2ガス
をプラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層
７を５０ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガ
ス、Ｎ 2ガスをプラズマ分解してａ−Ｓｉ膜７上にＳｉ
Ｎ層８を３００ｎｍ成膜する。その後、スパッタリング
によりＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１０
０ｎｍ成膜した後、その上にゲート電極パターンに相当
するレジストパターン１０を形成する（図１５）。そし
て、レジストパターン１０をマスクに用いてリン酸硝酸
系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層９をウェットエッ
チングしてゲート電極１１を形成した後、レジストパタ
ーン１０を残したままＳｉＮ層８、ｉ型ａ−Ｓｉ層７、
ｎ型ａ−Ｓｉ層６、Ｍｏ層１２をＣＦ4ガス及びＯ2ガス
を用いてドライエッチングし、アイランドを形成すると
同時にドレイン電極１８及び画素電極１９に用いたＡｌ
−Ｎｄ−Ｓｉ合金層表面を露出させる。Ｍｏ層は、Ｆ系
ガスによりドライエッチングできるため、結果的にＡｌ
−Ｎｄ−Ｓｉ合金層を露出させることができる。なお、
ゲート電極１１のパターニングは、Ｃｌ2系ガスを用い
たドライエッチングで行っても良い。この後、レジスト
パターン１０を剥離して本発明の第４のＴＦＴを得るこ
とができる（図１６）。
の実施例を図１３から図１６を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＡｌ−Ｎｄ
−Ｓｉ合金層２を８０ｎｍ成膜し、引き続きその上にＭ
ｏ層１２を２０ｎｍ成膜した後、Ｍｏ層１２上にドレイ
ン電極及び画素電極パターンに相当するレジストパター
ン３を形成する（図１３）。次に、レジストパターン３
をマスクに用いてリン酸硝酸系溶液によりＭｏ層１２及
びＡｌ−Ｎｄ−Ｓｉ合金層２を一括ウェットエッチング
してドレイン電極１８及び画素電極１９を形成した後、
レジストパターン３を剥離する（図１４）。このドレイ
ン電極１８及び画素電極１９のパターニングは、Ｃｌ 2
系ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。そして、ＰＣＶＤによりＰＨ3ガ
ス及び微量のＳｉＨ4ガスをプラズマ分解してドレイン
電極１８及び画素電極１９上のみにＰ原子リッチなｎ型
ａ−Ｓｉ層６を選択的に形成する。この際、ＰＨ3プラ
ズマドーピングによってもｎ型ａ−Ｓｉ層６の選択形成
は可能である。次に、連続してＳｉＨ4ガス及びＨ2ガス
をプラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層
７を５０ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガ
ス、Ｎ 2ガスをプラズマ分解してａ−Ｓｉ膜７上にＳｉ
Ｎ層８を３００ｎｍ成膜する。その後、スパッタリング
によりＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１０
０ｎｍ成膜した後、その上にゲート電極パターンに相当
するレジストパターン１０を形成する（図１５）。そし
て、レジストパターン１０をマスクに用いてリン酸硝酸
系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層９をウェットエッ
チングしてゲート電極１１を形成した後、レジストパタ
ーン１０を残したままＳｉＮ層８、ｉ型ａ−Ｓｉ層７、
ｎ型ａ−Ｓｉ層６、Ｍｏ層１２をＣＦ4ガス及びＯ2ガス
を用いてドライエッチングし、アイランドを形成すると
同時にドレイン電極１８及び画素電極１９に用いたＡｌ
−Ｎｄ−Ｓｉ合金層表面を露出させる。Ｍｏ層は、Ｆ系
ガスによりドライエッチングできるため、結果的にＡｌ
−Ｎｄ−Ｓｉ合金層を露出させることができる。なお、
ゲート電極１１のパターニングは、Ｃｌ2系ガスを用い
たドライエッチングで行っても良い。この後、レジスト
パターン１０を剥離して本発明の第４のＴＦＴを得るこ
とができる（図１６）。
【００４８】本発明の第４のＴＦＴでは、不純物半導体
層及びＡｌ系材料とオーミックコンタクト可能で且つＡ
ｌ系材料とのエッチング選択比が高い材料をコンタクト
用電極材料としてＡｌ系材料層上に設け、後工程でゲー
ト電極下部以外のコンタクト用電極層だけを除去し、下
層の反射用電極層を露出させることによって、本発明の
第２のＴＦＴと同様の効果を得ることができる。
層及びＡｌ系材料とオーミックコンタクト可能で且つＡ
ｌ系材料とのエッチング選択比が高い材料をコンタクト
用電極材料としてＡｌ系材料層上に設け、後工程でゲー
ト電極下部以外のコンタクト用電極層だけを除去し、下
層の反射用電極層を露出させることによって、本発明の
第２のＴＦＴと同様の効果を得ることができる。
【００４９】なお、本実施例では、コンタクト用電極材
料としてＦ系ガスによりドライエッチング可能なＭｏを
用いたが、不純物半導体層及びＡｌ系材料とオーミック
コンタクト可能で且つＡｌ系材料とのエッチング選択比
が高い材料であれば他の導電材料でも良い。但し、製造
工程上の利点から、ウェットエッチングあるいはドライ
エッチングのどちらか一方に対してはエッチング選択比
が高く、どちらか一方に対してはエッチング選択比の低
い材料をコンタクト用電極材料として用いた方が望まし
い。また、本実施例では、反射用電極材料としてＡｌ−
Ｎｄ−Ｓｉ合金を用いたが、別にその他のＡｌ系材料で
もかまわない。但し、Ａｌ原子の拡散による素子特性の
低下を防ぐため、半導体層を構成している元素（本実施
例ではＳｉ）を含有していることが望ましい。また、耐
熱性や耐エレクトロ、ストレスマイグレーション性を高
めるための元素（本実施例ではＮｄ）を含有していても
良い。したがって、本発明の第４のＴＦＴのソース電極
およびドレイン電極に用いられるＡｌ系材料としては、
Ａｌを母材とした２元系以上のＡｌ合金材料が望まし
い。
料としてＦ系ガスによりドライエッチング可能なＭｏを
用いたが、不純物半導体層及びＡｌ系材料とオーミック
コンタクト可能で且つＡｌ系材料とのエッチング選択比
が高い材料であれば他の導電材料でも良い。但し、製造
工程上の利点から、ウェットエッチングあるいはドライ
エッチングのどちらか一方に対してはエッチング選択比
が高く、どちらか一方に対してはエッチング選択比の低
い材料をコンタクト用電極材料として用いた方が望まし
い。また、本実施例では、反射用電極材料としてＡｌ−
Ｎｄ−Ｓｉ合金を用いたが、別にその他のＡｌ系材料で
もかまわない。但し、Ａｌ原子の拡散による素子特性の
低下を防ぐため、半導体層を構成している元素（本実施
例ではＳｉ）を含有していることが望ましい。また、耐
熱性や耐エレクトロ、ストレスマイグレーション性を高
めるための元素（本実施例ではＮｄ）を含有していても
良い。したがって、本発明の第４のＴＦＴのソース電極
およびドレイン電極に用いられるＡｌ系材料としては、
Ａｌを母材とした２元系以上のＡｌ合金材料が望まし
い。
【００５０】［実施例５］次に、本発明の第５のＴＦＴ
に関わる実施例を図１７から図２０を用いて説明する。
はじめに、スパッタリングにより１５０℃以上の基板温
度でガラス基板１上にＡｌ−Ｓｉ合金層２０を２００ｎ
ｍ成膜する。Ａｌ−Ｓｉ合金は、１５０℃以上の基板温
度でスパッタリングするとＡｌ結晶粒の成長促進に伴い
表面に凹凸形状が形成され、白濁する。すなわち、光の
反射性と散乱性の双方の性質を持つことができる。この
白濁の度合いは、用いるＡｌ系材料によっても異なる
が、基板温度が高いほど、また膜厚が厚いほど結晶粒が
成長しやすいため反射用電極特性としては望ましい。但
し、膜厚を厚くすることでＰＣＶＤ膜のカバレッジ特性
が低下することに留意する必要がある。
に関わる実施例を図１７から図２０を用いて説明する。
はじめに、スパッタリングにより１５０℃以上の基板温
度でガラス基板１上にＡｌ−Ｓｉ合金層２０を２００ｎ
ｍ成膜する。Ａｌ−Ｓｉ合金は、１５０℃以上の基板温
度でスパッタリングするとＡｌ結晶粒の成長促進に伴い
表面に凹凸形状が形成され、白濁する。すなわち、光の
反射性と散乱性の双方の性質を持つことができる。この
白濁の度合いは、用いるＡｌ系材料によっても異なる
が、基板温度が高いほど、また膜厚が厚いほど結晶粒が
成長しやすいため反射用電極特性としては望ましい。但
し、膜厚を厚くすることでＰＣＶＤ膜のカバレッジ特性
が低下することに留意する必要がある。
【００５１】そして、Ａｌ−Ｓｉ合金層２０上にドレイ
ン電極及び画素電極パターンに相当するレジストパター
ン３を形成する（図１７）。次に、レジストパターン３
をマスクに用いてリン酸硝酸系溶液によりＡｌ−Ｓｉ合
金層２０をウェットエッチングして凹凸形状を有したド
レイン電極２１及び画素電極２２を形成した後、レジス
トパターン３を剥離する（図１８）。この際、ドレイン
電極２１及び画素電極２２のパターニングは、Ｃｌ2系
ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。
ン電極及び画素電極パターンに相当するレジストパター
ン３を形成する（図１７）。次に、レジストパターン３
をマスクに用いてリン酸硝酸系溶液によりＡｌ−Ｓｉ合
金層２０をウェットエッチングして凹凸形状を有したド
レイン電極２１及び画素電極２２を形成した後、レジス
トパターン３を剥離する（図１８）。この際、ドレイン
電極２１及び画素電極２２のパターニングは、Ｃｌ2系
ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。
【００５２】そして、ＰＣＶＤにより、真空中で不活性
ガスを用いた逆スパッタリングあるいはハロゲン系ガス
を用いた化学エッチングによりドレイン電極２１及び画
素電極２２上に形成されているＡｌ表面酸化膜を除去し
た後、速やかにＰＨ3ガス及び微量のＳｉＨ4ガスをプラ
ズマ分解してドレイン電極２１及び画素電極２２上のみ
にＰ原子リッチなｎ型ａ−Ｓｉ層６を選択的に形成す
る。この際、ＰＨ3プラズマドーピングによってもｎ型
ａ−Ｓｉ層６の選択形成は可能である。次に、連続して
ＳｉＨ4ガス及びＨ2ガスをプラズマ分解してガラス基板
１全面にｉ型ａ−Ｓｉ層７を５０ｎｍ成膜し、引き続き
ＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガスをプラズマ分解して
ａ−Ｓｉ層７上にＳｉＮ層８を３００ｎｍ成膜する。そ
の後、スパッタリングによりＳｉＮ層８上にＡｌ−Ｎｄ
−Ｓｉ合金層９を１００ｎｍ成膜した後、その上にゲー
ト電極パターンに相当するレジストパターン１０を形成
する（図１９）。そして、レジストパターン１０をマス
クに用いいてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ
合金層９をウェットエッチングしてゲート電極１１を形
成した後、レジストパターン１０を残したままＳｉＮ層
８、ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス
及びＯ2ガスを用いてドライエッチングし、アイランド
を形成すると同時にドレイン電極２１及び画素電極２２
表面を露出させる。なお、ゲート電極１１のパターニン
グは、Ｃｌ2系ガスを用いたドライエッチングで行って
も良い。この後、レジストパターン１０を剥離して本発
明の第５のＴＦＴを得ることができる（図２０）。
ガスを用いた逆スパッタリングあるいはハロゲン系ガス
を用いた化学エッチングによりドレイン電極２１及び画
素電極２２上に形成されているＡｌ表面酸化膜を除去し
た後、速やかにＰＨ3ガス及び微量のＳｉＨ4ガスをプラ
ズマ分解してドレイン電極２１及び画素電極２２上のみ
にＰ原子リッチなｎ型ａ−Ｓｉ層６を選択的に形成す
る。この際、ＰＨ3プラズマドーピングによってもｎ型
ａ−Ｓｉ層６の選択形成は可能である。次に、連続して
ＳｉＨ4ガス及びＨ2ガスをプラズマ分解してガラス基板
１全面にｉ型ａ−Ｓｉ層７を５０ｎｍ成膜し、引き続き
ＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガスをプラズマ分解して
ａ−Ｓｉ層７上にＳｉＮ層８を３００ｎｍ成膜する。そ
の後、スパッタリングによりＳｉＮ層８上にＡｌ−Ｎｄ
−Ｓｉ合金層９を１００ｎｍ成膜した後、その上にゲー
ト電極パターンに相当するレジストパターン１０を形成
する（図１９）。そして、レジストパターン１０をマス
クに用いいてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ
合金層９をウェットエッチングしてゲート電極１１を形
成した後、レジストパターン１０を残したままＳｉＮ層
８、ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス
及びＯ2ガスを用いてドライエッチングし、アイランド
を形成すると同時にドレイン電極２１及び画素電極２２
表面を露出させる。なお、ゲート電極１１のパターニン
グは、Ｃｌ2系ガスを用いたドライエッチングで行って
も良い。この後、レジストパターン１０を剥離して本発
明の第５のＴＦＴを得ることができる（図２０）。
【００５３】本発明の第５のＴＦＴでは、ソース電極お
よびドレイン電極に白濁した、すなわち凹凸形状を有し
たＡｌ系材料を用いることによって、本発明の第１のＴ
ＦＴの効果に、さらに光散乱性を付帯させた効果を持た
せることができる。その結果、光散乱性部分を別途形成
する必要がなく、製造コストを一層削減することができ
る。さらに、画素電極表面で光の反射・散乱が可能なた
め、表示の白浮き（コントラストの低下）や二重写り等
を防止でき、より表示特性を向上させることができる。
よびドレイン電極に白濁した、すなわち凹凸形状を有し
たＡｌ系材料を用いることによって、本発明の第１のＴ
ＦＴの効果に、さらに光散乱性を付帯させた効果を持た
せることができる。その結果、光散乱性部分を別途形成
する必要がなく、製造コストを一層削減することができ
る。さらに、画素電極表面で光の反射・散乱が可能なた
め、表示の白浮き（コントラストの低下）や二重写り等
を防止でき、より表示特性を向上させることができる。
【００５４】なお、本実施例では、ソース電極およびド
レイン電極に用いるＡｌ系材料として白濁しやすいＡｌ
−Ｓｉ合金を用いたが、成膜時に白濁するような材料で
あればその他のＡｌ系材料でもかまわない。但し、Ａｌ
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素（本実施例ではＳｉ）を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していても良い。したがって、本発明
の第５のＴＦＴのソース電極およびドレイン電極に用い
られるＡｌ系材料としては、Ａｌを母材とした２元系以
上のＡｌ合金材料が望ましい。
レイン電極に用いるＡｌ系材料として白濁しやすいＡｌ
−Ｓｉ合金を用いたが、成膜時に白濁するような材料で
あればその他のＡｌ系材料でもかまわない。但し、Ａｌ
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素（本実施例ではＳｉ）を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していても良い。したがって、本発明
の第５のＴＦＴのソース電極およびドレイン電極に用い
られるＡｌ系材料としては、Ａｌを母材とした２元系以
上のＡｌ合金材料が望ましい。
【００５５】［実施例６］次に、本発明のＴＦＴの第６
の実施例を図２１から図２４を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＡｌ−Ｎｄ
−Ｓｉ合金層２を２００ｎｍ成膜した後、その上にドレ
イン電極及び画素電極パターンに相当するレジストパタ
ーン３を形成する（図２１）。
の実施例を図２１から図２４を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＡｌ−Ｎｄ
−Ｓｉ合金層２を２００ｎｍ成膜した後、その上にドレ
イン電極及び画素電極パターンに相当するレジストパタ
ーン３を形成する（図２１）。
【００５６】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２を
ウェットエッチングしてドレイン電極２０及び画素電極
２１を形成した後、レジストパターン３を剥離する（図
２２）。この際、ドレイン電極２３及び画素電極２４の
パターニングは、Ｃｌ2系ガスを用いたドライエッチン
グでも可能である。しかし、テーパー形状が得られると
言う点でウェットエッチングの方が好ましい。
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２を
ウェットエッチングしてドレイン電極２０及び画素電極
２１を形成した後、レジストパターン３を剥離する（図
２２）。この際、ドレイン電極２３及び画素電極２４の
パターニングは、Ｃｌ2系ガスを用いたドライエッチン
グでも可能である。しかし、テーパー形状が得られると
言う点でウェットエッチングの方が好ましい。
【００５７】そして、ＰＣＶＤにより、真空中で不活性
ガスを用いた逆スパッタリングあるいはハロゲン系ガス
を用いた化学エッチングによりドレイン電極２３及び画
素電極２４上に形成されているＡｌ表面酸化膜を除去し
た後、速やかにＰＨ3ガス及び微量のＳｉＨ4ガスをプラ
ズマ分解してドレイン電極２３及び画素電極２４上のみ
にＰ原子リッチなｎ型ａ−Ｓｉ層６を選択的に形成す
る。この際、ＰＨ3プラズマドーピングによってもｎ型
ａ−Ｓｉ層６の選択形成は可能である。次に、連続して
ＳｉＨ4ガス及びＨ2ガスをプラズマ分解してガラス基板
１全面にｉ型ａ−Ｓｉ層７を５０ｎｍ成膜し、引き続き
ＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガスをプラズマ分解して
ａ−Ｓｉ膜７上にＳｉＮ層８を３００ｎｍ成膜する。
ガスを用いた逆スパッタリングあるいはハロゲン系ガス
を用いた化学エッチングによりドレイン電極２３及び画
素電極２４上に形成されているＡｌ表面酸化膜を除去し
た後、速やかにＰＨ3ガス及び微量のＳｉＨ4ガスをプラ
ズマ分解してドレイン電極２３及び画素電極２４上のみ
にＰ原子リッチなｎ型ａ−Ｓｉ層６を選択的に形成す
る。この際、ＰＨ3プラズマドーピングによってもｎ型
ａ−Ｓｉ層６の選択形成は可能である。次に、連続して
ＳｉＨ4ガス及びＨ2ガスをプラズマ分解してガラス基板
１全面にｉ型ａ−Ｓｉ層７を５０ｎｍ成膜し、引き続き
ＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガスをプラズマ分解して
ａ−Ｓｉ膜７上にＳｉＮ層８を３００ｎｍ成膜する。
【００５８】その後、スパッタリングによりＳｉＮ層８
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図２３）。そして、レジストパ
ターン１０をマスクに用いてリン酸硝酸系溶液によりＡ
ｌ−Ｎｄ−Ｓｉ合金層９をウェットエッチングしてゲー
ト電極１１を形成した後、レジストパターン１０を残し
たままＳｉＮ層８、ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層
６をＣＦ4ガス及びＯ2ガスを用いてドライエッチング
し、アイランドを形成すると同時にドレイン電極２３及
び画素電極２４表面を露出させる。その後、エッチング
ガスをＣｌ2ガス及びＨ2ガスに切り替え、露出したＡｌ
−Ｎｄ−Ｓｉ合金層表面のみを不均一にエッチングし、
凹凸形状を形成する。
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図２３）。そして、レジストパ
ターン１０をマスクに用いてリン酸硝酸系溶液によりＡ
ｌ−Ｎｄ−Ｓｉ合金層９をウェットエッチングしてゲー
ト電極１１を形成した後、レジストパターン１０を残し
たままＳｉＮ層８、ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層
６をＣＦ4ガス及びＯ2ガスを用いてドライエッチング
し、アイランドを形成すると同時にドレイン電極２３及
び画素電極２４表面を露出させる。その後、エッチング
ガスをＣｌ2ガス及びＨ2ガスに切り替え、露出したＡｌ
−Ｎｄ−Ｓｉ合金層表面のみを不均一にエッチングし、
凹凸形状を形成する。
【００５９】この際、エッチングの不均一性を顕著にす
るため、例えば、高エネルギーイオンがＡｌ−Ｎｄ−Ｓ
ｉ合金層表面に衝突するような条件の方が好ましい。ま
た、別のエッチングガスを用いて不均一性を高めても良
い。
るため、例えば、高エネルギーイオンがＡｌ−Ｎｄ−Ｓ
ｉ合金層表面に衝突するような条件の方が好ましい。ま
た、別のエッチングガスを用いて不均一性を高めても良
い。
【００６０】なお、ゲート電極１１のパターニングは、
Ｃｌ2系ガスを用いたドライエッチングで行っても良
い。この後、レジストパターン１０を剥離して本発明の
第６のＴＦＴを得ることができる（図２４）。
Ｃｌ2系ガスを用いたドライエッチングで行っても良
い。この後、レジストパターン１０を剥離して本発明の
第６のＴＦＴを得ることができる（図２４）。
【００６１】本発明の第６のＴＦＴでは、アイランド形
成時に連続してソース電極およびドレイン電極表面を白
濁させることによって、本発明の第５のＴＦＴで懸念さ
れたカバレッジの問題を解決し、さらに、本発明の第５
のＴＦＴと同様の効果を得ることができる。
成時に連続してソース電極およびドレイン電極表面を白
濁させることによって、本発明の第５のＴＦＴで懸念さ
れたカバレッジの問題を解決し、さらに、本発明の第５
のＴＦＴと同様の効果を得ることができる。
【００６２】なお、本実施例では、ソース電極およびド
レイン電極に用いるＡｌ系材料としてＡｌ−Ｎｄ−Ｓｉ
合金を用いたが、後工程でその表面を白濁させることが
できるような材料であれば別にその他のＡｌ系材料でも
かまわない。但し、Ａｌ原子の拡散による素子特性の低
下を防ぐため、半導体層を構成している元素（本実施例
ではＳｉ）を含有していることが望ましい。
レイン電極に用いるＡｌ系材料としてＡｌ−Ｎｄ−Ｓｉ
合金を用いたが、後工程でその表面を白濁させることが
できるような材料であれば別にその他のＡｌ系材料でも
かまわない。但し、Ａｌ原子の拡散による素子特性の低
下を防ぐため、半導体層を構成している元素（本実施例
ではＳｉ）を含有していることが望ましい。
【００６３】また、母材のＡｌ原子とはそのエッチング
速度が大きく異なる元素を含有したＡｌ合金材料を用い
ても良い。この場合、添加元素のエッチング速度はＡｌ
よりも著しく遅いかあるいはされないことが望ましい。
エッチングされる部分とされない部分との不均一性が増
加し、より荒れた表面形状を形成することができるから
である。
速度が大きく異なる元素を含有したＡｌ合金材料を用い
ても良い。この場合、添加元素のエッチング速度はＡｌ
よりも著しく遅いかあるいはされないことが望ましい。
エッチングされる部分とされない部分との不均一性が増
加し、より荒れた表面形状を形成することができるから
である。
【００６４】さらに、後工程でその表面を白濁させるこ
とができれば、耐熱性や耐エレクトロ、ストレスマイグ
レーション性を高めるための元素（本実施例ではＮｄ）
を含有していても良い。したがって、本発明の第６のＴ
ＦＴのソース電極およびドレイン電極に用いられるＡｌ
系材料としては、Ａｌを母材とした２元系以上のＡｌ合
金材料が望ましい。
とができれば、耐熱性や耐エレクトロ、ストレスマイグ
レーション性を高めるための元素（本実施例ではＮｄ）
を含有していても良い。したがって、本発明の第６のＴ
ＦＴのソース電極およびドレイン電極に用いられるＡｌ
系材料としては、Ａｌを母材とした２元系以上のＡｌ合
金材料が望ましい。
【００６５】［実施例７］次に、本発明のＴＦＴの第７
の実施例を図２５から図２８を用いて説明する。はじめ
に、スパッタリングによりＭｏ層１２を２０ｎｍ成膜
し、引き続きその上に１５０℃以上の基板温度で白濁し
たＡｌ−Ｓｉ合金層２０を１８０ｎｍ成膜した後、Ａｌ
−Ｓｉ合金層２０上にドレイン電極及び画素電極パター
ンに相当するレジストパターン膜３を形成する（図２
５）。
の実施例を図２５から図２８を用いて説明する。はじめ
に、スパッタリングによりＭｏ層１２を２０ｎｍ成膜
し、引き続きその上に１５０℃以上の基板温度で白濁し
たＡｌ−Ｓｉ合金層２０を１８０ｎｍ成膜した後、Ａｌ
−Ｓｉ合金層２０上にドレイン電極及び画素電極パター
ンに相当するレジストパターン膜３を形成する（図２
５）。
【００６６】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＡｌ−Ｓｉ合金層２０及びＭ
ｏ層１２を一括ウェットエッチングして凹凸形状を有し
たドレイン電極２５及び画素電極２６を形成した後、レ
ジストパターン３を剥離する（図２６）。この際、ドレ
イン電極２５及び画素電極２６のパターニングは、Ｃｌ
2系ガスを用いたドライエッチングでも可能である。し
かし、テーパー形状が得られると言う点でウェットエッ
チングの方が好ましい。
てリン酸硝酸系溶液によりＡｌ−Ｓｉ合金層２０及びＭ
ｏ層１２を一括ウェットエッチングして凹凸形状を有し
たドレイン電極２５及び画素電極２６を形成した後、レ
ジストパターン３を剥離する（図２６）。この際、ドレ
イン電極２５及び画素電極２６のパターニングは、Ｃｌ
2系ガスを用いたドライエッチングでも可能である。し
かし、テーパー形状が得られると言う点でウェットエッ
チングの方が好ましい。
【００６７】そして、ＰＣＶＤによりＰＨ3ガス及び微
量のＳｉＨ4ガスをプラズマ分解してドレイン電極２５
及び画素電極２６上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
量のＳｉＨ4ガスをプラズマ分解してドレイン電極２５
及び画素電極２６上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
【００６８】次に、連続してＳｉＨ4ガス及びＨ2ガスを
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、
Ｎ2ガスをプラズマ分解してａ−Ｓｉ膜７上にＳｉＮ層
８を３００ｎｍ成膜する。その後、スパッタリングによ
りＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎ
ｍ成膜した後、その上にゲート電極パターンに相当する
レジストパターン１０を形成する（図２７）。
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、
Ｎ2ガスをプラズマ分解してａ−Ｓｉ膜７上にＳｉＮ層
８を３００ｎｍ成膜する。その後、スパッタリングによ
りＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎ
ｍ成膜した後、その上にゲート電極パターンに相当する
レジストパターン１０を形成する（図２７）。
【００６９】そして、レジストパターン１０をマスクに
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極２５及び画素電極２６表面を露
出させる。なお、ゲート電極１１のパターニングは、Ｃ
ｌ2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン１０を剥離して本発明の第７
のＴＦＴを得ることができる（図２８）。
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極２５及び画素電極２６表面を露
出させる。なお、ゲート電極１１のパターニングは、Ｃ
ｌ2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン１０を剥離して本発明の第７
のＴＦＴを得ることができる（図２８）。
【００７０】本発明の第７のＴＦＴでは、光の反射・散
乱性に加え、実用面でも本発明の第５のＴＦＴよりも改
善されている。
乱性に加え、実用面でも本発明の第５のＴＦＴよりも改
善されている。
【００７１】なお、本実施例では、コンタクト用電極材
料としてＭｏを用いたが、不純物半導体層及びＡｌ系材
料とオーミックコンタクト可能な材料であればその他の
導電材料でもよい。但し、製造工程上の利点から、Ａｌ
系材料と同じ条件でエッチングできる材料をコンタクト
用電極材料として用いることが望ましい。
料としてＭｏを用いたが、不純物半導体層及びＡｌ系材
料とオーミックコンタクト可能な材料であればその他の
導電材料でもよい。但し、製造工程上の利点から、Ａｌ
系材料と同じ条件でエッチングできる材料をコンタクト
用電極材料として用いることが望ましい。
【００７２】また、本実施例では、ソース電極およびド
レイン電極に用いるＡｌ系材料として白濁しやすいＡｌ
−Ｓｉ合金を用いたが、成膜時に白濁するような材料で
あればその他のＡｌ系材料でもかまわない。但し、Ａｌ
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素（本実施例ではＳｉ）を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していてもかまわない。したがって、
本発明の第７のＴＦＴのソース電極およびドレイン電極
に用いられるＡｌ系材料としては、Ａｌを母材とした２
元系以上のＡｌ合金材料が望ましい。
レイン電極に用いるＡｌ系材料として白濁しやすいＡｌ
−Ｓｉ合金を用いたが、成膜時に白濁するような材料で
あればその他のＡｌ系材料でもかまわない。但し、Ａｌ
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素（本実施例ではＳｉ）を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していてもかまわない。したがって、
本発明の第７のＴＦＴのソース電極およびドレイン電極
に用いられるＡｌ系材料としては、Ａｌを母材とした２
元系以上のＡｌ合金材料が望ましい。
【００７３】［実施例８］次に、本発明のＴＦＴの第８
の実施例を図２９から図３２を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＭｏ層１２
を２０ｎｍ成膜し、引き続きその上にＡｌ−Ｎｄ−Ｓｉ
合金層２を１８０ｎｍ成膜した後、Ａｌ−Ｎｄ−Ｓｉ合
金層２上にドレイン電極及び画素電極パターンに相当す
るレジストパターン３を形成する（図２９）。
の実施例を図２９から図３２を用いて説明する。はじめ
に、スパッタリングによりガラス基板１上にＭｏ層１２
を２０ｎｍ成膜し、引き続きその上にＡｌ−Ｎｄ−Ｓｉ
合金層２を１８０ｎｍ成膜した後、Ａｌ−Ｎｄ−Ｓｉ合
金層２上にドレイン電極及び画素電極パターンに相当す
るレジストパターン３を形成する（図２９）。
【００７４】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２及
びＭｏ層１２を一括ウェットエッチングしてドレイン電
極２７及び画素電極２８を形成した後、レジストパター
ン３を剥離する（図３０）。このドレイン電極２７及び
画素電極２８のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングでも可能である。
てリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層２及
びＭｏ層１２を一括ウェットエッチングしてドレイン電
極２７及び画素電極２８を形成した後、レジストパター
ン３を剥離する（図３０）。このドレイン電極２７及び
画素電極２８のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングでも可能である。
【００７５】しかし、テーパー形状が得られると言う点
でウェットエッチングの方が好ましい。そして、ＰＣＶ
ＤによりＰＨ3ガス及び微量のＳｉＨ4ガスをプラズマ分
解して、ドレイン電極２７及び画素電極２８上のみにＰ
原子リッチなｎ型ａ−Ｓｉ層６を選択的に形成する。こ
の際、ＰＨ3プラズマドーピングによってもｎ型ａ−Ｓ
ｉ層６の選択形成は可能である。
でウェットエッチングの方が好ましい。そして、ＰＣＶ
ＤによりＰＨ3ガス及び微量のＳｉＨ4ガスをプラズマ分
解して、ドレイン電極２７及び画素電極２８上のみにＰ
原子リッチなｎ型ａ−Ｓｉ層６を選択的に形成する。こ
の際、ＰＨ3プラズマドーピングによってもｎ型ａ−Ｓ
ｉ層６の選択形成は可能である。
【００７６】次に、連続してＳｉＨ4ガス及びＨ2ガスを
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、
Ｎ2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層
８を３００ｎｍ成膜する。その後、スパッタリングによ
りＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎ
ｍ成膜した後、その上にゲート電極パターンに相当する
レジストパターン１０を形成する（図３１）。
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、
Ｎ2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層
８を３００ｎｍ成膜する。その後、スパッタリングによ
りＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎ
ｍ成膜した後、その上にゲート電極パターンに相当する
レジストパターン１０を形成する（図３１）。
【００７７】そして、レジストパターン１０をマスクに
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極２７及び画素電極２８表面を露
出させる。
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極２７及び画素電極２８表面を露
出させる。
【００７８】その後、エッチングガスをＣｌ2ガス及び
Ｈ2ガスに切り替え、露出したＡｌ−Ｎｄ−Ｓｉ合金層
表面を不均一にエッチングし、凹凸形状を形成する。こ
の際、エッチングの不均一性を顕著にするため、例え
ば、高エネルギーイオンがＡｌ−Ｎｄ−Ｓｉ合金層表面
に衝突するような条件の方が好ましい。また、別のエッ
チングガスを用いて不均一性を高めても良い。なお、ゲ
ート電極１１のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングで行っても良い。
Ｈ2ガスに切り替え、露出したＡｌ−Ｎｄ−Ｓｉ合金層
表面を不均一にエッチングし、凹凸形状を形成する。こ
の際、エッチングの不均一性を顕著にするため、例え
ば、高エネルギーイオンがＡｌ−Ｎｄ−Ｓｉ合金層表面
に衝突するような条件の方が好ましい。また、別のエッ
チングガスを用いて不均一性を高めても良い。なお、ゲ
ート電極１１のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングで行っても良い。
【００７９】この後、レジストパターン１０を剥離して
本発明の第８のＴＦＴを得ることができる（図３２）。
本発明の第８のＴＦＴを得ることができる（図３２）。
【００８０】本発明の第８のＴＦＴでは、電気的接続も
確実で、また、散乱性も良いので、構造的には最も優れ
たＴＦＴであると言える。
確実で、また、散乱性も良いので、構造的には最も優れ
たＴＦＴであると言える。
【００８１】なお、本実施例では、コンタクト用電極材
料としてＭｏを用いたが、不純物半導体層及びＡｌ系材
料とオーミックコンタクト可能な材料であればその他の
導電材料でもよい。また、本実施例では、ソース電極お
よびドレイン電極に用いるＡｌ系材料としてＡｌ−Ｎｄ
−Ｓｉ合金を用いたが、後工程でその表面を白濁させる
ことができるような材料であれば別にその他のＡｌ系材
料でもかまわない。但し、Ａｌ原子の拡散による素子特
性の低下を防ぐため、半導体層を構成している元素（本
実施例ではＳｉ）を含有していることが望まし。
料としてＭｏを用いたが、不純物半導体層及びＡｌ系材
料とオーミックコンタクト可能な材料であればその他の
導電材料でもよい。また、本実施例では、ソース電極お
よびドレイン電極に用いるＡｌ系材料としてＡｌ−Ｎｄ
−Ｓｉ合金を用いたが、後工程でその表面を白濁させる
ことができるような材料であれば別にその他のＡｌ系材
料でもかまわない。但し、Ａｌ原子の拡散による素子特
性の低下を防ぐため、半導体層を構成している元素（本
実施例ではＳｉ）を含有していることが望まし。
【００８２】また、母材のＡｌ原子とはそのエッチング
速度が大きく異なる元素を含有したＡｌ合金材料を用い
ても良い。この場合、添加元素のエッチング速度はＡｌ
よりも著しく遅いかあるいはされないことが望ましい、
なぜならば、エッチングされる部分とされない部分との
不均一性が増加し、より荒れた表面形状を形成すること
ができるからである。さらに、後工程でその表面を白濁
させることができれば、耐熱性や耐エレクトロ、ストレ
スマイグレーション性を高めるための元素（本実施例で
はＮｄ）を含有していても良い。したがって、本発明の
第８のＴＦＴのソース電極およびドレイン電極に用いら
れるＡｌ系材料としては、Ａｌを母材とした２元系以上
のＡｌ合金材料が望ましい。
速度が大きく異なる元素を含有したＡｌ合金材料を用い
ても良い。この場合、添加元素のエッチング速度はＡｌ
よりも著しく遅いかあるいはされないことが望ましい、
なぜならば、エッチングされる部分とされない部分との
不均一性が増加し、より荒れた表面形状を形成すること
ができるからである。さらに、後工程でその表面を白濁
させることができれば、耐熱性や耐エレクトロ、ストレ
スマイグレーション性を高めるための元素（本実施例で
はＮｄ）を含有していても良い。したがって、本発明の
第８のＴＦＴのソース電極およびドレイン電極に用いら
れるＡｌ系材料としては、Ａｌを母材とした２元系以上
のＡｌ合金材料が望ましい。
【００８３】［実施例９］次に、本発明のＴＦＴの第９
の実施例を図３３から図３６を用いて説明する。はじめ
に、スパッタリングにより１５０℃以上の基板温度で白
濁したＡｌ−Ｓｉ合金層２０を１８０ｎｍ成膜し、引き
続きその上にＩＴＯ層２９を２０ｎｍ成膜した後、ＩＴ
Ｏ層２９上にドレイン電極及び画素電極パターンに相当
するレジストパターン３を形成する（図３３）。
の実施例を図３３から図３６を用いて説明する。はじめ
に、スパッタリングにより１５０℃以上の基板温度で白
濁したＡｌ−Ｓｉ合金層２０を１８０ｎｍ成膜し、引き
続きその上にＩＴＯ層２９を２０ｎｍ成膜した後、ＩＴ
Ｏ層２９上にドレイン電極及び画素電極パターンに相当
するレジストパターン３を形成する（図３３）。
【００８４】次に、レジストパターン３をマスクに用い
てＣｌ2ガス、ＣＦ4ガス、Ｈ2ガスによりＩＴＯ層２９
及びＡｌ−Ｓｉ合金層２０を一括ドライエッチングして
ドレイン電極３０及び画素電極３１を形成した後、レジ
ストパターン３を剥離する（図３４）。
てＣｌ2ガス、ＣＦ4ガス、Ｈ2ガスによりＩＴＯ層２９
及びＡｌ−Ｓｉ合金層２０を一括ドライエッチングして
ドレイン電極３０及び画素電極３１を形成した後、レジ
ストパターン３を剥離する（図３４）。
【００８５】そして、ＰＣＶＤによりＰＨ3ガス及び微
量のＳｉＨ4ガスをプラズマ分解してドレイン電極３０
及び画素電極３１上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
量のＳｉＨ4ガスをプラズマ分解してドレイン電極３０
及び画素電極３１上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。
【００８６】次に、連続してＳｉＨ4ガス及びＨ2ガスを
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜した後、引き続きＳｉＨ4ガス、ＮＨ3ガ
ス、Ｎ2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉ
Ｎ層８を３００ｎｍ成膜する。その後、スパッタリング
によりＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１０
０ｎｍ成膜した後、その上にゲート電極パターンに相当
するレジストパターン１０を形成する（図３５）。
プラズマ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７
を５０ｎｍ成膜した後、引き続きＳｉＨ4ガス、ＮＨ3ガ
ス、Ｎ2ガスをプラズマ分解してａ−Ｓｉ層７上にＳｉ
Ｎ層８を３００ｎｍ成膜する。その後、スパッタリング
によりＳｉＮ層８上にＡｌ−Ｎｄ−Ｓｉ合金層９を１０
０ｎｍ成膜した後、その上にゲート電極パターンに相当
するレジストパターン１０を形成する（図３５）。
【００８７】そして、レジストパターン１０をマスクに
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極３０及び画素電極３１表面を露
出させる。なお、ゲート電極１１のパターニングは、Ｃ
ｌ2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン１０を剥離して本発明の第９
のＴＦＴを得ることができる（図３６）。
用いてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６をＣＦ4ガス及びＯ2
ガスを用いてドライエッチングし、アイランドを形成す
ると同時にドレイン電極３０及び画素電極３１表面を露
出させる。なお、ゲート電極１１のパターニングは、Ｃ
ｌ2系ガスを用いたドライエッチングで行っても良い。
この後、レジストパターン１０を剥離して本発明の第９
のＴＦＴを得ることができる（図３６）。
【００８８】なお、本実施例では、透明導電材料として
ＩＴＯを用いたが、不純物半導体層及びＡｌ系材料とオ
ーミックコンタクト可能で且つ透明な材料であれば他の
透明導電材料でもよい。但し、製造工程上の利点から、
Ａｌ系材料と同じ条件でエッチングできる材料をコンタ
クト用電極材料として用いることが望ましい。また、本
実施例では、ソース電極およびドレイン電極に用いるＡ
ｌ系材料として白濁しやすいＡｌ−Ｓｉ合金を用いた
が、成膜時に白濁するような材料であればその他のＡｌ
系材料でもかまわない。但し、Ａｌ原子の拡散による素
子特性の低下を防ぐため、半導体層を構成している元素
（本実施例ではＳｉ）を含有していることが望ましい。
ＩＴＯを用いたが、不純物半導体層及びＡｌ系材料とオ
ーミックコンタクト可能で且つ透明な材料であれば他の
透明導電材料でもよい。但し、製造工程上の利点から、
Ａｌ系材料と同じ条件でエッチングできる材料をコンタ
クト用電極材料として用いることが望ましい。また、本
実施例では、ソース電極およびドレイン電極に用いるＡ
ｌ系材料として白濁しやすいＡｌ−Ｓｉ合金を用いた
が、成膜時に白濁するような材料であればその他のＡｌ
系材料でもかまわない。但し、Ａｌ原子の拡散による素
子特性の低下を防ぐため、半導体層を構成している元素
（本実施例ではＳｉ）を含有していることが望ましい。
【００８９】また、白濁性を有していれば耐熱性や耐エ
レクトロ、ストレスマイグレーション性を高めるための
元素を含有していてもかまわない。したがって、本発明
の第９のＴＦＴのソース電極およびドレイン電極に用い
られるＡｌ系材料としては、Ａｌを母材とした２元系以
上のＡｌ合金材料が望ましい。
レクトロ、ストレスマイグレーション性を高めるための
元素を含有していてもかまわない。したがって、本発明
の第９のＴＦＴのソース電極およびドレイン電極に用い
られるＡｌ系材料としては、Ａｌを母材とした２元系以
上のＡｌ合金材料が望ましい。
【００９０】［実施例１０］次に、本発明のＴＦＴの第
１０の実施例を図３７から図４０を用いて説明する。は
じめに、スパッタリングにより１５０℃以上の基板温度
でガラス基板１上に白濁したＡｌ−Ｓｉ合金層２０を１
８０ｎｍ成膜し、引き続きその上にＭｏ層３２を２０ｎ
ｍ成膜した後、Ｍｏ層３２上にドレイン電極及び画素電
極パターンに相当するレジストパターン３を形成する
（図３７）。
１０の実施例を図３７から図４０を用いて説明する。は
じめに、スパッタリングにより１５０℃以上の基板温度
でガラス基板１上に白濁したＡｌ−Ｓｉ合金層２０を１
８０ｎｍ成膜し、引き続きその上にＭｏ層３２を２０ｎ
ｍ成膜した後、Ｍｏ層３２上にドレイン電極及び画素電
極パターンに相当するレジストパターン３を形成する
（図３７）。
【００９１】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＭｏ層３２及びＡｌ−Ｓｉ合
金層２０をウェットエッチングして凹凸形状を有したド
レイン電極３３及び画素電極３４を形成した後、レジス
トパターン３を剥離する（図３８）。この際、ドレイン
電極３３及び画素電極３４のパターニングは、Ｃｌ2系
ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。
てリン酸硝酸系溶液によりＭｏ層３２及びＡｌ−Ｓｉ合
金層２０をウェットエッチングして凹凸形状を有したド
レイン電極３３及び画素電極３４を形成した後、レジス
トパターン３を剥離する（図３８）。この際、ドレイン
電極３３及び画素電極３４のパターニングは、Ｃｌ2系
ガスを用いたドライエッチングでも可能である。しか
し、テーパー形状が得られると言う点でウェットエッチ
ングの方が好ましい。
【００９２】そして、ＰＣＶＤによりＰＨ3ガス及び微
量のＳｉＨ4ガスをプラズマ分解してドレイン電極３３
及び画素電極３４上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。次に、連続してＳｉＨ4ガス及びＨ2ガスをプラズ
マ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７を５０
ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガ
スをプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層８を３
００ｎｍ成膜する。
量のＳｉＨ4ガスをプラズマ分解してドレイン電極３３
及び画素電極３４上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってもｎ型ａ−Ｓｉ層６の選択形成は可能で
ある。次に、連続してＳｉＨ4ガス及びＨ2ガスをプラズ
マ分解してガラス基板１全面にｉ型ａ−Ｓｉ層７を５０
ｎｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガ
スをプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層８を３
００ｎｍ成膜する。
【００９３】その後、スパッタリングによりＳｉＮ層８
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図３９）。
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図３９）。
【００９４】次に、レジストパターン１０をマスクに用
いいてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６、Ｍｏ層３２をＣＦ
4ガス及びＯ2ガスを用いてドライエッチングし、アイラ
ンドを形成すると同時にドレイン電極３３及び画素電極
３４に用いたＡｌ−Ｓｉ合金層表面を露出させる。な
お、ゲート電極１１のパターニングは、Ｃｌ2系ガスを
用いたドライエッチングで行っても良い。この後、レジ
ストパターン１０を剥離して本発明の第１０のＴＦＴを
得ることができる（図４０）。
いいてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金層
９をウェットエッチングしてゲート電極１１を形成した
後、レジストパターン１０を残したままＳｉＮ層８、ｉ
型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６、Ｍｏ層３２をＣＦ
4ガス及びＯ2ガスを用いてドライエッチングし、アイラ
ンドを形成すると同時にドレイン電極３３及び画素電極
３４に用いたＡｌ−Ｓｉ合金層表面を露出させる。な
お、ゲート電極１１のパターニングは、Ｃｌ2系ガスを
用いたドライエッチングで行っても良い。この後、レジ
ストパターン１０を剥離して本発明の第１０のＴＦＴを
得ることができる（図４０）。
【００９５】なお、本実施例では、コンタクト用電極材
料としてＦ系ガスによりドライエチング可能なＭｏを用
いたが、不純物半導体層及びＡｌ系材料とオーミックコ
ンタクト可能で且つＡｌ系材料とのエッチング選択比が
高い材料であればその他の導電材料でもかまわない。但
し、製造工程上の利点から、ウェットエッチングあるい
はドライエッチングのどちらか一方に対してはエッチン
グ選択比が高く、どちらか一方に対してはエッチング選
択比の低い材料をコンタクト用電極材料として用いた方
が望ましい。
料としてＦ系ガスによりドライエチング可能なＭｏを用
いたが、不純物半導体層及びＡｌ系材料とオーミックコ
ンタクト可能で且つＡｌ系材料とのエッチング選択比が
高い材料であればその他の導電材料でもかまわない。但
し、製造工程上の利点から、ウェットエッチングあるい
はドライエッチングのどちらか一方に対してはエッチン
グ選択比が高く、どちらか一方に対してはエッチング選
択比の低い材料をコンタクト用電極材料として用いた方
が望ましい。
【００９６】また、本実施例では、ソース電極およびド
レイン電極に用いるＡｌ系材料として白濁しやすいＡｌ
−Ｓｉ合金を用いたが、成膜時に白濁するような材料で
あればその他のＡｌ系材料でもかまわない。但し、Ａｌ
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素（本実施例ではＳｉ）を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していてもかまわない。したがって、
本発明の第１０のＴＦＴのソース電極およびドレイン電
極に用いられるＡｌ系材料としては、Ａｌを母材とした
２元系以上のＡｌ合金材料が望ましい。
レイン電極に用いるＡｌ系材料として白濁しやすいＡｌ
−Ｓｉ合金を用いたが、成膜時に白濁するような材料で
あればその他のＡｌ系材料でもかまわない。但し、Ａｌ
原子の拡散による素子特性の低下を防ぐため、半導体層
を構成している元素（本実施例ではＳｉ）を含有してい
ることが望ましい。また、白濁性を有していれば耐熱性
や耐エレクトロ、ストレスマイグレーション性を高める
ための元素を含有していてもかまわない。したがって、
本発明の第１０のＴＦＴのソース電極およびドレイン電
極に用いられるＡｌ系材料としては、Ａｌを母材とした
２元系以上のＡｌ合金材料が望ましい。
【００９７】［実施例１１］次に、本発明ＴＦＴの第１
１の実施例を図４１から図４４を用いて説明する。はじ
めに、スパッタリングによりガラス基板１上にＡｌ−Ｎ
ｄ−Ｓｉ合金層２を１８０ｎｍ成膜し、引き続きその上
にＭｏ層１２を２０ｎｍ成膜した後、Ｍｏ層１２上にド
レイン電極及び画素電極パターンに相当するレジストパ
ターン３を形成する（図４１）。
１の実施例を図４１から図４４を用いて説明する。はじ
めに、スパッタリングによりガラス基板１上にＡｌ−Ｎ
ｄ−Ｓｉ合金層２を１８０ｎｍ成膜し、引き続きその上
にＭｏ層１２を２０ｎｍ成膜した後、Ｍｏ層１２上にド
レイン電極及び画素電極パターンに相当するレジストパ
ターン３を形成する（図４１）。
【００９８】次に、レジストパターン３をマスクに用い
てリン酸硝酸系溶液によりＭｏ層１２及びＡｌ−Ｎｄ−
Ｓｉ合金層２を一括ウェットエッチングしてドレイン電
極３５及び画素電極３６を形成した後、レジストパター
ン３を剥離する（図４１）。このドレイン電極３５及び
画素電極３６のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングでも可能である。しかし、テーパー形
状が得られると言う点でウェットエッチングの方が好ま
しい。
てリン酸硝酸系溶液によりＭｏ層１２及びＡｌ−Ｎｄ−
Ｓｉ合金層２を一括ウェットエッチングしてドレイン電
極３５及び画素電極３６を形成した後、レジストパター
ン３を剥離する（図４１）。このドレイン電極３５及び
画素電極３６のパターニングは、Ｃｌ2系ガスを用いた
ドライエッチングでも可能である。しかし、テーパー形
状が得られると言う点でウェットエッチングの方が好ま
しい。
【００９９】そして、ＰＣＶＤによりＰＨ3ガス及び微
量のＳｉＨ4ガスをプラズマ分解してドレイン電極３５
及び画素電極３６上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってｎ型ａ−Ｓｉ層６の選択形成は可能であ
る。次に、連続してＳｉＨ4ガス及びＨ2ガスをプラズマ
分解してガラス基板１全面にｉ型ａ−Ｓｉ層７を５０ｎ
ｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガス
をプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層８を３０
０ｎｍ成膜する。
量のＳｉＨ4ガスをプラズマ分解してドレイン電極３５
及び画素電極３６上のみにＰ原子リッチなｎ型ａ−Ｓｉ
層６を選択的に形成する。この際、ＰＨ3プラズマドー
ピングによってｎ型ａ−Ｓｉ層６の選択形成は可能であ
る。次に、連続してＳｉＨ4ガス及びＨ2ガスをプラズマ
分解してガラス基板１全面にｉ型ａ−Ｓｉ層７を５０ｎ
ｍ成膜し、引き続きＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガス
をプラズマ分解してａ−Ｓｉ層７上にＳｉＮ層８を３０
０ｎｍ成膜する。
【０１００】その後、スパッタリングによりＳｉＮ層８
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図４３）。
上にＡｌ−Ｎｄ−Ｓｉ合金層９を１００ｎｍ成膜した
後、その上にゲート電極パターンに相当するレジストパ
ターン１０を形成する（図４３）。
【０１０１】そして、レジストパターン１０をマスクに
用いいてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金
層９をウェットエッチングしてゲート電極１１を形成し
た後、レジストパターン１０を残したままＳｉＮ層８、
ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６、Ｍｏ層１２をＣ
Ｆ4ガス及びＯ2ガスを用いてドライエッチングし、アイ
ランドを形成すると同時にドレイン電極３５及び画素電
極３６に用いたＡｌ−Ｎｄ−Ｓｉ合金層表面を露出させ
る。その後、エッチングガスをＣｌ2ガス及びＨ2ガスに
切り替え、露出したＡｌ−Ｎｄ−Ｓｉ合金層表面を不均
一にエッチングし、凹凸形状を形成する。この際、エッ
チングの不均一性を顕著にするため、例えば、高エネル
ギーイオンがＡｌ−Ｎｄ−Ｓｉ合金層表面に衝突するよ
うな条件の方が好ましい。また、別のエッチングガスを
用いて不均一性を高めても良い。その後、レジストパタ
ーン１０を剥離して本発明の第１１のＴＦＴを得ること
ができる（図４４）。
用いいてリン酸硝酸系溶液によりＡｌ−Ｎｄ−Ｓｉ合金
層９をウェットエッチングしてゲート電極１１を形成し
た後、レジストパターン１０を残したままＳｉＮ層８、
ｉ型ａ−Ｓｉ層７、ｎ型ａ−Ｓｉ層６、Ｍｏ層１２をＣ
Ｆ4ガス及びＯ2ガスを用いてドライエッチングし、アイ
ランドを形成すると同時にドレイン電極３５及び画素電
極３６に用いたＡｌ−Ｎｄ−Ｓｉ合金層表面を露出させ
る。その後、エッチングガスをＣｌ2ガス及びＨ2ガスに
切り替え、露出したＡｌ−Ｎｄ−Ｓｉ合金層表面を不均
一にエッチングし、凹凸形状を形成する。この際、エッ
チングの不均一性を顕著にするため、例えば、高エネル
ギーイオンがＡｌ−Ｎｄ−Ｓｉ合金層表面に衝突するよ
うな条件の方が好ましい。また、別のエッチングガスを
用いて不均一性を高めても良い。その後、レジストパタ
ーン１０を剥離して本発明の第１１のＴＦＴを得ること
ができる（図４４）。
【０１０２】［実施例１２］図４５〜４９はそれぞれ構
成の異なるＬＣＤであり、本発明の実施例１〜４のＴＦ
Ｔを用いた反射型ＬＣＤの例である。
成の異なるＬＣＤであり、本発明の実施例１〜４のＴＦ
Ｔを用いた反射型ＬＣＤの例である。
【０１０３】本発明の実施例１〜４のＴＦＴ３７を備え
たＴＦＴ基板３８とサンドブラスト等により片面あるい
は両面を粗面化したか、あるいは散乱シート等により片
面あるいは両面に光散乱部分を有した透明絶縁基板の片
面に透明導電層から成る共通電極３９を備えた対向基板
４０とを、それぞれＴＦＴアレイ側、共通電極側に配向
処理（配向膜の塗布とラビング）を施した後、お互いの
配向処理面が向かい合うように両基板をプラスチック粒
子等によるスペーサーを介して基板周辺部に塗ったエポ
キシ系接着剤により貼り合わせ、その間にＧ−Ｈ液晶４
１を注入し、紫外線硬化樹脂により封止する。
たＴＦＴ基板３８とサンドブラスト等により片面あるい
は両面を粗面化したか、あるいは散乱シート等により片
面あるいは両面に光散乱部分を有した透明絶縁基板の片
面に透明導電層から成る共通電極３９を備えた対向基板
４０とを、それぞれＴＦＴアレイ側、共通電極側に配向
処理（配向膜の塗布とラビング）を施した後、お互いの
配向処理面が向かい合うように両基板をプラスチック粒
子等によるスペーサーを介して基板周辺部に塗ったエポ
キシ系接着剤により貼り合わせ、その間にＧ−Ｈ液晶４
１を注入し、紫外線硬化樹脂により封止する。
【０１０４】この構造の反射型ＬＣＤでは、対向基板側
に光散乱部分を設けてあるため、まず入射光がそこで散
乱し、液晶層を通過した光がＴＦＴアレイ側に設けた画
素電極面で反射した後、さらに対向基板側で散乱し、出
射する。そして、その透過率は、基板間に設けた液晶層
により制御することができる。特に、Ｇ−Ｈ液晶では、
ホスト液晶、例えばＴＮ液晶にゲストとなる色素を混
ぜ、その色素による光の吸収状態をＴＮ液晶分子の粘性
を利用して制御することにより、光の入射・出射量を制
御できるため、偏向板を必要とせず、明るい表示を得る
ことができる。
に光散乱部分を設けてあるため、まず入射光がそこで散
乱し、液晶層を通過した光がＴＦＴアレイ側に設けた画
素電極面で反射した後、さらに対向基板側で散乱し、出
射する。そして、その透過率は、基板間に設けた液晶層
により制御することができる。特に、Ｇ−Ｈ液晶では、
ホスト液晶、例えばＴＮ液晶にゲストとなる色素を混
ぜ、その色素による光の吸収状態をＴＮ液晶分子の粘性
を利用して制御することにより、光の入射・出射量を制
御できるため、偏向板を必要とせず、明るい表示を得る
ことができる。
【０１０５】このような構造において、対向基板の外側
（大気側）にだけ粗面化構造を用いれば図４５に示すよ
うな反射型ＬＣＤを製造することができる。また、対向
基板の内側（液晶層側）にだけ粗面化構造を用いれば図
４６に示すような反射型ＬＣＤを製造することができ
る。また、図４７のように、対向基板の両側を粗面化し
ても良い。
（大気側）にだけ粗面化構造を用いれば図４５に示すよ
うな反射型ＬＣＤを製造することができる。また、対向
基板の内側（液晶層側）にだけ粗面化構造を用いれば図
４６に示すような反射型ＬＣＤを製造することができ
る。また、図４７のように、対向基板の両側を粗面化し
ても良い。
【０１０６】一方、対向基板側に光散乱部分を設けるの
ではなく、ＴＦＴアレイ上に凹凸形状を有した透明絶縁
層４３を設ければ図４８に示すような反射型ＬＣＤを製
造することができる。この場合、凹凸形状を有した透明
絶縁層４３は、感光性アクリル樹脂層をパターニングし
て形成しても良いし、ポリイミド層を形成し、その表面
に凹凸形状を転写しても良い。材料としては、液晶層と
の屈折率差が大きい材料の方が散乱性が増すため好まし
い。
ではなく、ＴＦＴアレイ上に凹凸形状を有した透明絶縁
層４３を設ければ図４８に示すような反射型ＬＣＤを製
造することができる。この場合、凹凸形状を有した透明
絶縁層４３は、感光性アクリル樹脂層をパターニングし
て形成しても良いし、ポリイミド層を形成し、その表面
に凹凸形状を転写しても良い。材料としては、液晶層と
の屈折率差が大きい材料の方が散乱性が増すため好まし
い。
【０１０７】また、ＴＦＴアレイ上に光散乱性粒子を含
有した透明絶縁層４４を設け、図４９に示すような反射
型ＬＣＤを製造することができる。この場合、光散乱性
粒子を含有した透明絶縁層４４は、ポリイミド樹脂にあ
らかじめ光散乱性粒子を含有させ、スピンコート等によ
り形成できる。光散乱性粒子に用いる材料としては、液
晶層との屈折率差が大きい材料の方が散乱性が増すため
好ましい。また、その形状はどんな形でも良い。
有した透明絶縁層４４を設け、図４９に示すような反射
型ＬＣＤを製造することができる。この場合、光散乱性
粒子を含有した透明絶縁層４４は、ポリイミド樹脂にあ
らかじめ光散乱性粒子を含有させ、スピンコート等によ
り形成できる。光散乱性粒子に用いる材料としては、液
晶層との屈折率差が大きい材料の方が散乱性が増すため
好ましい。また、その形状はどんな形でも良い。
【０１０８】［実施例１３］次に、本発明の実施例５〜
１１のように電極表面に凹凸が設けられたＴＦＴを用い
た反射型ＬＣＤの例を図５０を用いて説明する。
１１のように電極表面に凹凸が設けられたＴＦＴを用い
た反射型ＬＣＤの例を図５０を用いて説明する。
【０１０９】本発明の実施例５〜１１のＴＦＴ４５を備
えたＴＦＴ基板４６と両側が平坦でその片面には透明導
電層から成る共通電極３９を備えた対向基板４２とを、
それぞれＴＦＴアレイ側、共通電極側に配向処理を施し
た後、お互いの配向処理面が向かい合うように両基板を
プラスチック粒子等によるスペーサーを介して基板周辺
部に塗ったエポキシ系接着剤により張り合わせ、その間
にＧ−Ｈ液晶４１を注入し、紫外線硬化樹脂により封止
することによって、図５０に示すような反射型ＬＣＤを
製造することができる。
えたＴＦＴ基板４６と両側が平坦でその片面には透明導
電層から成る共通電極３９を備えた対向基板４２とを、
それぞれＴＦＴアレイ側、共通電極側に配向処理を施し
た後、お互いの配向処理面が向かい合うように両基板を
プラスチック粒子等によるスペーサーを介して基板周辺
部に塗ったエポキシ系接着剤により張り合わせ、その間
にＧ−Ｈ液晶４１を注入し、紫外線硬化樹脂により封止
することによって、図５０に示すような反射型ＬＣＤを
製造することができる。
【０１１０】この反射型ＬＣＤでは、画素電極自体に凹
凸形状を持たせてあるため、対向基板を通過した入射光
はこの部分だけで反射・散乱をする。そして、その透過
率は、基板間に設けた液晶層により制御することができ
る。特に、Ｇ−Ｈ液晶では、ホスト液晶、例えばＴＮ液
晶にゲストとなる色素を混ぜ、その色素による光の吸収
状態をＴＮ液晶分子の粘性を利用して制御することによ
り、光の入射・出射量を制御できるため、偏向板を必要
とせず、明るい表示を得ることができる。
凸形状を持たせてあるため、対向基板を通過した入射光
はこの部分だけで反射・散乱をする。そして、その透過
率は、基板間に設けた液晶層により制御することができ
る。特に、Ｇ−Ｈ液晶では、ホスト液晶、例えばＴＮ液
晶にゲストとなる色素を混ぜ、その色素による光の吸収
状態をＴＮ液晶分子の粘性を利用して制御することによ
り、光の入射・出射量を制御できるため、偏向板を必要
とせず、明るい表示を得ることができる。
【０１１１】この反射型ＬＣＤでは、光の反射部と散乱
部がＴＦＴアレイ側の同一面に形成してあるため、実施
例１２で示した反射型ＬＣＤで見られることがある散乱
部表面での表示の白浮き、二重写り等を抑制でき、表示
特性の優れた反射型ＬＣＤをより低コストで製造できる
ようになる。
部がＴＦＴアレイ側の同一面に形成してあるため、実施
例１２で示した反射型ＬＣＤで見られることがある散乱
部表面での表示の白浮き、二重写り等を抑制でき、表示
特性の優れた反射型ＬＣＤをより低コストで製造できる
ようになる。
【０１１２】また、実施例１２および１３で示した反射
型ＬＣＤにカラーフィルターを設ければ本発明の第１か
ら６に該当するカラー反射型ＬＣＤが得られる。また、
カラー化は、色素を調整したＧ−Ｈ液晶によって行って
も良い。また、液晶材料としてはＧ−Ｈ液晶に限る必要
はなく、光透過率を制御できる材料であれば何でも良
い。したがって、偏向板を必要とするモードの液晶材料
でも良い。
型ＬＣＤにカラーフィルターを設ければ本発明の第１か
ら６に該当するカラー反射型ＬＣＤが得られる。また、
カラー化は、色素を調整したＧ−Ｈ液晶によって行って
も良い。また、液晶材料としてはＧ−Ｈ液晶に限る必要
はなく、光透過率を制御できる材料であれば何でも良
い。したがって、偏向板を必要とするモードの液晶材料
でも良い。
【０１１３】
【発明の効果】本発明によれば、反射型ＬＣＤの製造に
関わるコストを大幅に削減できる。本発明のＴＦＴで
は、ソース電極およびドレイン電極に反射率の高いＡｌ
系材料を用い、ソース電極側の電極を画素電極とするこ
とによって、ドレイン電極の形成と画素電極の形成とを
同一工程で行うことができ、ゲート電極パターンをマス
クに用いてアイランドを形成することによって、ＴＦＴ
アレイの形成と画素電極の形成とに関わるフォトリソグ
ラフィー工程をわずか２回で済ませることができる。
関わるコストを大幅に削減できる。本発明のＴＦＴで
は、ソース電極およびドレイン電極に反射率の高いＡｌ
系材料を用い、ソース電極側の電極を画素電極とするこ
とによって、ドレイン電極の形成と画素電極の形成とを
同一工程で行うことができ、ゲート電極パターンをマス
クに用いてアイランドを形成することによって、ＴＦＴ
アレイの形成と画素電極の形成とに関わるフォトリソグ
ラフィー工程をわずか２回で済ませることができる。
【０１１４】また、本発明によれば、順スタガ型構造を
採るので、素子上部にゲート電極が配置されるため、素
子上方からの入射光に対して遮光効果を発揮し、光ＯＦ
Ｆリーク電流を抑制できる。
採るので、素子上部にゲート電極が配置されるため、素
子上方からの入射光に対して遮光効果を発揮し、光ＯＦ
Ｆリーク電流を抑制できる。
【０１１５】また、画素電極と同様にドレイン電極にも
低抵抗なＡｌ系材料を用いることができ、また、ＴＦＴ
構造が順スタガ型構造であるので、比較的容易にゲート
電極にもＡｌ系材料を用いることができるので、大面積
の表示装置でも配線信号遅延による画質低下を抑制でき
る。
低抵抗なＡｌ系材料を用いることができ、また、ＴＦＴ
構造が順スタガ型構造であるので、比較的容易にゲート
電極にもＡｌ系材料を用いることができるので、大面積
の表示装置でも配線信号遅延による画質低下を抑制でき
る。
【図１】本発明のＴＦＴの第１の実施例を図示する断面
図である。
図である。
【図２】本発明のＴＦＴの第１の実施例を図示する断面
図である。
図である。
【図３】本発明のＴＦＴの第１の実施例を図示する断面
図である。
図である。
【図４】本発明のＴＦＴの第１の実施例を図示する断面
図である。
図である。
【図５】本発明のＴＦＴの第２の実施例を図示する断面
図である。
図である。
【図６】本発明のＴＦＴの第２の実施例を図示する断面
図である。
図である。
【図７】本発明のＴＦＴの第２の実施例を図示する断面
図である。
図である。
【図８】本発明のＴＦＴの第２の実施例を図示する断面
図である。
図である。
【図９】本発明のＴＦＴの第３の実施例を図示する断面
図である。
図である。
【図１０】本発明のＴＦＴの第３の実施例を図示する断
面図である。
面図である。
【図１１】本発明のＴＦＴの第３の実施例を図示する断
面図である。
面図である。
【図１２】本発明のＴＦＴの第３の実施例を図示する断
面図である。
面図である。
【図１３】本発明のＴＦＴの第４の実施例を図示する断
面図である。
面図である。
【図１４】本発明のＴＦＴの第４の実施例を図示する断
面図である。
面図である。
【図１５】本発明のＴＦＴの第４の実施例を図示する断
面図である。
面図である。
【図１６】本発明のＴＦＴの第４の実施例を図示する断
面図である。
面図である。
【図１７】本発明のＴＦＴの第５の実施例を図示する断
面図である。
面図である。
【図１８】本発明のＴＦＴの第５の実施例を図示する断
面図である。
面図である。
【図１９】本発明のＴＦＴの第５の実施例を図示する断
面図である。
面図である。
【図２０】本発明のＴＦＴの第５の実施例を図示する断
面図である。
面図である。
【図２１】本発明のＴＦＴの第６の実施例を図示する断
面図である。
面図である。
【図２２】本発明のＴＦＴの第６の実施例を図示する断
面図である。
面図である。
【図２３】本発明のＴＦＴの第６の実施例を図示する断
面図である。
面図である。
【図２４】本発明のＴＦＴの第６の実施例を図示する断
面図である。
面図である。
【図２５】本発明のＴＦＴの第７の実施例を図示する断
面図である。
面図である。
【図２６】本発明のＴＦＴの第７の実施例を図示する断
面図である。
面図である。
【図２７】本発明のＴＦＴの第７の実施例を図示する断
面図である。
面図である。
【図２８】本発明のＴＦＴの第７の実施例を図示する断
面図である。
面図である。
【図２９】本発明のＴＦＴの第８の実施例を図示する断
面図である。
面図である。
【図３０】本発明のＴＦＴの第８の実施例を図示する断
面図である。
面図である。
【図３１】本発明のＴＦＴの第８の実施例を図示する断
面図である。
面図である。
【図３２】本発明のＴＦＴの第８の実施例を図示する断
面図である。
面図である。
【図３３】本発明のＴＦＴの第９の実施例を図示する断
面図である。
面図である。
【図３４】本発明のＴＦＴの第９の実施例を図示する断
面図である。
面図である。
【図３５】本発明のＴＦＴの第９の実施例を図示する断
面図である。
面図である。
【図３６】本発明のＴＦＴの第９のを図示する断面図で
ある。
ある。
【図３７】本発明のＴＦＴの第１０実施例を図示する断
面図である。
面図である。
【図３８】本発明のＴＦＴの第１０実施例を図示する断
面図である。
面図である。
【図３９】本発明のＴＦＴの第１０実施例を図示する断
面図である。
面図である。
【図４０】本発明のＴＦＴの第１０実施例を図示する断
面図である。
面図である。
【図４１】本発明のＴＦＴの第１１実施例を図示する断
面図である。
面図である。
【図４２】本発明のＴＦＴの第１１実施例を図示する断
面図である。
面図である。
【図４３】本発明のＴＦＴの第１１実施例を図示する断
面図である。
面図である。
【図４４】本発明のＴＦＴの第１１実施例を図示する断
面図である。
面図である。
【図４５】本発明の反射型ＬＣＤを図示する断面図であ
る。
る。
【図４６】本発明の反射型ＬＣＤを図示する断面図であ
る。
る。
【図４７】本発明の反射型ＬＣＤを図示する断面図であ
る。
る。
【図４８】本発明の反射型ＬＣＤを図示する断面図であ
る。
る。
【図４９】本発明の反射型ＬＣＤを図示する断面図であ
る。
る。
【図５０】本発明の反射型ＬＣＤを図示する断面図であ
る。
る。
【図５１】従来の反射型ＬＣＤを図示する断面図であ
る。
る。
１ ガラス基板 ２ Ａｌ−Ｎｄ−Ｓｉ合金層 ３ レジストパターン ４ ドレイン電極 ５ 画素電極 ６ ｎ型ａ−Ｓｉ層 ７ ｉ型ａ−Ｓｉ層 ８ ＳｉＮ層 ９ Ａｌ−Ｎｄ−Ｓｉ合金層 １０ レジストパターン １１ ゲート電極 １２ Ｍｏ層 １３ ドレイン電極 １４ 画素電極 １５ ＩＴＯ層 １６ ドレイン電極 １７ 画素電極 １８ ドレイン電極 １９ 画素電極 ２０ Ａｌ−Ｓｉ合金層 ２１ ドレイン電極 ２２ 画素電極 ２３ ドレイン電極 ２４ 画素電極 ２５ ドレイン電極 ２６ 画素電極 ２７ ドレイン電極 ２８ 画素電極 ２９ ＩＴＯ層 ３０ ドレイン電極 ３１ 画素電極 ３２ Ｍｏ層 ３３ ドレイン電極 ３４ 画素電極 ３５ ドレイン電極 ３６ 画素電極 ３７ ＴＦＴ ３８ ＴＦＴ基板 ３９ 共通電極 ４０ 対向基板 ４１ 液晶層 ４２ 対向基板 ４３ 光散乱性透明絶縁層 ４４ 光散乱性透明絶縁層 ４５ ＴＦＴ ４６ ＴＦＴ基板 ４７ ＴＦＴ ４８ 感光性アクリル樹脂層 ４９ 画素電極 ５０ ＴＦＴ基板 ５１ 対向基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１６Ｊ ６２６Ｃ
Claims (18)
- 【請求項１】 絶縁基板上に、導電材料で形成されたソ
ース電極およびドレイン電極と、このソース電極および
ドレイン電極を接続する真性半導体層で形成されたチャ
ンネル層と、このソース電極およびドレイン電極とチャ
ンネル層との接続面に形成されたｐ型またはｎ型の不純
物半導体層と、この半導体チャンネル層上に絶縁層を介
して設けられたゲート電極とを有する順スタガ型薄膜ト
ランジスターにおいて、 前記ソース電極およびドレイン電極が少なくとも１層の
Ａｌ系材料からなる層で形成されており、このソース電
極を表示装置の反射画素電極として用いることが可能な
薄膜トランジスター。 - 【請求項２】 前記ソース電極およびドレイン電極が、
Ａｌ系材料から成る単層構造であることを特徴とする請
求項１記載の薄膜トランジスター。 - 【請求項３】 前記ソース電極およびドレイン電極が、
コンタクト層（前記不純物半導体層及びＡｌ系材料とオ
ーミックコンタクト可能な導電材料から成る層をいう。
以下、同じ。）を下層とし、Ａｌ系材料から成る反射層
を上層とする積層構造であることを特徴とする請求項１
記載の薄膜トランジスター。 - 【請求項４】 前記ソース電極およびドレイン電極が、
Ａｌ系材料から成る反射層を下層とし、透明な導電材料
から成るコンタクト層を上層とする積層構造であること
を特徴とする請求項１記載の薄膜トランジスター。 - 【請求項５】 前記ソース電極およびドレイン電極が、
前記ゲート電極下部ではＡｌ系材料から成る反射層を下
層とし、且つ前記反射層とのエッチング選択比が高い導
電材料から成るコンタクト層を上層とする積層構造であ
り、また、ゲート電極下部以外の部分では前記反射層か
ら成る単層構造であることを特徴とする請求項１記載の
薄膜トランジスター。 - 【請求項６】 前記Ａｌ系材料から成るソース電極が、
光を散乱する凹凸を表面に有することを特徴とする請求
項１〜５のいずれかに記載の薄膜トランジスター。 - 【請求項７】 前記のソース電極は、前記ゲート電極の
下部では平坦面を有し、ゲート電極下部以外の部分では
表面に光を散乱する凹凸を有することを特徴とする請求
項６記載の薄膜トランジスター。 - 【請求項８】 絶縁基板上に、Ａｌ系材料から成る層を
少なくとも１層形成しソース電極およびドレイン電極を
形成する工程と、 前記ソース電極およびドレイン電極上にｐ型あるいはｎ
型不純物半導体層を選択的に形成する工程と、 ソース電極、ドレイン電極および不純物半導体層が形成
されたこの絶縁基板上に真性半導体層、絶縁層および導
電層を順次成膜する工程と、 前記導電層をゲート電極パターンに加工する工程と、 前記ゲート電極パターンをマスクとして用いて前記真性
半導体層と絶縁層をパターニングしてチャンネル層とゲ
ート絶縁層を形成し、同時にゲート電極下部以外の部分
のソース電極を露出させる工程とを含むことを特徴とす
る薄膜トランジスターの製造方法。 - 【請求項９】 前記ソース電極およびドレイン電極を形
成する工程が、絶縁基板上にＡｌ系材料の１層を成膜形
成し、これをパターニングしてソース電極およびドレイ
ン電極形状を形成し、この表面の酸化膜を除去する工程
からなることを特徴とする請求項８記載の薄膜トランジ
スターの製造方法。 - 【請求項１０】 前記ソース電極およびドレイン電極を
形成する工程が、絶縁基板上にコンタクト層を形成し、
この層の上にさらに前記Ａｌ系材料から成る反射層を成
膜積層し、このコンタクト層と反射層をパターニングし
てソース電極およびドレイン電極形状を形成する工程か
らなることを特徴とする請求項８記載の薄膜トランジス
ターの製造方法。 - 【請求項１１】 前記ソース電極およびドレイン電極を
形成する工程が、絶縁基板上にＡｌ系材料から成る反射
層を形成し、この層の上にさらに透明な導電材料から成
るコンタクト層を成膜積層し、このコンタクト層と反射
層をパターニングしてソース電極およびドレイン電極形
状を形成する工程からなることを特徴とする請求項８記
載の薄膜トランジスターの製造方法。 - 【請求項１２】 前記ソース電極およびドレイン電極を
形成する工程が、絶縁基板上にＡｌ系材料から成る反射
層を形成し、この層の上にさらに前記反射層とのエッチ
ング選択比が高い導電材料から成るコンタクト層を成膜
積層する工程からなり、 また、前記のソース電極を露出させる工程が、ゲート電
極下部以外の部分のコンタクト層も同時に除去する工程
からなることを特徴とする請求項８記載の薄膜トランジ
スターの製造方法。 - 【請求項１３】 前記ソース電極およびドレイン電極を
形成する工程の一部として、絶縁基板上に表面が凹凸形
状のＡｌ系材料から成る反射層を成膜する工程を含むこ
とを特徴とする請求項８〜１２のいずれかに記載の薄膜
トランジスターの製造方法。 - 【請求項１４】 前記のソース電極露出工程により、電
極下部以外の部分の層を除去してソース電極を露出させ
た後に、露出したソース電極表面を凹凸に加工する工程
をさらに含むことを特徴とする請求項８〜１２のいずれ
かに記載の薄膜トランジスターの製造方法。 - 【請求項１５】 請求項１〜５のいずれかに記載の薄膜
トランジスターを具備した第１の基板と、光散乱性を具
備した第２の透明基板とが、光透過率を連続的に変化さ
せることが可能な層を介して互いに貼り合わされて成る
ことを特徴とする表示装置。 - 【請求項１６】 請求項１〜５のいずれかに記載の薄膜
トランジスターと、この上に形成された表面が凹凸形状
の透明絶縁層とを具備した第１の基板と、第２の透明基
板とが、光透過率を連続的に変化できる層を介して互い
に貼り合わされて成ることを特徴とする表示装置。 - 【請求項１７】 請求項１〜５のいずれかに記載の薄膜
トランジスターと、この上に形成された光散乱性粒子を
含有した透明絶縁層とを具備した第１の基板と、第２の
透明基板とが、光透過率を連続的に変化できる層を介し
て互いに貼り合わされて成ることを特徴とする表示装
置。 - 【請求項１８】 請求項６または７記載の薄膜トランジ
スターを具備した第１の基板と第２の透明基板とが、光
透過率を連続的に変化できる層を介して互いに貼り合わ
されて成ることを特徴とする表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20571296A JP2798066B2 (ja) | 1996-08-05 | 1996-08-05 | 薄膜トランジスター、その製造方法および表示装置 |
| US08/906,256 US6292241B1 (en) | 1996-08-05 | 1997-08-05 | Reflective liquid crystal display apparatus with low manufacturing cost |
| US09/626,890 US6222600B1 (en) | 1996-08-05 | 2000-07-27 | Reflective liquid crystal display apparatus with low manufacturing cost |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20571296A JP2798066B2 (ja) | 1996-08-05 | 1996-08-05 | 薄膜トランジスター、その製造方法および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048669A true JPH1048669A (ja) | 1998-02-20 |
| JP2798066B2 JP2798066B2 (ja) | 1998-09-17 |
Family
ID=16511458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20571296A Expired - Fee Related JP2798066B2 (ja) | 1996-08-05 | 1996-08-05 | 薄膜トランジスター、その製造方法および表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6292241B1 (ja) |
| JP (1) | JP2798066B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033331A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2002169171A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 反射型液晶表示装置及びその製造方法 |
| JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
| KR100515176B1 (ko) * | 2001-03-29 | 2005-09-16 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 평활 표면의 형태가 향상된 반사 전극을 가지는 액정 표시패널 및 그 제조 방법 |
| JP2007148405A (ja) * | 2005-11-24 | 2007-06-14 | Boe Hydis Technology Co Ltd | 反射型液晶表示装置 |
| JP2008010844A (ja) * | 2006-05-31 | 2008-01-17 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
| WO2009091004A1 (ja) * | 2008-01-16 | 2009-07-23 | Kabushiki Kaisha Kobe Seiko Sho | 薄膜トランジスタ基板および表示デバイス |
| JP2022537219A (ja) * | 2019-06-30 | 2022-08-24 | オッポ広東移動通信有限公司 | 表示画面アセンブリ、アンテナアセンブリ、及び電子デバイス |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3230664B2 (ja) * | 1998-04-23 | 2001-11-19 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
| KR100603841B1 (ko) * | 2000-02-18 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 반사형 액정표시장치 제조방법 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6774397B2 (en) * | 2000-05-12 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7583335B2 (en) * | 2000-06-27 | 2009-09-01 | Citizen Holdings Co., Ltd. | Liquid crystal display device |
| JP3516441B2 (ja) * | 2000-07-10 | 2004-04-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 |
| GB0029315D0 (en) * | 2000-12-01 | 2001-01-17 | Koninkl Philips Electronics Nv | Method of increasing the conductivity of a transparent conductive layer |
| JP2004061775A (ja) * | 2002-07-26 | 2004-02-26 | Alps Electric Co Ltd | アクティブマトリクス型表示装置 |
| KR100870701B1 (ko) * | 2002-12-17 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100623252B1 (ko) * | 2004-04-07 | 2006-09-18 | 삼성에스디아이 주식회사 | 전면 발광 유기 전계 발광 소자 및 그의 제조방법 |
| US7821613B2 (en) * | 2005-12-28 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR101251376B1 (ko) * | 2006-08-11 | 2013-04-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| KR101681122B1 (ko) * | 2009-12-18 | 2016-12-02 | 엘지디스플레이 주식회사 | 액정표시장치용 박막트랜지스터 제조방법 |
| CN107527924B (zh) * | 2017-08-18 | 2020-03-10 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| US11333920B2 (en) * | 2020-01-22 | 2022-05-17 | Himax Display, Inc. | Display panel |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125084A (ja) * | 1982-01-21 | 1983-07-25 | 株式会社東芝 | 液晶表示装置およびその製造方法 |
| US4770498A (en) * | 1982-07-12 | 1988-09-13 | Hosiden Electronics Co., Ltd. | Dot-matrix liquid crystal display |
| JPS61138285A (ja) * | 1984-12-10 | 1986-06-25 | ホシデン株式会社 | 液晶表示素子 |
| JPS6280626A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 液晶表示素子 |
| FR2623649B1 (fr) * | 1987-11-23 | 1992-05-15 | Asulab Sa | Cellule d'affichage a cristal liquide |
| EP0341003B1 (en) * | 1988-04-30 | 1994-08-31 | Sharp Kabushiki Kaisha | Thin film semiconductor device and liquid crystal display apparatus using thereof |
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
| FR2679057B1 (fr) * | 1991-07-11 | 1995-10-20 | Morin Francois | Structure d'ecran a cristal liquide, a matrice active et a haute definition. |
| US5245454A (en) * | 1991-12-31 | 1993-09-14 | At&T Bell Laboratories | Lcd display with microtextured back reflector and method for making same |
| JPH06186544A (ja) | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置 |
| JP3166377B2 (ja) | 1993-02-04 | 2001-05-14 | 富士ゼロックス株式会社 | 液晶表示装置 |
| US5550663A (en) * | 1994-05-24 | 1996-08-27 | Omron Corporation | Method of manufacturing optical low-pass filter |
| US5691782A (en) * | 1994-07-08 | 1997-11-25 | Sanyo Electric Co., Ltd. | Liquid-crystal display with inter-line short-circuit preventive function and process for producing same |
| US6061110A (en) * | 1994-10-18 | 2000-05-09 | Kabushiki Kaisha Toshiba | Reflection type liquid crystal display device and method of manufacturing the same |
| JP2768313B2 (ja) * | 1995-06-13 | 1998-06-25 | 日本電気株式会社 | 反射型液晶表示装置 |
-
1996
- 1996-08-05 JP JP20571296A patent/JP2798066B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-05 US US08/906,256 patent/US6292241B1/en not_active Expired - Lifetime
-
2000
- 2000-07-27 US US09/626,890 patent/US6222600B1/en not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033331A (ja) * | 2000-05-12 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
| US7623204B2 (en) | 2000-11-30 | 2009-11-24 | Nec Lcd Technologies Ltd. | Reflection type liquid crystal display device with half tone exposure and method for making same |
| JP2002169171A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 反射型液晶表示装置及びその製造方法 |
| KR100472835B1 (ko) * | 2000-11-30 | 2005-03-08 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 반사형 액정표시장치 및 그 제조방법과 액정표시 장치의 액티브 매트릭스 기판을 제조하는 방법 |
| US6947103B2 (en) | 2000-11-30 | 2005-09-20 | Nec Lcd Technologies, Ltd. | Method of making a reflection type liquid crystal display device |
| JP4632522B2 (ja) * | 2000-11-30 | 2011-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 反射型液晶表示装置の製造方法 |
| KR100515176B1 (ko) * | 2001-03-29 | 2005-09-16 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 평활 표면의 형태가 향상된 반사 전극을 가지는 액정 표시패널 및 그 제조 방법 |
| US7176994B2 (en) | 2001-03-29 | 2007-02-13 | Nec Lcd Technologies, Ltd | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| US7633580B2 (en) | 2001-03-29 | 2009-12-15 | Nec Lcd Technologies, Ltd. | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| US7123325B2 (en) | 2001-03-29 | 2006-10-17 | Nec Lcd Technologies, Ltd | Liquid crystal display panel having reflection electrodes improved in smooth surface morphology and process for fabrication thereof |
| JP2007148405A (ja) * | 2005-11-24 | 2007-06-14 | Boe Hydis Technology Co Ltd | 反射型液晶表示装置 |
| JP2008010844A (ja) * | 2006-05-31 | 2008-01-17 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
| WO2009091004A1 (ja) * | 2008-01-16 | 2009-07-23 | Kabushiki Kaisha Kobe Seiko Sho | 薄膜トランジスタ基板および表示デバイス |
| JP2009194372A (ja) * | 2008-01-16 | 2009-08-27 | Kobe Steel Ltd | 薄膜トランジスタ基板および表示デバイス |
| KR101124929B1 (ko) * | 2008-01-16 | 2012-03-27 | 가부시키가이샤 고베 세이코쇼 | 박막 트랜지스터 기판 및 표시 디바이스 |
| US8217397B2 (en) | 2008-01-16 | 2012-07-10 | Kobe Steel, Ltd. | Thin film transistor substrate and display device |
| JP2022537219A (ja) * | 2019-06-30 | 2022-08-24 | オッポ広東移動通信有限公司 | 表示画面アセンブリ、アンテナアセンブリ、及び電子デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US6292241B1 (en) | 2001-09-18 |
| US6222600B1 (en) | 2001-04-24 |
| JP2798066B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2798066B2 (ja) | 薄膜トランジスター、その製造方法および表示装置 | |
| EP0211401B1 (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US20080131818A1 (en) | Method for fabrication liquid crystal display device and diffraction mask therefor | |
| US7110070B2 (en) | Active-matrix addressed reflective LCD and method of fabricating the same | |
| US7833813B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20060261335A1 (en) | Liquid crystal display device | |
| TWI272424B (en) | Liquid crystal display and fabricating the same | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN109828404A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN109935602B (zh) | 一种阵列基板、阵列基板的制程方法和显示装置 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| US4774207A (en) | Method for producing high yield electrical contacts to N+ amorphous silicon | |
| JPH0425700B2 (ja) | ||
| US7079217B2 (en) | Method of fabricating a liquid crystal display panel | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JPH1195239A (ja) | 液晶表示装置の製造方法 | |
| US20030164908A1 (en) | Thin film transistor panel | |
| JPH10253983A (ja) | 反射型液晶表示装置および反射電極 | |
| JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 | |
| KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 | |
| JP3941356B2 (ja) | 電気光学装置の製造方法 | |
| KR100988575B1 (ko) | 다결정질 박막트랜지스터를 포함하는 반사형 액정표시장치용 어레이기판과 제조방법 | |
| KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| CN115343878A (zh) | 一种反射液晶显示面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |