JP3230664B2 - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法Info
- Publication number
- JP3230664B2 JP3230664B2 JP11365998A JP11365998A JP3230664B2 JP 3230664 B2 JP3230664 B2 JP 3230664B2 JP 11365998 A JP11365998 A JP 11365998A JP 11365998 A JP11365998 A JP 11365998A JP 3230664 B2 JP3230664 B2 JP 3230664B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- display device
- crystal display
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置、特に
アクティブマトリクス基板の製造方法の改良に関する。
アクティブマトリクス基板の製造方法の改良に関する。
【０００２】
【従来の技術】図３は従来の液晶表示装置におけるアク
ティブマトリクス基板のチャネルエッチ型ＴＦＴの概略
図である。図３（ａ）は平面図、図３（ｂ）は断面図、
図３（ｃ）は端子部断面図を示している。図３（ｂ）に
おいて、透明絶縁性基板１上に、ゲート電極２ａが形成
され、その上を覆ってゲート絶縁膜３が形成されてい
る。さらにその上にはゲート電極２ａと重畳するように
半導体層４が形成され、その中央部上で隔てられたソー
ス電極６ａ、ドレイン電極７がオーミックコンタクト層
５を介して半導体層４に接続されている。それらソース
電極６ａとドレイン電極７の間のオーミックコンタクト
層５はエッチング除去され、ソース電極６ａ、ドレイン
電極７と半導体層４の間にのみオーミックコンタクト層
５が形成されている。さらにこれらを覆うようにパッシ
ベーション膜１７が形成されている。このパッシベーシ
ョン膜１７上には、画素電極９となる透明導電膜が、パ
ッシベーション膜１７を貫くコンタクトスルーホール１
１を介して、ドレイン電極７と接続されている。
ティブマトリクス基板のチャネルエッチ型ＴＦＴの概略
図である。図３（ａ）は平面図、図３（ｂ）は断面図、
図３（ｃ）は端子部断面図を示している。図３（ｂ）に
おいて、透明絶縁性基板１上に、ゲート電極２ａが形成
され、その上を覆ってゲート絶縁膜３が形成されてい
る。さらにその上にはゲート電極２ａと重畳するように
半導体層４が形成され、その中央部上で隔てられたソー
ス電極６ａ、ドレイン電極７がオーミックコンタクト層
５を介して半導体層４に接続されている。それらソース
電極６ａとドレイン電極７の間のオーミックコンタクト
層５はエッチング除去され、ソース電極６ａ、ドレイン
電極７と半導体層４の間にのみオーミックコンタクト層
５が形成されている。さらにこれらを覆うようにパッシ
ベーション膜１７が形成されている。このパッシベーシ
ョン膜１７上には、画素電極９となる透明導電膜が、パ
ッシベーション膜１７を貫くコンタクトスルーホール１
１を介して、ドレイン電極７と接続されている。
【０００３】次に、図３に示したアクティブマトリクス
基板の製造方法について、図４を用いて説明する。
基板の製造方法について、図４を用いて説明する。
【０００４】（Ａ）ガラスなどの透明絶縁性基板１上に
スパッタリング装置によってＡｌ，Ｍｏ，Ｃｒなどから
なる導電層を１００〜２００ｎｍの厚さで堆積し、フォ
トリソ工程によりゲート配線２ｂ、ゲート電極２ａおよ
び表示用の外部信号処理基板と接続されるゲート端子２
ｃ部を形成する第１のパターニング工程を行う。
スパッタリング装置によってＡｌ，Ｍｏ，Ｃｒなどから
なる導電層を１００〜２００ｎｍの厚さで堆積し、フォ
トリソ工程によりゲート配線２ｂ、ゲート電極２ａおよ
び表示用の外部信号処理基板と接続されるゲート端子２
ｃ部を形成する第１のパターニング工程を行う。
【０００５】（Ｂ）次にシリコン窒化膜などからなるゲ
ート絶縁膜３とアモルファスシリコンからなる半導体層
４、ｎ＋アモルファスシリコンからなるオーミックコン
タクト層５とをＰＣＶＤ装置によって、それぞれ４００
ｎｍ，３００ｎｍ，５０ｎｍ程度の厚さで連続的に積層
し、半導体層４、オーミックコンタクト層５とを一括し
てパターニングする第２のパターニング工程を行う。
ート絶縁膜３とアモルファスシリコンからなる半導体層
４、ｎ＋アモルファスシリコンからなるオーミックコン
タクト層５とをＰＣＶＤ装置によって、それぞれ４００
ｎｍ，３００ｎｍ，５０ｎｍ程度の厚さで連続的に積層
し、半導体層４、オーミックコンタクト層５とを一括し
てパターニングする第２のパターニング工程を行う。
【０００６】（Ｃ）次にゲート絶縁膜３およびオーミッ
クコンタクト層５を覆うようにスパッタリング装置によ
ってＭｏ，Ｃｒなどを１５０ｎｍ程度の厚さで堆積し、
これをフォトリソ工程によりソース電極６ａ、ソース配
線６ｂ、ドレイン電極７、および表示用の外部信号処理
基板に接続されるデータ側端子７ａ部を形成する第３の
パターニング工程を行うとともに、ＴＦＴのチャネル部
となるソース電極６ａ、ドレイン電極７下以外の不要な
オーミックコンタクト層５を除去する。
クコンタクト層５を覆うようにスパッタリング装置によ
ってＭｏ，Ｃｒなどを１５０ｎｍ程度の厚さで堆積し、
これをフォトリソ工程によりソース電極６ａ、ソース配
線６ｂ、ドレイン電極７、および表示用の外部信号処理
基板に接続されるデータ側端子７ａ部を形成する第３の
パターニング工程を行うとともに、ＴＦＴのチャネル部
となるソース電極６ａ、ドレイン電極７下以外の不要な
オーミックコンタクト層５を除去する。
【０００７】（Ｄ）次にＴＦＴのバックチャネル、ソー
ス電極６ａ、ソース配線６ｂ、ドレイン電極７、端子部
を覆うようにＰＣＶＤ装置によりシリコン窒化膜などの
無機膜からなるパーシベーション膜１７を１００〜２０
０ｎｍ程度の厚さで成膜し、ドレイン電極７と画素電極
９とのコンタクトをとるためのコンタクトスルーホール
１１の形成と、データ側端子７ａ部上の不要なパッシベ
ーション膜１７とゲート端子２ｃ部上の不要なゲート絶
縁膜３およびパッシベーション膜１７を除去する第４の
パターニング工程を行う。
ス電極６ａ、ソース配線６ｂ、ドレイン電極７、端子部
を覆うようにＰＣＶＤ装置によりシリコン窒化膜などの
無機膜からなるパーシベーション膜１７を１００〜２０
０ｎｍ程度の厚さで成膜し、ドレイン電極７と画素電極
９とのコンタクトをとるためのコンタクトスルーホール
１１の形成と、データ側端子７ａ部上の不要なパッシベ
ーション膜１７とゲート端子２ｃ部上の不要なゲート絶
縁膜３およびパッシベーション膜１７を除去する第４の
パターニング工程を行う。
【０００８】（Ｅ）最後に、画素電極９となる透明導電
膜をスパッタリング装置で成膜し、第５のパターニング
工程を行う。
膜をスパッタリング装置で成膜し、第５のパターニング
工程を行う。
【０００９】以上に説明した５つのパターニング工程に
より、製造工程を大幅に短縮した図３のアクティブマト
リクス基板をもつ液晶表示装置を製造することができ
る。
より、製造工程を大幅に短縮した図３のアクティブマト
リクス基板をもつ液晶表示装置を製造することができ
る。
【００１０】しかし、従来の液晶表示装置（以下、従来
例１と略称する）では、図３（ａ）のようにゲート配線
２ｂおよびソース配線６ｂと画素電極９間の光漏れを防
ぐため、ＣＦ基板上に設けられたブラックマトリクスで
遮光する必要があり、ＣＦ基板とアクティブマトリクス
基板の重ね合わせ精度の問題からブラックマトリクスに
よる遮光領域を大きく採らなければならず、液晶表示装
置の開口率が小さくなる。このため、透過率の低い液晶
表示装置になってしまうという問題点を有した。
例１と略称する）では、図３（ａ）のようにゲート配線
２ｂおよびソース配線６ｂと画素電極９間の光漏れを防
ぐため、ＣＦ基板上に設けられたブラックマトリクスで
遮光する必要があり、ＣＦ基板とアクティブマトリクス
基板の重ね合わせ精度の問題からブラックマトリクスに
よる遮光領域を大きく採らなければならず、液晶表示装
置の開口率が小さくなる。このため、透過率の低い液晶
表示装置になってしまうという問題点を有した。
【００１１】開口率を大きくする手段として、画素電極
９と各配線とをオーバーラップすることでＣＦ側のブラ
ックマトリクスをなくす方法が、特開平９−１５２６２
５（以下、従来例２と略称する）に開示されている。図
５は、従来例２のアクティブマトリクス基板におけるチ
ャネル保護型ＴＦＴの断面図である。図５を用いてアク
ティブマトリクス基板のチャネル保護型ＴＦＴの構造を
説明すると、透明絶縁性基板１上に、ゲート配線２ｂに
接続されたゲート電極２ａが設けられ、その上を覆って
ゲート絶縁膜３が設けられている。その上にはゲート電
極２ａと重畳するように半導体層４が設けられ、その中
央部上にチャネル保護層１３が設けられている。このチ
ャネル保護層１３の両端部および半導体層４の一部を覆
う、チャネル保護層１３上で分断された状態で、ソース
電極６ａおよびドレイン電極７となるＮ＋Ｓｉ層が設け
られている。一方のｎ＋Ｓｉ層であるソース電極６ａの
端部上には透明導電膜１４と金属層１５とが設けられて
２層構造のソース配線６ｂとなっている。また、他方の
ｎ＋Ｓｉ層であるドレイン電極７の端部上には透明導電
膜１４と金属層１５とが設けられ、透明導電膜１４は延
長されて画素電極９と接続する接続電極となっている。
さらに、ＴＦＴ、ゲート配線２ｂ、ソース配線６ｂ、接
続電極を覆って層間絶縁膜が設けられている。この層間
絶縁膜上には画素電極９となる透明導電膜が設けられ、
層間絶縁膜を貫くコンタクトスルーホールを介して、接
続電極である透明導電膜によりＴＦＴのドレイン電極７
と接続されている。
９と各配線とをオーバーラップすることでＣＦ側のブラ
ックマトリクスをなくす方法が、特開平９−１５２６２
５（以下、従来例２と略称する）に開示されている。図
５は、従来例２のアクティブマトリクス基板におけるチ
ャネル保護型ＴＦＴの断面図である。図５を用いてアク
ティブマトリクス基板のチャネル保護型ＴＦＴの構造を
説明すると、透明絶縁性基板１上に、ゲート配線２ｂに
接続されたゲート電極２ａが設けられ、その上を覆って
ゲート絶縁膜３が設けられている。その上にはゲート電
極２ａと重畳するように半導体層４が設けられ、その中
央部上にチャネル保護層１３が設けられている。このチ
ャネル保護層１３の両端部および半導体層４の一部を覆
う、チャネル保護層１３上で分断された状態で、ソース
電極６ａおよびドレイン電極７となるＮ＋Ｓｉ層が設け
られている。一方のｎ＋Ｓｉ層であるソース電極６ａの
端部上には透明導電膜１４と金属層１５とが設けられて
２層構造のソース配線６ｂとなっている。また、他方の
ｎ＋Ｓｉ層であるドレイン電極７の端部上には透明導電
膜１４と金属層１５とが設けられ、透明導電膜１４は延
長されて画素電極９と接続する接続電極となっている。
さらに、ＴＦＴ、ゲート配線２ｂ、ソース配線６ｂ、接
続電極を覆って層間絶縁膜が設けられている。この層間
絶縁膜上には画素電極９となる透明導電膜が設けられ、
層間絶縁膜を貫くコンタクトスルーホールを介して、接
続電極である透明導電膜によりＴＦＴのドレイン電極７
と接続されている。
【００１２】これら従来例２の液晶表示装置の特徴は、
画素電極９とソース電極６ａ、ソース配線６ｂとの間に
低誘電率の層間絶縁膜を厚く形成することによって、画
素電極９と配線間の容量を増大させることなく、画素電
極９と配線をオーバーラップすることができ、開口率の
大きな明るい液晶表示装置が得られる。
画素電極９とソース電極６ａ、ソース配線６ｂとの間に
低誘電率の層間絶縁膜を厚く形成することによって、画
素電極９と配線間の容量を増大させることなく、画素電
極９と配線をオーバーラップすることができ、開口率の
大きな明るい液晶表示装置が得られる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記し
た従来例２では、層間絶縁膜を形成するための製造工程
と画素電極とのコンタクトスルーホールの製造工程が新
たに加わり、９回のパターニング工程を必要とするた
め、液晶表示装置の製造コストが大幅に増大するという
問題点を有していた。
た従来例２では、層間絶縁膜を形成するための製造工程
と画素電極とのコンタクトスルーホールの製造工程が新
たに加わり、９回のパターニング工程を必要とするた
め、液晶表示装置の製造コストが大幅に増大するという
問題点を有していた。
【００１４】また、この層間絶縁膜を用いて開口率を向
上させる技術を従来例１の製造工程を短縮したアクティ
ブマトリクス基板に適用しようとすると、図６（ａ），
（ｂ）のように感光性有機層間膜８ｃをマスクにして、
データ側端子７ａ部上の不要なパッシベーシベーション
膜１７とゲート端子２ｃ部上の不要なゲート絶縁膜３お
よびパッシベーション膜１７を除去するドライエッチン
グを行う必要がある。シリコン窒化膜からなるゲート絶
縁膜３、パーシベーション膜１７をエッチングする場
合、フッ素系ガスでエッチングするため、アクリル系な
どの感光性有機層間膜８ｃもエッチングされてしまうと
いう問題がある。
上させる技術を従来例１の製造工程を短縮したアクティ
ブマトリクス基板に適用しようとすると、図６（ａ），
（ｂ）のように感光性有機層間膜８ｃをマスクにして、
データ側端子７ａ部上の不要なパッシベーシベーション
膜１７とゲート端子２ｃ部上の不要なゲート絶縁膜３お
よびパッシベーション膜１７を除去するドライエッチン
グを行う必要がある。シリコン窒化膜からなるゲート絶
縁膜３、パーシベーション膜１７をエッチングする場
合、フッ素系ガスでエッチングするため、アクリル系な
どの感光性有機層間膜８ｃもエッチングされてしまうと
いう問題がある。
【００１５】また、非感光性のアクリル樹脂を用いて、
その上にポジ型感光性レジストを塗布し、アクリル樹脂
とシリコン窒化膜を一括エッチングする方法も考えられ
るが、ポジ型感光性レジストとシリコン窒化膜のエッチ
ング選択比が１程度しか得られないため、アクリル樹脂
・シリコン窒化膜をエッチングしている間にポジ型感光
性レジストがなくなり、必要部分のアクリル樹脂までエ
ッチングされてしまうという問題がある。また、従来の
ＰＣＶＤ装置にで形成するシリコン窒化膜からなるパッ
シベーション膜１７の上に層間絶縁膜になる有機絶縁膜
を形成するため、従来例１のチャネルエッチ型ＴＦＴに
比べるとコストアップになるという問題があった。
その上にポジ型感光性レジストを塗布し、アクリル樹脂
とシリコン窒化膜を一括エッチングする方法も考えられ
るが、ポジ型感光性レジストとシリコン窒化膜のエッチ
ング選択比が１程度しか得られないため、アクリル樹脂
・シリコン窒化膜をエッチングしている間にポジ型感光
性レジストがなくなり、必要部分のアクリル樹脂までエ
ッチングされてしまうという問題がある。また、従来の
ＰＣＶＤ装置にで形成するシリコン窒化膜からなるパッ
シベーション膜１７の上に層間絶縁膜になる有機絶縁膜
を形成するため、従来例１のチャネルエッチ型ＴＦＴに
比べるとコストアップになるという問題があった。
【００１６】これらの問題を解決する方法として、高価
なＰＣＶＤ装置で形成するパッシベーション膜を省略し
て、層間絶縁膜である有機絶縁膜でパッシベーション膜
１７も兼用する検討もされてきたが、液晶表示装置の信
頼性を保つため、チャネル部に侵入する不純物イオンや
水分をブロックする機能がパッシベーション膜には必要
であり、直接アクリル系樹脂やポリイミド系樹脂などの
有機絶縁膜をチャネル部に接触させると、液晶中からの
不純物イオンや水分あるいは有機系樹脂中からのイオン
の侵入によりトランジスター特性の劣化を引き起こすと
いう問題があった。
なＰＣＶＤ装置で形成するパッシベーション膜を省略し
て、層間絶縁膜である有機絶縁膜でパッシベーション膜
１７も兼用する検討もされてきたが、液晶表示装置の信
頼性を保つため、チャネル部に侵入する不純物イオンや
水分をブロックする機能がパッシベーション膜には必要
であり、直接アクリル系樹脂やポリイミド系樹脂などの
有機絶縁膜をチャネル部に接触させると、液晶中からの
不純物イオンや水分あるいは有機系樹脂中からのイオン
の侵入によりトランジスター特性の劣化を引き起こすと
いう問題があった。
【００１７】
【課題を解決するための手段】本発明は上記した問題点
に鑑みてなされたものであり、その目的は配線と画素電
極９がオーバーラップする構造をもつアクティブマトリ
クス基板において、その層間絶縁膜の簡単な製造方法を
示すことにより、従来の高開口率の液晶表示装置に比べ
て、フォトリソ工程を増やすことなく、５つのフォトリ
ソ工程で安価に製造することのできる高透過率の明るい
アクティブマトリクス型液晶表示装置およびその製造方
法を提供することにある。
に鑑みてなされたものであり、その目的は配線と画素電
極９がオーバーラップする構造をもつアクティブマトリ
クス基板において、その層間絶縁膜の簡単な製造方法を
示すことにより、従来の高開口率の液晶表示装置に比べ
て、フォトリソ工程を増やすことなく、５つのフォトリ
ソ工程で安価に製造することのできる高透過率の明るい
アクティブマトリクス型液晶表示装置およびその製造方
法を提供することにある。
【００１８】本発明の液晶表示装置は、画素電極と配線
との間に、ソース電極、ソース配線、ドレイン電極およ
びバックチャネルを直接覆う第１の有機層間絶縁膜と第
２の有機層間絶縁膜とが形成されてなり、ＴＦＴのチャ
ネル部に直接下層の有機層間絶縁膜が接してなり、第１
の有機層間絶縁膜は、ポリシラザン、シロキサン樹脂お
よびベンゾシクロポリブテンポリマーからなる群から選
ばれた少なくとも１種の有機層形成材料からなる。
との間に、ソース電極、ソース配線、ドレイン電極およ
びバックチャネルを直接覆う第１の有機層間絶縁膜と第
２の有機層間絶縁膜とが形成されてなり、ＴＦＴのチャ
ネル部に直接下層の有機層間絶縁膜が接してなり、第１
の有機層間絶縁膜は、ポリシラザン、シロキサン樹脂お
よびベンゾシクロポリブテンポリマーからなる群から選
ばれた少なくとも１種の有機層形成材料からなる。
【００１９】
【００２０】また、有機層形成材料が、吸水率１％以下
のものであることが好ましい。
のものであることが好ましい。
【００２１】また、第２の有機層間絶縁膜は、ジメチレ
ングリコールメチルエチルエーテルを溶媒とするアクリ
ル系樹脂を有機層形成材料とすることが好ましい。
ングリコールメチルエチルエーテルを溶媒とするアクリ
ル系樹脂を有機層形成材料とすることが好ましい。
【００２２】本発明はまた、（Ａ）透明電極基板上にス
パッタリング装置により金属薄膜を形成しフォトリソ工
程によりゲート電極、ゲート配線およびゲート端子部を
形成する工程、 （Ｂ）ゲート電極、ゲート配線を覆って、半導体層とな
るａ−Ｓｉ層およびオーミックコンタクト層となるｎ＋
Ｓｉ層を連続形成し両層をアイランド状にパターニング
する工程、 （Ｃ）該両層上にスパッタリング装置により金属薄膜を
形成し、フォトリソ工程によりソース電極、ソース配
線、ドレイン電極、データ側端子部を形成し、ソース電
極、ドレイン電極間の不要なｎ＋Ｓｉ層を除去し、バッ
クチャネルを形成する工程、 （Ｄ）バックチャネルを含む基板一面にスピンコート法
により、ポリシラザン、シロキサン樹脂およびベンゾシ
クロポリブテンポリマーからなる群から選ばれた少なく
とも１種の有機層形成材料からなる第１の有機層間絶縁
膜を形成して全硬化し、次いでスピンコート法により第
２の有機層間絶縁膜を形成して半硬化し、さらにノボラ
ック樹脂を主成分とするポジ型感光性レジストをスピン
コート法により塗布してプリベークを行い、次いでコン
タクトスルーホール形成のため露光装置により露光処理
してポジ型感光性レジストを可溶化させ同時にその下層
の第２の有機層間絶縁膜も可溶化除去する工程、 （Ｅ）オーブンにてミッドベーク後、ポジ型感光性レジ
ストをマスクにして不要な第１の有機層間絶縁膜および
ゲート絶縁膜を除去し、次いでポジ型感光レジストの剥
離を行う工程、および （Ｆ）スパッタリング装置を用いて透明導電性膜を成膜
し、画素電極をパターニングする工程からなることを特
徴とする液晶表示装置の製造方法をも提供するものであ
る。
パッタリング装置により金属薄膜を形成しフォトリソ工
程によりゲート電極、ゲート配線およびゲート端子部を
形成する工程、 （Ｂ）ゲート電極、ゲート配線を覆って、半導体層とな
るａ−Ｓｉ層およびオーミックコンタクト層となるｎ＋
Ｓｉ層を連続形成し両層をアイランド状にパターニング
する工程、 （Ｃ）該両層上にスパッタリング装置により金属薄膜を
形成し、フォトリソ工程によりソース電極、ソース配
線、ドレイン電極、データ側端子部を形成し、ソース電
極、ドレイン電極間の不要なｎ＋Ｓｉ層を除去し、バッ
クチャネルを形成する工程、 （Ｄ）バックチャネルを含む基板一面にスピンコート法
により、ポリシラザン、シロキサン樹脂およびベンゾシ
クロポリブテンポリマーからなる群から選ばれた少なく
とも１種の有機層形成材料からなる第１の有機層間絶縁
膜を形成して全硬化し、次いでスピンコート法により第
２の有機層間絶縁膜を形成して半硬化し、さらにノボラ
ック樹脂を主成分とするポジ型感光性レジストをスピン
コート法により塗布してプリベークを行い、次いでコン
タクトスルーホール形成のため露光装置により露光処理
してポジ型感光性レジストを可溶化させ同時にその下層
の第２の有機層間絶縁膜も可溶化除去する工程、 （Ｅ）オーブンにてミッドベーク後、ポジ型感光性レジ
ストをマスクにして不要な第１の有機層間絶縁膜および
ゲート絶縁膜を除去し、次いでポジ型感光レジストの剥
離を行う工程、および （Ｆ）スパッタリング装置を用いて透明導電性膜を成膜
し、画素電極をパターニングする工程からなることを特
徴とする液晶表示装置の製造方法をも提供するものであ
る。
【００２３】
【００２４】また、有機層形成材料が、吸水率１％以下
のものであることが好ましい。
のものであることが好ましい。
【００２５】また、第２の有機層間絶縁膜は、ジメチレ
ングリコールメチルエチルエーテルを溶媒とするアクリ
ル系樹脂を有機層形成材料とすることが好ましい。
ングリコールメチルエチルエーテルを溶媒とするアクリ
ル系樹脂を有機層形成材料とすることが好ましい。
【００２６】また、工程Ｄのノボラック樹脂の溶剤が２
−ヘプタノンと３−エトキシジアジドスルホン酸エチル
の混合溶媒であることが好ましい。
−ヘプタノンと３−エトキシジアジドスルホン酸エチル
の混合溶媒であることが好ましい。
【００２７】また、工程Ｄのアクリル系樹脂の半硬化が
１００〜２００℃１〜４分のプリベークであり、ノボラ
ック樹脂のプリベイク温度が第２の有機層間絶縁膜のプ
リベーク温度を越えない９０〜１２０℃の温度範囲で１
〜４分のプリベークであることが好ましい。
１００〜２００℃１〜４分のプリベークであり、ノボラ
ック樹脂のプリベイク温度が第２の有機層間絶縁膜のプ
リベーク温度を越えない９０〜１２０℃の温度範囲で１
〜４分のプリベークであることが好ましい。
【００２８】更に、工程Ｄのポジ型感光性レジストの現
像がテトラメチレルアンモニウムヒドロオキサイド溶液
を用いることが好ましい。
像がテトラメチレルアンモニウムヒドロオキサイド溶液
を用いることが好ましい。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００３０】図１は液晶表示装置におけるアクティブマ
トリクス基板の１画素部分の構成を示すものであり、
（ａ）はその平面図であり、（ｂ）はそのＴＦＴ部の断
面図であり、（ｃ）はその端子部の断面図である。
トリクス基板の１画素部分の構成を示すものであり、
（ａ）はその平面図であり、（ｂ）はそのＴＦＴ部の断
面図であり、（ｃ）はその端子部の断面図である。
【００３１】図１（ａ）において、アクティブマトリク
ス基板には互いに直交するように複数のゲート配線２ｂ
と複数のソース配線６ｂが設けられ、それら２本毎のゲ
ート配線２ｂ、ソース配線６ｂで囲まれた領域に各々ゲ
ート配線２ｂ、ソース配線６ｂに重畳するように画素電
極９が設けられている。また、ゲート配線２ｂ、ドレイ
ン配線６ｂの交差部分にはＴＦＴ１０が設けられ、この
ＴＦＴ１０のゲート電極２ａにはゲート配線２ｂが接続
され、ソース電極６ａにはソース配線６ｂが接続され、
ドレイン電極７には第１の有機層間膜８ａと第２の有機
層間膜８ｂからなる層間絶縁膜を貫くコンタクトスルー
ホール１１を介して画素電極９が接続され、また、画素
電極９はコンタクトスルーホール１１を介して付加容量
電極１２にも接続している。このＴＦＴ１０にはゲート
配線２ｂ、ゲート電極２ａを通してスイッティング信号
が、ソース配線６ｂ、ソース電極６ａを通して映像信号
が入力され、画素電極９への電荷の書き込みが行われ
る。
ス基板には互いに直交するように複数のゲート配線２ｂ
と複数のソース配線６ｂが設けられ、それら２本毎のゲ
ート配線２ｂ、ソース配線６ｂで囲まれた領域に各々ゲ
ート配線２ｂ、ソース配線６ｂに重畳するように画素電
極９が設けられている。また、ゲート配線２ｂ、ドレイ
ン配線６ｂの交差部分にはＴＦＴ１０が設けられ、この
ＴＦＴ１０のゲート電極２ａにはゲート配線２ｂが接続
され、ソース電極６ａにはソース配線６ｂが接続され、
ドレイン電極７には第１の有機層間膜８ａと第２の有機
層間膜８ｂからなる層間絶縁膜を貫くコンタクトスルー
ホール１１を介して画素電極９が接続され、また、画素
電極９はコンタクトスルーホール１１を介して付加容量
電極１２にも接続している。このＴＦＴ１０にはゲート
配線２ｂ、ゲート電極２ａを通してスイッティング信号
が、ソース配線６ｂ、ソース電極６ａを通して映像信号
が入力され、画素電極９への電荷の書き込みが行われ
る。
【００３２】また、本発明の実施例の構造について、図
１（ｂ）の断面図を用いて詳しく説明すると、透明性絶
縁基板１上にゲート電極２ａおよびゲート配線２ｂが設
けられ、それらを覆うようにゲート絶縁膜３が設けら
れ、その上にゲート電極２ａと重畳するように半導体層
４が設けられ、その半導体層４の中央部上で隔てられた
ソース電極６ａ、ドレイン電極７がオーミックコンタク
ト層５を介して半導体層４に接続されている。それらソ
ース電極６ａとドレイン電極７の間のオーミックコンタ
クト層５はエッチング除去され、ソース電極６ａ、ドレ
イン電極７と半導体層４の間にのみオーミックコンタク
ト層５が設けられている。さらにエッチング除去された
チャネル部を含めて、これを覆うように第１の有機絶縁
膜８ａが設けられ、その上に第２の有機絶縁膜８ｂが設
けられている。この第２の有機絶縁膜８ｂ上には、画素
電極９となる透明導電膜が第１の有機絶縁膜８ａ、第２
の有機絶縁膜８ｂを貫くコンタクトスルーホール１１を
介して、ドレイン電極７と接続されている。
１（ｂ）の断面図を用いて詳しく説明すると、透明性絶
縁基板１上にゲート電極２ａおよびゲート配線２ｂが設
けられ、それらを覆うようにゲート絶縁膜３が設けら
れ、その上にゲート電極２ａと重畳するように半導体層
４が設けられ、その半導体層４の中央部上で隔てられた
ソース電極６ａ、ドレイン電極７がオーミックコンタク
ト層５を介して半導体層４に接続されている。それらソ
ース電極６ａとドレイン電極７の間のオーミックコンタ
クト層５はエッチング除去され、ソース電極６ａ、ドレ
イン電極７と半導体層４の間にのみオーミックコンタク
ト層５が設けられている。さらにエッチング除去された
チャネル部を含めて、これを覆うように第１の有機絶縁
膜８ａが設けられ、その上に第２の有機絶縁膜８ｂが設
けられている。この第２の有機絶縁膜８ｂ上には、画素
電極９となる透明導電膜が第１の有機絶縁膜８ａ、第２
の有機絶縁膜８ｂを貫くコンタクトスルーホール１１を
介して、ドレイン電極７と接続されている。
【００３３】実施例１ 本発明の実施例における製造方法について説明する。図
２は本発明の製造フローを示したものである。
２は本発明の製造フローを示したものである。
【００３４】（Ａ）透明性絶縁基板１上にＡｌ，Ｍｏ，
Ｃｒ，などの金属をスパッタリング装置を用いて１００
〜３００ｎｍの膜厚で形成する。フォトリソ工程によ
り、パターニングを行い、ゲート電極２ａ、ゲート配線
２ｂ、ゲート端子部を形成する。
Ｃｒ，などの金属をスパッタリング装置を用いて１００
〜３００ｎｍの膜厚で形成する。フォトリソ工程によ
り、パターニングを行い、ゲート電極２ａ、ゲート配線
２ｂ、ゲート端子部を形成する。
【００３５】（Ｂ）ゲート電極２ａ、ゲート配線２ｂを
覆って、基板一面にＰＣＶＤ装置により、ゲート絶縁膜
３となるシリコン窒化膜を３００〜６００ｎｍの厚さ
で、半導体層４となるａ−Ｓｉ層を２００〜３００ｎｍ
の厚さで、オーミックコンタクト層５となるｎ＋Ｓｉ層
を１０〜１００ｎｍの厚さで連続形成し、ｎ＋Ｓｉ層お
よびａ−Ｓｉ層をアイランド状にパターニングする。
覆って、基板一面にＰＣＶＤ装置により、ゲート絶縁膜
３となるシリコン窒化膜を３００〜６００ｎｍの厚さ
で、半導体層４となるａ−Ｓｉ層を２００〜３００ｎｍ
の厚さで、オーミックコンタクト層５となるｎ＋Ｓｉ層
を１０〜１００ｎｍの厚さで連続形成し、ｎ＋Ｓｉ層お
よびａ−Ｓｉ層をアイランド状にパターニングする。
【００３６】（Ｃ）ゲート絶縁膜３、ｎ＋Ｓｉ層上にス
パッタリング装置で、ＭＯ，Ｃｒなどの金属を１００〜
３００ｎｍの厚さに成膜し、フォトリソ工程により、ソ
ース電極６ａ、ソース配線６ｂ、ドレイン電極７、デー
タ側端子部を形成する。さらに、ソース電極６ａ、ドレ
イン電極７間の不要なｎ＋Ｓｉ層を除去し、バックチャ
ネルを形成する。
パッタリング装置で、ＭＯ，Ｃｒなどの金属を１００〜
３００ｎｍの厚さに成膜し、フォトリソ工程により、ソ
ース電極６ａ、ソース配線６ｂ、ドレイン電極７、デー
タ側端子部を形成する。さらに、ソース電極６ａ、ドレ
イン電極７間の不要なｎ＋Ｓｉ層を除去し、バックチャ
ネルを形成する。
【００３７】（Ｄ）バックチャネルを含む基板一面に、
スピンコート法を用いて、第１の有機層間膜８ａとなる
ポリシラザン化合物を１００ｎｍ〜５００ｎｍの厚さに
塗布し、次に、焼成炉において２８０℃で４０分保持し
た後、さらに３２０℃で２０分保持し、ポリシラザン化
合物を全硬化する。このとき、焼成温度は前記条件が最
適であるが、２５０℃以上であればパッシベーション膜
としての機能を果たす。このポリシラザンは、吸水率
０．４５で、溶媒にキシレンを用いている。
スピンコート法を用いて、第１の有機層間膜８ａとなる
ポリシラザン化合物を１００ｎｍ〜５００ｎｍの厚さに
塗布し、次に、焼成炉において２８０℃で４０分保持し
た後、さらに３２０℃で２０分保持し、ポリシラザン化
合物を全硬化する。このとき、焼成温度は前記条件が最
適であるが、２５０℃以上であればパッシベーション膜
としての機能を果たす。このポリシラザンは、吸水率
０．４５で、溶媒にキシレンを用いている。
【００３８】次に、スピンコート法により、第２の有機
層間膜８ｂとなるジメチレングリコールメチルエチルエ
ーテル（ＭＥＣ）を溶媒として含むアクリル系樹脂を
２．５μｍ〜４．５μｍの厚さに塗布し、１００〜１２
０℃の温度で１分〜４分の間、プリベークを行い、アク
リル樹脂を半硬化させる。
層間膜８ｂとなるジメチレングリコールメチルエチルエ
ーテル（ＭＥＣ）を溶媒として含むアクリル系樹脂を
２．５μｍ〜４．５μｍの厚さに塗布し、１００〜１２
０℃の温度で１分〜４分の間、プリベークを行い、アク
リル樹脂を半硬化させる。
【００３９】次に、２−ヘプタノン（ＭＡＫ）と３−エ
トキシジアジドスルホン酸エチル（ＥＥＰ）を溶媒とし
ノボラック樹脂を主成分とするポジ型感光性レジスト１
６をスピンコート法により半硬化させたアクリル樹脂の
上に塗布し、アクリル樹脂のプリベーク温度を越えない
９０〜１２０℃の温度で１分〜４分の間、プリベークを
行う。（このとき、ポジ型感光性レジスト１６のプリベ
ークが９０℃以下になると、アクリル樹脂とポジ型感光
性レジスト１６の溶媒の揮発や樹脂の縮合による歪みの
差によりレジストにクラックが生じ、パターン不良とな
る。また、１２０℃以上になると、下地アクリル樹脂が
加熱硬化されてしまい、現像工程で除去すべき下地アク
リル樹脂がテトラメチルアンモニウムヒドロオキサイド
（ＴＭＡＨ）溶液に可溶しなくなってしまう。また、ア
クリル樹脂のプリベーク温度よりもポジ型感光性レジス
トのプリベーク温度が高くなると、同様に樹脂成分の縮
合による歪みの差によりクラックが発生する。また、ポ
ジ型感光性レジストのプリベーク温度は、前記クラック
の発生しない温度で、かつ、次工程でのＴＭＡＨでの現
像において、ポジ型感光性レジストが溶解や浸食による
剥離を起こさないように、９０℃以上である必要があ
る。）次に、露光装置により不要除去部分の露光処理を
行い、現像装置にて、０．１ｍｏｌ％〜１ｍｏｌ％程度
のＴＭＡＨ溶液で露光処理されたポジ型感光性レジスト
１６を可溶させ、同時にその下層の第２の有機層間膜８
ｂであるアクリル樹脂も可溶させ除去する。
トキシジアジドスルホン酸エチル（ＥＥＰ）を溶媒とし
ノボラック樹脂を主成分とするポジ型感光性レジスト１
６をスピンコート法により半硬化させたアクリル樹脂の
上に塗布し、アクリル樹脂のプリベーク温度を越えない
９０〜１２０℃の温度で１分〜４分の間、プリベークを
行う。（このとき、ポジ型感光性レジスト１６のプリベ
ークが９０℃以下になると、アクリル樹脂とポジ型感光
性レジスト１６の溶媒の揮発や樹脂の縮合による歪みの
差によりレジストにクラックが生じ、パターン不良とな
る。また、１２０℃以上になると、下地アクリル樹脂が
加熱硬化されてしまい、現像工程で除去すべき下地アク
リル樹脂がテトラメチルアンモニウムヒドロオキサイド
（ＴＭＡＨ）溶液に可溶しなくなってしまう。また、ア
クリル樹脂のプリベーク温度よりもポジ型感光性レジス
トのプリベーク温度が高くなると、同様に樹脂成分の縮
合による歪みの差によりクラックが発生する。また、ポ
ジ型感光性レジストのプリベーク温度は、前記クラック
の発生しない温度で、かつ、次工程でのＴＭＡＨでの現
像において、ポジ型感光性レジストが溶解や浸食による
剥離を起こさないように、９０℃以上である必要があ
る。）次に、露光装置により不要除去部分の露光処理を
行い、現像装置にて、０．１ｍｏｌ％〜１ｍｏｌ％程度
のＴＭＡＨ溶液で露光処理されたポジ型感光性レジスト
１６を可溶させ、同時にその下層の第２の有機層間膜８
ｂであるアクリル樹脂も可溶させ除去する。
【００４０】（Ｅ）オーブンにて、１４０℃、１５分の
熱処理（ミッドベーク）を行い、ＤＭＳＯを含むレジス
ト剥離液にアクリル樹脂が可溶しないようにする。次
に、ＳＦ6 系ガスを用いて、ポジ型感光性レジスト１６
をマスクにし、データ側端子部上およびゲート端子部上
の不要なポリシラザン膜およびゲート絶縁膜３を除去す
る。次に、ＤＭＳＯ液を含むレジスト剥離液で、２３℃
〜３０℃の温度内で、ポジ型感光性レジスト１６の剥離
を行う。このとき、ミッドベーク温度が１３０℃以下の
場合、アクリル樹脂が剥離液を吸収してしまい、膨潤の
ためクラックが発生する。また、ミッドベーク温度が１
６０℃以上の場合、上層のポジ型感光性レジスト１６が
硬化してしまい、剥離できなくなる。
熱処理（ミッドベーク）を行い、ＤＭＳＯを含むレジス
ト剥離液にアクリル樹脂が可溶しないようにする。次
に、ＳＦ6 系ガスを用いて、ポジ型感光性レジスト１６
をマスクにし、データ側端子部上およびゲート端子部上
の不要なポリシラザン膜およびゲート絶縁膜３を除去す
る。次に、ＤＭＳＯ液を含むレジスト剥離液で、２３℃
〜３０℃の温度内で、ポジ型感光性レジスト１６の剥離
を行う。このとき、ミッドベーク温度が１３０℃以下の
場合、アクリル樹脂が剥離液を吸収してしまい、膨潤の
ためクラックが発生する。また、ミッドベーク温度が１
６０℃以上の場合、上層のポジ型感光性レジスト１６が
硬化してしまい、剥離できなくなる。
【００４１】（Ｆ）最後にスパッタリング装置を用い
て、ＩＴＯからなる透明導電性膜３０ｎｍ〜１００ｎｍ
の厚さで成膜し、画素電極９のパターニングを行う。
て、ＩＴＯからなる透明導電性膜３０ｎｍ〜１００ｎｍ
の厚さで成膜し、画素電極９のパターニングを行う。
【００４２】以上、説明した５つのフォトリソ工程によ
り、画素電極９と配線とがオーバーラップする開口率の
向上した明るい液晶表示装置を、従来の液晶表示装置よ
り安く製造することができる。
り、画素電極９と配線とがオーバーラップする開口率の
向上した明るい液晶表示装置を、従来の液晶表示装置よ
り安く製造することができる。
【００４３】実施例２ 第２の実施例は、第１の有機層間膜８ａにポリシロキサ
ン樹脂からなるシロキサン樹脂を用いている。このシロ
キサン樹脂の吸水率は０．７である。本発明を製造工程
順に説明する。バックチャネルの不要なｎ＋Ｓｉ層の除
去工程までは第１の実施例と同様なので省略する。不要
なｎ＋Ｓｉ層を除去した後、スピンコート法を用いて第
１の有機層間膜８ａとなるシロキサン樹脂を１００ｎｍ
〜５００ｎｍの厚さに塗布し、続いて８０℃で９０秒保
持した後、２００℃で９０秒保持してプリベークを行
う。次に、焼成炉において２５０℃で６０分保持し、シ
ロキサン樹脂を全硬化する。このとき、焼成温度は前記
条件が最適であるが、２３０℃以上であればパッシベー
ション膜としての機能を果たす。第２の有機層間膜８ｂ
の形成工程以後は、第１の実施例と同様なので省略す
る。
ン樹脂からなるシロキサン樹脂を用いている。このシロ
キサン樹脂の吸水率は０．７である。本発明を製造工程
順に説明する。バックチャネルの不要なｎ＋Ｓｉ層の除
去工程までは第１の実施例と同様なので省略する。不要
なｎ＋Ｓｉ層を除去した後、スピンコート法を用いて第
１の有機層間膜８ａとなるシロキサン樹脂を１００ｎｍ
〜５００ｎｍの厚さに塗布し、続いて８０℃で９０秒保
持した後、２００℃で９０秒保持してプリベークを行
う。次に、焼成炉において２５０℃で６０分保持し、シ
ロキサン樹脂を全硬化する。このとき、焼成温度は前記
条件が最適であるが、２３０℃以上であればパッシベー
ション膜としての機能を果たす。第２の有機層間膜８ｂ
の形成工程以後は、第１の実施例と同様なので省略す
る。
【００４４】以上、説明した５つのフォトリソ工程によ
り、本発明の液晶表示装置が備えるアクティブマトリク
ス基板を製造することができる。
り、本発明の液晶表示装置が備えるアクティブマトリク
ス基板を製造することができる。
【００４５】実施例３ 第１の有機層間膜８ａにベンゾシクロブテンポリマーを
用いている。このベンゾシクロブテンポリマーは吸水率
が０．２５である。本発明を製造工程順に説明する。バ
ックチャネルの不要なｎ＋Ｓｉ層の除去工程までは第１
の実施例と同様なので省略する。不要なｎ＋Ｓｉ層を除
去した後、スピンコート法を用いて第１の有機層間膜８
ａとなるベンゾシクロブテンポリマーを１００ｎｍ〜５
００ｎｍの厚さに塗布し、次に、焼成炉において３００
℃で６０分保持し、ベンゾシクロブテンポリマーを熱硬
化する。このとき、焼成温度は前記条件が最適である
が、２５０℃以上であればパッシベーション膜としての
機能を果たす。
用いている。このベンゾシクロブテンポリマーは吸水率
が０．２５である。本発明を製造工程順に説明する。バ
ックチャネルの不要なｎ＋Ｓｉ層の除去工程までは第１
の実施例と同様なので省略する。不要なｎ＋Ｓｉ層を除
去した後、スピンコート法を用いて第１の有機層間膜８
ａとなるベンゾシクロブテンポリマーを１００ｎｍ〜５
００ｎｍの厚さに塗布し、次に、焼成炉において３００
℃で６０分保持し、ベンゾシクロブテンポリマーを熱硬
化する。このとき、焼成温度は前記条件が最適である
が、２５０℃以上であればパッシベーション膜としての
機能を果たす。
【００４６】第２の有機層間膜８ｂの形成工程以後は、
第１の実施例と同様なので省略する。
第１の実施例と同様なので省略する。
【００４７】以上、説明した５つのフォトリソ工程によ
り、本発明の液晶表示装置が備えるアクティブマトリク
ス基板を製造することができる。
り、本発明の液晶表示装置が備えるアクティブマトリク
ス基板を製造することができる。
【００４８】
【発明の効果】上記第１の実施例の適用例によれば、従
来ＰＣＶＤ装置により形成していたパッシベーション膜
となるシリコン窒化膜を形成する工程を省略し、バック
チャネルを含むソース電極、ソース配線、ドレイン電極
の上に直接有機絶縁膜を形成することができる。これ
は、吸水率が１％以下のポリシラザン、シロキサン樹
脂、ベンゾシクロブテンポリマーのうちの１種類を直接
バックチャネルに接する第１の有機層間膜を用いたこと
による。ＴＦＴのバックチャネルを保護するパッシベー
ション膜には不純物イオンや水をブロックする機能が必
要である。不純物イオンは水に比べて拡散速度が極めて
遅く、また、水に比べてパッシベーション膜中への拡散
力が弱い。よって、水をブロックする能力の高い吸水率
１％以下のポリシラザン、シロキサン樹脂、ベンゾシク
ロブテンポリマーを用いることによって、バックチャネ
ルを有機層間膜で保護することが可能になる。この場
合、膜厚は上記機能を満たすために最低１００ｎｍ以上
必要である。これにより、高価で生産性の低いＰＣＶＤ
装置でパッシベーション膜を形成する工程を、安価で生
産性の高いスピンコータ工程に代替することができ、液
晶表示装置の生産コストを大幅に低減することが可能に
なる。さらに、前記第１の有機層間膜の上に、比誘電率
が低い第２の有機層間膜をスピンコーターで厚く形成す
ることができるため、画素電極を各ゲート配線、ソース
配線に重畳することができ開口率を向上させることが可
能になる。この場合、画素電極と各配線間の浮遊容量に
よるクロストークを抑えるために、誘電率３．０の材料
で膜厚３．８μｍ必要である。さらに、第２の有機層間
膜の形成を上記第１の実施例に記載の方法で形成するこ
とにより、従来の高開口率液晶表示装置の製造方法より
簡便な５つのフォトリソ工程で製造することが可能にな
る。
来ＰＣＶＤ装置により形成していたパッシベーション膜
となるシリコン窒化膜を形成する工程を省略し、バック
チャネルを含むソース電極、ソース配線、ドレイン電極
の上に直接有機絶縁膜を形成することができる。これ
は、吸水率が１％以下のポリシラザン、シロキサン樹
脂、ベンゾシクロブテンポリマーのうちの１種類を直接
バックチャネルに接する第１の有機層間膜を用いたこと
による。ＴＦＴのバックチャネルを保護するパッシベー
ション膜には不純物イオンや水をブロックする機能が必
要である。不純物イオンは水に比べて拡散速度が極めて
遅く、また、水に比べてパッシベーション膜中への拡散
力が弱い。よって、水をブロックする能力の高い吸水率
１％以下のポリシラザン、シロキサン樹脂、ベンゾシク
ロブテンポリマーを用いることによって、バックチャネ
ルを有機層間膜で保護することが可能になる。この場
合、膜厚は上記機能を満たすために最低１００ｎｍ以上
必要である。これにより、高価で生産性の低いＰＣＶＤ
装置でパッシベーション膜を形成する工程を、安価で生
産性の高いスピンコータ工程に代替することができ、液
晶表示装置の生産コストを大幅に低減することが可能に
なる。さらに、前記第１の有機層間膜の上に、比誘電率
が低い第２の有機層間膜をスピンコーターで厚く形成す
ることができるため、画素電極を各ゲート配線、ソース
配線に重畳することができ開口率を向上させることが可
能になる。この場合、画素電極と各配線間の浮遊容量に
よるクロストークを抑えるために、誘電率３．０の材料
で膜厚３．８μｍ必要である。さらに、第２の有機層間
膜の形成を上記第１の実施例に記載の方法で形成するこ
とにより、従来の高開口率液晶表示装置の製造方法より
簡便な５つのフォトリソ工程で製造することが可能にな
る。
【図１】本発明の液晶表示装置におけるアクティブマト
リクス基板の１画素部分の構成を示す図であり、（ａ）
がその平面図であり、（ｂ）がそのＴＦＴ部の断面図で
あり、（ｃ）がその端子部の断面図である。
リクス基板の１画素部分の構成を示す図であり、（ａ）
がその平面図であり、（ｂ）がそのＴＦＴ部の断面図で
あり、（ｃ）がその端子部の断面図である。
【図２】本発明の液晶表示装置におけるアクティブマト
アリクス基板の製造フローである。
アリクス基板の製造フローである。
【図３】従来の液晶表示装置におけるアクティブマトリ
クス基板の１画素部分の構成を示す図であり、（ａ）が
その平面図であり、（ｂ）がそのＴＦＴ部の断面図であ
り、（ｃ）がその端子部の断面図である。
クス基板の１画素部分の構成を示す図であり、（ａ）が
その平面図であり、（ｂ）がそのＴＦＴ部の断面図であ
り、（ｃ）がその端子部の断面図である。
【図４】従来の液晶表示装置におけるアクティブマトリ
クス基板の製造フローである。
クス基板の製造フローである。
【図５】従来の液晶表示装置におけるアクティブマトリ
クス基板のＴＦＴ部部の断面図である。
クス基板のＴＦＴ部部の断面図である。
【図６】従来例１に高開口率構造を適用した場合の問題
点を説明する図である。
点を説明する図である。
１ 透明絶縁性基板 ２ａ ゲート電極 ２ｂ ゲート配線 ２ｃ ゲート端子 ３ ゲート絶縁膜 ４ 半導体層 ５ オーミックコンタクト層 ６ａ ソース電極 ６ｂ ソース配線 ７ ドレイン電極 ７ａ データ側端子 ８ 有機層間膜 ８ａ 第１の有機層間膜 ８ｂ 第２の有機層間膜 ８ｃ 感光性有機層間膜 ９ 画素電極 １０ ＴＦＴ １１ コンタクトスルーホール １２ 付加容量電極 １３ チャネル保護層 １４ 透明導電膜 １５ 金属層 １６ ポジ型感光性レジスト １７ パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368
Claims (9)
- 【請求項１】 画素電極と配線との間に、ソース電極、
ソース配線、ドレイン電極およびバックチャネルを直接
覆う第１の有機層間絶縁膜と第２の有機層間絶縁膜とが
形成されてなり、ＴＦＴのチャネル部に直接下層の有機
層間絶縁膜が接してなる液晶表示装置であって、第１の
有機層間絶縁膜は、ポリシラザン、シロキサン樹脂およ
びベンゾシクロポリブテンポリマーからなる群から選ば
れた少なくとも１種の有機層形成材料からなることを特
徴とする液晶表示装置。 - 【請求項２】 前記有機層形成材料が、吸水率１％以下
のものであることを特徴とする請求項１に記載の液晶表
示装置。 - 【請求項３】 第２の有機層間絶縁膜は、ジメチレング
リコールメチルエチルエーテルを溶媒とするアクリル系
樹脂を有機層形成材料とすることを特徴とする請求項１
又は２に記載の液晶表示装置。 - 【請求項４】 （Ａ）透明電極基板上にスパッタリング
装置により金属薄膜を形成しフォトリソ工程によりゲー
ト電極、ゲート配線およびゲート端子部を形成する工
程、 （Ｂ）ゲート電極、ゲート配線を覆って、半導体層とな
るａ−Ｓｉ層およびオーミックコンタクト層となるｎ＋
Ｓｉ層を連続形成し両層をアイランド状にパターニング
する工程、 （Ｃ）該両層上にスパッタリング装置により金属薄膜を
形成し、フォトリソ工程によりソース電極、ソース配
線、ドレイン電極、データ側端子部を形成し、ソース電
極、ドレイン電極間の不要なｎ＋Ｓｉ層を除去し、バッ
クチャネルを形成する工程、 （Ｄ）バックチャネルを含む基板一面にスピンコート法
により、ポリシラザン、シロキサン樹脂およびベンゾシ
クロポリブテンポリマーからなる群から選ばれた少なく
とも１種の有機層形成材料からなる第１の有機層間絶縁
膜を形成して全硬化し、次いでスピンコート法により第
２の有機層間絶縁膜を形成して半硬化し、さらにノボラ
ック樹脂を主成分とするポジ型感光性レジストをスピン
コート法により塗布してプリベークを行い、次いでコン
タクトスルーホール形成のため露光装置により露光処理
してポジ型感光性レジストを可溶化させ同時にその下層
の第２の有機層間絶縁膜も可溶化除去する工程、 （Ｅ）オーブンにてミッドベーク後、ポジ型感光性レジ
ストをマスクにして不要な第１の有機層間絶縁膜および
ゲート絶縁膜を除去し、次いでポジ型感光レジストの剥
離を行う工程、および （Ｆ）スパッタリング装置を用いて透明導電性膜を成膜
し、画素電極をパターニングする工程からなることを特
徴とする液晶表示装置の製造方法。 - 【請求項５】 前記有機層形成材料が、吸水率１％以下
のものであることを特徴とする請求項４に記載の液晶表
示装置の製造方法。 - 【請求項６】 第２の有機層間絶縁膜は、ジメチレング
リコールメチルエチルエーテルを溶媒とするアクリル系
樹脂を有機層形成材料とすることを特徴とする請求項４
又は５に記載の液晶表示装置の製造方法。 - 【請求項７】 工程Ｄのアクリル系樹脂の半硬化が１０
０〜２００℃、１〜４分のプリベークであり、ノボラッ
ク樹脂のプリベイク温度が第２の有機層間絶縁膜のプリ
ベーク温度を越えない９０〜１２０℃の温度範囲で１〜
４分のプリベークであることを特徴とする請求項６に記
載の液晶表示装置の製造方法。 - 【請求項８】 工程Ｄのノボラック樹脂の溶剤が２−ヘ
プタノンと３−エトキシジアジドスルホン酸エチルの混
合溶媒であることを特徴とする請求項４〜７のいずれか
一項に記載の液晶表示装置の製造方法。 - 【請求項９】 工程Ｄのポジ型感光性レジストの現像が
テトラメチレンアンモニウムヒドロオキサイド溶液を用
いることを特徴とする請求項４〜８のいずれか一項に記
載の液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11365998A JP3230664B2 (ja) | 1998-04-23 | 1998-04-23 | 液晶表示装置とその製造方法 |
| US09/294,381 US6466279B1 (en) | 1998-04-23 | 1999-04-20 | Liquid crystal display device and process for producing same in which forming first and second organic insulating layers using curing and half curing process |
| KR1019990014449A KR100326821B1 (ko) | 1998-04-23 | 1999-04-22 | 액정표시장치 및 그 제조 방법 |
| US10/214,180 US7321413B2 (en) | 1998-04-23 | 2002-08-08 | Liquid crystal display device and process for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11365998A JP3230664B2 (ja) | 1998-04-23 | 1998-04-23 | 液晶表示装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307778A JPH11307778A (ja) | 1999-11-05 |
| JP3230664B2 true JP3230664B2 (ja) | 2001-11-19 |
Family
ID=14617898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11365998A Expired - Lifetime JP3230664B2 (ja) | 1998-04-23 | 1998-04-23 | 液晶表示装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6466279B1 (ja) |
| JP (1) | JP3230664B2 (ja) |
| KR (1) | KR100326821B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101519919B1 (ko) * | 2006-11-27 | 2015-05-14 | 엘지디스플레이 주식회사 | 유기 전계발광 표시 장치 및 그 제조방법 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515648B1 (en) * | 1999-08-31 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
| KR100551725B1 (ko) * | 1999-12-24 | 2006-02-13 | 비오이 하이디스 테크놀로지 주식회사 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| JP4963158B2 (ja) * | 2000-01-25 | 2012-06-27 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法、電気光学装置の作製方法 |
| TW525305B (en) | 2000-02-22 | 2003-03-21 | Semiconductor Energy Lab | Self-light-emitting device and method of manufacturing the same |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| US6734924B2 (en) | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2002237594A (ja) * | 2001-02-02 | 2002-08-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
| US7095460B2 (en) | 2001-02-26 | 2006-08-22 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
| KR100806807B1 (ko) * | 2001-06-19 | 2008-02-22 | 엘지.필립스 엘시디 주식회사 | 포토 레지스트 스트리퍼 및 이를 이용한 액정표시소자의제조방법 |
| KR100720099B1 (ko) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP3736513B2 (ja) * | 2001-10-04 | 2006-01-18 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP2003330045A (ja) * | 2002-05-13 | 2003-11-19 | Au Optronics Corp | 液晶表示装置およびその製造方法 |
| TWI325983B (en) * | 2002-10-25 | 2010-06-11 | Au Optronics Corp | Liquid crystal displays |
| KR100940569B1 (ko) * | 2003-05-12 | 2010-02-03 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| KR101172467B1 (ko) | 2003-08-29 | 2012-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20050043073A (ko) * | 2003-11-05 | 2005-05-11 | 삼성전자주식회사 | 컬러 필터 기판, 그 제조방법 및 액정 표시 장치 |
| JP2005209696A (ja) | 2004-01-20 | 2005-08-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| US8029511B2 (en) * | 2004-03-22 | 2011-10-04 | Disc Dynamics, Inc. | Multi-stage biomaterial injection system for spinal implants |
| KR101058122B1 (ko) * | 2004-09-08 | 2011-08-24 | 삼성전자주식회사 | 어레이 기판과, 그의 제조 방법 및 그를 구비한 액정 패널 |
| TWI243460B (en) * | 2005-02-16 | 2005-11-11 | Ind Tech Res Inst | Organic semiconductor device with multi-protective layers and the making method |
| WO2007008667A2 (en) * | 2005-07-11 | 2007-01-18 | Kyphon, Inc. | Systems and methods for providing cavities in interior body regions |
| KR101219048B1 (ko) | 2005-07-14 | 2013-01-09 | 삼성디스플레이 주식회사 | 평판표시장치와 평판표시장치의 제조방법 |
| KR100696195B1 (ko) * | 2005-09-13 | 2007-03-20 | 한국전자통신연구원 | 저온 경화형 고분자 게이트 절연막 및 이를 적용한 유기박막 트랜지스터 |
| KR20070117738A (ko) * | 2006-06-09 | 2007-12-13 | 삼성전자주식회사 | 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판 |
| CN100419556C (zh) * | 2006-09-13 | 2008-09-17 | 友达光电股份有限公司 | 液晶显示面板及其主动元件阵列基板 |
| KR20090076046A (ko) * | 2008-01-07 | 2009-07-13 | 삼성전자주식회사 | 액정 표시 장치와 그 제조 방법 |
| TWI383232B (zh) * | 2009-03-19 | 2013-01-21 | Au Optronics Corp | 薄膜電晶體陣列基板 |
| TW201314389A (zh) * | 2011-09-29 | 2013-04-01 | Wistron Corp | 感光性間隙物及液晶顯示器的製作方法與陣列基板 |
| KR101957998B1 (ko) | 2012-06-20 | 2019-07-03 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| CN104297978B (zh) * | 2014-10-30 | 2017-06-09 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法、显示装置的制备方法 |
| KR102362093B1 (ko) * | 2015-03-23 | 2022-02-11 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102396295B1 (ko) * | 2015-08-04 | 2022-05-11 | 삼성디스플레이 주식회사 | 플렉서블 디스플레이 장치 및 그 제조방법 |
| KR102093717B1 (ko) * | 2019-03-07 | 2020-03-27 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02217822A (ja) * | 1989-02-20 | 1990-08-30 | Alps Electric Co Ltd | 液晶表示素子 |
| JP2933879B2 (ja) | 1995-08-11 | 1999-08-16 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| US5917563A (en) * | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| JPH09113931A (ja) * | 1995-10-16 | 1997-05-02 | Sharp Corp | 液晶表示装置 |
| JP3268723B2 (ja) * | 1996-03-25 | 2002-03-25 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
| DE19712233C2 (de) * | 1996-03-26 | 2003-12-11 | Lg Philips Lcd Co | Flüssigkristallanzeige und Herstellungsverfahren dafür |
| KR100244450B1 (ko) | 1996-08-30 | 2000-02-01 | 구본준 | 액정표시장치의 기판의 제조방법 및 그 제조방법에 의하여 제조 되는 기판의 구조 |
| KR100194679B1 (ko) * | 1996-05-21 | 1999-07-01 | 윤종용 | 박막 트랜지스터 및 그 제조 방법 |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH1020298A (ja) * | 1996-07-03 | 1998-01-23 | Sharp Corp | 液晶表示装置 |
| JP2798066B2 (ja) * | 1996-08-05 | 1998-09-17 | 日本電気株式会社 | 薄膜トランジスター、その製造方法および表示装置 |
| US5885654A (en) * | 1996-08-14 | 1999-03-23 | Tokyo Ohka Kogyo Co., Ltd. | Polysilazane-based coating solution for interlayer insulation |
| US6104450A (en) * | 1996-11-07 | 2000-08-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, and methods of manufacturing and driving same |
| KR100251091B1 (ko) * | 1996-11-29 | 2000-04-15 | 구본준 | 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치 |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3290091B2 (ja) * | 1997-03-31 | 2002-06-10 | シャープ株式会社 | 投影型画像表示装置 |
| EP0919850B1 (en) * | 1997-11-25 | 2008-08-27 | NEC LCD Technologies, Ltd. | Active matrix liquid-crystal display device and method for making the same |
| JP4014710B2 (ja) * | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR20000004422A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 고개구율 액정표시소자의 화소전극 형성방법 |
| EP0984492A3 (en) * | 1998-08-31 | 2000-05-17 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising organic resin and process for producing semiconductor device |
| KR100443840B1 (ko) * | 1998-09-01 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의제조방법 |
-
1998
- 1998-04-23 JP JP11365998A patent/JP3230664B2/ja not_active Expired - Lifetime
-
1999
- 1999-04-20 US US09/294,381 patent/US6466279B1/en not_active Expired - Lifetime
- 1999-04-22 KR KR1019990014449A patent/KR100326821B1/ko not_active IP Right Cessation
-
2002
- 2002-08-08 US US10/214,180 patent/US7321413B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101519919B1 (ko) * | 2006-11-27 | 2015-05-14 | 엘지디스플레이 주식회사 | 유기 전계발광 표시 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6466279B1 (en) | 2002-10-15 |
| KR19990083412A (ko) | 1999-11-25 |
| US7321413B2 (en) | 2008-01-22 |
| KR100326821B1 (ko) | 2002-03-04 |
| US20020191124A1 (en) | 2002-12-19 |
| JPH11307778A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230664B2 (ja) | 液晶表示装置とその製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| EP0919850B1 (en) | Active matrix liquid-crystal display device and method for making the same | |
| KR100212288B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100376355B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4522660B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US7439090B2 (en) | Method for manufacturing a lower substrate of a liquid crystal display device | |
| JP5528475B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US20020009890A1 (en) | Manufacturing method of active matrix substrate | |
| JP2003195355A (ja) | 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 | |
| JP3022443B2 (ja) | 半導体デバイスおよびその製造方法 | |
| KR0182877B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| KR101090246B1 (ko) | 박막 트랜지스터 표시판 | |
| GB2312073A (en) | Method for manufacturing a liquid crystal display | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2002098994A (ja) | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 | |
| KR100590919B1 (ko) | 액정 표시 장치의 제조방법 | |
| KR100200349B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR19990050745A (ko) | 액정 표시 장치용 기판 및 그 제조 방법 | |
| JP2666360B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR100671521B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| JP2586075B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| KR100720096B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP2002196363A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |