JPH10308632A - 発振回路、電子回路、半導体装置、電子機器および時計 - Google Patents
発振回路、電子回路、半導体装置、電子機器および時計Info
- Publication number
- JPH10308632A JPH10308632A JP2641098A JP2641098A JPH10308632A JP H10308632 A JPH10308632 A JP H10308632A JP 2641098 A JP2641098 A JP 2641098A JP 2641098 A JP2641098 A JP 2641098A JP H10308632 A JPH10308632 A JP H10308632A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- oscillation
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
こと。 【解決手段】 発振回路10は、信号反転増幅器14を
構成するMOSFET18のソース電位を、基板バイア
ス効果を利用して制御する制御回路200を含む。この
制御回路200は、発振回路の電源投入時に前記MOS
FET18の閾値電圧を低く制御し、発振回路の発振安
定後に前記MOSFET18の閾値電圧を高く制御す
る。これにより、発振回路の安定発振及び低消費電力化
を可能とする。
Description
路、半導体装置、電子機器および時計に関する。
り、時計や携帯用の電話、コンピュータ端末などには、
水晶振動子を用いた発振回路が広く用いられている。こ
のような携帯用の機器では、消費電力を節約し、電池の
長寿命化を図ることが必要となる。
は、携帯用電子機器、特に腕時計に使用される電子回路
を搭載した半導体装置の消費電力を分析した。この分析
の結果、このような半導体装置においては、その発振回
路部分の消費電力が他の回路部分に比べ大きな割合を占
めることが確認された。すなわち、本発明者は、携帯用
電子機器に使用される発振回路部分での消費電力を節減
することが、電池の長寿命化を図る上で効果的であるこ
とを見出した。
発振回路、電子回路、半導体装置、電子機器および時計
を提供することにある。
増幅器に含まれるトランジスタの閾値電圧のばらつきの
影響を低減し、安定した発振が可能な発振回路、電子回
路、半導体装置、電子機器および時計を提供することに
ある。
め、本発明の発振回路は、信号反転増幅器と、水晶振動
子を有し、前記信号反転増幅器の出力信号を位相反転し
て、前記信号反転増幅器にフィードバック入力するフィ
ードバック回路と、前記信号反転増幅器を構成するトラ
ンジスタのバックゲートと、ソース間のバックゲート電
圧を制御する制御回路と、を含むことを特徴とする。
的に利用して、前記信号反転増幅器に含まれる前記トラ
ンジスタのソース電位とバックゲート電位とを異ならせ
ることができる。このため、前記トランジスタの閾値電
圧を制御し、発振回路の発振動作時の低消費電力化を図
ることができる。
するトランジスタとしては、電界効果トランジスタを用
いることが好ましい。
ジスタは、第1のトランジスタと、第2のトランジスタ
とを含み、前記制御回路は、前記第2のトランジスタの
バックゲート電圧を制御する構成を採用することが好ま
しい。
ーションタイプの電界効果トランジスタを用いることが
好ましい。
バックゲートを所定の電位に設定されている場合には、
前記制御回路は、前記第2のトランジスタのソースに接
続された整流素子回路と、前記整流素子回路のバイパス
回路を形成するスイッチング素子と、前記スイッチング
素子をオンオフ制御することにより、前記第2のトラン
ジスタのバックゲート電圧を、少なくとも2段階に渡り
選択的に切り替え制御する切替回路と、を含むように形
成することが好ましい。
所定の電位に設定されている場合には、前記制御回路
は、前記第2のトランジスタのバックゲートに接続され
た整流素子回路と、前記整流素子回路のバイパス回路を
形成するスイッチング素子と、前記スイッチング素子を
オンオフ制御信号を出力することにより、前記第2のト
ランジスタのバックゲート電圧を、少なくとも2段階に
渡り選択的に切り替え制御する切替回路と、を含むよう
に形成することが好ましい。
オフ制御により、前記第2のトランジスタの閾値を段階
的に選択し、発振回路の駆動を低消費電力で行うことが
できる。
は、第1の電位側と、前記第1の電位とは電位の異なる
第2の電位側に接続され、前記信号反転増幅器は、前記
第1の電位と前記第2の電位の電位差をもつ発振信号を
生成するように形成することが好ましい。
な信号振幅をもって、安定発振することができる。
による電位差は、前記信号反転増幅器の発振停止電圧の
絶対値よりも大きく設定することが好ましい。
に接続された複数の整流素子を含み、前記スイッチング
素子は、前記複数の整流素子の内の少なくとも1個の整
流素子のバイパス回路を形成する構成を採用することが
好ましい。
け、複数の整流素子のバイパス回路を形成することがよ
り好ましい。
ンオフ制御の組合せにより、整流素子による電圧降下を
多段階に選択し、前記第2のトランジスタのバックゲー
ト電圧を多段階制御することができる。従って、前記第
2のトランジスタの閾値を多段階に選択でき、発振回路
の低消費電力駆動をより効果的に行うことができる。
えばダイオード等を用いることができる。
る第1の期間と、発振回路が安定して発振動作を行う第
2の期間とで、前記第2のトランジスタのバックゲート
電圧を異なる値に制御することが好ましい。
時間が経過するまでの間を、発振回路が起動される第1
の期間として検出し、前記所与の期間経過後を、発振回
路が安定して発振動作を行う第2の期間として検出する
動作期間検出手段と、前記第2のトランジスタの閾値電
圧の絶対値が、前記第1の期間では大きく、前記第2の
期間では小さくなるように、前記バックゲート電圧を少
なくとも2段階に渡り切り替え制御する手段と、を含む
ように形成することが好ましい。
かも安定発振時には発振回路の消費電力を低減すること
ができる。
り、水晶発振回路が安定して発振している状態では、各
充放電サイクルにおいて水晶振動子に充電された電力を
完全に放電しなくても、安定した発振状態を維持するこ
とができる。これにより、回路全体の電力消費をより効
果的に低減することができる。
器に流れるショート電流が、信号反転増幅器を構成する
トランジスタのオン電流よりも大きいという条件を満た
す範囲の値となるように、前記バックゲート電圧の選択
が行なわれるとともに、前記第1の電位と前記第2の電
位による電位差が、最小の電圧とするように設定される
ことが好ましい。
振動作を行うことができる。
回路と、前記発振回路に、前記第1の電位に対する前記
第2の電位を供給する定電圧発生回路と、を含み、前記
定電圧発生回路は、一端側が前記第1の電位側に接続さ
れ、定電流を供給する定電流源と、前記第2のトランジ
スタと同一の製造条件にて形成され、かつその一端側が
前記定電流源側、他端側が定電圧出力ライン側に接続さ
れるように定電流路に設けられ、前記第2の電位の定電
圧生成用の参照電圧を出力する定電圧制御用トランジス
タと、前記参照電圧が一方の端子へ入力され、他方の端
子へ所与の基準電圧が入力されるオペアンプと、一端側
が定電圧出力ライン側に接続されるように定電流路に設
けられ、前記オペアンプの出力がゲートに入力されるこ
とにより抵抗値が制御され、前記定電圧出力ラインの電
位を、前記第2の電位の定電圧に制御する出力用トラン
ジスタと、を含むことを特徴とする。
路の出力する定電圧の温度特性を、発振回路の発振停止
電圧の温度特性と同様にすることができる。この結果、
前記定電圧の絶対値を、発振停止電圧の絶対値を上回る
という制約条件の下で小さな値に設定しても、発振回路
の発振動作を安定して行う事ができる。これにより、前
記定電圧の絶対値を小さくし、発振回路の消費電力をよ
り少なくすることができる。
より、製造工程の管理などに起因する前記信号反転増幅
器のトランジスタの閾値電圧のばらつきを、前記定電圧
制御用トランジスタにて補償することができる。従っ
て、半導体装置の歩留りを向上することができる。
振回路、又は電子回路を含むことを特徴とするまた、本
発明の電子機器は、前述した発振回路、電子回路又は半
導体装置を含み、前記発振回路の発振出力から動作基準
信号を生成することを特徴とする。
路、電子回路又は半導体装置を含み、前記発振回路の発
振出力から時計基準信号を形成することを特徴とする。
作を確保しつつ、低消費電力化を図ることができる。
を図面に基づき詳細に説明する。
説明に先立ち、消費電力の節約という観点に立って本発
明者が行った、携帯用電子機器の分析、特に腕時計に使
用される電子回路の消費電力を分析の結果を説明する。
される電子回路のうち、発振回路部分の消費電力が他の
回路部分に比べ大きな割合を占めることが確認された。
すなわち、携帯用電子機器に使用される電子回路の発振
回路部分での消費電力を節減することが、使用電池の長
寿命化を図る上で効果的であることが見出された。
ために電源電圧自体を下げると、信号反転増幅器に含ま
れるMOSFETの閾値電圧のばらつきの影響が大きく
なり、発振回路の発振動作不良という問題を引き起こす
可能性が高くなるという問題が確認された。
回路100の一例が示されている。
14と、フィードバック回路とを含んで構成される。前
記フィードバック回路は、前記水晶振動子12、抵抗R
f、位相補償用のコンデンサCD,CGを含んで構成さ
れ、信号反転増幅器14のドレイン出力を、180度位
相反転されたゲート入力として前記信号反転増幅器14
のゲートへフィードバック入力する。
界効果トランジスタ(以下PMOSFETと記す)1
6,N型電界効果トランジスタ(以下NMOSFETと
記す)18を含む。そして、前記信号反転増幅器14
は、それぞれ第1の電位側とこれよりも低い電圧の第2
の電位側に接続され、両電位の電位差により電力供給を
受け駆動される。ここで、前記第1の電位は接地電圧V
ddに設定され、第2の電位は負の定電圧Vregに設定さ
れている。
反転増幅器14に定電圧Vregを印加すると、前記信号
反転増幅器14の出力が180度位相反転されてゲート
にフィードバック入力される。これにより、信号反転増
幅器14を構成するPMOSFET16,NMOSFE
T18が交互にオンオフ駆動され、水晶発振回路10の
発振出力が次第に増加し、ついには水晶振動子12が安
定した発振動作を行なうようになる。
ET16,NMOSFET18が交互にオンオフ駆動さ
れる。この際、従来の回路では、前記PMOSFET1
6がオン駆動されると、水晶振動子12に充電されたエ
ネルギーのほとんどがそのまま放電されてしまう。従っ
て、次の充電サイクルにおいて、水晶振動子12をはじ
めから充電しなければならない。
振している状態では、各充放電サイクルにおいて水晶振
動子12に充電された電力を完全に放電しなくても、安
定した発振状態を維持することができる。しかし、従来
の回路では、各充放電サイクルにおいて、水晶振動子1
2の充電電力をそのまま放電し、再度充電するというサ
イクルを繰り返していた。
増加させる大きな要因となっていたことを見いだした。
給する定電圧Vregと、発振回路10の発振停止電圧Vs
toの各温度特性が異なることが、発振回路10の低消費
電力化を妨げる大きな要因であることを見いだした。
電圧をVthn,前記PMOSFET16の閾値電圧をVt
hpとすると、図14に示す水晶発振回路10の発振停止
電圧の絶対値|Vsto|は、次式で表わすことができる。 |Vsto|=K・(|Vthp|+Vthn) ・・・(1) 前記定数Kは0.8〜0.9である。前記式(1)から
明らかなように、発振停止電圧Vstoは、前記NMOS
FET18の閾値電圧Vthn,前記PMOSFET16
の閾値電圧Vthpに依存する。
110と、オペアンプ112と、定電圧制御用NMOS
FET114と,出力用NMOSFET116とを含ん
で構成されている。
電位Vdd側に接続され、他端が電源Vss側に接続された
定電流路150に設けられ、常に所定の定電流IDを定
電流路150に供給する。この定電流路150には、前
記NMOSFET114、116が直列に接続されてい
る。
は、前記定電流源110と、定電圧の信号出力ライン1
02の間に位置して設けられている。そして、前記定電
圧制御用NMOSFET114は、そのゲートがドレイ
ンと短絡され、信号ライン101に向けて定電圧生成用
の参照電圧を出力する。
下+と記す)入力端子に前記信号ライン101を介して
前記参照電圧が入力され、そのマイナス(以下−と記
す)入力端子には所定の基準電圧Vrefが入力される。
そして、このオペアンプ112は、その差電圧を増幅出
力する。
記信号出力ライン102と、電源電圧Vssとの間に位置
して設けられている。そして、このNMOSFET11
6は、そのゲートに前記オペアンプ112の出力が入力
されることにより、その抵抗値が制御される。これによ
り、前記出力信号ライン102の電位が、第2の基準電
位をもつ定電圧Vregにフィードバック制御される。
は、前記定電流源110からの定電流IDが供給されて
いる。従って、前記信号線101と出力ライン102と
の間には、前記定電圧制御用NMOSFET114の閾
値電圧Vthn11に依存したαVthn11の電位差が生じ
る。よって、前記出力ライン102と接地電位Vddの間
には、α(Vref+Vthn11)の電位差が生じる。
力電圧Vregは、前記基準電圧Vrefと、定電圧制御用N
MOSFET114の閾値電圧Vthn11の影響を受け
ることが理解される。すなわち、定電圧|Vreg|は電圧
(Vref+Vthn11)に比例する。従って、従来の構成
の水晶発振回路10は、電圧(Vreg+Vthn11)に依
存した定電圧Vregを電源として用い、動作することに
なる。
は、その製造工程である半導体製造工程において、前記
定電圧制御用NMOSFET114の閾値電圧Vthn1
1の値がばらつくことが多い。従来の回路では、このば
らつきにより、例えば、前記閾値電圧Vthn11が大き
くなった場合でも、ライン102から出力される定電圧
|Vreg|も同時に大きくなる。このため、定電圧Vregと
発振停止電圧Vstoの間には常に|Vreg|>|Vsto|の関
係が保たれる。従って、従来の回路では、発振回路10
の発振動作が確保され、ICの歩留りを向上できるとい
う利点があった。
のためには、発振動作確保(|Vreg|>|Vsto|)という
条件を満足しつつ、定電圧|Vreg|をできるだけ下げる
必要がある。しかし、定電圧|Vreg|を下げるために、
定電流源110から供給される定電流IDを少なくする
と、生成される定電圧Vregが、温度変化による前記定
電流の変動により大きく変化してしまうという問題が発
生する。
する。
御用NMOSFET114を動作させる定電流源110
の電流値IDには、温度依存性がある。すなわち、前記
定電流源110が、例えば、デプリーションタイプのP
MOSFETを用いて構成されている場合、定電流ID
は次式で表わすことができる。ここで、前記定電流源を
構成するデプリーションPMOSFETの電流増幅率を
βとし、その閾値電圧の絶対値を|Vth|とし、ゲート−
ソース間電圧をVGSとする。 ID=(1/2)・β・(VGS−|Vth|)2 ・・・ (2) 前記PMOSFETは、定電流を形成するためにゲート
及びソース間が短絡されているので、前記VGSは0Vと
なる。この条件を式(2)に代入すると、次式が得られ
る。 ID=(1/2)・β・(−Vth)2 ・・・ (3) 式(3)に示されるように、定電流IDは、電源電圧Vs
sには依存しない。しかし、定電流IDは、温度依存性の
ある電流増幅率βと、閾値電圧Vthの二乗とに比例す
る。従って、定電流IDの値も、温度変化によって変動
することが理解されよう。
まれるNMOSFET114の温度特性を示す。同図に
おいて、縦軸は前記定電流源110が供給する定電流I
D、横軸はMOSFET114のゲート・ソース間電圧
VGSを表わす。ここでは3種類の曲線A〜Cが示されて
いる。曲線Aは、前記NMOSFET114の閾値電圧
Vthn11が低い場合、曲線Cは、前記閾値電圧Vthn1
1が高い場合、曲線Bは、前記閾値電圧Vthn11がA
とCとの中間である場合の特性曲線を示している。つま
り、これらの特性曲線からも分かるように、定電圧制御
用NMOSFET114のVGSは、前記定電流源110
が供給する定電流IDの変動によって変化する。
における定電流IDと、前記NMOSFET114の閾
値電圧Vthn11と、前記基準電圧Vrefの夫々の温
度変化の影響を受けて変動する。
(1)に依存しているので、NMOSFET18の閾値
電圧Vthn,PMOSFET16の閾値電圧Vthpの温度
変化の影響を受けて変動する。
定電流IDの変化量と、電圧(Vref+Vthn11)の変
化量に依存する。これに対し、発振停止電圧Vstoの温
度特性は、閾値電圧(|Vthp|+Vthn)の変化量に依存
する。従って、定電圧発生回路100の出力する定電圧
Vregと、発振回路10の発振停止電圧Vstoの各温度特
性(温度係数)は異なることが理解されよう。
Vstoの温度特性が異なる場合の一例が示されている。
ここでは、定電圧|Vreg|と発振停止電圧|Vsto|の温度
との関係が示されている。同図において、横軸は温度
T、縦軸は定電圧Vreg,発振停止電圧Vstoの各電圧V
を夫々示す。
は、図16で示す動作保証温度範囲での最も高い温度t
aにおいても、|Vreg|>|Vsto|の条件を確保しなけれ
ばならない。ここで、前記温度taは、例えば、腕時計
の公知の耐熱試験のための上限温度である。
regとVstoの温度勾配が異なることから、動作保
証温度範囲での最も低い温度tbにおいては、定電圧|
Vreg|が必要以上に大きくなることが避けられず、この
結果、無駄な電力を消費してしまうという問題が発生す
る。
おいては、定電圧Vregと発振停止電圧Vstoの温度勾配
の差が大きいため、高温側(あるいは低温側)の発振動
作を保証するために、前記|Vreg|>|Vsto|を条件を常
に成立させと、低温側(あるいは高温側)での|Vreg|
が、発振動作を保証する電圧に対し比較的大きな値とな
ってしまい、結果として、電力を無駄に消費してしま
う。
費電力を低減するためには、定電圧Vregと発振停止電
圧Vstoとに同様な温度特性を持たせることが有効であ
ることを見いだした。
電源電圧自体を下げることが有効である。
転増幅器14に含まれるMOSFET16,18の閾値
電圧のばらつきの影響が大きくなり、発振回路10の発
振動作不良という問題を引き起こす可能性が高くなる。
電圧Vssに対する、MOSFET16,18の閾値電圧
Vthの割合が大きくなってしまうため、MOSFETの
動作マージンの確保が困難となる。従って、半導体装置
の製造工程において、MOSFETを形成する際の不純
物打ち込みに微小な誤差が生ずると、これによって引き
起こされる閾値電圧のばらつきにより、製品の歩留りが
低下してしまう可能性があった。
微小な誤差によって引き起こされる閾値電圧のばらつき
があっても、発振動作不良の少ない発振回路10を開発
することにより、消費電力をより低減することが可能と
なることに着目した。
明の実施の形態を説明する。
態に係る水晶発振回路の一例が示されている。尚、前記
図14に示す回路と対応する部材には、同一符号を付
し、その説明は省略する。
と、フィードバック回路とを含んで構成される。
と、これより低い第2の電位側に接続され、両電位の電
位差により電力供給を受け駆動されるように構成されて
いる。ここで、前記第1の電位はアース電位Vdd、第2
の電位は前述した定電圧発生回路100から供給される
負の電源電位Vregに設定されている。
T16と、NMOSFET18とを含んで構成される。
前記PMOSFET16は、そのソース、ドレインがア
ース(Vdd)、出力端子11にそれぞれ接続され、その
ゲートにはフィードバック信号が入力されている。
が出力端子11(ここではFET16のドレイン)に接
続され、そのソースが、以下に詳述する制御回路200
に接続されている。さらに、このNMOSFET18の
ゲートには、フィードバック回路から供給されるフィー
ドバック信号が入力されている。
器14を構成するFETのバックゲートと、ソースとの
間のバックゲート電圧を制御する制御回路200を設け
たことにある。
器14を構成する一対のMOSFET16、18のう
ち、一方のFET18のバックゲート電圧を制御するよ
うに構成されている。
となるNMOSFET18は、そのバックゲートに、前
記定電圧発生回路100から供給される定電圧Vregが
印加されるように構成されている。
T18のソースの電位を多段階に切換制御することによ
り、このFET18のソースとバックゲート間の電位
を、バックゲート電圧として制御する。この制御によ
り、MOSFET18の閾値電圧Vthnは、多段階に渡
り切換制御されることになり、この結果、発振回路10
の発振駆動時における電力消費を節減することが可能と
なる。
る、基板バイアス効果について説明する。
信号反転増幅器14を構成するNMOSFET18の閾
値電圧Vthnを制御する。
NMOSFET18のソース電位とバックゲート電位と
の差として表されるバックゲート電圧を、0に近い低い
値に設定する。これにより、前記NMOSFET18の
閾値電圧Vthnが低く設定された状態で、発振回路10
は発振動作を開始する。
は、前記制御回路200にて前記NMOSFET18の
バックゲート電圧を高く制御する。これにより、発振回
路10は、前記NMOSFET18の閾値電圧Vthnが
高く設定された状態で発振動作を行う。
ート電位の電位差であるバックゲート電圧を制御する
と、MOSFET18の閾値電圧Vthnが変化し、サブ
スレッショルド領域におけるゲート・ソース間電圧に対
するドレイン・ソース間電流特性が変化する。
てバックゲートの電位を同電位にすると、前記NMOS
FETの閾値電圧が低下すると共にオフ電流が増加す
る。又、ソースに対して、バックゲートの電位を異なら
せると、前記NMOSFETの閾値電圧が上昇すると共
にオフ電流が減少する。
ば、ソースに対してバックゲートの電位を同電位とする
と、PMOSFETの閾値電圧の絶対値が低下すると共
にオフ電流の絶対値が増加する。又、ソースに対してバ
ックゲートの電位を異ならせると、PMOSFETの閾
値電圧の絶対値が上昇すると共にオフ電流の絶対値が減
少する。
の閾値電圧の絶対値を低くして、サブスレッショルド領
域特性となる様に形成する。すなわち、ソースとバック
ゲートとを同電位とすることによって、MOSFETの
閾値電圧の絶対値を低下させ、且つドレイン−ソース間
に電流を多く流れるようにする。これにより、MOSF
ETのスイッチ制御を高速化させると共にドライブ能力
を向上させ、半導体装置の高速動作が可能となる。
を印加することによって、MOSFETの閾値電圧の絶
対値を高くし、且つオフ電流の絶対値を非常に小さくす
るすることができる。また更に、MOSFETの閾値電
圧の絶対値が高い状態へと特性を変化させると、スタン
バイ電流を非常に小さくすることができ、半導体装置の
低消費電力化が可能となる。
て、次式(4)が挙げられる。式(4)は、エンハンス
メント型のMOSFETについて、閾値電圧の絶対値の
上昇分について表わしたものである。ここで、式(4)
中のKは定数,φfは基板のフェルミ電位,C0はゲー
ト容量,VBGはバックゲート・ソース間の電位差(バッ
クゲート電圧)を示している。この式(4)によれば、
バックゲート電圧VBGが高くなるほど閾値電圧も上昇す
ることが分かる。 {K・(2φf+VBG)}1/2・1/C0 ・・・ (4)
18と接続される整流素子回路202と、前記整流素子
回路202のバイパス回路204とを含み、前記バイパ
ス回路204に設けられたスイッチング素子としての制
御用NMOSFET210をオン・オフすることによ
り、前記トランジスタ18のバックゲート電圧を少なく
とも2段階にわたり選択的に設定するように構成されて
いる。
8のソースと、定電圧Vregを供給するライン102と
の間に順方向に設けられたダイオード212を含んで構
成される。また、前記バイパス回路204は、前記ダイ
オード212と並列に接続された制御用NMOSFET
210を含んで構成される。このFET210は、その
ゲートに選択信号SEL1が入力され、選択的にオンオ
フ制御されるように構成されている。
動作タイミングチャートが示されている。
レベルの選択信号SEL1が出力され、制御用NMOS
FET210がオンする。これにより、制御対象となる
FET18のソースは、出力ライン102と短絡され
る。この結果、FET18のソース、バックゲート間の
電位差がゼロ、すなわちバックゲート電圧がゼロに制御
される。
FET18は、その閾値電圧Vthnが小さく設定され、
オフリーク電流が増加するため、そのソース・ドレイン
間に電流が多く流れるとともに、発振開始電圧の絶対値
|Vsta|が低くなる。このため、前記信号反転増幅器
14は、その発振動作を容易に開始し、安定した発振状
態まで速やかに立ち上がることになる。
安定すると、前記選択信号SEL1がLレベルに切換制
御される。これにより、FET210がオフされるた
め、FET18のソースはダイオード212を介してラ
イン102と接続されることになる。
反転増幅器14に流れる電流は、前記FET18のソー
スから、前記ダイオード212を介して、ライン102
に向かって流れる。前記電流がダイオード212を通過
する際、FET18のソース電位は、ダイオード212
の順方向電圧降下Vf分だけ絶対値で低下する。この結
果、前記NMOSFET18は、その閾値電圧Vthnが
高く設定され、オフ電流が減少する。すなわち、前記ダ
イオード212の順方向電圧降下Vfの影響を受け、前
記NMOSFET18のソース及びバックゲート間に印
加される電圧の電位差は、前記ダイオード212の順方
向降下電圧Vfとなる。この結果、バックゲート電圧が
上昇し、FET18の閾値電圧Vthnが高く設定され、
この結果FET18におけるオフリーク電流が減少し、
ソース・ドレイン間電流を低減されることになる。これ
により、水晶振動子に蓄積されたエネルギーの放電が効
果的に抑制され、少ない消費電力で発振回路10を安定
して発振させることができる。
回路10への電源投入時には、前記信号反転増幅器14
における発振開始電圧の絶対値|Vsta|を低下させて発
振動作を容易に開始でき、安定発振動作が開始されてか
らは、水晶振動子12に蓄積されたエネルギーを効率良
く使用して低消費電力で発振動作を継続させることがで
きる。
について説明する。
ク、図2Bにはそのタイミングチャートが示されてい
る。
0、クロックタイマーセット回路320、電源投入検出
回路330を含む。
サC1,抵抗R1,CMOS信号反転増幅器306によ
り構成されている。
に接続され、その両端には接地電圧Vdd、電源電圧Vss
が印加されている。
VSS、及びVregが投入されると、水晶発振回路10及
び切換回路300が起動される。この電源投入と同時
に、電源投入検出回路330では、接地電位Vdd側から
コンデンサーC1、抵抗R1を介して電源電位Vss側に
向かって電流が流れる。すなわち、電源投入直後は、接
地電位Vddであったライン105の電位は、コンデンサ
ーC1の充電が進むにつれ、徐々に低下し、電源Vssの
電位に近づく。
入直後にはライン106からVSSの電位の電源電圧投入
検出信号を出力し、ライン105の電位が所定基準値を
下回ると、ライン106の出力電位をVSSから接地電位
Vddへ切り換えて出力する。
は、ライン106を介してVssの電位の電源投入検出開
始信号が入力されることによりセットされる。そして、
Hレベルの選択信号SEL1を、発振回路10のFET
210のゲートへ向け出力する。
号反転増幅器14を構成するFET18のバックゲート
電圧がゼロに設定される。このため、前述したように発
振回路10は、安定した発振状態まで速やかに立ち上が
ることになる。
動作を開始すると、その出力端子11から出力される発
振出力は分周回路310に入力される。この時、発振回
路10の発振出力の周波数が、例えば32kHzである
と仮定すると、分周回路310はこのクロック信号を所
定の周波数、例えば1Hzに分周し、その分周出力をク
ロックタイマセット320へ出力する。
したように信号ライン106からVSSの電位の信号が入
力された時点でセットされており、分周回路310から
出力される分周出力を受け入れ可能な状態に制御されて
いる。従って、分周回路310から、1Hzの周波数で
分周したクロック信号が入力されると、このクロックタ
イマセット回路310は、この分周クロック信号をカウ
ントしていき、そのカウント値が所定値に達した時点
で、選択信号SEL1のレベルをHレベルからLレベル
に切換制御する。
その制御回路200に含まれるFET210はオフ制御
され、FET18のソース及びバックゲート間に前述し
たVfのバックゲート電圧が印加される。これにより前
述したように、FET18の閾値電圧が高く設定される
ことになるため、発振回路10は、低消費電力型の安定
発振状態に切換制御されることになる。
れ、図3Bにはその動作タイミングチャートが示されて
いる。この変形例に係る発振回路10は、制御回路10
と、NMOSFET18との接続関係を変更した点に特
徴がある。
を、定電圧Vregが供給されるライン102に接続して
いる。
子回路202及びバイパス回路204を、前記FET1
8のバックゲートと、電源電位VSSとの間に接続してい
る。なお、ここで使用される電源電位VSSはマイナスの
電位であり、その絶対値|VSS|は、前記定電圧の絶対
値|Vreg|よりも大きな値に設定されている。
のゲートに選択信号SEL2を印加することにより、こ
のFET210を選択的にオン・オフし、FET18の
バックゲート電位を多段階に切換制御する。これによ
り、前記実施例1と同様な作用効果を奏することができ
る。
ては、図2Aで示す回路で生成される選択信号SEL1
を、更に信号反転増幅器を用いて反転出力したものを用
いればよい。
セット回路320によりクロック信号をカウントするこ
とにより、水晶発振回路10の安定発振開始を検出し、
選択信号の電圧レベルを切り換える場合を例にとり説明
した。しかし、このクロックタイマーセット回路320
を設けずに、前記電源投入検出回路330により選択信
号の電圧レベルを切り換えるようにしてもよい。例え
ば、電源投入検出回路330のコンデンサC1および抵
抗R1の大きさを調整し、安定発振開始までの時間を確
保する時定数を得るように、前記電源投入検出回路33
0を構成すればよい。
含まれる一方のFET18の閾値電圧を制御する場合を
例に取り説明したが、本発明はこれに限らず、他方のF
ET16のバックゲート電圧を制御することにより、同
様にして閾値電圧を制御する構成を採用しても良い。
にかかる水晶発振回路10が示されている。尚、前記図
1,3,14に示す回路と対応する部材には、同一符号
を付し、その説明は省略する。
反転増幅器14を構成するNMOSFET18の閾値電
圧Vthnを3段階以上にわたり切換制御可能としたこと
にある。
続された2個のダイオード214、212を含む整流素
子回路202と、前記ダイオード214、212の直列
接続回路に対するバイパス回路204−1と、一方のダ
イオード212に対するバイパス回路204−2とを含
んで構成される。各バイパス回路204−1、204−
2は、それぞれ制御用NMOSFET216、210を
用いてオンオフ制御される。
るNMOSFET18は、そのバックゲートが定電圧V
regの供給ライン102に接続され、そのソースが整流
素子回路202のアノード側端部と、バイパス回路20
4−1の一端側に接続されている。
よび前記各バイパス回路204−1、204−2の他端
側は、ライン102に接続されている。
するトランジスタ216、210の各ゲートには、選択
信号SEL20,SEL10がそれぞれ印加されてい
る。
NMOSFET210、216のオンオフ制御を所定の
組合せとして行うことにより、NMOSFET18のソ
ース電位、すなわちバックゲート電位を三段階以上にわ
たり切換制御することができる。
フ制御することにより、接地電位Vdd側から信号反転増
幅器14を介して電源ライン102側へ流れる電流は、
ダイオード214、212を通過し、ダイオード2個分
の順方向電圧降下2Vfが発生する。従って、このとき
には、FET18には2Vfの値のバックゲート電圧が
印加される。
6がオフされると、前述した電流はダイオード214、
バイパス回路204−2を介して電源ライン102へ流
れる。このため、制御回路200内での電圧降下はダイ
オード214での電圧降下Vfだけとなる。従って、F
ET18のバックゲート電圧はVfに制御される。
10をオフすると、前述した電流は全てバイパス回路2
04−1を介して電源ライン102へ流れるため、制御
回路200での電圧降下はほぼ0となる。従って、この
場合には、FET18のバックゲート電圧は0となる。
制御回路200へ供給される選択信号SEL10、SE
L20を制御することにより、NMOSFET18のバ
ックゲート電圧を、0、Vf、2Vfの三種類の電圧の
中から任意に選択することができ、これにより前記FE
T18の閾値を三段階にわたり選択的に制御し、発振回
路10の最適な駆動を実現することができる。
EL10、SEL20を供給するための切替回路300
の一例が示され、図7Bにはそのタイミングチャートが
示されている。なお前述した回路と対応する部材には同
一号を付しその説明は省略する。
択切替を行うため、本実施例の切替回路300は、選択
信号SEL10,SEL20を出力する論理回路350
を含んで構成されている。
セット回路320と、図4,図8に示すように構成され
た水晶発振回路10との間に設けられている。そしてこ
の論理回路350は、前記クロックタイマーセット回路
320の出力信号を論理演算することにより選択信号S
EL10,SEL20を生成し、これらの選択信号SE
L10,SEL20を信号ライン103,104を介し
て、図4,図8に示す水晶発振回路10の前記制御用N
MOSFET210,216のゲートに夫々入力する。
0を共にHレベルとし、安定発振動作開始後にSEL1
0,SEL20を共にLレベルとすればよい。
は、バックゲート電圧を前述したように、3種類の中か
ら選択することができる。このように、バックゲート電
圧の選択肢が増えるため、実施例1と比較して、IC製
造上の特性のばらつきに対して、より柔軟に対処するこ
とができる。例えば、製造上のばらつきにより、閾値電
圧が変動することが考えられるが、その場合も前記閾値
電圧と対応させて、最適なバックゲート電圧を選択する
ことができる。
明する。
regの値と、信号反転増幅器14に流れるショート電流
Isを測定する。そしてし、この測定値に基づき、安定
発振時におけるバックゲート電圧の選択を行う。
ョート電流Isの測定方法が示され、図6には、発振回
路10の発振停止電圧と、ショート電流Isとの関係が
示されている。この図6に示す関係は、定電圧発生回路
100として図4に示す回路を使用した場合を例に取り
求められている。
sは、図5に示すように、FET16、18の共通ゲー
トと共通ドレインをショートさせた状態で、信号反転増
幅器14に接地電位Vddと、定電位Vregの電位差をも
つ電圧を印加したときに流れるVdd−Vreg間の電流を
測定することにより求められる。
ためには、信号反転増幅器14へ供給する定電圧Vreg
の絶対値を、発振回路10の発振停止電圧Vstoの絶対
値より大きな値とするという条件を満たしつつ、かつ前
述した定電圧Vregの絶対値を出来るだけ小さくすると
いう条件を満たす必要がある。
水晶発振回路10へ印加する定電圧Vregの値は、FE
T16の電圧がオン電圧以上の値となるようにショート
電流Isが供給でき、しかもこの定電圧Vregの絶対値
が必要最低限の値となるように設定する必要がある。
NMOSFET114に依存している。
FET18のオン電圧以下、つまりFET18の閾値電
圧Vthn以下の値を選択する必要がある。
示す領域1の範囲内でショート電流Isおよび発振停止
電圧|Vsto|を設定する必要がある。一方、この条件を
満たしつつ、近年の電源の定電圧化に対応できる、信号
反転増幅器14を実現できるバックゲート電圧を選択す
るためには、信号反転増幅器14がMOSFETのオン
オフ動作が補償される範囲で安定発振し、しかも最も少
ないショート電流Isを信号反転増幅器14に流すこと
ができるように、バックゲート電圧を選択することが必
要となる。
定結果に従って、この条件を満たす前記NMOSFET
18の最適なバックゲート電圧を、前記0,Vf,2V
fの中から選択することで、水晶発振回路10の低消費
電力化を実現することができる。
Cの検査工程において、水晶発振子12が基板へ実装さ
れる前に、特に図示しないテスト回路および前記テスト
回路と接続されたテスト用パッドPを使用して、信号反
転増幅器14に含まれるNMOSFET18へ前記各バ
ックゲート電圧を供給することにより行われる。このと
き、前記信号反転増幅器14に流れるショート電流Is
を測定する。この測定結果に基づき、FET18のオン
オフ動作が補償される範囲でかつ最も低いショート電流
Isが流れるバックゲート電圧を特定する。
う。夫々のICチップ内に設けられたテスト回路および
テスト用パッドを使用して、それぞれのICチップにつ
いて前記ショート電流の測定が行なわれる。このとき、
前記テストは、信号反転増幅器14および制御回路20
0のみをアクティブとし、他の素子は非アクティブ状態
にして行なわれる。
号の数およびテスト回路の論理に応じて、1つまたは複
数設けられる。前記テスト回路には、前記テスト用パッ
ドPへの入力信号の電圧レベルの組み合わせによって、
前記選択信号SEL10,SEL20の出力電圧レベル
が組み合わされ、前記3種類のバックゲート電圧が選択
される。そして、ショート電流Isの測定は、前記各選
択信号SEL10,SEL20が、異なる電圧レベルの
組み合として入力された状態で行なわれる。なお、前記
出力ライン102と接続されたモニタ用パッドMPを利
用して、定電圧Vregを印加することにより、前記信号
反転増幅器14に接地電圧Vddと、定電圧Vregを印加
する。
0,Vf,2Vfのうちの最適なバックゲート電圧を特
定し、それと対応する選択信号SEL10,SEL20
の信号レベルを特定する。
は、この特定されたレベルの選択信号SEL10,SE
L20を出力する。
定発振時より小さなバックゲート電圧をFET18に印
可するようにレベル設定された選択信号SEL10,S
EL20を出力する。
前記NMOSFET18のバックゲート電圧を制御する
ためのダイオードを2個として説明したが、本発明はこ
れに限定されるものではなく、3個以上のダイオード等
の整流素子を直列接続して整流素子回路202を形成し
てもよい。
例に係る発振回路10は、FET18のソースを、定電
圧Vregが供給されるライン102と接続している。
18のバックゲートに接続すると共に、他端側を電源V
ssの供給ライン側に接続する。
を選択的にオンオフすることにより、FET18のバッ
クゲート電位を多段階に切替制御する。
効果を奏することができる。
1,2に示す信号反転増幅器14に含まれるFET18
のバックゲート制御特性が示されている。同図におい
て、横軸は時間を表しており、縦軸はFET18のゲー
ト波形、ドレイン波形をそれぞれ表している。
器14のFET18に供給された場合を想定すると、こ
の水晶発振回路10は、信号反転増幅器14の最適な駆
動能力でゲート入力を増幅出力する。このとき、ゲート
入力に対し、FET18のドレイン出力は位相が180
度反転される。
し、発振周波数成分だけを選択的に出力する、高調波発
振防止用のフィルターとして機能する。抵抗Rf,ドレ
イン容量CD,水晶振動子12,ゲート容量CGを含むフ
ィードバック回路は、ドレイン波形の位相を180度反
転させるように機能する。
路10の信号反転増幅器14は、バックゲート電圧によ
りFET18の閾値電圧が最適に制御された状態で、発
振動作を行うことが確認された。前記実施例1,2に示
す発振回路10は、低消費電力を実現できるばかりでな
く、安定した発振出力特性を得ることができることが確
認された。
振回路10に用いられる定電圧発生回路100の好適な
実施例が示されている。尚、前記図1,3,4,8,1
4に示す回路と対応する部材には、同一符号を付し、そ
の説明は省略する。
に含まれる定電圧制御用NMOSFET114と、前記
信号反転増幅器14に含まれるNMOSFET18とを
同一の製造条件にて形成したことにある。これにより、
定電圧制御用NMOSFET114の閾値電圧Vthn1
1と、前記NMOSFET18の閾値電圧Vthnとは設
計上同一の値となる。
T114、NMOSFET18を形成する際の不純物打
ち込み時に、前記不純物濃度を制御することにより両F
ET114、18を同一の製造条件にて形成することが
できる。
Vthn11)に依存し、発振停止電圧の絶対値|Vsto|の
温度係数は|Vthp|+Vthnに依存する。本実施例では、
前述したように、前記閾値電圧Vthn11は閾値電圧Vt
hnと強い相関を持つため、前記第1の定電圧Vregの温
度係数は(Vref+X・Vthn)(但しXは係数)と表わ
すことができる。従って、前記第1の定電圧Vregと、
前記発振停止電圧の絶対値|Vsto|の温度特性を同一に
することができる。
をもつ負の第1の定電圧Vregを前記NMOSFET1
8のソースに供給する。このNMOSFET18は、そ
のバックゲートに、その絶対値が前記第1の定電圧Vre
gの絶対値よりも大きい負の第2の定電圧Vss(|Vss|
>|Vreg|)が供給されることにより、その閾値電圧Vt
hnが制御されるように構成されている。これにより、前
記定電圧制御用NMOSFET114の閾値電圧Vthn
11と、前記NMOSFET18の閾値電圧Vthnとの
ばらつきを相殺することができる。
電圧Vthnは、NMOSFET18のソースに印加され
る電圧と、バックゲートに印加される電圧に依存する。
ここで、NMOSFET18のバックゲート電圧V
BGは、式(5)のようになる。 VBG=|Vss|−|Vreg| ・・・ (5) 前述したように、|Vreg|=|Vref|+Vthn11である
ために、前記式(5)を書き替えると、式(6)のよう
になる。 VBG=|Vss|−|Vref|−Vthn11 ・・・ (6) 従って、前記定電圧制御用NMOSFET114の閾値
電圧Vthn11の変動が、前記NMOSFET18のバ
ックゲート電圧VBGに影響を与え、この影響により前記
NMOSFET18の閾値電圧Vthnも変動することが
理解される。
電圧制御用NMOSFET114は同一の製造条件にて
形成されたNMOSFETである。このために、前記定
電圧制御用NMOSFET114の閾値電圧Vthn11
を制御することで、前記NMOSFET18の閾値電圧
Vthnのばらつきをキャンセルすることができる。例え
ば、前記定電圧制御用NMOSFET114の閾値電圧
Vthn11が高い場合には、前記バックゲート電圧VBG
の上昇が小さくなるため、前記NMOSFET18の閾
値電圧Vthnが低くなる。前記定電圧制御用NMOSF
ET114の閾値電圧Vthn11が低い場合には、前記
バックゲート電圧VBGの上昇が大きくなるため、前記N
MOSFET18の閾値電圧Vthnが高くなる。
比較例は、前記NMOSFET18のソースをバックゲ
ートと同電位とした場合と、本実施例のようにソース電
位とバックゲート電位とを異なる電位とした場合に、製
造上どの程度NMOSFET18の閾値電圧が変動する
かを表している。すなわち、比較例として、基板バイア
ス効果を適用した例と、基板バイアス効果を適用してい
ない例が示されている。図11において、横軸は定電圧
制御用NMOSFET114の閾値電圧Vthn11、縦
軸は信号反転増幅器14に含まれるNMOSFET18
の閾値電圧Vthnを表わしている。
効果を適用していない比較例(図14の回路におけるN
MOSFET18と、定電圧制御用NMOSFET11
4との関係)が示されている。実線Bは、図10の回路
におけるNMOSFET18と定電圧制御用NMOSF
ET114との関係が示されている。
を用いていない場合には、NMOSFET18の閾値電
圧Vthnは、製造工程による不純物打ち込み時の製造ば
らつきに準じて変動している。
Bにおいては、MOSの製造工程において、ばらついた
閾値電圧を補正することができる。このため、前記NM
OSFET18における閾値電圧Vthnのばらつきが少
なくなり、特性の安定した発振回路10が得られる。
圧発生回路100によれば、素子数をさほど増加させる
ことなく、IC製造時における閾値電圧のばらつきを自
動的に相殺し、安定した発振動作を行う発振回路10を
実現できる。
示す発振回路10にかえ、図1A,図2A,図3A,図
4,図8に示す発振回路10を用いても、同様な作用効
果を奏することができることは言うまでもない。
れる電子回路の一例が示されている。
している。使用者が腕時計を装着し腕を動かすと、発電
機構の回転錘が回転し、そのときの運動エネルギーによ
り発電ロータが高速回転され、発電ステータス側に設け
られた発電コイル400から交流電圧が出力される。
され、二次電池402を充電する。この二次電池402
は、昇圧回路406および補助コンデンサ408と共に
主電源を構成する。
電圧に満たないときには、昇圧回路406により二次電
池402の電圧を時計駆動可能な高電圧に変換し、補助
コンデンサ408に蓄電する。そして、この補助コンデ
ンサ408の電圧を電源として時計回路440が動作す
る。
施例に記載された発振回路10と定電圧発生回路100
を含む半導体装置として構成されている。この半導体装
置は、端子を介して接続された水晶振動子12を用い
て、予め設定された発振周波数、ここで32768Hz
の周波数の発振出力を生成し、この発振出力を分周し、
一秒ごとに極性の異なる駆動パルスを出力する。この駆
動パルスは、時計回路440に接続されたステップモー
タの駆動コイル422へ入力される。これにより、図示
しないステップモータは、駆動パルスが通電されるごと
にロータを回転駆動し、図示しない時計の秒針、分針、
時針を駆動し、時刻を表示板にアナログ表示することに
なる。
述した主電源から供給される電圧Vssにより駆動される
電源電圧回路部420と、この電源電圧からこの値より
も低い所定の一定電圧Vregを生成する定電圧発生回路
100と、この定電圧Vregにより駆動される定電圧動
作回路部410とを含んで構成される図13には、前記
時計回路440のより詳細な機能ブロック図が示されて
いる。
た水晶振動子12を一部に含んで構成された水晶発振回
路10と、波形整形回路409と、高周波分周回路41
1とを含んで構成される。
タ412と、中低周波分周回路414と、その他の回路
416とを含んで構成される。なお、本実施例の時計回
路440では、前記電源電圧回路部420と、定電圧発
生回路100とは、主電源から供給される電圧により駆
動される電源電圧動作回路部430を構成している。
を用いて基準周波数fs=32768Hzの正弦波出力
を波形整形ゲート409に出力する。
力を矩形波に整形した後、高周波分周回路411へ出力
する。
32768Hzを2048Hzまで分周し、その分周出
力をレベルシフタ412を介して中低周波数分周回路4
14へ出力する。
8Hzまで分周された信号を、さらに1Hzまで分周
し、その他の回路416へ入力する。
信号に同期してコイルを通電駆動するドライバ回路を含
んで構成され、この1Hzの分周信号に同期して時計用
駆動用ステップモータを駆動する。
供給される電源電圧Vssにより回路全体が駆動される電
源電圧動作回路部410以外に、これにより低い定電圧
Vregで駆動される定電圧動作回路部430を設けたの
は以下の理由による。
間安定した動作を確保するために、その消費電力を低減
することが必要となる。
回路の容量に比例し、さらに供給電源電圧の二乗に比例
して増大する。
全体の消費電力を低減するためには、回路各部に供給す
る電源電圧を低い値、例えばVregに設定すれば良い。
この定電圧発生回路100は、前記水晶発振回路10の
発振動作を補償する範囲で最小の定電圧Vregを形成す
ることができる。
回路は、信号周波数が高い水晶発振回路10、波形整形
回路409、高周波分周回路411と、それ以外の回路
410とに大別することができる。この信号の周波数
は、前述したように回路の消費電力と比例関係がある。
は、主電源から供給される電源電圧Vssから、それより
低い定電圧Vregを生成し、これを高周波信号を扱う回
路部410へ供給している。このように、前記高周波信
号を扱う回路410に対して供給する駆動電圧を低くす
ることにより、定電圧発生回路100の負担をさほど増
加させることなく、時計回路全体の消費電力を効果的に
低減することができる。
よびこれを含む電子回路は、前記実施例のいずれかに記
載の水晶発振回路10、それと接続された定電圧発生回
路100を含んでいる。このために、製造ばらつきによ
らず、信号反転増幅器の動作マージンを確保しつつ、最
小の定電圧を前記水晶発振回路10に供給することがで
きるため、電子回路、時計回路の低消費電力化が図れ
る。従って、前述したような、携帯用の電子機器または
時計において、発振動作を安定して行なうことができる
だけでなく、使用電池の長寿命化を図ることができ、携
帯用電子機器または時計の使い勝手を向上することがで
きる。
された時計または携帯用電子機器においても、製造上の
MOSFETのばらつきが生じても、動作マージンが確
保できる。更に、リチウムイオンにより構成される2次
電池を電源とした充電式腕時計においても、製造上のM
OSのばらつきが生じても、動作マージンが確保できる
と共に、充電時間を短縮化することが可能となる。
概略図およびそのタイミングチャートである。
図およびそのタイミングチャートである。
概略図およびそのタイミングチャートである。
る。
電流を測定する方法の説明である。
を示すグラフである。
図およびそのタイミングチャートである。
図である。
波形と、ドレイン波形を示す概略図である。
る。
ゲートと同電位としたデータと、ソース電位とバックゲ
ート電位とを異なる電位としたデータの比較例を示す図
である。
ロック図である。
器の機能ブロック図である。
発生回路の概略図である。
sto|の温度特性の説明図である。
OSFETの特性図である。
Claims (14)
- 【請求項1】 信号反転増幅器と、 水晶振動子を有し、前記信号反転増幅器の出力信号を位
相反転して、前記信号反転増幅器にフィードバック入力
するフィードバック回路と、 前記信号反転増幅器を構成するトランジスタのバックゲ
ートと、ソース間のバックゲート電圧を制御する制御回
路と、 を含むことを特徴とする発振回路。 - 【請求項2】 請求項1において、 前記信号反転増幅器は、 第1のトランジスタと、第2のトランジスタとを含んで
構成され、 前記制御回路は、 前記第2のトランジスタのバックゲート電圧を制御する
ことを特徴とする発振回路。 - 【請求項3】 請求項2において、 前記第2のトランジスタのバックゲートは所定の電位に
設定され、 前記制御回路は、 前記第2のトランジスタのソースに接続された整流素子
回路と、 前記整流素子回路のバイパス回路を形成するスイッチン
グ素子と、 前記スイッチング素子をオンオフ制御することにより、
前記第2のトランジスタのバックゲート電圧を、少なく
とも2段階に渡り選択的に切り替え制御する切替回路
と、 を含むことを特徴とする発振回路。 - 【請求項4】 請求項2において、 前記第2のトランジスタのソースは所定の電位に設定さ
れ、 前記制御回路は、 前記第2のトランジスタのバックゲートに接続された整
流素子回路と、 前記整流素子回路のバイパス回路を形成するスイッチン
グ素子と、 前記スイッチング素子をオンオフ制御信号を出力するこ
とにより、前記第2のトランジスタのバックゲート電圧
を、少なくとも2段階に渡り選択的に切り替え制御する
切替回路と、 を含むことを特徴とする発振回路。 - 【請求項5】 請求項3,4のいずれかにおいて、 前記整流素子回路は、 順方向に直列に接続された複数の整流素子を含み、 前記スイッチング素子は、 前記複数の整流素子の内の少なくとも1個の整流素子の
バイパス回路を形成することを特徴とする発振回路。 - 【請求項6】 請求項2〜5のいずれかにおいて、 前記制御回路は、 発振回路の起動する第1の期間と、発振回路が安定して
発振動作を行う第2の期間とで、前記第2のトランジス
タのバックゲート電圧を異なる値に制御することを特徴
とする発振回路。 - 【請求項7】 請求項3,4のいずれかにおいて、 前記切替回路は、 電源投入から所与の時間が経過するまでの間を、発振回
路が起動される第1の期間として検出し、前記所与の期
間経過後を、発振回路が安定して発振動作を行う第2の
期間として検出する動作期間検出手段と、 前記第2のトランジスタの閾値電圧の絶対値が、前記第
1の期間では大きく、前記第2の期間では小さくなるよ
うに、前記バックゲート電圧を少なくとも2段階に渡り
切り替え制御する手段と、 を含むことを特徴とする発振回路。 - 【請求項8】 請求項1〜7のいずれかにおいて、 前記信号反転増幅器の電源ラインは、 第1の電位側と、前記第1の電位とは電位の異なる第2
の電位側に接続され、 前記信号反転増幅器は、 前記第1の電位と前記第2の電位の電位差をもつ発振信
号を生成することを特徴とする発振回路。 - 【請求項9】 請求項8において、 前記第1の電位と前記第2の電位による電位差は、前記
信号反転増幅器の発振停止電圧の絶対値よりも大きいも
のであることを特徴とする発振回路。 - 【請求項10】 請求項8,9のいずれかにおいて、 前記信号反転増幅器に流れるショート電流が、信号反転
増幅器を構成するトランジスタのオン電流よりも大きい
という第1の条件を満たす範囲の値となるように、前記
バックゲート電圧が選択されるとともに、前記第1の条
件を満たす範囲内で、前記第1の電位と前記第2の電位
による電位差が最小の電圧となるように設定されたこと
を特徴とする発振回路。 - 【請求項11】 請求項1〜10のいずれかの発振回路
と、 前記発振回路に、前記第1の電位に対する前記第2の電
位を供給する定電圧発生回路と、 を含み、 前記定電圧発生回路は、 一端側が前記第1の電位側に接続され、定電流を供給す
る定電流源と、 前記第2のトランジスタと同一の製造条件にて形成さ
れ、かつその一端側が前記定電流源側、他端側が定電圧
出力ライン側に接続されるように定電流路に設けられ、
前記第2の電位の定電圧生成用の参照電圧を出力する定
電圧制御用トランジスタと、 前記参照電圧が一方の端子へ入力され、他方の端子へ所
与の基準電圧が入力されるオペアンプと、 一端側が定電圧出力ライン側に接続されるように定電流
路に設けられ、前記オペアンプの出力がゲートに入力さ
れることにより抵抗値が制御され、前記定電圧出力ライ
ンの電位を、前記第2の電位の定電圧に制御する出力用
トランジスタと、 を含むことを特徴とする電子回路。 - 【請求項12】 請求項1〜10のいずれかの発振回
路、又は請求項11の電子回路を含むことを特徴とする
半導体装置。 - 【請求項13】 請求項1〜10のいずれかの発振回
路、請求項11の電子回路又は請求項12の半導体装置
を含み、前記発振回路の発振出力から動作基準信号を生
成することを特徴とする電子機器。 - 【請求項14】 請求項1〜10のいずれかの発振回
路、請求項11の電子回路又は請求項12の半導体装置
を含み、前記発振回路の発振出力から時計基準信号を形
成することを特徴とする時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02641098A JP3365292B2 (ja) | 1997-03-04 | 1998-01-22 | 発振回路、電子回路、半導体装置、電子機器および時計 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-65501 | 1997-03-04 | ||
JP6550197 | 1997-03-04 | ||
JP02641098A JP3365292B2 (ja) | 1997-03-04 | 1998-01-22 | 発振回路、電子回路、半導体装置、電子機器および時計 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001070247A Division JP2001298326A (ja) | 1997-03-04 | 2001-03-13 | 発振回路、電子回路、半導体装置、電子機器および時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308632A true JPH10308632A (ja) | 1998-11-17 |
JP3365292B2 JP3365292B2 (ja) | 2003-01-08 |
Family
ID=26364191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02641098A Expired - Fee Related JP3365292B2 (ja) | 1997-03-04 | 1998-01-22 | 発振回路、電子回路、半導体装置、電子機器および時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3365292B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160060080A (ko) * | 2013-09-20 | 2016-05-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 자동 간섭 방지 웨이크업 수신기 |
JP2017506446A (ja) * | 2014-01-10 | 2017-03-02 | ユニバーシティ オブ バージニア パテント ファウンデーション ディー/ビー/エイ ユニバーシティ オブ バージニア ライセンシング アンド ベンチャーズ グループUniversity Of Virginia Patent Foundation,D/B/A University Of Virginia Licensing & Ventures Group | 超低電力用フィードバック制御デューティサイクリングを備えた低電圧水晶発振器(xtal)ドライバ |
US11211898B2 (en) | 2018-01-24 | 2021-12-28 | Eosemi Limited | Oscillator circuits |
-
1998
- 1998-01-22 JP JP02641098A patent/JP3365292B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160060080A (ko) * | 2013-09-20 | 2016-05-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 자동 간섭 방지 웨이크업 수신기 |
JP2016536822A (ja) * | 2013-09-20 | 2016-11-24 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガンThe Regents Of The University Of Michigan | 自動干渉除去を有するウエイクアップ・レシーバ |
JP2017506446A (ja) * | 2014-01-10 | 2017-03-02 | ユニバーシティ オブ バージニア パテント ファウンデーション ディー/ビー/エイ ユニバーシティ オブ バージニア ライセンシング アンド ベンチャーズ グループUniversity Of Virginia Patent Foundation,D/B/A University Of Virginia Licensing & Ventures Group | 超低電力用フィードバック制御デューティサイクリングを備えた低電圧水晶発振器(xtal)ドライバ |
US9979348B2 (en) | 2014-01-10 | 2018-05-22 | University Of Virginia Patent Foundation | Low voltage crystal oscillator (XTAL) driver with feedback controlled duty cycling for ultra low power |
US11211898B2 (en) | 2018-01-24 | 2021-12-28 | Eosemi Limited | Oscillator circuits |
Also Published As
Publication number | Publication date |
---|---|
JP3365292B2 (ja) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6097257A (en) | Crystal oscillator circuit having transistor with back gate voltage control | |
JP3416949B2 (ja) | 電子回路、半導体装置、電子機器および時計 | |
US6686792B2 (en) | Electronic circuit, semiconductor device, electronic equipment, and timepiece | |
US4196404A (en) | Crystal oscillator having low power consumption | |
CN114442464B (zh) | 电子控制式机械钟表以及电子控制式机械钟表的控制方法 | |
US20020180542A1 (en) | Crystal oscillator circuit using CMOSFETs | |
JP3365292B2 (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
JPH05120457A (ja) | 発振回路を備えるic回路 | |
JP2001298326A (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
US10203664B2 (en) | Electronic timepiece | |
WO2000070411A1 (fr) | Materiel electronique et son procede de commande | |
JP4164622B2 (ja) | 電子回路、半導体装置、電子機器および時計 | |
JP3539110B2 (ja) | 発振回路、半導体装置、及びこれらを具備した携帯用電子機器および時計 | |
JP4459663B2 (ja) | 電子機器 | |
JP2001313529A (ja) | 発振回路、定電圧発生回路、半導体装置、及びこれらを具備した携帯用電子機器および時計 | |
JP3573080B2 (ja) | 電圧発生回路、これを備えた時計及び電子機器 | |
JP3644247B2 (ja) | 定電圧制御回路、半導体装置、及びこれらを具備した携帯用電子機器 | |
JP2000349621A (ja) | 発振回路、半導体装置および電子機器 | |
JPH10206568A (ja) | 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計 | |
JP3129767B2 (ja) | 発振停止検出回路 | |
JP3760744B2 (ja) | 定電圧出力装置 | |
JP2003084085A (ja) | 電子時計 | |
JP2006084382A (ja) | 電子時計 | |
JP2004004137A (ja) | 電子機器および電子機器の制御方法 | |
JP2001308642A (ja) | 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071101 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |