JP4164622B2 - 電子回路、半導体装置、電子機器および時計 - Google Patents
電子回路、半導体装置、電子機器および時計 Download PDFInfo
- Publication number
- JP4164622B2 JP4164622B2 JP2001035697A JP2001035697A JP4164622B2 JP 4164622 B2 JP4164622 B2 JP 4164622B2 JP 2001035697 A JP2001035697 A JP 2001035697A JP 2001035697 A JP2001035697 A JP 2001035697A JP 4164622 B2 JP4164622 B2 JP 4164622B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- constant
- control transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路、半導体装置、電子機器および時計に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来より、定電圧を出力する定電圧発生回路と、前記定電圧により駆動される水晶発振回路とを含んで構成される電子回路が知られている。このような電子回路は、時計、電話、コンピュータ端末などに広く用いられている。
【０００３】
特に、近年の電子機器の小型化に伴い、このような電子回路は、小型で低消費電力型のＩＣとして形成されることが多い。
【０００４】
しかし、ＩＣとして形成さる電子回路は、定電圧発生回路から出力される定電圧が、温度による影響を受けて変動してしまうという問題がある。
【０００５】
特に、定電圧発生回路の出力する定電圧によって駆動される水晶発振回路では、前記定電圧が変動すると、水晶発振回路の発振周波数も変動してしまう。このため、この水晶発振回路の発振周波数を元に、動作用の基準クロックを生成している電子回路においては、正確な計時動作を行うことができないという問題が生ずる。例えば、腕時計等を例に取ると、腕時計の使用環境は、低温から高温にわたり広範囲に及んでいる。従って、従来の電子回路をこのような腕時計に使用すると、定電圧発生回路の出力する定電圧の電圧変動が、表示する時刻の誤差となって現れてしまう。
【０００６】
また、定電圧発生回路から出力される定電圧の絶対値は、これによって駆動される水晶発振回路の発振停止電圧の絶対値より、常に大きな値に設定する必要がある。発振停止電圧を下回ると、水晶発振回路が動作できなくなるからである。
【０００７】
ところが、水晶発振回路の消費電力は、定電圧発生回路から供給される定電圧の二乗に比例する。このため、電子回路の消費電力を低減するという観点からは、定電圧発生回路から出力される定電圧の値を、前記水晶発振回路の発振停止電圧を上回るという条件を満たす範囲で、できるだけ小さな値に設定することが必要となる。
【０００８】
このような電子回路を半導体回路として形成すると、不純物の打ち込み誤差等の影響により、定電圧発生回路から出力される定電圧の値や、水晶発振回路の発振停止電圧の値も微妙に変動する。
【０００９】
しかし、従来の電子回路では、定電圧発生回路から出力される定電圧の値を微調整することができなかったため、このような変動分のリスクを考慮して、前記定電圧の値を、予想される発振停止電圧の値より十分余裕を持って大きく設定する必要があった。このため、水晶発振回路を必要以上に高い電圧で駆動してしまうこととなり、この面からも電子回路の消費電力の低減を図ることが難しいという問題があった。
【００１０】
本発明は、このような課題に鑑みて成されたものであり、その第１の目的は、定電圧発生回路から出力される定電圧の値の、温度変化に伴う変動の少ない電子回路、半導体装置、電子機器および時計を提供することにある。
【００１１】
本発明の他の目的は、定電圧発生回路から出力される定電圧の値を微調整することができる電子回路、半導体装置、電子機器および時計を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と前記参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、
前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、前記第２の電圧制御用トランジスタの飽和動作領域の値に設定され、
かつ前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるように、その電流値が設定されていることを特徴とする。
【００１３】
【発明の実施の形態】
前記第１の目的を達成するため、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記基準電圧と所定の相関をもつ前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第１の電圧生成回路は、
定電流を供給する第１の定電流源と、
前記定電流が通電され、所定の電位を基準とした前記基準電圧を出力する第１の電圧制御用トランジスタを用いた回路とを含み、
前記定電流は、
前記第１の電圧制御用トランジスタの飽和動作領域の値に設定されたことを特徴とする。
【００１４】
ここにおいて、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、
前記第２の電圧制御用トランジスタの飽和動作領域の値に設定することが好ましい。
【００１５】
また、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、
前記第２の電圧制御用トランジスタの飽和動作領域の値に設定されたことを特徴とする。
【００１６】
本実施の形態のように、定電流源が供給される定電流の値を、電圧制御用トランジスタの飽和動作領域の値に設定することにより、電子回路が使用される環境に多少の温度変化が発生し、定電流源から供給される定電流の値が多少変動したとしても、電圧制御用トランジスタの両端電圧の変動量は無視する程度の値となる。従って、第１の電圧生成回路及び第２の電圧生成回路の少なくとも一方から出力される基準電圧及び参照電圧の少なくとも一方の値は、温度変化の影響を受けることなくほぼ一定の値となり、この結果、定電圧発生回路は、常に一定の定電圧を出力することができる。
【００１７】
このように、本実施の形態の電子回路によれば、定電圧発生回路から、周囲の温度が変化しても、その値の変動の少ない定電圧を生成し出力することが可能となる。
【００１８】
特に、前記定電圧発生回路から出力される定電圧を、水晶発振回路駆動用の電圧として用いることにより、周囲の温度が変動しても発振回路から出力される発振周波数を常に一定に保つことが可能となり、この結果、発振回路の発振出力から正確な動作基準信号を生成することが可能となる。
【００１９】
ここにおいて、前記電圧制御用トランジスタとしては、電界効果トランジスタを用いることが好ましい。さらに好ましくは、ゲートとドレインとを短絡した電界効果トランジスタを用いることが好ましい。
【００２０】
また、前記他の目的を達成するため、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記基準電圧と所定の相関をもつ前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第１の電圧生成回路は、
定電流を供給する第１の定電流源と、
前記定電流が通電され、所定の電位を基準とした前記基準電圧を出力する第１の電圧制御用トランジスタを用いた回路とを含み、
前記第１の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第１の電圧制御用トランジスタとして選択使用するように形成されたことを特徴とする。
【００２１】
ここにおいて、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、前記第２の電圧制御用トランジスタを用いた回路の一端側及び他端側から所定の電位を基準とした前記参照電圧及び前記定電圧を出力するように形成され、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第２の電圧制御用トランジスタとして選択使用するように形成されることが好ましい。
【００２２】
また、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、前記第２の電圧制御用トランジスタを用いた回路の一端側及び他端側から所定の電位を基準とした前記参照電圧及び前記定電圧を出力するように形成され、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第２の電圧制御用トランジスタとして選択使用するように形成されたことを特徴とする。
【００２３】
本実施の形態の電子回路は、電流増幅率が異なる複数のトランジスタの中から、任意のトランジスタを電圧制御用トランジスタとして選択使用する。これにより、前記基準電圧及び参照電圧の少なくとも一方の値を微調整し、電圧生成回路から出力される定電圧の値を、微調整することが可能となる。
【００２４】
従って、本実施の形態の定電圧発生回路から出力される定電圧を、水晶発振回路の駆動用の電圧として用いることにより、前記駆動用の電圧を、水晶発振回路の発振停止電圧に合わせて必要最低限の値に微調整することができる。このため、電子回路、特に水晶発振回路を低消費電力で安定して駆動することが可能となる。
【００２５】
特に、本実施の形態によれば、電子回路の製造段階において、水晶発振回路の発振停止電圧に応じた最適な定電圧を出力するように形成することもできる。このような構成を採用することにより、半導体装置の製造工程において、定電圧発生回路の特性や、水晶発振回路の発振停止電圧等に多少なばらつきが発生した場合でも、定電圧発生回路から出力される定電圧の値を、前記発振停止電圧より大きく、しかも必要最小限の値に微調整することができる。このように、本実施の形態によれば、前述した微調整を、電子回路の製造段階、より具体的にいえば半導体装置の製造段階において行うことができるため、水晶発振回路を安定して駆動でき、しかも消費電力の小さな電子回路を具備した半導体装置を、歩留まりよく製造することが可能となる。
【００２６】
ここにおいて、前記トランジスタは、電界効果トランジスタを用いることが好ましい。さらに好ましくは、ゲートとドレインとが短絡された電界効果トランジスタを用いることが好ましい。
【００２７】
本実施の形態の電子回路は、
所定の定電圧を出力する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含み、
前記水晶発振回路の発振停止電圧と、前記定電圧発生回路の出力する定電圧の温度特性を同じに設定したことを特徴とする。
【００２８】
従って、この定電圧発生回路から出力される定電圧を、水晶発振回路の駆動用として用いることにより、水晶発振回路を、より少ない消費電力で安定して駆動することが可能な電子回路を実現することができる。
【００２９】
ここにおいて、前記定電圧発生回路は、
所定の定電流が供給され、出力する定電圧を制御するための基準電圧及び参照電圧の少なくとも一方を出力する少なくとも一つの電圧制御用トランジスタを含み、
前記定電流は、
前記電圧制御用トランジスタの動作保証温度範囲における電圧変動量の合計が、動作保証温度範囲における前記発振停止電圧の変動量とほぼ同じとなるように、その電流値が設定されることが好ましい。
【００３０】
このようにすることにより、水晶発振回路の使用環境として要求される全温度範囲内において、定電圧発生回路から出力される定電圧の値を、水晶発振回路の発振停止電圧より少しだけ高い値に設定することができ、この結果、どのような温度環境の下においても、水晶発振回路を長期間安定してかつ低消費電力で駆動することが可能となる。
【００３１】
また、前記定電流は、
前記第１及び第２の電圧制御用トランジスタの動作保証温度範囲における電圧変動量が、動作保証温度範囲における前記発振停止電圧の変動量の１／２となるように、その電流値が設定されることが好ましい。
【００３２】
これにより、定電圧発生回路から出力される定電圧の値は、発振回路が発振可能な最小電圧に設定される。これにより、水晶発振回路を、長期間安定して、しかもより低消費電力で駆動することができる。
【００３３】
また、前記定電圧の絶対値は、この定電圧が供給される発振回路の発振停止電圧の絶対値よりも大きな値に設定することが好ましい。
【００３４】
また、定電圧発生回路に使用される定電流源は、負の温度特性をもつ定電流を供給するように形成することが好ましい。これにより、周囲の温度が上昇した場合に、定電流の値が大きくなりすぎ、回路が破壊されるという事態の発生を防止することができる。
【００３５】
また、本実施の形態の半導体装置は、前述した電子回路を含むことを特徴とする。
【００３６】
また、本実施の形態の電子機器は、前述した電子回路または半導体装置を含み、前記発振回路の発振出力から動作基準信号を生成することを特徴とする。
【００３７】
また、本実施の形態の時計は、前述した電子回路または半導体装置を含み、前記発振回路の発振出力から時計信号を形成することを特徴とする。
【００３８】
【実施例】
次に、本発明の具体的な実施の形態を図面に基づき詳細に説明する。
【００３９】
（第一実施例）
図１には、本発明が適用された電子回路の一例が示されている。実施例の電子回路は、所定の定電圧Ｖregを信号出力ライン２００を介して出力する定電圧発生回路１００と、前記定電圧Ｖregにより発振駆動される水晶発振回路１０とを含んで構成される。
【００４０】
前記水晶発振回路１０は、信号反転増幅器１４と、フィードバック回路とを含んで構成される。前記フィードバック回路は、水晶振動子１２、抵抗２０、位相補償用のコンデンサＣD、ＣGを含んで構成され、信号反転増幅器１４のドレイン出力を、１８０度位相反転し信号反転増幅器１４のゲートへフィードバック入力する。
【００４１】
前記信号反転増幅器１４は、一対のＰ型電界効果トランジスタ（以下ＰＭＯＳＦＥＴと記す）１６、Ｎ型電界効果トランジスタ（以下ＮＭＯＳＦＥＴと記す）１８を含む。
【００４２】
そして、信号反転増幅器１４は、それぞれ第１の電位側と、これより低い電圧の第２の電位側に接続され、両電位の電位の電位差により電力供給を受け駆動される。ここで、第１の電位は接地電位Ｖddに設定され、第２の電位は負の定電圧Ｖregに設定されている。
【００４３】
以上の構成の水晶発振回路１０は、信号反転増幅器１４に定電圧Ｖregが印加されると、前記信号反転増幅器１４から信号が出力され、この出力信号が１８０度位相反転されてゲートにフィードバック入力される。これにより、信号反転増幅器１４を構成するＰＭＯＳＦＥＴ１６、ＮＭＯＳＦＥＴ１８が交互にオンオフ駆動され、水晶発振回路１０の発振出力が次第に増加し、ついには水晶振動子１２が安定した発振動作を行うようになる。
【００４４】
これにより、この水晶発振回路１０の出力端子１１からは、所定の周波数をもつ発振信号が出力されることになる。
【００４５】
このような水晶発振回路１０を含む電子回路を、少ない消費電力で駆動するためには、水晶発振回路１０の駆動電圧Ｖregの絶対値を、できるだけ小さく設定することが必要となる。実験によれば、水晶発振回路１０の消費電力は、電源電圧Ｖregの絶対値の二乗に比例することが知られている。
【００４６】
しかし、このような水晶発振回路１０には、発振停止電圧Ｖstoが存在し、前記電源電圧Ｖregの絶対値が、この発振停止電圧Ｖstoの絶対値を下回ると、発振回路１０の発振動作が停止してしまう。
【００４７】
従って、定電圧発生回路１０から供給される定電圧Ｖregは、この発振停止電圧Ｖstoの絶対値より大きいという次式で示す条件を満足し、かつできるだけ小さな値に設定することが必要となる。
【００４８】
｜Ｖreg｜≧｜Ｖsto｜ …（１）
【００４９】
これら定電圧発生回路１００および水晶発振回路１０を含む電子回路は、半導体製造技術を用いて半導体装置として形成されることが多い。従って、前記定電圧発生回路１００は、水晶発振回路１０を安定して駆動でき、しかも水晶発振回路１０の安定発振時における消費電力をできるだけ小さくする低電圧Ｖregを出力することが必要となる。
【００５０】
図２には、前記定電圧発生回路１００の具体的な回路構成が示されている。
【００５１】
実施例の定電圧発生回路１００は、基準電圧Ｖref1を生成する第１の電圧生成回路１１０と、前記基準電圧Ｖref1と所定の相関を持つ定電圧Ｖregを出力ライン２００から出力する第２の電圧生成回路１３０とを含む。そして、この定電圧発生回路１００は、第１の電位側と、これより低い第２の電位側との間に接続され、両電位の電位差により電力供給を受け駆動される。ここで、前記第１の電位は接地電位Ｖddに設定され、第２の電位は所定の電源電圧Ｖssに設定される。ここで、電源電圧Ｖssは、その絶対値が、前記定電圧Ｖregの絶対値より大きなものを用いる。
【００５２】
前記第１の電圧生成回路１１０は、図中矢印で示す定電流ＩDを供給する第１の定電流源１５０−１と、この定電流源１５０−１と直列に接続され、第１の電圧制御用トランジスタとして機能するＰ型電界効果トランジスタ（以下ＰＭＯＳＦＥＴと記す）１１２とを含んで構成される。
【００５３】
前記電圧制御用ＦＥＴ１１２は、そのゲートとドレインとが短絡されている。そして、このＦＥＴ１１２のソースは、接地電位Ｖdd側に接続され、ドレイン側は定電流源１５０−１を介して電源Ｖss側に接続されると共に、基準電圧出力ライン２１０に接続されている。
【００５４】
従って、この第１の電圧生成回路１１０では、定電流源１５０−１から定電流ＩDを流すことによって、ＦＥＴ１１２のソース・ドレイン間に、このＦＥＴ１１２の閾値電圧ＶTPに依存した電圧α｜ＶTP｜の電位差が発生する。従って、出力ライン２１０には、接地電位Ｖddを基準とした次式で示す基準電圧Ｖref1が出力されることになる。
【００５５】
Ｖref1＝α｜ＶTP｜ …（２）
但し、ＶTPはＦＥＴ１１２の閾値電圧、αは、所定の定数を表す。
【００５６】
また、前記第２の電圧生成回路１３０は、接地電位Ｖddと電源Ｖssとの間に直列接続された第２の定電流源１５０−２と、第２の電圧制御用トランジスタとして機能するＮ型電界効果トランジスタ（以下ＮＭＯＳＦＥＴと記）１３２と、出力用トランジスタとして機能するＮＭＯＳＦＥＴ１３４とを含む。
【００５７】
前記定電流源１５０−２は、前記第１の定電流源１５０−１と同一の定電流ＩDを供給するように形成されている。
【００５８】
前記ＦＥＴ１３２は、そのゲートとドレインとが短絡されている。そして、このＦＥＴ１３２のドレインは、第２の定電流源１５０−２を介して接地電位Ｖdd側へ接続され、ソース側は出力ライン２００へ接続されている。
【００５９】
出力用トランジスタとして機能するＦＥＴ１３４は、そのドレイン側が出力ライン２００へ接続され、そのソース側が電源Ｖss側へ接続されている。
【００６０】
さらに、この第２の電圧生成回路１３０は、信号反転増幅器１４０を含む。この信号反転増幅器１４０は、前記ＦＥＴ１３２のドレイン側に接続された参照信号出力ライン２２０から出力される参照信号Ｖref2を＋入力端子へ入力し、前記基準電圧Ｖref1を−入力端子へ入力し、両電圧Ｖref2およびＶref1を差動増幅し、その出力信号を前記出力用ＦＥＴ１３４のゲートへフィードバック入力する。
【００６１】
このような、信号反転増幅器１４０と、出力用ＦＥＴ１３４との働きにより、参照電圧出力ライン２２０の参照電圧Ｖref2は、出力ライン２１０の基準電圧Ｖref1と同じ値になるようにフィードバック制御される。すなわち、電圧制御用ＦＥＴ１３２のドレイン電圧Ｖref2は、次式で示すようにα｜ＶTP｜の値となる。
【００６２】
Ｖref2＝α｜ＶTP｜ …（３）
【００６３】
このとき、ＦＥＴ１３２には、第２の定電流源１５０−２から供給される定電流ＩDが通電されているため、出力ライン２２０と２００との間には、ＦＥＴ１３２の閾値電圧ＶTNに依存した電位差αＶTNが発生する。
【００６４】
この結果、出力ライン２００と、接地電位Ｖddとの間には｜ＶTP｜＋ＶTNに依存した、次式に示す定電圧Ｖregが出力されることになる。
【００６５】
Ｖreg＝α（｜ＶTP｜＋ＶTN） …（４）
但し、ＶTNはＦＥＴ１３２の閾値電圧。
【００６６】
このようにして、実施例の定電圧発生回路１００は、所定の定電圧Ｖregを出力ライン２００へ出力し、水晶発振回路１０を駆動することができる。
【００６７】
本実施例の定電圧発生回路１００の特徴は、第１，第２の定電流源１５０−１，１５０−２から供給される定電流ＩDの値を、前記第１および第２の制御用トランジスタとして機能するＦＥＴ１１２，１３２の飽和動作領域の値に設定したことにある。これにより、定電圧発生回路１００から出力される定電圧Ｖregの値を、温度変化の影響の少ない良好なものとすることができる。
【００６８】
以下、そのための構成を具体的に説明する。
【００６９】
図３には、実施例の定電圧発生回路１００に使用される第１，第２の定電流源１５０−１，１５０−２の一例が示されている。なお、両定電流源１５０−１，１５０−２の構成は同一であるので、ここでは定電流源１５０−２の構成を例に取り、他の定電流源１５０−１の構成の説明は省略する。
【００７０】
実施例の定電流源１５０は、ディプリーションタイプのＰＭＯＳＦＥＴ１５２と、抵抗１５４とを含んで構成されている。
【００７１】
前記ＦＥＴ１５２は、そのゲートとソースとが短絡されており、そのソース側が接地電位Ｖdd側に接続され、そのドレイン側が抵抗１５４側に接続されている。
【００７２】
このように構成された定電流源１５０は、図４に示すように温度Ｔの変化に対して、負の温度特性を有するように動作する。
【００７３】
ここにおいて、ｔa、ｔbは、定電流源１００および水晶発振回路１０に要求される動作保証温度範囲の上限および下限をそれぞれ表している。また、ΔＩは、この保証範囲内で変動する定電流源１５０の電流変動幅を表している。
【００７４】
本実施例において、前記第１および第２の定電流源１５０−１，１５０−２は、各ＦＥＴ１５２の製造工程において、ゲート幅、ゲート長などのサイズや、不純物打ち込み濃度が同一となるように、素子のレイアウトや、素子の製造条件が設定されている。これにより、両定電流源１５０−１，１５０−２は、図４に示すように、同一の負の温度特性をもつように形成される。
【００７５】
図５には、前記第１および第２の電圧制御用トランジスタとして用いられるＦＥＴ１１２，１３２のゲート・ソース間電圧ＶGSと、通電される定電流ＩDとの関係が示されている。
【００７６】
同図に示すように、これら各ＦＥＴ１１２，１３２は、供給される定電流ＩDの値が変化すると、ゲート・ソース間電圧（すなわちα｜ＶTP｜の値またはα｜ＶTN｜の値）が変動する。
【００７７】
前記図３に示すように、各定電流源１５０から供給される定電流ＩDの値は、動作保証温度範囲内にて△Ｉだけ変動する。従って、各ＦＥＴ１１２，１３２を、その閾値電圧Ｖth以下の非飽和動作領域で動作させると、ＶGSの変化量は△Ｖ１と大きな値となってしまう。
【００７８】
これに対して、定電流源１５０から供給されいる電流ＩDの値を、ＦＥＴ１１２，１３２の飽和動作領域の値に設定することにより、温度変化によって定電流ＩDの値が△Ｉ変動しても、ＶGSの変動量ははるかに小さい△Ｖ２の値となる。
【００７９】
従って、本実施例の定電圧発生回路１００では、各定電流源１５０−１，１５０−２から供給される定電流ＩDを、各ＦＥＴ１１２，１３２の飽和動作領域の値に設定する。これにより、温度変化による影響の少ない定電圧Ｖregを出力し、発振回路１０を安定して駆動することが可能となる。
【００８０】
なお、本実施例の定電圧発生回路１００において使用する定電流源１５０は、図３に示す構成に限らず、必要に応じて他の構成のものを用いてもよい。
【００８１】
本実施例の定電圧発生回路１００からは、前述したように温度変化の影響の少ない定電圧Ｖregが供給される。このため、この定電圧Ｖregの絶対値を、前述した発振停止電圧Ｖstoの絶対値より大きく、かつ必要最低限の大きさに設定しても、温度変化の影響により、定電圧Ｖregの絶対値が発振停止電圧Ｖstoの絶対値を下回り、発振動作が停止してしまうというような事態の発生を効果的に防止することができる。
【００８２】
次に、前述した定電圧と、発振停止電圧との関係をより具体的に説明する。
【００８３】
まず、発振回路１０の発振停止電圧Ｖstoは次式で表される。
【００８４】
｜Ｖsto｜＝Ｋ（｜Ｖthp｜＋Ｖthn） …（５）
但し、Ｖthp，Ｖthnは、ＦＥＴ１６，１８の閾値電圧であり、Ｋは、０．８〜０．９の値をとる。
【００８５】
このように、発振停止電圧Ｖstoは、それぞれＦＥＴ１６，１８の各閾値電圧の和に比例した値として与えられる。従って、この発振停止電圧Ｖstoはこれら各ＦＥＴ１６，１８の閾値電圧の温度特性の影響を受ける。
【００８６】
また、前述したように、定電圧発生回路１００から出力される定電圧Ｖregも負の温度特性を有する。
【００８７】
従って、両電圧Ｖsto，Ｖregの温度特性を同一にすることが、発振回路１０を低電力で安定して駆動する上で重要である。
【００８８】
本実施例の電子回路では、定電圧発生回路１００から供給される定電圧Ｖregの温度特性を、発振回路１０の発振停止電圧Ｖstoの温度特性と同一にすることもできる。以下その構成を詳述する。
【００８９】
図６には、定電圧Ｖregと発振停止電圧Ｖstoの温度特性が異なる場合の一例が示されている。同図において横軸は温度、縦軸は電圧をそれぞれ表す。
【００９０】
このような温度特性のもとでは、前記（１）式の条件を確保するために、動作保証温度の上限値ｔａにおいて、Ｖreg＞Ｖstoの条件を満足しなければならない。
【００９１】
しかし、このような条件設定を行うと、保証範囲で温度が最も低いｔbにおいて、定電圧Ｖregの絶対値が、発振停止電圧Ｖstoに比べ必要以上に大きくなってしまう。この結果、発振回路１０が電力を無駄に消費するという問題が生ずる。
【００９２】
これに対し、本実施例の回路では、図７に示すように、定電圧Ｖregと、発振停止電圧Ｖstoとが同一の温度特性を示すよう形成できるため、回路を、低消費電力で駆動することが可能となる。
【００９３】
すなわち、実施例の水晶発振回路１０は、信号反転増幅器１４を構成する各ＦＥＴ１６，１８が、飽和動作領域で動作を行うように形成されている。このために、前記各ＦＥＴ１６，１８のゲート・ソース間電圧ＶGSは、図５に示すようにＦＥＴ１１２、１３２の飽和動作領域での特性と同様な特性を示すことになる。
【００９４】
すなわち、前記（４），（５）式に示す定電圧Ｖreg、発振停止電圧Ｖstoを求める式において、各係数α、Ｋの温度係数をほぼ等しい値とすることができる。この結果、図７に示すように、定電圧Ｖregと、発振停止電圧Ｖstoは、同一の負の温度係数をもつものとなる。
【００９５】
ここにおいて、前記各ＦＥＴ１６，１８，１１２，１３２は、それぞれ同一のサイズのトランジスタとして形成することが望ましい。
【００９６】
以上説明したように、本実施例によれば、定電圧発生回路１００の各電圧制御用トランジスタ１１２，１３２を、飽和動作領域の定電流ＩDで駆動させることにより、定電圧発生回路１００から安定した定電圧Ｖregを出力することができる。
【００９７】
これに加えて、本実施例によれば、発振回路１０の信号反転増幅器１４を構成する各ＦＥＴ１６，１８を、飽和動作領域で駆動するように構成することより、発振停止電圧Ｖstoの温度特性と、定電圧発生回路１００の出力する定電圧Ｖregの温度特性と同一のものとすることができる。
【００９８】
これにより図７に示すように、回路の動作保証温度範囲全域において、定電圧Ｖregの値を前記（１）式を満足する最低限の値に設定することができ、この結果、全動作保証温度領域において、発振回路１０を必要最低限の電圧で良好に駆動することが可能となる。
【００９９】
（変形例）
次に、第１実施例の変形例を説明する。
【０１００】
前記実施例では、定電圧発生回路１００を、２つの定電流源１５０−１，１５０−２を用いて形成する場合を例により説明したが、この発明はこれに限らず、例えば定電圧発生回路１００を図８に示すように構成してもよい。
【０１０１】
この定電圧発生回路１００において、第２の電圧生成回路１３０は、信号反転増幅器１４０と、この信号反転増幅器１４０の出力をそのまま参照電圧Ｖref2としてその−端子へフィードバック入力するライン２２０とを含んで構成される。そして、信号反転増幅器１４０の出力電圧が、そのまま出力ライン２００から定電圧Ｖregとして出力される。
【０１０２】
従って、出力ライン２００から出力される定電圧Ｖregの値は、信号反転増幅器１４０の＋端子に入力される基準電圧Ｖref1の値と同一の値となる。
【０１０３】
この基準電圧を生成するために、第１の電圧生成回路１１０は、基準電位Ｖdd側とライン２１０との間に、複数の電圧制御用トランジスタを直列接続している。ここでは、ＰＭＯＳＦＥＴ１１２と、ＮＭＯＳＦＥＴ１１４とを用いている。これら各ＦＥＴ１１２，１１４は、それぞれゲートとドレインとが短絡されている。さらに、これら各ＦＥＴ１１２，１１４は、それぞれのドレイン端子が接続されている。
【０１０４】
以上の構成とすることにより、第１の電圧生成回路１１０からは、基準電圧として次式の電圧が出力される。
【０１０５】
Ｖref1＝α（｜ＶTP｜＋ＶTN） …（６）
【０１０６】
従って、定電圧発生回路１００からは、前記第１実施例と同一の値をもつ定電圧Ｖregが出力されることになる。
【０１０７】
このとき、図８に示す回路においても、各ＦＥＴ１１２，１１４に供給される定電流ＩDは、これら各ＦＥＴ１１２，１１４の飽和動作領域の値に設定されている。これにより、前記実施例と同様の作用効果を奏することができる。
【０１０８】
（第２実施例）
図９には、本発明が適用された定電圧発生回路１００の第２実施例が示されている。なお前記実施例と対応する部材には同一号を付しその説明は省略する。
【０１０９】
実施例の定電圧発生回路１００の第１の特徴は、前記第１の電圧制御用トランジスタとして、電流増幅率βが異なる複数のトランジスタを用意し、これら複数のトランジスタの中からいずれか１つのトランジスタを前記第１の電圧制御用トランジスタ１１２として選択使用する構成を採用したことにある。
【０１１０】
本実施例の他の特徴は、前記第２の電圧制御用トランジスタ１３２として、それぞれ電流増幅率βが異なる複数のトランジスタを用意し、これら各トランジスタの中からいずれか１つのトランジスタを前記第２の電圧制御用トランジスタ１３２として選択使用する構成を採用したことにある。
【０１１１】
これにより、前記第１および第２の電圧制御用トランジスタ１１２，１３２として、最適な電流増幅率の組み合わせのトランジスタを選択することができる。このため、前記（４）式に基づき出力される定電圧の値を、よりきめ細かに微調整することが可能となる。すなわち、定電圧Ｖregの値を、前記（１）式を満足する範囲で、できるだけその絶対値の小さな値に設定することができ、これにより回路全体の消費電力をより低減することが可能となる。
【０１１２】
以下にその構成を詳細に説明する。
【０１１３】
実施例の定電圧発生回路１００は、電流増幅率β1，β2，β3がそれぞれ異なる複数のＰＭＯＳＦＥＴ１１２−１，１１２−２，１１２−３を含んだ第１のＦＥＴ群１６０と、前記第１のＦＥＴ群１６０の中から任意のＦＥＴ１１２を使用可能に選択する複数のスイッチング用ＦＥＴ１６４−１，１６４−２，１６４−３を含む第１の選択回路１６２とを有する。
【０１１４】
前記第１のＦＥＴ群１６０を構成する各ＦＥＴ１１２は、そのゲートおよびドレインが短絡され、そのドレイン側が定電流源１５０−１にそれぞれ接続されている。
【０１１５】
また、前記スイッチング用のＦＥＴ１６４−１，１６４−２，１６４−３は、それぞれ対応するＦＥＴ１１２−１，１１２−２，１１２−３と接地電位Ｖddとの間に直列に接続されいる。そして、これら各ＦＥＴ１６４−１，１６４−２，１６４−３は、そのゲートに印加される選択信号ＳＥＬにより、いずれか１つがオンされ、これと対応するＦＥＴ１１２を、選択使用可能に設定する。
【０１１６】
ここで、前記各ＦＥＴ１１２−１，１１２−２，１１２−３の、各電流増幅率βは、次式を満足するように設定されている。
【０１１７】
β1＜β2＜β3 …（７）
【０１１８】
図１０には、前記各ＦＥＴ１１２−１，１１２−２，１１２−３のゲート・ソース間電圧ＶGSと、通電される電流ＩDとの関係が示されている。
【０１１９】
同図に示すように、同一の電流ＩDを通電する場合には、電流増幅率βの大きなＦＥＴほど、そのゲート・ソース間電圧ＶGSが小さくなる。ここで、ＦＥＴ１１２のゲート・ソース間電圧ＶGSは、次式で表される。
【０１２０】
ＶGS＝αＶTP …（８）
【０１２１】
このゲート・ソース間電圧は、前記（４）式から明らかなように、定電圧Ｖregの値の一部となる。
【０１２２】
従って、選択回路１６０を用いて、所望の電流増幅率βのＦＥＴ１１２を選択することにより、定電圧発生回路１００から出力される定電圧Ｖregの値を微調整することができる。
【０１２３】
また、前記第２のＦＥＴ群１７０は、電流増幅率β11，β12，β13がそれぞれ異なる複数のＮＭＯＳＦＥＴ１３２−１，１３２−２，１３２−３を含んで構成される。各ＦＥＴ１３２−１，１３２−２，１３２−３は、そのゲートとドレインが短絡され、そのドレイン側が第２の定電流源１５０−２と接続されている。
【０１２４】
また、前記第２の選択回路１７２は、複数のスイッチング用ＦＥＴ１７２−１，１７２−２，１７２−３を含んで構成され、各ＦＥＴ１７２−１，１７２−２，１７２−３は、対応するＦＥＴ１３２−１，１３２−２，１３２−３のソースと、出力ライン２００との間に接続されている。
【０１２５】
前記複数のＦＥＴ１３２−１，１３２−２，１３２−３は、前記第１のＦＥＴ群１６０と同様に、同一の定電流ＩDが通電された場合には、電流増幅率βの大きいものほどそのゲート・ソース間電圧ＶGSが小さくなる。ここで、前記各ＦＥＴ１３２−１，１３２−２，１３２−３の各電流増幅率βは、次式で示すように設定されている。
【０１２６】
β11＜β12＜β13 …（９）
【０１２７】
従って、選択信号ＳＥＬ１１〜ＳＥＬ１３を用いて、いずれか１つのスイッチング用のＦＥＴ１７２をオンすることにより、これと対応するＦＥＴ１３２が第２の電圧制御用トランジスタとして機能するように設定される。
【０１２８】
このとき、選択されたＦＥＴ１３２のゲート・ソース間電圧は、次式で与えられる。
【０１２９】
ＶGS＝αＶTN …（１０）
【０１３０】
従って、第２の選択回路１７２を用いて、所望の電流増幅率βのＦＥＴ１３２を選択することにより、前記（４）式からも明らかなように、出力される定電圧Ｖregの値を微調整することができる。
【０１３１】
特に、本実施例の定電圧発生回路１００は、第１のＦＥＴ群１６０および第２のＦＥＴ群１７０から、それぞれ所望の電流増幅率βをもつトランジスタを第１および第２の電圧制御用トランジスタ１１２，１３２として選択できるため、これらトランジスタ１１２，１３２の電流増幅率の組み合わせにより、出力される定電圧Ｖregの値をよりきめ細やかに微調整することができる。
【０１３２】
すなわち、前記（４）式から明らかなように、電流増幅率βの小さなＦＥＴ１１２，１３２を選択するほど、出力される定電圧Ｖregの絶対値は大きくなり、電流増幅率βの大きなＦＥＴ１１２，１３２を選択するほど、出力される定電圧Ｖregの絶対値が小さくなるように、定電圧Ｖregの値を微調整することができる。
【０１３３】
ここにおいて、各ＦＥＴ１１２−１，１１２−２，１１２−３，１３２−１，１３２−２，１３２−３は、電流増幅率βに応じて、ゲート幅、ゲート長をそれぞれ変えて素子のレイアウトの設計を行い、この設計されたレイアウトに基づいて製造される。
【０１３４】
本実施例においては、電流増幅率β1とβ2の差、およびβ2とβ3の差がそれぞれ２〜５倍程度に設定されている。さらに、電流増幅率β11とβ12の差、β12とβ13の差も、２〜５倍程度に設定されている。
【０１３５】
また、前述したように、本実施例の回路は、電流増幅率βの異なる複数のトランジスタから任意のトランジスタを選択し、これを第１，第２の電圧制御用トランジスタ１１２，１３２として使用する構成を採用する。これより、閾値電圧の異なる複数のトランジスタを複数用意し、この中から所望のトランジスタを選択して第１，第２の電圧制御用トランジスタとして使用する回路に比べ、出力する定電圧Ｖregの値をよりきめ細かに微調整することができる。
【０１３６】
すなわち、ＦＥＴの閾値電圧の調整は、半導体のプロセス上０．１ボルト程度が限界となる。
【０１３７】
これに対して、ＦＥＴの電流増幅率βは、ＦＥＴのゲート幅Ｗ、ゲート長ＬのＷ／Ｌのサイズを変更することによって、任意の値に設定することができる。
【０１３８】
従って、本実施例のように電流増幅率βの異なる複数のＦＥＴを用意しておき、この中から所望の電流増幅率βのＦＥＴを、電圧制御用ＦＥＴとして用いることにより、出力される定電圧Ｖregの値をよりきめ細やかに微調整可能であることが理解される。
【０１３９】
なお、図９に示す実施例では、第１の電圧制御用ＦＥＴ１１２と、第２の電圧制御用ＦＥＴ１３２を、それぞれ電流増幅率の異なる複数のトランジスタの中から選択する場合を例にとり説明したが、本発明はこれに限らず、いずれか一方の電圧制御用ＦＥＴのみを、電流増幅率と異なる複数のトランジスタの中から選択するような構成を採用してもよい。例えば、第１のＦＥＴ群１６０または第２のＦＥＴ群１７０のいずれか一方を用意し、ＦＥＴ１１２，１３２のいずれか一方のみを、電流増幅率の異なる複数のトランジスタの中から選択使用可能に形成してもよい。
【０１４０】
また、本実施例の定電圧発生回路１００において、第１および第２の定電流源１５０−１，１５０−２は、それぞれ対応する電圧制御用ＦＥＴ１１２，１３２の飽和動作領域の範囲の値に、供給する定電流ＩDの値を設定するように構成されている。これにより、前記第１実施例の作用効果に加え、前述した第２実施例の作用効果をも奏することができるため、前記第１実施例よりさらにきめ細やかに出力電圧Ｖregの値を調整し、回路全体の低消費電力化を図ることが可能となる。
【０１４１】
また、この第２実施例の特徴的な構成は、図８に示す定電圧発生回路１００にも適用することができる。この場合には、前記ＦＥＴ１１２を、第１のＦＥＴ群１６０の中から選択使用するように構成し、前記ＦＥＴ１１４を、前記第２のＦＥＴ群１７０の中から選択使用する構成を採用すればよい。このようにすることによっても、出力される定電圧Ｖregの値を、第２実施例と同様にきめ細やかに微調整することができる。
【０１４２】
［選択信号ＳＥＬの生成方法］
次に、選択信号の生成方法について詳細に説明する。
【０１４３】
図１１には、前記選択信号ＳＥＬを生成するための回路が示されており、この回路は、前記各選択信号ＳＥＬ１，２…ＳＥＬ１３に対応して複数設けられている。ここで、説明を簡単にするために、３つの選択信号ＳＥＬ１〜３に対応して設けられた３個の単位回路Ｕ１，Ｕ２，Ｕ３のみを図示し、その他の説明は省略する。なお、これら各単位回路Ｕの構成は基本的には同一であるので、同一符号を付しその説明は省略する。
【０１４４】
この単位回路Ｕは、対応するパッドＰを有し、このパッドＰはフューズｆを介して接地電位Ｖdd側に接続されると共に、抵抗Ｒ１０を介して電源電位Ｖss側に接続されている。そして、パッドＰの電位は、信号反転増幅器３０８，３０９を介して、選択信号ＳＥＬとして対応するＦＥＴのゲートへ入力される。
【０１４５】
このとき、対応するＦＥＴ１６４を、オン状態に制御するための選択信号を出力するためには、パッドＰに高電圧の電位を印加しフューズｆを切断し、その後この電位をオフする。これにより、パッドＰの電位は、接地電位Ｖddから、Ｖss側に切り替わるため、この単位回路Ｕからは出力される選択信号は対応するＦＥＴ１６４をオン制御するように機能することになる。
【０１４６】
図１２（Ａ）には、発振回路１０の信号反転増幅器１４に流れるショート電流Ｉsの測定方法が示され、図１２（Ｂ）には、発振停止電圧Ｖstoとショート電流Ｉsとの関係が示されている。
【０１４７】
図１２（Ａ）に示すように、ＦＥＴ１６，１８の共通ゲートと共通ドレインをショートさせた状態で、信号反転増幅器１４に、接地電位Ｖddと定電圧発生回路１００から出力される電圧Ｖregを印加する。そして、このとき流れるＶdd−Ｖreg間の電流を、ショート電流Ｉsとして測定する。
【０１４８】
定電圧発生回路１００から出力される定電圧Ｖregの絶対値の値は、発振停止電圧Ｖstoの絶対値より大きく、かつできるだけ小さな値と設定する必要があることは前述した。
【０１４９】
従って、異なるトランジスタ１１２および１３２の組み合わせを順次選択し、このときに流れるショート電流Ｉsと、ライン２００から出力される電圧の値を測定する。そして、信号反転増幅器１４を構成するＦＥＴ１６の電圧がオン電流以上の値となるようなショート電流Ｉsが供給でき、しかもこの状態で発振回路１０が発振状態を維持することが確認された電圧Ｖregを検出する。そして、この定電圧Ｖregを供給するための、ＦＥＴ１１２および１３２の組み合わせを特定する。
【０１５０】
そして、このような特定が終了した後、対応する単位回路Ｕのフューズｆを切断し、特定されたＦＥＴが前記第１の電圧制御用トランジスタ１１２，第２の電圧制御用トランジスタ１３２として使用されるように設定すればよい。
【０１５１】
このようなショート電流Ｉsの測定や、使用するＦＥＴ１１２，１３２の選択は、ＩＣの検査工程において、水晶振動子１２が基板へ装着される前に行われる。そして、前述した処理は、図示しないテスト回路および前記テスト回路とを接続されたテスト用パッドＰを使用して行われる。
【０１５２】
このようなＩＣのテストは、ウエハ状態で行う。それぞれのＩＣチップ内に設けられたテスト回路およびテスト用パッドを使用して、それぞれのＩＣチップについて前記ショート電流の測定および出力ライン２００の電圧測定が行われる。このとき前記テストは、信号反転増幅器１４および定電圧発生回路１００のみをアクティブとし、他の素子は非アクティブ状態にして行われる。
【０１５３】
このようにすることにより、ＩＣの製造段階において、発振回路１０の発振停止電圧の絶対値以上の値で、かつ必要最低限の値をもつ定電圧Ｖregを出力する定電圧発生回路１００を形成することができる。これにより、半導体装置の歩留まりを向上させることができる。
【０１５４】
（他の実施例）
なお、前記各実施例では、定電流源１５０−１，１５０−２から供給する定電流ＩDの値を、電圧制御用トランジスタとして機能するＦＥＴ１１２，１３２の飽和動作領域の値に設定することにより、図７に示すように、定電圧Ｖregと発振停止電圧Ｖstoの温度特性を同一にする場合を例に取り説明した。
【０１５５】
本発明はこれに限らず、これ以外にも、次のような手法を採用してＶregとＶstoの温度特性を同一にすることもできる。
【０１５６】
例えば、図２に示す定電圧発生回路１００を例に取ると、この定電圧発生回路１００から出力される定電圧Ｖregの値は、前記（４）式で与えられる。
【０１５７】
さらに、前記（８）、（１０）式から、この定電圧Ｖregの値は、各電圧制御用ＦＥＴ１１２，１３２の各ゲート・ソース間電圧ＶGSの値の和として与えられることが理解される。
【０１５８】
従って、図７に示す、動作保証温度範囲内における、これら各ＦＥＴ１１２，１３２のゲート・ソース間電圧の変動量△ＶGSの和（ΔＶreg）が、この動作保証温度範囲内における発振停止電圧Ｖstoの変動量△Ｖstoと一致するように設定すれば、ＶregとＶstoの温度係数を図７に示すように同一とすることが可能となる。
【０１５９】
図１３には、前記各電圧制御用ＦＥＴ１１２，１３２の、ゲート・ソース間電圧ＶGSと、供給される定電流ＩDとの関係が示されている。各定電流源１５０−１，１５０−２から供給される定電流ＩDは、前述した動作保証温度範囲内において△Ｉだけ変動する。従って、この△Ｉの変動量に対応して、各ＦＥＴ１１２，１３２のゲート・ソース間電圧の変動量△ＶGSの値を、前記発振停止電圧の変動量△Ｖstoの１／２となるように設定すればよい。すなわち、動作保証温度範囲内における各ＦＥＴ１１２，１３２のゲート・ソース間電圧の変動量△ＶGSの値が、次式を満足するように定電流ＩDの値を設定することにより、定電圧発生回路１００からは発振停止電圧と同一の温度特性をもつ定電圧Ｖregを出力することが可能となる。
【０１６０】
△ＶGS＝（１／２）｜△Ｖsto｜ …（１１）
【０１６１】
＜適用例＞
図１４には、本発明が適用された腕時計に用いられる電子回路の一例が示されている。
【０１６２】
この腕時計は、図示しない発電機構を内蔵している。使用者が腕時計を装着し腕を動かすと、発電機構の回転錘が回転し、そのときの運動エネルギーにより発電ロータが高速回転され、発電ステータ側に設けられた発電コイル４００から交流電圧が出力される。
【０１６３】
この交流電圧が、ダイオード４０４で整流され、二次電池４０２を充電する。この二次電池４０２は、昇圧回路４０６および補助コンデンサ４０８と共に主電源を構成する。
【０１６４】
二次電池４０２の電圧が低くて時計の駆動電圧に満たないときには、昇圧回路４０６により二次電池４０２の電圧を時計駆動可能な高電圧に変換し、補助コンデンサ４０８に蓄電する。そして、この補助コンデンサ４０８の電圧を電源として時計回路４４０が動作する。
【０１６５】
この時計回路４４０は、前記いずれかの実施例に記載された発振回路１０および定電圧発生回路１００を含む半導体装置として構成されている。この半導体装置は、端子を介して接続された水晶振動子１２を用いて、予め設定された発振周波数、ここで３２７６８Ｈｚの周波数の発振出力を生成し、この発振出力を分周し、一秒ごとに極性の異なる駆動パルスを出力する。この駆動パルスは、時計回路４４０に接続されたステップモータの駆動コイル４２２へ入力される。これにより、図示しないステップモータは、駆動パルスが通電されるごとにロータを回転駆動し、図示しない時計の秒針、分針、時針を駆動し、時刻を表示板にアナログ表示することになる。
【０１６６】
ここで、本実施例の時計回路４４０は、前述した主電源から供給される電圧Ｖssにより駆動される電源電圧回路部４２０と、この電源電圧からこの値よりも低い所定の一定電圧Ｖregを生成する定電圧発生回路１００と、この定電圧Ｖregにより駆動される定電圧動作回路部４１０とを含んで構成される
図１５には、前記時計回路４４０のより詳細な機能ブロック図が示されている。
【０１６７】
定電圧動作回路部４１０は、外部接続された水晶振動子１２を一部に含んで構成された水晶発振回路１０と、波形整形回路４０９と、高周波分周回路４１１とを含んで構成される。
【０１６８】
前記電源電圧回路部４２０は、レベルシフタ４１２と、中低周波分周回路４１４と、その他の回路４１６とを含んで構成される。なお、本実施例の時計回路４４０では、前記電源電圧回路部４２０と、定電圧発生回路１００とは、主電源から供給される電圧により駆動される電源電圧動作回路部４３０を構成している。
【０１６９】
前記水晶発振回路１０は、水晶振動子１２を用いて基準周波数ｆｓ＝３２７６８Ｈｚの正弦波出力を波形整形ゲート４０９に出力する。
【０１７０】
前記波形整形回路４０９は、この正弦波出力を矩形波に整形した後、高周波分周回路４１１へ出力する。
【０１７１】
前記高周波分周回路４１１は、基準周波数３２７６８Ｈｚを２０４８Ｈｚまで分周し、その分周出力をレベルシフタ４１２を介して中低周波数分周回路４１４へ出力する。
【０１７２】
前記中低周波数分周回路４１４は、２０４８Ｈｚまで分周された信号を、さらに１Ｈｚまで分周し、その他の回路４１６へ入力する。
【０１７３】
前記その他の回路４１６は、１Ｈｚの分周信号に同期してコイルを通電駆動するドライバ回路を含んで構成され、この１Ｈｚの分周信号に同期して時計用駆動用ステップモータを駆動する。
【０１７４】
本実施例の時計回路において、主電源から供給される電源電圧Ｖssにより回路全体が駆動される電源電圧動作回路部４３０以外に、これにより低い定電圧Ｖregで駆動される定電圧動作回路部４１０を設けたのは以下の理由による。
【０１７５】
すなわち、このような時計回路では、長期間安定した動作を確保するために、その消費電力を低減することが必要となる。
【０１７６】
通常、回路の消費電力は、信号の周波数、回路の容量に比例し、さらに供給電源電圧の二乗に比例して増大する。
【０１７７】
ここで、時計回路に着目してみると、回路全体の消費電力を低減するためには、回路各部に供給する電源電圧を低い値、例えばＶregに設定すれば良い。この定電圧発生回路１００は、前記水晶発振回路１０の発振動作を補償する範囲で最小の定電圧Ｖregを形成することができる。
【０１７８】
次に、信号周波数に着目してみると、時計回路は、信号周波数が高い水晶発振回路１０、波形整形回路４０９、高周波分周回路４１１と、それ以外の回路４２０とに大別することができる。この信号の周波数は、前述したように回路の消費電力と比例関係がある。
【０１７９】
そこで、本実施例の定電圧発生回路１００は、主電源から供給される電源電圧Ｖssから、それより低い定電圧Ｖregを生成し、これを高周波信号を扱う回路部４１０へ供給している。このように、前記高周波信号を扱う回路４１０に対して供給する駆動電圧を低くすることにより、定電圧発生回路１００の負担をさほど増加させることなく、時計回路全体の消費電力を効果的に低減することができる。
【０１８０】
以上述べたように、本実施例の時計回路およびこれを含む電子回路は、前記実施例のいずれかに記載の水晶発振回路１０、それと接続された定電圧発生回路１００を含んでいる。このために、製造ばらつきによらず、信号反転増幅器の動作マージンを確保しつつ、最小の定電圧を前記水晶発振回路１０に供給することができるため、電子回路、時計回路の低消費電力化が図れる。従って、前述したような、携帯用の電子機器または時計において、発振動作を安定して行なうことができるだけでなく、使用電池の長寿命化を図ることができ、携帯用電子機器または時計の使い勝手を向上することができる。
【０１８１】
また、前記した理由により、銀電池が内蔵された時計または携帯用電子機器においても、製造上のＭＯＳＦＥＴのばらつきが生じても、動作マージンが確保できる。更に、リチウムイオンにより構成される２次電池を電源とした充電式腕時計においても、製造上のＭＯＳＦＥＴのばらつきが生じても、動作マージンが確保できると共に、充電時間を短縮化することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用された電子回路の好適な第１実施例の説明図である。
【図２】前記第１実施例の電子回路に用いられる定電圧発生回路の一例を示す説明図である。
【図３】前記定電圧発生回路に用いられる定電流源の一例を示す説明図である。
【図４】定電流源から供給される定電流ＩDの温度特性の説明図である。
【図５】定電流供給源から供給される定電流と、電圧制御用トランジスタとして用いられるＦＥＴのゲート・ソース間電圧ＶGSとの関係を示す説明図である。
【図６】定電圧発生回路から出力される定電圧Ｖregと、発振回路の発振停止電圧Ｖstoの温度特性の説明図である。
【図７】定電圧Ｖregと発振停止電圧Ｖstoの温度特性が同一である場合の説明図である。
【図８】図１に示す電子回路に用いられる定電圧発生回路の変形例の説明図である。
【図９】本発明の電子回路に用いられる定電圧発生回路の好適な第２実施例の説明図である。
【図１０】第２実施例の定電圧発生回路に用いられる電圧制御用トランジスタのゲート・ソース間電圧ＶGSと、定電流ＩDとの関係を、各ＦＥＴの電流増幅率をパラメータとして表した特性図である。
【図１１】異なる電流増幅率のＦＥＴを選択するための信号を出力するための回路の説明図である。
【図１２】図１２（Ａ）は、発振回路のショート電流Ｉsを測定する場合の説明図であり、図１２（Ｂ）は測定されたショート電流Ｉsと発振停止電圧との関係を示す説明図である。
【図１３】第１実施例とは別の手法を用いて定電圧Ｖregと発振停止電圧の温度特性を同一に設定するための手法を示す説明図である。
【図１４】図１４は、本実施例の電子回路が用いられた時計回路の説明図である。
【図１５】図１５は、時計回路の詳細な機能ブロック図である。
【符号の説明】
１０ 水晶発振回路
１００ 定電圧発生回路
４００ 発電コイル
４０２ 二次電池
４０４ ダイオード
４０６ 昇圧回路
４０８ 補助コンデンサ
４１１ 高周波分周回路
４１２ レベルシフタ
４１４ 中低周波分周回路
４１６ その他の回路
４２０ 電源電圧回路部
４３０ 電源電圧動作回路部
【発明の属する技術分野】
本発明は、電子回路、半導体装置、電子機器および時計に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来より、定電圧を出力する定電圧発生回路と、前記定電圧により駆動される水晶発振回路とを含んで構成される電子回路が知られている。このような電子回路は、時計、電話、コンピュータ端末などに広く用いられている。
【０００３】
特に、近年の電子機器の小型化に伴い、このような電子回路は、小型で低消費電力型のＩＣとして形成されることが多い。
【０００４】
しかし、ＩＣとして形成さる電子回路は、定電圧発生回路から出力される定電圧が、温度による影響を受けて変動してしまうという問題がある。
【０００５】
特に、定電圧発生回路の出力する定電圧によって駆動される水晶発振回路では、前記定電圧が変動すると、水晶発振回路の発振周波数も変動してしまう。このため、この水晶発振回路の発振周波数を元に、動作用の基準クロックを生成している電子回路においては、正確な計時動作を行うことができないという問題が生ずる。例えば、腕時計等を例に取ると、腕時計の使用環境は、低温から高温にわたり広範囲に及んでいる。従って、従来の電子回路をこのような腕時計に使用すると、定電圧発生回路の出力する定電圧の電圧変動が、表示する時刻の誤差となって現れてしまう。
【０００６】
また、定電圧発生回路から出力される定電圧の絶対値は、これによって駆動される水晶発振回路の発振停止電圧の絶対値より、常に大きな値に設定する必要がある。発振停止電圧を下回ると、水晶発振回路が動作できなくなるからである。
【０００７】
ところが、水晶発振回路の消費電力は、定電圧発生回路から供給される定電圧の二乗に比例する。このため、電子回路の消費電力を低減するという観点からは、定電圧発生回路から出力される定電圧の値を、前記水晶発振回路の発振停止電圧を上回るという条件を満たす範囲で、できるだけ小さな値に設定することが必要となる。
【０００８】
このような電子回路を半導体回路として形成すると、不純物の打ち込み誤差等の影響により、定電圧発生回路から出力される定電圧の値や、水晶発振回路の発振停止電圧の値も微妙に変動する。
【０００９】
しかし、従来の電子回路では、定電圧発生回路から出力される定電圧の値を微調整することができなかったため、このような変動分のリスクを考慮して、前記定電圧の値を、予想される発振停止電圧の値より十分余裕を持って大きく設定する必要があった。このため、水晶発振回路を必要以上に高い電圧で駆動してしまうこととなり、この面からも電子回路の消費電力の低減を図ることが難しいという問題があった。
【００１０】
本発明は、このような課題に鑑みて成されたものであり、その第１の目的は、定電圧発生回路から出力される定電圧の値の、温度変化に伴う変動の少ない電子回路、半導体装置、電子機器および時計を提供することにある。
【００１１】
本発明の他の目的は、定電圧発生回路から出力される定電圧の値を微調整することができる電子回路、半導体装置、電子機器および時計を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と前記参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、
前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、前記第２の電圧制御用トランジスタの飽和動作領域の値に設定され、
かつ前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるように、その電流値が設定されていることを特徴とする。
【００１３】
【発明の実施の形態】
前記第１の目的を達成するため、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記基準電圧と所定の相関をもつ前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第１の電圧生成回路は、
定電流を供給する第１の定電流源と、
前記定電流が通電され、所定の電位を基準とした前記基準電圧を出力する第１の電圧制御用トランジスタを用いた回路とを含み、
前記定電流は、
前記第１の電圧制御用トランジスタの飽和動作領域の値に設定されたことを特徴とする。
【００１４】
ここにおいて、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、
前記第２の電圧制御用トランジスタの飽和動作領域の値に設定することが好ましい。
【００１５】
また、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、
前記第２の電圧制御用トランジスタの飽和動作領域の値に設定されたことを特徴とする。
【００１６】
本実施の形態のように、定電流源が供給される定電流の値を、電圧制御用トランジスタの飽和動作領域の値に設定することにより、電子回路が使用される環境に多少の温度変化が発生し、定電流源から供給される定電流の値が多少変動したとしても、電圧制御用トランジスタの両端電圧の変動量は無視する程度の値となる。従って、第１の電圧生成回路及び第２の電圧生成回路の少なくとも一方から出力される基準電圧及び参照電圧の少なくとも一方の値は、温度変化の影響を受けることなくほぼ一定の値となり、この結果、定電圧発生回路は、常に一定の定電圧を出力することができる。
【００１７】
このように、本実施の形態の電子回路によれば、定電圧発生回路から、周囲の温度が変化しても、その値の変動の少ない定電圧を生成し出力することが可能となる。
【００１８】
特に、前記定電圧発生回路から出力される定電圧を、水晶発振回路駆動用の電圧として用いることにより、周囲の温度が変動しても発振回路から出力される発振周波数を常に一定に保つことが可能となり、この結果、発振回路の発振出力から正確な動作基準信号を生成することが可能となる。
【００１９】
ここにおいて、前記電圧制御用トランジスタとしては、電界効果トランジスタを用いることが好ましい。さらに好ましくは、ゲートとドレインとを短絡した電界効果トランジスタを用いることが好ましい。
【００２０】
また、前記他の目的を達成するため、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記基準電圧と所定の相関をもつ前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第１の電圧生成回路は、
定電流を供給する第１の定電流源と、
前記定電流が通電され、所定の電位を基準とした前記基準電圧を出力する第１の電圧制御用トランジスタを用いた回路とを含み、
前記第１の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第１の電圧制御用トランジスタとして選択使用するように形成されたことを特徴とする。
【００２１】
ここにおいて、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、前記第２の電圧制御用トランジスタを用いた回路の一端側及び他端側から所定の電位を基準とした前記参照電圧及び前記定電圧を出力するように形成され、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第２の電圧制御用トランジスタとして選択使用するように形成されることが好ましい。
【００２２】
また、本実施の形態は、
定電圧を生成する定電圧発生回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路と、
を含み、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタと、
を含み、前記第２の電圧制御用トランジスタを用いた回路の一端側及び他端側から所定の電位を基準とした前記参照電圧及び前記定電圧を出力するように形成され、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第２の電圧制御用トランジスタとして選択使用するように形成されたことを特徴とする。
【００２３】
本実施の形態の電子回路は、電流増幅率が異なる複数のトランジスタの中から、任意のトランジスタを電圧制御用トランジスタとして選択使用する。これにより、前記基準電圧及び参照電圧の少なくとも一方の値を微調整し、電圧生成回路から出力される定電圧の値を、微調整することが可能となる。
【００２４】
従って、本実施の形態の定電圧発生回路から出力される定電圧を、水晶発振回路の駆動用の電圧として用いることにより、前記駆動用の電圧を、水晶発振回路の発振停止電圧に合わせて必要最低限の値に微調整することができる。このため、電子回路、特に水晶発振回路を低消費電力で安定して駆動することが可能となる。
【００２５】
特に、本実施の形態によれば、電子回路の製造段階において、水晶発振回路の発振停止電圧に応じた最適な定電圧を出力するように形成することもできる。このような構成を採用することにより、半導体装置の製造工程において、定電圧発生回路の特性や、水晶発振回路の発振停止電圧等に多少なばらつきが発生した場合でも、定電圧発生回路から出力される定電圧の値を、前記発振停止電圧より大きく、しかも必要最小限の値に微調整することができる。このように、本実施の形態によれば、前述した微調整を、電子回路の製造段階、より具体的にいえば半導体装置の製造段階において行うことができるため、水晶発振回路を安定して駆動でき、しかも消費電力の小さな電子回路を具備した半導体装置を、歩留まりよく製造することが可能となる。
【００２６】
ここにおいて、前記トランジスタは、電界効果トランジスタを用いることが好ましい。さらに好ましくは、ゲートとドレインとが短絡された電界効果トランジスタを用いることが好ましい。
【００２７】
本実施の形態の電子回路は、
所定の定電圧を出力する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含み、
前記水晶発振回路の発振停止電圧と、前記定電圧発生回路の出力する定電圧の温度特性を同じに設定したことを特徴とする。
【００２８】
従って、この定電圧発生回路から出力される定電圧を、水晶発振回路の駆動用として用いることにより、水晶発振回路を、より少ない消費電力で安定して駆動することが可能な電子回路を実現することができる。
【００２９】
ここにおいて、前記定電圧発生回路は、
所定の定電流が供給され、出力する定電圧を制御するための基準電圧及び参照電圧の少なくとも一方を出力する少なくとも一つの電圧制御用トランジスタを含み、
前記定電流は、
前記電圧制御用トランジスタの動作保証温度範囲における電圧変動量の合計が、動作保証温度範囲における前記発振停止電圧の変動量とほぼ同じとなるように、その電流値が設定されることが好ましい。
【００３０】
このようにすることにより、水晶発振回路の使用環境として要求される全温度範囲内において、定電圧発生回路から出力される定電圧の値を、水晶発振回路の発振停止電圧より少しだけ高い値に設定することができ、この結果、どのような温度環境の下においても、水晶発振回路を長期間安定してかつ低消費電力で駆動することが可能となる。
【００３１】
また、前記定電流は、
前記第１及び第２の電圧制御用トランジスタの動作保証温度範囲における電圧変動量が、動作保証温度範囲における前記発振停止電圧の変動量の１／２となるように、その電流値が設定されることが好ましい。
【００３２】
これにより、定電圧発生回路から出力される定電圧の値は、発振回路が発振可能な最小電圧に設定される。これにより、水晶発振回路を、長期間安定して、しかもより低消費電力で駆動することができる。
【００３３】
また、前記定電圧の絶対値は、この定電圧が供給される発振回路の発振停止電圧の絶対値よりも大きな値に設定することが好ましい。
【００３４】
また、定電圧発生回路に使用される定電流源は、負の温度特性をもつ定電流を供給するように形成することが好ましい。これにより、周囲の温度が上昇した場合に、定電流の値が大きくなりすぎ、回路が破壊されるという事態の発生を防止することができる。
【００３５】
また、本実施の形態の半導体装置は、前述した電子回路を含むことを特徴とする。
【００３６】
また、本実施の形態の電子機器は、前述した電子回路または半導体装置を含み、前記発振回路の発振出力から動作基準信号を生成することを特徴とする。
【００３７】
また、本実施の形態の時計は、前述した電子回路または半導体装置を含み、前記発振回路の発振出力から時計信号を形成することを特徴とする。
【００３８】
【実施例】
次に、本発明の具体的な実施の形態を図面に基づき詳細に説明する。
【００３９】
（第一実施例）
図１には、本発明が適用された電子回路の一例が示されている。実施例の電子回路は、所定の定電圧Ｖregを信号出力ライン２００を介して出力する定電圧発生回路１００と、前記定電圧Ｖregにより発振駆動される水晶発振回路１０とを含んで構成される。
【００４０】
前記水晶発振回路１０は、信号反転増幅器１４と、フィードバック回路とを含んで構成される。前記フィードバック回路は、水晶振動子１２、抵抗２０、位相補償用のコンデンサＣD、ＣGを含んで構成され、信号反転増幅器１４のドレイン出力を、１８０度位相反転し信号反転増幅器１４のゲートへフィードバック入力する。
【００４１】
前記信号反転増幅器１４は、一対のＰ型電界効果トランジスタ（以下ＰＭＯＳＦＥＴと記す）１６、Ｎ型電界効果トランジスタ（以下ＮＭＯＳＦＥＴと記す）１８を含む。
【００４２】
そして、信号反転増幅器１４は、それぞれ第１の電位側と、これより低い電圧の第２の電位側に接続され、両電位の電位の電位差により電力供給を受け駆動される。ここで、第１の電位は接地電位Ｖddに設定され、第２の電位は負の定電圧Ｖregに設定されている。
【００４３】
以上の構成の水晶発振回路１０は、信号反転増幅器１４に定電圧Ｖregが印加されると、前記信号反転増幅器１４から信号が出力され、この出力信号が１８０度位相反転されてゲートにフィードバック入力される。これにより、信号反転増幅器１４を構成するＰＭＯＳＦＥＴ１６、ＮＭＯＳＦＥＴ１８が交互にオンオフ駆動され、水晶発振回路１０の発振出力が次第に増加し、ついには水晶振動子１２が安定した発振動作を行うようになる。
【００４４】
これにより、この水晶発振回路１０の出力端子１１からは、所定の周波数をもつ発振信号が出力されることになる。
【００４５】
このような水晶発振回路１０を含む電子回路を、少ない消費電力で駆動するためには、水晶発振回路１０の駆動電圧Ｖregの絶対値を、できるだけ小さく設定することが必要となる。実験によれば、水晶発振回路１０の消費電力は、電源電圧Ｖregの絶対値の二乗に比例することが知られている。
【００４６】
しかし、このような水晶発振回路１０には、発振停止電圧Ｖstoが存在し、前記電源電圧Ｖregの絶対値が、この発振停止電圧Ｖstoの絶対値を下回ると、発振回路１０の発振動作が停止してしまう。
【００４７】
従って、定電圧発生回路１０から供給される定電圧Ｖregは、この発振停止電圧Ｖstoの絶対値より大きいという次式で示す条件を満足し、かつできるだけ小さな値に設定することが必要となる。
【００４８】
｜Ｖreg｜≧｜Ｖsto｜ …（１）
【００４９】
これら定電圧発生回路１００および水晶発振回路１０を含む電子回路は、半導体製造技術を用いて半導体装置として形成されることが多い。従って、前記定電圧発生回路１００は、水晶発振回路１０を安定して駆動でき、しかも水晶発振回路１０の安定発振時における消費電力をできるだけ小さくする低電圧Ｖregを出力することが必要となる。
【００５０】
図２には、前記定電圧発生回路１００の具体的な回路構成が示されている。
【００５１】
実施例の定電圧発生回路１００は、基準電圧Ｖref1を生成する第１の電圧生成回路１１０と、前記基準電圧Ｖref1と所定の相関を持つ定電圧Ｖregを出力ライン２００から出力する第２の電圧生成回路１３０とを含む。そして、この定電圧発生回路１００は、第１の電位側と、これより低い第２の電位側との間に接続され、両電位の電位差により電力供給を受け駆動される。ここで、前記第１の電位は接地電位Ｖddに設定され、第２の電位は所定の電源電圧Ｖssに設定される。ここで、電源電圧Ｖssは、その絶対値が、前記定電圧Ｖregの絶対値より大きなものを用いる。
【００５２】
前記第１の電圧生成回路１１０は、図中矢印で示す定電流ＩDを供給する第１の定電流源１５０−１と、この定電流源１５０−１と直列に接続され、第１の電圧制御用トランジスタとして機能するＰ型電界効果トランジスタ（以下ＰＭＯＳＦＥＴと記す）１１２とを含んで構成される。
【００５３】
前記電圧制御用ＦＥＴ１１２は、そのゲートとドレインとが短絡されている。そして、このＦＥＴ１１２のソースは、接地電位Ｖdd側に接続され、ドレイン側は定電流源１５０−１を介して電源Ｖss側に接続されると共に、基準電圧出力ライン２１０に接続されている。
【００５４】
従って、この第１の電圧生成回路１１０では、定電流源１５０−１から定電流ＩDを流すことによって、ＦＥＴ１１２のソース・ドレイン間に、このＦＥＴ１１２の閾値電圧ＶTPに依存した電圧α｜ＶTP｜の電位差が発生する。従って、出力ライン２１０には、接地電位Ｖddを基準とした次式で示す基準電圧Ｖref1が出力されることになる。
【００５５】
Ｖref1＝α｜ＶTP｜ …（２）
但し、ＶTPはＦＥＴ１１２の閾値電圧、αは、所定の定数を表す。
【００５６】
また、前記第２の電圧生成回路１３０は、接地電位Ｖddと電源Ｖssとの間に直列接続された第２の定電流源１５０−２と、第２の電圧制御用トランジスタとして機能するＮ型電界効果トランジスタ（以下ＮＭＯＳＦＥＴと記）１３２と、出力用トランジスタとして機能するＮＭＯＳＦＥＴ１３４とを含む。
【００５７】
前記定電流源１５０−２は、前記第１の定電流源１５０−１と同一の定電流ＩDを供給するように形成されている。
【００５８】
前記ＦＥＴ１３２は、そのゲートとドレインとが短絡されている。そして、このＦＥＴ１３２のドレインは、第２の定電流源１５０−２を介して接地電位Ｖdd側へ接続され、ソース側は出力ライン２００へ接続されている。
【００５９】
出力用トランジスタとして機能するＦＥＴ１３４は、そのドレイン側が出力ライン２００へ接続され、そのソース側が電源Ｖss側へ接続されている。
【００６０】
さらに、この第２の電圧生成回路１３０は、信号反転増幅器１４０を含む。この信号反転増幅器１４０は、前記ＦＥＴ１３２のドレイン側に接続された参照信号出力ライン２２０から出力される参照信号Ｖref2を＋入力端子へ入力し、前記基準電圧Ｖref1を−入力端子へ入力し、両電圧Ｖref2およびＶref1を差動増幅し、その出力信号を前記出力用ＦＥＴ１３４のゲートへフィードバック入力する。
【００６１】
このような、信号反転増幅器１４０と、出力用ＦＥＴ１３４との働きにより、参照電圧出力ライン２２０の参照電圧Ｖref2は、出力ライン２１０の基準電圧Ｖref1と同じ値になるようにフィードバック制御される。すなわち、電圧制御用ＦＥＴ１３２のドレイン電圧Ｖref2は、次式で示すようにα｜ＶTP｜の値となる。
【００６２】
Ｖref2＝α｜ＶTP｜ …（３）
【００６３】
このとき、ＦＥＴ１３２には、第２の定電流源１５０−２から供給される定電流ＩDが通電されているため、出力ライン２２０と２００との間には、ＦＥＴ１３２の閾値電圧ＶTNに依存した電位差αＶTNが発生する。
【００６４】
この結果、出力ライン２００と、接地電位Ｖddとの間には｜ＶTP｜＋ＶTNに依存した、次式に示す定電圧Ｖregが出力されることになる。
【００６５】
Ｖreg＝α（｜ＶTP｜＋ＶTN） …（４）
但し、ＶTNはＦＥＴ１３２の閾値電圧。
【００６６】
このようにして、実施例の定電圧発生回路１００は、所定の定電圧Ｖregを出力ライン２００へ出力し、水晶発振回路１０を駆動することができる。
【００６７】
本実施例の定電圧発生回路１００の特徴は、第１，第２の定電流源１５０−１，１５０−２から供給される定電流ＩDの値を、前記第１および第２の制御用トランジスタとして機能するＦＥＴ１１２，１３２の飽和動作領域の値に設定したことにある。これにより、定電圧発生回路１００から出力される定電圧Ｖregの値を、温度変化の影響の少ない良好なものとすることができる。
【００６８】
以下、そのための構成を具体的に説明する。
【００６９】
図３には、実施例の定電圧発生回路１００に使用される第１，第２の定電流源１５０−１，１５０−２の一例が示されている。なお、両定電流源１５０−１，１５０−２の構成は同一であるので、ここでは定電流源１５０−２の構成を例に取り、他の定電流源１５０−１の構成の説明は省略する。
【００７０】
実施例の定電流源１５０は、ディプリーションタイプのＰＭＯＳＦＥＴ１５２と、抵抗１５４とを含んで構成されている。
【００７１】
前記ＦＥＴ１５２は、そのゲートとソースとが短絡されており、そのソース側が接地電位Ｖdd側に接続され、そのドレイン側が抵抗１５４側に接続されている。
【００７２】
このように構成された定電流源１５０は、図４に示すように温度Ｔの変化に対して、負の温度特性を有するように動作する。
【００７３】
ここにおいて、ｔa、ｔbは、定電流源１００および水晶発振回路１０に要求される動作保証温度範囲の上限および下限をそれぞれ表している。また、ΔＩは、この保証範囲内で変動する定電流源１５０の電流変動幅を表している。
【００７４】
本実施例において、前記第１および第２の定電流源１５０−１，１５０−２は、各ＦＥＴ１５２の製造工程において、ゲート幅、ゲート長などのサイズや、不純物打ち込み濃度が同一となるように、素子のレイアウトや、素子の製造条件が設定されている。これにより、両定電流源１５０−１，１５０−２は、図４に示すように、同一の負の温度特性をもつように形成される。
【００７５】
図５には、前記第１および第２の電圧制御用トランジスタとして用いられるＦＥＴ１１２，１３２のゲート・ソース間電圧ＶGSと、通電される定電流ＩDとの関係が示されている。
【００７６】
同図に示すように、これら各ＦＥＴ１１２，１３２は、供給される定電流ＩDの値が変化すると、ゲート・ソース間電圧（すなわちα｜ＶTP｜の値またはα｜ＶTN｜の値）が変動する。
【００７７】
前記図３に示すように、各定電流源１５０から供給される定電流ＩDの値は、動作保証温度範囲内にて△Ｉだけ変動する。従って、各ＦＥＴ１１２，１３２を、その閾値電圧Ｖth以下の非飽和動作領域で動作させると、ＶGSの変化量は△Ｖ１と大きな値となってしまう。
【００７８】
これに対して、定電流源１５０から供給されいる電流ＩDの値を、ＦＥＴ１１２，１３２の飽和動作領域の値に設定することにより、温度変化によって定電流ＩDの値が△Ｉ変動しても、ＶGSの変動量ははるかに小さい△Ｖ２の値となる。
【００７９】
従って、本実施例の定電圧発生回路１００では、各定電流源１５０−１，１５０−２から供給される定電流ＩDを、各ＦＥＴ１１２，１３２の飽和動作領域の値に設定する。これにより、温度変化による影響の少ない定電圧Ｖregを出力し、発振回路１０を安定して駆動することが可能となる。
【００８０】
なお、本実施例の定電圧発生回路１００において使用する定電流源１５０は、図３に示す構成に限らず、必要に応じて他の構成のものを用いてもよい。
【００８１】
本実施例の定電圧発生回路１００からは、前述したように温度変化の影響の少ない定電圧Ｖregが供給される。このため、この定電圧Ｖregの絶対値を、前述した発振停止電圧Ｖstoの絶対値より大きく、かつ必要最低限の大きさに設定しても、温度変化の影響により、定電圧Ｖregの絶対値が発振停止電圧Ｖstoの絶対値を下回り、発振動作が停止してしまうというような事態の発生を効果的に防止することができる。
【００８２】
次に、前述した定電圧と、発振停止電圧との関係をより具体的に説明する。
【００８３】
まず、発振回路１０の発振停止電圧Ｖstoは次式で表される。
【００８４】
｜Ｖsto｜＝Ｋ（｜Ｖthp｜＋Ｖthn） …（５）
但し、Ｖthp，Ｖthnは、ＦＥＴ１６，１８の閾値電圧であり、Ｋは、０．８〜０．９の値をとる。
【００８５】
このように、発振停止電圧Ｖstoは、それぞれＦＥＴ１６，１８の各閾値電圧の和に比例した値として与えられる。従って、この発振停止電圧Ｖstoはこれら各ＦＥＴ１６，１８の閾値電圧の温度特性の影響を受ける。
【００８６】
また、前述したように、定電圧発生回路１００から出力される定電圧Ｖregも負の温度特性を有する。
【００８７】
従って、両電圧Ｖsto，Ｖregの温度特性を同一にすることが、発振回路１０を低電力で安定して駆動する上で重要である。
【００８８】
本実施例の電子回路では、定電圧発生回路１００から供給される定電圧Ｖregの温度特性を、発振回路１０の発振停止電圧Ｖstoの温度特性と同一にすることもできる。以下その構成を詳述する。
【００８９】
図６には、定電圧Ｖregと発振停止電圧Ｖstoの温度特性が異なる場合の一例が示されている。同図において横軸は温度、縦軸は電圧をそれぞれ表す。
【００９０】
このような温度特性のもとでは、前記（１）式の条件を確保するために、動作保証温度の上限値ｔａにおいて、Ｖreg＞Ｖstoの条件を満足しなければならない。
【００９１】
しかし、このような条件設定を行うと、保証範囲で温度が最も低いｔbにおいて、定電圧Ｖregの絶対値が、発振停止電圧Ｖstoに比べ必要以上に大きくなってしまう。この結果、発振回路１０が電力を無駄に消費するという問題が生ずる。
【００９２】
これに対し、本実施例の回路では、図７に示すように、定電圧Ｖregと、発振停止電圧Ｖstoとが同一の温度特性を示すよう形成できるため、回路を、低消費電力で駆動することが可能となる。
【００９３】
すなわち、実施例の水晶発振回路１０は、信号反転増幅器１４を構成する各ＦＥＴ１６，１８が、飽和動作領域で動作を行うように形成されている。このために、前記各ＦＥＴ１６，１８のゲート・ソース間電圧ＶGSは、図５に示すようにＦＥＴ１１２、１３２の飽和動作領域での特性と同様な特性を示すことになる。
【００９４】
すなわち、前記（４），（５）式に示す定電圧Ｖreg、発振停止電圧Ｖstoを求める式において、各係数α、Ｋの温度係数をほぼ等しい値とすることができる。この結果、図７に示すように、定電圧Ｖregと、発振停止電圧Ｖstoは、同一の負の温度係数をもつものとなる。
【００９５】
ここにおいて、前記各ＦＥＴ１６，１８，１１２，１３２は、それぞれ同一のサイズのトランジスタとして形成することが望ましい。
【００９６】
以上説明したように、本実施例によれば、定電圧発生回路１００の各電圧制御用トランジスタ１１２，１３２を、飽和動作領域の定電流ＩDで駆動させることにより、定電圧発生回路１００から安定した定電圧Ｖregを出力することができる。
【００９７】
これに加えて、本実施例によれば、発振回路１０の信号反転増幅器１４を構成する各ＦＥＴ１６，１８を、飽和動作領域で駆動するように構成することより、発振停止電圧Ｖstoの温度特性と、定電圧発生回路１００の出力する定電圧Ｖregの温度特性と同一のものとすることができる。
【００９８】
これにより図７に示すように、回路の動作保証温度範囲全域において、定電圧Ｖregの値を前記（１）式を満足する最低限の値に設定することができ、この結果、全動作保証温度領域において、発振回路１０を必要最低限の電圧で良好に駆動することが可能となる。
【００９９】
（変形例）
次に、第１実施例の変形例を説明する。
【０１００】
前記実施例では、定電圧発生回路１００を、２つの定電流源１５０−１，１５０−２を用いて形成する場合を例により説明したが、この発明はこれに限らず、例えば定電圧発生回路１００を図８に示すように構成してもよい。
【０１０１】
この定電圧発生回路１００において、第２の電圧生成回路１３０は、信号反転増幅器１４０と、この信号反転増幅器１４０の出力をそのまま参照電圧Ｖref2としてその−端子へフィードバック入力するライン２２０とを含んで構成される。そして、信号反転増幅器１４０の出力電圧が、そのまま出力ライン２００から定電圧Ｖregとして出力される。
【０１０２】
従って、出力ライン２００から出力される定電圧Ｖregの値は、信号反転増幅器１４０の＋端子に入力される基準電圧Ｖref1の値と同一の値となる。
【０１０３】
この基準電圧を生成するために、第１の電圧生成回路１１０は、基準電位Ｖdd側とライン２１０との間に、複数の電圧制御用トランジスタを直列接続している。ここでは、ＰＭＯＳＦＥＴ１１２と、ＮＭＯＳＦＥＴ１１４とを用いている。これら各ＦＥＴ１１２，１１４は、それぞれゲートとドレインとが短絡されている。さらに、これら各ＦＥＴ１１２，１１４は、それぞれのドレイン端子が接続されている。
【０１０４】
以上の構成とすることにより、第１の電圧生成回路１１０からは、基準電圧として次式の電圧が出力される。
【０１０５】
Ｖref1＝α（｜ＶTP｜＋ＶTN） …（６）
【０１０６】
従って、定電圧発生回路１００からは、前記第１実施例と同一の値をもつ定電圧Ｖregが出力されることになる。
【０１０７】
このとき、図８に示す回路においても、各ＦＥＴ１１２，１１４に供給される定電流ＩDは、これら各ＦＥＴ１１２，１１４の飽和動作領域の値に設定されている。これにより、前記実施例と同様の作用効果を奏することができる。
【０１０８】
（第２実施例）
図９には、本発明が適用された定電圧発生回路１００の第２実施例が示されている。なお前記実施例と対応する部材には同一号を付しその説明は省略する。
【０１０９】
実施例の定電圧発生回路１００の第１の特徴は、前記第１の電圧制御用トランジスタとして、電流増幅率βが異なる複数のトランジスタを用意し、これら複数のトランジスタの中からいずれか１つのトランジスタを前記第１の電圧制御用トランジスタ１１２として選択使用する構成を採用したことにある。
【０１１０】
本実施例の他の特徴は、前記第２の電圧制御用トランジスタ１３２として、それぞれ電流増幅率βが異なる複数のトランジスタを用意し、これら各トランジスタの中からいずれか１つのトランジスタを前記第２の電圧制御用トランジスタ１３２として選択使用する構成を採用したことにある。
【０１１１】
これにより、前記第１および第２の電圧制御用トランジスタ１１２，１３２として、最適な電流増幅率の組み合わせのトランジスタを選択することができる。このため、前記（４）式に基づき出力される定電圧の値を、よりきめ細かに微調整することが可能となる。すなわち、定電圧Ｖregの値を、前記（１）式を満足する範囲で、できるだけその絶対値の小さな値に設定することができ、これにより回路全体の消費電力をより低減することが可能となる。
【０１１２】
以下にその構成を詳細に説明する。
【０１１３】
実施例の定電圧発生回路１００は、電流増幅率β1，β2，β3がそれぞれ異なる複数のＰＭＯＳＦＥＴ１１２−１，１１２−２，１１２−３を含んだ第１のＦＥＴ群１６０と、前記第１のＦＥＴ群１６０の中から任意のＦＥＴ１１２を使用可能に選択する複数のスイッチング用ＦＥＴ１６４−１，１６４−２，１６４−３を含む第１の選択回路１６２とを有する。
【０１１４】
前記第１のＦＥＴ群１６０を構成する各ＦＥＴ１１２は、そのゲートおよびドレインが短絡され、そのドレイン側が定電流源１５０−１にそれぞれ接続されている。
【０１１５】
また、前記スイッチング用のＦＥＴ１６４−１，１６４−２，１６４−３は、それぞれ対応するＦＥＴ１１２−１，１１２−２，１１２−３と接地電位Ｖddとの間に直列に接続されいる。そして、これら各ＦＥＴ１６４−１，１６４−２，１６４−３は、そのゲートに印加される選択信号ＳＥＬにより、いずれか１つがオンされ、これと対応するＦＥＴ１１２を、選択使用可能に設定する。
【０１１６】
ここで、前記各ＦＥＴ１１２−１，１１２−２，１１２−３の、各電流増幅率βは、次式を満足するように設定されている。
【０１１７】
β1＜β2＜β3 …（７）
【０１１８】
図１０には、前記各ＦＥＴ１１２−１，１１２−２，１１２−３のゲート・ソース間電圧ＶGSと、通電される電流ＩDとの関係が示されている。
【０１１９】
同図に示すように、同一の電流ＩDを通電する場合には、電流増幅率βの大きなＦＥＴほど、そのゲート・ソース間電圧ＶGSが小さくなる。ここで、ＦＥＴ１１２のゲート・ソース間電圧ＶGSは、次式で表される。
【０１２０】
ＶGS＝αＶTP …（８）
【０１２１】
このゲート・ソース間電圧は、前記（４）式から明らかなように、定電圧Ｖregの値の一部となる。
【０１２２】
従って、選択回路１６０を用いて、所望の電流増幅率βのＦＥＴ１１２を選択することにより、定電圧発生回路１００から出力される定電圧Ｖregの値を微調整することができる。
【０１２３】
また、前記第２のＦＥＴ群１７０は、電流増幅率β11，β12，β13がそれぞれ異なる複数のＮＭＯＳＦＥＴ１３２−１，１３２−２，１３２−３を含んで構成される。各ＦＥＴ１３２−１，１３２−２，１３２−３は、そのゲートとドレインが短絡され、そのドレイン側が第２の定電流源１５０−２と接続されている。
【０１２４】
また、前記第２の選択回路１７２は、複数のスイッチング用ＦＥＴ１７２−１，１７２−２，１７２−３を含んで構成され、各ＦＥＴ１７２−１，１７２−２，１７２−３は、対応するＦＥＴ１３２−１，１３２−２，１３２−３のソースと、出力ライン２００との間に接続されている。
【０１２５】
前記複数のＦＥＴ１３２−１，１３２−２，１３２−３は、前記第１のＦＥＴ群１６０と同様に、同一の定電流ＩDが通電された場合には、電流増幅率βの大きいものほどそのゲート・ソース間電圧ＶGSが小さくなる。ここで、前記各ＦＥＴ１３２−１，１３２−２，１３２−３の各電流増幅率βは、次式で示すように設定されている。
【０１２６】
β11＜β12＜β13 …（９）
【０１２７】
従って、選択信号ＳＥＬ１１〜ＳＥＬ１３を用いて、いずれか１つのスイッチング用のＦＥＴ１７２をオンすることにより、これと対応するＦＥＴ１３２が第２の電圧制御用トランジスタとして機能するように設定される。
【０１２８】
このとき、選択されたＦＥＴ１３２のゲート・ソース間電圧は、次式で与えられる。
【０１２９】
ＶGS＝αＶTN …（１０）
【０１３０】
従って、第２の選択回路１７２を用いて、所望の電流増幅率βのＦＥＴ１３２を選択することにより、前記（４）式からも明らかなように、出力される定電圧Ｖregの値を微調整することができる。
【０１３１】
特に、本実施例の定電圧発生回路１００は、第１のＦＥＴ群１６０および第２のＦＥＴ群１７０から、それぞれ所望の電流増幅率βをもつトランジスタを第１および第２の電圧制御用トランジスタ１１２，１３２として選択できるため、これらトランジスタ１１２，１３２の電流増幅率の組み合わせにより、出力される定電圧Ｖregの値をよりきめ細やかに微調整することができる。
【０１３２】
すなわち、前記（４）式から明らかなように、電流増幅率βの小さなＦＥＴ１１２，１３２を選択するほど、出力される定電圧Ｖregの絶対値は大きくなり、電流増幅率βの大きなＦＥＴ１１２，１３２を選択するほど、出力される定電圧Ｖregの絶対値が小さくなるように、定電圧Ｖregの値を微調整することができる。
【０１３３】
ここにおいて、各ＦＥＴ１１２−１，１１２−２，１１２−３，１３２−１，１３２−２，１３２−３は、電流増幅率βに応じて、ゲート幅、ゲート長をそれぞれ変えて素子のレイアウトの設計を行い、この設計されたレイアウトに基づいて製造される。
【０１３４】
本実施例においては、電流増幅率β1とβ2の差、およびβ2とβ3の差がそれぞれ２〜５倍程度に設定されている。さらに、電流増幅率β11とβ12の差、β12とβ13の差も、２〜５倍程度に設定されている。
【０１３５】
また、前述したように、本実施例の回路は、電流増幅率βの異なる複数のトランジスタから任意のトランジスタを選択し、これを第１，第２の電圧制御用トランジスタ１１２，１３２として使用する構成を採用する。これより、閾値電圧の異なる複数のトランジスタを複数用意し、この中から所望のトランジスタを選択して第１，第２の電圧制御用トランジスタとして使用する回路に比べ、出力する定電圧Ｖregの値をよりきめ細かに微調整することができる。
【０１３６】
すなわち、ＦＥＴの閾値電圧の調整は、半導体のプロセス上０．１ボルト程度が限界となる。
【０１３７】
これに対して、ＦＥＴの電流増幅率βは、ＦＥＴのゲート幅Ｗ、ゲート長ＬのＷ／Ｌのサイズを変更することによって、任意の値に設定することができる。
【０１３８】
従って、本実施例のように電流増幅率βの異なる複数のＦＥＴを用意しておき、この中から所望の電流増幅率βのＦＥＴを、電圧制御用ＦＥＴとして用いることにより、出力される定電圧Ｖregの値をよりきめ細やかに微調整可能であることが理解される。
【０１３９】
なお、図９に示す実施例では、第１の電圧制御用ＦＥＴ１１２と、第２の電圧制御用ＦＥＴ１３２を、それぞれ電流増幅率の異なる複数のトランジスタの中から選択する場合を例にとり説明したが、本発明はこれに限らず、いずれか一方の電圧制御用ＦＥＴのみを、電流増幅率と異なる複数のトランジスタの中から選択するような構成を採用してもよい。例えば、第１のＦＥＴ群１６０または第２のＦＥＴ群１７０のいずれか一方を用意し、ＦＥＴ１１２，１３２のいずれか一方のみを、電流増幅率の異なる複数のトランジスタの中から選択使用可能に形成してもよい。
【０１４０】
また、本実施例の定電圧発生回路１００において、第１および第２の定電流源１５０−１，１５０−２は、それぞれ対応する電圧制御用ＦＥＴ１１２，１３２の飽和動作領域の範囲の値に、供給する定電流ＩDの値を設定するように構成されている。これにより、前記第１実施例の作用効果に加え、前述した第２実施例の作用効果をも奏することができるため、前記第１実施例よりさらにきめ細やかに出力電圧Ｖregの値を調整し、回路全体の低消費電力化を図ることが可能となる。
【０１４１】
また、この第２実施例の特徴的な構成は、図８に示す定電圧発生回路１００にも適用することができる。この場合には、前記ＦＥＴ１１２を、第１のＦＥＴ群１６０の中から選択使用するように構成し、前記ＦＥＴ１１４を、前記第２のＦＥＴ群１７０の中から選択使用する構成を採用すればよい。このようにすることによっても、出力される定電圧Ｖregの値を、第２実施例と同様にきめ細やかに微調整することができる。
【０１４２】
［選択信号ＳＥＬの生成方法］
次に、選択信号の生成方法について詳細に説明する。
【０１４３】
図１１には、前記選択信号ＳＥＬを生成するための回路が示されており、この回路は、前記各選択信号ＳＥＬ１，２…ＳＥＬ１３に対応して複数設けられている。ここで、説明を簡単にするために、３つの選択信号ＳＥＬ１〜３に対応して設けられた３個の単位回路Ｕ１，Ｕ２，Ｕ３のみを図示し、その他の説明は省略する。なお、これら各単位回路Ｕの構成は基本的には同一であるので、同一符号を付しその説明は省略する。
【０１４４】
この単位回路Ｕは、対応するパッドＰを有し、このパッドＰはフューズｆを介して接地電位Ｖdd側に接続されると共に、抵抗Ｒ１０を介して電源電位Ｖss側に接続されている。そして、パッドＰの電位は、信号反転増幅器３０８，３０９を介して、選択信号ＳＥＬとして対応するＦＥＴのゲートへ入力される。
【０１４５】
このとき、対応するＦＥＴ１６４を、オン状態に制御するための選択信号を出力するためには、パッドＰに高電圧の電位を印加しフューズｆを切断し、その後この電位をオフする。これにより、パッドＰの電位は、接地電位Ｖddから、Ｖss側に切り替わるため、この単位回路Ｕからは出力される選択信号は対応するＦＥＴ１６４をオン制御するように機能することになる。
【０１４６】
図１２（Ａ）には、発振回路１０の信号反転増幅器１４に流れるショート電流Ｉsの測定方法が示され、図１２（Ｂ）には、発振停止電圧Ｖstoとショート電流Ｉsとの関係が示されている。
【０１４７】
図１２（Ａ）に示すように、ＦＥＴ１６，１８の共通ゲートと共通ドレインをショートさせた状態で、信号反転増幅器１４に、接地電位Ｖddと定電圧発生回路１００から出力される電圧Ｖregを印加する。そして、このとき流れるＶdd−Ｖreg間の電流を、ショート電流Ｉsとして測定する。
【０１４８】
定電圧発生回路１００から出力される定電圧Ｖregの絶対値の値は、発振停止電圧Ｖstoの絶対値より大きく、かつできるだけ小さな値と設定する必要があることは前述した。
【０１４９】
従って、異なるトランジスタ１１２および１３２の組み合わせを順次選択し、このときに流れるショート電流Ｉsと、ライン２００から出力される電圧の値を測定する。そして、信号反転増幅器１４を構成するＦＥＴ１６の電圧がオン電流以上の値となるようなショート電流Ｉsが供給でき、しかもこの状態で発振回路１０が発振状態を維持することが確認された電圧Ｖregを検出する。そして、この定電圧Ｖregを供給するための、ＦＥＴ１１２および１３２の組み合わせを特定する。
【０１５０】
そして、このような特定が終了した後、対応する単位回路Ｕのフューズｆを切断し、特定されたＦＥＴが前記第１の電圧制御用トランジスタ１１２，第２の電圧制御用トランジスタ１３２として使用されるように設定すればよい。
【０１５１】
このようなショート電流Ｉsの測定や、使用するＦＥＴ１１２，１３２の選択は、ＩＣの検査工程において、水晶振動子１２が基板へ装着される前に行われる。そして、前述した処理は、図示しないテスト回路および前記テスト回路とを接続されたテスト用パッドＰを使用して行われる。
【０１５２】
このようなＩＣのテストは、ウエハ状態で行う。それぞれのＩＣチップ内に設けられたテスト回路およびテスト用パッドを使用して、それぞれのＩＣチップについて前記ショート電流の測定および出力ライン２００の電圧測定が行われる。このとき前記テストは、信号反転増幅器１４および定電圧発生回路１００のみをアクティブとし、他の素子は非アクティブ状態にして行われる。
【０１５３】
このようにすることにより、ＩＣの製造段階において、発振回路１０の発振停止電圧の絶対値以上の値で、かつ必要最低限の値をもつ定電圧Ｖregを出力する定電圧発生回路１００を形成することができる。これにより、半導体装置の歩留まりを向上させることができる。
【０１５４】
（他の実施例）
なお、前記各実施例では、定電流源１５０−１，１５０−２から供給する定電流ＩDの値を、電圧制御用トランジスタとして機能するＦＥＴ１１２，１３２の飽和動作領域の値に設定することにより、図７に示すように、定電圧Ｖregと発振停止電圧Ｖstoの温度特性を同一にする場合を例に取り説明した。
【０１５５】
本発明はこれに限らず、これ以外にも、次のような手法を採用してＶregとＶstoの温度特性を同一にすることもできる。
【０１５６】
例えば、図２に示す定電圧発生回路１００を例に取ると、この定電圧発生回路１００から出力される定電圧Ｖregの値は、前記（４）式で与えられる。
【０１５７】
さらに、前記（８）、（１０）式から、この定電圧Ｖregの値は、各電圧制御用ＦＥＴ１１２，１３２の各ゲート・ソース間電圧ＶGSの値の和として与えられることが理解される。
【０１５８】
従って、図７に示す、動作保証温度範囲内における、これら各ＦＥＴ１１２，１３２のゲート・ソース間電圧の変動量△ＶGSの和（ΔＶreg）が、この動作保証温度範囲内における発振停止電圧Ｖstoの変動量△Ｖstoと一致するように設定すれば、ＶregとＶstoの温度係数を図７に示すように同一とすることが可能となる。
【０１５９】
図１３には、前記各電圧制御用ＦＥＴ１１２，１３２の、ゲート・ソース間電圧ＶGSと、供給される定電流ＩDとの関係が示されている。各定電流源１５０−１，１５０−２から供給される定電流ＩDは、前述した動作保証温度範囲内において△Ｉだけ変動する。従って、この△Ｉの変動量に対応して、各ＦＥＴ１１２，１３２のゲート・ソース間電圧の変動量△ＶGSの値を、前記発振停止電圧の変動量△Ｖstoの１／２となるように設定すればよい。すなわち、動作保証温度範囲内における各ＦＥＴ１１２，１３２のゲート・ソース間電圧の変動量△ＶGSの値が、次式を満足するように定電流ＩDの値を設定することにより、定電圧発生回路１００からは発振停止電圧と同一の温度特性をもつ定電圧Ｖregを出力することが可能となる。
【０１６０】
△ＶGS＝（１／２）｜△Ｖsto｜ …（１１）
【０１６１】
＜適用例＞
図１４には、本発明が適用された腕時計に用いられる電子回路の一例が示されている。
【０１６２】
この腕時計は、図示しない発電機構を内蔵している。使用者が腕時計を装着し腕を動かすと、発電機構の回転錘が回転し、そのときの運動エネルギーにより発電ロータが高速回転され、発電ステータ側に設けられた発電コイル４００から交流電圧が出力される。
【０１６３】
この交流電圧が、ダイオード４０４で整流され、二次電池４０２を充電する。この二次電池４０２は、昇圧回路４０６および補助コンデンサ４０８と共に主電源を構成する。
【０１６４】
二次電池４０２の電圧が低くて時計の駆動電圧に満たないときには、昇圧回路４０６により二次電池４０２の電圧を時計駆動可能な高電圧に変換し、補助コンデンサ４０８に蓄電する。そして、この補助コンデンサ４０８の電圧を電源として時計回路４４０が動作する。
【０１６５】
この時計回路４４０は、前記いずれかの実施例に記載された発振回路１０および定電圧発生回路１００を含む半導体装置として構成されている。この半導体装置は、端子を介して接続された水晶振動子１２を用いて、予め設定された発振周波数、ここで３２７６８Ｈｚの周波数の発振出力を生成し、この発振出力を分周し、一秒ごとに極性の異なる駆動パルスを出力する。この駆動パルスは、時計回路４４０に接続されたステップモータの駆動コイル４２２へ入力される。これにより、図示しないステップモータは、駆動パルスが通電されるごとにロータを回転駆動し、図示しない時計の秒針、分針、時針を駆動し、時刻を表示板にアナログ表示することになる。
【０１６６】
ここで、本実施例の時計回路４４０は、前述した主電源から供給される電圧Ｖssにより駆動される電源電圧回路部４２０と、この電源電圧からこの値よりも低い所定の一定電圧Ｖregを生成する定電圧発生回路１００と、この定電圧Ｖregにより駆動される定電圧動作回路部４１０とを含んで構成される
図１５には、前記時計回路４４０のより詳細な機能ブロック図が示されている。
【０１６７】
定電圧動作回路部４１０は、外部接続された水晶振動子１２を一部に含んで構成された水晶発振回路１０と、波形整形回路４０９と、高周波分周回路４１１とを含んで構成される。
【０１６８】
前記電源電圧回路部４２０は、レベルシフタ４１２と、中低周波分周回路４１４と、その他の回路４１６とを含んで構成される。なお、本実施例の時計回路４４０では、前記電源電圧回路部４２０と、定電圧発生回路１００とは、主電源から供給される電圧により駆動される電源電圧動作回路部４３０を構成している。
【０１６９】
前記水晶発振回路１０は、水晶振動子１２を用いて基準周波数ｆｓ＝３２７６８Ｈｚの正弦波出力を波形整形ゲート４０９に出力する。
【０１７０】
前記波形整形回路４０９は、この正弦波出力を矩形波に整形した後、高周波分周回路４１１へ出力する。
【０１７１】
前記高周波分周回路４１１は、基準周波数３２７６８Ｈｚを２０４８Ｈｚまで分周し、その分周出力をレベルシフタ４１２を介して中低周波数分周回路４１４へ出力する。
【０１７２】
前記中低周波数分周回路４１４は、２０４８Ｈｚまで分周された信号を、さらに１Ｈｚまで分周し、その他の回路４１６へ入力する。
【０１７３】
前記その他の回路４１６は、１Ｈｚの分周信号に同期してコイルを通電駆動するドライバ回路を含んで構成され、この１Ｈｚの分周信号に同期して時計用駆動用ステップモータを駆動する。
【０１７４】
本実施例の時計回路において、主電源から供給される電源電圧Ｖssにより回路全体が駆動される電源電圧動作回路部４３０以外に、これにより低い定電圧Ｖregで駆動される定電圧動作回路部４１０を設けたのは以下の理由による。
【０１７５】
すなわち、このような時計回路では、長期間安定した動作を確保するために、その消費電力を低減することが必要となる。
【０１７６】
通常、回路の消費電力は、信号の周波数、回路の容量に比例し、さらに供給電源電圧の二乗に比例して増大する。
【０１７７】
ここで、時計回路に着目してみると、回路全体の消費電力を低減するためには、回路各部に供給する電源電圧を低い値、例えばＶregに設定すれば良い。この定電圧発生回路１００は、前記水晶発振回路１０の発振動作を補償する範囲で最小の定電圧Ｖregを形成することができる。
【０１７８】
次に、信号周波数に着目してみると、時計回路は、信号周波数が高い水晶発振回路１０、波形整形回路４０９、高周波分周回路４１１と、それ以外の回路４２０とに大別することができる。この信号の周波数は、前述したように回路の消費電力と比例関係がある。
【０１７９】
そこで、本実施例の定電圧発生回路１００は、主電源から供給される電源電圧Ｖssから、それより低い定電圧Ｖregを生成し、これを高周波信号を扱う回路部４１０へ供給している。このように、前記高周波信号を扱う回路４１０に対して供給する駆動電圧を低くすることにより、定電圧発生回路１００の負担をさほど増加させることなく、時計回路全体の消費電力を効果的に低減することができる。
【０１８０】
以上述べたように、本実施例の時計回路およびこれを含む電子回路は、前記実施例のいずれかに記載の水晶発振回路１０、それと接続された定電圧発生回路１００を含んでいる。このために、製造ばらつきによらず、信号反転増幅器の動作マージンを確保しつつ、最小の定電圧を前記水晶発振回路１０に供給することができるため、電子回路、時計回路の低消費電力化が図れる。従って、前述したような、携帯用の電子機器または時計において、発振動作を安定して行なうことができるだけでなく、使用電池の長寿命化を図ることができ、携帯用電子機器または時計の使い勝手を向上することができる。
【０１８１】
また、前記した理由により、銀電池が内蔵された時計または携帯用電子機器においても、製造上のＭＯＳＦＥＴのばらつきが生じても、動作マージンが確保できる。更に、リチウムイオンにより構成される２次電池を電源とした充電式腕時計においても、製造上のＭＯＳＦＥＴのばらつきが生じても、動作マージンが確保できると共に、充電時間を短縮化することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用された電子回路の好適な第１実施例の説明図である。
【図２】前記第１実施例の電子回路に用いられる定電圧発生回路の一例を示す説明図である。
【図３】前記定電圧発生回路に用いられる定電流源の一例を示す説明図である。
【図４】定電流源から供給される定電流ＩDの温度特性の説明図である。
【図５】定電流供給源から供給される定電流と、電圧制御用トランジスタとして用いられるＦＥＴのゲート・ソース間電圧ＶGSとの関係を示す説明図である。
【図６】定電圧発生回路から出力される定電圧Ｖregと、発振回路の発振停止電圧Ｖstoの温度特性の説明図である。
【図７】定電圧Ｖregと発振停止電圧Ｖstoの温度特性が同一である場合の説明図である。
【図８】図１に示す電子回路に用いられる定電圧発生回路の変形例の説明図である。
【図９】本発明の電子回路に用いられる定電圧発生回路の好適な第２実施例の説明図である。
【図１０】第２実施例の定電圧発生回路に用いられる電圧制御用トランジスタのゲート・ソース間電圧ＶGSと、定電流ＩDとの関係を、各ＦＥＴの電流増幅率をパラメータとして表した特性図である。
【図１１】異なる電流増幅率のＦＥＴを選択するための信号を出力するための回路の説明図である。
【図１２】図１２（Ａ）は、発振回路のショート電流Ｉsを測定する場合の説明図であり、図１２（Ｂ）は測定されたショート電流Ｉsと発振停止電圧との関係を示す説明図である。
【図１３】第１実施例とは別の手法を用いて定電圧Ｖregと発振停止電圧の温度特性を同一に設定するための手法を示す説明図である。
【図１４】図１４は、本実施例の電子回路が用いられた時計回路の説明図である。
【図１５】図１５は、時計回路の詳細な機能ブロック図である。
【符号の説明】
１０ 水晶発振回路
１００ 定電圧発生回路
４００ 発電コイル
４０２ 二次電池
４０４ ダイオード
４０６ 昇圧回路
４０８ 補助コンデンサ
４１１ 高周波分周回路
４１２ レベルシフタ
４１４ 中低周波分周回路
４１６ その他の回路
４２０ 電源電圧回路部
４３０ 電源電圧動作回路部
Claims (15)
- 所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と前記参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、
前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、前記第２の電圧制御用トランジスタの飽和動作領域の値に設定され、
かつ前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるように、その電流値が設定されていることを特徴とする電子回路。 - 所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と前記参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、
前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記定電流は、前記第２の電圧制御用トランジスタの飽和動作領域の値に設定され、
かつ前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの一端電位である前記参照電圧の変動量と、
前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量の合計が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるように、その電流値が設定されていることを特徴とする電子回路。 - 所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記基準電圧と所定の相関をもつ前記定電圧を生成する第２の電圧生成回路とを含み、
前記第１の電圧生成回路は、
第１の定電流を供給する第１の定電流源と、
前記第１の定電流が通電され、所定の電位を基準とした前記基準電圧を出力する第１の電圧制御用トランジスタを用いた回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
第２の定電流を供給する第２の定電流源と、
前記第２の定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記第２の定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記第１の定電流は、
前記第１の電圧制御用トランジスタの飽和動作領域の値に設定され、
前記第２の定電流は、
前記第２の電圧制御用トランジスタの飽和動作領域の値に設定され、
前記第１の電圧制御用トランジスタの動作保証温度範囲における前記基準電圧の変動量と、
前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量の合計が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるように、前記第１及び第２の定電流の値が設定されていることを特徴とする電子回路。 - 所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と前記参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、
前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるトランジスタが、前記第２の電圧制御用トランジスタとして選択使用されることを特徴とする電子回路。 - 所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記定電圧と所定の相関をもつ参照電圧及び前記定電圧を生成する第２の電圧生成回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と前記参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記定電流が供給されるとともに、
前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの一端電位である前記参照電圧の変動量と、
前記第２の電圧制御用トランジスタの両端電位である前記電圧と前記定電圧間の電位差変動量の合計が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなるトランジスタが、前記第２の電圧制御用トランジスタとして選択使用されることを特徴とする電子回路。 - 所定の定電圧を生成する定電圧発生回路と、
前記定電圧発生回路から供給される定電圧により発振駆動される水晶発振回路を含む電子回路において、
前記定電圧発生回路は、
基準電圧を生成する第１の電圧生成回路と、
前記基準電圧と所定の相関をもつ前記定電圧を生成する第２の電圧生成回路とを含み、
前記第１の電圧生成回路は、
定電流を供給する第１の定電流源と、
前記第１の定電流が通電され、所定の電位を基準とした前記基準電圧を出力する第１の電圧制御用トランジスタを用いた回路とを含み、
前記第２の電圧生成回路は、
前記基準電圧と参照電圧とを差動増幅する差動増幅器と、
定電流を供給する第２の定電流源と、
前記第２の定電流が供給される第２の電圧制御用トランジスタを用いた回路と、
前記第２の電圧制御用トランジスタを用いた回路と直列接続され前記第２の定電流が供給されるとともに、前記差動増幅器の出力により抵抗値が制御される出力用トランジスタとを含み、
所定の電位を基準として、前記第２の電圧制御用トランジスタを用いた回路の一端側から前記参照電圧を出力し、他端側から前記定電圧を出力するように形成され、
前記第１の電圧制御用トランジスタは、
電流増幅率が夫々異なる第１の複数のトランジスタの中から選択し、
また前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる第２の複数のトランジスタの中から選択し、
選択した前記第１の電圧制御用トランジスタの動作保証温度範囲における前記基準電圧の変動量と選択した前記第２の電圧制御用トランジスタの動作保証温度範囲において、前記第２の電圧制御用トランジスタの両端電位である前記参照電圧と前記定電圧間の電位差変動量の合計が、
動作保証温度範囲における前記水晶発振回路の発振停止電圧の変動量とほぼ同じとなる ことを特徴とする電子回路。 - 請求項３において、
前記第１の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第１の電圧制御用トランジスタとして選択使用するように形成されることを特徴とする電子回路。 - 請求項１〜３、請求項３に従属する請求項７のいずれかにおいて、
前記第２の電圧制御用トランジスタは、
電流増幅率が夫々異なる複数のトランジスタの中から、いずれか１つのトランジスタを前記第２の電圧制御用トランジスタとして選択使用するように形成されることを特徴とする電子回路。 - 請求項３、６、請求項３に従属する請求項７、請求項３に従属する請求項８、請求項３に従属する請求項７に従属する請求項８のいずれかにおいて、
前記第１の定電流源及び前記第２の定電流源は、
同一の製造条件で形成されたものであることを特徴とする電子回路。 - 請求項３、６、請求項３に従属する請求項７、請求項３に従属する請求項８、請求項３に従属する請求項７に従属する請求項８、請求項９のいずれかにおいて、
前記基準電位の変動量と、前記参照電圧と前記定電圧間の電位差変動量の各々が、発振停止電圧の変動量の１／２となることを特徴とする電子回路。 - 請求項２、５のいずれかにおいて、
前記参照電圧の変動量と、前記参照電圧と前記定電圧間の電位差変動量の各々が、発振停止電圧の変動量の１／２となることを特徴とする電子回路。 - 請求項１〜１１のいずれかにおいて、
前記定電圧の絶対値は、この定電圧が供給される発振回路の発振停止電圧の絶対値よりも大きいことを特徴とする電子回路。 - 請求項１〜１２のいずれかの電子回路を含むことを特徴とする半導体装置。
- 請求項１〜１２のいずれかの電子回路又は請求項１３の半導体装置を含み、前記発振回路の発振出力から動作基準信号を生成することを特徴とする電子機器。
- 請求項１〜１２のいずれかの電子回路又は請求項１３の半導体装置を含み、前記発振回路の発振出力から時計基準信号を形成することを特徴とする時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035697A JP4164622B2 (ja) | 1997-03-04 | 2001-02-13 | 電子回路、半導体装置、電子機器および時計 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6550297 | 1997-03-04 | ||
| JP9-65502 | 1997-03-04 | ||
| JP2001035697A JP4164622B2 (ja) | 1997-03-04 | 2001-02-13 | 電子回路、半導体装置、電子機器および時計 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53835898A Division JP3416949B2 (ja) | 1997-03-04 | 1998-03-03 | 電子回路、半導体装置、電子機器および時計 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001312320A JP2001312320A (ja) | 2001-11-09 |
| JP2001312320A5 JP2001312320A5 (ja) | 2005-09-02 |
| JP4164622B2 true JP4164622B2 (ja) | 2008-10-15 |
Family
ID=26406649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035697A Expired - Fee Related JP4164622B2 (ja) | 1997-03-04 | 2001-02-13 | 電子回路、半導体装置、電子機器および時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4164622B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524688B2 (ja) * | 2007-01-23 | 2010-08-18 | エルピーダメモリ株式会社 | 基準電圧発生回路及び半導体集積回路装置 |
| JP5068154B2 (ja) * | 2007-12-12 | 2012-11-07 | 株式会社リコー | 電圧源回路及び電圧源回路を使用した温度検出回路 |
| JP6416650B2 (ja) | 2015-02-06 | 2018-10-31 | エイブリック株式会社 | 定電圧回路及び発振装置 |
-
2001
- 2001-02-13 JP JP2001035697A patent/JP4164622B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001312320A (ja) | 2001-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3416949B2 (ja) | 電子回路、半導体装置、電子機器および時計 | |
| US7042299B2 (en) | Crystal oscillation circuit | |
| EP0905877B1 (en) | Oscillation circuit, electronic circuit, semiconductor device, electronic equipment and clock | |
| JP3738280B2 (ja) | 内部電源電圧生成回路 | |
| US11012067B2 (en) | Compensation device for compensating PVT variations of an analog and/or digital circuit | |
| JP6658112B2 (ja) | 温度補償機能付き時計 | |
| GB2097969A (en) | Electronic timepiece | |
| US20020070792A1 (en) | Electronic circuit, semiconductor device, electronic equipment, and timepiece | |
| KR100753666B1 (ko) | 초저전력 ｒｃ 발진기 | |
| JPS6242283B2 (ja) | ||
| JP4164622B2 (ja) | 電子回路、半導体装置、電子機器および時計 | |
| US4112670A (en) | Electronic timepiece | |
| US6727769B2 (en) | Crystal oscillator circuit using CMOSFETs | |
| GB2084421A (en) | Oscillator Circuit With Low Current Consumption | |
| JP3365292B2 (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
| US10868495B2 (en) | Auto-compensation for control voltage range of VCO at low power supply | |
| JP2001313529A (ja) | 発振回路、定電圧発生回路、半導体装置、及びこれらを具備した携帯用電子機器および時計 | |
| JP3539110B2 (ja) | 発振回路、半導体装置、及びこれらを具備した携帯用電子機器および時計 | |
| JP6536449B2 (ja) | 定電流回路、温度センサーおよび温度補償機能付き時計 | |
| US4433920A (en) | Electronic timepiece having improved primary frequency divider response characteristics | |
| JP3644247B2 (ja) | 定電圧制御回路、半導体装置、及びこれらを具備した携帯用電子機器 | |
| KR20060099428A (ko) | 기준 전압 발생 회로, 및 기준 전류 발생 회로 | |
| JP2001298326A (ja) | 発振回路、電子回路、半導体装置、電子機器および時計 | |
| JP2000349621A (ja) | 発振回路、半導体装置および電子機器 | |
| JP2006084382A (ja) | 電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |