JP2003298220A - 回路基板および電子機器、およびそれらの製造方法 - Google Patents

回路基板および電子機器、およびそれらの製造方法

Info

Publication number
JP2003298220A
JP2003298220A JP2002093546A JP2002093546A JP2003298220A JP 2003298220 A JP2003298220 A JP 2003298220A JP 2002093546 A JP2002093546 A JP 2002093546A JP 2002093546 A JP2002093546 A JP 2002093546A JP 2003298220 A JP2003298220 A JP 2003298220A
Authority
JP
Japan
Prior art keywords
electrode
circuit board
insulating layer
solder
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002093546A
Other languages
English (en)
Inventor
Tasao Soga
太佐男 曽我
Hideyoshi Hata
英恵 秦
Toshiharu Ishida
寿治 石田
Masahide Okamoto
正英 岡本
Seigo Senoo
省悟 妹尾
Toshiyuki Kagami
敏行 加々見
Akihiro Sakashita
明弘 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002093546A priority Critical patent/JP2003298220A/ja
Priority to TW091137525A priority patent/TWI225300B/zh
Priority to KR10-2003-0004539A priority patent/KR100539346B1/ko
Priority to CNB031019633A priority patent/CN1279612C/zh
Priority to US10/371,303 priority patent/US20030184986A1/en
Publication of JP2003298220A publication Critical patent/JP2003298220A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 （修正有） 【課題】チップ部品またま半導体装置を基板に実装した
場合に、不要なはんだだれ（不要なはんだボール）を形
成することがない回路基板およびそれを用いた電子機器
を提供する。 【解決手段】チップ部品の電極と接続される第一の電極
２および第二の電極２と、該第一の電極２と該第二の電
極２に対応する位置に開口部８を設けて形成された第一
の絶縁層４を有する回路基板であって、該第一の絶縁層
４の開口部８は、少なくとも該第一の電極２の周縁部と
該第二の電極２の周縁部のうち、該チップ部品１の下に
なる領域を該第一の絶縁層４で覆わない形状とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板、電子機
器およびそれらの製造方法に関する。特に、鉛−錫共晶
はんだの代替の鉛（Ｐｂ）フリーはんだ合金を用いては
んだ接続するための回路基板、およびＰｂフリーはんだ
接続部を有する電子機器およびそれら製造方法に関す
る。
【０００２】
【従来の技術】２電極等の構造を有する電子部品（チッ
プ部品）とチップ部品が実装される基板を有する電子機
器では、チップ部品の電極と基板の電極を接続する場
合、基板電極にはんだペーストを印刷供給後の部品搭載
時に、チップ部品をその電極面の裏側から押し付けて基
板と接続していた。
【０００３】また現在、我が国では、Ｓｎ−３７ｍａｓ
ｓ％Ｐｂ（以下Ｓｎ−３７Ｐｂと略す）共晶はんだに替
わるはんだの開発・研究が行われ、代替のはんだとし
て、Ｓｎ−３Ａｇ−０.５Ｃｕ系を中心に、更にこれに
Ｂｉ、Ｉｎを添加したもの、Ｓｎ−Ｚｎ系、Ｓｎ−Ｓｂ
系、Ｓｎ−１Ａｇ−５７Ｂｉ等が取りあげられている。
【０００４】代替Ｐｂフリーはんだは、ぬれ性、溶融分
離性が、Ｓｎ−３７Ｐｂ共晶はんだに比較して低下して
いる。回路基板の配線パターンへのはんだの供給は、印
刷により、パターンに合わせた印刷マスク形状により、
はんだペーストを転写することで行われる。従来のＳｎ
−３７Ｐｂ共晶はんだでは回路基板のパターンと印刷マ
スクパターンは同型形状が一般的であった。
【０００５】
【発明が解決しようとする課題】しかしながら、転写
（印刷）方法等によって、回路基板の電極にはんだを供
給し、電子部品（半導体装置）を基板に押し付けて接続
した場合、リフロー後に基板電極の脇に不要なはんだボ
ールが形成されるという問題が生じていた。
【０００６】また、従来の鉛が入っているはんだ（例え
ばＳｎ−３７Ｐｂはんだ）に代えて、積極的に鉛を含ん
でいないＰｂフリーはんだを基板の電極に供給した場合
に、特にこの問題が発生するようになった。
【０００７】これらの不要なはんだボールは、基板電極
間に移動すると電気的短絡の事故の原因になり、電子機
器の信頼性を低下させる原因になっていた。
【０００８】本発明の目的は、チップ部品またま半導体
装置を基板に実装した場合に、不要なはんだボールを形
成することがない回路基板を提供することである。特に
Ｐｂフリーはんだを用いた場合に不要なはんだボールを
形成することがない回路基板を提供することである。
【０００９】また、本発明の他の目的は、不要なはんだ
ボールが形成されていないはんだ接続部を有し、かつ信
頼性の高い電子機器を提供することである。
【００１０】また、本発明の他の目的は、電子機器の製
造方法の歩留まりを向上させることである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本願において開示される発明のうち、代表的なもの
の概要を簡単に説明すれば、次の通りである。
【００１２】チップ部品の電極と接続される第一の電極
および第二の電極と、該第一の電極と該第二の電極に対
応する位置に開口部を設けて形成された第一の絶縁層を
有する回路基板であって、該第一の絶縁層の開口部は、
少なくとも該第一の電極の周縁部と該第二の電極の周縁
部のうち、該チップ部品の下になる領域を該第一の絶縁
層で覆わない形状であるものである。
【００１３】また、チップ部品の電極と接続される第一
の電極および第二の電極と、該第一の電極と該第二の電
極に対応する位置に開口部を設けて形成された第一の絶
縁層を有する回路基板であって、該チップ部品の下にな
る領域に、該第一の電極と第一の絶縁層の間に第一の間
隙部を有し、該第二の電極と第一の絶縁層の間に第二の
間隙部を有するものである。
【００１４】また、チップ部品の電極と接続される第一
の電極および第二の電極と、該第一および該第二の電極
と電気的に接続される配線を有する回路基板の製造方法
であって、基板の上に配線および電極を形成する工程
と、該電極に対応する位置に開口部を設けて、該基板の
上に第一の絶縁層を形成する工程を有し、該開口部は、
少なくとも該第一の電極の周縁部と該第二の電極の周縁
部のうち、該チップ部品の下になる領域を該第一の絶縁
層で覆わないように形成する方法である。
【００１５】また、上記回路基板に、前記チップ部品を
搭載したことを特徴とする電子機器である。
【００１６】
【発明の実施の形態】以下、本発明を実施例により更に
詳細に説明する。
【００１７】まず、われわれは不要なはんだ残留(不要
なはんだボール)が発生する原因等について色々検討し
た。
【００１８】図１は、はんだペーストを用いて、電子部
品（チップ部品）１を回路基板の電極２（配線パターン
２ということもある）に、はんだ接続した場合に、不要
なはんだ残留９(不要なはんだボール９)が発生する様子
を示したものである。
【００１９】具体的には、図１（a）は、マスクパター
ンを用いて、はんだペーストを回路基板の電極２に印刷
供給した様子を示す。図１(a)では、はんだペーストの
印刷塗布寸法と第一のソルダーレジストの開口部４（窓
明け部４）の寸法をほぼ同一とし、開口部にはんだが供
給されている状態を示す。
【００２０】ここで、マスクパターンおよびマスクによ
り印刷供給されるはんだ領域は、ソルダーレジストの開
口部４より若干小さく内側にして、リフロー炉内でのペ
ーストのだれ、はんだの若干のぬれ拡がり等で電極２
（端子２）全体をぬらすのがよい。
【００２１】マスク印刷パターンをソルダーレジストの
開口部４と同じ大きさとすると、基板と印刷用マスクと
の位置ずれが大きい個所では、供給はんだ部とソルダー
レジスト開口部４の位置ずれが生じ、はんだペーストが
だれた（広がりすぎた）場合に基板電極２に戻れなく、
独立したはんだボール残留９を発生させる原因となる。
なお、マスクパターンは通常のSn-Pb共晶はんだに使用
されているマスクパターンと同一のものを用いてもよ
い。
【００２２】続いて、図１（b）は、メタライズされた
電極(例えばNi/Snめっき)を有する２電極構造のチップ
部品１（1608チップ）を電極２に搭載した様子を示す。
【００２３】図１（ｂ）に記載されているように、通常
２電極構造の電子部品を基板の電極に接続する場合、対
向する基板電極２の内側に電子部品の電極が接続され
る。すなわち、チップ部品１の電極が接続される位置
は、基板電極２に比べ少し内側になる。従って、電子部
品１をその電子部品の電極面の裏から押付けて搭載する
場合に、電子部品の下側に（対向する基板電極の間に）
はんだペーストが流れ出す。
【００２４】図１(c)は、チップ部品１が基板電極２に
搭載された状態で、リフロー炉（リフロー温度約220℃
〜約260℃）に通した後に、チップ部品の近くに100〜50
0μm径の大きな不要はんだボール９が形成された外観を
示す。なお、チップ部品１と基板電極２ははんだ接続部
１０により接続されている。
【００２５】不要はんだボール９が発生する原因は、電
子部品（半導体チップ）搭載時に電子部品を押すことに
より、電極２に供給されたはんだの一部が電子部品の下
で電極２のないところにはみ出して、リフロー後、基板
電極（パッド）上に戻れなくなるためであった。
【００２６】特に、鉛フリー半田（例えばSn-3Ag-0.5Cu
融点：217〜221℃）を用いた場合は、基板電極２（例
えばＣｕ電極）上でぬれ拡がり難いため、基板電極２に
供給するはんだの量を従来の鉛入りはんだよりも多くす
る必要がある。従って、電子部品１を押し付けた場合、
基板電極２の周辺を囲んでいるソルダーレジストを超え
て、はんだが流れだし易くなり、不要はんだボール９の
発生が顕著になることがわかった。また、鉛フリーはん
だのAg、Cuの量が多少異なった組成でも、このようなは
んだボール９は形成される。
【００２７】我々は、不要はんだボール、ブリッジの発
生を防止するために、回路基板の電極２に対し、はんだ
ペーストの印刷マスク形状を色々検討することにより、
所定の条件のもとでは、不要はんだボールの発生を防止
することができた。しかし、はんだ印刷用のマスクと回
路基板との位置ずれ等が大きい場合や、鉛フリーはんだ
を用いた場合には、はんだボール、はんだブリッジ等の
発生を完全に防止することは無理であった。
【００２８】そこで、はんだ印刷用マスクの位置ずれが
多少ある場合でも、また鉛フリーはんだを用いた場合で
も、不要なはんだボールの発生がない方法をさらに検討
した。そして、回路基板のソルダーレジストに工夫を設
けることにより不要なはんだボールの発生およびはんだ
ブリッジの発生を完全に防止することができた。以下、
図面を用いて具体的に説明する。
【００２９】なお、チップ部品寸法が異なる1005,2125,
3216,3225等に対しても1608チップ部品と同様な対応が
可能であり、実験でも大きな効果を確認できたので、こ
こでは1608チップ部品の例を代表して示す。
【００３０】図２は本発明の一例である回路基板にチッ
プ部品（電子部品）を実装した状態を示す。図２(a)
は、チップ部品（1608チップ部品）１と、回路基板の電
極２（Cuパッドパターン域２）と、はんだペースト供給
域３と、第一のソルダーレジスト域４と第二のソルダー
レジスト域６（捺印レジストということもある）との関
係を示す平面図である。図２(b)は図２(a)の平面図にお
ける中央部５の断面を示す。
【００３１】図２（ａ）に記載されているように、従来
は基板の電極部の周りを覆うように第一の絶縁層（第一
のソルダーレジスト）が形成されていたが、本実施例で
は、電極部の一部を第一のソルダーレジスト４で覆わな
いものである。
【００３２】このように、基板電極２（Ｃｕパッド）の
少なくとも一部をソルダーレジストで覆わないことによ
り、電極２と第一のソルダーレジスト４の間に間隙部８
が形成され、はんだペーストのダレ防止、はんだの流出
防止の溜まり場８を電極２の側面に形成することができ
る。これにより、はんだペーストが溜め場８に流れても
基板電極２から離れない範囲にあるので、電極に供給さ
れたはんだ（供給はんだ）が溶けると、はんだの表面張
力の作用等により溜まり場８に流れ込んだはんだも基板
電極２上にあるはんだに引き寄せられて一体化するた
め、はんだボールの発生は起きない。
【００３３】なお、電子部品が実装され最終製品の状態
では、基板電極に供給されたはんだの一部がはんだ流出
防止の溜まり場８に存在していてもよい。すなわち、基
板電極に供給されたはんだが溜まり場８を超えないかぎ
り、不要はんだボール９や電極間の短絡が生じなること
はないからである。
【００３４】また、チップ部品１の下側に位置する電極
２の領域を第一のソルダーレジストで覆わないようにす
るのが望ましい。通常、２電極以上を持つチップ部品で
は、電極パッドの内側にチップ部品が搭載されるので、
内側（チップ下部）のはんだペーストが押しつぶされて
リフロー時にははんだが流れ出しやすい。従って 図２
に示すように、チップ部品が２電極を持つ場合、間隙部
８は隣り合う基板電極２の内側（望ましくは中央付近）
に設けることにより、半田の流出防止、はんだブリッジ
を防止できる。
【００３５】なお、間隙部８は隣り合う電極パッドの内
側のみならず、チップ部品１が搭載される領域の側面部
にも設けてよいことは言うまでもない。また、上記にお
いて、第一のソルダーレジストは一箇所のみ基板電極２
からはみ出した形状を説明したが、はみ出し箇所は複数
であってもよい。
【００３６】また、基板電極２は四角形状等のみならず
円形状であっても良いことは言うまでもない。
【００３７】続いて、回路基板にはんだを供給するマス
クおよび供給されたはんだの形状について説明する。
【００３８】図２のはんだ塗布形状から分かるように、
はんだ印刷用メタルマスクおよび供給されたはんだは対
向する電極に対して凸型パターンにしてある。チップ部
品１に対応する基板の対向電極に供給されるはんだの量
を、電極２が対向する方向に少なくするようにし、基板
の上面から基板電極２上のはんだ形状を見た場合には、
凸型形状にすることが望ましい。即ち、意図的にはんだ
は中央部に集まり、溜まり場８に集まる設計になってい
る。
【００３９】凹型にしたメタルマスクを用いてはんだを
供給した場合、凹型でははんだが中心軸に対して両側に
分かれるので、両側のバランスが悪くなるり、バランス
がくずれてどちらか一方の片側にチップが回転するツー
ムストーン現象が起きることが分かった。これより、メ
タルマスクによるはんだ供給はチップ中心部に集まる凸
型形状(形状は各種ある)が良いことが分かった。中でも
先端形状も端部が平行な凸型が最もよい。
【００４０】続いて、第二の絶縁層４（第二のソルダー
レジスト４）について説明する。図２に記載されている
ように、少なくとも電子部品が搭載される領域にある第
一のソルダーレジストの上に第二のソルダーレジストを
形成するのが望ましい。図８、図９は、実験で実際に第
一および第二のソルダーレジストを形成した回路基板を
示す図である。図９は図８の回路基板のなかのチップ部
品を搭載する領域（８１０Ｄ周辺）を拡大した図であ
る。図９の中央には２電極チップ部品に対応する基板電
極があり、基板電極のはんだが供給されている。回路基
板には第一のソルダーレジストが形成されており、２電
極チップ部品に対応する電極の間には第二のソルダーレ
ジストが形成されている。なお、基板電極の下にある８
１０Ｄ等のマークは搭載される電子部品の識別マークで
ある。
【００４１】この第二のソルダーレジストにより、はん
だ防止用の溜まり場８を越えてはんだペーストが流れ出
すのを防止し、はんだブリッジの発生を防ぐことができ
る。
【００４２】図２ではＨ型に第二のソルダーレジストが
開示されている。通常、チップ部品の搭載時にチップ部
品を押すことにより、供給されたはんだペーストはチッ
プ部品１の電極端子がない部分にまで押し出される。こ
れはリフロー時に表面張力の作用により不要なはんだボ
ール９を発生させる。この現象はチップ部品１の側面領
域にも起こりやすい。
【００４３】従って、チップ部品の下およびチップ部品
の側面部の周辺に第二のソルダーレジスト形成すること
により、リフロー時に基板電極からはみ出したはんだは
基板電極上に戻れる距離に存在することなるため、不要
半田ボールの形成および電極間の短絡を防止できる。
【００４４】無論、基板電極２の周辺全体に第二のソル
ダーレジストを形成しても良いことは言うまでもない。
【００４５】続いて、回路基板の形状について説明す
る。回路基板の基板電極２（Cuパッド）厚さは約40μ
m、第一の絶縁層（第一のソルダーレジスト）の厚さは3
0±5μm、第二の絶縁層（第二のソルダーレジスト）の
厚さは15±5μm、はんだの印刷塗布膜厚は150μmであ
る。
【００４６】第二のソルダーレジスト膜厚の上限は、第
二のソルダーレジストが実装されたチップ部品１の底面
に接触することがないように決定される。基板７の実装
面（上面）からチップ部品１の底面までの距離（T）は
第一のレジストの厚さ（T1）と第二のレジストの厚さ
（T2）の合計よりも大きくなくてはいけない（T＞T1+T
2）。ここでＴは基板電極２（Ｃｕパターン電極）の厚
さ（T3）とはんだペーストの量（高さ:T4）で決定され
る。
【００４７】電極に供給されるはんだの量および基板電
極２の厚さ等の影響もあるため一律に決定しないが、第
二のソルダーレジスト膜厚は第一のソルダーレジスト膜
厚の1/3から3/2が望ましい。
【００４８】また、チップ部品１の下部にある、すなわ
ち対向する電極部を横切る第一のソルダーレジストと第
二のレジスト端部の距離は約0.1〜0.2mmとした。また、
電極端部辺と第一のソルダーレジスト突き出し端部辺と
の距離は約0.2〜0.3mmとした。この範囲において、不要
はんだボール９およびはんだブリッジは形成されなかっ
た。
【００４９】続いて本実施例にかかる回路基板の製造方
法について説明する。
【００５０】まず、印刷またはフォトリソ技術によっ
て、基板に配線パターン（電極含む）を形成する。ここ
で基板は、従来用いられている基板であればよく、セラ
ミック基板、プリント基板などが挙げられる。
【００５１】続いて、絶縁材料を用いて、基板の電極を
開口させた第一のソルダーレジストを形成する。第一の
ソルダーレジストは、印刷法またはフォトリソ法により
形成される。印刷では安価にソルダーレジストを形成で
き、フォトリソではピッチ間隔の狭い配線パターンに対
応したソルダーレジストを形成することができる。な
お、第一のソルダーレジストの形状は、上記で説明した
ように電極２の一部を覆わないように形成されることは
言うまでもない。
【００５２】第一のソルダーレジストが形成された後
に、基板に搭載される電子部品（チップ部品）などに対
応する位置に識別マーク（例えばチップ部品番号等）を
捺印する。これらの工程を経て回路基板は形成される。
【００５３】なお、必要に応じて第二のソルダーレジス
ト（捺印レジスト）を形成してもよい。第二のソルダー
レジストも印刷またはフォトリソエッチング法のどちら
かで形成される。
【００５４】第一のソルダーレジストと第二のソルダー
レジストの形成は、（１）フォトリソ−フォトリソエッ
チング、（２）フォトリソエッチング−印刷、（３）印
刷−フォトリソエッチング、（４）印刷−印刷の４つの
組合せがある。
【００５５】このうち（１）（３）のように、第二のソ
ルダーレジストをフォトリソエッチング法で形成する場
合、微細にかつ精度良く第二のソルダーレジストを形成
できので、微細な電極パターンに対応することができ
る。しかし、第二のソルダーレジストの形成工程、例え
ばエッチング液等によって第一のソルダーレジストを破
損させないようにエッチング液を選定する必要がある。
特に（１）の場合、第一と第二のソルダーレジストを形
成する絶縁層の材料を変える必要がある。
【００５６】一方、（２）（４）では、第二のソルダー
レジストに用いられるエッチング液および第二のソルダ
ーレジスト材料を厳しく選定する必要はない。また、第
二のソルダーレジストの厚さを自由に変更することがで
きる。しかし、印刷法では新たに印刷マスクを準備する
必要がある。また、フォトリソ技術のように微細加工を
行うことは困難である。従って、少なくともチップ部品
の下にある基板電極の間に形成された第一のソルダーレ
ジスト上に形成するため、チップ部品が小型化された場
合は印刷では対応するのが困難である。
【００５７】なお、図２ではCuパターン２の間にあるソ
ルダーレジストを２段階で形成しているが、必ずしも第
二のレジストは必要ではない。すなわち、第二のレジス
トははんだペーストが第一のレジストを超えることをよ
り一層防止するために形成するものである。
【００５８】上記では、チップ部品１の識別マークを形
成する捺印工程と、第二のソルダーレジストを形成する
工程を別工程として説明した。しかし、第二のソルダー
レジストに使われる材料を捺印に使われる材料と同じに
することにより、識別マークと第二のソルダーレジスト
を同工程で形成することができる。これにより、第二の
ソルダーレジストを形成する工程を別途設ける必要はな
く、はんだ流れを一層防止し、信頼性の高い配線基板を
安価に製造することができる。
【００５９】我々は、第一のソルダーレジストのキュア
は140〜165℃、1ｈの条件で行い、その後、第二のソル
ダーレジストの紫外線によるキュアを30℃、900〜1500m
j/cm 2 、30sの条件で行い、回路基板を形成した。
【００６０】図３は3225 大型チップに適用した場合の
平面図のモデルである。第二のレジスト（捺印レジス
ト）のチップ側面部塗布範囲は小さいチップに対しては
チップ端部まであれば十分である。大きいチップに対し
てははんだ塗布幅が広く、端部のはんだのだれやすい位
置がレジスト塗布領域に入るようにした。
【００６１】また、チップ部品の下部にある、すなわち
対向する電極部を横切る第一のソルダーレジストと第二
のレジスト端部の距離は大、小チップに限らず約0.1〜
0.2mmが望ましい。
【００６２】従って、大型チップの場合は、チップ部品
の下にある第二のレジスト幅は必然的に広くなる。この
ように広くなれば図３に記載されているようなＨ型でな
くコの字型に背中合わせに形成することも可能である。
【００６３】大型チップの場合ははんだ量を十分確保す
る必要性から、電極（Cuパターン）後方の周辺に多く塗
布する構造とした。このように電極の後方に多く塗布し
ても不要ボール残留は形成されないこともわかった。
【００６４】これらのはんだボールの発生防止、ブリッ
ジ発生防止効果は1005、2125、3216、3225等の小から大
までのチップで確認された。従来手法では大きなはんだ
ボール残留の確率は、従来のSn-Pb共晶はんだの場合、P
bフリーはんだに比べ低いが、条件が悪い場合には発生
していた。すなわち、本実施例に係る回路基板を用いる
ことにより、従来のSn-Pb共晶はんだのみならず、鉛フ
リー半田に対しても、不要半田ボールの発生防止および
電極間の短絡防止に有効であることが分かった。
【００６５】上記では、２電極を持つチップ部品につい
て説明した。しかし、本実施例はこれに限定されるわけ
ではなく、図４に示すように４電極をもつチップ部品を
実装する基板に用いることができ、同様の効果が得られ
ることはいうまでもない。
【００６６】また、チップ部品のみならず、図５、６に
示すように半導体装置と基板を実装する基板にも用いる
ことができる。図５は周辺電極を有する半導体装置を実
装する基板の第一のソルダーレジスト形状を表し、図６
はエリアアレイ型の電極構造を有する半導体装置を実装
する基板の第一のソルダーレジスト形状を表す。
【００６７】なお、多くの電極を持つチップ部品や半導
体装置では、基板の電極に対応して形成される第一のソ
ルダーレジストの開口部は、必ずしも同じでなくて良
い。例えば、図５のように半導体装置の下では不要半田
ボールが発生しやすいため、半導体装置の中央部にはん
だ溜まりを大きく形成するように、第一のソルダーレジ
ストを形成することが望ましい。
【００６８】上記で説明した回路基板には半導体装置、
チップ部品が搭載され電子機器を形成する。図７は電子
機器の製造工程のフローチャートを示す。
【００６９】この場合、電子機器に用いられる回路基板
は、少なくともチップ部品に対応する電極では上記で説
明した第一のソルダーレジスト形状を有するものとす
る。また、上記で説明した第二のソルダーレジスト形状
を採用してもよいことはいうまでもない。
【００７０】さらに、搭載する全ての電子部品（チップ
部品、半導体装置等）に対応する基板電極や第一および
第二のソルダーレジストに対して、上記で説明した回路
基板の実施例の内容を採用しても良い。
【００７１】本実施例による電子機器では、回路基板上
における不要残留はんだの形成、およびはんだブリッジ
形成が防止できるため電子装置の歩留まりが向上し、信
頼性が向上する。
【００７２】以上、本発明者によってなされた発明を実
施形態に基づき具体的に説明したが、本発明は上記実施
形態に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることはいうまでもない。
【００７３】また、上記実施例において開示した観点の
代表的なものは次の通りである。 （１） チップ部品の電極と接続される第一の電極およ
び第二の電極と、該第一の電極と該第二の電極に対応す
る位置に開口部を設けて形成された第一の絶縁層を有す
る回路基板であって、該第一の絶縁層の開口部は、少な
くとも該第一の電極の周縁部と該第二の電極の周縁部の
うち、該チップ部品の下になる領域を該第一の絶縁層で
覆わない形状であることを特徴とする回路基板である。 （２） 上記（１）に記載の回路基板であって、前記チ
ップ部品の下になる領域に、前記第一の電極と前記第一
の絶縁層の間に第一の間隙部を有し、前記第二の電極と
前記第一の絶縁層の間に第二の間隙部を有することを特
徴とする回路基板である。 （３） チップ部品の電極と接続される第一の電極およ
び第二の電極と、該第一の電極と該第二の電極に対応す
る位置に開口部を設けて形成された第一の絶縁層を有す
る回路基板であって、該チップ部品の下になる領域に、
該第一の電極と第一の絶縁層の間に第一の間隙部を有
し、該第二の電極と第一の絶縁層の間に第二の間隙部を
有することを特徴とする回路基板である。 （４） 上記（２）または（３）に記載の回路基板であ
って、前記第一の間隙部および前記第二の間隙部は前記
第一の電極と前記第二の電極が短絡するのを防止するも
のであることを特徴とする回路基板である。 （５） 上記（２）または（３）に記載の回路基板であ
って、前記第一の間隙部および前記第二の間隙部は前記
第一の電極および前記第二の電極からはみ出したはんだ
を溜めるものであることを特徴とする回路基板である。 （６） 上記（１）または（３）に記載の回路基板であ
って、前記第一の絶縁層上であってかつ前記第一の電極
と前記第二の電極の間にある領域に、第二の絶縁層を有
することを特徴とする回路基板である。 （７） 上記（６）に記載の回路基板であって、前記第
二の絶縁層は前記第一の電極および前記第二の電極の側
面部にも形成されていることを特徴とする回路基板であ
る。 （８） 上記（６）に記載の回路基板であって、前記第
一の絶縁層の材料と前記第二の絶縁層の材料は異なるこ
とを特徴とする回路基板である。 （９） 上記（６）に記載の回路基板であって、前記第
二の絶縁層は前記チップ部品が搭載された場合に該チッ
プ部品の下面に接しない高さであることを特徴とする回
路基板である。 （１０） 上記（１）または（３）に記載の回路基板で
あって、前記第一の電極上に第一のはんだペーストを有
し、前記第二の電極上に第二のはんだペーストを有し、
該第一のはんだペーストおよび該第二のはんだペースト
は共に鉛フリーはんだ材料であることを特徴とする回路
基板である。 （１１） 上記（１）または（３）に記載の回路基板で
あって、前記第一の電極上に第一のはんだペーストを有
し、前記第二の電極上に第二のはんだペーストを有し、
前記チップ部品の下において、該第一のはんだペースト
および該第二のはんだペーストは対抗する向きに突形状
であることを特徴とする回路基板である。 （１２） チップ部品の電極と接続される第一の電極お
よび第二の電極と、該第一および該第二の電極と電気的
に接続される配線を有する回路基板の製造方法であっ
て、基板の上に配線および電極を形成する工程と、該電
極に対応する位置に開口部を設けて、該基板の上に第一
の絶縁層を形成する工程を有し、該開口部は、少なくと
も該第一の電極の周縁部と該第二の電極の周縁部のう
ち、該チップ部品の下になる領域を該第一の絶縁層で覆
わないように形成することを特徴とする回路基板の製造
方法である。 （１３） 上記（１２）に記載の回路基板の製造方法で
あって、さらに前記第一の絶縁層上であってかつ前記第
一の電極と前記第二の電極の間にある領域に、第二の絶
縁層を形成する工程を有することを特徴とする回路基板
の製造方法である。 （１４） 上記（１３）に記載の回路基板の製造方法で
あって、前記第一の絶縁層と前記第二の絶縁層は異なる
方法により形成することを特徴とする回路基板の製造方
法である。 （１５） 上記（１３）に記載の回路基板の製造方法で
あって、前記第一の絶縁層はフォトリソエッチング法に
より形成し、前記第二の絶縁層もフォトリソエッチング
法により形成することを特徴とする回路基板の製造方法
である。 （１６） 上記（１３）に記載の回路基板の製造方法で
あって、前記第一の絶縁層はフォトリソエッチング法に
より形成し、前記第二の絶縁層は印刷法により形成する
ことを特徴とする回路基板の製造方法である。 （１７） 上記（１３）に記載の回路基板の製造方法で
あって、前記第一の絶縁層は印刷法により形成し、前記
第二の絶縁層はフォトリソエッチング法により形成する
ことを特徴とする回路基板の製造方法である。 （１８） 上記（１３）に記載の回路基板の製造方法で
あって、前記第一の絶縁層は印刷法により形成し、前記
第二の絶縁層も印刷法により形成することを特徴とする
回路基板の製造方法である。 （１９） 上記（１３）に記載の回路基板であって、前
記第二の絶縁層を形成する工程において、前記基板に搭
載される電子部品の識別番号を基板に形成することを特
徴とする回路基板の製造方法である。 （１０） 上記（１）から（９）のいずれかに記載の回
路基板に、前記チップ部品を搭載したことを特徴とする
電子機器である。 （２０） 上記（１９）に記載の電子装置であって、前
記回路基板にさらに他の半導体装置を搭載したことを特
徴とする電子機器である。
【００７４】また、所定の配線パターン電極を形成した
回路基板にはんだペーストを印刷してなる電子回路基板
において、ソルダーレジスト開放部が該配線パターン上
だけでなく、一部該配線パターンの外側に、両極が相互
に向き合うように凸型状に張り出して形成されたことを
特徴とする回路基板のはんだペースト塗布用電極構造を
有する電子回路基板及びそれを用いた電子機器である。
【００７５】また、所定の配線パターン電極を形成した
回路基板にはんだペーストを印刷してなる電子回路基板
において、ソルダーレジスト開放部が該配線パターン上
だけでなく、一部該配線パターンの外側に、両極が相互
に向き合うように凸型状に張り出して形成されたこと、
更に電極間の中央部、及びチップ両側面部は最大でもチ
ップの端部位置まで、Ｈ文字状もしくは背中合わせにし
たコの文字状に捺印レジン等でコートしたことを特徴と
する回路基板の鉛フリーはんだペースト塗布用電極構造
を有する電子回路基板及びそれを用いた電子機器であ
る。
【００７６】また、上記回路基板または電子機器であっ
て、メタルマスクによるはんだ形状を対極方向に凸型、
もしくは中央部が逆Ｖ型、もしくは曲率を持って突き出
した形状とし、該はんだ形状の周囲は印刷後もはんだが
ぬれ拡がる配線パターンが広がっていることを特徴とす
る回路基板の鉛フリーはんだペースト塗布用電極構造を
有する電子回路基板及びそれを用いた電子機器である。
【００７７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００７８】チップ部品またま半導体装置を基板に実装
した場合に、不要なはんだボールを形成することがない
回路基板を提供することができる。特にＰｂフリーはん
だを用いた場合に不要なはんだボールを形成することが
ない回路基板を提供することができる。
【００７９】また、不要なはんだボールが形成されてい
ないはんだ接続部を有し、かつ信頼性の高い電子機器を
提供することができる。
【００８０】また、電子機器の製造方法の歩留まりを向
上させることができる。
【図面の簡単な説明】
【図１】従来の回路基板の電極構造および不要はんだボ
ールの形成を示す図
【図２】本発明の回路基板の電極にチップ部品を実装し
た様子を示す上面図およびその断面図
【図３】本発明の回路基板の電極に大型のチップ部品を
実装した様子を示す上面図
【図４】本発明の回路基板の電極に４電極構造のチップ
部品を実装した様子を示す上面図
【図５】本発明の回路基板の電極に周辺電極構造の半導
体装置を実装した様子を示す上面図
【図６】本発明の回路基板の電極にエリアアレイの半導
体装置を実装した様子を示す上面図
【図７】本発明の電子機器の製造工程のフローチャート
図
【図８】本発明に係る回路基板の一例を示す図
【図９】本発明に係る回路基板の一例を示す図
【符号の説明】
１．チップ部品 ２．基板電極 ３．はんだペースト印刷位置 ４．ソルダーレジストの開口部 ５．中心線 ６．捺印レジスト ７．回路基板 ８．はんだ溜まり場 ９．残留はんだボール １０．はんだ接続部 １１．チップ部品電極メタライズ部 １２．はんだペースト中のはんだボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岡本 正英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 妹尾 省悟 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立情映テック内 (72)発明者 加々見 敏行 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立情映テック内 (72)発明者 坂下 明弘 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立情映テック内 Ｆターム(参考） 5E314 BB01 BB05 BB09 CC01 CC06 DD09 FF01 GG18 GG22 5E319 AA03 AB05 AC01 AC13 AC15 AC16 AC20 CC33 CD06 CD26 CD41 GG05 GG15 5E338 BB75 DD16 DD32 EE33 EE53

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】チップ部品の電極と接続される第一の電極
    および第二の電極と、該第一の電極と該第二の電極に対
    応する位置に開口部を設けて形成された第一の絶縁層を
    有する回路基板であって、 該第一の絶縁層の開口部は、少なくとも該第一の電極の
    周縁部と該第二の電極の周縁部のうち、該チップ部品の
    下になる領域を該第一の絶縁層で覆わない形状であるこ
    とを特徴とする回路基板。
  2. 【請求項２】請求項１に記載の回路基板であって、前記
    チップ部品の下になる領域に、前記第一の電極と前記第
    一の絶縁層の間に第一の間隙部を有し、前記第二の電極
    と前記第一の絶縁層の間に第二の間隙部を有することを
    特徴とする回路基板。
  3. 【請求項３】チップ部品の電極と接続される第一の電極
    および第二の電極と、該第一の電極と該第二の電極に対
    応する位置に開口部を設けて形成された第一の絶縁層を
    有する回路基板であって、 該チップ部品の下になる領域に、該第一の電極と第一の
    絶縁層の間に第一の間隙部を有し、該第二の電極と第一
    の絶縁層の間に第二の間隙部を有することを特徴とする
    回路基板。
  4. 【請求項４】請求項２または３に記載の回路基板であっ
    て、前記第一の間隙部および前記第二の間隙部は前記第
    一の電極と前記第二の電極が短絡するのを防止するもの
    であることを特徴とする回路基板。
  5. 【請求項５】請求項２または３に記載の回路基板であっ
    て、前記第一の間隙部および前記第二の間隙部は前記第
    一の電極および前記第二の電極からはみ出したはんだを
    溜めるものであることを特徴とする回路基板。
  6. 【請求項６】請求項１または３に記載の回路基板であっ
    て、前記第一の絶縁層上であってかつ前記第一の電極と
    前記第二の電極の間にある領域に、第二の絶縁層を有す
    ることを特徴とする回路基板。
  7. 【請求項７】請求項６に記載の回路基板であって、前記
    第二の絶縁層は前記第一の電極および前記第二の電極の
    側面部にも形成されていることを特徴とする回路基板。
  8. 【請求項８】請求項６に記載の回路基板であって、前記
    第一の絶縁層の材料と前記第二の絶縁層の材料は異なる
    ことを特徴とする回路基板。
  9. 【請求項９】請求項６に記載の回路基板であって、前記
    第二の絶縁層は前記チップ部品が搭載された場合に該チ
    ップ部品の下面に接しない高さであることを特徴とする
    回路基板。
  10. 【請求項１０】請求項１または３に記載の回路基板であ
    って、前記第一の電極上に第一のはんだペーストを有
    し、前記第二の電極上に第二のはんだペーストを有し、 該第一のはんだペーストおよび該第二のはんだペースト
    は共に鉛フリーはんだ材料であることを特徴とする回路
    基板。
  11. 【請求項１１】請求項１または３に記載の回路基板であ
    って、前記第一の電極上に第一のはんだペーストを有
    し、前記第二の電極上に第二のはんだペーストを有し、 前記チップ部品の下において、該第一のはんだペースト
    および該第二のはんだペーストは対抗する向きに突形状
    であることを特徴とする回路基板。
  12. 【請求項１２】チップ部品の電極と接続される第一の電
    極および第二の電極と、該第一および該第二の電極と電
    気的に接続される配線を有する回路基板の製造方法であ
    って、 基板の上に配線および電極を形成する工程と、 該電極に対応する位置に開口部を設けて、該基板の上に
    第一の絶縁層を形成する工程を有し、 該開口部は、少なくとも該第一の電極の周縁部と該第二
    の電極の周縁部のうち、該チップ部品の下になる領域を
    該第一の絶縁層で覆わないように形成することを特徴と
    する回路基板の製造方法。
  13. 【請求項１３】請求項１２に記載の回路基板の製造方法
    であって、さらに前記第一の絶縁層上であってかつ前記
    第一の電極と前記第二の電極の間にある領域に、第二の
    絶縁層を形成する工程を有することを特徴とする回路基
    板の製造方法。
  14. 【請求項１４】請求項１３に記載の回路基板の製造方法
    であって、前記第一の絶縁層と前記第二の絶縁層は異な
    る方法により形成することを特徴とする回路基板の製造
    方法。
  15. 【請求項１５】請求項１３に記載の回路基板の製造方法
    であって、前記第一の絶縁層はフォトリソエッチング法
    により形成し、前記第二の絶縁層もフォトリソエッチン
    グ法により形成することを特徴とする回路基板の製造方
    法。
  16. 【請求項１６】請求項１３に記載の回路基板の製造方法
    であって、前記第一の絶縁層はフォトリソエッチング法
    により形成し、前記第二の絶縁層は印刷法により形成す
    ることを特徴とする回路基板の製造方法。
  17. 【請求項１７】請求項１３に記載の回路基板の製造方法
    であって、前記第一の絶縁層は印刷法により形成し、前
    記第二の絶縁層はフォトリソエッチング法により形成す
    ることを特徴とする回路基板の製造方法。
  18. 【請求項１８】請求項１３に記載の回路基板の製造方法
    であって、前記第一の絶縁層は印刷法により形成し、前
    記第二の絶縁層も印刷法により形成することを特徴とす
    る回路基板の製造方法。
  19. 【請求項１９】請求項１３に記載の回路基板であって、
    前記第二の絶縁層を形成する工程において、前記基板に
    搭載される電子部品の識別番号を基板に形成することを
    特徴とする回路基板の製造方法。
  20. 【請求項２０】鉛フリーはんだを用いて、請求項１から
    ９のいずれか１項に記載の回路基板に前記チップ部品を
    搭載したことを特徴とする電子機器。
JP2002093546A 2002-03-29 2002-03-29 回路基板および電子機器、およびそれらの製造方法 Pending JP2003298220A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002093546A JP2003298220A (ja) 2002-03-29 2002-03-29 回路基板および電子機器、およびそれらの製造方法
TW091137525A TWI225300B (en) 2002-03-29 2002-12-26 Circuit board and electronic device, and method of manufacturing same
KR10-2003-0004539A KR100539346B1 (ko) 2002-03-29 2003-01-23 회로 기판 및 전자 기기, 및 이들의 제조 방법
CNB031019633A CN1279612C (zh) 2002-03-29 2003-01-30 电路基板和电子机器，以及其制造方法
US10/371,303 US20030184986A1 (en) 2002-03-29 2003-02-20 Circuit board and electronic device, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002093546A JP2003298220A (ja) 2002-03-29 2002-03-29 回路基板および電子機器、およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2003298220A true JP2003298220A (ja) 2003-10-17

Family

ID=28449661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002093546A Pending JP2003298220A (ja) 2002-03-29 2002-03-29 回路基板および電子機器、およびそれらの製造方法

Country Status (5)

Country Link
US (1) US20030184986A1 (ja)
JP (1) JP2003298220A (ja)
KR (1) KR100539346B1 (ja)
CN (1) CN1279612C (ja)
TW (1) TWI225300B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059706A1 (ja) * 2004-12-02 2006-06-08 Matsushita Electric Industrial Co., Ltd. プリント基板及びその設計方法並びにｉｃパッケージ端子の設計方法及びその接続方法
JP2008060182A (ja) * 2006-08-30 2008-03-13 Hitachi Ltd 車載用電子回路装置
JP2016001717A (ja) * 2014-05-22 2016-01-07 ソニー株式会社 回路基板、蓄電装置、電池パックおよび電子機器
JP2017103367A (ja) * 2015-12-02 2017-06-08 ローム株式会社 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造
WO2019156117A1 (ja) * 2018-02-09 2019-08-15 株式会社村田製作所 電子部品実装基板、電池パックおよび電子機器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269384A1 (en) * 2004-06-04 2005-12-08 Inventec Corporation Method of preventing flashing between solder pads on circuit board
DE112006000153B4 (de) * 2005-03-29 2009-11-26 Murata Mfg. Co., Ltd., Nagaokakyo-shi Anordnung mit einer elektronischen Komponente und einer Schaltungsplatine
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
US7967184B2 (en) * 2005-11-16 2011-06-28 Sandisk Corporation Padless substrate for surface mounted components
JP2008041995A (ja) * 2006-08-08 2008-02-21 Yazaki Corp プリント配線基板及びプリント配線基板の製造方法
WO2008069714A1 (en) * 2006-12-05 2008-06-12 Telefonaktiebolaget Lm Ericsson (Publ) A surface-mountable waveguide arrangement
JP2008147458A (ja) * 2006-12-11 2008-06-26 Nec Electronics Corp プリント配線板およびその製造方法
TW200938033A (en) * 2008-02-27 2009-09-01 Micro Star Int Co Ltd Printed circuit board and fabrication process capable of increasing the yield rate of lead-free fabrication process
DE102009040022B3 (de) * 2009-09-03 2011-03-24 Beru Ag Verfahren zum Ausbilden einer Schmelzsicherung und Leiterplatte mit Schmelzsicherung
TW201124007A (en) * 2009-12-30 2011-07-01 Au Optronics Corp Substrate and substrate bonding device using the same
KR20120131726A (ko) * 2011-05-26 2012-12-05 삼성전기주식회사 적층형 캐패시터 및 그 제조방법
KR20130073714A (ko) * 2011-12-23 2013-07-03 삼성전자주식회사 반도체 패키지
JP5751245B2 (ja) * 2012-11-30 2015-07-22 Tdk株式会社 チップ部品の実装構造及びこれを用いたモジュール製品
JP6152816B2 (ja) * 2014-03-26 2017-06-28 ソニー株式会社 半導体デバイス、表示パネル、表示装置、電子装置、および、半導体デバイスの製造方法
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
US20170280565A1 (en) * 2016-03-24 2017-09-28 BOT Home Automation, Inc. Jumpers for pcb design and assembly
US11412616B2 (en) * 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
WO2021019867A1 (ja) * 2019-07-30 2021-02-04 三菱電機株式会社 チップ部品、チップ部品の製造方法、および電子機器の製造方法
JP7215982B2 (ja) * 2019-09-17 2023-01-31 株式会社東芝 プリント基板及びディスク装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164778A (en) * 1976-07-20 1979-08-14 Matsushita Electric Industrial Co., Ltd. Printed circuit board
US5311405A (en) * 1993-08-02 1994-05-10 Motorola, Inc. Method and apparatus for aligning and attaching a surface mount component
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6084782A (en) * 1997-06-02 2000-07-04 Motorola, Inc. Electronic device having self-aligning solder pad design
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
US6204490B1 (en) * 1998-06-04 2001-03-20 Hitachi, Ltd. Method and apparatus of manufacturing an electronic circuit board
US6316736B1 (en) * 1998-06-08 2001-11-13 Visteon Global Technologies, Inc. Anti-bridging solder ball collection zones
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
JP2001183687A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 液晶表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059706A1 (ja) * 2004-12-02 2006-06-08 Matsushita Electric Industrial Co., Ltd. プリント基板及びその設計方法並びにｉｃパッケージ端子の設計方法及びその接続方法
US8097815B2 (en) 2004-12-02 2012-01-17 Panasonic Corporation Printed circuit board and its designing method, and designing method of IC package terminal and its connecting method
KR101160375B1 (ko) * 2004-12-02 2012-06-26 파나소닉 주식회사 프린트 기판 및 그 설계 방법 및 ｉｃ 패키지 단자의 설계방법 및 그 접속 방법
JP2008060182A (ja) * 2006-08-30 2008-03-13 Hitachi Ltd 車載用電子回路装置
JP2016001717A (ja) * 2014-05-22 2016-01-07 ソニー株式会社 回路基板、蓄電装置、電池パックおよび電子機器
US10231339B2 (en) 2014-05-22 2019-03-12 Murata Manufacturing Co., Ltd. Circuit board, power storage device, battery pack, and electronic device
JP2017103367A (ja) * 2015-12-02 2017-06-08 ローム株式会社 実装基板およびその製造方法、ならびに、実装基板および電子部品を備えた実装構造
WO2019156117A1 (ja) * 2018-02-09 2019-08-15 株式会社村田製作所 電子部品実装基板、電池パックおよび電子機器
CN111684867A (zh) * 2018-02-09 2020-09-18 株式会社村田制作所 电子部件安装基板、电池组及电子设备
JPWO2019156117A1 (ja) * 2018-02-09 2021-01-07 株式会社村田製作所 電子部品実装基板、電池パックおよび電子機器
JP7151732B2 (ja) 2018-02-09 2022-10-12 株式会社村田製作所 電子部品実装基板、電池パックおよび電子機器

Also Published As

Publication number Publication date
KR20030078634A (ko) 2003-10-08
US20030184986A1 (en) 2003-10-02
KR100539346B1 (ko) 2005-12-28
TWI225300B (en) 2004-12-11
CN1279612C (zh) 2006-10-11
TW200304694A (en) 2003-10-01
CN1449029A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
JP2003298220A (ja) 回路基板および電子機器、およびそれらの製造方法
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
KR100963372B1 (ko) 반도체 장치의 제조 방법
US5650595A (en) Electronic module with multiple solder dams in soldermask window
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
KR100336548B1 (ko) 배선 기판, 접속 전극 구조 및 그 형성 방법
JP2005217388A (ja) 半導体パッケージ基板のプリ半田構造及びその製法
US20070007323A1 (en) Standoff structures for surface mount components
KR101034161B1 (ko) 반도체 패키지 기판
US7419897B2 (en) Method of fabricating circuit board having different electrical connection structures
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
CN100534263C (zh) 电路板导电凸块结构及其制法
JPWO2004056162A1 (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法
JPH0945691A (ja) チップ部品用ハンダバンプ及びその製造方法
CN100525589C (zh) 形成电路板电性连接端的制法
JPH07118498B2 (ja) 電気的接合部
JPH09293957A (ja) 配線基板およびそのはんだ供給方法
JP2005268346A (ja) 半導体パッケージ基板とその製造方法
JP2001230537A (ja) ハンダバンプの形成方法
JP2571833B2 (ja) 表面実装部品のリードの半田付け方法
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
JPS61172395A (ja) 電子部品取付方法
JP2795535B2 (ja) 回路基板への電子部品実装方法
JP2005243723A (ja) 導電性ボール定置用のマスク

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040823

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016