JPH10303651A - 周波数変換用半導体集積回路 - Google Patents
周波数変換用半導体集積回路Info
- Publication number
- JPH10303651A JPH10303651A JP9120273A JP12027397A JPH10303651A JP H10303651 A JPH10303651 A JP H10303651A JP 9120273 A JP9120273 A JP 9120273A JP 12027397 A JP12027397 A JP 12027397A JP H10303651 A JPH10303651 A JP H10303651A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- capacitor
- ground potential
- frequency
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
用せず、電界効果トランジスタのソース電極と接地電位
との間において、寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制し、周波数変換利得を改善す
る。 【解決手段】 周波数変換のための電界効果トランジス
タ(FET)2のソース電極が接地電位接続端子18を
介して接地電位に接続される周波数変換用集積回路にお
いて、集積回路1の外に、上記FET2のソース電極−
接地電位間に存在する主に寄生インダクタンス23によ
る低周波域のインピーダンスを低下させるために、例え
ば200pF〜1000pFの外部コンデンサ30を接
続すると共に、集積回路1内に、寄生インダクタンス2
3,32により生じる高周波域のインピーダンスを低下
させるために、例えば30pF〜50pFの内部コンデ
ンサ31を形成する。これにより、広帯域の周波数にお
いて低インピーダンス特性、そして良好な変換利得を得
ることができる。
Description
集積回路、特に準マイクロ波帯等の高周波信号を取り扱
う無線送受信機に用いられ、集積回路化された周波数変
換回路の構成に関する。
変換回路には、例えばGaAs化合物半導体を用いたデュ
アルゲート構造の電界効果トランジスタ(FET−Fiel
d Effect Transistor)等を利用して集積回路(IC)
化したものがあり、この周波数変換用半導体集積回路の
一例が図3に示されている。
ションモードのFET2が形成され、このFET2の第
1ゲート側(図の下側)の端子3には、インピーダンス
整合回路4を介して高周波信号源5が接続され、この高
周波信号源5には、図示の抵抗6が内部インピーダンス
として存在する。一方、上記FET2の第2ゲート側
(図の上側)の端子7には、インピーダンス整合回路8
を介して局部発振信号源9が接続され、この局部発振信
号源9には、図示の抵抗10が内部インピーダンスとし
て存在する。
は、インピーダンス整合回路13を介して出力端子14
が設けられると共に、インダクタ15を介して直流バイ
アス電圧を供給するためのバイアス供給端子16が設け
られる。上記のインダクタ15は、高周波遮断用チョー
クコイルとして機能しており、高周波域では十分に高い
インピーダンスとなるように設定される。
接続するための端子18との間に、このFET2のドレ
イン−バイアス電流を設定するための抵抗19が接続さ
れ、またこの端子18と上記FET2の第1ゲートとの
間に抵抗20、第2ゲートとの間に抵抗21が接続され
る。この抵抗20,21は、上記第1ゲート、第2ゲー
トに所定の直流バイアス電圧を印加するために設けられ
る。
と接地電位との間に、ICパッケージの実装部材である
ボンデイングワイヤ及びリードが形成されるので、これ
らのインダクタンス成分の和としての寄生インダクタン
ス23が存在することになる。そして、この寄生インダ
クタンス23の存在により生じるインピーダンス成分を
低減するために、上記FET2のソースと接地電位との
間に、この寄生インダクタンス23と直列となるように
コンデンサ24が配置される。
時の利得(変換利得)を確保するためには、上記FET
2のソースと接地電位との間のインピーダンスは所要周
波数で低下させる必要がある。しかし、上記寄生インダ
クタンス23の存在により、高い周波数になる程、高く
なるインピーダンス成分が生じる。そこで、上記FET
2のソース側にコンデンサ24を設け、これによって低
インピーダンス特性を得るようにしている。
て広帯域での低インピーダンス特性を得るために大容量
とされ、例えば特殊工程で生成される比誘電率の高い誘
電体、いわゆる強誘電体を電極間に用いたコンデンサが
使用される。この強誘電体として、BST(Barium Str
ontium Titanium)があり、これを採用した場合は通常
の集積回路で多用される誘電体としてのSiN(Silico
n Nitride)に比べて僅か2%の面積で同一容量を実現
できることから、例えば400pF以上の容量が集積回
路内に形成される。
波数変換用半導体集積回路において上記コンデンサ24
を強誘電体のBSTで形成する場合は、上述のように、
SiNで形成する場合と比較して単位面積当りの容量が
50倍となる利点があるが、複雑な半導体製造プロセス
工程となるため、製造コストが高くなるという問題があ
る。一方、上記のSiNの誘電体を用いて同等の大容量
のコンデンサ24を集積回路内に形成することも、集積
回路の実装パッケージサイズの制約があり、またチップ
コストが上昇すること等から実現が困難である。
ンデンサ24と同等のものを集積回路の外に配置するこ
とも考えられる。即ち、図4の例は、上記FET2のソ
ース側に端子26を設け、この端子26と接地電位との
間に大容量の外部コンデンサ27を配置するものであ
る。しかし、このような構成の回路でも、ICパッケー
ジの実装部材であるボンデイングワイヤやリードのイン
ダクタンス、このリードからコンデンサ27に至るまで
の配線インダクタンス、そして外部コンデンサ27にあ
る寄生インダクタンスの総和である寄生インダクタンス
28が存在し、この寄生インダクタンス28のインピー
ダンスによって上記低インピーダンス特性が阻害される
ことになる。
ピーダンスが外部コンデンサ27のインピーダンスと比
較して十分低い周波数では周波数変換の変換利得に影響
を及ぼさないが、周波数の上昇につれ、外部コンデンサ
27の低インピーダンス状態が寄生インダクタンス28
のインピーダンス増加によって阻害され、いわゆる外部
コンデンサ27によるバイパス効果が得られなくなる。
コンデンサ27の容量を470pFとし、高周波信号源
5の周波数を820MHz、局部発振信号源9の周波数
を690MHz、出力の中間周波数を130MHzと想
定した場合のFET2のソースと接地電位間のインピー
ダンスのシミュレーション結果が示されている。この図
から理解されるように、周波数が高くなる程、インピー
ダンスが増加しており、従って変換利得においても周波
数の上昇に伴う低下が著しくなることになる。この変換
利得の低下は、上記の寄生インダクタンス28に起因す
るため、上記の外部コンデンサ27の容量値を変更した
としても解消されることはなく、外部コンデンサ27の
接続のみでは上記不都合を解決することができない。
されたもので、その目的は、強誘電体を用いた高コスト
のコンデンサを採用することなく、電界効果トランジス
タのソース電極と接地電位との間において、ICパッケ
ージの実装部材の寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制し、周波数変換利得に悪影響を
与えることのない周波数変換用半導体集積回路を提供す
ることにある。
に、第1請求項の発明は、周波数変換のための電界効果
トランジスタを有し、この電界効果トランジスタのソー
ス電極が接地電位接続端子を介して集積回路外部の接地
電位に接続される周波数変換用半導体集積回路におい
て、上記電界効果トランジスタのソース電極側に外部へ
のコンデンサ接続端子を設け、このコンデンサ接続端子
と接地電位との間に、この電界効果トランジスタのソー
ス電極−接地電位間で生じる所定周波数帯域のインピー
ダンスを低下させるための外部コンデンサを接続し、上
記電界効果トランジスタのソース電極と上記接地電位接
続端子との間に、この電界効果トランジスタのソース電
極−接地電位間で生じる上記外部コンデンサの対象周波
数とは異なる周波数帯域のインピーダンスを低下させる
ための内部コンデンサを形成したことを特徴とする。第
2請求項の発明は、上記外部コンデンサを、50MHz
〜300MHzの低周波域でのインピーダンスを低下さ
せるために、200pF〜1000pFの容量とし、上
記内部コンデンサは、650MHz〜1.2GHzの高
周波域のインピーダンスを低下させるために、30pF
〜50pFの容量としたことを特徴とする。第3請求項
の発明は、上記外部コンデンサを、50MHz〜300
MHzの低周波域でのインピーダンスを低下させるため
に、200pF〜1000pFの容量とし、上記内部コ
ンデンサは、1.3GHz〜1.7GHzの高周波域の
インピーダンスを低下させるために、10pF〜25p
Fの容量としたことを特徴とする。
ンデンサにより、電界効果トランジスタ(FET)のソ
ース電極と接地電位との間の寄生インダクタンスにより
生じる例えば低周波域のインピーダンス成分を低下させ
ることができ、また内部コンデンサにより、上記寄生イ
ンダクタンスにより生じる高周波域のインピーダンス成
分を低下させることができる。従って、誘電体を用いた
安価なコンデンサを採用した場合でも、周波数変換回路
における広帯域での変換利得の周波数特性を改善するこ
とができる。
数変換用半導体集積回路の一例が示されており、上記従
来の回路と同一の部材には同一番号を付している。図1
に示されるように、集積回路部1内のFET2はGaAs
化合物半導体を用いたデュアルゲート構造でデプレッシ
ョンモードの電界効果トランジスタであり、このFET
2の第1ゲート側の端子3に、インピーダンス整合回路
4を介して高周波信号源5、第2ゲート側の端子7に、
インピーダンス整合回路8を介して局部発振信号源9が
接続される。図示の抵抗6は、上記高周波信号源5の内
部インピーダンス、他方の抵抗10は上記局部発振信号
源9の内部インピーダンスである。
は、インピーダンス整合回路13を介して出力端子14
が設けられ、また高周波遮断用チョークコイルとして機
能するインダクタ15を介して直流バイアス電圧を供給
するためのバイアス供給端子16が設けられる。
電位に接続するための端子(接地電位接続端子)18と
の間に、このFET2のドレイン−バイアス電流を設定
するための抵抗19が接続され、またこの端子18と上
記FET2の第1ゲートとの間に抵抗20、第2ゲート
との間に抵抗21が接続される。この抵抗20,21に
より、上記第1ゲート、第2ゲートに所定の直流バイア
ス電圧を印加することとなる。このような構成の周波数
変換回路によれば、例えば上記高周波信号源5から82
0MHzの高周波信号を、上記局部発振信号源9から6
90MHzの局部発振信号をFET1の各ゲートに与え
ることにより、出力端子14から130MHzの中間周
波数信号を得ることができる。
接地電位との間に、ICパッケージの実装部材であるボ
ンデイングワイヤ及びリードが形成され、これらのイン
ダクタンス成分の和としての寄生インダクタンス23が
存在する。
ス側に端子(コンデンサ接続端子)26を設け、この端
子26と接地電位との間に外部コンデンサ30を外付け
配置し、かつ集積回路1内において、上記FET2のソ
ースと端子18との間に、内部コンデンサ31を抵抗1
9と並列接続となるように形成する。
に、ICパッケージの実装部材であるボンデイングワイ
ヤやリードのインダクタンス、このリードからこの外部
コンデンサ30に至るまでの配線インダクタンス、そし
て外部コンデンサ30にある寄生インダクタンスの総和
としての寄生インダクタンス32が、上記端子26と接
地電位との間に存在することになる。この寄生インダク
タンス32と上記の寄生インダクタンス23を比較する
と、寄生インダクタンス23の方が接地電位専用のボン
ディングワイヤやリード部となるため、寄生インダクタ
ンス32よりも低いインダクタンス値となる。
サ30を、50MHz〜300MHzの低周波域でのイ
ンピーダンスを低下させるために、200pF〜100
0pFの容量とし、上記内部コンデンサ31を、650
MHz〜1.2GHzの高周波域でのインピーダンスを
低下させるために、30pF〜50pFの容量として、
広帯域でインピーダンスが低下するようにしている。
限がないので、大きな容量が必要となる低周波域のイン
ピーダンス低下の役割を外部コンデンサ30で行わせ、
一方小さな容量でよい高周波域のインピーダンス低下の
役割を内部コンデンサ31にて行わせるようにする。従
って、SiNの誘電体を電極間に用いて占有面積の小さ
な内部コンデンサ31とすることができ、集積回路1内
に内部コンデンサ31を無理なく形成できるという利点
がある。
寄生インダクタンス23によるインピーダンスが影響を
及ぼし、上記の寄生インダクタンス32によるインピー
ダンスが影響を及ぼさない比較的低い周波数(例えば5
0MHz〜300MHz)において、変換利得を維持す
ることができる。なお、上記FET2のソースに接続さ
れている抵抗19のインピーダンス特性は、周波数に依
存しない。
ば、主に上記寄生インダクタンス32によってインピー
ダンスが上昇する高周波域(例えば650MHz〜1.
2GHz)おいて、インピーダンスを低下させることが
でき、変換利得を良好な状態に維持することができる。
を470pF、内部コンデンサ31の容量を35pFと
した場合のFET2のソースと接地電位間のインピーダ
ンスのシミュレーション結果が示されており、これは上
記図5の場合と同様に、高周波信号源5の周波数を82
0MHz、局部発振信号源9の周波数を690MHz、
中間周波数を130MHzとしたものである。この図か
ら理解されるように、130MHz、690MHz、8
20MHz等の所望の周波数で、他の周波数と比べてイ
ンピーダンスが遥かに低くなっている。
ンデンサ31が広帯域で補完し合うことにより、FET
のソース電極と接地電位との間の低インピーダンス特性
が得られ、図4の回路と比較すると、周波数変換の周波
数特性を高周波域で改善することができる。
の回路を表面実装プラスチックパッケージ(外形2.9
mm×1.6mm)に実装し、上記外部コンデンサ27
及び30として、小型チップコンデンサ(外形1.6m
m×0.8mm)を適用した場合を想定したシミュレー
ションによる変換利得は、高周波信号源5の周波数を8
20MHz、局部発振信号源9の周波数を690MH
z、中間周波数を130MHzとした条件において、図
1の回路では14.6dB、図4の回路では5.7dB
という結果となり、図4の回路と比べると、図1の回路
の方が周波数変換利得の明確な改善がみられた。
デンサ31の容量は、外部コンデンサ30を、上記と同
様に50MHz〜300MHzの低周波域でのインピー
ダンスを低下させるために、200pF〜1000pF
の容量とし、一方の内部コンデンサ31については、
1.3GHz〜1.7GHzの高周波域のインピーダン
スを低下させるために、10pF〜25pFの容量とす
ることもでき、このような周波数範囲でも、低インピー
ダンス特性として良好な周波数変換利得を得ることが可
能である。
周波数変換のためのFETのソース電極が接地電位接続
端子を介して集積回路外部の接地電位に接続される周波
数変換用半導体集積回路において、集積回路外に、上記
FETのソース電極−接地電位間で生じる所定周波数帯
域のインピーダンスを低下させるための外部コンデンサ
を接続すると共に、集積回路内に、この外部コンデンサ
の対象周波数とは異なる周波数帯域のインピーダンスを
低下させるための内部コンデンサを形成したので、強誘
電体を電極間に用いたコンデンサを採用することなく、
FETのソース電極と接地電位間において、ICパッケ
ージの実装部材の寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制して、特に高周波域において周
波数変換利得を大幅に改善することができる。しかも、
周波数変換用半導体集積回路を低コストで製作できると
いう利点がある。
デンサを200pF〜1000pFの容量として、50
MHz〜300MHzの低周波域でのインピーダンスを
低下させ、上記内部コンデンサを30pF〜50pFの
容量として、650MHz〜1.2GHzの高周波域の
インピーダンスを低下させることができる。また、第3
請求項の発明によれば、上記外部コンデンサについては
上記と同様であるが、上記内部コンデンサを10pF〜
25pFの容量とすれば、1.3GHz〜1.7GHz
の高周波域のインピーダンスを低下させることができ
る。これらの構成によれば、所望周波数帯域で低インピ
ーダンス特性を得ることが可能となる。
集積回路の構成を示す回路図である。
ュレーションにおいてFETのソース電極と接地電位と
の間のインピーダンス特性を周波数との関係で示すグラ
フ図である。
す回路図である。
回路の他の例で、外部コンデンサを設けたときの回路図
である。
ュレーションにおいてFETのソース電極と接地電位と
の間のインピーダンス特性を周波数との関係で示すグラ
フ図である。
Claims (3)
- 【請求項1】 周波数変換のための電界効果トランジス
タを有し、 この電界効果トランジスタのソース電極が接地電位接続
端子を介して集積回路外部の接地電位に接続される周波
数変換用半導体集積回路において、 上記電界効果トランジスタのソース電極側に外部へのコ
ンデンサ接続端子を設け、このコンデンサ接続端子と接
地電位との間に、この電界効果トランジスタのソース電
極−接地電位間で生じる所定周波数帯域のインピーダン
スを低下させるための外部コンデンサを接続し、 上記電界効果トランジスタのソース電極と上記接地電位
接続端子との間に、この電界効果トランジスタのソース
電極−接地電位間で生じる上記外部コンデンサの対象周
波数とは異なる周波数帯域のインピーダンスを低下させ
るための内部コンデンサを形成したことを特徴とする周
波数変換用半導体集積回路。 - 【請求項2】 上記外部コンデンサは、50MHz〜3
00MHzの低周波域でのインピーダンスを低下させる
ために、200pF〜1000pFの容量とし、上記内
部コンデンサは、650MHz〜1.2GHzの高周波
域のインピーダンスを低下させるために、30pF〜5
0pFの容量としたことを特徴とする上記第1請求項記
載の周波数変換用半導体集積回路。 - 【請求項3】 上記外部コンデンサは、50MHz〜3
00MHzの低周波域でのインピーダンスを低下させる
ために、200pF〜1000pFの容量とし、上記内
部コンデンサは、1.3GHz〜1.7GHzの高周波
域のインピーダンスを低下させるために、10pF〜2
5pFの容量としたことを特徴とする上記第1請求項記
載の周波数変換用半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12027397A JP3825874B2 (ja) | 1997-04-22 | 1997-04-22 | 周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12027397A JP3825874B2 (ja) | 1997-04-22 | 1997-04-22 | 周波数変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10303651A true JPH10303651A (ja) | 1998-11-13 |
JP3825874B2 JP3825874B2 (ja) | 2006-09-27 |
Family
ID=14782155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12027397A Expired - Lifetime JP3825874B2 (ja) | 1997-04-22 | 1997-04-22 | 周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825874B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
JP2009124679A (ja) * | 2007-10-23 | 2009-06-04 | Toshiba Corp | ミキサ回路 |
-
1997
- 1997-04-22 JP JP12027397A patent/JP3825874B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
JP2009124679A (ja) * | 2007-10-23 | 2009-06-04 | Toshiba Corp | ミキサ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3825874B2 (ja) | 2006-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4421301B2 (ja) | 電力増幅器デバイス | |
CN108206677B (zh) | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 | |
JP2005516515A (ja) | 半導体増幅器素子用の出力回路 | |
US6285257B1 (en) | Feedback type variable gain amplifier | |
JP3175823B2 (ja) | 高周波増幅装置 | |
JP2001111364A (ja) | マイクロ波増幅器 | |
US5233313A (en) | High power field effect transistor amplifier | |
JP3709770B2 (ja) | 半導体スイッチ回路および半導体装置 | |
US4647867A (en) | High-frequency, high-gain, push-pull amplifier circuit | |
JPH08330517A (ja) | 集積回路装置および共振回路 | |
JP2788838B2 (ja) | 高周波集積回路 | |
JPH09121127A (ja) | 高周波増幅集積回路装置 | |
JPH10303651A (ja) | 周波数変換用半導体集積回路 | |
JP3303845B2 (ja) | 内部整合型出力fet | |
EP1014565A1 (en) | Low-noise amplifier stage with matching network | |
JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
US8610237B2 (en) | Semiconductor apparatus | |
JP3208245B2 (ja) | バイアス回路 | |
JP3860653B2 (ja) | 周波数変換用半導体集積回路 | |
JPH05308229A (ja) | マイクロ波低雑音増幅回路 | |
JPH01279612A (ja) | 高周波増幅回路 | |
JPS6364081B2 (ja) | ||
JP2986391B2 (ja) | 高周波半導体装置 | |
US11984413B2 (en) | High-frequency power transistor and high-frequency power amplifier | |
US7288844B2 (en) | Semiconductor device, semiconductor circuit and method for producing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |