CN108206677B - 用于具有增强视频带宽的rf功率放大器的多基带终端组件 - Google Patents

用于具有增强视频带宽的rf功率放大器的多基带终端组件 Download PDF

Info

Publication number
CN108206677B
CN108206677B CN201711385702.6A CN201711385702A CN108206677B CN 108206677 B CN108206677 B CN 108206677B CN 201711385702 A CN201711385702 A CN 201711385702A CN 108206677 B CN108206677 B CN 108206677B
Authority
CN
China
Prior art keywords
coupled
lead
envelope
parallel
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711385702.6A
Other languages
English (en)
Other versions
CN108206677A (zh
Inventor
罗伊·麦克拉伦
朱宁
达蒙·G·霍尔默斯
杰弗里·凯文·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN108206677A publication Critical patent/CN108206677A/zh
Application granted granted Critical
Publication of CN108206677B publication Critical patent/CN108206677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一种RF放大器包括晶体管、并联电路、包络频率终端电路以及外加引线。所述并联电路耦合在晶体管载流端与接地参考节点之间。所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间具有RF冷点节点。所述包络频率终端电路耦合在所述RF冷点节点与所述接地参考节点之间。所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器。所述外加引线电耦合到所述RF冷点节点。所述外加引线提供与由所述包络电感元件提供的包络电感并联的引线电感。另外的并联电容器可耦合在所述外加引线与接地之间。

Description

用于具有增强视频带宽的RF功率放大器的多基带终端组件
技术领域
本文中描述的标的物的实施例大体上涉及封装半导体装置，且更确切地说，涉及包括阻抗匹配电路的封装射频(RF)半导体装置。
背景技术
大功率射频(RF)晶体管装置常用于RF通信基础设施放大器中。这些RF晶体管装置通常包括一个或多个输入引线、一个或多个输出引线、一个或多个晶体管、一个或多个偏置引线以及将引线耦合到所述一个或多个晶体管的各种接合线。在一些情况下，输入电路和输出电路也可以包含在包含装置的晶体管的相同封装内。更具体地说，封装内输入电路(例如包括输入阻抗匹配电路)可以耦合在装置的输入引线和晶体管的控制端(例如栅极)之间，且封装外输出电路(例如包括输出阻抗匹配电路)可以耦合在晶体管的导电端(例如漏极)与装置的输出引线之间。
瞬时信号带宽(ISBW)/视频带宽(VBW)越来越成为对于RF通信基础设施放大器的主要要求，并因此成为对于此类放大器中所包括的大功率RF晶体管装置的主要要求连同阻抗匹配电路一起，RF装置的输出电路还可以包括基带去耦电路，所述基带去耦电路被配置成提供向下到包络频率的AC接地。一般来说，装置的ISBW受到由在装置的偏置馈电、其它电感元件和晶体管寄生电容以及与输出阻抗匹配电路相关的任何电容之间的交互所引起的低频谐振(LFR)的限制。近年来，已经开发具有范围为约450兆赫兹(MHz)或更低的有限LFR的包括基带去耦电路的RF晶体管装置，所述有限LFR支持范围为约150MHz或更低的ISBW。虽然这些装置对于一些应用来说是足够的，但对支持较宽RF带宽放大器的需求会继续增加。
因为改进了按比例调整封装内内部基带去耦电路的设计和能力而另外增大了低频谐振(LFR)的频率，所以非所要副作用可以是具有极低频率(例如，在数百千赫兹(KHz)到几十兆赫兹(MHz)基带频率范围中)的谐振阻尼不足。这些极低频(VLF)谐振使其本身呈现为可能破坏靠近主要载波的信道中的数字预失真(DPD)校正的长期存储效应。因此，需要包括能够有更高的LFR和ISBW并能够减轻破坏性VLF谐振的输出电路的大功率RF晶体管装置。
发明内容
根据本发明的第一方面，提供一种射频(RF)放大器，包括：
具有控制端和第一载流端及第二载流端的晶体管；
耦合在所述第一载流端与接地参考节点之间的并联电路，所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间存在RF冷点节点；
耦合在所述RF冷点节点与所述接地参考节点之间的包络频率终端电路，所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器；
电耦合到所述RF冷点节点的第一引线，其中所述第一引线提供与由所述包络电感元件提供的包络电感并联耦合的引线电感。
在一个或多个实施例中，所述RF放大器进一步包括如下耦合的引线电容器：
与所述引线电感串联耦合；及
与所述包络电容器并联耦合。
在一个或多个实施例中，所述RF放大器进一步包括：
耦合在所述RF冷点节点与所述第一引线之间的多个接合线，其中所述多个接合线提供与所述引线电感串联并与所述包络电感并联的另外的电感。
在一个或多个实施例中，所述RF放大器进一步包括：
输入引线；及
耦合在所述输入引线与所述晶体管的所述控制端之间的阻抗匹配电路，其中所述阻抗匹配电路是低通滤波器或带通滤波器。
在一个或多个实施例中，所述阻抗匹配电路包括第一电感元件、第二电感元件以及具有第一端和第二端的电容器，其中：
所述第一电感元件耦合在所述输入引线与所述电容器的第一端之间；
所述第二电感元件耦合在所述电容器的所述第一端与所述晶体管的所述控制端之间；以及
所述电容器的所述第二端耦合到所述接地参考节点。
在一个或多个实施例中，所述RF放大器进一步包括：
输出引线；及
耦合在所述晶体管的所述第一载流端与所述输出引线之间的低通匹配电路。
在一个或多个实施例中，所述低通匹配电路包括第一电感元件、第二电感元件以及具有第一端和第二端的电容器，其中：
所述第一电感元件和所述第二电感元件串联耦合在所述晶体管的第一导电端与所述输出引线之间，所述第一电感元件与所述第二电感元件之间具有节点；及
所述电容器的所述第一端耦合到所述节点，且所述电容器的所述第二端耦合到所述接地参考节点。
在一个或多个实施例中，所述并联电感元件包括耦合在所述第一载流端与所述RF冷点节点之间的多个接合线。
在一个或多个实施例中，所述包络电感元件包括耦合在所述RF冷点节点与所述包络电容器的第一端之间的多个接合线或螺旋电感器。
根据本发明的第二方面，提供一种封装射频(RF)放大器装置，包括：
装置基板；
耦合到所述装置基板的晶体管，其中所述晶体管包括控制端及第一载流端和第二载流端；
耦合在所述第一载流端与接地参考节点之间的并联电路，所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间存在RF冷点节点；
耦合在所述RF冷点节点与所述接地参考节点之间的包络频率终端电路，所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器；
第一引线；以及
电耦合在所述RF冷点节点与所述第一引线之间的第一电感元件，其中所述第一引线和所述第一电感元件提供与由所述包络电感元件提供的包络电感并联耦合的引线电感。
在一个或多个实施例中，所述封装RF放大器装置进一步包括：
基本上电绝缘的隔离结构，其中所述第一引线从所述隔离结构延伸；及
对应于所述RF冷点节点的接合垫，以及
其中所述第一电感元件包括耦合在所述接合垫与所述第一引线之间的多个接合线。
在一个或多个实施例中，所述接合垫是第一接合垫；及
所述装置进一步包括第二接合垫和将所述第一接合垫与所述第二接合垫耦合的多个接合线。
在一个或多个实施例中，所述第一引线包括从所述装置向外延伸的暴露远端。
在一个或多个实施例中，所述封装RF放大器装置进一步包括：
耦合到所述装置基板的第二晶体管，其中所述第二晶体管包括第二控制端及第三载流端和第四载流端；
耦合在所述第三载流端与所述接地参考节点之间的第二并联电路，所述第二并联电路具有串联耦合的第二并联电感元件和第二并联电容器，所述第二并联电感元件与所述第二并联电容器之间存在第二RF冷点节点；
耦合在所述第二RF冷点节点与所述接地参考节点之间的第二包络频率终端电路，所述第二包络频率终端电路具有串联耦合的第二包络电阻器、第二包络电感元件和第二包络电容器；
第二引线；以及
电耦合在所述第二RF冷点节点与所述第二引线之间的第二电感元件，其中所述第二引线和所述第二电感元件提供与由所述第二包络电感元件提供的第二包络电感并联耦合的第二引线电感。
在一个或多个实施例中，所述第二电感元件包括耦合在所述第二RF冷点节点与所述第二引线之间的第二多个接合线。
在一个或多个实施例中，所述第一引线和所述第二引线中的每一个包括远端和近端；及
所述远端从所述装置向外延伸并被暴露。
在一个或多个实施例中，所述并联电感元件包括耦合在所述第一载流端与所述RF冷点节点之间的多个接合线。
在一个或多个实施例中，所述包络电感元件包括耦合在所述RF冷点节点与所述包络电容器的第一端之间的多个接合线或螺旋电感器。
根据本发明的第三方面，提供一种射频(RF)放大器，包括：
输入引线和输出引线；
具有控制端和第一载流端及第二载流端的晶体管；
耦合在所述输入引线与所述晶体管的所述控制端之间的阻抗匹配电路，和耦合在所述晶体管的所述第一载流端与所述输出引线之间的低通匹配电路；
耦合在所述第一载流端与接地参考节点之间的并联电路，所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间存在RF冷点节点；
耦合在所述RF冷点节点与所述接地参考节点之间的包络频率终端电路，所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器；以及
耦合在所述RF冷点节点与所述接地节点之间的补充引线电路，所述补充引线电路具有串联耦合的引线电感元件和引线电容器。
在一个或多个实施例中，所述引线电感元件包括：
第一引线；及
耦合在所述RF冷点节点与所述第一引线之间的多个接合线。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
在结合以下图式考虑时，通过参考具体实施方式和权利要求书导出对标的物的较完整理解，在图式中，类似参考标号遍及各图指代相似元件。
图1是根据示例实施例的具有输入电路和输出电路的RF放大器的示意图；
图2是根据示例实施例的体现图1的电路的封装RF放大器装置的例子的俯视图；
图3是图2的RF放大器装置沿着线3-3的横截面侧视图；
图4是根据另一示例实施例的具有输入电路和输出电路的RF放大器的示意图；
图5是根据示例实施例的体现图4的电路的封装RF放大器装置的例子的俯视图；
图6是图5的RF放大器装置沿着线6-6的横截面侧视图；以及
图7是示出根据示例实施例的的双向对称多赫蒂(Doherty)功率放大器电路的图。
具体实施方式
对于RF功率放大器应用来说，已知能够按比例调整具有晶体管***的封装内基带去耦电路，以通过消除来自阻抗匹配电路的低频谐振(LFR)来改进基带阻抗性能。然而，这种按比例调整的非所要副作用可以是极低频(VLF)谐振的阻尼不足，例如，在数百千赫兹(KHz)到几十兆赫兹(MHz)基带频率范围中的谐振。那些VLF调谐使其本身呈现为可能破坏需要线性传输器的通信***中的数字预失真(DPD)校正的长期存储效应。为了解决VLF谐振问题，提供RF放大器的实施例，其中并入了与基带去耦电路的包络电感并联的外加引线电感。结果是，外加引线可减小输出电路的等效电感，并因此有效减弱VLF谐振。这种减弱VLF谐振的方法可以有助于降低由于长期存储效应引起的DPD复杂度和功率消耗，并改进传输器的校正线性。
一种常规的大功率RF放大器装置包括：有源装置(例如，晶体管)；输入阻抗匹配电路，其耦合在到RF放大器装置的输入端与到有源装置的输入端之间；以及输出电路(包括输出阻抗匹配电路)，其耦合在有源装置的输出端与RF放大器装置的输出端之间。
本文中论述的RF放大器的实施例还可以包括输出电路中的基带去耦电路，该基带去耦电路被配置成提供向下到包络频率的RF接地。举例来说，基带去耦电路可以包括在晶体管的导电端与接地之间串联连接的包络电阻器、包络电感器和包络电容器。为了帮助将通过基带去耦电路的RF泄漏降至最低，基带去耦电路的非接地端可连接到输出电路中的RF冷点。这种RF冷点可例如由设计适当的阻抗匹配电路产生。包络电阻器主要是用来减弱较高频率主要基带谐振，但还是将提供在其它基带频率下的一般阻尼。因此，一种减轻VLF谐振的方法可以是增加与VBW电容串联的包络电阻器的值，但是使电阻增加超出临界值可能导致基带阻抗的非所要增加，且对于许多应用来说，还可能增加功率耗散，从而导致效率降低。
这些RF放大器装置实施例包括输出电路组件或输出集成式无源装置(IPD)，其与使用常规组件可实现的相比，可以支持更宽的RF带宽放大器，同时满足各种性能需求和其它准则。举例来说，假定低频谐振(LFR)与瞬时信号带宽(ISBW)的比率为3:1，实施例可实现以200兆赫(MHz)或高于ISBW的信号的发射，其对应于近似600MHz或更大的较低LFR。在其它情况下，取决于用于线性化的***(例如，数字预失真(DPD)***)，LFR与ISBW的比率可以是从2.4:1到5:1。
在各种实施例中，输出IPD可用不同技术(例如但不限于陶瓷和硅)实施。在输出IPD组件中，具有相对较大电容值的基带去耦电路用于实现增大的LFR(和因此增大的ISBW)，该基带去耦电路在本文中被称作包络电容或“Cenv”。根据实施例，Cenv可以用不同技术来实施，其具有带相对较小形状因数的高电容值。例如，使用陶瓷，可以将Cenv与输出电路的一个或多个其它陶瓷电容器耦合(例如，共烧)。在此类实施例中，Cenv包括相对低品质因数(Q)(例如，高介电常数)、其电极之间的陶瓷材料，并且其它陶瓷电容器包括在其电极之间的相对较高的Q(例如，低介电常数)的陶瓷材料。换句话说，基带去耦电路和输出阻抗匹配电路的电容器是在陶瓷装置(在本文中被称作“多电介质陶瓷装置”)中实施的，该陶瓷装置包括：一个或多个第一电容器，其以具有第一Q的介电材料实施；以及一个或多个第二电容器，其以具有不同Q的介电材料实施。实施例还包括：封装RF晶体管装置，其包括此类多电介质陶瓷装置；以及RF放大器，其包括此类封装RF晶体管装置。除了陶瓷技术以外，还可以应用硅技术以实现类似功能性，即，具有第一Q的一个或多个第一电容器和具有不同Q的一个或多个第二电容器。
如上文所指出，Cenv可以用单一输出IPD上的一个或多个其它电容器来实施。这种设计方法能够使VBW电路与管芯参考平面之间的距离较短，这可提高性能。另外，这种方法实现了按比例调整封装内内部基带去耦电路的设计能力，以另外增加低频谐振(LFR)的频率。因此，这允许LFR相对较高(且因此ISBW相对较宽)。
尽管这种方法可以将LFR提高到较高频率(例如高达1吉兆赫(GHz)或更高)，但以上电路可能会经历极低频(VLF)谐振(频率范围为例如约8MHz到20MHz)，而使线性化困难。在某些示例性实施例中，包络频率终端电路可以结合与包络电感并联的外加引线电感，从而有效地降低放大器的输出电路的等效电感。这种方法使用互补漏极外加引线去耦来减轻VLF谐振，并帮助实现更具缩放性的基带终端。
图1是RF放大器装置100的示意图。在实施例中，装置100包括输入引线102、输入阻抗匹配电路110、晶体管120、输出阻抗匹配电路130、包络频率终端电路150和输出引线104。输出阻抗匹配电路130和包络频率终端电路150可以共同地被称为“输出电路”。虽然晶体管120及输入阻抗匹配电路110和输出阻抗匹配电路130以及包络频率终端电路150的各种元件示出为单个组件，但是仅出于易于说明的目的来进行描绘。本领域的技术人员将理解，基于本文中的描述，晶体管120和/或输入阻抗匹配电路110和输出阻抗匹配电路130以及包络频率终端电路150的某些元件各自可以实施为多个组件(例如彼此并联或串联连接)，且在其它图中示出并在后文描述此类实施例的例子。举例来说，实施例可以包括单路径装置(例如，包括单个输入引线、输出引线、晶体管等)、双路径装置(例如，包括两个输入引线、输出引线、晶体管等)，和/或多路径装置(例如，包括两个或更多个输入引线、输出引线、晶体管等)。另外，输入/输出引线的数目可能不同于晶体管的数目(例如，可能存在针对给定组的输入/输出引线平行操作的多个晶体管)。因此，晶体管120以及输入阻抗匹配电路110和输出阻抗匹配电路130和包络频率终端电路150的各种元件的以下描述并非意图将发明性标的物的范围仅限制为所示出的实施例。
输入引线102和输出引线104各自包括导体，所述导体被配置成使得装置100能够与外部电路(未图示)电耦合。更具体地说，输入引线102和输出引线104物理地定位在装置的封装的外部与内部之间。输入阻抗匹配电路110电耦合在输入引线102和晶体管120的第一端之间，还定位在装置的内部，且输出阻抗匹配电路130和包络频率终端电路150电耦合在晶体管120的第二端与输出引线104之间。
根据实施例，晶体管120是装置100的主要有源组件。晶体管120包括控制端和两个导电端，其中导电端在空间上通过可变导电率信道电分离。举例来说，晶体管120可以是场效应晶体管(FET)(例如，金属氧化物半导体FET(MOSFET))或高电子迁移率晶体管(HEMT)，其中的每一个包括栅极(控制端)、漏极(第一导电端)和源极(第二导电端)。可替换的是，晶体管120可以是双极结型晶体管(BJT)。因此，本文中提及“栅极”、“漏极”和“源极”是并不意图是限制性的，因为这些名称中的每一个具有针对BJT实施方案的类似特征(例如，分别为基极、集电极和发射极)。根据实施例，并且以非限制性方式使用通常应用于MOSFET的命名法，晶体管120的栅极耦合到输入阻抗匹配电路110，晶体管120的漏极耦合到输出阻抗匹配电路130和包络频率终端电路150，并且晶体管120的源极耦合到接地(或另一电压参考)。通过提供到晶体管120的栅极的控制信号的变化，晶体管120的导电端之间的电流可以得到调节。
输入阻抗匹配电路110被配置成将装置100的阻抗升高到更高(例如，中间或更高)阻抗水平(例如，在从约2到约10欧姆或更高的范围内)。这是有利的，因为其允许来自驱动级的印刷电路板级(PCB级)匹配接口(例如，“用户友好”的匹配接口)具有可以最少损失和变化在大体积制造中实现的阻抗。输入阻抗匹配电路110耦合在输入引线102与晶体管120的控制端(例如，栅极)之间。根据实施例，输入阻抗匹配电路110是低通电路，其包括两个电感元件112、116(例如，两组接合线)和并联电容器114。第一电感元件112(例如，第一组接合线)耦合在输入引线102与电容器114的第一端之间，并且第二电感元件116(例如，第二组接合线)耦合在电容器114的第一端与晶体管120的控制端之间。电容器114的第二端耦合到接地(或另一电压参考)。电感元件112、116和并联电容器114的组合充当低通滤波器。根据实施例，电感元件112、116的串联组合可以具有在约50微微亨(picohenry，pH)到约3毫微亨(nanohenry，nH)之间的范围内的值，并且并联电容器114可以具有在约2微微法拉(picofarad，pF)到约100pF之间的范围内的值。
输出阻抗匹配电路130被配置成将装置100的输出阻抗与可以耦合到输出引线104的外部电路或组件(未图示)的输入阻抗相匹配。输出阻抗匹配电路130耦合在晶体管120的第一导电端(例如，漏极)与输出引线104之间。根据实施例，输出阻抗匹配电路130包括三个电感元件132、136、140(例如，三组接合线)和两个电容器134、138。在实施例中，输出阻抗匹配电路130包括高通匹配电路131(包括电感元件132和电容器134)以及低通匹配电路135(包括电感元件136、140和电容器138)。
在低通匹配电路135中，电感元件136、140(例如第三和第四组接合线)串联耦合在晶体管120的第一导电端(例如漏极)与输出引线104之间，所述电感元件136、140在本文中也被称作“LLP1”和“LLP2”，其中电感元件136、140之间具有节点137。电容器138(在本文中也被称作“CLP”)具有耦合到节点137的第一端和耦合到接地节点157的第二端，所述第二端又可以耦合到接地(或耦合到另一电压参考)。电感元件136、140与电容器138的组合充当第一(低通)匹配级。根据实施例，电感元件136、140的串联组合可以具有在约40pH到约3nH之间的范围内的值，并且电容器138可以具有在约2pF到约80pF之间的范围内的值，但这些组件同样可以具有在这些范围之外的值。
在高通匹配电路131中，还被称为“Lshunt”的电感元件132(例如第五组接合线)耦合在晶体管120的第一导电端与电容器134(还被称作“Cshunt”)的第一端之间。电容器134的第二端耦合到接地节点157。电感元件132和电容器134的组合充当第二(高通)匹配级。根据实施例，电感元件132可以具有在约80pH到约3nH之间的范围内的值，并且电容器134可以具有在约50pF到约500pF之间的范围内的值，但这些组件同样可以具有在这些范围之外的值。
RF“冷点”存在于电感元件132与电容器134之间的节点151处，其中RF冷点表示到具有RF频率的信号的电路中的高阻抗点。在实施例中，包络频率终端电路150耦合在RF冷点(在节点151处)与接地节点157之间。包络频率终端电路150可以用于通过在RF频率下呈现高阻抗来改进由输出阻抗匹配电路130与外部偏置馈送之间的交互所引起的装置100的低频谐振。从匹配的观点来看，包络频率终端电路150基本上是“不可见的”，因为其仅影响包络频率下的输出阻抗(即，包络频率终端电路150提供用于装置100的包络频率的终端)。
根据实施例，包络频率终端电路150包括串联耦合的电阻器152、电感154和电容器156。电阻器152的第一端耦合到节点151(即RF冷点)，所述电阻器152在本文中被称作“包络电阻器”或“Renv”。在节点153处，包络电阻器152的第二端耦合到电感154的第一端，所述电感154在本文中被称为“包络电感器”或“Lenv”。在节点155处，电感154的第二端耦合到电容器156，所述电容器156在本文中被称作“包络电容器”或“Cenv”。在实施例中，包络电容器156的第二端耦合到接地节点157。包络电阻器152可以具有在约0.1欧姆到约2欧姆之间的范围内的值，包络电感154可以具有小于约25到约500pH的值，且包络电容器156可以具有在约5毫微法拉(nF)到大约1微法拉(μF)之间的范围内的值，但这些组件同样可以具有在这些范围之外的值。虽然图1中示出包络电感154包括单一集总元件，但包络电感154实际上可以由一个或多个相异的电感器和与存在于RF冷点节点151和接地节点157之间的导电路径中的其它导电特征(例如导电通孔和导电迹线的各部分)相关联的另外的较小电感组成。
为了减轻一些装置中的VLF谐振(例如介于约8MHz与约20MHz之间的谐振)，可以并入与电感154并联的包括外加引线电感170的补充引线电路，从而提供到接地的另一路径。可以并入与外加引线电感170串联的外加引线电容器172，其中外加引线电容器172还形成了补充引线电路的一部分。外加引线电感170可以耦合在节点151与外加引线电容器172的第一端之间，且外加引线电容器172的第二端可以和接地节点157耦合。根据各种实施例，外加引线电感170可以具有在约100pH到约4nH的范围中的电感值，且外加引线电容器172可以具有在约1nF到约100微法拉(μF)的范围中的电容值。在其它实施例中，电感170的电感值和/或电容172的电容值可能低于或高于以上给出的范围。
通过将外加引线电感170放置为与电感154并联，可以降低包括外部偏置馈电的输出电路的等效电感。这种方法可以用作增加有效谐振频率的谨慎技术。因为整体电路的Q因数与频率逆相关，即，Q因数随着频率增加而减小——增添并联的外加引线电感会增加VLF谐振频率并减小整体Q。这种原理有助于减弱VLF谐振。所述逆相关在等式(1)中表示：
其中Q是Q因数，ω是角频率，Rvbw是视频带宽电阻，且Cvbw是视频带宽电容。
应注意，电容器134、138、156、包络电阻器152和包络电感器154中的一些或全部可以一体地一起形成，如由包含这些组件的虚线框160所指示。在最低限度上，输出IPD可以包括两个电容器(例如电容器134及156或电容器156及138)。包含第三电容器、电感器154和/或电阻器152使得输出电路的组件的集成度增加，其潜在益处在于较小的装置大小、较低的装置成本和/或改进的装置性能。
图2是根据示例实施例的体现图1的电路的封装RF放大器装置200的例子的俯视图。更确切地说，装置200的互连电气组件和元件可以通过图1的示意图建模。为了增强理解，应同时查看图2与图3，图3是图2的RF放大器装置200沿线3-3的横截面侧视图。
装置200包括输入引线202(例如，图1的输入引线102)、输出引线204(例如，图1的输出引线104)、外加引线205、凸缘206、隔离结构208以及电耦合在输入引线202与输出引线204之间的三个并联放大路径(即，图1的电路100的三个并联例示)。另外，图2中还示出对应于补充引线电路的电容的电容器272(例如，图1的电容器172)，即使电容器272可以是不同于装置200的离散装置。每个放大路径包括输入阻抗匹配电路210(例如，图1的输入阻抗匹配电路110)、晶体管220(例如，图1的晶体管120)、输出阻抗匹配电路230(例如，图1的输出阻抗匹配电路130)，以及包络频率终端电路250(例如，图1的包络频率终端电路150)。在示例性实施例中，外加引线电感170经由接合线270和外加引线205并入到装置200中。横向接合线274连接可缩放基带终端。如将在下文更详细地描述，根据实施例，输出阻抗匹配电路230和包络频率终端电路250的各部分被实施在单一装置260中。
凸缘206包括刚性导电基板，该刚性导电基板具有足以为装置200的其它组件和元件提供结构支撑的厚度。另外，凸缘206可充当用于晶体管220和安装在凸缘206上的其它装置的散热器。凸缘206具有顶部和底部表面以及对应于装置200的周边的基本上矩形的周边。在图2中，只有凸缘206的顶部表面的中心部分是通过隔离结构208中的开口可见的。至少凸缘206的表面由一层导电材料形成，并且有可能所有的凸缘206由块体导电材料形成。可替换的是，凸缘206可以具有在其顶部表面下方的一层或多层非导电材料。通过任一方式，凸缘206具有导电顶部表面。当将装置200并入到较大电力***中时，凸缘206可用于提供装置200的接地参考。
隔离结构208由刚性电绝缘材料(即，具有在约3.0到约10.0的范围中的介电常数的材料，但可以使用具有较高或较低介电常数的材料)形成，并具有顶部表面和对置的底部表面。如本文所使用，术语“隔离结构”是指提供装置的导电特征之间的电隔离的结构(例如，在引线202、204、205与凸缘206之间)。举例来说，隔离结构208可以由无机材料(例如，陶瓷，例如氧化铝、氮化铝等等)和/或有机材料(例如，一或多种聚合物或印刷电路板(PCB)材料)形成。在隔离结构208包括PCB材料(例如隔离结构208基本上包括单层或多层PCB)的实施例中，导电层(例如铜层)可以包括在隔离结构的顶部表面和底部表面上。在另一实施例中，可以对隔离结构208的顶部表面上的导电层图案化和蚀刻以形成用于装置200的引线框架(包括引线202、204、205)，并且隔离结构208的底部表面上的导电层可以耦合到到凸缘206。在其它实施例中，导电层可不包括于隔离结构208的顶部表面和/或底部表面中。在此类实施例中，引线(例如，引线202、204、205)可以使用冶金连接或环氧树脂(或其它粘合材料)耦合到隔离结构208，和/或隔离结构208可以使用冶金连接或环氧树脂(或其它粘合材料)耦合到凸缘206。在其它实施例中，隔离结构208可以在其附接有引线的顶部表面的部分处得到研磨。
在实施例中，隔离结构208具有框形状，隔离结构208包括具有中心开口的基本上封闭的四边结构。如图2中所示，隔离结构208可以具有基本上矩形的形状，或隔离结构208可具有另一形状(例如，环圈、椭圆形等等)。隔离结构208可以形成为单个一体化结构，或者隔离结构208可以形成为多个部件的组合。举例来说，在可替换实施例中，隔离结构208可以包括彼此接触或在空间上彼此分离的多个部分(例如，隔离结构208可以具有将输入引线202和凸缘206隔离的一个部分，以及将输出引线204和凸缘206隔离的另一部分)。另外，隔离结构208可以由均质材料形成，或者隔离结构208可以由多个层形成。
输入引线202和输出引线204以及外加引线205安装在隔离结构208的顶部表面上，位于中心开口的相对侧上，且因此，输入引线202和输出引线204以及外加引线205高于凸缘206的顶部表面，并且与凸缘206电隔离。举例来说，引线202、204、205可以焊接或以其它方式(例如冶金连接)附接到隔离结构208的顶部表面上的金属化物(未图示)。一般来说，引线202、204、205的朝向是以便允许接合线(例如，接合线212、240、270)附接在引线202、204、205与隔离结构208的中心开口内的组件和元件之间。
外加引线205从完成封装的装置200延伸，以使得其远端被暴露并可以耦合到较大***的PCB。在优选实施例中，外加引线205的长度应保持尽可能短。电容器272具有耦合到外加引线205的远端的第一端和耦合到PCB 290的表面上的导电触点的第二端，该第二端又可以耦合到***的接地参考节点。
根据实施例，还可以包括另外的偏置引线(未图示)作为装置200的一部分，且当偏置引线退出装置封装时，另外的较大值去耦电容器可以连接在偏置引线与接地之间。在另一个实施例中，在没有偏置电压供应的情况下，外加引线205或偏置引线可以简单地连接到AC接地，在此情况下，可以使用外部偏置馈电。
另一实施例可以包括具有输入引线、输出引线、外加引线以及耦合到输入阻抗匹配电路的(视情况选用的)偏置引线的装置。又另一个实施例包括具有输入引线、输出引线、外加引线、耦合到输出阻抗匹配电路的(任选)偏置引线以及耦合到输入阻抗匹配电路的偏置引线的装置。
晶体管220及输入匹配电路210和输出阻抗匹配电路230以及包络频率终端电路250的各种元件214、260安装在凸缘206的顶部表面的大体上中心部分上，该中心部分通过隔离结构208中的开口暴露。举例来说，晶体管220及输入阻抗匹配电路210和输出阻抗匹配电路230以及包络频率终端电路250的元件214、260可以使用导电环氧树脂、焊料、焊料凸块、烧结和/或共熔接合耦合到凸缘206。如本文所使用，“有源装置区”对应于其上安装有一个或多个有源装置(例如晶体管220)的装置的一部分(例如，凸缘206的导电表面中通过隔离结构208中的开口暴露的部分)。
每个晶体管220具有控制端(例如栅极)和两个导电端(例如漏极和源极)。每个晶体管220的控制端通过输入阻抗匹配电路210(例如，图1的输入阻抗匹配电路110)耦合到输入引线202。另外，每个晶体管220的一个导电端(例如漏极)通过输出阻抗匹配电路230(例如，图1的输出阻抗匹配电路130)耦合到输出引线204，且另一导电端(例如源极)耦合到凸缘206(例如，耦合到装置200的接地参考节点)。
在图2的装置200中，每个输入阻抗匹配电路210包括两个电感元件212、216(例如，图1的电感元件112、116)和电容器214(例如，图1的电容器114)。每个电感元件212、216由多组并联的紧密地间隔开的接合线形成。举例来说，第一电感元件212(例如，图1的电感元件112)包括耦合在输入引线202与电容器214(例如，图1的电容器114)的第一端之间的多个接合线，并且第二电感元件216(例如，图1的电感元件116)包括耦合在电容器214的第一端与晶体管220的控制端之间的多个接合线。电容器214的第二端耦合到凸缘206(例如，耦合到接地)。电容器214可以是，例如，离散硅电容器(例如，由硅基板组成，该硅基板具有对应于第一端的顶部表面和对应于第二端的底部表面)、离散陶瓷电容器或另一类型的电容器。接合线212、216在电容器214的顶部表面处附接到导电顶板。
在图2的装置200中，每个输出阻抗匹配电路230包括三个电感元件232、236、240(例如，图1的Lshunt 132、LLP1 136和LLP2 140)以及两个电容器(例如，图1的Cshunt 134和CLP138)，其中在实施例中，电容器可以一起集成在单一装置260中。同样，每个电感元件232、236、240由多组并联的紧密地间隔开的接合线形成。举例来说，并联电感元件232(例如，图1的Lshunt 132)包括耦合在晶体管220的第一导电端(例如漏极)与输出IPD 260的顶部表面上的第一接合垫251(例如对应于图1的RF冷点节点151)之间的多个接合线。第一接合垫251电耦合到输出IPD 260内的并联电容器(例如图1的Cshunt 134)。第一串联电感元件236(例如图1的LLP1 136)包括耦合在晶体管220的第一导电端与输出IPD 260的顶部表面上的第二接合垫237(例如对应于图1的节点137)之间的多个接合线。第二接合垫237电耦合到输出IPD260内的低通匹配电容器(例如图1的CLP 138)。最后，第二串联电感元件240(例如，图1的LLP2140)耦合在第二接合垫237与输出引线204之间。输出IPD 260内的并联电容器和LP匹配电容器的第二端耦合到凸缘206(例如，耦合到接地)。
根据实施例，装置200并入在空气腔封装中，其中晶体管220和各种阻抗匹配和包络频率终端元件定位在封闭式空气腔312内。基本上，空气腔以凸缘206、隔离结构208以及上覆于并接触隔离结构208和引线202、204、205的罩盖310为界。在其它实施例中，装置可并入到包覆模制封装(即，其中有源装置内的电气组件通过非导电模制化合物封装且其中引线202、204的部分还可以由模制化合物包围的封装)中。
在结合图1到图3论述的实施例中，输出阻抗匹配电路130、230包括高通并联电路131和低通LP匹配电路135(例如，包括电感元件136、140或接合线236、240和电容器138)。在可替换实施例中，低通匹配电路135可以用不同配置的匹配电路替换。举例来说，图4是根据另一示例实施例的RF放大器400的示意图，该RF放大器400具有形成其输出阻抗匹配电路430的一部分的第二匹配电路435(例如，具有极高频谐振的低通匹配电路)。除了用匹配电路435替换低通匹配电路135以及用电感元件436替换电感元件136以外，RF放大器400可以基本上类似于图1的放大器100，并且类似参考标号用于两个图式中以指示在两个实施例之间可以基本上相同的元件。
在装置400中，电感元件436或“Lseries”直接耦合在晶体管120的第一导电端(例如漏极)与输出引线104之间。另外，低通匹配电路435耦合在输出引线104与接地节点152之间，该低通匹配电路435包括与BB电容器438串联耦合的“接合背面”或“BB”电感元件440。更具体地说，LBB 440耦合在输出引线104与节点437之间，并且CBB 438耦合在节点437与接地节点157之间。根据实施例，Lseries 436可以具有在约50pH到约3nH之间的范围内的值，LBB440可以具有在约50pH到约500pH之间的范围内的值，并且CBB 438可以具有在约2pF到约50pF之间的范围内的值，但这些组件同样可以具有在这些范围之外的值。
电容器134、438、156、包络电阻器152以及包络电感器154中的一些或全部可以一体地由前述单一IPD的各部分形成，如由包含这些组件的虚线框460所指示。在最低限度上，单一IPD可以包括在其相应电极之间具有不同介电材料的两个电容器(例如电容器134及156或电容器156及438)。
在可替换实施例中，电感元件140及电容器138可以从图1中所表示的示例性RF放大器中省略，或类似地，电感元件440及电容器438可以从图4中所表示的示例性RF放大器中省略。这些修改实际上将会消除低通匹配电路135(图1)/低通匹配电路435(图4)，而留下耦合在晶体管120的第一导电端与输出引线104之间的电感元件136(图1)/电感元件436(图4)。这些可替换版本可以使用(例如)具有基于GaN(氮化镓)的晶体管的半导体封装来实施。
图5是根据示例实施例的体现图4的电路的封装RF放大器装置500的例子的俯视图。更确切地说，装置500的互连电气组件和元件可以通过图4的示意图建模。为了增强理解，应同时查看图5与图6，图6是图5的RF放大器装置500沿线6-6的横截面侧视图。除了用低通匹配电路435替换低通匹配电路135以及用电感元件436替换电感元件136以外，封装RF放大器装置500可以基本上类似于图2和图3的装置200，并且类似参考标号用于两个图式中以指示在两个实施例之间可以基本上相同的元件。
在图5的装置500中，每个输出阻抗匹配电路530包括三个电感元件232、536、540(例如，图4的Lshunt 132、Lseries 436和LBB 440)以及两个电容器(例如，图4的Cshunt 134和CBB438)，其中在实施例中，电容器形成输出IPD 560(例如，图4的输出IPD 460)的部分。同样，每个电感元件232、536、540由多组并联的紧密地间隔开的接合线形成。举例来说，并联电感元件232(例如，图4的Lshunt 132)包括耦合在晶体管220的第一导电端(例如漏极)与输出IPD560的顶部表面上的第一接合垫251(例如对应于图4的RF冷点节点151)之间的多个接合线。第一接合垫251电耦合到输出IPD 560内的并联电容器(例如图4的Cshunt 134)。串联电感元件536(例如，图4的Lseries 436，)包括耦合在晶体管220的第一导电端与输出引线204之间的多个接合线。接合背面电感元件540(例如，图4的LBB 440)耦合在输出引线204与输出IPD260的顶部表面上的第二接合垫237(例如，对应于图4的节点437)之间。第二接合垫437电耦合到输出IPD 560内的接合背面电容器(例如，图4的CBB 438)。输出IPD 560内的并联电容器和接合背面电容器的第二端耦合到凸缘206(例如，耦合到接地)。在示例性实施例中，外加引线电感170经由接合线270并入到装置500中。横向接合线274连接可缩放基带终端。
使用外加引线电感来减轻VLF谐振的示例性方法可以提供增强的按比例调整，使得所述技术按比例调整到较高功率装置(例如具有更大数目的管芯块的装置)，其主要基带谐振的频率降低很少或没有降低，且对于个别管芯块所经历的基带阻抗的影响很少或没有影响。当在大小上按比例扩大VBW电路时，全部电路基带去耦电容可增加，且全部串联R阻尼电阻的有效性可能降低。这种行为可能产生阻尼不足的VLF谐振，所述VLF谐振表示破坏近载波DPD校正的长期存储效应。
外加引线电感降低电路的等效并联基带电感，由此升高VLF谐振的频率。整体电路的Q因数随着频率增加而降低，使得VBW电路中的全部串联R提供对谐振的有效阻尼。外加引线可有助于减弱VLF谐振(大约8到20MHz)，降低DPD复杂度和由于长期存储效应产生的功率消耗，并改进接近载波频率的校正的邻近信道功率比率(ACPR)性能。应注意，可以使用仅一种外加引线电感来实现VLF谐振阻尼，由此降低所需PCB面积，同时提供比常规方法明显更干净的基带终端。还应注意，虽然所述论述集中于“1程(1-up)”(即单路径)实施方案，但在其它实施例中，所述方法可以应用于多路径(例如，2程(2-up)和3程(3-up))应用。多路径实施方案可以使用电感元件来将路径连接在一起。
为了证明功率放大器装置的实施例的基带和RF匹配条件，400W的双向对称多赫蒂功率放大器可构造为实现1.805到2.2GHz蜂窝式基础设施应用。包括偏置网络的这种多赫蒂功率放大器电路的实施例可以相对较小(例如，近似测量为12cm乘7.5cm)且在图7中示出。更具体地说，图7是示出根据示例实施例的双向对称多赫蒂功率放大器电路700的图。多赫蒂功率放大器电路700描绘两个并联的封装放大器装置，每一个具有外加引线205和对应于补充引线电路的电容的电容器272(例如图1的电容器172)。在所示出的实施例中，电容器272实际上体现为在外加引线205与PCB上的接地参考之间并联耦合的两个片状电容器。
先前详细描述本质上仅为说明性的，且并不希望限制标的物的实施例或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当例子、个例或说明”。本文中描述为“示例性”的任何实施方案未必解释为比其它实施方案优选或有利。此外，不希望受先前技术领域、背景技术或详细描述中呈现的任何所表达或暗示的理论的限定。
本文中包含的各图中所示出的连接线是用来表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多可替换或另外的功能关系或物理连接可存在于标的物的实施例中。另外，本文中还可仅出于参考的目的使用某些术语，且因此所述术语并不意图为限制性的，并且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、交汇处、信号线、导电元件或类似物，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可以通过一个物理元件实现(并且尽管在共同节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不一定以机械方式接合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电学或其它方式与另一元件通信)，且不一定以机械方式接合。因此，尽管图中示出的示意图描绘元件的一个示例性布置，但另外的介入元件、装置、特征或组件可存在于所描绘的标的物的实施例中。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解存在大量变化。还应了解，本文中所描述的一个或多个示例性实施例并不意图希望以任何方式限制所主张的标的物的范围、适用性或配置。实际上，以上详细描述将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便的指南。应理解，可以在不脱离由权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (10)

1.一种射频（RF）放大器装置，其特征在于，包括：
具有控制端和第一载流端及第二载流端的晶体管；
耦合在所述第一载流端与接地参考节点之间的并联电路，所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间存在RF冷点节点；
耦合在所述RF冷点节点与所述接地参考节点之间的包络频率终端电路，所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器；
电耦合到所述RF冷点节点的第一引线，其中所述第一引线提供与由所述包络电感元件提供的包络电感并联耦合的引线电感；
电耦合在所述RF冷点节点与所述第一引线之间的第一电感元件；以及
电绝缘的隔离结构，其中所述第一引线从所述隔离结构延伸。
2.根据权利要求1所述的RF放大器装置，其特征在于，进一步包括如下耦合的引线电容器：
与所述引线电感串联耦合；及
与所述包络电容器并联耦合。
3.根据权利要求1所述的RF放大器装置，其特征在于，所述第一电感元件包括：
耦合在所述RF冷点节点与所述第一引线之间的多个接合线，其中所述多个接合线提供与所述引线电感串联并与所述包络电感并联的另外的电感。
4.根据权利要求1所述的RF放大器装置，其特征在于，进一步包括：
输入引线；及
耦合在所述输入引线与所述晶体管的所述控制端之间的阻抗匹配电路，其中所述阻抗匹配电路是低通滤波器或带通滤波器。
5.根据权利要求4所述的RF放大器装置，其特征在于，所述阻抗匹配电路包括第一电感元件、第二电感元件以及具有第一端和第二端的电容器，其中：
所述第一电感元件耦合在所述输入引线与所述电容器的第一端之间；
所述第二电感元件耦合在所述电容器的所述第一端与所述晶体管的所述控制端之间；以及
所述电容器的所述第二端耦合到所述接地参考节点。
6.根据权利要求1所述的RF放大器装置，其特征在于，进一步包括：
输出引线；及
耦合在所述晶体管的所述第一载流端与所述输出引线之间的低通匹配电路。
7.根据权利要求1所述的RF放大器装置，其特征在于，所述并联电感元件包括耦合在所述第一载流端与所述RF冷点节点之间的多个接合线。
8.根据权利要求1所述的RF放大器装置，其特征在于，所述包络电感元件包括耦合在所述RF冷点节点与所述包络电容器的第一端之间的多个接合线或螺旋电感器。
9.一种封装射频（RF）放大器装置，其特征在于，包括：
装置基板；
耦合到所述装置基板的晶体管，其中所述晶体管包括控制端及第一载流端和第二载流端；
耦合在所述第一载流端与接地参考节点之间的并联电路，所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间存在RF冷点节点；
耦合在所述RF冷点节点与所述接地参考节点之间的包络频率终端电路，所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器；
第一引线；
电耦合在所述RF冷点节点与所述第一引线之间的第一电感元件，其中所述第一引线和所述第一电感元件提供与由所述包络电感元件提供的包络电感并联耦合的引线电感；
电绝缘的隔离结构，其中所述第一引线从所述隔离结构延伸；以及
对应于所述RF冷点节点的接合垫，并且
其中，所述第一电感元件包括耦合在所述接合垫与所述第一引线之间的多个接合线。
10.一种射频（RF）放大器装置，其特征在于，包括：
输入引线和输出引线；
具有控制端和第一载流端及第二载流端的晶体管；
耦合在所述输入引线与所述晶体管的所述控制端之间的阻抗匹配电路，和耦合在所述晶体管的所述第一载流端与所述输出引线之间的低通匹配电路；
耦合在所述第一载流端与接地参考节点之间的并联电路，所述并联电路具有串联耦合的并联电感元件和并联电容器，其中所述并联电感元件与所述并联电容器之间存在RF冷点节点；
耦合在所述RF冷点节点与所述接地参考节点之间的包络频率终端电路，所述包络频率终端电路具有串联耦合的包络电阻器、包络电感元件和包络电容器；
耦合在所述RF冷点节点与所述接地参考节点之间的补充引线电路，所述补充引线电路具有第一引线、串联耦合的引线电感元件和引线电容器；以及
电绝缘的隔离结构，其中所述第一引线从所述隔离结构延伸。
CN201711385702.6A 2016-12-20 2017-12-20 用于具有增强视频带宽的rf功率放大器的多基带终端组件 Active CN108206677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/385,647 US9979360B1 (en) 2016-12-20 2016-12-20 Multi baseband termination components for RF power amplifier with enhanced video bandwidth
US15/385,647 2016-12-20

Publications (2)

Publication Number Publication Date
CN108206677A CN108206677A (zh) 2018-06-26
CN108206677B true CN108206677B (zh) 2023-09-26

Family

ID=60186100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711385702.6A Active CN108206677B (zh) 2016-12-20 2017-12-20 用于具有增强视频带宽的rf功率放大器的多基带终端组件

Country Status (5)

Country Link
US (1) US9979360B1 (zh)
EP (1) EP3340462B1 (zh)
JP (1) JP7133305B2 (zh)
KR (1) KR20180071976A (zh)
CN (1) CN108206677B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985119B2 (en) * 2017-03-28 2021-04-20 Mitsubishi Electric Corporation Semiconductor device
US10270402B1 (en) 2017-11-30 2019-04-23 Nxp Usa, Inc. Broadband input matching and video bandwidth circuits for power amplifiers
US10770415B2 (en) * 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
NL2022759B1 (en) * 2019-03-18 2020-09-25 Ampleon Netherlands Bv Electronic package, electronic device, and lead frame
EP3836391A1 (en) * 2019-12-10 2021-06-16 NXP USA, Inc. Broadband power transistor devices and amplifiers with output t-match and harmonic termination circuits and methods of manufacture thereof
TWI742935B (zh) * 2019-12-20 2021-10-11 日商村田製作所股份有限公司 功率放大模組
US20230079916A1 (en) * 2021-09-10 2023-03-16 Nxp Usa, Inc. T-match topology with baseband termination
US20240213184A1 (en) * 2022-12-23 2024-06-27 Wolfspeed, Inc. Integrated passive devices (ipd) having a baseband damping resistor for radiofrequency power devices and devices and processes implementing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732568A (zh) * 2002-12-19 2006-02-08 因芬尼昂技术股份公司 具内部偏馈射频功率晶体管
JP2006352811A (ja) * 2005-06-20 2006-12-28 Seiko Npc Corp 交流信号増幅装置
CN1973437A (zh) * 2004-08-20 2007-05-30 瑞科信公司 包括集成频带选择滤波器的电视接收器
JP2009253785A (ja) * 2008-04-09 2009-10-29 Panasonic Corp マルチバンド高周波電力増幅器
CN103681635A (zh) * 2012-09-12 2014-03-26 飞思卡尔半导体公司 具有阻抗匹配电路的半导体装置及其制造方法
CN103986421A (zh) * 2013-02-08 2014-08-13 英飞凌科技股份有限公司 用于电源电路的输入匹配网络
CN104378074A (zh) * 2013-08-14 2015-02-25 恩智浦有限公司 用于e类异相功率放大器的组合电路
CN106026935A (zh) * 2015-03-24 2016-10-12 飞思卡尔半导体公司 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625834B (zh) 2002-02-01 2010-05-26 Nxp股份有限公司 半导体放大器元件的输出电路
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US8963645B1 (en) * 2011-04-08 2015-02-24 Lockheed Martin Corporation Integrated-circuit amplifier with low temperature rise
JP5886025B2 (ja) * 2011-12-20 2016-03-16 ルネサスエレクトロニクス株式会社 Ｒｆ電力増幅器およびその動作方法
WO2014087479A1 (ja) 2012-12-04 2014-06-12 三菱電機株式会社 高周波電力増幅器
GB201301208D0 (en) * 2012-12-31 2013-03-06 Continental Automotive Systems Turned power amplifier with loaded choke for inductively heated fuel injector
US9484222B2 (en) * 2014-02-19 2016-11-01 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
US9300254B2 (en) * 2014-06-26 2016-03-29 Freescale Semiconductor Inc. Radio frequency devices with surface-mountable capacitors for decoupling and methods thereof
US9438184B2 (en) * 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9531328B2 (en) 2014-12-16 2016-12-27 Nxp Usa, Inc. Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US9509251B2 (en) * 2015-03-24 2016-11-29 Freescale Semiconductor, Inc. RF amplifier module and methods of manufacture thereof
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732568A (zh) * 2002-12-19 2006-02-08 因芬尼昂技术股份公司 具内部偏馈射频功率晶体管
CN1973437A (zh) * 2004-08-20 2007-05-30 瑞科信公司 包括集成频带选择滤波器的电视接收器
JP2006352811A (ja) * 2005-06-20 2006-12-28 Seiko Npc Corp 交流信号増幅装置
JP2009253785A (ja) * 2008-04-09 2009-10-29 Panasonic Corp マルチバンド高周波電力増幅器
CN103681635A (zh) * 2012-09-12 2014-03-26 飞思卡尔半导体公司 具有阻抗匹配电路的半导体装置及其制造方法
JP2014057304A (ja) * 2012-09-12 2014-03-27 Freescale Semiconductor Inc インピーダンス整合回路を有する半導体デバイス、およびその製造方法
CN103986421A (zh) * 2013-02-08 2014-08-13 英飞凌科技股份有限公司 用于电源电路的输入匹配网络
CN104378074A (zh) * 2013-08-14 2015-02-25 恩智浦有限公司 用于e类异相功率放大器的组合电路
CN106026935A (zh) * 2015-03-24 2016-10-12 飞思卡尔半导体公司 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
3.1～3.4GHz_120W功率放大模块研制;张鸿亮;《中国优秀硕士学位论文全文数据库信息科技辑》;20130515;I135-131 *

Also Published As

Publication number Publication date
JP7133305B2 (ja) 2022-09-08
US9979360B1 (en) 2018-05-22
EP3340462B1 (en) 2021-11-24
JP2018101975A (ja) 2018-06-28
EP3340462A1 (en) 2018-06-27
CN108206677A (zh) 2018-06-26
KR20180071976A (ko) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
CN107070418B (zh) 具有阻抗匹配电路的rf功率晶体管以及其制造方法
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
CN106169913B (zh) 具有集成电流路径的射频放大器输出电路装置及其制造方法
US9748185B2 (en) Semiconductor devices with impedance matching-circuits
US9438184B2 (en) Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9484222B2 (en) Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
CN109861654B (zh) 具有阻抗匹配电路的rf功率晶体管及其制造方法
CN107070419B (zh) 用于rf放大器器件的输出阻抗匹配电路及其制造方法
CN108233881B (zh) 放大器电路和经封装的放大器电路
EP3694102B1 (en) Amplifiers and amplifier modules having stub circuits
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
US9991854B1 (en) Power amplifier output circuit arrangements with mutual coupling between inductors
US10707818B1 (en) RF amplifier with impedance matching components monolithically integrated in transistor die
US10211794B1 (en) Silicon shielding for baseband termination and RF performance enhancement
CN112928995A (zh) 具有表面安装封装的载波和峰化放大器的多赫蒂放大器
US11979117B2 (en) High frequency semiconductor amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant