JPH01279612A - 高周波増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、昼周波増幅回路、更に詳しく言えば高周波領
域における半導体素子を用いた増幅器に係り、特に高効
率化に好適な回路構成に関する。

〔従来の技術〕

従来、高周波増幅器の高効率化手段として出力側に、高
調波インピーダンスを考慮した回路を設けることが知ら
れている。たとえば、マイクロ波研究会資料（ＭＷ８３
−２４）において出力側インピーダンスを偶数次高調波
に対して零、奇数次高調波に対して無限大にすれば理論
的には１００％近い効率が得られると述べている。また
具体的回路構成として分布定数線路を使った例が記載さ
れている。

〔発明が解決しようとする課題〕

上記従来技術は、上記出力側インピーダンスを分布定数
線路である、ストリップ線路や同軸線路を用いて構成し
ているため、周波数が比較的低い場合大形となる（たと
えばＩ　Ｇ　Ｈｚで一波長７．５ｃｍ）こと、素子の出
力端までのボンディング線路などにより素子の出力端で
零にならないこと、素子の出力端で零にしようとする素
子から比較的離れた位置に回路を構成する必要が有り、
その間の損失により効率が下る。

本発明の目的は、小形でかつ素子出力端で正確に２倍の
高調波に対するインピーダンスを零にし、高効率の高周
波増幅回路を実現することである。

〔課題を解決するための手段〕

上記目的は、素子の出力端に出力取り出し用線路と並列
に集中定数によるインダクタンスとキャパシタンスの直
列回路を設け、前記直列回路の一端を接地するとともに
、インダクタンスとキャパシタンスの値が動作周波数の
２倍の周波数で直列共振を起こす値とすることにより達
成される。たとえば集中定数によるインダクタンスとし
て素子の出力端からのボンディング線路を使いキャパシ
タンスとしてチップコンデンサを利用し、動作周波数Ｉ
　Ｇ　Ｈｚの場合を考えると２５μｍφ長さ２ｍｌ１１
で約２ｍＨとなり、ｔ＝１００．厚さ０．５ｍｍ。

／面積１　、５　ｍｍ２．で約３　ｐ　Ｆとなり、この
直列回路は２倍の周波数である２　Ｇ　Ｈｚで短絡とな
る。

すなわち素子周波数ｌｌ１ｍという極めて小面積で上記
目的の回路が実現出来る。一方これを分布定数回路で構
成すると、２ＧＨｚの１／４波長スタブの長さは、通常
良く使用されるアルミナ基板で約１５＋ｎｍと大きくな
るとともにボンディング線路の影響により素子出力端で
短絡の条件を満たすには複雑な回路が必要となる。

〔作用〕

本発明の動作を第１図により説明する。１は電界効果ト
ランジスタ（ＦＥＴ）でありソース接地として動作して
いる。このＦＥＴの出方端となるドレイン端子とアース
との間にインダクタンスＬ２とキャパシタンスｃ２が直
列に接続されている。コ（７）　Ｌ　ｘとＣｘ（Ｄ値が
Ｌ！　・ｃｘ＝　（１／２πｆｘ）”、ここでｆ２は動
作周波数の２倍の周波数、を満たせば直列共振を起こし
、第２高調波に対して短絡となる。一方動作周波数では
、あるインピーダンスとなり、このインピーダンスとＦ
ＥＴのインピーダンスとが並列に接続された形となる。

このトータルのインピーダンスに対して集中定数回路は
、必らずしも設ける必要はなく、基本波に対してはスト
リップ線路で整合を取っても良い。

〔実施例〕

以下、実施例により詳述する。

第２図は本発明による高周波増幅器の一実施例であり、
トランジスタチップ１の出力用ボンディングパッド２に
金属線４，５がボンディングされ、誘電体チップ８の上
にパッドで形成されたキャパシタ６．７に接続される。

チップキャパシタ７がら出力用ストリップ線路１０には
金属ｍ９で接続される。なお図において３は入力用ボン
ディングパッド、１２は入力側金属線、１１は出方側の
ストリップ線路を形成する誘電体基板である。このよう
な構造において金属線４のインダクタンスとキャパシタ
６のキャパシタンスとが図のＬ２．　Ｃ２に相当し、金
属線４の長さと本数及びキャパシタ６のパット面積を調
整し、動作周波数の２倍の周波数で直列共振を起こすよ
うに設定する。

第３図は本発明の他の実施例の構成図であり、トランジ
スタチップ１と出力用ストリップ線路１０の間に誘電体
チップ８を設け、その上にキャパシタを形成するパッド
６．７を２列に並ぶように配した場合である。

上記第２図および第３図は１つの誘電体チップ」二に２
ケのキャパシタを形成するパッドを設けているが、必ず
しも１つの誘電体チップとする必要はなく２つの誘電体
チップを使用してもよい。

第４図は他の実施例であり、第１図の動作周波数に対す
る整合回路Ｌ　ｓ　＋　Ｌ　ｔ　’　ｒ　Ｃｓを使用し
ない場合を示す。すなわちトランジスタチップ１と出力
用ストリップ線路１０の間に設けた誘電体チップ８の上
にキャパシタを形成するパッド６が１ケ設けられ金属線
４のインダクタンスと前記パッド６のキャパシタンスの
値を２倍の周波数に対して直列共振が起るように設定す
る。

第５図は他の実施例であり、キャパシタンスＣ２を形成
するキャパシタを出力用ストリップ線路を構成する誘電
体基板上に設けた場合である。

第６図は更に本発明の他の実施例の構成図であり、トラ
ンジスタと回路とを同一基板上に構成した、いわゆるＭ
ＭＩＣ形の増幅回路においてトランジスタの出力端（Ｆ
ＥＴではトレイン電極）にスパイラル状のインダクタン
スとキャパシタンスを出力用ストリップ線路１０に並列
に接続した場合であり、スパイラル線路４Ａと金属線４
Ｂのインダクタンスの和とキャパシタ６′のキャパシタ
ンスで直列共振を起すように設定する。なお１３はゲー
ト側の入力線路、１４はソース電極である。

図においては出力用ストップ線路の両側に同じ回路を設
けたが、片側だけでも有効である。

〔発明の効果〕

本発明によれば、増幅器の効率向上に有効なトランジス
タ出力端で第２高調波成分に対して短絡となる回路が数
ｍｍ２という極めて小面積で実現できるとともに、この
ことにより上記回路がパッケージ内で構成可能となりト
ランジスタの高効率化に適したパッケージが実現でき、
ひいては、増幅器を用いて送受信装置の効率向上につな
がり、装置全体の小形、高性能化が図れる。

【図面の簡単な説明】

第１図は、本発明の等価回路を示す回、第２図〜第６図
は本発明による高周波増幅器の実施例の上面図である。 ］・・・１〜ランジスタチツプ、２・・・出力用ボンデ
ィングパッド、３・・・入力用ボンディングパッド、４
゜５・・・金属線、６，７・・・キャパシタ、８・・・
誘電体チップ、９・・・金属線、１０・・・出力用スト
リップ線路、］１・・誘電体基板、１２・・・入力端金
属線、１３・・・入力用線路、１４・・・ソース電極。

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を用いた高周波増幅回路において出力取
   り出し用線路と並列にインダクタとキャパシタの直列回
   路を上記半導体素子の出力端に設け、上記直列回路の一
   端を接地するとともに、上記インダクタのインダクタン
   スと上記キャパシタのキャパシタンスの値が動作周波数
   の２倍の周波数で直列共振を起こす値に設定して構成し
   たことを特徴とする高周波増幅回路。 ２、請求項第１項記載において上記キャパシタとして誘
   電体を用いたチップキャパシタとし、上記チップキャパ
   シタと上記半導体素子のボンディングパッドとを接続す
   る金属線を上記インダクタとしたことを特徴とする高周
   波増幅回路。 ３、請求項第２項記載において、上記チップキャパシタ
   を上記半導体素子と出力用ストリップ線路との中間に設
   け、上記半導体素子のボンディングパッドから上記キャ
   パシタと出力用線路の両方に各々の線路が接触しないよ
   うに接続したことを特徴とする高周波増幅回路。 ４、請求項第２項記載において、上記チップキャパシタ
   を出力用ストリップ線路を構成する誘電体基板と同一基
   板上に設けたことを特徴とする高周波増幅回路。 ５、請求項第２項記載において、上記チップキャパシタ
   と同一誘電体上に第２のキャパシタを設け、上記半導体
   素子のボンディングパッドと上記第２のキャパシタと出
   力用線路を各々リード線により接続したことを特徴とす
   る高周波増幅回路。 ６、請求項第５項記載において２種類のキャパシタを有
   する誘電体チップを上記半導体素子と出力用ストリップ
   線路の間に設けたことを特徴とする高周波増幅回路。