JPH10294466A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH10294466A JPH10294466A JP11649197A JP11649197A JPH10294466A JP H10294466 A JPH10294466 A JP H10294466A JP 11649197 A JP11649197 A JP 11649197A JP 11649197 A JP11649197 A JP 11649197A JP H10294466 A JPH10294466 A JP H10294466A
- Authority
- JP
- Japan
- Prior art keywords
- source
- insulating film
- drain electrodes
- transparent insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
板全面へのPH3処理を用いるためバックチャネルとな
るアモルファスシリコン層に拡散したP原子により界面
準位が形成され、トランジスタのON特性が低下し安定
しないという問題を解消し、特性向上及び安定化を図る
順スタガ型TFTの提供。 【解決手段】ソース・ドレイン電極4、5上にポジ型感
光性レジストが存在し、バックチャネルとなるソース・
ドレイン電極4、5間のシリコン酸化膜3表面が最表面
に出ている状態で、ドライあるいはウエット処理によ
り、バックチャネル界面となるソース・ドレイン電極
4、5間のシリコン酸化膜3表面を平坦化する。これに
より、バックチャネル界面に付着するP濃度を抑制する
ことが可能になり、トランジスタの特性向上および安定
化を図る。
Description
その製造方法に関し、特に順スタガ型薄膜トランジスタ
を有する液晶表示装置とその製造方法に関する。
デバイスとして使われる薄膜トランジスタ素子の研究開
発が盛んに行われている。中でも薄膜トランジスタ
(「TFT」という)としてチャンネル層に対してゲー
トを上層に、ソース・ドレインを下層に配置した順スタ
ガ型は構造が簡単であり、フォトリソグラフィ工程が少
なく、製造コストが低い、という利点を有している。
の一例を断面図にて示す。図7を参照すると、絶縁性基
板1上の全面に形成された透明絶縁膜であるシリコン酸
化膜3上に、ITO(Indium Tin Oxide;インジウム
・スズ酸化物)、MoまたはMo合金により、ソース電
極4とドレイン電極5を、それぞれの端縁が間隔をおい
て平行に対向するように形成したのち、基板面の全面
に、PH3プラズマ処理を施し、表面上にPを拡散させ
た表面層を形成する。
のシリコン酸化膜3を覆い、ソース及びドレイン電極
4、5の上の両端縁間に亘って延び、かつそれぞれの端
縁部と重なるようにアモルファスシリコン(「a−S
i」という)6を形成した後、基板面に全面にシリコン
窒化膜またはシリコン酸化膜などで、第1ゲート絶縁膜
7aを形成する。
ト絶縁膜7aを、フォトリソグラフィ工程でアイランド
状に形成した後、パッシベーション膜として、第2ゲー
ト絶縁膜7bを形成する。
Al合金から成るゲート電極8を形成する。
良好なオーミックコンタクトをとるためのオーミック層
の形成方法が重要である。
えば特開平8−78699号公報には、ゲート電極8を
マスクとして、エキシマレーザー光を基板面に短時間直
角に照射する方法が提案されている。これにより、レー
ザー光が照射された領域のアモルファスシリコンは溶融
し、下側のソース及びドレイン電極4、5及びシリコン
酸化膜3との界面から不純物としてPを取り込み、その
後、レーザー光の照射が停止されると、Siは温度が下
がって多結晶化されて、導電性の高いn+型poly−
Si(ポリシリコン)のソース領域及びドレイン領域が
形成される。ゲート電極8の陰になる領域の半導体層
は、アモルファスシリコンのままであり、チャネル領域
として作用する。
して、例えば特開平7−115202号公報には、Pを
添加したITOターゲットを用いる方法が提案されてい
る。この方法について、図8を参照して説明すると、絶
縁性基板1上にPが添加されたITOターゲットをスパ
ッタリングすることにより、PドープのITO膜が成膜
される。PドープのITOは、フォトエッチ工程によ
り、ソース及びドレイン電極4、5にパターン形成され
る。
に、アモルファスシリコン6、ゲート絶縁膜7、ゲート
電極8を積層する。これにより、PドープのITOとI
TO上に成膜されたアモルファスシリコン6との界面に
おいて、アモルファスシリコン6の成膜と同時にITO
に含有されているPがアモルファスシリコン6側に拡散
し、n+アモルファスシリコン6aが形成される。
アモルファスシリコン6、n+アモルファスシリコン6
aを、同一マスクを用いたフォトエッチングにより、順
次パターニングすることによりTFTが形成される。
オーミック層の形成に、PH3プラズマ処理を用いる方
法では、基板全面にPH3処理を施したあと、アモルフ
ァスシリコン6を成膜するため、シリコン酸化膜3上に
形成されたPが拡散された表面層から、アモルファスシ
リコン6中にPが拡散し、アモルファスシリコン層のバ
ックチャネル領域に界面準位を形成し、トランジスタ特
性を劣化させるという問題点を有している。
公報に提案されている、エキシマレーザー光を用いてn
+型poly−Siを形成する、従来の方法では、ガラ
ス基板の大型化にともない、均一に大面積をpoly化
することは技術的に困難である。
に提案されている、Pが添加されたITOターゲットを
用いる、方法では、ITO以外のMoまたはMo合金や
Crなどの他の電極材のソース及びドレイン電極4、5
を用いることができないという問題点を有している。
てなされたものであって、その目的は、PH3処理を用
いてオーミックコンタクトをとる順スカダ型薄膜トラン
ジスタ素子において、良好なON特性が得られる薄膜ト
ランジスタを備えた液晶表示装置及びその製造方法を提
供することにある。
め、本発明の液晶表示装置は、絶縁性基板上に全面に形
成された透明絶縁膜の上に、ソース及びドレイン電極が
形成され、前記ソース及びドレイン電極が形成された前
記基板の全面にPH3プラズマ処理が施されて、表面上
にPが拡散された表面層が形成され、前記ソース及びド
レイン電極の少なくとも一部を覆うように前記透明絶縁
膜上に順にアモルファスシリコン、ゲート絶縁膜、ゲー
ト電極が形成されている順スタガ型薄膜トランジスタ素
子において、前記ソース及びドレイン電極の間の透明絶
縁膜とアモルファスシリコンとの界面の表面凹凸が垂直
方向の凹部・凸部の差が好ましくは30nm以下の平坦
性を持つものである。
は、絶縁性基板上に全面に透明絶縁膜を形成し、その上
にソース及びドレイン電極を形成し、前記ソース及びド
レイン電極が形成された前記基板の全面にPH3プラズ
マ処理を施して、表面上にPが拡散した表面層を形成
し、前記ソース及びドレイン電極の少なくとも一部を覆
うように前記透明絶縁膜上に順にアモルファスシリコ
ン、ゲート絶縁膜、ゲート電極を形成する順スタガ型薄
膜トランジスタ素子を有する液晶表示装置の製造方法に
おいて、前記PH3プラズマ処理を施す前にO2ガス、A
rガス、N2ガスのいずれか一種類または二種類以上の
混合ガスのプラズマ処理により、前記ソース及びドレイ
ン電極の間の透明絶縁膜表面を平坦化するものである。
もしくは、PH3プラズマ処理を施す前に、塩酸を10
wt%以上含む酸性液にて液温30〜70℃の条件下で
前記ソースおよびドレイン電極の間の透明絶縁膜表面を
処理することによって平坦化するものである。
いて以下に説明する。まず、はじめに本発明の原理・作
用について説明する。
ソース及びドレイン電極の間の透明絶縁膜の表面凹凸を
垂直方向の凹部・凸部の差が、所定値以下、好ましく
は、30nm以下の平坦性に制御することにより、PH
3処理を基板一面にした場合に、ソース及びドレイン電
極上に付着するPの量に対して、ソース及びドレイン電
極の間の透明絶縁膜の表面に付着するPの量を相対的に
減少させることができることを全く新たに見いだした。
これは、P原子が透明絶縁膜表面に付着する際のP活性
種の成長表面での付着率及び表面拡散と相関があるもの
と考えられる。これにより、バックチャネルとなるアモ
ルファスシリコン層に拡散するP原子を抑制できるた
め、バックチャネル領域に形成される界面準位が減少
し、良好なON特性を有するトランジスタが得られた。
置の構成を示す図であり、薄膜トランジスタ部を含む断
面を模式的に示した図である。
は、ソース・ドレイン電極4、5間のシリコン酸化膜3
とアモルファスシリコン層6との界面の表面凹凸差が、
略30nm以下に平坦化されている。
は、金属で形成される。材料としては、Al、Mo、C
rやそれらを主体とした合金が好ましい。次に、遮光膜
2及び絶縁性基板1を覆うように形成される透明絶縁膜
として、シリコン酸化膜3が用いられる。ソース・ドレ
イン電極4、5は導電膜で形成されており、材料として
は、ITOなどの透明導電膜の他に、Mo、Crなどの
金属なども用いられる。
るアモルファスシリコン6及び第1ゲート絶縁膜7a
は、ソース・ドレイン電極4、5と重なるようにパター
ニングされ、第1ゲート絶縁膜7aの材料はシリコン酸
化膜、シリコン窒化膜などが用いられる。更に、これら
を覆うように保護膜として、第2ゲート絶縁膜7bが全
面に形成され、所定の位置にコンタクトホールが開けら
れた後、ゲート電極8が形成されている。第2ゲート絶
縁膜7bはシリコン窒化膜やシリコン酸化膜で形成さ
れ、ゲート電極の材料は、Al、Mo、Crなどが用い
られる。
クチャネルを平坦化する方法について説明する。
理法として、O2等によるプラズマ処理が有効である。
この処理方法は、ソース・ドレイン電極4、5のエッチ
ング後、ポジ型感光性レジストがソース・ドレイン電極
4、5上を覆っている状態で行われる(図2(C)参
照)。この時、プラズマ処理を行う装置としては、ドラ
イ−エッチング装置やPCVD装置が用いられることが
望ましい。処理条件としては、ドライ−エッチング装置
を用いた場合、 圧力:100〜150Pa、 RF(高周波)出力:1000〜2000W で、30〜120sec処理を行う。
処理法として、HCl液処理が有効である。処理はドラ
イ処理と同様の状態で行われる。
使用するITO−WE装置などが望ましい。処理条件と
しては、温度40〜70℃、HCl濃度10wt%以上
で10sec以上処理する。
得られたトランジスタ特性について説明する。
して、O2プラズマ処理を行い、バックチャネルを平坦
化したトランジスタの特性を処理を行っていない場合と
比較して示す。図5(a)において、O2プラズマによ
るバックチャネルの平坦化処理をしていない場合には、
移動度が0.2cm2/V・sec程度しかでないのに対し
て、O2プラズマ処理を30秒以上すると、ON電流が
高くなり移動度が0.5cm2/V・sec以上に向上する。
た場合のトランジスタ特性と処理をしていない場合のト
ランジスタ特性を示す。O2プラズマ処理の効果と同じ
く、HCl処理をすることによって、ON電流が高くな
り移動度が向上する。
チャネルの平坦度とトランジスタの移動度の相関を図6
(a)に示す。平坦度は、AFM(Atomic Force
Microscope:原子間力顕微鏡)を用いて測定した。
の表面凹凸差が75nm(処理無し)では、移動度が
0.3cm2/V・sec以下であるのに対して、平坦度を3
0nm以下にすることによって、移動度0.5cm2/V・
sec以上が得られるようになる。
る。すなわち、バックチャネル界面の平坦度とシリコン
酸化膜3表面上のP濃度に相関が見られ、平坦化するこ
とによって、シリコン酸化膜3上に付着するP濃度を抑
制することができるからである。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
て、図1を参照して説明する。本実施例において、薄膜
トランジスタは順スタガ型薄膜トランジスタであり、絶
縁性基板上1に遮光膜2を覆うように全面に形成された
シリコン酸化膜3の上に端縁が互いに間隔をおいて対向
するソースおよびドレイン電極4、5が形成され、ソー
スおよびドレイン電極4、5の少なくとも一部を覆うよ
うにシリコン酸化膜3上に順にアモルファスシリコン
6、第1ゲート絶縁膜7a、第2ゲート絶縁膜7b、ゲ
ート電極8が形成されている。
例の製造方法について主要工程を工程順に断面を模式的
に示した工程断面図である。図3(H)はこの製造工程
で作製された薄膜トランジスタ(TFT)の平面図を示
す。図3(H)は、TFTがドレイン電極5、ソース電
極4、ゲート電極8に接続されている状態を示してい
る。なお、図2および図3は図面作成の都合で分図され
たものである。
板上に、Moからなる遮光膜2を形成し、これを覆うよ
うに全面にシリコン酸化膜3を成膜する。この場合、シ
リコン酸化膜3の成膜方法は、PCVD法やAPCVD
(常圧CVD)法などが用いられ、膜厚は200nm〜
400nm成膜される(図2(A)参照)。
をPVD法で成膜し、ポジ型感光性レジスト10を塗布
後、露光、現像を行った上、ウエットエッチングにより
ソース・ドレイン電極4、5のパターンにエッチングす
る(図2(B)参照)。
上にポジ型感光性レジスト10が存在し、バックチャネ
ルとなるソース・ドレイン電極4、5間のシリコン酸化
膜3表面が最表面に出ている状態で、図2(C)に示す
ように、酸素プラズマ処理を行う。O2プラズマは、ド
ライエッチング装置やPCVD装置を用いる。ドライエ
ッチング装置を用いた場合のO2プラズマ処理条件は以
下の通りである。
ャネル界面の平坦度の変化を、図4に示す。図4(a)
は、O2プラズマ処理をしていないシリコン酸化膜3表
面の平坦度で、凹凸差75nmであるのに対して、O2
プラズマ処理を行ったシリコン酸化膜3表面の平坦度
は、凹凸差10nmまで平坦化されている(図4(b)
参照)。なお、本実施例において、平坦度のデータはA
FM(Atomic ForceMicroscope:原子間力顕微鏡)
で測定した。
して、プラズマのラジカル反応過程において、初期核反
応がシリコン酸化膜3表面の凸部にて優先的に起こって
いるためと考えられる。
上のポジ型感光性レジストを剥離後、PCVD装置に
て、図2(D)のようにPH3プラズマ処理を行う。
Si)6、第1ゲート絶縁膜7aとしてシリコン窒化膜
を積層した後、アイランドパターンを形成する(図3
(E)参照)。この時、各々の膜厚は、アモルファスシ
リコン30〜100nm、第1ゲート絶縁膜50〜10
0nm程度で良い。
うに、基板全面に、第2ゲート絶縁膜7bとしてシリコ
ン窒化膜を膜厚略200〜400nmで成膜した後、図
示されていないゲート端子、ドレイン端子部及びドレイ
ン電極5にコンタクトホールを開ける(図3(F)参
照)。
Alからなるゲート電極8及びドレイン電極部のコンタ
クトホールを介してドレイン電極5に接続されたITO
からなる画素電極を形成すると、TFTが完成する(図
3(G)、図3(H)参照)。
のトランジスタ特性を、比較例としてO2プラズマによ
る平坦化処理を施していないTFTのトランジスタ特性
の比較データを、図5(a)に示す。図5(a)におい
て、横軸Vgはゲート電極8にかかるゲート電圧、縦軸
Isはソース電極4に流れるソース電極を示す。
マ処理をしていないIs−Vg特性に対して、O2プラ
ズマ処理をした場合、サブスレッショルド領域での立ち
上がり特性が大幅に向上し、高いON電流が得られる。
とシリコン酸化膜3表面の平坦度との相関を、図6
(a)に示す。図6(a)から分かるように、ソース・
ドレイン電極4、5間のシリコン酸化膜3表面の平坦度
を30nm以下にすることによって移動度の著しい向上
がみられる。
リコン酸化膜3上P濃度の相対値比較データによって根
拠付けられる。すなわち、ソース・ドレイン電極4、5
間のシリコン酸化膜3表面の凹凸差を平均化することに
よって、バックチャネルであるシリコン酸化膜3表面に
付着するP濃度が減少し、Pの選択付着性が向上するこ
とによる。
dary Ion Mass Spectrometry)によって行った。
るドライエッチ処理のガス種として酸素の場合を例に説
明したが、その他にも、アルゴンや窒素によっても同様
に平坦化によるトランジスタ特性の向上効果が得られ
る。
て、バックチャネルの平坦化処理方法として、ウエット
エッチ法を用いた場合について以下に説明する。
様、ソース・ドレイン電極4、5上にポジ型感光性レジ
スト10が存在し、バックチャネルとなるソース・ドレ
イン電極4、5間のシリコン酸化膜3表面が最表面に出
ている状態で行う。処理条件は以下の通りである。
2O 82wt% 処理温度:50℃ 処理時間:200sec
のシリコン酸化膜3表面を平坦化したデータを図4
(c)に示す。シリコン酸化膜3表面の表面凹凸差は1
0nm以下に平坦化されている。
シリコン酸化膜3表面の異常粒成長により形成された凸
部がHCl溶液により溶融されたためと考えられる。本
実施例のTFTのトランジスタ特性データを、比較例と
して、処理なしの場合と比較して、図5(b)に示す。
様、ソース・ドレイン電極4、5間のシリコン酸化膜3
表面の平坦化に伴い、TFTの移動度の著しい向上が認
められる。なお、本実施例では、HCl含有量18wt
%の処理液を用いたが、HClの含有量は10wt%以
上で十分効果が得られる。
トランジスタのバックチャネル界面とソース・ドレイン
電極上とのPの選択付着性比が向上する、という効果を
奏する。すなわち、本発明においては、ソース・ドレイ
ン電極上に付着するP濃度に対して、トランジスタのバ
ックチャネル界面に付着するP濃度を相対的に小さくす
ることができ、これによって、トランジスタ特性を向上
し、且つ、安定したトランジスタ特性を有する液晶表示
装置を得ることができる。
ち、本発明は、トランジスタのバックチャネル界面の平
坦性とバックチャネル界面とソース・ドレイン電極上と
のPの選択付着性に相関があるという知見に基づきなさ
れたものであって、ソース・ドレイン電極間のバックチ
ャネル界面を表面凹凸差30nm以下の平坦性にするこ
とによって、バックチャネル界面に付着するP濃度が減
少し、良好なON特性を有するトランジスタが得られる
ようになる。
面図である。
を工程順を示した図である。
を工程順を示した図である。
坦化データを示したAFMによる表面図である。
係)を示す図である。
濃度の相関)を示す図である。
ある。
ある。
Claims (7)
- 【請求項1】絶縁性基板上に全面に形成された透明絶縁
膜の上にソース及びドレイン電極を備え、 前記ソース及びドレイン電極が形成された前記基板の全
面にプラズマ処理を施して表面上に不純物原子が拡散さ
れた表面層が形成され、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに、前記透明絶縁膜上に、順に、アモルファスシリコ
ン、ゲート絶縁膜、及びゲート電極を備えてなる順スタ
ガ型薄膜トランジスタ素子を含む液晶表示装置におい
て、 前記ソース及びドレイン電極の間の前記透明絶縁膜と、
前記アモルファスシリコンとの界面の表面凹凸の差が所
定値以下である平坦度を有する、ことを特徴とする液晶
表示装置。 - 【請求項2】絶縁性基板上に全面に形成された透明絶縁
膜の上に、ソース及びドレイン電極が形成され、 前記ソース及びドレイン電極が形成された前記基板の全
面にPH3プラズマ処理が施されて、表面上にPが拡散
された表面層が形成され、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに、前記透明絶縁膜上に順にアモルファスシリコン、
ゲート絶縁膜、ゲート電極が形成されてなる順スタガ型
薄膜トランジスタ素子を含む液晶表示装置において、 前記ソース及びドレイン電極の間の前記透明絶縁膜と、
前記アモルファスシリコンとの界面の表面凹凸が、垂直
方向の凹部と凸部の差が、好ましくは、略30nm以下
の、平坦性を持つ、ことを特徴とする液晶表示装置。 - 【請求項3】順スタガ薄膜トランジスタ素子の製造時
に、ソース電極およびドレイン電極にポジ型感光性レジ
ストが存在し、バックチャネルとなる前記ソース電極と
ドレイン電極間の前記酸化膜表面が最表面に出ている状
態で、プラズマ処理を施して基板に不純物原子を拡散す
る前に、ドライ処理もしくはウエット処理により、バッ
クチャネル界面となる前記ソース電極と前記ドレイン電
極間の前記酸化膜表面を平坦化し、 その後、プラズマ処理により基板に不純物原子を拡散す
る処理を施し、その際、前記ソース電極と前記ドレイン
電極間の前記酸化膜表面に付着する不純物原子濃度を抑
制する、 ことを特徴とする液晶表示装置の製造方法。 - 【請求項4】絶縁性基板上に全面に透明絶縁膜を形成
し、 その上にソース及びドレイン電極を形成し、 前記ソース及びドレイン電極を形成した前記基板の全面
にPH3プラズマ処理を施して、表面上にPが拡散した
表面層を形成し、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに前記透明絶縁膜上に順にアモルファスシリコン、ゲ
ート絶縁膜、ゲート電極を形成する順スタガ型薄膜トラ
ンジスタ素子を有する液晶表示装置の製造方法におい
て、 前記PH3プラズマ処理を施す前に、O2ガス、Arガ
ス、N2ガスのいずれか一種類または二種類以上の混合
ガスのプラズマ処理により、前記ソース及びドレイン電
極の間の前記透明絶縁膜の表面を平坦化する、 ことを特徴とする液晶表示装置の製造方法。 - 【請求項5】絶縁性基板上に全面に透明絶縁膜を形成
し、 その上にソース及びドレイン電極を形成し、 前記ソース及びドレイン電極を形成した前記基板の全面
にPH3プラズマ処理を施して、表面上にPが拡散され
た表面層を形成し、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに前記透明絶縁膜上に順にアモルファスシリコン、ゲ
ート絶縁膜、ゲート電極を形成する順スタガ型薄膜トラ
ンジスタ素子を有する液晶表示装置の製造方法におい
て、 前記PH3プラズマ処理を施す前に、塩酸を略10wt
%以上含む酸性液にて液温略30〜70℃の条件下で、
前記ソースおよびドレイン電極の間の前記透明絶縁膜の
表面を処理することによって平坦化する、 ことを特徴とする液晶表示装置の製造方法。 - 【請求項6】前記絶縁性基板と前記透明絶縁膜の間に、
バックゲート電極または遮光膜が形成されていることを
特徴とする請求項1又は2記載の液晶表示装置。 - 【請求項7】前記絶縁性基板と前記透明絶縁膜の間に、
バックゲート電極または遮光膜が形成されていることを
特徴とする請求項3乃至5記載の液晶表示装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11649197A JP2930053B2 (ja) | 1997-04-18 | 1997-04-18 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11649197A JP2930053B2 (ja) | 1997-04-18 | 1997-04-18 | 液晶表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10294466A true JPH10294466A (ja) | 1998-11-04 |
JP2930053B2 JP2930053B2 (ja) | 1999-08-03 |
Family
ID=14688451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11649197A Expired - Fee Related JP2930053B2 (ja) | 1997-04-18 | 1997-04-18 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2930053B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006166419A (ja) * | 2004-11-10 | 2006-06-22 | Murata Mfg Co Ltd | 圧電薄膜共振子及びその製造方法 |
KR100683777B1 (ko) | 2005-05-24 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
US9735233B2 (en) | 2015-04-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device |
-
1997
- 1997-04-18 JP JP11649197A patent/JP2930053B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006166419A (ja) * | 2004-11-10 | 2006-06-22 | Murata Mfg Co Ltd | 圧電薄膜共振子及びその製造方法 |
KR100683777B1 (ko) | 2005-05-24 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
US9735233B2 (en) | 2015-04-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device |
US10121854B2 (en) | 2015-04-07 | 2018-11-06 | Samsung Electronics Co., Ltd. | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP2930053B2 (ja) | 1999-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6541795B2 (en) | Thin film semiconductor device and production method for the same | |
US5656825A (en) | Thin film transistor having crystalline semiconductor layer obtained by irradiation | |
US6746905B1 (en) | Thin film transistor and manufacturing process therefor | |
JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
JP2002299348A (ja) | ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 | |
JP2814319B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
JPH0282571A (ja) | アクティブマトリクス基板の製造方法 | |
JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
JPH0964364A (ja) | 半導体装置の製造方法 | |
JP2930053B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH05304171A (ja) | 薄膜トランジスタ | |
JPH08125190A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
JPH034566A (ja) | 薄膜電界効果型トランジスタ―およびその製造方法 | |
JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
JPH05206166A (ja) | 薄膜トランジスタ | |
JP2998706B2 (ja) | 液晶表示装置の製造方法 | |
JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP2638942B2 (ja) | 薄膜能動素子の製造方法及び液晶素子 | |
JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |