JP3452679B2 - 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 - Google Patents
薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置Info
- Publication number
- JP3452679B2 JP3452679B2 JP07640395A JP7640395A JP3452679B2 JP 3452679 B2 JP3452679 B2 JP 3452679B2 JP 07640395 A JP07640395 A JP 07640395A JP 7640395 A JP7640395 A JP 7640395A JP 3452679 B2 JP3452679 B2 JP 3452679B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- thin film
- film transistor
- gate insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に係り、特に液晶表示装置のスイッチング素子と
して用いられる薄膜トランジスタの製造方法に関する。
造方法に係り、特に液晶表示装置のスイッチング素子と
して用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ：Thin Film
Transistor）は、液晶表示装置や密着センサなどですで
に実用化されている。特に液晶表示装置は、可搬性、薄
型、軽量、省スペースなどの特徴を備え、将来性が大き
く注目されている。この液晶表示装置の中でも、高コン
トラスト、高画質、中間調表示が可能で応答速度の速い
薄膜トランジスタ方式の液晶表示装置が主流になりつつ
ある。
Transistor）は、液晶表示装置や密着センサなどですで
に実用化されている。特に液晶表示装置は、可搬性、薄
型、軽量、省スペースなどの特徴を備え、将来性が大き
く注目されている。この液晶表示装置の中でも、高コン
トラスト、高画質、中間調表示が可能で応答速度の速い
薄膜トランジスタ方式の液晶表示装置が主流になりつつ
ある。
【０００３】上記液晶表示装置のＴＦＴとしては、活性
層の大面積化が可能であり、かつ比較的低温度で形成可
能な非晶質シリコン（ａ−Ｓi ）系の半導体が用いられ
ている。このａ−Ｓｉ系のＴＦＴには、透明絶縁基板上
に活性層であるａ−Ｓｉ膜からなる半導体層を挟んで、
一方にゲート電極、他方にソース電極およびドレイン電
極が配置された逆スタガード構造または正スタガード構
造が多く採用されている。
層の大面積化が可能であり、かつ比較的低温度で形成可
能な非晶質シリコン（ａ−Ｓi ）系の半導体が用いられ
ている。このａ−Ｓｉ系のＴＦＴには、透明絶縁基板上
に活性層であるａ−Ｓｉ膜からなる半導体層を挟んで、
一方にゲート電極、他方にソース電極およびドレイン電
極が配置された逆スタガード構造または正スタガード構
造が多く採用されている。
【０００４】このようなＴＦＴのゲート絶縁層と半導体
層との層間は、ＴＦＴのチャネル部にあたり、ＴＦＴの
スイッチング特性を良好にする上にきわめて重要であ
る。また、半導体層と半導体保護層との層間は、ＴＦＴ
のリヤチャネル部にあたり、ゲート絶縁層と半導体層と
の層間と同様に、ＴＦＴのスイッチング特性を良好にす
る上にきわめて重要である。
層との層間は、ＴＦＴのチャネル部にあたり、ＴＦＴの
スイッチング特性を良好にする上にきわめて重要であ
る。また、半導体層と半導体保護層との層間は、ＴＦＴ
のリヤチャネル部にあたり、ゲート絶縁層と半導体層と
の層間と同様に、ＴＦＴのスイッチング特性を良好にす
る上にきわめて重要である。
【０００５】従来、たとえば逆スタガード構造のＴＦＴ
は、プラズマＣＶＤ法により、反応室にゲート絶縁層成
膜用ガスを導入して、ゲート電極の形成されたガラス絶
縁基板上にゲート絶縁層を成膜する。その後、一旦放電
を停止して反応室を真空に排気し、ついで半導体層成膜
用ガスを導入して半導体層を積層成膜している。さらに
この半導体層上に半導体保護層を積層成膜する場合は、
半導体層を成膜したのち、一旦放電を停止して反応室を
真空に排気し、ついで半導体保護層成膜用ガスを導入し
て半導体保護層を積層成膜することにより製造されてい
る。
は、プラズマＣＶＤ法により、反応室にゲート絶縁層成
膜用ガスを導入して、ゲート電極の形成されたガラス絶
縁基板上にゲート絶縁層を成膜する。その後、一旦放電
を停止して反応室を真空に排気し、ついで半導体層成膜
用ガスを導入して半導体層を積層成膜している。さらに
この半導体層上に半導体保護層を積層成膜する場合は、
半導体層を成膜したのち、一旦放電を停止して反応室を
真空に排気し、ついで半導体保護層成膜用ガスを導入し
て半導体保護層を積層成膜することにより製造されてい
る。
【０００６】なお、正スタガード構造のＴＦＴ場合は、
ゲート絶縁層と半導体層の積層が逆である。
ゲート絶縁層と半導体層の積層が逆である。
【０００７】
【発明が解決しようとする課題】上記のようにＴＦＴの
製造方法として、ゲート絶縁層または半導体層を成膜し
たのち、一旦放電を停止して半導体層またはゲート絶縁
層を成膜すると、一層目の半導体層またはゲート絶縁層
成膜時の初期放電が不安定となり、ゲート絶縁層と半導
体層との界面近傍に欠陥密度（ダングリング・ボンド：
Dangling Bond ）が生成し、ゲート絶縁層と半導体層と
の界面が良好に形成されず、特性の良好なＴＦＴとなら
ないという問題がある。また半導体層上に半導体保護層
を成膜する場合も、半導体層を成膜したのち、一旦放電
を停止して半導体保護層を成膜すると、半導体保護層成
膜時の初期放電が不安定となり、半導体層と半導体保護
層との界面近傍に欠陥密度が生成し、半導体活性層と半
導体保護層との界面が良好に形成されず、特性の良好な
ＴＦＴとならないという問題がある。
製造方法として、ゲート絶縁層または半導体層を成膜し
たのち、一旦放電を停止して半導体層またはゲート絶縁
層を成膜すると、一層目の半導体層またはゲート絶縁層
成膜時の初期放電が不安定となり、ゲート絶縁層と半導
体層との界面近傍に欠陥密度（ダングリング・ボンド：
Dangling Bond ）が生成し、ゲート絶縁層と半導体層と
の界面が良好に形成されず、特性の良好なＴＦＴとなら
ないという問題がある。また半導体層上に半導体保護層
を成膜する場合も、半導体層を成膜したのち、一旦放電
を停止して半導体保護層を成膜すると、半導体保護層成
膜時の初期放電が不安定となり、半導体層と半導体保護
層との界面近傍に欠陥密度が生成し、半導体活性層と半
導体保護層との界面が良好に形成されず、特性の良好な
ＴＦＴとならないという問題がある。
【０００８】また場合によっては、ゲート絶縁層と半導
体層あるいは半導体層と半導体保護層の界面に膜ふくれ
や膜剥がれが発生し、歩留が低下するという問題があ
る。
体層あるいは半導体層と半導体保護層の界面に膜ふくれ
や膜剥がれが発生し、歩留が低下するという問題があ
る。
【０００９】また従来の製造方法では、放電を連続させ
る際に放電電極の間隔を変えないため、各層を成膜する
ときのプラズマ状態が不安定となり、放電が途中で中断
するなど、最適なプラズマ状態が得られないという問題
がある。
る際に放電電極の間隔を変えないため、各層を成膜する
ときのプラズマ状態が不安定となり、放電が途中で中断
するなど、最適なプラズマ状態が得られないという問題
がある。
【００１０】本発明は、上記問題点を解決するためにな
されたものであり、ゲート絶縁層と半導体層、さらには
半導体層と半導体保護層との界面を良好に形成し、良好
な特性を有する高品質薄膜トランジスタが得られる薄膜
トランジスタの製造方法、およびこの製造方法により得
られる薄膜トランジスタ、およびこの薄膜トランジスタ
を用いた液晶表示装置を提供することを目的とする。
されたものであり、ゲート絶縁層と半導体層、さらには
半導体層と半導体保護層との界面を良好に形成し、良好
な特性を有する高品質薄膜トランジスタが得られる薄膜
トランジスタの製造方法、およびこの製造方法により得
られる薄膜トランジスタ、およびこの薄膜トランジスタ
を用いた液晶表示装置を提供することを目的とする。
【００１１】
第１の手段：少なくともゲート絶縁層およびこのゲート
絶縁層上に積層成膜された半導体層を有する薄膜トラン
ジスタのゲート絶縁層および半導体層をプラズマＣＶＤ
法により積層成膜する薄膜トランジスタの製造方法にお
いて、ゲート絶縁層上に半導体層を積層成膜する際に、
ゲート絶縁層を成膜したのちプラズマ放電を維持したま
ま放電電極の間隔を変化させ、その後半導体層を成膜す
るようにした。
絶縁層上に積層成膜された半導体層を有する薄膜トラン
ジスタのゲート絶縁層および半導体層をプラズマＣＶＤ
法により積層成膜する薄膜トランジスタの製造方法にお
いて、ゲート絶縁層上に半導体層を積層成膜する際に、
ゲート絶縁層を成膜したのちプラズマ放電を維持したま
ま放電電極の間隔を変化させ、その後半導体層を成膜す
るようにした。
【００１２】より具体的には、ゲート絶縁層上に半導体
層を積層成膜する際に、ゲート絶縁層を成膜したのちＨ
2 ガスのプラズマ放電を維持したまま放電電極の間隔を
変化させ、その後上記半導体層を成膜するようにした。
また、ゲート絶縁層を成膜したのち非成膜ガスを主成分
としたプラズマ放電を維持したまま放電電極の間隔を変
化させ、その後上記半導体層を成膜するようにした。ま
た、ゲート絶縁層を成膜したのちＨ2 ，Ｈｅ，Ａｒ，Ｎ
2 ，ＮＨ3 ガスのうち少なくとも１種類のガスを主成分
としたプラズマ放電を維持したまま放電電極の間隔を変
化させ、その後半導体層を成膜するようにした。また、
ゲート絶縁層を成膜したのちゲート絶縁層成膜時の圧力
よりも低圧の放電期間を設けかつプラズマ放電を維持し
たまま放電電極の間隔を変化させ、その後半導体層を成
膜するようにした。 第２の手段：少なくとも半導体層およびこの半導体層上
に積層成膜された半導体保護層を有する薄膜トランジス
タの半導体層および半導体保護層をプラズマＣＶＤ法に
より積層成膜する薄膜トランジスタの製造方法におい
て、半導体層上に半導体保護層を積層成膜する際に、半
導体層を成膜したのちプラズマ放電を維持したまま放電
電極の間隔を変化させ、その後半導体保護層を成膜する
ようにした。
層を積層成膜する際に、ゲート絶縁層を成膜したのちＨ
2 ガスのプラズマ放電を維持したまま放電電極の間隔を
変化させ、その後上記半導体層を成膜するようにした。
また、ゲート絶縁層を成膜したのち非成膜ガスを主成分
としたプラズマ放電を維持したまま放電電極の間隔を変
化させ、その後上記半導体層を成膜するようにした。ま
た、ゲート絶縁層を成膜したのちＨ2 ，Ｈｅ，Ａｒ，Ｎ
2 ，ＮＨ3 ガスのうち少なくとも１種類のガスを主成分
としたプラズマ放電を維持したまま放電電極の間隔を変
化させ、その後半導体層を成膜するようにした。また、
ゲート絶縁層を成膜したのちゲート絶縁層成膜時の圧力
よりも低圧の放電期間を設けかつプラズマ放電を維持し
たまま放電電極の間隔を変化させ、その後半導体層を成
膜するようにした。 第２の手段：少なくとも半導体層およびこの半導体層上
に積層成膜された半導体保護層を有する薄膜トランジス
タの半導体層および半導体保護層をプラズマＣＶＤ法に
より積層成膜する薄膜トランジスタの製造方法におい
て、半導体層上に半導体保護層を積層成膜する際に、半
導体層を成膜したのちプラズマ放電を維持したまま放電
電極の間隔を変化させ、その後半導体保護層を成膜する
ようにした。
【００１３】より具体的には、半導体層上に半導体保護
層を積層成膜する際に、半導体層を成膜したのちＨ2 ガ
スのプラズマ放電を維持したまま放電電極の間隔を変化
させ、その後半導体保護層を成膜するようにした。ま
た、半導体層を成膜したのち非成膜ガスを主成分とした
プラズマ放電を維持したまま放電電極の間隔を変化さ
せ、その後半導体保護層を成膜するようにした。また、
半導体層を成膜したのちＨ2 ，Ｈｅ，Ａｒ，Ｎ2 ，ＮＨ
3 ガスのうち少なくとも１種類のガスを主成分としたプ
ラズマ放電を維持したまま放電電極の間隔を変化させ、
その後半導体保護層を成膜するようにした。また、半導
体層を成膜したのち半導体層成膜時の圧力よりも低圧の
放電期間を設けかつプラズマ放電を維持したまま放電電
極の間隔を変化させ、その後半導体保護層を成膜するよ
うにした。 第３の手段：少なくとも半導体層およびこの半導体層上
に積層成膜されたゲート絶縁層を有する薄膜トランジス
タの上記半導体層およびゲート絶縁層をプラズマＣＶＤ
法により積層成膜する薄膜トランジスタの製造方法にお
いて、半導体層上にゲート絶縁層を積層成膜する際に、
半導体層を成膜したのちプラズマ放電を維持したまま放
電電極の間隔を変化させ、その後ゲート絶縁層を成膜す
るようにした。
層を積層成膜する際に、半導体層を成膜したのちＨ2 ガ
スのプラズマ放電を維持したまま放電電極の間隔を変化
させ、その後半導体保護層を成膜するようにした。ま
た、半導体層を成膜したのち非成膜ガスを主成分とした
プラズマ放電を維持したまま放電電極の間隔を変化さ
せ、その後半導体保護層を成膜するようにした。また、
半導体層を成膜したのちＨ2 ，Ｈｅ，Ａｒ，Ｎ2 ，ＮＨ
3 ガスのうち少なくとも１種類のガスを主成分としたプ
ラズマ放電を維持したまま放電電極の間隔を変化させ、
その後半導体保護層を成膜するようにした。また、半導
体層を成膜したのち半導体層成膜時の圧力よりも低圧の
放電期間を設けかつプラズマ放電を維持したまま放電電
極の間隔を変化させ、その後半導体保護層を成膜するよ
うにした。 第３の手段：少なくとも半導体層およびこの半導体層上
に積層成膜されたゲート絶縁層を有する薄膜トランジス
タの上記半導体層およびゲート絶縁層をプラズマＣＶＤ
法により積層成膜する薄膜トランジスタの製造方法にお
いて、半導体層上にゲート絶縁層を積層成膜する際に、
半導体層を成膜したのちプラズマ放電を維持したまま放
電電極の間隔を変化させ、その後ゲート絶縁層を成膜す
るようにした。
【００１４】より具体的には、半導体層上にゲート絶縁
層を積層成膜する際に、半導体層を成膜したのちＨ2 ガ
スのプラズマ放電を維持したまま放電電極の間隔を変化
させ、その後ゲート絶縁層を成膜するようにした。ま
た、半導体層を成膜したのち非成膜ガスを主成分とした
プラズマ放電を維持したまま放電電極の間隔を変化さ
せ、その後ゲート絶縁層を成膜するようにした。また、
半導体層を成膜したのちＨ2 ，Ｈｅ，Ａｒ，Ｎ2 ，ＮＨ
3 ガスのうち少なくとも１種類のガスを主成分としたプ
ラズマ放電を維持したまま放電電極の間隔を変化させ、
その後ゲート絶縁層を成膜するようにした。また、半導
体層を成膜したのち半導体層成膜時の圧力よりも低圧の
放電期間を設けかつプラズマ放電を維持したまま放電電
極の間隔を変化させ、その後ゲート絶縁層を成膜するよ
うにした。
層を積層成膜する際に、半導体層を成膜したのちＨ2 ガ
スのプラズマ放電を維持したまま放電電極の間隔を変化
させ、その後ゲート絶縁層を成膜するようにした。ま
た、半導体層を成膜したのち非成膜ガスを主成分とした
プラズマ放電を維持したまま放電電極の間隔を変化さ
せ、その後ゲート絶縁層を成膜するようにした。また、
半導体層を成膜したのちＨ2 ，Ｈｅ，Ａｒ，Ｎ2 ，ＮＨ
3 ガスのうち少なくとも１種類のガスを主成分としたプ
ラズマ放電を維持したまま放電電極の間隔を変化させ、
その後ゲート絶縁層を成膜するようにした。また、半導
体層を成膜したのち半導体層成膜時の圧力よりも低圧の
放電期間を設けかつプラズマ放電を維持したまま放電電
極の間隔を変化させ、その後ゲート絶縁層を成膜するよ
うにした。
【００１５】
【作用】本発明にれば、最初に成膜した層に対し、つぎ
の層を成膜するとき、初期放電を安定にすることがで
き、良好なＴＦＴを得ることができる。またその際、放
電電極の間隔を変化させることにより、つぎの成膜時ま
での放電を最適化して安定に維持でき、ゲート絶縁層や
半導体層および半導体保護層を成膜するときの初期放電
をより安定にすることができる。それにより、ゲート絶
縁層と半導体層との界面近傍、および半導体層と半導体
保護層との界面近傍の欠陥密度を低減して、良好な特性
を有するＴＦＴとすることができる。また界面で発生す
る膜ふくれや膜剥がれを防止することができ、生産性が
向上する。
の層を成膜するとき、初期放電を安定にすることがで
き、良好なＴＦＴを得ることができる。またその際、放
電電極の間隔を変化させることにより、つぎの成膜時ま
での放電を最適化して安定に維持でき、ゲート絶縁層や
半導体層および半導体保護層を成膜するときの初期放電
をより安定にすることができる。それにより、ゲート絶
縁層と半導体層との界面近傍、および半導体層と半導体
保護層との界面近傍の欠陥密度を低減して、良好な特性
を有するＴＦＴとすることができる。また界面で発生す
る膜ふくれや膜剥がれを防止することができ、生産性が
向上する。
【００１６】
【実施例】以下、図面を参照して本発明を実施例に基づ
いて説明する。
いて説明する。
【００１７】実施例１．図１にその実施例１に係るアク
ティブマトリックス型液晶表示装置のＴＦＴを示す。こ
のＴＦＴは、ガラス絶縁基板１上にゲート線（図示せ
ず）と一体に形成されたモリブデン−タンタル（Ｍｏ−
Ｔａ）からなる所定形状のゲート電極２と、このゲート
電極２を覆うように絶縁基板１上に形成された膜厚０．
３μm のＳｉＮx 膜からなるゲート絶縁層３と、上記ゲ
ート電極２に対応してこのゲート絶縁層３を覆うように
積層形成された膜厚０．０５μm のａ−Ｓｉ膜または微
結晶シリコン膜または多結晶シリコン膜からなる所定形
状の半導体層４と、この半導体層４の一部を覆うように
積層形成された膜厚０．３μm のＳｉＮx 膜からなる所
定形状の半導体保護層５と、この半導体保護層５および
上記半導体層上のソース領域およびドレイン領域を覆う
ように積層形成された膜厚０．０５μm のｎ+ａ−Ｓi
膜からなるｎ型半導体層６と、このｎ型半導体層６上に
積層形成され、一部が上記ゲート絶縁層３上のソース領
域に延在するクローム（Ｃｒ）またはアルミニウム（Ａ
ｌ）からなるソース電極７と、同じくｎ型半導体層６上
に積層形成され、一部が上記ゲート絶縁層３上のドレイ
ン領域に延在する信号線（図示せず）と一体のＣｒまた
はＡｌからなるドレイン電極８と、これらソース電極
７、ドレイン電極８および上記ｎ型半導体層６上のチャ
ネル領域を覆うＳｉＮx 膜からなる絶縁保護層９から構
成されている。そのソース電極７は、ゲート絶縁層３上
に積層形成されたＩＴＯ（Indium Tin Oxide）からなる
画素電極１０に接続されている。
ティブマトリックス型液晶表示装置のＴＦＴを示す。こ
のＴＦＴは、ガラス絶縁基板１上にゲート線（図示せ
ず）と一体に形成されたモリブデン−タンタル（Ｍｏ−
Ｔａ）からなる所定形状のゲート電極２と、このゲート
電極２を覆うように絶縁基板１上に形成された膜厚０．
３μm のＳｉＮx 膜からなるゲート絶縁層３と、上記ゲ
ート電極２に対応してこのゲート絶縁層３を覆うように
積層形成された膜厚０．０５μm のａ−Ｓｉ膜または微
結晶シリコン膜または多結晶シリコン膜からなる所定形
状の半導体層４と、この半導体層４の一部を覆うように
積層形成された膜厚０．３μm のＳｉＮx 膜からなる所
定形状の半導体保護層５と、この半導体保護層５および
上記半導体層上のソース領域およびドレイン領域を覆う
ように積層形成された膜厚０．０５μm のｎ+ａ−Ｓi
膜からなるｎ型半導体層６と、このｎ型半導体層６上に
積層形成され、一部が上記ゲート絶縁層３上のソース領
域に延在するクローム（Ｃｒ）またはアルミニウム（Ａ
ｌ）からなるソース電極７と、同じくｎ型半導体層６上
に積層形成され、一部が上記ゲート絶縁層３上のドレイ
ン領域に延在する信号線（図示せず）と一体のＣｒまた
はＡｌからなるドレイン電極８と、これらソース電極
７、ドレイン電極８および上記ｎ型半導体層６上のチャ
ネル領域を覆うＳｉＮx 膜からなる絶縁保護層９から構
成されている。そのソース電極７は、ゲート絶縁層３上
に積層形成されたＩＴＯ（Indium Tin Oxide）からなる
画素電極１０に接続されている。
【００１８】このＴＦＴの製造は、図２（ａ）に示すよ
うに、まずガラス絶縁基板１上に、スパッタ法によりＭ
ｏ−Ｔａからなる金属膜を成膜し、この金属膜をフォト
リソグラフィ法によりエッチングして、ゲート線ととも
に所定形状のゲート電極２に形成する。
うに、まずガラス絶縁基板１上に、スパッタ法によりＭ
ｏ−Ｔａからなる金属膜を成膜し、この金属膜をフォト
リソグラフィ法によりエッチングして、ゲート線ととも
に所定形状のゲート電極２に形成する。
【００１９】つぎに、上記ゲート電極２の形成されたガ
ラス絶縁基板１を３５０℃に加熱し、シラン（Ｓｉ
Ｈ4 ）、アンモニヤ（ＮＨ3 ）、窒素（Ｎ2 ）からなる
ゲート絶縁層形成用ガスを導入し、後述するグロー放電
（プラズマ放電）によるプラズマＣＶＤ法により、図２
（ｂ）に示すように、膜厚０．３μm のＳｉＮx 膜から
なるゲート絶縁層３を成膜する。ついでこのゲート絶縁
層３成膜時のグロー放電を維持しながら、導入ガスをゲ
ート絶縁層形成用ガスから水素（Ｈ2 ）またはヘリウム
（Ｈｅ）ガスに切換えてグロー放電を継続させる。その
後、Ｈ2 またはＨｅガスとともにＳｉＨ4 ガスを導入し
て、膜厚０．０５μm の半導体層を形成するためのａ−
Ｓｉ膜４a を成膜する。その後、このａ−Ｓｉ膜４a 成
膜時のグロー放電を維持しながら、ＳｉＨ4 ガスの導入
を停止し、Ｈ2 またはＨｅガスからＳｉＨ4 ，Ｎ2 から
なる半導体保護層形成用ガスに切換えて、膜厚０．３μ
m の半導体保護層を形成するためのＳｉＮx 膜５a を成
膜する。そしてこのＳｉＮx 膜５a をフォトリソグラフ
ィ法によりエッチングして、図２（ｃ）に示すように、
所定形状の半導体保護層５に形成する。
ラス絶縁基板１を３５０℃に加熱し、シラン（Ｓｉ
Ｈ4 ）、アンモニヤ（ＮＨ3 ）、窒素（Ｎ2 ）からなる
ゲート絶縁層形成用ガスを導入し、後述するグロー放電
（プラズマ放電）によるプラズマＣＶＤ法により、図２
（ｂ）に示すように、膜厚０．３μm のＳｉＮx 膜から
なるゲート絶縁層３を成膜する。ついでこのゲート絶縁
層３成膜時のグロー放電を維持しながら、導入ガスをゲ
ート絶縁層形成用ガスから水素（Ｈ2 ）またはヘリウム
（Ｈｅ）ガスに切換えてグロー放電を継続させる。その
後、Ｈ2 またはＨｅガスとともにＳｉＨ4 ガスを導入し
て、膜厚０．０５μm の半導体層を形成するためのａ−
Ｓｉ膜４a を成膜する。その後、このａ−Ｓｉ膜４a 成
膜時のグロー放電を維持しながら、ＳｉＨ4 ガスの導入
を停止し、Ｈ2 またはＨｅガスからＳｉＨ4 ，Ｎ2 から
なる半導体保護層形成用ガスに切換えて、膜厚０．３μ
m の半導体保護層を形成するためのＳｉＮx 膜５a を成
膜する。そしてこのＳｉＮx 膜５a をフォトリソグラフ
ィ法によりエッチングして、図２（ｃ）に示すように、
所定形状の半導体保護層５に形成する。
【００２０】つぎに、上記半導体保護層５などの形成さ
れたガラス絶縁基板１を加熱し、ホスフィン（Ｐ
Ｈ3 ）、ＳｉＨ4 からなるｎ型半導体層形成用ガスを導
入して、プラズマＣＶＤ法により、半導体保護層５を覆
うように膜厚０．０５μm のｎ+ ａ−Ｓｉ膜を成膜す
る。そして図２（ｄ）に示すように、フォトリソグラフ
ィ法により、このｎ+ ａ−Ｓｉ膜をエッチングして所定
形状のｎ型半導体層６を形成するとともに、その下層の
ａ−Ｓｉ膜をエッチングして所定形状の半導体層４を形
成する。
れたガラス絶縁基板１を加熱し、ホスフィン（Ｐ
Ｈ3 ）、ＳｉＨ4 からなるｎ型半導体層形成用ガスを導
入して、プラズマＣＶＤ法により、半導体保護層５を覆
うように膜厚０．０５μm のｎ+ ａ−Ｓｉ膜を成膜す
る。そして図２（ｄ）に示すように、フォトリソグラフ
ィ法により、このｎ+ ａ−Ｓｉ膜をエッチングして所定
形状のｎ型半導体層６を形成するとともに、その下層の
ａ−Ｓｉ膜をエッチングして所定形状の半導体層４を形
成する。
【００２１】その後、上記ｎ型半導体層６などの形成さ
れたガラス絶縁基板１上にスパッタ法によりＩＴＯの透
明導電膜を成膜し、フォトリソグラフィ法によりエッチ
ングして、ゲート絶縁層３上の所定位置に透明導電膜か
らなる所定形状の画素電極１０を形成する。
れたガラス絶縁基板１上にスパッタ法によりＩＴＯの透
明導電膜を成膜し、フォトリソグラフィ法によりエッチ
ングして、ゲート絶縁層３上の所定位置に透明導電膜か
らなる所定形状の画素電極１０を形成する。
【００２２】さらに上記画素電極１０などの形成された
ガラス絶縁基板１上に、スパッタ法により、Ｃｒまたは
Ａｌからなる金属膜を成膜する。そしてフォトリソグラ
フィ法によりエッチングして、ｎ型半導体層６と画素電
極１０とを接続するソース電極７、およびｎ型半導体層
６に接続されたドレイン電極８を信号線とともに一体に
形成する。そしてこれらソース電極７およびドレイン電
極８をマスクとして、フォトリソグラフィ法によりエッ
チングして、チャネル領域のｎ型半導体層６を除去す
る。その後、これらソース電極７およびドレイン電極８
などの形成されたガラス絶縁基板１上に、プラズマＣＶ
Ｄ法によりＳｉＮX 膜からなる絶縁保護層を成膜するこ
とにより製造される（図１参照）。
ガラス絶縁基板１上に、スパッタ法により、Ｃｒまたは
Ａｌからなる金属膜を成膜する。そしてフォトリソグラ
フィ法によりエッチングして、ｎ型半導体層６と画素電
極１０とを接続するソース電極７、およびｎ型半導体層
６に接続されたドレイン電極８を信号線とともに一体に
形成する。そしてこれらソース電極７およびドレイン電
極８をマスクとして、フォトリソグラフィ法によりエッ
チングして、チャネル領域のｎ型半導体層６を除去す
る。その後、これらソース電極７およびドレイン電極８
などの形成されたガラス絶縁基板１上に、プラズマＣＶ
Ｄ法によりＳｉＮX 膜からなる絶縁保護層を成膜するこ
とにより製造される（図１参照）。
【００２３】図３に上記ゲート絶縁層を形成するための
ＳｉＮx 膜、半導体層を形成するためのａ−Ｓｉ膜およ
び半導体保護層を形成するためのＳｉＮx 膜の成膜に用
いられるプラズマＣＶＤ装置の要部構成を示す。このプ
ラズマＣＶＤ装置は、平行平板型のプラズマＣＶＤ装置
であり、その反応室１２内に直径が約１５cmの円板状の
高周波電極１３が設置され、この高周波電極１３に対向
して、その下部にほぼ同一直径の円板状の接地電極１４
が設置されている。この接地電極１４は、反応室１２外
に設けられた昇降装置１５により、高周波電極１３との
間隔を±０．０１mmの精度で任意に変更できるように上
下動可能となっている。また反応室１２は、真空排気装
置１６により真空排気可能となっている。さらに反応室
１２外には、高周波電極１３側から反応室１２内に成膜
用ガスおよび放電維持用ガスを導入するためのガス導入
装置１７が設けられている。さらに接地電極１４には、
この接地電極１４上に載置されたガラス絶縁基板１を±
１０℃の精度で加熱する抵抗加熱ヒータ１８が設けられ
ている。なお、１９は高周波電極１３に接続された高周
波電源である。
ＳｉＮx 膜、半導体層を形成するためのａ−Ｓｉ膜およ
び半導体保護層を形成するためのＳｉＮx 膜の成膜に用
いられるプラズマＣＶＤ装置の要部構成を示す。このプ
ラズマＣＶＤ装置は、平行平板型のプラズマＣＶＤ装置
であり、その反応室１２内に直径が約１５cmの円板状の
高周波電極１３が設置され、この高周波電極１３に対向
して、その下部にほぼ同一直径の円板状の接地電極１４
が設置されている。この接地電極１４は、反応室１２外
に設けられた昇降装置１５により、高周波電極１３との
間隔を±０．０１mmの精度で任意に変更できるように上
下動可能となっている。また反応室１２は、真空排気装
置１６により真空排気可能となっている。さらに反応室
１２外には、高周波電極１３側から反応室１２内に成膜
用ガスおよび放電維持用ガスを導入するためのガス導入
装置１７が設けられている。さらに接地電極１４には、
この接地電極１４上に載置されたガラス絶縁基板１を±
１０℃の精度で加熱する抵抗加熱ヒータ１８が設けられ
ている。なお、１９は高周波電極１３に接続された高周
波電源である。
【００２４】ゲート絶縁層を形成するためのＳｉＮ
x 膜、半導体層を形成するためのａ−Ｓｉ膜および半導
体保護層を形成するためのＳｉＮx 膜膜の成膜は、まず
ゲート電極の形成されたガラス絶縁基板１を上記プラズ
マＣＶＤ装置の反応室１２の接地電極１４上に固定し、
反応室１２内を排気する。そして接地電極１４上に設け
られた抵抗加熱ヒータ１８によりガラス絶縁基板１を３
５０℃に加熱したのち、反応室１２内にゲート絶縁層形
成用ガスとして、ＳｉＨ4 ガスを１０ｓｃｃｍ、ＮＨ4
ガスを６０ｓｃｃｍ、Ｎ2 ガスを４００ｓｃｃｍの流量
で導入して、反応室１２内のガス雰囲気の圧力を０．８
Ｔｏｒｒにする。そして高周波電極１３と接地電極１４
との電極間隔を３０mmに設定し、高周波電源１９から５
０Ｗの電力を供給して、電極間にグロー放電を発生させ
て、ＳｉＮx 膜からなるゲート絶縁層を成膜する。
x 膜、半導体層を形成するためのａ−Ｓｉ膜および半導
体保護層を形成するためのＳｉＮx 膜膜の成膜は、まず
ゲート電極の形成されたガラス絶縁基板１を上記プラズ
マＣＶＤ装置の反応室１２の接地電極１４上に固定し、
反応室１２内を排気する。そして接地電極１４上に設け
られた抵抗加熱ヒータ１８によりガラス絶縁基板１を３
５０℃に加熱したのち、反応室１２内にゲート絶縁層形
成用ガスとして、ＳｉＨ4 ガスを１０ｓｃｃｍ、ＮＨ4
ガスを６０ｓｃｃｍ、Ｎ2 ガスを４００ｓｃｃｍの流量
で導入して、反応室１２内のガス雰囲気の圧力を０．８
Ｔｏｒｒにする。そして高周波電極１３と接地電極１４
との電極間隔を３０mmに設定し、高周波電源１９から５
０Ｗの電力を供給して、電極間にグロー放電を発生させ
て、ＳｉＮx 膜からなるゲート絶縁層を成膜する。
【００２５】ついで、ゲート絶縁層形成用ガスの導入を
停止すると同時に、Ｈ2 ガスを５００ｓｃｃｍの流量で
導入して、反応室１２内のガス雰囲気の圧力を０．３Ｔ
ｏｒｒにするとともに、電極間隔を３５mmに設定し、高
周波電源１９から３５Ｗの電力を供給して、電極間に上
記ゲート絶縁層成膜時のグロー放電を停止することなく
継続させる。このときの成膜間のプラズマ放電は、３秒
以上が適当である。このようにＨ2 ガスを大量に導入し
て、反応室１２内のガス雰囲気の圧力を０．３Ｔｏｒｒ
にすることにより、ゲート絶縁層成膜時の残留ガスの影
響を取除くことができる。また電極間隔を３５mmと大き
く設定することにより、放電を安定に維持することがで
きる。
停止すると同時に、Ｈ2 ガスを５００ｓｃｃｍの流量で
導入して、反応室１２内のガス雰囲気の圧力を０．３Ｔ
ｏｒｒにするとともに、電極間隔を３５mmに設定し、高
周波電源１９から３５Ｗの電力を供給して、電極間に上
記ゲート絶縁層成膜時のグロー放電を停止することなく
継続させる。このときの成膜間のプラズマ放電は、３秒
以上が適当である。このようにＨ2 ガスを大量に導入し
て、反応室１２内のガス雰囲気の圧力を０．３Ｔｏｒｒ
にすることにより、ゲート絶縁層成膜時の残留ガスの影
響を取除くことができる。また電極間隔を３５mmと大き
く設定することにより、放電を安定に維持することがで
きる。
【００２６】ついで、Ｈ2 ガスを５００sccmの流量で導
入して、反応室１２内のガス雰囲気の圧力を１．２Ｔｏ
ｒｒにするとともに、電極間隔を２８mmに設定し、高周
波電源１９から５０Ｗの電力を供給して、グロー放電を
安定に継続させる。その後、ＳｉＨ ガスを３０ｓｃｃ
ｍの流量で導入し、電極間隔を２６mmに変更して、膜厚
０．０５μm のａ−Ｓｉ膜を成膜する。この場合、Ｈ2
プラズマの連続放電をおこなうことにより、ａ−Ｓｉ膜
およびその成膜までの放電を安定に保つことができる。
またａ−Ｓｉ膜成膜前の圧力をａ−Ｓｉ膜成膜時の圧力
よりも小さくすることにより、界面の欠陥密度を減少さ
せることができる。
入して、反応室１２内のガス雰囲気の圧力を１．２Ｔｏ
ｒｒにするとともに、電極間隔を２８mmに設定し、高周
波電源１９から５０Ｗの電力を供給して、グロー放電を
安定に継続させる。その後、ＳｉＨ ガスを３０ｓｃｃ
ｍの流量で導入し、電極間隔を２６mmに変更して、膜厚
０．０５μm のａ−Ｓｉ膜を成膜する。この場合、Ｈ2
プラズマの連続放電をおこなうことにより、ａ−Ｓｉ膜
およびその成膜までの放電を安定に保つことができる。
またａ−Ｓｉ膜成膜前の圧力をａ−Ｓｉ膜成膜時の圧力
よりも小さくすることにより、界面の欠陥密度を減少さ
せることができる。
【００２７】つぎに、上記ＳｉＨ4 ガスの導入を停止
し、Ｈ2 ガスを５００ｓｃｃｍの流量で導入して、反応
室１２内のガス雰囲気の圧力を０．３Ｔｏｒｒにすると
ともに、電極間隔を３５mmに設定して、上記ａ−Ｓｉ膜
成膜時のグロー放電を停止することなく継続させる。こ
のときの放電は５秒以上が適当である。ついで、ＮＨ3
ガスを４００ｓｃｃｍの流量で導入して、反応室１２内
のガス雰囲気の圧力を１．５Ｔｏｒｒにするとともに、
電極間隔を２４mmに変更し、高周波電源１９から６０Ｗ
の電力を供給して、電極間にグロー放電を継続させる。
このときの放電を安定にするためには、放電時間を３秒
以上にすることが適当である。ついでＨ2ガスの導入を
停止し、Ｎ2 ガスを５００ｓｃｃｍの流量で導入すると
ともに、電極間隔を２０mmに設定して、グロー放電を安
定に継続させる。その後、ＳｉＨ4ガスを５０ｓｃｃｍ
の流量で導入して、半導体保護層を形成するための膜厚
０．０５μm のｎ+ ａ−Ｓｉ膜を成膜する。
し、Ｈ2 ガスを５００ｓｃｃｍの流量で導入して、反応
室１２内のガス雰囲気の圧力を０．３Ｔｏｒｒにすると
ともに、電極間隔を３５mmに設定して、上記ａ−Ｓｉ膜
成膜時のグロー放電を停止することなく継続させる。こ
のときの放電は５秒以上が適当である。ついで、ＮＨ3
ガスを４００ｓｃｃｍの流量で導入して、反応室１２内
のガス雰囲気の圧力を１．５Ｔｏｒｒにするとともに、
電極間隔を２４mmに変更し、高周波電源１９から６０Ｗ
の電力を供給して、電極間にグロー放電を継続させる。
このときの放電を安定にするためには、放電時間を３秒
以上にすることが適当である。ついでＨ2ガスの導入を
停止し、Ｎ2 ガスを５００ｓｃｃｍの流量で導入すると
ともに、電極間隔を２０mmに設定して、グロー放電を安
定に継続させる。その後、ＳｉＨ4ガスを５０ｓｃｃｍ
の流量で導入して、半導体保護層を形成するための膜厚
０．０５μm のｎ+ ａ−Ｓｉ膜を成膜する。
【００２８】ところで、上記のように高周波電極１３と
接地電極１４との間隔を連続的に変化（多段階的に変
化）させると、導入するガスの種類、反応室内のガス雰
囲気の圧力に応じて、プラズマ放電を停止することなく
安定に継続させることができ、ゲート絶縁層３と半導体
層４の界面近傍および半導体層４と半導体保護層５の界
面近傍の欠陥密度を低減することができる。
接地電極１４との間隔を連続的に変化（多段階的に変
化）させると、導入するガスの種類、反応室内のガス雰
囲気の圧力に応じて、プラズマ放電を停止することなく
安定に継続させることができ、ゲート絶縁層３と半導体
層４の界面近傍および半導体層４と半導体保護層５の界
面近傍の欠陥密度を低減することができる。
【００２９】すなわち、従来は、上記のように各薄膜の
プロセス条件を極端に変化させることをおこなっておら
ず、またプロセス条件を極端に変化させてプラズマを安
定に継続することも難しいため、おこなわれていなかっ
た。しかしこの実施例のように高周波電極１３と接地電
極１４との電極間隔を連続的に変化（多段階的に変化）
させると、導入ガスの種類、反応室内のガス雰囲気の圧
力に応じて、たとえば反応室内のガス雰囲気の圧力が高
いときは電極間隔を狭くし、低いときは広くして、プロ
セス条件を制御することにより、ゲート絶縁層３のＳｉ
Ｎx 膜３a 、半導体層４のａ−Ｓｉ膜４a および半導体
保護層５のｎ+ ａ−Ｓｉ膜５a を最適な条件で成膜し
て、ゲート絶縁層３と半導体層４の界面近傍および半導
体層４と半導体保護層５の界面近傍の欠陥密度を少なく
することができる。
プロセス条件を極端に変化させることをおこなっておら
ず、またプロセス条件を極端に変化させてプラズマを安
定に継続することも難しいため、おこなわれていなかっ
た。しかしこの実施例のように高周波電極１３と接地電
極１４との電極間隔を連続的に変化（多段階的に変化）
させると、導入ガスの種類、反応室内のガス雰囲気の圧
力に応じて、たとえば反応室内のガス雰囲気の圧力が高
いときは電極間隔を狭くし、低いときは広くして、プロ
セス条件を制御することにより、ゲート絶縁層３のＳｉ
Ｎx 膜３a 、半導体層４のａ−Ｓｉ膜４a および半導体
保護層５のｎ+ ａ−Ｓｉ膜５a を最適な条件で成膜し
て、ゲート絶縁層３と半導体層４の界面近傍および半導
体層４と半導体保護層５の界面近傍の欠陥密度を少なく
することができる。
【００３０】それにより、上記方法により製造されたＴ
ＦＴを有する液晶表示基板を用いて、通常の工程により
アクティブマトリックス型液晶表示装置を組立てて動作
させたところ、良好なスイッチング特性を有するＴＦＴ
にすることができた。
ＦＴを有する液晶表示基板を用いて、通常の工程により
アクティブマトリックス型液晶表示装置を組立てて動作
させたところ、良好なスイッチング特性を有するＴＦＴ
にすることができた。
【００３１】このように連続放電は、ゲート絶縁層３か
ら半導体層４および半導体層４から半導体保護層５まで
の放電を連続させる手段である。しかしこの放電が長す
ぎると、Ｈ2 プラズマによる化学的作用により、ゲート
絶縁層３の表面および半導体層４の表面が変質してしま
い、場合によっては、膜ふくれや膜剥がれなどの弊害が
生ずる。したがって放電は、安定かつ表面への影響を無
視できる時間として、３〜２０秒とすることが望まし
い。
ら半導体層４および半導体層４から半導体保護層５まで
の放電を連続させる手段である。しかしこの放電が長す
ぎると、Ｈ2 プラズマによる化学的作用により、ゲート
絶縁層３の表面および半導体層４の表面が変質してしま
い、場合によっては、膜ふくれや膜剥がれなどの弊害が
生ずる。したがって放電は、安定かつ表面への影響を無
視できる時間として、３〜２０秒とすることが望まし
い。
【００３２】実施例２．図４に実施例２に係るアクティ
ブマトリックス型液晶表示装置のＴＦＴを示す。このＴ
ＦＴは、ガラス絶縁基板１上にゲート線（図示せず）と
一体に形成されたＭｏ−Ｔａからなる所定形状のゲート
電極２と、このゲート電極２を覆うように絶縁基板１上
に形成された膜厚０．３μm のＳｉＮx 膜からなるゲー
ト絶縁層３と、上記ゲート電極２に対応してこのゲート
絶縁層３を覆うように積層形成された膜厚０．０５μm
のａ−Ｓｉ膜または微結晶シリコン膜または多結晶シリ
コン膜からなる所定形状の半導体層４と、この半導体層
４上のチャネル領域以外のソース領域およびドレイン領
域を覆うように積層形成された膜厚０．５μm のｎ+ ａ
−Ｓｉ膜からなるｎ型半導体層６と、このｎ型半導体層
６上に積層形成され、一部が上記ゲート絶縁層３上のソ
ース領域に延在するソース電極７と、同じくｎ型半導体
層６上に積層形成され、一部が上記ゲート絶縁層３上の
ドレイン領域に延在する信号線（図示せず）と一体のド
レイン電極８と、これらソース電極７、ドレイン電極８
および上記ｎ型半導体層６上のチャネル領域を覆うＳｉ
Ｎx 膜からなる絶縁保護層９から構成されている。その
ソース電極７は、ゲート絶縁層３上に積層形成されたＩ
ＴＯからなる画素電極１０に接続されている。
ブマトリックス型液晶表示装置のＴＦＴを示す。このＴ
ＦＴは、ガラス絶縁基板１上にゲート線（図示せず）と
一体に形成されたＭｏ−Ｔａからなる所定形状のゲート
電極２と、このゲート電極２を覆うように絶縁基板１上
に形成された膜厚０．３μm のＳｉＮx 膜からなるゲー
ト絶縁層３と、上記ゲート電極２に対応してこのゲート
絶縁層３を覆うように積層形成された膜厚０．０５μm
のａ−Ｓｉ膜または微結晶シリコン膜または多結晶シリ
コン膜からなる所定形状の半導体層４と、この半導体層
４上のチャネル領域以外のソース領域およびドレイン領
域を覆うように積層形成された膜厚０．５μm のｎ+ ａ
−Ｓｉ膜からなるｎ型半導体層６と、このｎ型半導体層
６上に積層形成され、一部が上記ゲート絶縁層３上のソ
ース領域に延在するソース電極７と、同じくｎ型半導体
層６上に積層形成され、一部が上記ゲート絶縁層３上の
ドレイン領域に延在する信号線（図示せず）と一体のド
レイン電極８と、これらソース電極７、ドレイン電極８
および上記ｎ型半導体層６上のチャネル領域を覆うＳｉ
Ｎx 膜からなる絶縁保護層９から構成されている。その
ソース電極７は、ゲート絶縁層３上に積層形成されたＩ
ＴＯからなる画素電極１０に接続されている。
【００３３】このＴＦＴの製造は、図５（ａ）に示すよ
うに、まずガラス絶縁基板１上にスパッタ法によりＭｏ
−Ｔａからなる金属膜を成膜し、この金属膜をフォトリ
ソグラフィ法によりエッチングして、ゲート線とともに
所定形状のゲート電極２に形成する。
うに、まずガラス絶縁基板１上にスパッタ法によりＭｏ
−Ｔａからなる金属膜を成膜し、この金属膜をフォトリ
ソグラフィ法によりエッチングして、ゲート線とともに
所定形状のゲート電極２に形成する。
【００３４】つぎに、上記ゲート電極２の形成されたガ
ラス絶縁基板１を３５０℃に加熱し、Ｓi Ｈ4 、Ｎ
Ｈ3 、Ｎ2 からなるゲート絶縁層形成用ガスを導入し、
後述するグロー放電によるプラズマＣＶＤ法により、図
５（ｂ）に示すように、膜厚０．３μm のＳi Ｎx 膜か
らなるゲート絶縁層３を成膜する。ついでこのゲート絶
縁層成膜時のグロー放電を維持しながら、導入ガスをゲ
ート絶縁層形成用ガスからＨ2 ガスに切換えてグロー放
電を継続させる。さらにＨ2 ガスとともにＳi Ｈ4ガス
を導入して、膜厚０．０５μm の半導体層を形成するた
めのａ−Ｓｉ膜４aを成膜する。
ラス絶縁基板１を３５０℃に加熱し、Ｓi Ｈ4 、Ｎ
Ｈ3 、Ｎ2 からなるゲート絶縁層形成用ガスを導入し、
後述するグロー放電によるプラズマＣＶＤ法により、図
５（ｂ）に示すように、膜厚０．３μm のＳi Ｎx 膜か
らなるゲート絶縁層３を成膜する。ついでこのゲート絶
縁層成膜時のグロー放電を維持しながら、導入ガスをゲ
ート絶縁層形成用ガスからＨ2 ガスに切換えてグロー放
電を継続させる。さらにＨ2 ガスとともにＳi Ｈ4ガス
を導入して、膜厚０．０５μm の半導体層を形成するた
めのａ−Ｓｉ膜４aを成膜する。
【００３５】つぎに、上記ａ−Ｓi 膜４a などの形成さ
れたガラス絶縁基板１を加熱し、ＰＨ3 、ＳｉＨ4 から
なるｎ型半導体層形成用ガスを導入して、後述するプラ
ズマＣＶＤ法により、上記ａ−Ｓｉ膜４a を覆うように
膜厚０．０５μm のｎ+ ａ−Ｓｉ膜を成膜する。そして
図５（ｃ）に示すように、フォトリソグラフィ法によ
り、このｎ+ ａ−Ｓｉ膜をエッチングして所定形状のｎ
型半導体層６を形成するとともに、その下層のａ−Ｓｉ
膜をエッチングして所定形状の半導体層４を形成する。
れたガラス絶縁基板１を加熱し、ＰＨ3 、ＳｉＨ4 から
なるｎ型半導体層形成用ガスを導入して、後述するプラ
ズマＣＶＤ法により、上記ａ−Ｓｉ膜４a を覆うように
膜厚０．０５μm のｎ+ ａ−Ｓｉ膜を成膜する。そして
図５（ｃ）に示すように、フォトリソグラフィ法によ
り、このｎ+ ａ−Ｓｉ膜をエッチングして所定形状のｎ
型半導体層６を形成するとともに、その下層のａ−Ｓｉ
膜をエッチングして所定形状の半導体層４を形成する。
【００３６】その後、上記ｎ型半導体層６の形成された
ガラス絶縁基板１上に、スパッタ法によりＩＴＯの透明
導電膜を成膜し、フォトリソグラフィ法によりエッチン
グして、図５（ｃ）に示すように、ゲート絶縁層３上の
所定位置に透明導電膜からなる所定形状の画素電極１０
を形成する。
ガラス絶縁基板１上に、スパッタ法によりＩＴＯの透明
導電膜を成膜し、フォトリソグラフィ法によりエッチン
グして、図５（ｃ）に示すように、ゲート絶縁層３上の
所定位置に透明導電膜からなる所定形状の画素電極１０
を形成する。
【００３７】さらにこの画素電極１０の形成されたガラ
ス絶縁基板１上に、スパッタ法により、ＣｒまたはＡｌ
からなる金属膜を成膜する。そしてフォトリソグラフィ
法により、ｎ型半導体層６と画素電極１０とを接続する
ソース電極７、およびｎ型半導体層６に接続されたドレ
イン電極８を信号線とともに一体に形成する。そして、
これらソース電極７およびドレイン電極８をマスクとし
て、フォトリソグラフィ法によりエッチングし、チャネ
ル領域の型半導体層６を除去する。その後、これらソー
ス電極７およびドレイン電極８の形成されたガラス絶縁
基板１上に、プラズマＣＶＤ法によりＳｉＮx 膜からな
る絶縁保護層を成膜することにより製造される（図４参
照）。
ス絶縁基板１上に、スパッタ法により、ＣｒまたはＡｌ
からなる金属膜を成膜する。そしてフォトリソグラフィ
法により、ｎ型半導体層６と画素電極１０とを接続する
ソース電極７、およびｎ型半導体層６に接続されたドレ
イン電極８を信号線とともに一体に形成する。そして、
これらソース電極７およびドレイン電極８をマスクとし
て、フォトリソグラフィ法によりエッチングし、チャネ
ル領域の型半導体層６を除去する。その後、これらソー
ス電極７およびドレイン電極８の形成されたガラス絶縁
基板１上に、プラズマＣＶＤ法によりＳｉＮx 膜からな
る絶縁保護層を成膜することにより製造される（図４参
照）。
【００３８】このＴＦＴにおいては、ゲート絶縁層を形
成するためのＳｉＮx 膜、半導体層を形成するための
ａ−Ｓｉ膜およびｎ型半導体層を形成するためのｎ+ ａ
−Ｓｉ膜の成膜は、まずゲート電極の形成されたガラス
絶縁基板１を、図３に示したプラズマＣＶＤ装置の反応
室１２の接地電極１４上に固定し、反応室１２内を排気
する。そして接地電極１４上に設けられた抵抗加熱ヒー
タ１８によりガラス絶縁基板１を３５０℃に加熱したの
ち、反応室１２内にゲート絶縁層形成用ガスとして、Ｓ
ｉＨ4 ガスを１０ｓｃｃｍ、ＮＨ3 ガスを６０ｓｃｃ
ｍ、Ｎ2 ガスを４００ｓｃｃｍの流量で導入して、反応
室１２内の成膜用ガス雰囲気の圧力を０．８Ｔｏｒｒに
する。そして高周波電極１３と接地電極１４との電極間
隔を３０mmに設定し、高周波電源１９から５０Ｗの電力
を供給して、電極間にグロー放電を発生させ、膜厚０．
３μm のＳｉＮx 膜からなるゲート絶縁層を成膜する。
成するためのＳｉＮx 膜、半導体層を形成するための
ａ−Ｓｉ膜およびｎ型半導体層を形成するためのｎ+ ａ
−Ｓｉ膜の成膜は、まずゲート電極の形成されたガラス
絶縁基板１を、図３に示したプラズマＣＶＤ装置の反応
室１２の接地電極１４上に固定し、反応室１２内を排気
する。そして接地電極１４上に設けられた抵抗加熱ヒー
タ１８によりガラス絶縁基板１を３５０℃に加熱したの
ち、反応室１２内にゲート絶縁層形成用ガスとして、Ｓ
ｉＨ4 ガスを１０ｓｃｃｍ、ＮＨ3 ガスを６０ｓｃｃ
ｍ、Ｎ2 ガスを４００ｓｃｃｍの流量で導入して、反応
室１２内の成膜用ガス雰囲気の圧力を０．８Ｔｏｒｒに
する。そして高周波電極１３と接地電極１４との電極間
隔を３０mmに設定し、高周波電源１９から５０Ｗの電力
を供給して、電極間にグロー放電を発生させ、膜厚０．
３μm のＳｉＮx 膜からなるゲート絶縁層を成膜する。
【００３９】ついで、ゲート絶縁層形成用ガスを停止す
ると同時に、Ｈ2 ガスを５００ｓｃｃｍの流量で導入し
て、反応室１２内のガス雰囲気の圧力を０．３Ｔｏｒｒ
にするとともに、電極間隔を３５mmに設定し、高周波電
源１９から３５Ｗの電力を供給して、電極１４に上記ゲ
ート絶縁層成膜時のグロー放電を停止することなく継続
させる。このとき成膜間の放電は５秒以上が適当であ
る。このようにＨ2 ガスを大量に導入して、反応室１２
内のガス雰囲気の圧力を０．３Ｔｏｒｒにすることによ
り、ゲート絶縁層成膜時の残留ガスの影響を取除くこと
ができる。また電極間隔を３５mmと大きく設定すること
により、放電を安定に維持することができる。
ると同時に、Ｈ2 ガスを５００ｓｃｃｍの流量で導入し
て、反応室１２内のガス雰囲気の圧力を０．３Ｔｏｒｒ
にするとともに、電極間隔を３５mmに設定し、高周波電
源１９から３５Ｗの電力を供給して、電極１４に上記ゲ
ート絶縁層成膜時のグロー放電を停止することなく継続
させる。このとき成膜間の放電は５秒以上が適当であ
る。このようにＨ2 ガスを大量に導入して、反応室１２
内のガス雰囲気の圧力を０．３Ｔｏｒｒにすることによ
り、ゲート絶縁層成膜時の残留ガスの影響を取除くこと
ができる。また電極間隔を３５mmと大きく設定すること
により、放電を安定に維持することができる。
【００４０】ついで、Ｈ2 ガスを５００ｓｃｃｍの流量
で導入して、反応室１２内のガス雰囲気の圧力を２Ｔｏ
ｒｒにするとともに、電極間隔を２８mmに設定し、高周
波電源１９から５０Ｗの電力を供給して、グロー放電を
継続させる。その後、ＳｉＨ4 ガスを３０ｓｃｃｍの流
量で導入し、電極間隔を２６mmに変更して、膜厚０．０
５μm のａ−Ｓｉ膜を成膜する。この場合、Ｈ2 プラズ
マの連続放電をおこなうことにより、ａ−Ｓｉ膜および
成膜までの放電を安定に保つことができる。
で導入して、反応室１２内のガス雰囲気の圧力を２Ｔｏ
ｒｒにするとともに、電極間隔を２８mmに設定し、高周
波電源１９から５０Ｗの電力を供給して、グロー放電を
継続させる。その後、ＳｉＨ4 ガスを３０ｓｃｃｍの流
量で導入し、電極間隔を２６mmに変更して、膜厚０．０
５μm のａ−Ｓｉ膜を成膜する。この場合、Ｈ2 プラズ
マの連続放電をおこなうことにより、ａ−Ｓｉ膜および
成膜までの放電を安定に保つことができる。
【００４１】ところで、このように高周波電極１３と接
地電極１４との間隔を連続的に変化（多段階的に変化）
させると、実施例１と同様に導入するガスの種類、反応
室内のガス雰囲気の圧力に応じて、プラズマ放電を停止
することなく安定に継続させることができ、ゲート絶縁
層３と半導体層４の界面近傍および半導体層４と半導体
保護層５の界面近傍の欠陥密度を低減することができ
る。
地電極１４との間隔を連続的に変化（多段階的に変化）
させると、実施例１と同様に導入するガスの種類、反応
室内のガス雰囲気の圧力に応じて、プラズマ放電を停止
することなく安定に継続させることができ、ゲート絶縁
層３と半導体層４の界面近傍および半導体層４と半導体
保護層５の界面近傍の欠陥密度を低減することができ
る。
【００４２】すなわち、高周波電極１３と接地電極１４
との間隔を連続的に変化（多段階的に変化）させること
により、導入するガスの種類、反応室内のガス雰囲気の
圧力に応じて、たとえば反応室内のガス雰囲気の圧力が
高いときは電極間隔を狭くし、低いときは広くして、プ
ロセス条件を制御することにより、ゲート絶縁層３のＳ
ｉＮx 膜、半導体層４のａ−Ｓｉ膜４a を最適な条件で
成膜して、ゲート絶縁層３と半導体層４の界面近傍の欠
陥密度を少なくすることができる。
との間隔を連続的に変化（多段階的に変化）させること
により、導入するガスの種類、反応室内のガス雰囲気の
圧力に応じて、たとえば反応室内のガス雰囲気の圧力が
高いときは電極間隔を狭くし、低いときは広くして、プ
ロセス条件を制御することにより、ゲート絶縁層３のＳ
ｉＮx 膜、半導体層４のａ−Ｓｉ膜４a を最適な条件で
成膜して、ゲート絶縁層３と半導体層４の界面近傍の欠
陥密度を少なくすることができる。
【００４３】それにより、上記方法により製造されたＴ
ＦＴを有する液晶表示基板を用いて、通常の工程により
アクティブマトリックス型液晶表示装置を組立てて動作
させたところ、良好なスイッチング特性を有するＴＦＴ
にすることができた。
ＦＴを有する液晶表示基板を用いて、通常の工程により
アクティブマトリックス型液晶表示装置を組立てて動作
させたところ、良好なスイッチング特性を有するＴＦＴ
にすることができた。
【００４４】このように連続放電は、ゲート絶縁層３か
ら半導体層４までの放電を連続させる手段である。しか
しこの放電が長すぎると、Ｈ2 プラズマによる化学的作
用により、ゲート絶縁層３の表面および半導体層４の表
面が変質してしまい、場合によっては、膜ふくれや膜剥
がれなどの弊害が生ずる。したがって放電は、安定かつ
表面への影響を無視できる時間として、３〜２０秒とす
ることが望ましい。
ら半導体層４までの放電を連続させる手段である。しか
しこの放電が長すぎると、Ｈ2 プラズマによる化学的作
用により、ゲート絶縁層３の表面および半導体層４の表
面が変質してしまい、場合によっては、膜ふくれや膜剥
がれなどの弊害が生ずる。したがって放電は、安定かつ
表面への影響を無視できる時間として、３〜２０秒とす
ることが望ましい。
【００４５】実施例３．図６に実施例３に係る正スタガ
ード構造のＴＦＴを示す。このＴＦＴは、ガラス（たと
えばコーニング社製７０５９）からなる絶縁基板１を３
５０℃に加熱して、ＳｉＨ4 、亜酸化窒素（Ｎ2 Ｏ）か
らなるガスを導入し、グロー放電によるプラズマＣＶＤ
法により、膜厚０．５μm のＳｉＯ2 からなるアンダー
コート膜２１を成膜する。
ード構造のＴＦＴを示す。このＴＦＴは、ガラス（たと
えばコーニング社製７０５９）からなる絶縁基板１を３
５０℃に加熱して、ＳｉＨ4 、亜酸化窒素（Ｎ2 Ｏ）か
らなるガスを導入し、グロー放電によるプラズマＣＶＤ
法により、膜厚０．５μm のＳｉＯ2 からなるアンダー
コート膜２１を成膜する。
【００４６】つぎに画素電極１０を形成するための膜厚
０．１μm のＩＴＯ膜、およびＭｏ−Ｗからなる金属膜
をスパッタ法により成膜し、フォトリソグラフィ法によ
りエッチングして、所定形状のソース電極７およびドレ
イン電極８を形成する。
０．１μm のＩＴＯ膜、およびＭｏ−Ｗからなる金属膜
をスパッタ法により成膜し、フォトリソグラフィ法によ
りエッチングして、所定形状のソース電極７およびドレ
イン電極８を形成する。
【００４７】つぎに上記絶縁基板１を３５０℃に加熱し
て、ＳｉＨ4 、Ｈ2 からなる半導体層形成用ガスを導入
し、プラズマＣＶＤ法により膜厚０．１μm のａ−Ｓｉ
膜２２を成膜する。成膜後、ａ−Ｓｉ膜２２成膜時のグ
ロー放電を維持しながら、ＳｉＨ4 ガスの導入を停止
し、導入ガスをａ−Ｓｉ膜成膜用ガスからＨ2 またはＨ
ｅまたはＮ2 ガスに切換えて放電を持続させ、再度Ｓｉ
Ｈ4 ガスを導入し、膜厚０．０２μm のＳｉＮx 膜から
なるゲート絶縁層３を形成する。その後、ＳｉＨ4 ガス
の導入を停止し、Ｎ2 ガスによる放電を持続させなが
ら、ＳｉＨ4 ，Ｎ2Ｏガスを導入して、膜厚０．０２μm
のＳｉＯＮ膜を成膜する。そしてＳｉＨ4，Ｎ2 Ｏガス
を導入を停止し、Ｎ2 ガスのみによる放電を持続させな
がら、ＳｉＨ4 ，ＮＨ3 ガイを導入して、膜厚０．４μ
m のＳｉＮx 膜を形成する。
て、ＳｉＨ4 、Ｈ2 からなる半導体層形成用ガスを導入
し、プラズマＣＶＤ法により膜厚０．１μm のａ−Ｓｉ
膜２２を成膜する。成膜後、ａ−Ｓｉ膜２２成膜時のグ
ロー放電を維持しながら、ＳｉＨ4 ガスの導入を停止
し、導入ガスをａ−Ｓｉ膜成膜用ガスからＨ2 またはＨ
ｅまたはＮ2 ガスに切換えて放電を持続させ、再度Ｓｉ
Ｈ4 ガスを導入し、膜厚０．０２μm のＳｉＮx 膜から
なるゲート絶縁層３を形成する。その後、ＳｉＨ4 ガス
の導入を停止し、Ｎ2 ガスによる放電を持続させなが
ら、ＳｉＨ4 ，Ｎ2Ｏガスを導入して、膜厚０．０２μm
のＳｉＯＮ膜を成膜する。そしてＳｉＨ4，Ｎ2 Ｏガス
を導入を停止し、Ｎ2 ガスのみによる放電を持続させな
がら、ＳｉＨ4 ，ＮＨ3 ガイを導入して、膜厚０．４μ
m のＳｉＮx 膜を形成する。
【００４８】つぎに上記絶縁基板１上にスパッタ法によ
り、膜厚０．３μm のアルミニウム（Ａｌ）および０．
２μm のＭｏ膜からなる金属膜を成膜し、この金属膜と
ゲート絶縁層３をフォトリソグラフィ法によりケミカル
ドライエッチングして、ゲート線とともに、所定形状の
ゲート電極２を形成し、ゲート電極２のない部分にａ−
Ｓｉ／ＳｉＮx ／ＳｉＯＮ構造部分を露出させる。この
とき、弗素系ガスを用いて、上層のＳｉＮx 膜のみをエ
ッチングし、ＳｉＯＮ膜が露出するようにした。このよ
うにａ−Ｓｉ／ＳｉＮx ／ＳｉＯＮ構造を残すことによ
り、レーザアニールが容易となる。
り、膜厚０．３μm のアルミニウム（Ａｌ）および０．
２μm のＭｏ膜からなる金属膜を成膜し、この金属膜と
ゲート絶縁層３をフォトリソグラフィ法によりケミカル
ドライエッチングして、ゲート線とともに、所定形状の
ゲート電極２を形成し、ゲート電極２のない部分にａ−
Ｓｉ／ＳｉＮx ／ＳｉＯＮ構造部分を露出させる。この
とき、弗素系ガスを用いて、上層のＳｉＮx 膜のみをエ
ッチングし、ＳｉＯＮ膜が露出するようにした。このよ
うにａ−Ｓｉ／ＳｉＮx ／ＳｉＯＮ構造を残すことによ
り、レーザアニールが容易となる。
【００４９】さらに上記ゲート電極２をマスクとして、
ａ−Ｓｉ膜にＰイオンをドーピングする。このイオンド
ーピングは、Ｈ2 で５％に希釈したＰＨ3 ガスをプラズ
マで分解し、発生したイオン種を質量分離をおこなうこ
となく、一括して電界で加速し、ａ−Ｓｉ膜中に打込む
ことによりおこなわれる。このときのドープ量は、３×
１０15cm-2で、加速電圧を６０ kＶとした。
ａ−Ｓｉ膜にＰイオンをドーピングする。このイオンド
ーピングは、Ｈ2 で５％に希釈したＰＨ3 ガスをプラズ
マで分解し、発生したイオン種を質量分離をおこなうこ
となく、一括して電界で加速し、ａ−Ｓｉ膜中に打込む
ことによりおこなわれる。このときのドープ量は、３×
１０15cm-2で、加速電圧を６０ kＶとした。
【００５０】つぎに上記絶縁基板１の上部から波長３０
８nm、エネルギ密度７０ mＪのＸｅＣｌエキシマレーザ
を照射する。この照射レーザとしては、そのほかＡｒ
Ｆ、ＫｒＦ、ＸｅＦなどのエキシマレーザ、およびＹＡ
Ｇレーザ、Ａｒレーザなども用いることができる。この
場合、ゲート電極２がマスクとなり、Ｐイオンのドーピ
ングされた部分のａ−Ｓｉ膜のみが結晶化する。このよ
うにして低抵抗のＮ型多結晶シリコン膜が形成される。
そしてこのＮ型多結晶シリコン膜をフォトリソグラフィ
法によりエッチングして、ソース領域２３、ドレイン領
域２４を形成する。
８nm、エネルギ密度７０ mＪのＸｅＣｌエキシマレーザ
を照射する。この照射レーザとしては、そのほかＡｒ
Ｆ、ＫｒＦ、ＸｅＦなどのエキシマレーザ、およびＹＡ
Ｇレーザ、Ａｒレーザなども用いることができる。この
場合、ゲート電極２がマスクとなり、Ｐイオンのドーピ
ングされた部分のａ−Ｓｉ膜のみが結晶化する。このよ
うにして低抵抗のＮ型多結晶シリコン膜が形成される。
そしてこのＮ型多結晶シリコン膜をフォトリソグラフィ
法によりエッチングして、ソース領域２３、ドレイン領
域２４を形成する。
【００５１】その後、上記絶縁基板１上にプラズマＣＶ
Ｄ法によりＳｉＮx 膜からなる絶縁保護層９を成膜し、
フォトリソグラフィ法によりエッングして、周辺電極お
よび画素電極１０上の絶縁保護層を除去する。さらに画
素電極１０上のＭｏ−Ｗからなる金属膜を除去する。
Ｄ法によりＳｉＮx 膜からなる絶縁保護層９を成膜し、
フォトリソグラフィ法によりエッングして、周辺電極お
よび画素電極１０上の絶縁保護層を除去する。さらに画
素電極１０上のＭｏ−Ｗからなる金属膜を除去する。
【００５２】このように製造されるＴＦＴを有する液晶
表示基板を用いて、既知の方法によりアクティブマトリ
ックス液晶表示装置を組立てところ、良好なスイッチン
グ特性をもつ液晶表示装置とすることができた。
表示基板を用いて、既知の方法によりアクティブマトリ
ックス液晶表示装置を組立てところ、良好なスイッチン
グ特性をもつ液晶表示装置とすることができた。
【００５３】実施例４．前述したＴＦＴをスイッチ素子
として用いた液晶表示装置（ＬＣＤ）の構成を図７に示
す。この液晶表示装置は、能動素子基板２６とこの能動
素子基板２６と所定間隔離れて対向する対向基板２７
と、これら基板２６，２７間に充填された液晶２８とか
ら構成されている。
として用いた液晶表示装置（ＬＣＤ）の構成を図７に示
す。この液晶表示装置は、能動素子基板２６とこの能動
素子基板２６と所定間隔離れて対向する対向基板２７
と、これら基板２６，２７間に充填された液晶２８とか
ら構成されている。
【００５４】その能動素子基板２６は、ガラスからなる
透明絶縁基板１の対向基板２７と対向する主面に、図１
に示したゲート電極２、ゲート絶縁層３、半導体層４、
半導体保護層５、ｎ型半導体層６、ソース電極７、ドレ
イン電極８および絶縁保護層９からなるＴＦＴ３０、お
よび画素電極１０などが形成されている。さらにこれら
ＴＦＴ３０や画素電極１０上に、たとえば低温キュア型
のポリイミド樹脂からなる配向膜３１が設けられてい
る。また透明絶縁基板１の外側の主面（反対側の主面）
に偏光板３２が被着している。一方、対向基板２７は、
ガラスからなる透明絶縁基板３３の能動素子基板２６と
対向する主面にＩＴＯからなる共通電極３４が形成さ
れ、この共通電極３４上に、能動素子基板２６と同様に
たとえば低温キュア型のポリイミド樹脂からなる配向膜
３５が設けられている。さらにこの対向基板２７にも、
透明絶縁基板３３の外側の主面（反対側の主面）に偏光
板３６が被着している。その各基板２６，２７の配向膜
３１、３５は、それぞれ布などにより所定の方向にこす
ることにより、配向軸が互いにほぼ９０°をなすラビン
グ処理がほどこされている。
透明絶縁基板１の対向基板２７と対向する主面に、図１
に示したゲート電極２、ゲート絶縁層３、半導体層４、
半導体保護層５、ｎ型半導体層６、ソース電極７、ドレ
イン電極８および絶縁保護層９からなるＴＦＴ３０、お
よび画素電極１０などが形成されている。さらにこれら
ＴＦＴ３０や画素電極１０上に、たとえば低温キュア型
のポリイミド樹脂からなる配向膜３１が設けられてい
る。また透明絶縁基板１の外側の主面（反対側の主面）
に偏光板３２が被着している。一方、対向基板２７は、
ガラスからなる透明絶縁基板３３の能動素子基板２６と
対向する主面にＩＴＯからなる共通電極３４が形成さ
れ、この共通電極３４上に、能動素子基板２６と同様に
たとえば低温キュア型のポリイミド樹脂からなる配向膜
３５が設けられている。さらにこの対向基板２７にも、
透明絶縁基板３３の外側の主面（反対側の主面）に偏光
板３６が被着している。その各基板２６，２７の配向膜
３１、３５は、それぞれ布などにより所定の方向にこす
ることにより、配向軸が互いにほぼ９０°をなすラビン
グ処理がほどこされている。
【００５５】なお、上記各基板２６，２７の配向膜３
１、３５のラビングの方向は、良視角方向が正面方向を
向くように設定される。なおまたこの液晶表示素子は、
能動素子基板２６および対向基板２７のいずれか一方の
基板２６，２７の主面の外側にから照明がおこなわれ
る。
１、３５のラビングの方向は、良視角方向が正面方向を
向くように設定される。なおまたこの液晶表示素子は、
能動素子基板２６および対向基板２７のいずれか一方の
基板２６，２７の主面の外側にから照明がおこなわれ
る。
【００５６】このように構成することにより、ＴＦＴ特
性、安定性、絶縁性などがすぐれた液晶表示素子を良好
な歩留り製造することができる。
性、安定性、絶縁性などがすぐれた液晶表示素子を良好
な歩留り製造することができる。
【００５７】
【発明の効果】上述のように、本発明によれば、ゲート
絶縁層と半導体層との界面近傍または半導体層と半導体
保護層との界面近傍の欠陥密度を低減でき、さらに膜ふ
くれや膜剥がれも防止でき、従来のＴＦＴよりも良好な
特性を有するＴＦＴとすることができる。
絶縁層と半導体層との界面近傍または半導体層と半導体
保護層との界面近傍の欠陥密度を低減でき、さらに膜ふ
くれや膜剥がれも防止でき、従来のＴＦＴよりも良好な
特性を有するＴＦＴとすることができる。
【００５８】またこの方法により製造されたＴＦＴを液
晶表示装置に適用して信頼性の高い液晶表示装置を構成
することができる。
晶表示装置に適用して信頼性の高い液晶表示装置を構成
することができる。
【図１】本発明の実施例１に係る薄膜トランジスタの構
成を示す図である。
成を示す図である。
【図２】図２（ａ）ないし（ｅ）はそれぞれその製造方
法を説明するための図である。
法を説明するための図である。
【図３】上記薄膜トランジスタの製造に用いられるプラ
ズマＣＶＤ装置の要部構成を示す図である。
ズマＣＶＤ装置の要部構成を示す図である。
【図４】本発明の実施例２に係る薄膜トランジスタの構
成を示す図である。
成を示す図である。
【図５】図５（ａ）ないし（ｄ）はそれぞれその製造方
法を説明するための図である。
法を説明するための図である。
【図６】本発明の実施例３に係る薄膜トランジスタの構
成を示す図である。
成を示す図である。
【図７】実施例１に係る薄膜トランジスタを用いた液晶
表示装置の構造を示す図である。
表示装置の構造を示す図である。
１…ガラス絶縁基板
２…ゲート電極
３…ゲート絶縁層
４…半導体層
５…半導体保護層
６…ｎ型半導体層
７…ソース電極
８…ドレイン電極
９…絶縁保護層
１０…画素電極
１２…反応室
１３…高周波電極
１４…接地電極
１６…真空排気装置
１７…ガス導入装置
２６…能動素子基板
２７…対向基板２２
２８…液晶
３０…ＴＦＴ
３１…配向膜
３２…偏光板
３３…ガラス絶縁基板
３４…共通電極
３５…配向膜
３６…偏光板
フロントページの続き
(56)参考文献 特開 平４−49620（ＪＰ，Ａ)
特開 平４−318921（ＪＰ，Ａ)
特開 平７−297404（ＪＰ，Ａ)
特開 平５−335335（ＪＰ，Ａ)
特開 昭63−306668（ＪＰ，Ａ)
特開 平２−49470（ＪＰ，Ａ)
特開 昭56−135968（ＪＰ，Ａ)
特開 平７−235506（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 21/205
Claims (17)
- 【請求項１】 少なくともゲート絶縁層およびこのゲー
ト絶縁層上に積層成膜された半導体層を有する薄膜トラ
ンジスタの上記ゲート絶縁層および半導体層をプラズマ
ＣＶＤ法により積層成膜する薄膜トランジスタの製造方
法において、 上記ゲート絶縁層上に上記半導体層を積層成膜する際
に、上記ゲート絶縁層を成膜したのちプラズマ放電を維
持したまま放電電極の間隔を変化させ、その後上記半導
体層を成膜することを特徴とする薄膜トランジスタの製
造方法。 - 【請求項２】 請求項１記載の薄膜トランジスタの製造
方法において、ゲート絶縁層上に半導体層を積層成膜す
る際に、上記ゲート絶縁層を成膜したのちＨ2ガスのプ
ラズマ放電を維持したまま放電電極の間隔を変化させ、
その後上記半導体層を成膜することを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項３】 請求項１記載の薄膜トランジスタの製造
方法において、ゲート絶縁層上に半導体層を積層成膜す
る際に、上記ゲート絶縁層を成膜したのち非成膜ガスを
主成分としたプラズマ放電を維持したまま放電電極の間
隔を変化させ、その後上記半導体層を成膜することを特
徴とする薄膜トランジスタの製造方法。 - 【請求項４】 請求項１記載の薄膜トランジスタの製造
方法において、ゲート絶縁層上に半導体層を積層成膜す
る際に、上記ゲート絶縁層を成膜したのちＨ2，Ｈｅ，
Ａｒ，Ｎ2 ，ＮＨ3 ガスのうち少なくとも１種類のガス
を主成分としたプラズマ放電を維持したまま放電電極の
間隔を変化させ、その後上記半導体層を成膜することを
特徴とする薄膜トランジスタの製造方法。 - 【請求項５】 請求項１記載の薄膜トランジスタの製造
方法において、ゲート絶縁層上に半導体層を積層成膜す
る際に、上記ゲート絶縁層を成膜したのち上記ゲート絶
縁層成膜時の圧力よりも低圧の放電期間を設けかつプラ
ズマ放電を維持したまま放電電極の間隔を変化させ、そ
の後上記半導体層を成膜することを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項６】 少なくとも半導体層およびこの半導体層
上に積層成膜された半導体保護層を有する薄膜トランジ
スタの上記半導体層および半導体保護層をプラズマＣＶ
Ｄ法により積層成膜する薄膜トランジスタの製造方法に
おいて、 上記半導体層上に上記半導体保護層を積層成膜する際
に、上記半導体層を成膜したのちプラズマ放電を維持し
たまま放電電極の間隔を変化させ、その後上記半導体保
護層を成膜することを特徴とする薄膜トランジスタの製
造方法。 - 【請求項７】 請求項６記載の薄膜トランジスタの製造
方法において、半導体層上に半導体保護層を積層成膜す
る際に、上記半導体層を成膜したのちＨ2 ガスのプラズ
マ放電を維持したまま放電電極の間隔を変化させ、その
後上記半導体保護層を成膜することを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項８】 請求項６記載の薄膜トランジスタの製造
方法において、半導体層上に半導体保護層を積層成膜す
る際に、上記半導体層を成膜したのち非成膜ガスを主成
分としたプラズマ放電を維持したまま放電電極の間隔を
変化させ、その後上記半導体保護層を成膜することを特
徴とする薄膜トランジスタの製造方法。 - 【請求項９】 請求項６記載の薄膜トランジスタの製造
方法において、半導体層上に半導体保護層を積層成膜す
る際に、上記半導体層を成膜したのちＨ2 ，Ｈｅ，Ａ
ｒ，Ｎ2 ，ＮＨ3 ガスのうち少なくとも１種類のガスを
主成分としたプラズマ放電を維持したまま放電電極の間
隔を変化させ、その後上記半導体保護層を成膜すること
を特徴とする薄膜トランジスタの製造方法。 - 【請求項１０】 請求項６記載の薄膜トランジスタの製
造方法において、半導体層上に半導体保護層を積層成膜
する際に、上記半導体層を成膜したのち上記半導体層成
膜時の圧力よりも低圧の放電期間を設けかつプラズマ放
電を維持したまま放電電極の間隔を変化させ、その後上
記半導体保護層を成膜することを特徴とする薄膜トラン
ジスタの製造方法。 - 【請求項１１】 少なくとも半導体層およびこの半導体
層上に積層成膜されたゲート絶縁層を有する薄膜トラン
ジスタの上記半導体層およびゲート絶縁層をプラズマＣ
ＶＤ法により積層成膜する薄膜トランジスタの製造方法
において、 上記半導体層上に上記ゲート絶縁層を積層成膜する際
に、上記半導体層を成膜したのちプラズマ放電を維持し
たまま放電電極の間隔を変化させ、その後上記ゲート絶
縁層を成膜することを特徴とする薄膜トランジスタの製
造方法。 - 【請求項１２】 請求項１１記載の薄膜トランジスタの
製造方法において、半導体層上にゲート絶縁層を積層成
膜する際に、上記半導体層を成膜したのちＨ2ガスのプ
ラズマ放電を維持したまま放電電極の間隔を変化させ、
その後上記ゲート絶縁層を成膜することを特徴とする薄
膜トランジスタの製造方法。 - 【請求項１３】 請求項１１記載の薄膜トランジスタの
製造方法において、半導体層上にゲート絶縁層を積層成
膜する際に、上記半導体層を成膜したのち非成膜ガスを
主成分としたプラズマ放電を維持したまま放電電極の間
隔を変化させ、その後上記ゲート絶縁層を成膜すること
を特徴とする薄膜トランジスタの製造方法。 - 【請求項１４】 請求項１１記載の薄膜トランジスタの
製造方法において、半導体層上にゲート絶縁層を積層成
膜する際に、上記半導体層を成膜したのちＨ2，Ｈｅ，
Ａｒ，Ｎ2 ，ＮＨ3 ガスのうち少なくとも１種類のガス
を主成分としたプラズマ放電を維持したまま放電電極の
間隔を変化させ、その後上記ゲート絶縁層を成膜するこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項１５】 請求項１１記載の薄膜トランジスタの
製造方法において、半導体層上にゲート絶縁層を積層成
膜する際に、上記半導体層を成膜したのち上記半導体層
成膜時の圧力よりも低圧の放電期間を設けかつプラズマ
放電を維持したまま放電電極の間隔を変化させ、その後
上記ゲート絶縁層を成膜することを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項１６】 請求項１ないし請求項１５のいずれか
に記載の薄膜トランジスタの製造方法により製作された
ことを特徴とする薄膜トランジスタ。 - 【請求項１７】 請求項１６記載の薄膜トランジスタを
スイッチ素子として用いたことを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07640395A JP3452679B2 (ja) | 1994-04-26 | 1995-03-31 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8706894 | 1994-04-26 | ||
| JP6-87068 | 1994-04-26 | ||
| JP07640395A JP3452679B2 (ja) | 1994-04-26 | 1995-03-31 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818063A JPH0818063A (ja) | 1996-01-19 |
| JP3452679B2 true JP3452679B2 (ja) | 2003-09-29 |
Family
ID=26417548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07640395A Expired - Fee Related JP3452679B2 (ja) | 1994-04-26 | 1995-03-31 | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3452679B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2002083773A (ja) * | 2000-09-06 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4500538B2 (ja) * | 2003-12-26 | 2010-07-14 | 三井造船株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5568390B2 (ja) * | 2010-07-02 | 2014-08-06 | 株式会社半導体エネルギー研究所 | 成膜方法及びトランジスタの作製方法 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017078864A (ja) * | 2016-11-30 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1995
- 1995-03-31 JP JP07640395A patent/JP3452679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818063A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0156060B1 (ko) | 박막 트랜지스터의 제조방법, 박막 트랜지스터 및 액정표시장치 | |
| US5808315A (en) | Thin film transistor having transparent conductive film | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| JPH0688973A (ja) | 透明導電膜およびそれを用いた半導体装置ならびにその作製方法 | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| JPH09197435A (ja) | 液晶表示装置、及びその製造方法 | |
| US6858512B2 (en) | Semiconductor device and method of producing the same | |
| US6717178B2 (en) | Semiconductor devices fabricated using sputtered silicon targets | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JPH0855804A (ja) | 半導体薄膜の製造方法 | |
| JP3055782B2 (ja) | 薄膜トランジスタの製造方 | |
| TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JP2000349292A (ja) | 薄膜トランジスタ | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH07297404A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0334465A (ja) | 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置 | |
| JP3283919B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000147535A (ja) | 透明導電膜 | |
| JPH07273336A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |