JP2998706B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2998706B2 JP2998706B2 JP17843497A JP17843497A JP2998706B2 JP 2998706 B2 JP2998706 B2 JP 2998706B2 JP 17843497 A JP17843497 A JP 17843497A JP 17843497 A JP17843497 A JP 17843497A JP 2998706 B2 JP2998706 B2 JP 2998706B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- source
- plasma treatment
- drain electrodes
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
製造方法に関し、特に順スタガ型薄膜トランジスタ素子
を有する液晶表示装置の製造方法に関する。
デバイスとして使われる薄膜トランジスタ素子の研究開
発が盛んに行われている。中でもTFTとしてチャンネ
ル層に対してゲートを上層に、ソース・ドレインを下層
に配置した順スタガ型は構造が簡単であり、フォトリソ
グラフィ工程が少なく製造コストが低いという利点があ
る。
よって説明していくと、絶縁性基板1上に全面に形成さ
れた透明絶縁膜3上にITO膜(Indium Tin
Oxide:インジウム・スズ酸化物)によりソース
電極4とドレイン電極5がそれぞれの端縁が間隔をおい
て平行に対向するよう形成したのち、基板面の全面にP
H3 プラズマ処理を施し、表面上にP(リン)を拡散さ
せ、ドープした表面層を形成する。
シリコン酸化膜3を覆い、ソース及びドレイン電極4,
5の上の両端縁間に渡って延び、かつそれぞれの端縁部
と重なるようにアモルファスシリコン(a−Si)7を
形成した後、基板面に全面にシリコン窒化膜またはシリ
コン酸化膜からなるゲート絶縁膜8を形成する。
ミ)またはAl(アルミ)合金から成るゲート電極9を
形成する。
好なオーミックコンタクトをとるためのオーミック層の
形成方法が重要であり、良好なオーミック層の形成方法
として、特開平8−78699号公報ではゲート電極9
をマスクとして、エキシマレーザー光を基板面に短時間
直角に照射する方法が提案されている。これによりレー
ザー光が照射された領域のアモルファスシリコン7は溶
融し、下側のソースおよびドレイン電極4,5及び透明
絶縁膜3との界面から不純物としてPを取り込み、その
後レーザー光の照射が停止されると、Siは温度が下が
って多結晶化されて導電性の高いn+ 型poly−Si
のソース領域及びドレイン領域が形成される。ゲート電
極9の陰になる領域の半導体層はアモルファスシリコン
のままであり、チャネル領域として作用する。
は透明電極形成後の基板の後処理として、H2 プラズマ
により透明電極上の不純物を除去し、アモルファスシリ
コン層への不純物の混入を防ぐ提案がされている。
4−215474号公報ではH2 プラズマでITO膜を
還元することによって、Alとのコンタクト面でAl中
に拡散していく酸素を抑制しコンタクト性を改善するな
どの提案もある。
タガ型トランジスタでは、ITO膜から成るソースおよ
びドレイン電極上にPH3 処理によって付着させたP
(リン)をその上に形成されるアモルファスシリコン層
の成膜時にアモルファスシリコン中に拡散させることに
よってn+ アモルファスシリコン層を形成するため、I
TO膜に付着するP濃度によってオーミック性が左右さ
れ、トランジスタ特性に大きな影響を与える。
面状態によって大きく異なるため、ITO膜の成膜後、
フォトリソグラフィ工程を経たITO膜表面では、表面
の過剰な酸素によりPの表面拡散が阻害され、オーミッ
ク層形成のための十分あるいは均一なPの付着が得られ
ない。
性は逆スタガ型トランジスターに比べて、ON特性が悪
いという課題を有している。
シマレーザー光を用いてn+ 型poly−Siを形成す
る方法では、ガラス基板の大型化に伴い、均一に大面積
をpoly化するのは技術的に困難である。
H2 プラズマ処理により透明電極上の不純物を除去し、
アモルファスシリコン中への不純物の混入を防ぐ方法で
はPH3 プラズマ処理でのPの表面拡散と関連性がな
く、また、過剰な酸素の除去を目的としていない。
2 プラスマ処理によりITO膜を還元し、Al中に拡散
していく酸素を抑制して、AlとITOとのコンタクト
性を改善する提案では、表面の過剰な酸素の除去ではな
くITO膜の還元を目的としており、また、PH3 プラ
ズマ処理のPの表面拡散との関連性がない。
ーミックコンタクトをとる順スタガ型TFTにおいて、
良好なトランジスタ特性の得られる液晶表示装置の製造
方法を提供することである。
製造方法は、絶縁性基板上の遮光膜を覆うように全面に
透明絶縁膜を形成し、その上に、ITO(Indium
Tin Oxide)膜から成るソース及びドレイン
電極を形成し、前記ソース及びドレイン電極が形成され
た前記基板の全面にPH3 プラズマ処理を施して、表面
上にP(リン)が拡散された表面層を形成し、前記ソー
ス及びドレイン電極の少なくとも一部を覆うように前記
透明絶縁膜上に順にアモルファスシリコン、ゲート絶縁
膜、ゲート電極を形成する順スタガ型薄膜トランジスタ
−素子を有する液晶表示装置の製造方法において、前記
PH3 プラズマ処理を施す前にソース・ドレイン電極を
H2 プラズマ処理することを特徴とする。ここで、H2
プラズマ処理する時間が30sec以内であることであ
ることが好ましい。また、H2 プラズマ処理する時間が
30sec以内であり、かつ5sec以上であることが
さらに好ましい。更に、前記H2 プラズマ処理後、真空
を破らないで同一真空装置内で続いて前記PH3 プラズ
マ処理を行うことが好ましい。
を30sec以内のH2 プラズマ処理によって、表面の
過剰な酸素を除去する。この場合、バックチャネル界面
となるソースおよびドレイン電極間の絶縁膜表面へのダ
メージや酸素との反応性の点から、ITO膜表面の後処
理はH2 プラズマで行う必要がある。これによって、H
2 プラズマ処理の後、連続して行われるPH3 プラズマ
処理において、ITO膜上を表面拡散するP(リン)原
子をトラップする酸素が減少し、その結果、ITO膜表
面上に付着するP濃度を増加させることができる。
の均一な処理を考慮すると、5sec以上の処理が必要
となる。また、装置性能面から考えても、rf高周波の
マッチング(rf高周波の整合回路)調整に時間を要す
るため、この点からも5sec以上の処理が必要とな
る。
処理の後のアモルファスシリコン成膜時に形成されるn
+ アモルファスシリコン層のオーミック性が向上し、良
好なトランジスタ特性を得ることができる。
の形態について詳細に説明する。
ソース・ドレイン電極4、5表面がH2 プラズマにより
処理され、同一真空内でPH3 プラズマ処理が連続して
行われることである。図1において、絶縁性基板1の上
の遮光膜2は、金属で形成される。材料としては、Al
(アルミ)、Mo、Crやそれらを主体とした合金が望
ましい。次にそれらを覆うように形成される透明絶縁膜
3はシリコン酸化膜などが用いられる。ソース・ドレイ
ン電極4、5はITO(Indium TinOxid
e)膜で形成される。ここで、ソース電極4およびドレ
イン電極5の表面をH2 プラズマで処理した後、PH3
プラズマ処理し選択的にP(リン)を付着させる。
るアモルファスシリコン7及びゲート絶縁膜8は、ソー
ス・ドレイン電極4、5と重なるようにパターニングさ
れ、ゲート絶縁膜の材料はシリコン窒化膜などが用いら
れる。更に、それらを覆うように保護膜が全面に形成さ
れ、所定の位置にコンタクトホールが開けられた後、ゲ
ート電極9が形成されている。保護膜はシリコン窒化膜
やシリコン酸化膜で形成され、ゲート電極の材料は、A
l,Mo,Crなどが用いられる。
の形態の製造方法を工程順に示した断面図であり、図2
(G)はそれによって形成されるTFTの平面図であ
る。この図2(G)において、TFTがドレイン電極
5、ソース電極4、ゲート電極9に接続されている状態
を示している。
なる絶縁性基板1上に、Al(アルミ)により遮光膜2
を形成し、それを覆うように全面にシリコン酸化膜から
なる透明絶縁膜3を成膜する。この場合、透明絶縁膜3
の成膜方法は、PCVD法やAPCVD法などが用いら
れ、膜厚は200〜400nm成膜される。
にITO膜をPVD法で成膜し、ポジ型感光性レジスト
塗布後、露光、現像を行った上、Wet Etchin
gによりソース・ドレイン電極4、5および表示電極1
0(図2(G))のパターンにエッチングし、ポジ型感
光性レジストを剥離する。
ソース・ドレイン電極4、5形成後、H2 プラズマ処理
を行う。
いて以下の条件で行った。
50Pa、 RFパワー:50W、温度:250℃、
処理時間:15sec このとき、処理時間は15secで行ったが、処理時間
が30secを越えないことが重要である。処理時間が
30secを越えるとソース・ドレイン電極4、5およ
び表示電極10となるITO膜が還元されるために白濁
し、表示電極の透過率が急激に低下してしまう。したが
って、H2 プラズマの処理時間は30sec以内で行
い、表面に付着した過剰な酸素のみ除去する。一方、基
板内の均一処理やrf整合時間を考慮するとこのH2 プ
ラズマの処理時間は5sec以上であることが実用的で
ある。
D装置にてPH3 プラズマ処理を行い、アモルファスシ
リコン(a−Si)7、第1ゲート絶縁膜8aとしてシ
リコン窒化膜を積層するが、これらはH2 プラズマ処理
を行った後のITO膜表面状態を保ったままPH3 処理
をする必要があるため、真空を破らず同一のPCVD装
置内で行われる。
スシリコン6はアモルファスシリコン7の成膜時にIT
O膜に付着したP(リン)の拡散によって形成される。
その後、第1ゲート絶縁膜8a、アモルファスシリコン
7をソース電極4及びドレイン電極5の上に両端縁間に
渡って延び、かつそれぞれの端縁部と重なるようにパタ
ーニングする。この時、各々の膜厚は、アモルファスシ
リコン30〜100nm、第1ゲート絶縁膜50〜10
0nm程度で良い。。
ーンを覆う様に基板全面に第2ゲート絶縁膜8bとして
シリコン窒化膜を200〜400nm成膜した後、コン
タクトホールを開け、Al(アルミ)によりゲート電極
9を形成すると、TFTが完成する。この状態の平面図
が図2(G)である。
ガ型TFTのトランジスタ特性を図3(A)に示す。こ
こで、横軸はゲート電圧Vg(V:ボルト)、縦軸はド
レイン電流Id(A:アンペア)を表す。H2 プラズマ
処理を10sec行ったトランジスタと20sec行っ
たトランジスタの特性をH2 プラズマ処理を行っていな
いトランジスタの特性と比較すると、H2 プラズマ処理
を行うことによって、トランジスタのON特性が著しく
向上し、かつ、均一なON特性が得られることがわか
る。
y Ion Mass Spectrometry)に
よりソース・ドレイン電極上に付着したP(リン)濃度
の測定結果(図3(B))より、H2 プラズマ処理を行
うことによってITO膜上に付着するP濃度が増加し、
オーミックコンタクト性が向上することによる。
は30sec以内であることが好ましいが、一方、5s
ecより短い時間の場合はH2 プラズマの均一な処理が
得られないから、H2 プラズマ処理を5sec以上にす
ることにより、同一基板内のトランジスタのON特性の
均一性を向上させることが好ましい。
性が向上することによって、トランジスタ特性が向上
し、かつ、均一なトランジスタ特性を有する液晶表示装
置を得ることができることである。
イン電極となるITO膜表面を30sec以下のH2 プ
ラズマに曝すことによって、ITO膜表面を拡散するP
原子をトラップする過剰な酸素を除去し、PH3 プラズ
マ処理時にITO膜表面に付着するP濃度が向上するか
らである。これによって、オーミック層形成時となるア
モルファスシリコン層の成膜時にアモルファスシリコン
層に拡散するP原子を増加させることができ、十分なオ
ーミックコンタクトがとれるn+ アモルファスシリコン
層を形成できるからである。
置のトランジスタを示した図である。
ある。
特性およびP濃度データを示した図である。
Claims (4)
- 【請求項1】 絶縁性基板上の遮光膜を覆うように全面
に透明絶縁膜を形成し、その上に、ITO(Indiu
m Tin Oxide)膜から成るソース及びドレイ
ン電極を形成し、前記ソース及びドレイン電極が形成さ
れた前記基板の全面にPH3 プラズマ処理を施して、表
面上にP(リン)が拡散された表面層を形成し、前記ソ
ース及びドレイン電極の少なくとも一部を覆うように前
記透明絶縁膜上に順にアモルファスシリコン、ゲート絶
縁膜、ゲート電極を形成する順スタガ型薄膜トランジス
タ−素子を有する液晶表示装置の製造方法において、 前記PH3 プラズマ処理を施す前にソース・ドレイン電
極をH2 プラズマ処理することを特徴とする液晶表示装
置の製造方法。 - 【請求項2】 前記H2 プラズマ処理する時間が30s
ec以内であることを特徴とする請求項1記載の液晶表
示装置の製造方法。 - 【請求項3】 前記H2 プラズマ処理する時間が5se
c以上であることを特徴とする請求項2記載の液晶表示
装置の製造方法。 - 【請求項4】 前記H2 プラズマ処理後、真空を破らな
いで同一真空装置内で続いて前記PH3 プラズマ処理を
行うことを特徴とする請求項1、請求項2又は請求項3
記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17843497A JP2998706B2 (ja) | 1997-07-03 | 1997-07-03 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17843497A JP2998706B2 (ja) | 1997-07-03 | 1997-07-03 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1126772A JPH1126772A (ja) | 1999-01-29 |
JP2998706B2 true JP2998706B2 (ja) | 2000-01-11 |
Family
ID=16048455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17843497A Expired - Fee Related JP2998706B2 (ja) | 1997-07-03 | 1997-07-03 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2998706B2 (ja) |
-
1997
- 1997-07-03 JP JP17843497A patent/JP2998706B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1126772A (ja) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5834071A (en) | Method for forming a thin film transistor | |
JP2003515928A (ja) | トップゲート薄膜トランジスタおよびその製造方法 | |
KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
US6562667B1 (en) | TFT for LCD device and fabrication method thereof | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
KR100640213B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
JP2998706B2 (ja) | 液晶表示装置の製造方法 | |
JP3438178B2 (ja) | 薄膜トランジスタアレイとこれを用いた液晶表示装置 | |
US5466618A (en) | Method for fabricating a thin film transistor for a liquid crystal display | |
JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
JP2930053B2 (ja) | 液晶表示装置およびその製造方法 | |
JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
KR100198539B1 (ko) | 액정표시장치용 박막트랜지스터 제조방법 | |
JP3923600B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2871262B2 (ja) | 薄膜トランジスタの製造方法 | |
KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
JP2003060210A (ja) | 薄膜半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |