JP2930053B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2930053B2 JP2930053B2 JP11649197A JP11649197A JP2930053B2 JP 2930053 B2 JP2930053 B2 JP 2930053B2 JP 11649197 A JP11649197 A JP 11649197A JP 11649197 A JP11649197 A JP 11649197A JP 2930053 B2 JP2930053 B2 JP 2930053B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- insulating film
- drain electrodes
- transparent insulating
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置と
その製造方法に関し、特に順スタガ型薄膜トランジスタ
を有する液晶表示装置とその製造方法に関する。
その製造方法に関し、特に順スタガ型薄膜トランジスタ
を有する液晶表示装置とその製造方法に関する。
【０００２】
【従来の技術】近年、液晶フラットディスプレイの駆動
デバイスとして使われる薄膜トランジスタ素子の研究開
発が盛んに行われている。中でも薄膜トランジスタ
（「ＴＦＴ」という）としてチャンネル層に対してゲー
トを上層に、ソース・ドレインを下層に配置した順スタ
ガ型は構造が簡単であり、フォトリソグラフィ工程が少
なく、製造コストが低い、という利点を有している。
デバイスとして使われる薄膜トランジスタ素子の研究開
発が盛んに行われている。中でも薄膜トランジスタ
（「ＴＦＴ」という）としてチャンネル層に対してゲー
トを上層に、ソース・ドレインを下層に配置した順スタ
ガ型は構造が簡単であり、フォトリソグラフィ工程が少
なく、製造コストが低い、という利点を有している。
【０００３】図７に、代表的な順スタガ型ＴＦＴの構成
の一例を断面図にて示す。図７を参照すると、絶縁性基
板１上の全面に形成された透明絶縁膜であるシリコン酸
化膜３上に、ＩＴＯ（Indium Tin Oxide；インジウム
・スズ酸化物）、ＭｏまたはＭｏ合金により、ソース電
極４とドレイン電極５を、それぞれの端縁が間隔をおい
て平行に対向するように形成したのち、基板面の全面
に、ＰＨ3プラズマ処理を施し、表面上にＰを拡散させ
た表面層を形成する。
の一例を断面図にて示す。図７を参照すると、絶縁性基
板１上の全面に形成された透明絶縁膜であるシリコン酸
化膜３上に、ＩＴＯ（Indium Tin Oxide；インジウム
・スズ酸化物）、ＭｏまたはＭｏ合金により、ソース電
極４とドレイン電極５を、それぞれの端縁が間隔をおい
て平行に対向するように形成したのち、基板面の全面
に、ＰＨ3プラズマ処理を施し、表面上にＰを拡散させ
た表面層を形成する。
【０００４】次に、ソース及びドレイン電極４、５の間
のシリコン酸化膜３を覆い、ソース及びドレイン電極
４、５の上の両端縁間に亘って延び、かつそれぞれの端
縁部と重なるようにアモルファスシリコン（「ａ−Ｓ
ｉ」という）６を形成した後、基板面に全面にシリコン
窒化膜またはシリコン酸化膜などで、第１ゲート絶縁膜
７ａを形成する。
のシリコン酸化膜３を覆い、ソース及びドレイン電極
４、５の上の両端縁間に亘って延び、かつそれぞれの端
縁部と重なるようにアモルファスシリコン（「ａ−Ｓ
ｉ」という）６を形成した後、基板面に全面にシリコン
窒化膜またはシリコン酸化膜などで、第１ゲート絶縁膜
７ａを形成する。
【０００５】次に、アモルファスシリコン６、第１ゲー
ト絶縁膜７ａを、フォトリソグラフィ工程でアイランド
状に形成した後、パッシベーション膜として、第２ゲー
ト絶縁膜７ｂを形成する。
ト絶縁膜７ａを、フォトリソグラフィ工程でアイランド
状に形成した後、パッシベーション膜として、第２ゲー
ト絶縁膜７ｂを形成する。
【０００６】次に、ゲート絶縁膜７ｂの上にＡｌまたは
Ａｌ合金から成るゲート電極８を形成する。
Ａｌ合金から成るゲート電極８を形成する。
【０００７】これら順スタガ型薄膜トランジスタでは、
良好なオーミックコンタクトをとるためのオーミック層
の形成方法が重要である。
良好なオーミックコンタクトをとるためのオーミック層
の形成方法が重要である。
【０００８】良好なオーミック層の形成方法として、例
えば特開平８−７８６９９号公報には、ゲート電極８を
マスクとして、エキシマレーザー光を基板面に短時間直
角に照射する方法が提案されている。これにより、レー
ザー光が照射された領域のアモルファスシリコンは溶融
し、下側のソース及びドレイン電極４、５及びシリコン
酸化膜３との界面から不純物としてＰを取り込み、その
後、レーザー光の照射が停止されると、Ｓｉは温度が下
がって多結晶化されて、導電性の高いｎ+型ｐｏｌｙ−
Ｓｉ（ポリシリコン）のソース領域及びドレイン領域が
形成される。ゲート電極８の陰になる領域の半導体層
は、アモルファスシリコンのままであり、チャネル領域
として作用する。
えば特開平８−７８６９９号公報には、ゲート電極８を
マスクとして、エキシマレーザー光を基板面に短時間直
角に照射する方法が提案されている。これにより、レー
ザー光が照射された領域のアモルファスシリコンは溶融
し、下側のソース及びドレイン電極４、５及びシリコン
酸化膜３との界面から不純物としてＰを取り込み、その
後、レーザー光の照射が停止されると、Ｓｉは温度が下
がって多結晶化されて、導電性の高いｎ+型ｐｏｌｙ−
Ｓｉ（ポリシリコン）のソース領域及びドレイン領域が
形成される。ゲート電極８の陰になる領域の半導体層
は、アモルファスシリコンのままであり、チャネル領域
として作用する。
【０００９】良好なオーミック層を形成する別の方法と
して、例えば特開平７−１１５２０２号公報には、Ｐを
添加したＩＴＯターゲットを用いる方法が提案されてい
る。この方法について、図８を参照して説明すると、絶
縁性基板１上にＰが添加されたＩＴＯターゲットをスパ
ッタリングすることにより、ＰドープのＩＴＯ膜が成膜
される。ＰドープのＩＴＯは、フォトエッチ工程によ
り、ソース及びドレイン電極４、５にパターン形成され
る。
して、例えば特開平７−１１５２０２号公報には、Ｐを
添加したＩＴＯターゲットを用いる方法が提案されてい
る。この方法について、図８を参照して説明すると、絶
縁性基板１上にＰが添加されたＩＴＯターゲットをスパ
ッタリングすることにより、ＰドープのＩＴＯ膜が成膜
される。ＰドープのＩＴＯは、フォトエッチ工程によ
り、ソース及びドレイン電極４、５にパターン形成され
る。
【００１０】次に、ソース及びドレイン電極４、５上
に、アモルファスシリコン６、ゲート絶縁膜７、ゲート
電極８を積層する。これにより、ＰドープのＩＴＯとＩ
ＴＯ上に成膜されたアモルファスシリコン６との界面に
おいて、アモルファスシリコン６の成膜と同時にＩＴＯ
に含有されているＰがアモルファスシリコン６側に拡散
し、ｎ+アモルファスシリコン６ａが形成される。
に、アモルファスシリコン６、ゲート絶縁膜７、ゲート
電極８を積層する。これにより、ＰドープのＩＴＯとＩ
ＴＯ上に成膜されたアモルファスシリコン６との界面に
おいて、アモルファスシリコン６の成膜と同時にＩＴＯ
に含有されているＰがアモルファスシリコン６側に拡散
し、ｎ+アモルファスシリコン６ａが形成される。
【００１１】続いて、ゲート電極８、ゲート窒化膜７、
アモルファスシリコン６、ｎ+アモルファスシリコン６
ａを、同一マスクを用いたフォトエッチングにより、順
次パターニングすることによりＴＦＴが形成される。
アモルファスシリコン６、ｎ+アモルファスシリコン６
ａを、同一マスクを用いたフォトエッチングにより、順
次パターニングすることによりＴＦＴが形成される。
【００１２】
【発明が解決しようとする課題】しかしながら、良好な
オーミック層の形成に、ＰＨ3プラズマ処理を用いる方
法では、基板全面にＰＨ3処理を施したあと、アモルフ
ァスシリコン６を成膜するため、シリコン酸化膜３上に
形成されたＰが拡散された表面層から、アモルファスシ
リコン６中にＰが拡散し、アモルファスシリコン層のバ
ックチャネル領域に界面準位を形成し、トランジスタ特
性を劣化させるという問題点を有している。
オーミック層の形成に、ＰＨ3プラズマ処理を用いる方
法では、基板全面にＰＨ3処理を施したあと、アモルフ
ァスシリコン６を成膜するため、シリコン酸化膜３上に
形成されたＰが拡散された表面層から、アモルファスシ
リコン６中にＰが拡散し、アモルファスシリコン層のバ
ックチャネル領域に界面準位を形成し、トランジスタ特
性を劣化させるという問題点を有している。
【００１３】また、例えば上記特開平８−７８６９９号
公報に提案されている、エキシマレーザー光を用いてｎ
+型ｐｏｌｙ−Ｓｉを形成する、従来の方法では、ガラ
ス基板の大型化にともない、均一に大面積をｐｏｌｙ化
することは技術的に困難である。
公報に提案されている、エキシマレーザー光を用いてｎ
+型ｐｏｌｙ−Ｓｉを形成する、従来の方法では、ガラ
ス基板の大型化にともない、均一に大面積をｐｏｌｙ化
することは技術的に困難である。
【００１４】一方、上記特開平７−１１５２０２号公報
に提案されている、Ｐが添加されたＩＴＯターゲットを
用いる、方法では、ＩＴＯ以外のＭｏまたはＭｏ合金や
Ｃｒなどの他の電極材のソース及びドレイン電極４、５
を用いることができないという問題点を有している。
に提案されている、Ｐが添加されたＩＴＯターゲットを
用いる、方法では、ＩＴＯ以外のＭｏまたはＭｏ合金や
Ｃｒなどの他の電極材のソース及びドレイン電極４、５
を用いることができないという問題点を有している。
【００１５】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ＰＨ3処理を用
いてオーミックコンタクトをとる順スカダ型薄膜トラン
ジスタ素子において、良好なＯＮ特性が得られる薄膜ト
ランジスタを備えた液晶表示装置及びその製造方法を提
供することにある。
てなされたものであって、その目的は、ＰＨ3処理を用
いてオーミックコンタクトをとる順スカダ型薄膜トラン
ジスタ素子において、良好なＯＮ特性が得られる薄膜ト
ランジスタを備えた液晶表示装置及びその製造方法を提
供することにある。
【００１６】
【課題を解決するための手段】前記目的を達成するた
め、本発明の液晶表示装置は、絶縁性基板上に全面に形
成された透明絶縁膜の上に、ソース及びドレイン電極が
形成され、前記ソース及びドレイン電極が形成された前
記基板の全面にＰＨ3プラズマ処理が施されて、表面上
にＰが拡散された表面層が形成され、前記ソース及びド
レイン電極の少なくとも一部を覆うように前記透明絶縁
膜上に順にアモルファスシリコン、ゲート絶縁膜、ゲー
ト電極が形成されている順スタガ型薄膜トランジスタ素
子において、前記ソース及びドレイン電極の間の透明絶
縁膜とアモルファスシリコンとの界面の表面凹凸が垂直
方向の凹部・凸部の差が好ましくは３０ｎｍ以下の平坦
性を持つものである。
め、本発明の液晶表示装置は、絶縁性基板上に全面に形
成された透明絶縁膜の上に、ソース及びドレイン電極が
形成され、前記ソース及びドレイン電極が形成された前
記基板の全面にＰＨ3プラズマ処理が施されて、表面上
にＰが拡散された表面層が形成され、前記ソース及びド
レイン電極の少なくとも一部を覆うように前記透明絶縁
膜上に順にアモルファスシリコン、ゲート絶縁膜、ゲー
ト電極が形成されている順スタガ型薄膜トランジスタ素
子において、前記ソース及びドレイン電極の間の透明絶
縁膜とアモルファスシリコンとの界面の表面凹凸が垂直
方向の凹部・凸部の差が好ましくは３０ｎｍ以下の平坦
性を持つものである。
【００１７】また、本発明の液晶表示装置の製造方法
は、絶縁性基板上に全面に透明絶縁膜を形成し、その上
にソース及びドレイン電極を形成し、前記ソース及びド
レイン電極が形成された前記基板の全面にＰＨ3プラズ
マ処理を施して、表面上にＰが拡散した表面層を形成
し、前記ソース及びドレイン電極の少なくとも一部を覆
うように前記透明絶縁膜上に順にアモルファスシリコ
ン、ゲート絶縁膜、ゲート電極を形成する順スタガ型薄
膜トランジスタ素子を有する液晶表示装置の製造方法に
おいて、前記ＰＨ3プラズマ処理を施す前にＯ2ガス、Ａ
ｒガス、Ｎ2ガスのいずれか一種類または二種類以上の
混合ガスのプラズマ処理により、前記ソース及びドレイ
ン電極の間の透明絶縁膜表面を平坦化するものである。
もしくは、ＰＨ3プラズマ処理を施す前に、塩酸を１０
ｗｔ％以上含む酸性液にて液温３０〜７０℃の条件下で
前記ソースおよびドレイン電極の間の透明絶縁膜表面を
処理することによって平坦化するものである。
は、絶縁性基板上に全面に透明絶縁膜を形成し、その上
にソース及びドレイン電極を形成し、前記ソース及びド
レイン電極が形成された前記基板の全面にＰＨ3プラズ
マ処理を施して、表面上にＰが拡散した表面層を形成
し、前記ソース及びドレイン電極の少なくとも一部を覆
うように前記透明絶縁膜上に順にアモルファスシリコ
ン、ゲート絶縁膜、ゲート電極を形成する順スタガ型薄
膜トランジスタ素子を有する液晶表示装置の製造方法に
おいて、前記ＰＨ3プラズマ処理を施す前にＯ2ガス、Ａ
ｒガス、Ｎ2ガスのいずれか一種類または二種類以上の
混合ガスのプラズマ処理により、前記ソース及びドレイ
ン電極の間の透明絶縁膜表面を平坦化するものである。
もしくは、ＰＨ3プラズマ処理を施す前に、塩酸を１０
ｗｔ％以上含む酸性液にて液温３０〜７０℃の条件下で
前記ソースおよびドレイン電極の間の透明絶縁膜表面を
処理することによって平坦化するものである。
【００１８】
【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。まず、はじめに本発明の原理・作
用について説明する。
いて以下に説明する。まず、はじめに本発明の原理・作
用について説明する。
【００１９】本発明者らは、バックチャネル界面となる
ソース及びドレイン電極の間の透明絶縁膜の表面凹凸を
垂直方向の凹部・凸部の差が、所定値以下、好ましく
は、３０ｎｍ以下の平坦性に制御することにより、ＰＨ
3処理を基板一面にした場合に、ソース及びドレイン電
極上に付着するＰの量に対して、ソース及びドレイン電
極の間の透明絶縁膜の表面に付着するＰの量を相対的に
減少させることができることを全く新たに見いだした。
これは、Ｐ原子が透明絶縁膜表面に付着する際のＰ活性
種の成長表面での付着率及び表面拡散と相関があるもの
と考えられる。これにより、バックチャネルとなるアモ
ルファスシリコン層に拡散するＰ原子を抑制できるた
め、バックチャネル領域に形成される界面準位が減少
し、良好なＯＮ特性を有するトランジスタが得られた。
ソース及びドレイン電極の間の透明絶縁膜の表面凹凸を
垂直方向の凹部・凸部の差が、所定値以下、好ましく
は、３０ｎｍ以下の平坦性に制御することにより、ＰＨ
3処理を基板一面にした場合に、ソース及びドレイン電
極上に付着するＰの量に対して、ソース及びドレイン電
極の間の透明絶縁膜の表面に付着するＰの量を相対的に
減少させることができることを全く新たに見いだした。
これは、Ｐ原子が透明絶縁膜表面に付着する際のＰ活性
種の成長表面での付着率及び表面拡散と相関があるもの
と考えられる。これにより、バックチャネルとなるアモ
ルファスシリコン層に拡散するＰ原子を抑制できるた
め、バックチャネル領域に形成される界面準位が減少
し、良好なＯＮ特性を有するトランジスタが得られた。
【００２０】図１は、本発明の実施の形態の液晶表示装
置の構成を示す図であり、薄膜トランジスタ部を含む断
面を模式的に示した図である。
置の構成を示す図であり、薄膜トランジスタ部を含む断
面を模式的に示した図である。
【００２１】図１を参照すると、本発明の実施の形態
は、ソース・ドレイン電極４、５間のシリコン酸化膜３
とアモルファスシリコン層６との界面の表面凹凸差が、
略３０ｎｍ以下に平坦化されている。
は、ソース・ドレイン電極４、５間のシリコン酸化膜３
とアモルファスシリコン層６との界面の表面凹凸差が、
略３０ｎｍ以下に平坦化されている。
【００２２】図１において、絶縁性基板１上の遮光膜２
は、金属で形成される。材料としては、Ａｌ、Ｍｏ、Ｃ
ｒやそれらを主体とした合金が好ましい。次に、遮光膜
２及び絶縁性基板１を覆うように形成される透明絶縁膜
として、シリコン酸化膜３が用いられる。ソース・ドレ
イン電極４、５は導電膜で形成されており、材料として
は、ＩＴＯなどの透明導電膜の他に、Ｍｏ、Ｃｒなどの
金属なども用いられる。
は、金属で形成される。材料としては、Ａｌ、Ｍｏ、Ｃ
ｒやそれらを主体とした合金が好ましい。次に、遮光膜
２及び絶縁性基板１を覆うように形成される透明絶縁膜
として、シリコン酸化膜３が用いられる。ソース・ドレ
イン電極４、５は導電膜で形成されており、材料として
は、ＩＴＯなどの透明導電膜の他に、Ｍｏ、Ｃｒなどの
金属なども用いられる。
【００２３】ソース・ドレイン電極４、５上に形成され
るアモルファスシリコン６及び第１ゲート絶縁膜７ａ
は、ソース・ドレイン電極４、５と重なるようにパター
ニングされ、第１ゲート絶縁膜７ａの材料はシリコン酸
化膜、シリコン窒化膜などが用いられる。更に、これら
を覆うように保護膜として、第２ゲート絶縁膜７ｂが全
面に形成され、所定の位置にコンタクトホールが開けら
れた後、ゲート電極８が形成されている。第２ゲート絶
縁膜７ｂはシリコン窒化膜やシリコン酸化膜で形成さ
れ、ゲート電極の材料は、Ａｌ、Ｍｏ、Ｃｒなどが用い
られる。
るアモルファスシリコン６及び第１ゲート絶縁膜７ａ
は、ソース・ドレイン電極４、５と重なるようにパター
ニングされ、第１ゲート絶縁膜７ａの材料はシリコン酸
化膜、シリコン窒化膜などが用いられる。更に、これら
を覆うように保護膜として、第２ゲート絶縁膜７ｂが全
面に形成され、所定の位置にコンタクトホールが開けら
れた後、ゲート電極８が形成されている。第２ゲート絶
縁膜７ｂはシリコン窒化膜やシリコン酸化膜で形成さ
れ、ゲート電極の材料は、Ａｌ、Ｍｏ、Ｃｒなどが用い
られる。
【００２４】次に、本発明の実施の形態において、バッ
クチャネルを平坦化する方法について説明する。
クチャネルを平坦化する方法について説明する。
【００２５】第１の方法としては、ドライ（Ｄｒｙ）処
理法として、Ｏ2等によるプラズマ処理が有効である。
この処理方法は、ソース・ドレイン電極４、５のエッチ
ング後、ポジ型感光性レジストがソース・ドレイン電極
４、５上を覆っている状態で行われる（図２（Ｃ）参
照）。この時、プラズマ処理を行う装置としては、ドラ
イ−エッチング装置やＰＣＶＤ装置が用いられることが
望ましい。処理条件としては、ドライ−エッチング装置
を用いた場合、 圧力：１００〜１５０Ｐａ、 ＲＦ（高周波）出力：１０００〜２０００Ｗ で、３０〜１２０ｓｅｃ処理を行う。
理法として、Ｏ2等によるプラズマ処理が有効である。
この処理方法は、ソース・ドレイン電極４、５のエッチ
ング後、ポジ型感光性レジストがソース・ドレイン電極
４、５上を覆っている状態で行われる（図２（Ｃ）参
照）。この時、プラズマ処理を行う装置としては、ドラ
イ−エッチング装置やＰＣＶＤ装置が用いられることが
望ましい。処理条件としては、ドライ−エッチング装置
を用いた場合、 圧力：１００〜１５０Ｐａ、 ＲＦ（高周波）出力：１０００〜２０００Ｗ で、３０〜１２０ｓｅｃ処理を行う。
【００２６】第２の方法としては、ウエット（ＷＥＴ）
処理法として、ＨＣｌ液処理が有効である。処理はドラ
イ処理と同様の状態で行われる。
処理法として、ＨＣｌ液処理が有効である。処理はドラ
イ処理と同様の状態で行われる。
【００２７】処理を行う装置としては、ＨＣｌ系の液を
使用するＩＴＯ−ＷＥ装置などが望ましい。処理条件と
しては、温度４０〜７０℃、ＨＣｌ濃度１０ｗｔ％以上
で１０ｓｅｃ以上処理する。
使用するＩＴＯ−ＷＥ装置などが望ましい。処理条件と
しては、温度４０〜７０℃、ＨＣｌ濃度１０ｗｔ％以上
で１０ｓｅｃ以上処理する。
【００２８】次にバックチャネルの平坦化処理によって
得られたトランジスタ特性について説明する。
得られたトランジスタ特性について説明する。
【００２９】図５（ａ）に、プラズマ処理の一実施例と
して、Ｏ2プラズマ処理を行い、バックチャネルを平坦
化したトランジスタの特性を処理を行っていない場合と
比較して示す。図５（ａ）において、Ｏ2プラズマによ
るバックチャネルの平坦化処理をしていない場合には、
移動度が０．２cm2／Ｖ・sec程度しかでないのに対し
て、Ｏ2プラズマ処理を３０秒以上すると、ＯＮ電流が
高くなり移動度が０．５cm2／Ｖ・sec以上に向上する。
して、Ｏ2プラズマ処理を行い、バックチャネルを平坦
化したトランジスタの特性を処理を行っていない場合と
比較して示す。図５（ａ）において、Ｏ2プラズマによ
るバックチャネルの平坦化処理をしていない場合には、
移動度が０．２cm2／Ｖ・sec程度しかでないのに対し
て、Ｏ2プラズマ処理を３０秒以上すると、ＯＮ電流が
高くなり移動度が０．５cm2／Ｖ・sec以上に向上する。
【００３０】同様に、図５（ｂ）では、ＨＣｌ処理をし
た場合のトランジスタ特性と処理をしていない場合のト
ランジスタ特性を示す。Ｏ2プラズマ処理の効果と同じ
く、ＨＣｌ処理をすることによって、ＯＮ電流が高くな
り移動度が向上する。
た場合のトランジスタ特性と処理をしていない場合のト
ランジスタ特性を示す。Ｏ2プラズマ処理の効果と同じ
く、ＨＣｌ処理をすることによって、ＯＮ電流が高くな
り移動度が向上する。
【００３１】また、これらのデータから得られたバック
チャネルの平坦度とトランジスタの移動度の相関を図６
（ａ）に示す。平坦度は、ＡＦＭ（Ａtomic Ｆorce
Ｍicroscope：原子間力顕微鏡）を用いて測定した。
チャネルの平坦度とトランジスタの移動度の相関を図６
（ａ）に示す。平坦度は、ＡＦＭ（Ａtomic Ｆorce
Ｍicroscope：原子間力顕微鏡）を用いて測定した。
【００３２】図６（ａ）において、バックチャネル界面
の表面凹凸差が７５ｎｍ（処理無し）では、移動度が
０．３cm2／Ｖ・sec以下であるのに対して、平坦度を３
０ｎｍ以下にすることによって、移動度０．５cm2／Ｖ・
sec以上が得られるようになる。
の表面凹凸差が７５ｎｍ（処理無し）では、移動度が
０．３cm2／Ｖ・sec以下であるのに対して、平坦度を３
０ｎｍ以下にすることによって、移動度０．５cm2／Ｖ・
sec以上が得られるようになる。
【００３３】この理由は、図６（ｂ）によって説明され
る。すなわち、バックチャネル界面の平坦度とシリコン
酸化膜３表面上のＰ濃度に相関が見られ、平坦化するこ
とによって、シリコン酸化膜３上に付着するＰ濃度を抑
制することができるからである。
る。すなわち、バックチャネル界面の平坦度とシリコン
酸化膜３表面上のＰ濃度に相関が見られ、平坦化するこ
とによって、シリコン酸化膜３上に付着するＰ濃度を抑
制することができるからである。
【００３４】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００３５】［実施例１］本発明の第１の実施例につい
て、図１を参照して説明する。本実施例において、薄膜
トランジスタは順スタガ型薄膜トランジスタであり、絶
縁性基板上１に遮光膜２を覆うように全面に形成された
シリコン酸化膜３の上に端縁が互いに間隔をおいて対向
するソースおよびドレイン電極４、５が形成され、ソー
スおよびドレイン電極４、５の少なくとも一部を覆うよ
うにシリコン酸化膜３上に順にアモルファスシリコン
６、第１ゲート絶縁膜７ａ、第２ゲート絶縁膜７ｂ、ゲ
ート電極８が形成されている。
て、図１を参照して説明する。本実施例において、薄膜
トランジスタは順スタガ型薄膜トランジスタであり、絶
縁性基板上１に遮光膜２を覆うように全面に形成された
シリコン酸化膜３の上に端縁が互いに間隔をおいて対向
するソースおよびドレイン電極４、５が形成され、ソー
スおよびドレイン電極４、５の少なくとも一部を覆うよ
うにシリコン酸化膜３上に順にアモルファスシリコン
６、第１ゲート絶縁膜７ａ、第２ゲート絶縁膜７ｂ、ゲ
ート電極８が形成されている。
【００３６】図２（Ａ）〜図３（Ｇ）は、本発明の実施
例の製造方法について主要工程を工程順に断面を模式的
に示した工程断面図である。図３（Ｈ）はこの製造工程
で作製された薄膜トランジスタ（ＴＦＴ）の平面図を示
す。図３（Ｈ）は、ＴＦＴがドレイン電極５、ソース電
極４、ゲート電極８に接続されている状態を示してい
る。なお、図２および図３は図面作成の都合で分図され
たものである。
例の製造方法について主要工程を工程順に断面を模式的
に示した工程断面図である。図３（Ｈ）はこの製造工程
で作製された薄膜トランジスタ（ＴＦＴ）の平面図を示
す。図３（Ｈ）は、ＴＦＴがドレイン電極５、ソース電
極４、ゲート電極８に接続されている状態を示してい
る。なお、図２および図３は図面作成の都合で分図され
たものである。
【００３７】（ａ）まず、絶縁性基板１であるガラス基
板上に、Ｍｏからなる遮光膜２を形成し、これを覆うよ
うに全面にシリコン酸化膜３を成膜する。この場合、シ
リコン酸化膜３の成膜方法は、ＰＣＶＤ法やＡＰＣＶＤ
（常圧ＣＶＤ）法などが用いられ、膜厚は２００ｎｍ〜
４００ｎｍ成膜される（図２（Ａ）参照）。
板上に、Ｍｏからなる遮光膜２を形成し、これを覆うよ
うに全面にシリコン酸化膜３を成膜する。この場合、シ
リコン酸化膜３の成膜方法は、ＰＣＶＤ法やＡＰＣＶＤ
（常圧ＣＶＤ）法などが用いられ、膜厚は２００ｎｍ〜
４００ｎｍ成膜される（図２（Ａ）参照）。
【００３８】（ｂ）次に、シリコン酸化膜３上に、Ｍｏ
をＰＶＤ法で成膜し、ポジ型感光性レジスト１０を塗布
後、露光、現像を行った上、ウエットエッチングにより
ソース・ドレイン電極４、５のパターンにエッチングす
る（図２（Ｂ）参照）。
をＰＶＤ法で成膜し、ポジ型感光性レジスト１０を塗布
後、露光、現像を行った上、ウエットエッチングにより
ソース・ドレイン電極４、５のパターンにエッチングす
る（図２（Ｂ）参照）。
【００３９】（ｃ）次に、ソース・ドレイン電極４、５
上にポジ型感光性レジスト１０が存在し、バックチャネ
ルとなるソース・ドレイン電極４、５間のシリコン酸化
膜３表面が最表面に出ている状態で、図２（Ｃ）に示す
ように、酸素プラズマ処理を行う。Ｏ2プラズマは、ド
ライエッチング装置やＰＣＶＤ装置を用いる。ドライエ
ッチング装置を用いた場合のＯ2プラズマ処理条件は以
下の通りである。
上にポジ型感光性レジスト１０が存在し、バックチャネ
ルとなるソース・ドレイン電極４、５間のシリコン酸化
膜３表面が最表面に出ている状態で、図２（Ｃ）に示す
ように、酸素プラズマ処理を行う。Ｏ2プラズマは、ド
ライエッチング装置やＰＣＶＤ装置を用いる。ドライエ
ッチング装置を用いた場合のＯ2プラズマ処理条件は以
下の通りである。
【００４０】 ＲＦパワー：１０００Ｗ（０．５２Ｗ／cm2） 圧力：１３３Ｐａ Ｏ2流量：４００ｓｃｃｍ 電極距離：６０ｍｍ 処理時間：９０ｓｅｃ
【００４１】Ｏ2プラズマ処理を行った場合のバックチ
ャネル界面の平坦度の変化を、図４に示す。図４（ａ）
は、Ｏ2プラズマ処理をしていないシリコン酸化膜３表
面の平坦度で、凹凸差７５ｎｍであるのに対して、Ｏ2
プラズマ処理を行ったシリコン酸化膜３表面の平坦度
は、凹凸差１０ｎｍまで平坦化されている（図４（ｂ）
参照）。なお、本実施例において、平坦度のデータはＡ
ＦＭ（Ａtomic ＦorceＭicroscope：原子間力顕微鏡）
で測定した。
ャネル界面の平坦度の変化を、図４に示す。図４（ａ）
は、Ｏ2プラズマ処理をしていないシリコン酸化膜３表
面の平坦度で、凹凸差７５ｎｍであるのに対して、Ｏ2
プラズマ処理を行ったシリコン酸化膜３表面の平坦度
は、凹凸差１０ｎｍまで平坦化されている（図４（ｂ）
参照）。なお、本実施例において、平坦度のデータはＡ
ＦＭ（Ａtomic ＦorceＭicroscope：原子間力顕微鏡）
で測定した。
【００４２】Ｏ2プラズマによって平坦化される理由と
して、プラズマのラジカル反応過程において、初期核反
応がシリコン酸化膜３表面の凸部にて優先的に起こって
いるためと考えられる。
して、プラズマのラジカル反応過程において、初期核反
応がシリコン酸化膜３表面の凸部にて優先的に起こって
いるためと考えられる。
【００４３】（ｄ）次に、ソース・ドレイン電極４、５
上のポジ型感光性レジストを剥離後、ＰＣＶＤ装置に
て、図２（Ｄ）のようにＰＨ3プラズマ処理を行う。
上のポジ型感光性レジストを剥離後、ＰＣＶＤ装置に
て、図２（Ｄ）のようにＰＨ3プラズマ処理を行う。
【００４４】（ｅ）次に、アモルファスシリコン（ａ−
Ｓｉ）６、第１ゲート絶縁膜７ａとしてシリコン窒化膜
を積層した後、アイランドパターンを形成する（図３
（Ｅ）参照）。この時、各々の膜厚は、アモルファスシ
リコン３０〜１００ｎｍ、第１ゲート絶縁膜５０〜１０
０ｎｍ程度で良い。
Ｓｉ）６、第１ゲート絶縁膜７ａとしてシリコン窒化膜
を積層した後、アイランドパターンを形成する（図３
（Ｅ）参照）。この時、各々の膜厚は、アモルファスシ
リコン３０〜１００ｎｍ、第１ゲート絶縁膜５０〜１０
０ｎｍ程度で良い。
【００４５】（ｆ）次に、アイランドパターンを覆うよ
うに、基板全面に、第２ゲート絶縁膜７ｂとしてシリコ
ン窒化膜を膜厚略２００〜４００ｎｍで成膜した後、図
示されていないゲート端子、ドレイン端子部及びドレイ
ン電極５にコンタクトホールを開ける（図３（Ｆ）参
照）。
うに、基板全面に、第２ゲート絶縁膜７ｂとしてシリコ
ン窒化膜を膜厚略２００〜４００ｎｍで成膜した後、図
示されていないゲート端子、ドレイン端子部及びドレイ
ン電極５にコンタクトホールを開ける（図３（Ｆ）参
照）。
【００４６】（ｇ）次に、第２ゲート絶縁膜７ｂ上に、
Ａｌからなるゲート電極８及びドレイン電極部のコンタ
クトホールを介してドレイン電極５に接続されたＩＴＯ
からなる画素電極を形成すると、ＴＦＴが完成する（図
３（Ｇ）、図３（Ｈ）参照）。
Ａｌからなるゲート電極８及びドレイン電極部のコンタ
クトホールを介してドレイン電極５に接続されたＩＴＯ
からなる画素電極を形成すると、ＴＦＴが完成する（図
３（Ｇ）、図３（Ｈ）参照）。
【００４７】このようにして得られた本実施例のＴＦＴ
のトランジスタ特性を、比較例としてＯ2プラズマによ
る平坦化処理を施していないＴＦＴのトランジスタ特性
の比較データを、図５（ａ）に示す。図５（ａ）におい
て、横軸Ｖｇはゲート電極８にかかるゲート電圧、縦軸
Ｉｓはソース電極４に流れるソース電極を示す。
のトランジスタ特性を、比較例としてＯ2プラズマによ
る平坦化処理を施していないＴＦＴのトランジスタ特性
の比較データを、図５（ａ）に示す。図５（ａ）におい
て、横軸Ｖｇはゲート電極８にかかるゲート電圧、縦軸
Ｉｓはソース電極４に流れるソース電極を示す。
【００４８】図５（ａ）からわかるように、Ｏ2プラズ
マ処理をしていないＩｓ−Ｖｇ特性に対して、Ｏ2プラ
ズマ処理をした場合、サブスレッショルド領域での立ち
上がり特性が大幅に向上し、高いＯＮ電流が得られる。
マ処理をしていないＩｓ−Ｖｇ特性に対して、Ｏ2プラ
ズマ処理をした場合、サブスレッショルド領域での立ち
上がり特性が大幅に向上し、高いＯＮ電流が得られる。
【００４９】また、これらのトランジスタ特性の移動度
とシリコン酸化膜３表面の平坦度との相関を、図６
（ａ）に示す。図６（ａ）から分かるように、ソース・
ドレイン電極４、５間のシリコン酸化膜３表面の平坦度
を３０ｎｍ以下にすることによって移動度の著しい向上
がみられる。
とシリコン酸化膜３表面の平坦度との相関を、図６
（ａ）に示す。図６（ａ）から分かるように、ソース・
ドレイン電極４、５間のシリコン酸化膜３表面の平坦度
を３０ｎｍ以下にすることによって移動度の著しい向上
がみられる。
【００５０】これらの結果は，図６（ｂ）の平坦度とシ
リコン酸化膜３上Ｐ濃度の相対値比較データによって根
拠付けられる。すなわち、ソース・ドレイン電極４、５
間のシリコン酸化膜３表面の凹凸差を平均化することに
よって、バックチャネルであるシリコン酸化膜３表面に
付着するＰ濃度が減少し、Ｐの選択付着性が向上するこ
とによる。
リコン酸化膜３上Ｐ濃度の相対値比較データによって根
拠付けられる。すなわち、ソース・ドレイン電極４、５
間のシリコン酸化膜３表面の凹凸差を平均化することに
よって、バックチャネルであるシリコン酸化膜３表面に
付着するＰ濃度が減少し、Ｐの選択付着性が向上するこ
とによる。
【００５１】Ｐの付着濃度の測定は、ＳＩＭＳ（Ｓecon
dary Ｉon Ｍass Ｓpectrometry）によって行った。
dary Ｉon Ｍass Ｓpectrometry）によって行った。
【００５２】本実施例では、バックチャネルを平坦化す
るドライエッチ処理のガス種として酸素の場合を例に説
明したが、その他にも、アルゴンや窒素によっても同様
に平坦化によるトランジスタ特性の向上効果が得られ
る。
るドライエッチ処理のガス種として酸素の場合を例に説
明したが、その他にも、アルゴンや窒素によっても同様
に平坦化によるトランジスタ特性の向上効果が得られ
る。
【００５３】［実施例２］本発明の第２の実施例とし
て、バックチャネルの平坦化処理方法として、ウエット
エッチ法を用いた場合について以下に説明する。
て、バックチャネルの平坦化処理方法として、ウエット
エッチ法を用いた場合について以下に説明する。
【００５４】ウエットエッチ処理はＯ2プラズマと同
様、ソース・ドレイン電極４、５上にポジ型感光性レジ
スト１０が存在し、バックチャネルとなるソース・ドレ
イン電極４、５間のシリコン酸化膜３表面が最表面に出
ている状態で行う。処理条件は以下の通りである。
様、ソース・ドレイン電極４、５上にポジ型感光性レジ
スト１０が存在し、バックチャネルとなるソース・ドレ
イン電極４、５間のシリコン酸化膜３表面が最表面に出
ている状態で行う。処理条件は以下の通りである。
【００５５】ウエット液組成：ＨＣｌ １８ｗｔ％：Ｈ
2Ｏ ８２ｗｔ％ 処理温度：５０℃ 処理時間：２００ｓｅｃ
2Ｏ ８２ｗｔ％ 処理温度：５０℃ 処理時間：２００ｓｅｃ
【００５６】この条件でソース・ドレイン電極４、５間
のシリコン酸化膜３表面を平坦化したデータを図４
（ｃ）に示す。シリコン酸化膜３表面の表面凹凸差は１
０ｎｍ以下に平坦化されている。
のシリコン酸化膜３表面を平坦化したデータを図４
（ｃ）に示す。シリコン酸化膜３表面の表面凹凸差は１
０ｎｍ以下に平坦化されている。
【００５７】ＨＣｌによって平坦化される理由として、
シリコン酸化膜３表面の異常粒成長により形成された凸
部がＨＣｌ溶液により溶融されたためと考えられる。本
実施例のＴＦＴのトランジスタ特性データを、比較例と
して、処理なしの場合と比較して、図５（ｂ）に示す。
シリコン酸化膜３表面の異常粒成長により形成された凸
部がＨＣｌ溶液により溶融されたためと考えられる。本
実施例のＴＦＴのトランジスタ特性データを、比較例と
して、処理なしの場合と比較して、図５（ｂ）に示す。
【００５８】図５（ｂ）より、Ｏ2プラズマ処理と同
様、ソース・ドレイン電極４、５間のシリコン酸化膜３
表面の平坦化に伴い、ＴＦＴの移動度の著しい向上が認
められる。なお、本実施例では、ＨＣｌ含有量１８ｗｔ
％の処理液を用いたが、ＨＣｌの含有量は１０ｗｔ％以
上で十分効果が得られる。
様、ソース・ドレイン電極４、５間のシリコン酸化膜３
表面の平坦化に伴い、ＴＦＴの移動度の著しい向上が認
められる。なお、本実施例では、ＨＣｌ含有量１８ｗｔ
％の処理液を用いたが、ＨＣｌの含有量は１０ｗｔ％以
上で十分効果が得られる。
【００５９】
【発明の効果】以上説明したように、本発明によれば、
トランジスタのバックチャネル界面とソース・ドレイン
電極上とのＰの選択付着性比が向上する、という効果を
奏する。すなわち、本発明においては、ソース・ドレイ
ン電極上に付着するＰ濃度に対して、トランジスタのバ
ックチャネル界面に付着するＰ濃度を相対的に小さくす
ることができ、これによって、トランジスタ特性を向上
し、且つ、安定したトランジスタ特性を有する液晶表示
装置を得ることができる。
トランジスタのバックチャネル界面とソース・ドレイン
電極上とのＰの選択付着性比が向上する、という効果を
奏する。すなわち、本発明においては、ソース・ドレイ
ン電極上に付着するＰ濃度に対して、トランジスタのバ
ックチャネル界面に付着するＰ濃度を相対的に小さくす
ることができ、これによって、トランジスタ特性を向上
し、且つ、安定したトランジスタ特性を有する液晶表示
装置を得ることができる。
【００６０】その理由は、以下の通りである。すなわ
ち、本発明は、トランジスタのバックチャネル界面の平
坦性とバックチャネル界面とソース・ドレイン電極上と
のＰの選択付着性に相関があるという知見に基づきなさ
れたものであって、ソース・ドレイン電極間のバックチ
ャネル界面を表面凹凸差３０ｎｍ以下の平坦性にするこ
とによって、バックチャネル界面に付着するＰ濃度が減
少し、良好なＯＮ特性を有するトランジスタが得られる
ようになる。
ち、本発明は、トランジスタのバックチャネル界面の平
坦性とバックチャネル界面とソース・ドレイン電極上と
のＰの選択付着性に相関があるという知見に基づきなさ
れたものであって、ソース・ドレイン電極間のバックチ
ャネル界面を表面凹凸差３０ｎｍ以下の平坦性にするこ
とによって、バックチャネル界面に付着するＰ濃度が減
少し、良好なＯＮ特性を有するトランジスタが得られる
ようになる。
【図１】本発明の実施の形態の構成を模式的に示した断
面図である。
面図である。
【図２】本発明の一実施例の製造方法の主要工程の断面
を工程順を示した図である。
を工程順を示した図である。
【図３】本発明の一実施例の製造方法の主要工程の断面
を工程順を示した図である。
を工程順を示した図である。
【図４】本発明の実施例を説明するための図であり、平
坦化データを示したＡＦＭによる表面図である。
坦化データを示したＡＦＭによる表面図である。
【図５】本発明の実施例の特性（平坦度と移動度の関
係）を示す図である。
係）を示す図である。
【図６】本発明の実施例の特性（平坦度とＳｉＯ2上Ｐ
濃度の相関）を示す図である。
濃度の相関）を示す図である。
【図７】従来の順スタガ型ＴＦＴ構造を示した断面図で
ある。
ある。
【図８】従来の順スタガ型ＴＦＴ構造を示した断面図で
ある。
ある。
１ 絶縁性基板 ２ 遮光膜 ３ シリコン酸化膜 ４ ソース電極 ５ ドレイン電極 ６ アモルファスシリコン ６ａ ｎ+アモルファスシリコン ７ａ 第１ゲート絶縁膜 ７ｂ 第２ゲート絶縁膜 ８ ゲート電極 ９ Ｐが拡散された表面層 １０ ポジ型感光性レジスト
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−72769（ＪＰ，Ａ) 特開 平４−37169（ＪＰ，Ａ) 特開 昭62−81065（ＪＰ，Ａ) 特開 平６−61259（ＪＰ，Ａ) 特開 平６−151459（ＪＰ，Ａ) 特開 平４−192530（ＪＰ，Ａ) 特開 平４−239732（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (5)
- 【請求項１】絶縁性基板上に全面に形成された透明絶縁
膜の上に、ソース及びドレイン電極が形成され、 前記ソース及びドレイン電極が形成された前記基板の全
面にＰＨ3プラズマ処理が施されて、表面上にＰが拡散
された表面層が形成され、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに、前記透明絶縁膜上に順にアモルファスシリコン、
ゲート絶縁膜、ゲート電極が形成されてなる順スタガ型
薄膜トランジスタ素子を含む液晶表示装置において、 前記ソース及びドレイン電極の間の前記透明絶縁膜と、
前記アモルファスシリコンとの界面の垂直方向の凹部と
凸部の差が、３０ｎｍ以下の、平坦性を持つ、ことを特
徴とする液晶表示装置。 - 【請求項２】絶縁性基板上に全面に透明絶縁膜を形成
し、 その上にソース及びドレイン電極を形成し、 前記ソース及びドレイン電極を形成した前記基板の全面
にＰＨ3プラズマ処理を施して、表面上にＰが拡散した
表面層を形成し、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに前記透明絶縁膜上に順にアモルファスシリコン、ゲ
ート絶縁膜、ゲート電極を形成する順スタガ型薄膜トラ
ンジスタ素子を有する液晶表示装置の製造方法におい
て、 前記ＰＨ3プラズマ処理を施す前に、Ｏ2ガス、Ａｒガ
ス、Ｎ2ガスのいずれか一種類または二種類以上の混合
ガスのプラズマ処理により、前記ソース及びドレイン電
極の間の前記透明絶縁膜の表面を平坦化する、 ことを特徴とする液晶表示装置の製造方法。 - 【請求項３】絶縁性基板上に全面に透明絶縁膜を形成
し、 その上にソース及びドレイン電極を形成し、 前記ソース及びドレイン電極を形成した前記基板の全面
にＰＨ3プラズマ処理を施して、表面上にＰが拡散され
た表面層を形成し、 前記ソース及びドレイン電極の少なくとも一部を覆うよ
うに前記透明絶縁膜上に順にアモルファスシリコン、ゲ
ート絶縁膜、ゲート電極を形成する順スタガ型薄膜トラ
ンジスタ素子を有する液晶表示装置の製造方法におい
て、 前記ＰＨ3プラズマ処理を施す前に、塩酸を１０ｗｔ％
以上含む酸性液にて液温３０〜７０℃の条件下で、前記
ソースおよびドレイン電極の間の前記透明絶縁膜の表面
を処理することによって平坦化する、 ことを特徴とする液晶表示装置の製造方法。 - 【請求項４】前記絶縁性基板と前記透明絶縁膜の間に、
バックゲート電極または遮光膜が形成されていることを
特徴とする請求項１記載の液晶表示装置。 - 【請求項５】前記絶縁性基板と前記透明絶縁膜の間に、
バックゲート電極または遮光膜が形成されていることを
特徴とする請求項２又は３記載の液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11649197A JP2930053B2 (ja) | 1997-04-18 | 1997-04-18 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11649197A JP2930053B2 (ja) | 1997-04-18 | 1997-04-18 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10294466A JPH10294466A (ja) | 1998-11-04 |
| JP2930053B2 true JP2930053B2 (ja) | 1999-08-03 |
Family
ID=14688451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11649197A Expired - Fee Related JP2930053B2 (ja) | 1997-04-18 | 1997-04-18 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2930053B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166419A (ja) * | 2004-11-10 | 2006-06-22 | Murata Mfg Co Ltd | 圧電薄膜共振子及びその製造方法 |
| KR100683777B1 (ko) | 2005-05-24 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치 |
| KR102335772B1 (ko) | 2015-04-07 | 2021-12-06 | 삼성전자주식회사 | 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법 |
-
1997
- 1997-04-18 JP JP11649197A patent/JP2930053B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10294466A (ja) | 1998-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541795B2 (en) | Thin film semiconductor device and production method for the same | |
| US5656825A (en) | Thin film transistor having crystalline semiconductor layer obtained by irradiation | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| KR100229676B1 (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| US6746905B1 (en) | Thin film transistor and manufacturing process therefor | |
| JPH05235034A (ja) | 薄膜トランジスタの製造方法 | |
| JP2814319B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0282571A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH06310492A (ja) | チタン系薄膜のエッチング液及び半導体装置の製造方法 | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0964364A (ja) | 半導体装置の製造方法 | |
| JP2930053B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JP2998706B2 (ja) | 液晶表示装置の製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06244199A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |