JPH1022574A - 半導体レーザ - Google Patents

Abstract

(57)【要約】 【課題】 リッジ型半導体レーザにおいて、リッジ溝を
簡単な方法で平坦化する。 【解決手段】 リッジ型半導体レーザにおいて、有機溶
媒にAu超微粒子（0.01μm ）を混入した溶剤をスピン塗
布31して、250 ℃以上の温度でアニールすることによっ
て、リッジ溝を埋めてヒートシンクとの固着面を平坦化
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体レーザに関
し、特に詳しくは半導体レーザのヒートシンクへの固着
に関するものである。

【０００２】

【従来の技術】高出力半導体レーザを作成する上で、高
効率・高品質なレーザ光を得るために例えばインデック
スガイド構造のレーザが考えられる。これらの構造のレ
ーザを作成するプロセスは一般的には電流注入領域両側
面を活性層近傍深さまでエッチング除去してリッジ形状
を形成するリッジストライプ方式とリッジ部周辺に選択
的に化合物エピタキシャル膜を形成して埋め込み、平坦
化と電流狭窄を行う選択埋込ストライプ方式がある。

【０００３】これらのプロセスはそれぞれ長所がある反
面、問題点も持ち合わせている。図４に従来例を示す。
当初のリッジ形成は、製作法が比較的簡単であるという
ことからリッジ部を残し周辺を除去してしまう方法を用
いていた。しかし、リッジ部のみ高さが高く突出してい
る為に、冷却板（以降ヒートシンクと称す）へのボンデ
ィングの際に、リッジ部とヒートシンクが大きな圧力で
直接接触して半導体レーザにダメージを与えてしまった
り、リッジ部以外の周辺部には半田材がぬれないといっ
た問題が生じる。

【０００４】ダメージの改善に関しては、図５に示すよ
うにリッジ側面に溝を形成してその周辺はリッジと同じ
高さに成るようにした支持部付きリッジ構造として圧力
の集中を緩和した方法もあるが、この場合にも溝の部分
を完全に半田材とぬれさせることが困難であるという欠
点が残る。半田材とぬれない部分があると、半導体レー
ザから発せられる熱を十分に逃がすことができず出力の
飽和が生じ高出力を得ることが困難となる。また、長時
間駆動した場合の寿命も短くなってしまうといった問題
点も持ち合わせている。なお、この支持部付きリッジ構
造においては、仮に溝に半田材が十分にぬれたときにで
も局所的応力が加わり、レーザ素子自身に歪が加わり信
頼性を悪化させるおそれがある。

【０００５】また、図６に示すように図４における半導
体レーザのリッジ周辺の除去領域を選択的に埋め込む方
法の場合、埋め込み再成長という煩雑なプロセスを行わ
ねばならず、この埋め込みの際の表面状態の安定化には
十分注意する必要があり、製造歩留まりや再現性といっ
た点で非常に不利である。また、これと類似した方法で
特開平１−201980号に開示されているように、再成長す
る代わりにリッジ側面にポリイミドを絶縁膜を介して形
成し、その上に電極を成膜するといった方法もあるが、
高出力のレーザ光を得るために高電流を印加し、素子温
度が上昇した場合には、ポリイミドが熱により変質・変
形してしまいヒートシンクとの接着が不十分となり素子
寿命が短くなるといった問題が生じ、製品として適性が
ない。

【０００６】

【発明が解決しようとする課題】上述のように、リッジ
型半導体レーザにおいて、リッジ側面に半田材が十分に
ぬれない場合の熱発散効率の低さ、および／またはヒー
トシンクとの接着面積が狭いことによるリッジ近辺の半
田材による応力等のダメージは、半導体レーザの高出力
化、高信頼性の妨げとなっている。

【０００７】本発明は上記事情に鑑みてなされたもので
あって、リッジ溝を容易な方法で高温に耐えうる材料で
平坦化した、高信頼性、高出力を達成する半導体レーザ
を提供するものである。

【０００８】

【課題を解決するための手段】本発明の第一の半導体レ
ーザは、片面に第一の電極層を形成された第一導電型基
板上に、少なくとも第一導電型クラッド層、活性層およ
び第二導電型クラッド層をこの順に含む複数の半導体層
が積層され、該半導体層上に第二の電極層が形成され、
該第二の電極層側がヒートシンクに固着される半導体レ
ーザにおいて、前記ヒートシンクに固着される固着面側
から少なくとも前記第二導電型クラッド層に達する深さ
までの前記半導体層に、互いに間隔をおいて延びる少な
くとも一対の切欠部が形成され、該一対の切欠部の間の
リッジ部上に開口を有する絶縁膜が前記切欠部の側面お
よび底面に形成され、前記開口を覆うようにして前記第
二の電極層が形成され、前記固着面側の露出部の全面に
スピン塗布法により金属が塗布され、アニールされるこ
とにより、前記切欠部が前記金属によって前記リッジ部
の高さと略同じ高さまで埋め込まれ、前記固着面が平坦
化されていることを特徴とするものである。

【０００９】本発明の第二の半導体レーザは、片面に第
一の電極層を形成された第一導電型基板上に、少なくと
も第一導電型クラッド層、活性層および第二導電型クラ
ッド層をこの順に含む複数の半導体層が積層され、該半
導体層上に第二の電極層が形成され、該第二の電極層側
がヒートシンクに固着される半導体レーザにおいて、前
記ヒートシンクに固着される固着面側から少なくとも前
記第二導電型クラッド層に達する深さまでの前記半導体
層に、互いに間隔をおいて延びる少なくとも一対の切欠
部が形成され、該一対の切欠部の間のリッジ部上に開口
を有する絶縁膜が前記切欠部の側面および底面に形成さ
れ、前記切欠部にスピン塗布法によりケイ素化合物が塗
布され、アニールされることにより、前記切欠部が前記
ケイ素化合物によって前記リッジ部の高さと略同じ高さ
まで埋め込まれ、前記固着面側の露出部の全面に前記第
二の電極層が形成され、前記ヒートシンクに固着される
面が平坦化されていることを特徴とするものである。

【００１０】すなわち、本発明の半導体レーザは、通常
リッジ型半導体レーザにおいてヒートシンクとの固着面
に形成される凹凸が、スピン塗布およびアニールという
簡単な方法を用いて金属またはケイ素化合物により平坦
化されたものである。

【００１１】上記において、切欠部とはリッジ部両側部
を切り欠いて形成された部分であってもよいし、リッジ
部両側部に形成された溝状の部分であってもよい。

【００１２】ここで、第一導電型および第二導電型とい
う言葉は伝導機構の異なることを明らかにするために用
いており、例えば第一導電型がｎ型に対応する場合は第
二導電型はｐ型に対応するものである。

【００１３】

【発明の効果】本発明の半導体レーザ装置は、リッジ型
半導体レーザのリッジ溝をスピン塗布法およびアニール
によって、金属またはケイ素化合物で埋め込むという容
易な方法で、ヒートシンクとの固着面が平坦化されたも
のであり、該固着面が平坦化されたことにより、ヒート
シンクへの隙間のない接着ができ、局所応力の発生を防
止することができる。また、隙間のない接着により、駆
動時の熱発散効率も向上することができ、高信頼性、高
出力および長寿命化を達成することができる。

【００１４】

【発明の実施の形態】以下に、本発明の具体的な実施の
形態について説明する。

【００１５】図１に本発明の第一の実施の形態のリッジ
型インデックスガイド半導体レーザ断面模式図を示す。
n-GaAs基板21（Si=2×10¹⁸cm^-3ドープ）上にn-GaAsバッ
ファ層22（Si=1×10¹⁸cm^-3ドープ、0.5μm）、n-Al_0.5G
a_0.5Asクラッド層23（Si=1×10¹⁸cm^-3ドープ、2.5μ
m）、アンドープＳＣＨ活性層24、p-Al_0.5Ga_0.5Asクラ
ッド層25（Zn=1×10¹⁸cm^-3ドープ、2μm）、p-GaAsキャ
ップ層26（Zn=5×10¹⁸cm^-3ドープ、0.3μm）を減圧ＭＯ
ＣＶＤ法により積層する。ＳＣＨ活性層24の層構成はn-
GaAs基板21側からAl_0.25Ga_0.75As光ガイド層（アンドー
プ、0.05μm）、Al_0.05Ga_0.95As量子井戸層（アンドー
プ、8nm）、Al_0.25Ga_0.75As光ガイド層（アンドープ、
0.05μm）である。

【００１６】その後、フォトリソグラフィー法によりレ
ジストマスクを作製し、これをSiO₂マスクに転写してレ
ジストマスク除去した後、硫酸：過酸化水素：水＝10:
1:1のエッチング液にて200 μｍ幅のメサ形状でリッジ
幅が10μｍとなるようにエッチングを行う。リッジ部で
はp-Al_0.5Ga_0.5Asクラッド層25の残し厚みが0.2μmとな
るようにエッチングを行いメサ部で等価的な屈折率が高
くなるようにして屈折率導波路を形成する。

【００１７】メサ作製後、プラズマＣＶＤ法でSiO₂膜27
を形成し、フォトリソグラフィとエッチングによりメサ
上部のSiO₂膜を除去して電極窓30を形成した。ｐ側電極
Ti/Pt/Au28を形成し400 ℃以上でシンターしてオーミッ
ク電極とし、塗布型平坦化材、例えば有機溶媒にAu超微
粒子（0.01μm ）を混入した溶剤をスピン塗布31し、25
0 ℃以上でアニールを行う。その後AuGe/Ni/Auによって
ｎ側電極29を形成し、350 ℃でシンターしてオーミック
電極とした。作製したレーザの前面に反射率10％以下の
ＬＲコーティング、後面に95％以上のＨＲコーティング
を施し、チップはヒートシンク上にｐ側電極29側をボン
ディングした。

【００１８】図２は、従来のリッジ型半導体レーザ素子
および本発明に係る固着面が平坦化された半導体レーザ
素子それぞれのＩ−Ｌ特性を示している。それぞれ、破
線および実線で示されている。図２から本発明の半導体
レーザ素子は、高電流印加時においても従来の素子と比
較して素子の寿命が保たれており、高出力が得られてい
ることが明らかである。

【００１９】なお、上述の塗布型平坦化材はAu材に限定
されるものではなく、電気抵抗率の低い金属であれば使
用可能である。

【００２０】本発明の第二の実施の形態のリッジ型イン
デックスガイド半導体レーザの断面模式図を図３に示
す。n-GaAs基板21（Si=2×10¹⁸cm^-3ドープ）上にn-GaAs
バッファ層22（Si=1×10¹⁸cm^-3ドープ、0.5μm）、n-Al
_0.5Ga_0.5Asクラッド層23（Ｓｉ＝１×１０^１８ｃｍ^−３
ドープ、2.5μm）、アンドープＳＣＨ活性層24、p-Al
_0.5Ga_0.5Asクラッド層25（Zn=1×10¹⁸cm^-3ドープ、2μ
m）、p-GaAsキャップ層26（Zn=5×10¹⁸cm^-3ドープ、0.3
μm）を減圧ＭＯＣＶＤ法により積層する。ＳＣＨ活性
層24の層構成はn-GaAs基板21側からAl_0.25Ga_0.75As光ガ
イド層（アンドープ、0.05μm ）、Al_0.05Ga_0.95As量子
井戸層（アンドープ、8nm ）、Al_0.25Ga_0.75As光ガイド
層（アンドープ、0.05μm ）である。

【００２１】その後、フォトリソグラフィー法によりレ
ジストマスクを作製し、これをSiO₂マスクに転写してレ
ジストマスク除去した後、硫酸：過酸化水素：水＝10:
1:1のエッチング液にて200 μm 幅のメサ形状でリッジ
幅が10μm となるようにエッチングを行う。リッジ部で
はp-Al_0.5Ga_0.5Asクラッド層25の残し厚みが0.2μmとな
るようにエッチングを行いメサ部で等価的な屈折率が高
くなるようにして屈折率導波路を形成する。

【００２２】メサ作製後、プラズマＣＶＤ法でSiO₂膜27
を形成し、塗布型平坦材をスピン塗布32し、250 ℃以上
の温度でアニールする。これによってリッジ溝が埋ま
り、平坦化が達成される。フォトリソグラフィとエッチ
ングによりメサ上部のSiO₂膜を除去して電極窓30を形成
した。ｐ側電極Ti/Pt/Au28を形成し、400 ℃でシンター
してオーミック電極とした後、ｎ側電極AuGe/Ni/Au29を
形成し、350 ℃でシンターしてオーミック電極とした。
作製したレーザの前面に反射率10％以下のＬＲコーティ
ング、後面に95％以上のＨＲコーティングを施し、チッ
プはヒートシンク上にｐ側電極側をボンディングした。

【００２３】上記のように、本発明の半導体レーザは、
リッジ溝に塗布型平坦化材をスピン塗布し、アニールす
ることによって容易に平坦化が行われた後に、ヒートシ
ンクに半田材を用いてボンディングされるため、隙間の
ない、局所応力のない接着を得ることができる。

【００２４】なお、上述の実施の形態においては、AlGa
As系の半導体材料について説明したが、材料はこれに限
るものではなく、半導体レーザを構成できるものであれ
ば他の材料であってもよい。

【００２５】また、メサ幅は200μm に限定されず、２
μm のような狭ストライプから300μmのような広ストラ
イプであってもよく、さらには、ストライプを複数並べ
たアレーであってもよい。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態に係る電極平坦化リ
ッジ型インデックスガイド半導体レーザの断面図

【図２】本発明の第一の実施の形態の電極平坦化リッジ
型インデックスガイド半導体レーザのＩ−Ｌ特性を示す
説明図

【図３】本発明の第二の実施の形態に係る絶縁膜平坦化
リッジ型インデックスガイド半導体レーザ断面図

【図４】従来のリッジ型インデックスガイド半導体レー
ザ断面図

【図５】従来のリッジ型インデックスガイド半導体レー
ザ断面図

【図６】従来のリッジ型インデックスガイド半導体レー
ザ断面図

【符号の説明】

21 n-GaAs基板 22 n-GaAsバッファ層 23 n-Al_0.5Ga_0.5Asクラッド層 24 アンドープＳＣＨ活性層 25 p-Al_0.5Ga_0.5Asクラッド層 26 p-GaAsキャップ層 27 SiO₂膜 28 ｐ型側Ti/Pt/Au電極 29 ｎ型側AuGe/Ni/Au電極 30 電極窓 31, 32 スピン塗布部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 片面に第一の電極層を形成された第一導
   電型基板の他面上に、少なくとも第一導電型クラッド
   層、活性層および第二導電型クラッド層をこの順に含む
   複数の半導体層が積層され、該半導体層上に第二の電極
   層が形成され、該第二の電極層側がヒートシンクに固着
   される半導体レーザにおいて、 前記ヒートシンクに固着される固着面側から少なくとも
   前記第二導電型クラッド層に達する深さまでの前記半導
   体層に、互いに間隔をおいて延びる少なくとも一対の切
   欠部が形成され、 該一対の切欠部の間のリッジ部上に開口を有する絶縁膜
   が前記切欠部の側面および底面に形成され、 前記開口を覆うようにして前記第二の電極層が形成さ
   れ、 前記固着面側の露出部の全面にスピン塗布法により金属
   が塗布され、アニールされることにより、前記切欠部が
   前記金属によって前記リッジ部の高さと略同じ高さまで
   埋め込まれ、前記固着面が平坦化されていることを特徴
   とする半導体レーザ。
2. 【請求項２】 片面に第一の電極層を形成された第一導
   電型基板の他面上に、少なくとも第一導電型クラッド
   層、活性層および第二導電型クラッド層をこの順に含む
   複数の半導体層が積層され、該半導体層上に第二の電極
   層が形成され、該第二の電極層側がヒートシンクに固着
   される半導体レーザにおいて、 前記ヒートシンクに固着される固着面側から少なくとも
   前記第二導電型クラッド層に達する深さまでの前記半導
   体層に、互いに間隔をおいて延びる少なくとも一対の切
   欠部が形成され、 該一対の切欠部の間のリッジ部上に開口を有する絶縁膜
   が前記切欠部の側面および底面に形成され、 前記切欠部にスピン塗布法によりケイ素化合物が塗布さ
   れ、アニールされることにより、前記切欠部が前記ケイ
   素化合物によって前記リッジ部の高さと略同じ高さまで
   埋め込まれ、 前記固着面側の露出部の全面に前記第二の電極層が形成
   され、前記ヒートシンクに固着される面が平坦化されて
   いることを特徴とする半導体レーザ。