JPH10215289A - 同期装置 - Google Patents
同期装置Info
- Publication number
- JPH10215289A JPH10215289A JP8982497A JP8982497A JPH10215289A JP H10215289 A JPH10215289 A JP H10215289A JP 8982497 A JP8982497 A JP 8982497A JP 8982497 A JP8982497 A JP 8982497A JP H10215289 A JPH10215289 A JP H10215289A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- sampling
- phase
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 アナログＰＬＬを用いた場合、温度変化、経
年変化、電圧変動等の環境の変動に弱く、また同期用の
交番パタンで同期をロック後、情報シンボルを用いた同
期の保持が情報シンボルのパタンにより不安定になる。 【解決手段】 受信信号１０１から比較器１０２で符号
１０３を検出し、その変化点をＤ−ＦＦ１０５でシンボ
ルクロックのＮ倍の精度で検出する。コントローラ１０
８でセレクタ１０７をカウンタ１１４＃０から１１７＃
Ｎ−１まで順に切り換える。カウンタ１１４〜１１７
は、Ｄ−ＦＦ出力１０５が立ち上がった時刻にカウント
アップし、受信信号の符号変化点のヒストグラムを算出
し、位相番号検出器１２２でカウンタ１１４〜１１７の
中から最大値を示すカウンタの番号（０〜Ｎ−１）をシ
ンボルクロックの位相として出力する。
年変化、電圧変動等の環境の変動に弱く、また同期用の
交番パタンで同期をロック後、情報シンボルを用いた同
期の保持が情報シンボルのパタンにより不安定になる。 【解決手段】 受信信号１０１から比較器１０２で符号
１０３を検出し、その変化点をＤ−ＦＦ１０５でシンボ
ルクロックのＮ倍の精度で検出する。コントローラ１０
８でセレクタ１０７をカウンタ１１４＃０から１１７＃
Ｎ−１まで順に切り換える。カウンタ１１４〜１１７
は、Ｄ−ＦＦ出力１０５が立ち上がった時刻にカウント
アップし、受信信号の符号変化点のヒストグラムを算出
し、位相番号検出器１２２でカウンタ１１４〜１１７の
中から最大値を示すカウンタの番号（０〜Ｎ−１）をシ
ンボルクロックの位相として出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信機
器の受信装置における同期装置に関する。
器の受信装置における同期装置に関する。
【０００２】
【従来の技術】近年、通信のディジタル化が目ざましい
勢いで進んでいる。このディジタル通信では、受信側に
おいて高速かつ高精度でフレーム同期を引き込むための
技術が必要となる。
勢いで進んでいる。このディジタル通信では、受信側に
おいて高速かつ高精度でフレーム同期を引き込むための
技術が必要となる。
【０００３】従来、同期引き込みには、「ＰＬＬ−ＩＣ
の使い方」（畑雅恭、古川計介、秋葉出版、ＰＰ．１４
６−１５４）に記載されているように、ＰＬＬ（位相同
期ループ）を利用する同期装置が用いられている。この
装置は、図４７に示すように、ＰＬＬの制御を受けて最
終的に入力信号に同期した信号を出力するディジタルＶ
ＣＯ（電圧制御発信器）１と、入力信号とディジタルＶ
ＣＯ１の出力との位相を比較し、その結果に基づいて＋
１または−１のデータを出力する２値量子化位相比較器
２と、２値量子位相比較器２の出力を計数してその係数
値がある値（Ｎ）を超えたときに補正信号をディジタル
ＶＣＯ１に出力するシーケンスシャル・ループ・フィル
タ３とを備えている。２値量子化位相比較器２は、入力
信号とディジタルＶＣＯ１の出力との位相を比較する位
相比較器４と、この位相比較結果を２値に量子化する量
子化器５とを備え、ディジタルＶＣＯ１は、固定周波数
の信号を発振する固定発振器６と、シーケンシャル・ル
ープ・フィルタ３から信号が出力されたときに固定発振
器６の出力にパルスを付加または除去するパルス付加／
除去回路７と、パルスの付加または除去された固定発振
器６の出力を分周する分周器８とを備えている。
の使い方」（畑雅恭、古川計介、秋葉出版、ＰＰ．１４
６−１５４）に記載されているように、ＰＬＬ（位相同
期ループ）を利用する同期装置が用いられている。この
装置は、図４７に示すように、ＰＬＬの制御を受けて最
終的に入力信号に同期した信号を出力するディジタルＶ
ＣＯ（電圧制御発信器）１と、入力信号とディジタルＶ
ＣＯ１の出力との位相を比較し、その結果に基づいて＋
１または−１のデータを出力する２値量子化位相比較器
２と、２値量子位相比較器２の出力を計数してその係数
値がある値（Ｎ）を超えたときに補正信号をディジタル
ＶＣＯ１に出力するシーケンスシャル・ループ・フィル
タ３とを備えている。２値量子化位相比較器２は、入力
信号とディジタルＶＣＯ１の出力との位相を比較する位
相比較器４と、この位相比較結果を２値に量子化する量
子化器５とを備え、ディジタルＶＣＯ１は、固定周波数
の信号を発振する固定発振器６と、シーケンシャル・ル
ープ・フィルタ３から信号が出力されたときに固定発振
器６の出力にパルスを付加または除去するパルス付加／
除去回路７と、パルスの付加または除去された固定発振
器６の出力を分周する分周器８とを備えている。
【０００４】この同期装置では、２値量子化位相比較器
２の位相比較器４が、ディジタルＶＣＯ１の出力信号と
入力信号との位相を比較し、ディジタルＶＣＯ１の出力
の位相が進んでいるときには−１、遅れているときには
＋１の値を量子化器５から出力する。シーケンシャル・
ループ・フィルタ３は、量子化器５の出力を計数し、そ
の計数値が＋Ｎになると、パルス付加／除去回路７に対
して、パルスの除去を制御する補正信号を出力し、−Ｎ
になると、パルスの付加を制御する補正信号を出力す
る。
２の位相比較器４が、ディジタルＶＣＯ１の出力信号と
入力信号との位相を比較し、ディジタルＶＣＯ１の出力
の位相が進んでいるときには−１、遅れているときには
＋１の値を量子化器５から出力する。シーケンシャル・
ループ・フィルタ３は、量子化器５の出力を計数し、そ
の計数値が＋Ｎになると、パルス付加／除去回路７に対
して、パルスの除去を制御する補正信号を出力し、−Ｎ
になると、パルスの付加を制御する補正信号を出力す
る。
【０００５】従って、この装置をフレーム同期装置とし
て用いる場合には、ディジタルＶＣＯ１の出力信号の位
相がフレーム同期信号の位相と正または負の一方向にず
れているとき、同期引き込みの開始からＮフレーム後に
最初の補正信号がシーケンシャル・ループ・フィルタ３
によって出力されることになる。
て用いる場合には、ディジタルＶＣＯ１の出力信号の位
相がフレーム同期信号の位相と正または負の一方向にず
れているとき、同期引き込みの開始からＮフレーム後に
最初の補正信号がシーケンシャル・ループ・フィルタ３
によって出力されることになる。
【０００６】補正信号が入力したディジタルＶＣＯ１で
は、パルス付加／除去回路７が、この補正信号に応じ
て、固定発振器６の出力にパルスを挿入または除去す
る。固定発振器６の発振周波数は、位相制御の量子化値
を小さくするために入力周波数のＲ倍に選定されている
ため、パルス付加／除去回路７でパルスの挿入・除去さ
れた固定発振器６の出力は、分周器８でＲ分周された後
に、ディジタルＶＣＯ１の出力信号として出力される。
は、パルス付加／除去回路７が、この補正信号に応じ
て、固定発振器６の出力にパルスを挿入または除去す
る。固定発振器６の発振周波数は、位相制御の量子化値
を小さくするために入力周波数のＲ倍に選定されている
ため、パルス付加／除去回路７でパルスの挿入・除去さ
れた固定発振器６の出力は、分周器８でＲ分周された後
に、ディジタルＶＣＯ１の出力信号として出力される。
【０００７】パルスの挿入または除去によってもディジ
タルＶＣＯ１の出力信号と入力信号との位相差が残る場
合には、前記の動作が繰り返され、最終的に、ディジタ
ルＶＣＯ１の出力信号と入力信号との位相差が最小にな
るように、ディジタルＶＣＯ１の出力が制御される。
タルＶＣＯ１の出力信号と入力信号との位相差が残る場
合には、前記の動作が繰り返され、最終的に、ディジタ
ルＶＣＯ１の出力信号と入力信号との位相差が最小にな
るように、ディジタルＶＣＯ１の出力が制御される。
【０００８】この装置の場合、フレーム同期引き込み時
の初期位相差をφとすると、位相が誤差δ以内に引き込
まれる時間が次式（１）で与えられる。但し、３６０°
／Ｒは１サイクルでの位相変化である。
の初期位相差をφとすると、位相が誤差δ以内に引き込
まれる時間が次式（１）で与えられる。但し、３６０°
／Ｒは１サイクルでの位相変化である。
【０００９】 Ｔ0 ＝｛（φ−δ）Ｒ／３６０｝×Ｎ ・・・（１） この式（１）を用いてフレーム同期を確立する時間の平
均を求めると式（２）のようになる。
均を求めると式（２）のようになる。
【００１０】
【数１】 ここで、δ＝１８０／Ｒとし、比較周波数をＰＤＣのフ
ルレートのフレーム周波数である５０Ｈｚ、固定発振器
９０６の発振周波数１２．６ｋＨz とすると、Ｒ＝２５
２となり、平均の引き込み時間は６２．５×Ｎ、即ち、
３．１２５秒となる。
ルレートのフレーム周波数である５０Ｈｚ、固定発振器
９０６の発振周波数１２．６ｋＨz とすると、Ｒ＝２５
２となり、平均の引き込み時間は６２．５×Ｎ、即ち、
３．１２５秒となる。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の同期装置は、アナログＰＬＬを用いているので、温
度変化、経年変化、電圧変動等の環境の変動に弱く、ま
た同期用の交番パタンで同期をロック後、情報シンボル
を用いた同期の保持が、情報シンボルのパタンにより不
安定になるといった課題がある。
来の同期装置は、アナログＰＬＬを用いているので、温
度変化、経年変化、電圧変動等の環境の変動に弱く、ま
た同期用の交番パタンで同期をロック後、情報シンボル
を用いた同期の保持が、情報シンボルのパタンにより不
安定になるといった課題がある。
【００１２】本発明は、上記課題を解決するために、全
ディジタル回路で同期回路を実現することにより環境の
変化に対する耐性を高め、また送られてきたシンボルパ
タンが同期用の交番パタンであるか、ランダム性に欠け
る情報シンボルであるかによらず、高性能な同期回路を
実現することを目的とする。
ディジタル回路で同期回路を実現することにより環境の
変化に対する耐性を高め、また送られてきたシンボルパ
タンが同期用の交番パタンであるか、ランダム性に欠け
る情報シンボルであるかによらず、高性能な同期回路を
実現することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、全ディジタル回路で同期回路を実現し、
ＩＦ帯の受信信号のゼロクロスをシンボルレートのＮ倍
で検出し、検出時刻のヒストグラムから最適なシンボル
同期を確立するようにしたものである。したがって、本
発明では、ゼロクロスのヒストグラム検出を行うため
に、情報シンボルのようにゼロクロス数シンボル連続し
て起こらない場合でも誤動作の要因にならず、またバー
スト長が短いかまたはクロックの精度が非常に高い場合
は、少ないシンボル数で同期を確立して保持することに
ができるので、同期回路を止めて低消費電力化を実現で
き、またバースト長が長いかまたはクロックの精度が低
い場合でも、情報シンボルにおいて同期検出が行えるの
で、同期の追従を簡単な回路の追加で実現できる。
成するために、全ディジタル回路で同期回路を実現し、
ＩＦ帯の受信信号のゼロクロスをシンボルレートのＮ倍
で検出し、検出時刻のヒストグラムから最適なシンボル
同期を確立するようにしたものである。したがって、本
発明では、ゼロクロスのヒストグラム検出を行うため
に、情報シンボルのようにゼロクロス数シンボル連続し
て起こらない場合でも誤動作の要因にならず、またバー
スト長が短いかまたはクロックの精度が非常に高い場合
は、少ないシンボル数で同期を確立して保持することに
ができるので、同期回路を止めて低消費電力化を実現で
き、またバースト長が長いかまたはクロックの精度が低
い場合でも、情報シンボルにおいて同期検出が行えるの
で、同期の追従を簡単な回路の追加で実現できる。
【００１４】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力信号の符号を求める手段と、求めた符号からシ
ンボルレートの数倍で符号の変化点を検出する手段と、
検出した符号の変化点の時刻のヒストグラムを算出する
手段と、算出したヒストグラムの中の最大値を取る位相
番号をシンボル同期点と判定する手段とを備えた同期装
置であり、ＩＦ帯の信号のゼロクロスをシンボルレート
のＮ倍で検出し、検出された時刻（０〜Ｎ−１）のヒス
トグラムを算出し、ある検出時間内でヒストグラムが最
大になった時刻時刻（０〜Ｎ−１）をシンボルクロック
として選択することにより、シンボル同期を確立するこ
とができる。
は、入力信号の符号を求める手段と、求めた符号からシ
ンボルレートの数倍で符号の変化点を検出する手段と、
検出した符号の変化点の時刻のヒストグラムを算出する
手段と、算出したヒストグラムの中の最大値を取る位相
番号をシンボル同期点と判定する手段とを備えた同期装
置であり、ＩＦ帯の信号のゼロクロスをシンボルレート
のＮ倍で検出し、検出された時刻（０〜Ｎ−１）のヒス
トグラムを算出し、ある検出時間内でヒストグラムが最
大になった時刻時刻（０〜Ｎ−１）をシンボルクロック
として選択することにより、シンボル同期を確立するこ
とができる。
【００１５】また、請求項２に記載の発明は、入力信号
の符号を求める手段と、求めた符号からシンボルレート
の数倍で符号の変化点を検出するラッチ手段と、検出し
た符号の変化点の時刻のヒストグラムを算出する手段
と、算出したヒストグラムの中で最初にしきい値を超え
た位相番号をシンボル同期点と判定する手段とを備えた
同期装置であり、ＩＦ帯の信号のゼロクロスをシンボル
レートのＮ倍で検出し、検出された時刻（０〜Ｎ−１）
のヒストグラムを算出し、ヒストグラムがしきい値を超
えた時刻（０〜Ｎ−１）をシンボルクロックとして選択
することにより、シンボル同期を確立することができ
る。
の符号を求める手段と、求めた符号からシンボルレート
の数倍で符号の変化点を検出するラッチ手段と、検出し
た符号の変化点の時刻のヒストグラムを算出する手段
と、算出したヒストグラムの中で最初にしきい値を超え
た位相番号をシンボル同期点と判定する手段とを備えた
同期装置であり、ＩＦ帯の信号のゼロクロスをシンボル
レートのＮ倍で検出し、検出された時刻（０〜Ｎ−１）
のヒストグラムを算出し、ヒストグラムがしきい値を超
えた時刻（０〜Ｎ−１）をシンボルクロックとして選択
することにより、シンボル同期を確立することができ
る。
【００１６】また、請求項３に記載の発明は、入力信号
の符号を求める手段と、求めた符号からシンボルレート
の数倍で符号の変化点を検出するラッチ手段と、検出し
た符号の変化点の時刻のヒストグラムを算出する手段
と、算出したヒストグラムの中で最初にしきい値を超え
た位相番号をシンボル同期点と判定し、ある検出時間内
でしきい値を超えなかった場合は、算出したヒストグラ
ムの中で最初にしきい値を超えた位相番号をシンボル同
期点と判定する手段とを備えた同期装置であり、ＩＦ帯
の信号のゼロクロスをシンボルレートのＮ倍で検出し、
検出された時刻（０〜Ｎ−１）のヒストグラムを算出
し、ある検出時間内でヒストグラムがヒストグラムがし
きい値を超えた時刻（０〜Ｎ−１）をシンボルクロック
として選択するとともに、ある検出時刻内でヒストグラ
ムがしきい値を超えなかった場合は、ヒストグラムが最
大になった時刻時刻（０〜Ｎ−１）をシンボルクロック
として選択することにより、シンボル同期を素早く確立
することができる。
の符号を求める手段と、求めた符号からシンボルレート
の数倍で符号の変化点を検出するラッチ手段と、検出し
た符号の変化点の時刻のヒストグラムを算出する手段
と、算出したヒストグラムの中で最初にしきい値を超え
た位相番号をシンボル同期点と判定し、ある検出時間内
でしきい値を超えなかった場合は、算出したヒストグラ
ムの中で最初にしきい値を超えた位相番号をシンボル同
期点と判定する手段とを備えた同期装置であり、ＩＦ帯
の信号のゼロクロスをシンボルレートのＮ倍で検出し、
検出された時刻（０〜Ｎ−１）のヒストグラムを算出
し、ある検出時間内でヒストグラムがヒストグラムがし
きい値を超えた時刻（０〜Ｎ−１）をシンボルクロック
として選択するとともに、ある検出時刻内でヒストグラ
ムがしきい値を超えなかった場合は、ヒストグラムが最
大になった時刻時刻（０〜Ｎ−１）をシンボルクロック
として選択することにより、シンボル同期を素早く確立
することができる。
【００１７】本発明の請求項４に記載の発明は、同期確
立後に、同期確立点の前後１位相分のヒストグラムを算
出して位相番号を検出しタイミング補正を行う請求項１
から３のいずれかに記載の同期装置であり、シンボル同
期を確立後、ＩＦ帯の信号のゼロクロスをシンボルレー
トのＮ倍で検出し、検出された時刻（０〜Ｎ−１）のヒ
ストグラムを算出し、同期確立した時刻（ｋ：０≦ｋ≦
Ｎ−１）に対してヒストグラムがしきい値を超えた時刻
が前の場合は、シンボル同期を１クロック（１/ （Ｎ×
ｆｓ））だけ前に補正し、ヒストグラムがしきい値を超
えた時刻が後の場合は、シンボル同期を１クロック（１
/ （Ｎ×ｆｓ））だけ後に補正し、同じ場合は補正を行
わないようにタイミング補正することにより、正確なシ
ンボル同期を確立することができる。
立後に、同期確立点の前後１位相分のヒストグラムを算
出して位相番号を検出しタイミング補正を行う請求項１
から３のいずれかに記載の同期装置であり、シンボル同
期を確立後、ＩＦ帯の信号のゼロクロスをシンボルレー
トのＮ倍で検出し、検出された時刻（０〜Ｎ−１）のヒ
ストグラムを算出し、同期確立した時刻（ｋ：０≦ｋ≦
Ｎ−１）に対してヒストグラムがしきい値を超えた時刻
が前の場合は、シンボル同期を１クロック（１/ （Ｎ×
ｆｓ））だけ前に補正し、ヒストグラムがしきい値を超
えた時刻が後の場合は、シンボル同期を１クロック（１
/ （Ｎ×ｆｓ））だけ後に補正し、同じ場合は補正を行
わないようにタイミング補正することにより、正確なシ
ンボル同期を確立することができる。
【００１８】本発明の請求項５に記載の発明は、周波数
の精度が悪いと分かっている場合は、位相番号の検出の
頻度を多くして追従するようにし、周波数の精度が良い
と分かっている場合は、位相番号の検出の頻度を少なく
する請求項４記載の同期装置であり、シンボル同期を確
立後、バースト長やクロックの精度の応じて同期補正の
実施頻度を制御することにより、低消費電力化を図るこ
とができる。
の精度が悪いと分かっている場合は、位相番号の検出の
頻度を多くして追従するようにし、周波数の精度が良い
と分かっている場合は、位相番号の検出の頻度を少なく
する請求項４記載の同期装置であり、シンボル同期を確
立後、バースト長やクロックの精度の応じて同期補正の
実施頻度を制御することにより、低消費電力化を図るこ
とができる。
【００１９】本発明の請求項６に記載の発明は、Ａ／Ｄ
変換後のデータを用いて同期獲得を行う請求項１から５
のいずれかに記載の同期装置であり、Ａ／Ｄ変換前のデ
ータを使用する場合に比べて、同期回路への信号とＡ／
Ｄ変換器への信号の間に到達時間の差が問題になるよう
な場合( 特にシンボルレートが高い場合) において、正
確な所望の同期位置を検出することができる。
変換後のデータを用いて同期獲得を行う請求項１から５
のいずれかに記載の同期装置であり、Ａ／Ｄ変換前のデ
ータを使用する場合に比べて、同期回路への信号とＡ／
Ｄ変換器への信号の間に到達時間の差が問題になるよう
な場合( 特にシンボルレートが高い場合) において、正
確な所望の同期位置を検出することができる。
【００２０】本発明の請求項７に記載の発明は、請求項
６記載の発明において、同期信号がシンボル毎に位相が
１８０度変わるような正弦波である場合に、Ａ／Ｄ変換
後のサンプリングデータの絶対値を同相信号と直交信号
別々に加算して、加算後により確からしい方を選択して
用いるようにしたものであり、アナログ回路での遅延な
どがあっても正確な所望の同期位置を検出することがで
きる。
６記載の発明において、同期信号がシンボル毎に位相が
１８０度変わるような正弦波である場合に、Ａ／Ｄ変換
後のサンプリングデータの絶対値を同相信号と直交信号
別々に加算して、加算後により確からしい方を選択して
用いるようにしたものであり、アナログ回路での遅延な
どがあっても正確な所望の同期位置を検出することがで
きる。
【００２１】本発明の請求項８に記載の発明は、請求項
６記載の発明において、同期信号がシンボル毎に位相が
１８０度変わるような正弦波である場合に、Ａ／Ｄ変換
後のサンプリングデータの絶対値を同相信号と直交信号
の区別なく加算して用いるようにしたものであり、請求
項７記載の発明よりも回路の小型化を図りつつ、アナロ
グ回路での遅延などがあっても、正確な所望の同期位置
を検出することができる。
６記載の発明において、同期信号がシンボル毎に位相が
１８０度変わるような正弦波である場合に、Ａ／Ｄ変換
後のサンプリングデータの絶対値を同相信号と直交信号
の区別なく加算して用いるようにしたものであり、請求
項７記載の発明よりも回路の小型化を図りつつ、アナロ
グ回路での遅延などがあっても、正確な所望の同期位置
を検出することができる。
【００２２】本発明の請求項９に記載の発明は、請求項
７または８記載の発明において、同期信号がシンボル毎
に位相が１８０度変わるような正弦波である場合に、Ａ
／Ｄ変換後のサンプリングデータの絶対値を同相信号と
直交信号別々に、まずシンボルの４倍のサンプリングに
対して求め、さらにＩ側とＱ側の信号のレベルも求めて
おいて、レベルの大きい方に対して、隣り合った２つの
値が最大となるペアを選択し、その中間のタイミングで
もう一度サンプリングデータの絶対値の和を求め、上記
２つの値を含めて３つの値を比較して値の最も大きいタ
イミングを求めることで同期を獲得するようにしたもの
であり、アナログ回路での遅延などがあっても正確な所
望の同期位置を検出することができる。
７または８記載の発明において、同期信号がシンボル毎
に位相が１８０度変わるような正弦波である場合に、Ａ
／Ｄ変換後のサンプリングデータの絶対値を同相信号と
直交信号別々に、まずシンボルの４倍のサンプリングに
対して求め、さらにＩ側とＱ側の信号のレベルも求めて
おいて、レベルの大きい方に対して、隣り合った２つの
値が最大となるペアを選択し、その中間のタイミングで
もう一度サンプリングデータの絶対値の和を求め、上記
２つの値を含めて３つの値を比較して値の最も大きいタ
イミングを求めることで同期を獲得するようにしたもの
であり、アナログ回路での遅延などがあっても正確な所
望の同期位置を検出することができる。
【００２３】本発明の請求項１０に記載の発明は、請求
項７または８記載の発明において、同期信号がシンボル
毎に位相が１８０度変わるような正弦波である場合に、
Ａ／Ｄ変換後のサンプリングデータの絶対値を同相信号
と直交信号の区別なく、まずシンボルの４倍のサンプリ
ングに対して求め、その中で隣り合った２つの値が最大
となるペアを選択し、その中間のタイミングでもう一度
サンプリングデータの絶対値の和を求め、上記２つのタ
イミングにおける値を入れた３つの値を比較して最も大
きい値となるタイミングを求めることで同期を獲得する
ようにしたものであり、アナログ回路での遅延などがあ
っても正確な所望の同期位置を検出することができる。
項７または８記載の発明において、同期信号がシンボル
毎に位相が１８０度変わるような正弦波である場合に、
Ａ／Ｄ変換後のサンプリングデータの絶対値を同相信号
と直交信号の区別なく、まずシンボルの４倍のサンプリ
ングに対して求め、その中で隣り合った２つの値が最大
となるペアを選択し、その中間のタイミングでもう一度
サンプリングデータの絶対値の和を求め、上記２つのタ
イミングにおける値を入れた３つの値を比較して最も大
きい値となるタイミングを求めることで同期を獲得する
ようにしたものであり、アナログ回路での遅延などがあ
っても正確な所望の同期位置を検出することができる。
【００２４】本発明の請求項１１に記載の発明は、請求
項９または１０記載の発明において、隣り合った２つの
値が最小となるペアを選択し、その中間のタイミングで
もう一度サンプリングデータの絶対値の和を求め、上記
２つのタイミングにおける値を入れた３つの値を比較し
て最も小さい値となるタイミングを求めることで同期を
獲得するようにしたものであり、上記請求項９または１
０記載の発明よりもさらに精度良く、アナログ回路での
遅延などがあっても正確な所望の同期位置を検出するこ
とができる。なお、この場合、正しい同期タイミングは
上記同期獲得のタイミングから１／２シンボルあとのタ
イミングである。
項９または１０記載の発明において、隣り合った２つの
値が最小となるペアを選択し、その中間のタイミングで
もう一度サンプリングデータの絶対値の和を求め、上記
２つのタイミングにおける値を入れた３つの値を比較し
て最も小さい値となるタイミングを求めることで同期を
獲得するようにしたものであり、上記請求項９または１
０記載の発明よりもさらに精度良く、アナログ回路での
遅延などがあっても正確な所望の同期位置を検出するこ
とができる。なお、この場合、正しい同期タイミングは
上記同期獲得のタイミングから１／２シンボルあとのタ
イミングである。
【００２５】本発明の請求項１２に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算し、サン
プリングタイミングの異なる複数の積算値を比較するこ
とで同期を獲得するようにしたものであり、Ａ／Ｄ変換
後のデータを用いて同期獲得を行うことで、Ａ／Ｄ変換
前のデータを使用する場合に比べて、同期回路への信号
とＡ／Ｄ変換器への信号の間に到達時間の差が問題にな
るような場合（特にシンボルレートが高い場合）におい
て、正確な所望の同期位置を検出することができ、さら
に、異なるタイミングでサンプリングした複数の値のを
積算値を比較することで高速に精度良く同期を引き込む
ことができる。
Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算し、サン
プリングタイミングの異なる複数の積算値を比較するこ
とで同期を獲得するようにしたものであり、Ａ／Ｄ変換
後のデータを用いて同期獲得を行うことで、Ａ／Ｄ変換
前のデータを使用する場合に比べて、同期回路への信号
とＡ／Ｄ変換器への信号の間に到達時間の差が問題にな
るような場合（特にシンボルレートが高い場合）におい
て、正確な所望の同期位置を検出することができ、さら
に、異なるタイミングでサンプリングした複数の値のを
積算値を比較することで高速に精度良く同期を引き込む
ことができる。
【００２６】本発明の請求項１３に記載の発明は、開始
トリガで同期獲得を開始し、復調結果と同期獲得の状態
の両方の情報を使用して同期が獲得できたことを検知し
て同期保持を開始するようにしたものであり、Ａ／Ｄ変
換後のデータを用いて同期獲得を行うことで、Ａ／Ｄ変
換前のデータを使用する場合に比べて、同期回路への信
号とＡ／Ｄ変換器への信号の間に到達時間の差が問題に
なるような場合（特にシンボルレートが高い場合) にお
いて、正確な所望の同期位置を検出することができ、ク
ロック再生回路の状態や検波結果から同期引き込み終了
を検出して同期保持状態に移ることでデータ区間のジッ
タが抑えられ、誤り率特性を向上することができる。ま
た、同期開始および保持のタイミング制御を行わずに済
むため、制御が簡単になり、データの先頭に特定の同期
パタンが付加されている場合には、そのパタンに特化し
た方法で高速かつ高精度に同期を引き込むことができ
る。
トリガで同期獲得を開始し、復調結果と同期獲得の状態
の両方の情報を使用して同期が獲得できたことを検知し
て同期保持を開始するようにしたものであり、Ａ／Ｄ変
換後のデータを用いて同期獲得を行うことで、Ａ／Ｄ変
換前のデータを使用する場合に比べて、同期回路への信
号とＡ／Ｄ変換器への信号の間に到達時間の差が問題に
なるような場合（特にシンボルレートが高い場合) にお
いて、正確な所望の同期位置を検出することができ、ク
ロック再生回路の状態や検波結果から同期引き込み終了
を検出して同期保持状態に移ることでデータ区間のジッ
タが抑えられ、誤り率特性を向上することができる。ま
た、同期開始および保持のタイミング制御を行わずに済
むため、制御が簡単になり、データの先頭に特定の同期
パタンが付加されている場合には、そのパタンに特化し
た方法で高速かつ高精度に同期を引き込むことができ
る。
【００２７】本発明の請求項１４に記載の発明は、請求
項１２に記載の発明において、データの先頭に特定のプ
リアンブルパタンを付加した場合に、そのプリアンブル
の復調結果の誤り数を数えることで同期引き込みを検出
して同期保持を開始するようにしたものであり、自動的
に同期引き込みを検出することで、データ区間のジッタ
が抑えられ、誤り率特性を向上することができ、同期保
持のタイミングの制御を行わずに済むため、制御が簡単
になるとともに、データの先頭に特定の同期パタンが付
加されている場合には、データ部分はクロック再生を停
止しているため、特定パタンに特化した方法で高速かつ
高精度に同期を引き込むことができる。その際、この構
成において、Ａ／Ｄ変換後のサンプリングデータを用い
ることで、アナログ回路での遅延などがあっても正確に
所望の同期位置を検出することができる
項１２に記載の発明において、データの先頭に特定のプ
リアンブルパタンを付加した場合に、そのプリアンブル
の復調結果の誤り数を数えることで同期引き込みを検出
して同期保持を開始するようにしたものであり、自動的
に同期引き込みを検出することで、データ区間のジッタ
が抑えられ、誤り率特性を向上することができ、同期保
持のタイミングの制御を行わずに済むため、制御が簡単
になるとともに、データの先頭に特定の同期パタンが付
加されている場合には、データ部分はクロック再生を停
止しているため、特定パタンに特化した方法で高速かつ
高精度に同期を引き込むことができる。その際、この構
成において、Ａ／Ｄ変換後のサンプリングデータを用い
ることで、アナログ回路での遅延などがあっても正確に
所望の同期位置を検出することができる
【００２８】本発明の請求項１５に記載の発明は、請求
項１４に記載の発明において、復調結果が何シンボル連
続で正しいかという判断基準と同期獲得中のヒストグラ
ムを併用することで同期獲得の検出精度を高めるように
したものであり、同期位置のヒストグラムを観測した結
果を反映させることで、より確実に同期引き込みを検出
することができる。ヒストグラムの使用方法としては、
複数のサンプリングタイミングに対して、現時点のサン
プリングタイミングとその両隣のタイミングのヒストグ
ラムの和があるしきい値を越えたかどうかを検出して使
用することができる。またそのとき、他のタイミングの
ヒストグラムはクリアすることで、より精度を向上する
ことができる。その際、この構成において、Ａ／Ｄ変換
後のサンプリングデータを用いることで、アナログ回路
での遅延などがあっても正確に所望の同期位置を検出す
ることができる。
項１４に記載の発明において、復調結果が何シンボル連
続で正しいかという判断基準と同期獲得中のヒストグラ
ムを併用することで同期獲得の検出精度を高めるように
したものであり、同期位置のヒストグラムを観測した結
果を反映させることで、より確実に同期引き込みを検出
することができる。ヒストグラムの使用方法としては、
複数のサンプリングタイミングに対して、現時点のサン
プリングタイミングとその両隣のタイミングのヒストグ
ラムの和があるしきい値を越えたかどうかを検出して使
用することができる。またそのとき、他のタイミングの
ヒストグラムはクリアすることで、より精度を向上する
ことができる。その際、この構成において、Ａ／Ｄ変換
後のサンプリングデータを用いることで、アナログ回路
での遅延などがあっても正確に所望の同期位置を検出す
ることができる。
【００２９】本発明の請求項１６に記載の発明は、同期
保持状態となった後は、Ａ／Ｄ変換器のサンプリング周
波数をＩ信号およびＱ信号のシンボルレートと同じ周波
数に低減することを特徴とする請求項１２から１５のい
ずれかに記載の同期装置であり、同期保持状態となった
後は、Ａ／Ｄ変換器のサンプリング周波数を、Ｉ，Ｑ信
号のシンボルレートと同じ周波数に低減することによっ
て、同期保持状態となった後は、Ａ／Ｄ変換器のサンプ
リング周波数を請求項１２に記載の発明におけるＡ／Ｄ
変換器のサンプリング周波数の１／２に低減することが
でき、請求項１２に記載の発明よりもさらに低消費電力
化を図ることができる。
保持状態となった後は、Ａ／Ｄ変換器のサンプリング周
波数をＩ信号およびＱ信号のシンボルレートと同じ周波
数に低減することを特徴とする請求項１２から１５のい
ずれかに記載の同期装置であり、同期保持状態となった
後は、Ａ／Ｄ変換器のサンプリング周波数を、Ｉ，Ｑ信
号のシンボルレートと同じ周波数に低減することによっ
て、同期保持状態となった後は、Ａ／Ｄ変換器のサンプ
リング周波数を請求項１２に記載の発明におけるＡ／Ｄ
変換器のサンプリング周波数の１／２に低減することが
でき、請求項１２に記載の発明よりもさらに低消費電力
化を図ることができる。
【００３０】本発明の請求項１７に記載の発明は、同期
保持状態となった後のＡ／Ｄ変換器のサンプリング周波
数の低減を、Ａ／Ｄ変換後のＩ信号またはＱ信号と、前
記Ｉ信号またはＱ信号の１サンプリング周期後のＩ信号
またはＱ信号とが、同相であるか逆相であるかの情報を
用いて行うことを特徴とする請求項１６記載の同期装置
であり、Ａ／Ｄ変換後のＩ信号またはＱ信号とＩ信号ま
たはＱ信号の１サンプリング周期（シンボル周期／２）
後のＩ信号またはＱ信号が、同相であるか逆相であるか
の情報を用いてサンプリング周期数の低減を行うことに
よって、同期保持状態となった直後に誤同期が生じるこ
とを防ぐことができる。
保持状態となった後のＡ／Ｄ変換器のサンプリング周波
数の低減を、Ａ／Ｄ変換後のＩ信号またはＱ信号と、前
記Ｉ信号またはＱ信号の１サンプリング周期後のＩ信号
またはＱ信号とが、同相であるか逆相であるかの情報を
用いて行うことを特徴とする請求項１６記載の同期装置
であり、Ａ／Ｄ変換後のＩ信号またはＱ信号とＩ信号ま
たはＱ信号の１サンプリング周期（シンボル周期／２）
後のＩ信号またはＱ信号が、同相であるか逆相であるか
の情報を用いてサンプリング周期数の低減を行うことに
よって、同期保持状態となった直後に誤同期が生じるこ
とを防ぐことができる。
【００３１】本発明の請求項１８に記載の発明は、同期
保持状態となった後のＡ／Ｄ変換器のサンプリング周波
数の低減を、Ａ／Ｄ変換後のＩ信号およびＱ信号の１サ
ンプリング周期後のＩ信号およびＱ信号が、同相である
か逆相であるかの情報を用いて行うことを特徴とする請
求項１６記載の同期装置であり、Ａ／Ｄ変換後のＩ，Ｑ
両方の信号を用いて選択器を制御する制御信号を生成す
ることによって、請求項１７に記載の発明よりもさらに
高精度な同期を実現することができる。
保持状態となった後のＡ／Ｄ変換器のサンプリング周波
数の低減を、Ａ／Ｄ変換後のＩ信号およびＱ信号の１サ
ンプリング周期後のＩ信号およびＱ信号が、同相である
か逆相であるかの情報を用いて行うことを特徴とする請
求項１６記載の同期装置であり、Ａ／Ｄ変換後のＩ，Ｑ
両方の信号を用いて選択器を制御する制御信号を生成す
ることによって、請求項１７に記載の発明よりもさらに
高精度な同期を実現することができる。
【００３２】本発明の請求項１９に記載の発明は、同期
保持状態となった後のＡ／Ｄ変換器のサンプリング周波
数の低減を、Ａ／Ｄ変換後のＩ信号またはＱ信号または
その両方の１サンプリング周期後のＩ信号またはＱ信号
またはその両方が、同相であるか逆相であるかの情報の
積算値を用いて行うことを特徴とする請求項１７または
１８記載の同期装置であり、Ａ／Ｄ変換後のＩ，Ｑの片
方または両方の信号が同相であるか逆相であるかの情報
の積算値を用いて選択器を制御する制御信号を生成する
ことによって、請求項１８に記載の発明よりもさらに高
精度な同期を実現することができる。
保持状態となった後のＡ／Ｄ変換器のサンプリング周波
数の低減を、Ａ／Ｄ変換後のＩ信号またはＱ信号または
その両方の１サンプリング周期後のＩ信号またはＱ信号
またはその両方が、同相であるか逆相であるかの情報の
積算値を用いて行うことを特徴とする請求項１７または
１８記載の同期装置であり、Ａ／Ｄ変換後のＩ，Ｑの片
方または両方の信号が同相であるか逆相であるかの情報
の積算値を用いて選択器を制御する制御信号を生成する
ことによって、請求項１８に記載の発明よりもさらに高
精度な同期を実現することができる。
【００３３】本発明の請求項２０に記載の発明は、Ａ／
Ｄ変換後のＩ信号およびＱ信号に対して、直流オフセッ
ト除去を行うことを特徴とする請求項１６から１９のい
ずれかに記載の同期装置であり、Ａ／Ｄ変換器によって
出力されるＩ信号とＱ信号に対して、直流オフセットを
除去することによって、請求項１６から１９に記載の発
明よりもさらに高精度な同期を実現することができる。
Ｄ変換後のＩ信号およびＱ信号に対して、直流オフセッ
ト除去を行うことを特徴とする請求項１６から１９のい
ずれかに記載の同期装置であり、Ａ／Ｄ変換器によって
出力されるＩ信号とＱ信号に対して、直流オフセットを
除去することによって、請求項１６から１９に記載の発
明よりもさらに高精度な同期を実現することができる。
【００３４】本発明の請求項２１に記載の発明は、復調
データの積算を行い、復調データとともにフレーム同期
も獲得することを特徴とする請求項１６から２０のいず
れかに記載の同期装置であり、復調データをプリアンブ
ルのデータ数分積算を行い、積算値が最大となる時刻を
検出することにより、復調データとともにフレーム同期
も獲得することができる。
データの積算を行い、復調データとともにフレーム同期
も獲得することを特徴とする請求項１６から２０のいず
れかに記載の同期装置であり、復調データをプリアンブ
ルのデータ数分積算を行い、積算値が最大となる時刻を
検出することにより、復調データとともにフレーム同期
も獲得することができる。
【００３５】本発明の請求項２２に記載の発明は、現時
点の復調データの積算値と両隣の復調データの積算値を
加算し、この加算値を用いてフレーム同期も獲得するこ
とを特徴とする請求項２１記載の同期装置であり、復調
データをプリアンブルのデータ数分積算した値に対し
て、現時点の積算値とその両隣の積算値の加算を行い、
その積算値が最大となる時刻を検出することによって、
請求項２１に記載の発明よりもさらに高精度なフレーム
同期を獲得することができる。
点の復調データの積算値と両隣の復調データの積算値を
加算し、この加算値を用いてフレーム同期も獲得するこ
とを特徴とする請求項２１記載の同期装置であり、復調
データをプリアンブルのデータ数分積算した値に対し
て、現時点の積算値とその両隣の積算値の加算を行い、
その積算値が最大となる時刻を検出することによって、
請求項２１に記載の発明よりもさらに高精度なフレーム
同期を獲得することができる。
【００３６】本発明の請求項２３に記載の発明は、現時
点の復調データの積算値と両隣の復調データの積算値の
加算を重み付をして行うことを特徴とする請求項２１記
載の同期装置であり、現時点の復調データの積算値とそ
の両隣の積算値の積算値に対して、重み付けをして加算
を行い、その積算値が最大となる時刻を検出することに
よって、請求項２２に記載の発明よりもさらに高精度な
フレーム同期を獲得することができる。
点の復調データの積算値と両隣の復調データの積算値の
加算を重み付をして行うことを特徴とする請求項２１記
載の同期装置であり、現時点の復調データの積算値とそ
の両隣の積算値の積算値に対して、重み付けをして加算
を行い、その積算値が最大となる時刻を検出することに
よって、請求項２２に記載の発明よりもさらに高精度な
フレーム同期を獲得することができる。
【００３７】本発明の請求項２４に記載の発明は、Ａ／
Ｄ変換後のＩ信号またはＱ信号に対し積算を行い、サン
プリングタイミングの異なるその積算値の絶対値を比較
することにより同期を獲得する同期装置であり、Ａ／Ｄ
変換後のＩ信号またはＱ信号に対し積算を行い、サンプ
リングタイミングの異なるその積算値の絶対値を比較し
て同期獲得を行うことにより、請求項１６に記載の発明
よりも簡易な回路で熱雑音成分を低減することができ、
さらに高精度な同期獲得を行うことができる。
Ｄ変換後のＩ信号またはＱ信号に対し積算を行い、サン
プリングタイミングの異なるその積算値の絶対値を比較
することにより同期を獲得する同期装置であり、Ａ／Ｄ
変換後のＩ信号またはＱ信号に対し積算を行い、サンプ
リングタイミングの異なるその積算値の絶対値を比較し
て同期獲得を行うことにより、請求項１６に記載の発明
よりも簡易な回路で熱雑音成分を低減することができ、
さらに高精度な同期獲得を行うことができる。
【００３８】本発明の請求項２５に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号の両方の信号に対し積算を行
い、Ｉ信号とＱ信号の積算値を加算し、サンプリングタ
イミングの異なる加算値の絶対値を比較することにより
同期を獲得する同期装置であり、Ａ／Ｄ変換後のＩ信号
またはＱ信号に対し積算を行い、このＩ信号とＱ信号の
積算値を加算し、サンプリングタイミングの異なるその
絶対値を比較することにより同期獲得を行うことによっ
て、請求項２４に記載の発明よりもさらに高精度な同期
獲得を行うことができる。
Ｄ変換後のＩ信号とＱ信号の両方の信号に対し積算を行
い、Ｉ信号とＱ信号の積算値を加算し、サンプリングタ
イミングの異なる加算値の絶対値を比較することにより
同期を獲得する同期装置であり、Ａ／Ｄ変換後のＩ信号
またはＱ信号に対し積算を行い、このＩ信号とＱ信号の
積算値を加算し、サンプリングタイミングの異なるその
絶対値を比較することにより同期獲得を行うことによっ
て、請求項２４に記載の発明よりもさらに高精度な同期
獲得を行うことができる。
【００３９】本発明の請求項２６に記載の発明は、Ａ／
Ｄ変換後のＩ信号またはＱ信号の絶対値を計算し、サン
プリングタイミングの異なるその絶対値を比較し、その
比較値の積算値を計算し、この積算値を用いて同期を獲
得する同期装置であり、Ａ／Ｄ変換後のＩ信号またはＱ
信号の絶対値を計算し、サンプリングタイミングの異な
るその絶対値を比較し、この比較値の積算値を計算し、
この積算値を用いて同期を獲得することにより、積算器
の数を１つにすることができ、請求項１６に記載の発明
に比べて回路規模を１／２程度にすることができる。
Ｄ変換後のＩ信号またはＱ信号の絶対値を計算し、サン
プリングタイミングの異なるその絶対値を比較し、その
比較値の積算値を計算し、この積算値を用いて同期を獲
得する同期装置であり、Ａ／Ｄ変換後のＩ信号またはＱ
信号の絶対値を計算し、サンプリングタイミングの異な
るその絶対値を比較し、この比較値の積算値を計算し、
この積算値を用いて同期を獲得することにより、積算器
の数を１つにすることができ、請求項１６に記載の発明
に比べて回路規模を１／２程度にすることができる。
【００４０】本発明の請求項２７に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算し、サン
プリングタイミングの異なる絶対値を比較し、その比較
値の積算値を計算し、この積算値を用いて同期を獲得す
る同期装置であり、Ａ／Ｄ変換後のＩ信号とＱ信号の絶
対値の和を計算し、絶対値の和を用いて同期を獲得する
ことにより、請求項２６に記載の発明よりもさらに高精
度な同期獲得を行うことができる。
Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算し、サン
プリングタイミングの異なる絶対値を比較し、その比較
値の積算値を計算し、この積算値を用いて同期を獲得す
る同期装置であり、Ａ／Ｄ変換後のＩ信号とＱ信号の絶
対値の和を計算し、絶対値の和を用いて同期を獲得する
ことにより、請求項２６に記載の発明よりもさらに高精
度な同期獲得を行うことができる。
【００４１】本発明の請求項２８に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算する絶対
値計算器と加算器を、信号伝送速度と同じサンプリング
周波数で動作させることを特徴とする請求項１２、１
６、１８、２０から２３、２５、２７のいずれかに記載
の同期装置であり、Ａ／Ｄ変換後のＩ信号とＱ信号の絶
対値の和を計算する絶対値計算器と加算器を、信号伝送
速度と同じサンプリング周波数で動作させることによ
り、さらに消費電力を削減することができる。
Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算する絶対
値計算器と加算器を、信号伝送速度と同じサンプリング
周波数で動作させることを特徴とする請求項１２、１
６、１８、２０から２３、２５、２７のいずれかに記載
の同期装置であり、Ａ／Ｄ変換後のＩ信号とＱ信号の絶
対値の和を計算する絶対値計算器と加算器を、信号伝送
速度と同じサンプリング周波数で動作させることによ
り、さらに消費電力を削減することができる。
【００４２】本発明の請求項２９に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号を加算し、加算後の絶対値を
用いて同期獲得を行うことを特徴とする同期装置であ
り、Ａ／Ｄ変換後のＩ信号とＱ信号を加算し、加算後の
絶対値を用いて同期獲得を行うことにより、積算器を増
加させずにさらに熱雑音成分を低減することができ、さ
らに高精度な同期獲得を行うことができる。
Ｄ変換後のＩ信号とＱ信号を加算し、加算後の絶対値を
用いて同期獲得を行うことを特徴とする同期装置であ
り、Ａ／Ｄ変換後のＩ信号とＱ信号を加算し、加算後の
絶対値を用いて同期獲得を行うことにより、積算器を増
加させずにさらに熱雑音成分を低減することができ、さ
らに高精度な同期獲得を行うことができる。
【００４３】本発明の請求項３０に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号において極性が異なる場合
は、Ａ／Ｄ変換後のＩ信号またはＱ信号に対し極性反転
を行った後、Ｉ信号とＱ信号を加算することを特徴とす
る請求項２９記載の同期装置であり、Ａ／Ｄ変換後のＩ
信号とＱ信号において極性が異なる場合は、Ａ／Ｄ変換
後のＩ信号またはＱ信号に対し極性反転を行った後、Ｉ
信号とＱ信号を加算することにより、信号とＱ信号の局
性が異なる場合においても、信号レベルが低減すること
を防ぎ、同期獲得の精度が低下することを防ぐことがで
きる。
Ｄ変換後のＩ信号とＱ信号において極性が異なる場合
は、Ａ／Ｄ変換後のＩ信号またはＱ信号に対し極性反転
を行った後、Ｉ信号とＱ信号を加算することを特徴とす
る請求項２９記載の同期装置であり、Ａ／Ｄ変換後のＩ
信号とＱ信号において極性が異なる場合は、Ａ／Ｄ変換
後のＩ信号またはＱ信号に対し極性反転を行った後、Ｉ
信号とＱ信号を加算することにより、信号とＱ信号の局
性が異なる場合においても、信号レベルが低減すること
を防ぎ、同期獲得の精度が低下することを防ぐことがで
きる。
【００４４】本発明の請求項３１に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号において極性が同じか異なる
かの情報に対し積算を行い、この積算値の極性が異なる
場合は、Ａ／Ｄ変換後のＩ信号またはＱ信号に対し極性
反転を行うことを特徴とする請求項２９記載の同期装置
であり、Ａ／Ｄ変換後のＩ信号とＱ信号において極性が
同じか異なるかの情報に対し積算を行い、この積算値の
極性が異なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ信
号に対し極性反転を行うことにより、請求項３０に記載
の発明よりもさらに高精度な同期獲得を行うことができ
る。
Ｄ変換後のＩ信号とＱ信号において極性が同じか異なる
かの情報に対し積算を行い、この積算値の極性が異なる
場合は、Ａ／Ｄ変換後のＩ信号またはＱ信号に対し極性
反転を行うことを特徴とする請求項２９記載の同期装置
であり、Ａ／Ｄ変換後のＩ信号とＱ信号において極性が
同じか異なるかの情報に対し積算を行い、この積算値の
極性が異なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ信
号に対し極性反転を行うことにより、請求項３０に記載
の発明よりもさらに高精度な同期獲得を行うことができ
る。
【００４５】本発明の請求項３２に記載の発明は、Ａ／
Ｄ変換後のＩ信号とＱ信号の絶対値を用いて包絡線信号
を生成する包絡線生成器を備え、その包絡線信号を用い
て同期獲得を行うことを特徴とする同期装置であり、周
波数オフセットによる同期獲得特性の劣化を防止するこ
とができる。
Ｄ変換後のＩ信号とＱ信号の絶対値を用いて包絡線信号
を生成する包絡線生成器を備え、その包絡線信号を用い
て同期獲得を行うことを特徴とする同期装置であり、周
波数オフセットによる同期獲得特性の劣化を防止するこ
とができる。
【００４６】本発明の請求項３３に記載の発明は、包絡
線生成器が、Ｉ信号とＱ信号の絶対値を表す信号のうち
振幅の大きい方の信号と、振幅の小さい方の信号を０．
３７５倍した信号とを加算することにより包絡線信号を
生成することを特徴とする請求項３２記載の同期装置で
あり、請求項３２に記載の発明の効果に加え、Ｉ信号と
Ｑ信号の高速化、回路規模の削減、回路の低消費電力化
を図ることができる。
線生成器が、Ｉ信号とＱ信号の絶対値を表す信号のうち
振幅の大きい方の信号と、振幅の小さい方の信号を０．
３７５倍した信号とを加算することにより包絡線信号を
生成することを特徴とする請求項３２記載の同期装置で
あり、請求項３２に記載の発明の効果に加え、Ｉ信号と
Ｑ信号の高速化、回路規模の削減、回路の低消費電力化
を図ることができる。
【００４７】本発明の請求項３４に記載の発明は、包絡
線生成器におけるＩ信号とＱ信号の絶対値の大小比較
を、Ｉ信号とＱ信号の絶対値の差を積算した信号を用い
て行うことを特徴とする請求項３３記載の同期装置であ
り、請求項３２に記載の発明の効果に加え、包絡線信号
生成の精度の向上を図り、さらに同期獲得特性の向上を
図ることができる。
線生成器におけるＩ信号とＱ信号の絶対値の大小比較
を、Ｉ信号とＱ信号の絶対値の差を積算した信号を用い
て行うことを特徴とする請求項３３記載の同期装置であ
り、請求項３２に記載の発明の効果に加え、包絡線信号
生成の精度の向上を図り、さらに同期獲得特性の向上を
図ることができる。
【００４８】本発明の請求項３５に記載の発明は、包絡
線生成器を信号伝送速度と同じサンプリング速度で動作
させることを特徴とする請求項３２から３４のいずれか
に記載の同期装置であり、請求項３２に記載の発明の効
果に加え、シンボルレートの高速化、低消費電力化を図
ることができる。
線生成器を信号伝送速度と同じサンプリング速度で動作
させることを特徴とする請求項３２から３４のいずれか
に記載の同期装置であり、請求項３２に記載の発明の効
果に加え、シンボルレートの高速化、低消費電力化を図
ることができる。
【００４９】本発明の請求項３６に記載の発明は、Ｉ信
号とＱ信号の絶対値を計算する絶対値計算器を、包絡線
生成器とともに信号伝送速度と同じサンプリング速度で
動作させることを特徴とする請求項３５記載の同期装置
であり、請求項３５に記載の発明よりも、さらにシンボ
ルレートの高速化、低消費電力化を図ることができる。
号とＱ信号の絶対値を計算する絶対値計算器を、包絡線
生成器とともに信号伝送速度と同じサンプリング速度で
動作させることを特徴とする請求項３５記載の同期装置
であり、請求項３５に記載の発明よりも、さらにシンボ
ルレートの高速化、低消費電力化を図ることができる。
【００５０】（実施の形態１）以下、本発明の実施の形
態について、図面を用いて説明する。図１は本発明の実
施の形態１における同期装置を含むディジタル移動通信
機器の受信装置の構成を示すものである。図１におい
て、１１はアンテナ、１２はＲＦ部、１４はＡ／Ｄ変換
器、１６は復調器、１８は同期回路、２０はタイミング
部である。
態について、図面を用いて説明する。図１は本発明の実
施の形態１における同期装置を含むディジタル移動通信
機器の受信装置の構成を示すものである。図１におい
て、１１はアンテナ、１２はＲＦ部、１４はＡ／Ｄ変換
器、１６は復調器、１８は同期回路、２０はタイミング
部である。
【００５１】上記のように構成された受信装置におい
て、アンテナ１１で受信した信号は、ＲＦ部１２でＩＦ
帯にダウンコンバートされ、このＩＦ帯の受信信号１３
をもとにシンボル同期を確立する。タイミング部２０で
は、同期回路１８で再生したシンボル同期をもとに、Ａ
／Ｄ変換器１４でサンプリングするタイミングや、復調
器１６で復調を行うタイミングおよび受信データを出力
するタイミングを生成する。
て、アンテナ１１で受信した信号は、ＲＦ部１２でＩＦ
帯にダウンコンバートされ、このＩＦ帯の受信信号１３
をもとにシンボル同期を確立する。タイミング部２０で
は、同期回路１８で再生したシンボル同期をもとに、Ａ
／Ｄ変換器１４でサンプリングするタイミングや、復調
器１６で復調を行うタイミングおよび受信データを出力
するタイミングを生成する。
【００５２】図２は同期回路１８の構成を示す。図２に
おいて、１０２は比較器、１０５はＤフリップフロップ
（Ｄ−ＦＦ）、１０７はセレクタ、１０８はコントロー
ラ、１１４〜１１７はカウンタ、１２２は位相番号検出
器である。
おいて、１０２は比較器、１０５はＤフリップフロップ
（Ｄ−ＦＦ）、１０７はセレクタ、１０８はコントロー
ラ、１１４〜１１７はカウンタ、１２２は位相番号検出
器である。
【００５３】次に、上記のように構成された同期回路１
８の動作について説明する。受信信号１０１は図１のＩ
Ｆ帯の受信信号１３に相当する。比較器１０２は、受信
信号１０１の符号１０３を検出する。Ｄ−ＦＦ１０５で
は、検出した受信信号の符号１０３の変化点をシンボル
クロックのＮ倍のクロック１０４の精度で検出し、この
受信信号の符号変化点をもとにシンボル同期を確立す
る。セレクタ１０７は、シンボルクロックのＮ倍のクロ
ック１０４の時刻（０〜Ｎ−１）に応じてカウンタ１１
４＃０〜カウンタ１１７＃Ｎ−１の接続を制御する。カ
ウンタ１１４〜１１７の＃０から＃Ｎは、セレクタ１０
７で選択されたカウンタのみがインクリメントされる。
位相番号検出器１２２は、ある検出時間内でヒストグラ
ム（カウンタ＃０から＃Ｎ−１の値）が最大になった時
刻（０〜Ｎ−１）を選択し、これがシンボルクロックの
位相となる。この位相をもとに図１のタイミング部２０
で各種タイミングを生成する。
８の動作について説明する。受信信号１０１は図１のＩ
Ｆ帯の受信信号１３に相当する。比較器１０２は、受信
信号１０１の符号１０３を検出する。Ｄ−ＦＦ１０５で
は、検出した受信信号の符号１０３の変化点をシンボル
クロックのＮ倍のクロック１０４の精度で検出し、この
受信信号の符号変化点をもとにシンボル同期を確立す
る。セレクタ１０７は、シンボルクロックのＮ倍のクロ
ック１０４の時刻（０〜Ｎ−１）に応じてカウンタ１１
４＃０〜カウンタ１１７＃Ｎ−１の接続を制御する。カ
ウンタ１１４〜１１７の＃０から＃Ｎは、セレクタ１０
７で選択されたカウンタのみがインクリメントされる。
位相番号検出器１２２は、ある検出時間内でヒストグラ
ム（カウンタ＃０から＃Ｎ−１の値）が最大になった時
刻（０〜Ｎ−１）を選択し、これがシンボルクロックの
位相となる。この位相をもとに図１のタイミング部２０
で各種タイミングを生成する。
【００５４】次に、上記動作を図３のタイミング図を用
いて具体的に説明する。例としてシンボルレートの４倍
で検出する場合を示す。４倍であるから１シンボル時間
に位相＃０から位相＃３がある。受信信号の符号１０３
がＤ−ＦＦ１０５に入力されると、クロック１０４でた
たかれてＤ−ＦＦ出力はクロックに同期した波形とな
る。例では、時刻＃１で位相＃１の立ち上がりに同期し
ている。この時（時刻＃１）のコントローラ１０８の波
形は２０５のようになる。コントローラ１０８によって
カウンタ１１５＃１が選択され、カウンタ１１５＃１が
インクリメントされる。次に、時刻＃５でＤ−ＦＦ１０
５の出力が立ち上がっている。この時（時刻＃１）のコ
ントローラ１０８の波形は２０９のようになる。コント
ローラ１０８によってカウンタ１１５＃１が選択され、
カウンタ１１５＃１がインクリメントされる。
いて具体的に説明する。例としてシンボルレートの４倍
で検出する場合を示す。４倍であるから１シンボル時間
に位相＃０から位相＃３がある。受信信号の符号１０３
がＤ−ＦＦ１０５に入力されると、クロック１０４でた
たかれてＤ−ＦＦ出力はクロックに同期した波形とな
る。例では、時刻＃１で位相＃１の立ち上がりに同期し
ている。この時（時刻＃１）のコントローラ１０８の波
形は２０５のようになる。コントローラ１０８によって
カウンタ１１５＃１が選択され、カウンタ１１５＃１が
インクリメントされる。次に、時刻＃５でＤ−ＦＦ１０
５の出力が立ち上がっている。この時（時刻＃１）のコ
ントローラ１０８の波形は２０９のようになる。コント
ローラ１０８によってカウンタ１１５＃１が選択され、
カウンタ１１５＃１がインクリメントされる。
【００５５】図４は位相番号検出器１２２の構成を示し
ている。図４において、３０２は最大値検出回路であ
り、３０４はタイマである。３０１はカウンタ１１４〜
１１７の値であり、最大値検出回路３０２で、カウンタ
＃０からカウンタ＃Ｎ−１の中から最大値を示すカウン
タの番号（０〜Ｎ−１）をシンボルクロックの位相とし
ての出力する。タイマ３０４は、クロック入力３０３を
もとに時間を計測し、最大値検出回路３０２の動作開始
を制御する。以上の動作で、カウンタ＃１からカウンタ
＃Ｎ−１に受信信号の符号の変化点（例では立ち上が
り）のヒストグラムを算出することができる。
ている。図４において、３０２は最大値検出回路であ
り、３０４はタイマである。３０１はカウンタ１１４〜
１１７の値であり、最大値検出回路３０２で、カウンタ
＃０からカウンタ＃Ｎ−１の中から最大値を示すカウン
タの番号（０〜Ｎ−１）をシンボルクロックの位相とし
ての出力する。タイマ３０４は、クロック入力３０３を
もとに時間を計測し、最大値検出回路３０２の動作開始
を制御する。以上の動作で、カウンタ＃１からカウンタ
＃Ｎ−１に受信信号の符号の変化点（例では立ち上が
り）のヒストグラムを算出することができる。
【００５６】このように、本実施の形態１によれば、全
ディジタル回路で同期回路を実現することができ、ＩＦ
帯の受信信号のゼロクロスをシンボルレートのＮ倍で検
出し、検出時刻のヒストグラムから最適なシンボル同期
を確立することができる。また、ゼロクロスのヒストグ
ラム検出を行うために、情報シンボルのようにゼロクロ
ス数シンボル連続して起こらない場合でも、誤動作の要
因になることがない。
ディジタル回路で同期回路を実現することができ、ＩＦ
帯の受信信号のゼロクロスをシンボルレートのＮ倍で検
出し、検出時刻のヒストグラムから最適なシンボル同期
を確立することができる。また、ゼロクロスのヒストグ
ラム検出を行うために、情報シンボルのようにゼロクロ
ス数シンボル連続して起こらない場合でも、誤動作の要
因になることがない。
【００５７】（実施の形態２）次に本発明の実施の形態
２について説明する。本実施の形態２における同期回路
の構成は、図２に示したものと同じであるが、位相番号
検出器１２２がカウンタの値があるしきい値を超えたと
きに、そのカウンタの番号（１〜Ｎ−１）を位相として
出力することが実施の形態１とは異なる。本実施の形態
２では、実施の形態１のようにある一定の時間が経過さ
れるまで位相が確定しないということはなく、受信した
信号の精度がいい場合は早く同期を確立することができ
る。
２について説明する。本実施の形態２における同期回路
の構成は、図２に示したものと同じであるが、位相番号
検出器１２２がカウンタの値があるしきい値を超えたと
きに、そのカウンタの番号（１〜Ｎ−１）を位相として
出力することが実施の形態１とは異なる。本実施の形態
２では、実施の形態１のようにある一定の時間が経過さ
れるまで位相が確定しないということはなく、受信した
信号の精度がいい場合は早く同期を確立することができ
る。
【００５８】図５は本実施の形態２における位相番号検
出器１２２の構成を示す。図５において、４０２は比較
器、４０４は論理和回路、４０７はＤフリップフロップ
（Ｄ−ＦＦ）である。４０１は図２のカウンタ１１４〜
１１７の出力であり、比較器４０２は、カウンタ１１４
＃０から１１７＃Ｎ−１に対し比較を行い、カウンタの
値が設定しているしきい値よりも大きくなったときに、
大きくなったという情報４０３を出力する。論理和回路
４０４は、この情報をもとに各カウンタの論理和をと
り、Ｄ−ＦＦ４０７は、論理和回路４０４の出力４０５
をもとに位相４０６をラッチする。
出器１２２の構成を示す。図５において、４０２は比較
器、４０４は論理和回路、４０７はＤフリップフロップ
（Ｄ−ＦＦ）である。４０１は図２のカウンタ１１４〜
１１７の出力であり、比較器４０２は、カウンタ１１４
＃０から１１７＃Ｎ−１に対し比較を行い、カウンタの
値が設定しているしきい値よりも大きくなったときに、
大きくなったという情報４０３を出力する。論理和回路
４０４は、この情報をもとに各カウンタの論理和をと
り、Ｄ−ＦＦ４０７は、論理和回路４０４の出力４０５
をもとに位相４０６をラッチする。
【００５９】このように、本実施の形態２によれば、カ
ウンタ＃０からカウンタ＃Ｎ−１のいずれかの値がしき
い値を超えた時に、その時の位相番号（０〜Ｎ−１）を
Ｄ−ＦＦ４０７でラッチすることにより、位相番号を素
早く検出することができる。
ウンタ＃０からカウンタ＃Ｎ−１のいずれかの値がしき
い値を超えた時に、その時の位相番号（０〜Ｎ−１）を
Ｄ−ＦＦ４０７でラッチすることにより、位相番号を素
早く検出することができる。
【００６０】（実施の形態３）次に、本発明の実施の形
態３について説明する。本実施の形態３は、実施の形態
１の位相番号検出器と実施の形態２の位相番号検出器と
を組み合わせたものであり、同期回路の構成は、図２に
示したものと同じである。本実施の形態３では、受信し
た信号の精度がいい場合は、早く同期を確立することが
でき、受信した信号の精度が悪い場合は、ある時間内に
最も確からしい位相番号を検出することができる。
態３について説明する。本実施の形態３は、実施の形態
１の位相番号検出器と実施の形態２の位相番号検出器と
を組み合わせたものであり、同期回路の構成は、図２に
示したものと同じである。本実施の形態３では、受信し
た信号の精度がいい場合は、早く同期を確立することが
でき、受信した信号の精度が悪い場合は、ある時間内に
最も確からしい位相番号を検出することができる。
【００６１】図６は本実施の形態３における位相番号検
出器１２２の構成を示す。図６において、５０２はタイ
マ、５０７は比較器、５０９は論理和回路、５１０はＤ
フリップフロップ（Ｄ−ＦＦ）、５１２は最大値検出回
路、５１４はセレクタである。５０５は図２のカウンタ
１１４〜１１７の出力であり、比較器５０７は、カウン
タ１１４＃０から１１７＃Ｎ−１に対し比較を行い、カ
ウンタの値が設定しているしきい値よりも大きくなった
ときに、大きくなったという情報５０８を出力する。論
理和回路５０９は、この情報５０８をもとに各カウンタ
の論理和をとり、Ｄ−ＦＦ５１０は、論理和回路５０９
の出力をもとに位相５０６をラッチする。このような回
路によって、カウンタ＃０からカウンタ＃Ｎ−１のいず
れかの値が、しきい値を超えた時に、その時の位相番号
（０〜Ｎ−１）をＤ−ＦＦ５１０でラッチすることによ
り、位相番号を素早く検出することができる。
出器１２２の構成を示す。図６において、５０２はタイ
マ、５０７は比較器、５０９は論理和回路、５１０はＤ
フリップフロップ（Ｄ−ＦＦ）、５１２は最大値検出回
路、５１４はセレクタである。５０５は図２のカウンタ
１１４〜１１７の出力であり、比較器５０７は、カウン
タ１１４＃０から１１７＃Ｎ−１に対し比較を行い、カ
ウンタの値が設定しているしきい値よりも大きくなった
ときに、大きくなったという情報５０８を出力する。論
理和回路５０９は、この情報５０８をもとに各カウンタ
の論理和をとり、Ｄ−ＦＦ５１０は、論理和回路５０９
の出力をもとに位相５０６をラッチする。このような回
路によって、カウンタ＃０からカウンタ＃Ｎ−１のいず
れかの値が、しきい値を超えた時に、その時の位相番号
（０〜Ｎ−１）をＤ−ＦＦ５１０でラッチすることによ
り、位相番号を素早く検出することができる。
【００６２】一方、各カウンタの値５０５は、最大値検
出回路５１２へも入力され、最大値検出回路５１２は、
カウンタ＃０からカウンタ＃Ｎ−１の中から最大値を示
すカウンタの番号（０〜Ｎ−１）をシンボルクロックの
位相として出力する。このときタイマ５０２は、クロッ
ク５０１をもとに時間を計測し、最大値検出回路５１２
の動作開始を制御する。そして、あらかじめ設定した検
出時間が終了する前にＤ−ＦＦ５１０から位相番号が検
出された場合は、セレクタ５１４をＤ−ＦＦ５１０の出
力５１１側に切り換えて位相番号を出力する。また、あ
らかじめ設定した検出時間内に位相番号の検出が終了し
なかった場合は、最大値検出回路５１２を動作させ、か
つセレクタ５１４を最大値検出回路５１２の出力５１３
側に切り換えて位相番号を出力する。
出回路５１２へも入力され、最大値検出回路５１２は、
カウンタ＃０からカウンタ＃Ｎ−１の中から最大値を示
すカウンタの番号（０〜Ｎ−１）をシンボルクロックの
位相として出力する。このときタイマ５０２は、クロッ
ク５０１をもとに時間を計測し、最大値検出回路５１２
の動作開始を制御する。そして、あらかじめ設定した検
出時間が終了する前にＤ−ＦＦ５１０から位相番号が検
出された場合は、セレクタ５１４をＤ−ＦＦ５１０の出
力５１１側に切り換えて位相番号を出力する。また、あ
らかじめ設定した検出時間内に位相番号の検出が終了し
なかった場合は、最大値検出回路５１２を動作させ、か
つセレクタ５１４を最大値検出回路５１２の出力５１３
側に切り換えて位相番号を出力する。
【００６３】このように、本実施の形態３によれば、受
信した信号の精度がいい場合は、早く同期を確立するこ
とができ、受信した信号の精度が悪い場合は、ある時間
内に最も確からしい位相番号を検出することができる。
信した信号の精度がいい場合は、早く同期を確立するこ
とができ、受信した信号の精度が悪い場合は、ある時間
内に最も確からしい位相番号を検出することができる。
【００６４】（実施の形態４）次に、本発明の実施の形
態４について説明する。本実施の形態４は、シンボル同
期を確立後、ＩＦ帯の信号のゼロクロスをシンボルレー
トのＮ倍で検出し、検出された時刻（０〜Ｎ−１）のヒ
ストグラムを算出し、同期確立した時刻（ｋ：０≦ｋ≦
Ｎ−１）に対してヒストグラムがしきい値を超えた時刻
が前の場合は、シンボル同期を１クロック（１／（Ｎ×
ｆｓ））だけ前に補正し、ヒストグラムがしきい値を超
えた時刻が後の場合は、シンボル同期を１クロック（１
／（Ｎ×ｆｓ））だけ後に補正し、同じ場合は補正を行
わないようにしたものである。
態４について説明する。本実施の形態４は、シンボル同
期を確立後、ＩＦ帯の信号のゼロクロスをシンボルレー
トのＮ倍で検出し、検出された時刻（０〜Ｎ−１）のヒ
ストグラムを算出し、同期確立した時刻（ｋ：０≦ｋ≦
Ｎ−１）に対してヒストグラムがしきい値を超えた時刻
が前の場合は、シンボル同期を１クロック（１／（Ｎ×
ｆｓ））だけ前に補正し、ヒストグラムがしきい値を超
えた時刻が後の場合は、シンボル同期を１クロック（１
／（Ｎ×ｆｓ））だけ後に補正し、同じ場合は補正を行
わないようにしたものである。
【００６５】図７は本実施の形態４における同期回路の
構成を示す。図７において、７０２は比較器、７０５は
Ｄフリップフロップ（Ｄ−ＦＦ）、７０７はセレクタ、
７０８はコントローラ、７１３〜７１５はカウンタ、７
１９は位相番号検出器である。図７に示すブロック図
は、図２に示すブロック図に対して、タイミング補正を
±１クロック分（±１／（Ｎ×ｆｓ））に対して行うた
めにカウンタの数を３個に変更し、かつ位相番号検出器
７１９の動作を変更したものである。ヒストグラムを検
出する動作までは、図２のブロック図の説明と同じであ
る。ただし、位相番号ｋ（ｋ：０≦ｋ≦Ｎ−１）に同期
しているとすると、カウンタ＃ｋ−１とカウンタ＃ｋと
カウンタ＃ｋ＋１とをインクリメントするようにコント
ローラ７０８が動作する。
構成を示す。図７において、７０２は比較器、７０５は
Ｄフリップフロップ（Ｄ−ＦＦ）、７０７はセレクタ、
７０８はコントローラ、７１３〜７１５はカウンタ、７
１９は位相番号検出器である。図７に示すブロック図
は、図２に示すブロック図に対して、タイミング補正を
±１クロック分（±１／（Ｎ×ｆｓ））に対して行うた
めにカウンタの数を３個に変更し、かつ位相番号検出器
７１９の動作を変更したものである。ヒストグラムを検
出する動作までは、図２のブロック図の説明と同じであ
る。ただし、位相番号ｋ（ｋ：０≦ｋ≦Ｎ−１）に同期
しているとすると、カウンタ＃ｋ−１とカウンタ＃ｋと
カウンタ＃ｋ＋１とをインクリメントするようにコント
ローラ７０８が動作する。
【００６６】次に、位相番号検出器７１９の動作につい
て説明する。位相番号検出器７１９は、まず実施の形態
１または２または３の方法で位相番号を検出する。この
位相番号が前（ｋ−１）の場合は、シンボル同期を１ク
ロック（１／（Ｎ×ｆｓ））だけ前に補正し、位相番号
が後（ｋ＋１）の場合は、シンボル同期を（１／（Ｎ×
ｆｓ））だけ後に補正し、位相番号が同じ（ｋ）場合は
補正を行わない。
て説明する。位相番号検出器７１９は、まず実施の形態
１または２または３の方法で位相番号を検出する。この
位相番号が前（ｋ−１）の場合は、シンボル同期を１ク
ロック（１／（Ｎ×ｆｓ））だけ前に補正し、位相番号
が後（ｋ＋１）の場合は、シンボル同期を（１／（Ｎ×
ｆｓ））だけ後に補正し、位相番号が同じ（ｋ）場合は
補正を行わない。
【００６７】このように、本実施の形態４によれば、タ
イミング補正を±１クロック分に対して行なうことによ
り、正確なシンボル同期を確立することができる。
イミング補正を±１クロック分に対して行なうことによ
り、正確なシンボル同期を確立することができる。
【００６８】（実施の形態５）次に、本発明の実施の形
態５について説明する。本実施の形態５は、シンボル同
期を確立後、バースト長やクロックの精度に応じて実施
の形態４における同期補正の実施頻度を制御するもので
ある。
態５について説明する。本実施の形態５は、シンボル同
期を確立後、バースト長やクロックの精度に応じて実施
の形態４における同期補正の実施頻度を制御するもので
ある。
【００６９】図８は本実施の形態５における同期装置を
含むディジタル移動通信機器の受信装置の構成を示す。
図８において、８０１はアンテナ、８０２はＲＦ部、８
０４はＡ／Ｄ変換器、８０６は復調器、８０８は同期回
路、８１０はタイミング部である。
含むディジタル移動通信機器の受信装置の構成を示す。
図８において、８０１はアンテナ、８０２はＲＦ部、８
０４はＡ／Ｄ変換器、８０６は復調器、８０８は同期回
路、８１０はタイミング部である。
【００７０】本実施の形態における受信装置の動作は、
図１に示した実施の形態１とほぼ同じであり、同じ動作
を有する。異なるのは、タイミング補正の頻度を設定す
るためのタイミング補正パラメータ８１２をタイミング
部８１０に接続してあることである。タイミング部８１
０では、このタイミング補正パラメータ８１２に応じて
同期回路８０８のタイミング補正の開始を制御する。実
際には、周波数の精度が悪いと分かっている場合は、検
出の頻度を多くして追従するようにし、周波数の精度が
良いと分かっているときは、検出の頻度を少なくして低
消費電力化を図る。
図１に示した実施の形態１とほぼ同じであり、同じ動作
を有する。異なるのは、タイミング補正の頻度を設定す
るためのタイミング補正パラメータ８１２をタイミング
部８１０に接続してあることである。タイミング部８１
０では、このタイミング補正パラメータ８１２に応じて
同期回路８０８のタイミング補正の開始を制御する。実
際には、周波数の精度が悪いと分かっている場合は、検
出の頻度を多くして追従するようにし、周波数の精度が
良いと分かっているときは、検出の頻度を少なくして低
消費電力化を図る。
【００７１】このように、本実施の形態５によれば、シ
ンボル同期確立後、バースト長やクロックの精度に応じ
て同期補正の実施頻度を制御するので、消費電力を低減
することができる。
ンボル同期確立後、バースト長やクロックの精度に応じ
て同期補正の実施頻度を制御するので、消費電力を低減
することができる。
【００７２】（実施の形態６)次に、本発明の実施の形
態６について説明する。図９は本発明の実施の形態６の
同期装置を含むディジタル移動通信機器の受信装置の構
成を示す。図９において、１００１はアンテナ、１００
２はＲＦ部、１００４はＡ／Ｄ変換器、１００６は復調
器、１００８は同期回路、１０１０はタイミング部であ
る。
態６について説明する。図９は本発明の実施の形態６の
同期装置を含むディジタル移動通信機器の受信装置の構
成を示す。図９において、１００１はアンテナ、１００
２はＲＦ部、１００４はＡ／Ｄ変換器、１００６は復調
器、１００８は同期回路、１０１０はタイミング部であ
る。
【００７３】次に、本実施の形態６における受信装置の
動作について説明する。まず、アンテナ１００１で受信
を行う。次にアンテナ１００１で受信した信号をＲＦ部
１００２で低域信号１００３にダウンコンバートする。
同期装置１００８は、この低域信号１００３をＡ／Ｄ変
換器１００４でサンプリングしたサンプリングデータ１
００５をもとにシンボル同期を確立し、タイミング部１
０１０は、同期装置１００８で再生したシンボル同期を
もとにサンプリングするタイミングや、復調器１００６
で復調を行うタイミングおよび受信データを出力するタ
イミングを生成する。
動作について説明する。まず、アンテナ１００１で受信
を行う。次にアンテナ１００１で受信した信号をＲＦ部
１００２で低域信号１００３にダウンコンバートする。
同期装置１００８は、この低域信号１００３をＡ／Ｄ変
換器１００４でサンプリングしたサンプリングデータ１
００５をもとにシンボル同期を確立し、タイミング部１
０１０は、同期装置１００８で再生したシンボル同期を
もとにサンプリングするタイミングや、復調器１００６
で復調を行うタイミングおよび受信データを出力するタ
イミングを生成する。
【００７４】上記した実施の形態１から５では、低域信
号１００３を使用して同期獲得を行うため、同期装置１
００８とＡ／Ｄ変換器１００４へのデータの到達時間に
差がある場合やＡ／Ｄ変換器の変換遅延などがあると、
同期装置１００８で獲得した同期位置が所望の位置とず
れることがある。特にシンボルレートが早い場合には、
このずれはデータの品質に大きな影響を及ぼす。そこ
で、Ａ／Ｄ変換後のサンプリングデータ１００５を使用
する。サンプリングデータ１００５は、そのまま復調に
用いられるために、そのデータ系列に対して最適なタイ
ミングを生成すれば、必ず復調部１００６にとって最適
なタイミングとなる。
号１００３を使用して同期獲得を行うため、同期装置１
００８とＡ／Ｄ変換器１００４へのデータの到達時間に
差がある場合やＡ／Ｄ変換器の変換遅延などがあると、
同期装置１００８で獲得した同期位置が所望の位置とず
れることがある。特にシンボルレートが早い場合には、
このずれはデータの品質に大きな影響を及ぼす。そこ
で、Ａ／Ｄ変換後のサンプリングデータ１００５を使用
する。サンプリングデータ１００５は、そのまま復調に
用いられるために、そのデータ系列に対して最適なタイ
ミングを生成すれば、必ず復調部１００６にとって最適
なタイミングとなる。
【００７５】このように、本実施の形態６によれば、全
ディジタル回路で同期回路を実現することができ、アナ
ログ回路の遅延などを考慮せずに最適なタイミングが獲
得できる同期装置を実現することができる。
ディジタル回路で同期回路を実現することができ、アナ
ログ回路の遅延などを考慮せずに最適なタイミングが獲
得できる同期装置を実現することができる。
【００７６】（実施の形態７)図１０は実施の形態７に
おける同期装置を含むディジタル移動通信機器の受信装
置の位相検出回路の構成を示し、実施の形態６における
同期装置１００８とタイミング部１０１０の一部として
使用できる。図１０において、１１０１はＩ信号、１１
０２はＱ信号で、それぞれＡ／Ｄ変換器（Ｉ）１１０
３、Ａ／Ｄ変換器（Ｑ）１１０４でサンプリングされ
る。サンプリングされたデータは、それぞれ絶対値積分
器（Ｉ）１１０５、絶対値積分器（Ｑ）１１０６におい
て、ある時間だけ積分され、レジスタ（Ｉ）１１０７、
レジスタ（Ｑ）１１０８に格納され、その値を用いて判
定器１１０９で同期を検出し、タイミング生成部１１１
０に伝達する。１１１１は同期開始タイミング信号であ
る。
おける同期装置を含むディジタル移動通信機器の受信装
置の位相検出回路の構成を示し、実施の形態６における
同期装置１００８とタイミング部１０１０の一部として
使用できる。図１０において、１１０１はＩ信号、１１
０２はＱ信号で、それぞれＡ／Ｄ変換器（Ｉ）１１０
３、Ａ／Ｄ変換器（Ｑ）１１０４でサンプリングされ
る。サンプリングされたデータは、それぞれ絶対値積分
器（Ｉ）１１０５、絶対値積分器（Ｑ）１１０６におい
て、ある時間だけ積分され、レジスタ（Ｉ）１１０７、
レジスタ（Ｑ）１１０８に格納され、その値を用いて判
定器１１０９で同期を検出し、タイミング生成部１１１
０に伝達する。１１１１は同期開始タイミング信号であ
る。
【００７７】同期引き込みに際しては、実施の形態６の
同期装置１００８とタイミング部１０１０の一部として
動作する。Ｉ信号１１０１は、Ａ／Ｄ変換器（Ｉ）１１
０３でまず任意の初期位相を持つシンボル毎のタイミン
グでサンプリングされ、それを絶対値積分器（Ｉ）１１
０５で絶対値をとって積分した後、異なる初期位相にお
いても同様に積分値を求める。これらの値はレジスタ
（Ｉ）１１０７に格納される。このようにして、いくつ
かの初期位相で同様に積分値を求める。また、Ｑ信号１
１０２においても、Ａ／Ｄ変換器（Ｑ）１１０４と絶対
値積分器（Ｑ）１１０６とレジスタ（Ｑ）１１０８を用
いて、同様に異なる初期位相における積分値を求めた
後、判定器１１０９にて全ての積分値の中で最も確から
しいものを選択し、そのタイミングをタイミング生成部
１１１０へ出力する。これらの動作は同期開始タイミン
グ信号１１１１にて開始される。
同期装置１００８とタイミング部１０１０の一部として
動作する。Ｉ信号１１０１は、Ａ／Ｄ変換器（Ｉ）１１
０３でまず任意の初期位相を持つシンボル毎のタイミン
グでサンプリングされ、それを絶対値積分器（Ｉ）１１
０５で絶対値をとって積分した後、異なる初期位相にお
いても同様に積分値を求める。これらの値はレジスタ
（Ｉ）１１０７に格納される。このようにして、いくつ
かの初期位相で同様に積分値を求める。また、Ｑ信号１
１０２においても、Ａ／Ｄ変換器（Ｑ）１１０４と絶対
値積分器（Ｑ）１１０６とレジスタ（Ｑ）１１０８を用
いて、同様に異なる初期位相における積分値を求めた
後、判定器１１０９にて全ての積分値の中で最も確から
しいものを選択し、そのタイミングをタイミング生成部
１１１０へ出力する。これらの動作は同期開始タイミン
グ信号１１１１にて開始される。
【００７８】このように、本実施の形態７によれば、全
ディジタル回路で同期回路を実現することができ、アナ
ログ回路の遅延などを考慮せずに最適なタイミングが獲
得できる同期装置を実現することができる。
ディジタル回路で同期回路を実現することができ、アナ
ログ回路の遅延などを考慮せずに最適なタイミングが獲
得できる同期装置を実現することができる。
【００７９】（実施の形態８)図１１は実施の形態８に
おける同期装置を含むディジタル移動通信機器の受信装
置の位相検出回路の構成を示し、実施の形態６における
同期装置１００８とタイミング部１０１０の一部として
使用できる。図１１において、１２０１はＩ信号、１２
０２はＱ信号で、それぞれＡ／Ｄ変換器（Ｉ）１２０
３、Ａ／Ｄ変換器（Ｑ）１２０４でサンプリングされ
る。サンプリングされたデータは、絶対値積分器１２０
５において、ある時間だけ積分され、レジスタ１２０７
に格納され、その値を用いて判定器１２０９で同期を検
出し、タイミング生成部１２１０に伝達する。１２１１
は同期開始タイミング信号である。
おける同期装置を含むディジタル移動通信機器の受信装
置の位相検出回路の構成を示し、実施の形態６における
同期装置１００８とタイミング部１０１０の一部として
使用できる。図１１において、１２０１はＩ信号、１２
０２はＱ信号で、それぞれＡ／Ｄ変換器（Ｉ）１２０
３、Ａ／Ｄ変換器（Ｑ）１２０４でサンプリングされ
る。サンプリングされたデータは、絶対値積分器１２０
５において、ある時間だけ積分され、レジスタ１２０７
に格納され、その値を用いて判定器１２０９で同期を検
出し、タイミング生成部１２１０に伝達する。１２１１
は同期開始タイミング信号である。
【００８０】同期引き込みに際しては、実施の形態６の
同期装置１００８とタイミング部１０１０の一部として
動作する。Ｉ信号１２０１は、Ａ／Ｄ変換器（Ｉ）１２
０３で、Ｑ信号１２０２はＡ／Ｄ変換器（Ｑ）１２０４
で、まず任意の初期位相をもつシンボル毎のタイミング
でサンプリングされ、それらを絶対値積分器１２０５で
絶対値をとって積分した後、異なる初期位相においても
同様に積分値を求める。このようにして、いくつかの初
期位相で同様に積分値を求める。これらの値はレジスタ
１２０７に格納された後、判定器１２０９にて全ての積
分値の中で最も確からしいものを選択し、そのタイミン
グをタイミング生成部１２１０へ出力する。これらの動
作は同期開始タイミング信号１２１１にて開始される。
同期装置１００８とタイミング部１０１０の一部として
動作する。Ｉ信号１２０１は、Ａ／Ｄ変換器（Ｉ）１２
０３で、Ｑ信号１２０２はＡ／Ｄ変換器（Ｑ）１２０４
で、まず任意の初期位相をもつシンボル毎のタイミング
でサンプリングされ、それらを絶対値積分器１２０５で
絶対値をとって積分した後、異なる初期位相においても
同様に積分値を求める。このようにして、いくつかの初
期位相で同様に積分値を求める。これらの値はレジスタ
１２０７に格納された後、判定器１２０９にて全ての積
分値の中で最も確からしいものを選択し、そのタイミン
グをタイミング生成部１２１０へ出力する。これらの動
作は同期開始タイミング信号１２１１にて開始される。
【００８１】このように、本実施の形態８によれば、全
ディジタル回路で同期回路を実現することができ、アナ
ログ回路の遅延などを考慮せずに最適なタイミングが実
施の形態７よりも小型の回路で獲得できる同期装置を実
現することができる。
ディジタル回路で同期回路を実現することができ、アナ
ログ回路の遅延などを考慮せずに最適なタイミングが実
施の形態７よりも小型の回路で獲得できる同期装置を実
現することができる。
【００８２】（実施の形態９)図１２は実施の形態９に
おける同期装置を含むディジタル移動通信機器の受信装
置の位相検出手順を示し、この手順は実施の形態７にお
ける同期装置の同期獲得手順の一つとして使用できる。
図１２において、ステップ１３０１において同期獲得手
順が始まり、初期設定としてステップ１３０２でｉ，Ｌ
ｉ，Ｌｑを０にする。ｉは初期位相カウンタで、この例
では、まずシンボル時間を４等分して、最後に８等分し
た精度を出すため、５通りの初期位相を表すようにして
いる。Ｌｉ，ＬｑはそれぞれＩ側、Ｑ側のレベルを求め
るために、それらの絶対値を加算する変数である。まず
ｉ＝０においては，ステップ１３０３で任意の初期位相
に設定してサンプリングを開始する。ここで、ステップ
１３０４にてｊ，ｐｉ i ,ｐｑ i を０にする。ｊは絶
対値を積分する回数を数えるためのカウンタで、ｐｉ i
,ｐｑ i はそれぞれＩ側、Ｑ側の絶対値の積分値を計
算するための変数である。ステップ１３０５でｐｉ i ,
ｐｑ i ，Ｌｉ，Ｌｑそれぞれに｜Ｉ｜, ｜Ｑ｜を加算
し、ステップ１３０６でｊを１増加し、１３０７で積分
回数N と比較する。ｊが積分回数Ｎに達していない場合
は再度ステップ１３０５〜１３０７を繰り返す。積分回
数に達していたら、ステップ１３０８でｉを１増加し、
ステップ１３０９で４と比較する。４より大きい場合
は、ステップ１３１６へ分岐するが、４以下の場合は、
ステップ１３１０で再度４と比較する。４未満の場合は
再度ステップ１３０３〜１３１０を繰り返す。その際、
ステップ１３０３に達する毎に初期位相をシンボル時間
の１/ ４ずつずらす。ｉが４になったらステップ１３１
１へ進み、ＬｉとＬｑを比較して、Ｉ側とＱ側のレベル
の大きい方を選択する。Ｌｑの方が大きければ、ステッ
プ１３１３でｐｑ［０ 〜ｐｑ［３ を用い、Ｌｉの方
が大きければステップ１３１２でｐｉ［０ 〜ｐｉ［３
を用いて、ｒ［０ 〜ｒ［３ を計算する。ｒは連続
した２つのサンプリング点のレベルを加算したものであ
り、ステップ１３１４でこれが最大になるものを選択す
る。ここで、例えばＬｉ＞Ｌｑの場合にｒ［１ が選ば
れたとすると、ｐｉ［１ とｐｉ［２ のタイミングの
あたりが最も確からしいと判断できるので、ｐｘ＝ｐｉ
［１ ，ｐｙ＝ｐｉ［２ とする。他の場合も同様にし
てｐｘ，ｐｙを定める。上記例の場合、最適点はｐｉ
［１ をサンプリングしたタイミングとｐｉ［２をサン
プリングしたタイミング、およびそれらの中間のタイミ
ングのいずれかであると期待できる。そこで、その中間
のタイミングをステップ１３１５で求め、再度ステップ
１３０３へ分岐する。ステップ１３０３ではステップ１
３１５で求めたタイミングを設定する。このあとステッ
プ１３０９までは再度上記と同様に動作し、そのあとス
テップ１３０９でステップ１３１６の方に分岐する。ス
テップ１３１６では、再度ＬｉとＬｑを比較し、Ｌｉが
大きければステップ１３１７でｐｘ，ｐｙとｐｉ［４
を、Ｌｑが大きければステップ１３１８でｐｘ，ｐｙと
ｐｑ［４ を比較し、最も大きいものを選択する。ここ
で選ばれた値をサンプリングしたタイミングが最も確か
らしい同期位置となる。そこでステップ１３１９でその
タイミングに初期位相を変更し、ステップ１３２０で同
期獲得を終了する。
おける同期装置を含むディジタル移動通信機器の受信装
置の位相検出手順を示し、この手順は実施の形態７にお
ける同期装置の同期獲得手順の一つとして使用できる。
図１２において、ステップ１３０１において同期獲得手
順が始まり、初期設定としてステップ１３０２でｉ，Ｌ
ｉ，Ｌｑを０にする。ｉは初期位相カウンタで、この例
では、まずシンボル時間を４等分して、最後に８等分し
た精度を出すため、５通りの初期位相を表すようにして
いる。Ｌｉ，ＬｑはそれぞれＩ側、Ｑ側のレベルを求め
るために、それらの絶対値を加算する変数である。まず
ｉ＝０においては，ステップ１３０３で任意の初期位相
に設定してサンプリングを開始する。ここで、ステップ
１３０４にてｊ，ｐｉ i ,ｐｑ i を０にする。ｊは絶
対値を積分する回数を数えるためのカウンタで、ｐｉ i
,ｐｑ i はそれぞれＩ側、Ｑ側の絶対値の積分値を計
算するための変数である。ステップ１３０５でｐｉ i ,
ｐｑ i ，Ｌｉ，Ｌｑそれぞれに｜Ｉ｜, ｜Ｑ｜を加算
し、ステップ１３０６でｊを１増加し、１３０７で積分
回数N と比較する。ｊが積分回数Ｎに達していない場合
は再度ステップ１３０５〜１３０７を繰り返す。積分回
数に達していたら、ステップ１３０８でｉを１増加し、
ステップ１３０９で４と比較する。４より大きい場合
は、ステップ１３１６へ分岐するが、４以下の場合は、
ステップ１３１０で再度４と比較する。４未満の場合は
再度ステップ１３０３〜１３１０を繰り返す。その際、
ステップ１３０３に達する毎に初期位相をシンボル時間
の１/ ４ずつずらす。ｉが４になったらステップ１３１
１へ進み、ＬｉとＬｑを比較して、Ｉ側とＱ側のレベル
の大きい方を選択する。Ｌｑの方が大きければ、ステッ
プ１３１３でｐｑ［０ 〜ｐｑ［３ を用い、Ｌｉの方
が大きければステップ１３１２でｐｉ［０ 〜ｐｉ［３
を用いて、ｒ［０ 〜ｒ［３ を計算する。ｒは連続
した２つのサンプリング点のレベルを加算したものであ
り、ステップ１３１４でこれが最大になるものを選択す
る。ここで、例えばＬｉ＞Ｌｑの場合にｒ［１ が選ば
れたとすると、ｐｉ［１ とｐｉ［２ のタイミングの
あたりが最も確からしいと判断できるので、ｐｘ＝ｐｉ
［１ ，ｐｙ＝ｐｉ［２ とする。他の場合も同様にし
てｐｘ，ｐｙを定める。上記例の場合、最適点はｐｉ
［１ をサンプリングしたタイミングとｐｉ［２をサン
プリングしたタイミング、およびそれらの中間のタイミ
ングのいずれかであると期待できる。そこで、その中間
のタイミングをステップ１３１５で求め、再度ステップ
１３０３へ分岐する。ステップ１３０３ではステップ１
３１５で求めたタイミングを設定する。このあとステッ
プ１３０９までは再度上記と同様に動作し、そのあとス
テップ１３０９でステップ１３１６の方に分岐する。ス
テップ１３１６では、再度ＬｉとＬｑを比較し、Ｌｉが
大きければステップ１３１７でｐｘ，ｐｙとｐｉ［４
を、Ｌｑが大きければステップ１３１８でｐｘ，ｐｙと
ｐｑ［４ を比較し、最も大きいものを選択する。ここ
で選ばれた値をサンプリングしたタイミングが最も確か
らしい同期位置となる。そこでステップ１３１９でその
タイミングに初期位相を変更し、ステップ１３２０で同
期獲得を終了する。
【００８３】このように、本実施の形態９によれば、実
施の形態７を実現する方法のうち一つをこの手順で実現
することができる。
施の形態７を実現する方法のうち一つをこの手順で実現
することができる。
【００８４】（実施の形態１０)図１３は実施の形態１
０の同期装置を含むディジタル移動通信機器の受信装置
の位相検出手順を示し、この手順は実施の形態８におけ
る同期装置の同期獲得手順の一つとして使用できる。図
１３において、ステップ１４０１にて同期獲得手順が始
まり、初期設定としてステップ１４０２でｉを０にす
る。ｉは初期位相カウンタで、この例では、まずシンボ
ル時間を４等分して、最後に８等分した精度を出すた
め、５通りの初期位相を表すようにしている。まずｉ＝
０においては、ステップ１４０３で任意の初期位相に設
定してサンプリングを開始する。次いでステップ１４０
４でｊ，ｐ［ｉ を０にする。ｊは絶対値を積分する回
数を数えるためのカウンタで、ｐ［ｉ はサンプリング
データの絶対値の積分値を計算するための変数である。
ステップ１４０５でｐ［ｉ に｜Ｉ｜と｜Ｑ｜を加算
し、ステップ１４０６でｊを１増加し、ステップ１４０
７で積分回数Ｎと比較する。ｊが積分回数Ｎに達してい
ない場合は再度ステップ１４０５〜１４０７を繰り返
す。積分回数に達していたら、ステップ１４０８でｉを
１増加し、ステップ１４０９で４と比較する。４より大
きい場合はステップ１４１７へ分岐するが、４以下の場
合は、ステップ１４１０で再度４と比較する。４未満の
場合は再度ステップ１４０３〜１４１０を繰り返す。こ
の際ステップ１４０３に達する毎に初期位相をシンボル
時間の１／４ずつずらす。ｉが４になったらステップ１
４１３へ進み、ｐ［０ 〜ｐ［３ を用いてｒ［０ 〜
ｒ［３ を計算する。ｒは連続した２つのサンプリング
点のレベルを加算したものであり、ステップ１４１４で
これが最大になるものを選択する。例えばｒ［１ が選
ばれたとすると、ｐ［１ とｐ［２ のタイミングのあ
たりが最も確からしいと判断できるので、ｐｘ＝ｐ〔１
,ｐｙ＝ｐ［２ とする。他の場合も同様にしてｐｘ,
ｐｙを定める。上記例の場合、最適点はｐ［１ をサン
プリングしたタイミングとｐ［２ をサンプリングした
タイミング、およびそれらの中間のタイミングのいずれ
かであると期待できる。そこで、その中間のタイミング
をステップ１４１５で求め、再度ステップ１４０３へ分
岐する。ステップ１４０３ではステップ１４１５で求め
たタイミングを設定する。このあとステップ１４０９ま
では再度上記と同様に動作し、そのあとステップ１４０
９でステップ１４１７の方に分岐する。ステップ１４１
７ではｐｘ，ｐｙとｐ［４ を比較し、最も大きいもの
を選択する。ここで選ばれた値をサンプリングしたタイ
ミングが最も確からしい同期位置となる。そこでステッ
プ１４１９でそのタイミングに初期位相を変更し、ステ
ップ１４２０で同期獲得を終了する。
０の同期装置を含むディジタル移動通信機器の受信装置
の位相検出手順を示し、この手順は実施の形態８におけ
る同期装置の同期獲得手順の一つとして使用できる。図
１３において、ステップ１４０１にて同期獲得手順が始
まり、初期設定としてステップ１４０２でｉを０にす
る。ｉは初期位相カウンタで、この例では、まずシンボ
ル時間を４等分して、最後に８等分した精度を出すた
め、５通りの初期位相を表すようにしている。まずｉ＝
０においては、ステップ１４０３で任意の初期位相に設
定してサンプリングを開始する。次いでステップ１４０
４でｊ，ｐ［ｉ を０にする。ｊは絶対値を積分する回
数を数えるためのカウンタで、ｐ［ｉ はサンプリング
データの絶対値の積分値を計算するための変数である。
ステップ１４０５でｐ［ｉ に｜Ｉ｜と｜Ｑ｜を加算
し、ステップ１４０６でｊを１増加し、ステップ１４０
７で積分回数Ｎと比較する。ｊが積分回数Ｎに達してい
ない場合は再度ステップ１４０５〜１４０７を繰り返
す。積分回数に達していたら、ステップ１４０８でｉを
１増加し、ステップ１４０９で４と比較する。４より大
きい場合はステップ１４１７へ分岐するが、４以下の場
合は、ステップ１４１０で再度４と比較する。４未満の
場合は再度ステップ１４０３〜１４１０を繰り返す。こ
の際ステップ１４０３に達する毎に初期位相をシンボル
時間の１／４ずつずらす。ｉが４になったらステップ１
４１３へ進み、ｐ［０ 〜ｐ［３ を用いてｒ［０ 〜
ｒ［３ を計算する。ｒは連続した２つのサンプリング
点のレベルを加算したものであり、ステップ１４１４で
これが最大になるものを選択する。例えばｒ［１ が選
ばれたとすると、ｐ［１ とｐ［２ のタイミングのあ
たりが最も確からしいと判断できるので、ｐｘ＝ｐ〔１
,ｐｙ＝ｐ［２ とする。他の場合も同様にしてｐｘ,
ｐｙを定める。上記例の場合、最適点はｐ［１ をサン
プリングしたタイミングとｐ［２ をサンプリングした
タイミング、およびそれらの中間のタイミングのいずれ
かであると期待できる。そこで、その中間のタイミング
をステップ１４１５で求め、再度ステップ１４０３へ分
岐する。ステップ１４０３ではステップ１４１５で求め
たタイミングを設定する。このあとステップ１４０９ま
では再度上記と同様に動作し、そのあとステップ１４０
９でステップ１４１７の方に分岐する。ステップ１４１
７ではｐｘ，ｐｙとｐ［４ を比較し、最も大きいもの
を選択する。ここで選ばれた値をサンプリングしたタイ
ミングが最も確からしい同期位置となる。そこでステッ
プ１４１９でそのタイミングに初期位相を変更し、ステ
ップ１４２０で同期獲得を終了する。
【００８５】このように、本実施の形態１０によれば、
実施の形態８を実現する方法のうち一つをこの手順で実
現することができる。
実施の形態８を実現する方法のうち一つをこの手順で実
現することができる。
【００８６】（実施の形態１１)図１４は実施の形態１
１における同期装置を含むディジタル移動通信機器の受
信装置の位相検出手順を示し、この手順は実施の形態１
０における同期獲得手順の性能を向上させるものであ
る。図１４において、ステップ１５０１にて同期獲得手
順が始まり、初期設定としてステップ１５０２で、ｉを
０にする。ｉは初期位相カウンタで、この例では、まず
シンボル時間を４等分して、最後に８等分した精度を出
すため、５通りの初期位相を表すようにしている。まず
ｉ＝０においては、ステップ１５０３で任意の初期位相
に設定してサンプリングを開始する。ここで、ステップ
１５０４にてｊ, ［ｉ を０にする。ｊは絶対値を積分
する回数を数えるためのカウンタで、ｐ［ｉ はサンプ
リングデータの絶対値の積分値を計算するための変数で
ある。ステップ１５０５でｐ［ｉ に｜Ｉ｜と｜Ｑ｜を
加算し、ステップ１５０６でｊを１増加し、ステップ１
５０７で積分回数Ｎと比較する。ｊが積分回数Ｎに達し
ていない場合は再度ステップ１５０５〜１５０７を繰り
返す。積分回数に達していたら、ステップ１５０８でｉ
を１増加し、ステップ１５０９で４と比較する。４より
大きい場合はステップ１５１７へ分岐するが、４以下の
場合は、ステップ１５１０で再度４と比較する。４未満
の場合は再度ステップ１５０３〜１５１０を繰り返す。
この際ステップ１５０３に達する毎に初期位相をシンボ
ル時間の１／４ずつずらす。ｉが４になったら、ステッ
プ１５１３へ進み、ｐ［０ 〜ｐ［３ を用いて、ｒ
［０ 〜ｒ［３ を計算する。ｒは連続した２つのサン
プリング点のレベルを加算したものであり、ステップ１
５１４でこれが最小になるものを選択する。ここで、例
えばｒ［１ が選ばれたとすると、シンボルの境目とし
てｐ［１ とｐ［２ のタイミングのあたりが最も確か
らしいと判断できるので、ｐｘ＝ｐ［１ ，ｐｙ＝ ｐ
［２ とする。他の場合も同様にしてｐｘ, ｐｙを定め
る。上記例の場合、最適点はｐ［１ をサンプリングし
たタイミングとｐ［２ をサンプリングしたタイミン
グ、およびそれらの中間のタイミングのいずれかである
と期待できる。そこで、その中間のタイミングをステッ
プ１５１５で求め、再度ステップ１５０３へ分岐する。
ステップ１５０３ではステップ１５１５で求めたタイミ
ングを設定する。このあとステップ１５０９までは再度
上記と同様に動作し、そのあとステップ１５０９でステ
ップ１５１７の方に分岐する。ステップ１５１７ではｐ
ｘ, ｐｙとｐ［４ を比較し、最も小さいものを選択す
る。ここで選ばれた値をサンプリングしたタイミングが
最も確からしい検出位置となる。そこでステップ１５１
９でそのタイミングから１／２シンボルずれたタイミン
グに初期位相を変更し、ステップ１５２０で同期獲得を
終了する。実施の形態１０では最大値を求めているが、
最小値の方がより変化が急なので精度が向上する。ただ
し、検出位置である最小値はシンボル識別点から１／２
シンボルずれたところにあるので、最後にその分タイミ
ングをずらすのである。
１における同期装置を含むディジタル移動通信機器の受
信装置の位相検出手順を示し、この手順は実施の形態１
０における同期獲得手順の性能を向上させるものであ
る。図１４において、ステップ１５０１にて同期獲得手
順が始まり、初期設定としてステップ１５０２で、ｉを
０にする。ｉは初期位相カウンタで、この例では、まず
シンボル時間を４等分して、最後に８等分した精度を出
すため、５通りの初期位相を表すようにしている。まず
ｉ＝０においては、ステップ１５０３で任意の初期位相
に設定してサンプリングを開始する。ここで、ステップ
１５０４にてｊ, ［ｉ を０にする。ｊは絶対値を積分
する回数を数えるためのカウンタで、ｐ［ｉ はサンプ
リングデータの絶対値の積分値を計算するための変数で
ある。ステップ１５０５でｐ［ｉ に｜Ｉ｜と｜Ｑ｜を
加算し、ステップ１５０６でｊを１増加し、ステップ１
５０７で積分回数Ｎと比較する。ｊが積分回数Ｎに達し
ていない場合は再度ステップ１５０５〜１５０７を繰り
返す。積分回数に達していたら、ステップ１５０８でｉ
を１増加し、ステップ１５０９で４と比較する。４より
大きい場合はステップ１５１７へ分岐するが、４以下の
場合は、ステップ１５１０で再度４と比較する。４未満
の場合は再度ステップ１５０３〜１５１０を繰り返す。
この際ステップ１５０３に達する毎に初期位相をシンボ
ル時間の１／４ずつずらす。ｉが４になったら、ステッ
プ１５１３へ進み、ｐ［０ 〜ｐ［３ を用いて、ｒ
［０ 〜ｒ［３ を計算する。ｒは連続した２つのサン
プリング点のレベルを加算したものであり、ステップ１
５１４でこれが最小になるものを選択する。ここで、例
えばｒ［１ が選ばれたとすると、シンボルの境目とし
てｐ［１ とｐ［２ のタイミングのあたりが最も確か
らしいと判断できるので、ｐｘ＝ｐ［１ ，ｐｙ＝ ｐ
［２ とする。他の場合も同様にしてｐｘ, ｐｙを定め
る。上記例の場合、最適点はｐ［１ をサンプリングし
たタイミングとｐ［２ をサンプリングしたタイミン
グ、およびそれらの中間のタイミングのいずれかである
と期待できる。そこで、その中間のタイミングをステッ
プ１５１５で求め、再度ステップ１５０３へ分岐する。
ステップ１５０３ではステップ１５１５で求めたタイミ
ングを設定する。このあとステップ１５０９までは再度
上記と同様に動作し、そのあとステップ１５０９でステ
ップ１５１７の方に分岐する。ステップ１５１７ではｐ
ｘ, ｐｙとｐ［４ を比較し、最も小さいものを選択す
る。ここで選ばれた値をサンプリングしたタイミングが
最も確からしい検出位置となる。そこでステップ１５１
９でそのタイミングから１／２シンボルずれたタイミン
グに初期位相を変更し、ステップ１５２０で同期獲得を
終了する。実施の形態１０では最大値を求めているが、
最小値の方がより変化が急なので精度が向上する。ただ
し、検出位置である最小値はシンボル識別点から１／２
シンボルずれたところにあるので、最後にその分タイミ
ングをずらすのである。
【００８７】このように、本実施の形態１１によれば、
実施の形態８を実現する方法のうちさらに精度を上げる
手段をこの手順で実現することができる。また、最小値
を求める手段は実施の形態９にも使用できる。
実施の形態８を実現する方法のうちさらに精度を上げる
手段をこの手順で実現することができる。また、最小値
を求める手段は実施の形態９にも使用できる。
【００８８】（実施の形態１２)次に本発明の実施の形
態１２について説明する。図１５は本実施の形態１２に
おける同期装置を含むディジタル移動通信機器の受信装
置の構成を示す。図１５において、１６０１は入力信号
Ｉ、１６０２は入力信号Ｑであり、それぞれＡ／Ｄ変換
器（Ｉ）１６０３、（Ｑ）１６０４でサンプリングさ
れ、選択器１６０５を経て絶対値計算器（Ｉ）１６０
６、（Ｑ）１６０７と検波器１６０８に入る。各絶対値
計算器１６０６、１６０７の出力は、加算器１６０９、
選択器１６１０を経て積算器１６１１、１６１２に入
り、その結果が減算器１６１３を経て制御器１６１５に
入る。
態１２について説明する。図１５は本実施の形態１２に
おける同期装置を含むディジタル移動通信機器の受信装
置の構成を示す。図１５において、１６０１は入力信号
Ｉ、１６０２は入力信号Ｑであり、それぞれＡ／Ｄ変換
器（Ｉ）１６０３、（Ｑ）１６０４でサンプリングさ
れ、選択器１６０５を経て絶対値計算器（Ｉ）１６０
６、（Ｑ）１６０７と検波器１６０８に入る。各絶対値
計算器１６０６、１６０７の出力は、加算器１６０９、
選択器１６１０を経て積算器１６１１、１６１２に入
り、その結果が減算器１６１３を経て制御器１６１５に
入る。
【００８９】ここで、例としてサンプリング間隔がＴ／
４（Ｔはシンボル間隔) でＴ／８の精度で同期を獲得す
る場合の本実施の形態における動作を説明する。Ａ／Ｄ
変換器１６０３、１６０４は、制御器１６１５から出力
されるタイミングで入力信号１６０１、１６０２をサン
プリングする。同期開始時点では任意のタイミングでよ
い。サンプリング結果は、選択器１６０５で絶対値計算
器１６０６、１６０７と検波器１６０８に渡される。Ｔ
／４間隔でサンプリングを行うので、Ｔの間には４回サ
ンプリングが行われるが、そのうち３点について、奇数
番目のサンプリング結果は絶対値計算器１６０６、１６
０７へ、４の倍数番目のサンプリング結果は検波器１６
０８へ渡される。絶対値計算器１６０６、１６０７で
は、それぞれサンプリング結果のＩ成分とＱ成分の絶対
値を計算し、さらにそれを加算器１６０９で加算する。
その結果は選択器１６１０で、１つおきに積算器１６１
１と積算器１６１２へ渡されて積算される。それらの結
果は、減算器１６１３で減算されて、その正負で同期位
置をずらす方向を判断する。同期位置はＴ／８毎にずら
す。積算器１６１１、１６１２の内容は、同期位置をず
らしたらクリアする。このように同期位置をずらして行
くことによって、検波器１６０８に渡される信号は、
Ｉ、Ｑ信号の０交差点から最も遠い位置（最適識別点)
に収束し、検波結果として得られる復調データ１６１４
を高品質に出力することができる。
４（Ｔはシンボル間隔) でＴ／８の精度で同期を獲得す
る場合の本実施の形態における動作を説明する。Ａ／Ｄ
変換器１６０３、１６０４は、制御器１６１５から出力
されるタイミングで入力信号１６０１、１６０２をサン
プリングする。同期開始時点では任意のタイミングでよ
い。サンプリング結果は、選択器１６０５で絶対値計算
器１６０６、１６０７と検波器１６０８に渡される。Ｔ
／４間隔でサンプリングを行うので、Ｔの間には４回サ
ンプリングが行われるが、そのうち３点について、奇数
番目のサンプリング結果は絶対値計算器１６０６、１６
０７へ、４の倍数番目のサンプリング結果は検波器１６
０８へ渡される。絶対値計算器１６０６、１６０７で
は、それぞれサンプリング結果のＩ成分とＱ成分の絶対
値を計算し、さらにそれを加算器１６０９で加算する。
その結果は選択器１６１０で、１つおきに積算器１６１
１と積算器１６１２へ渡されて積算される。それらの結
果は、減算器１６１３で減算されて、その正負で同期位
置をずらす方向を判断する。同期位置はＴ／８毎にずら
す。積算器１６１１、１６１２の内容は、同期位置をず
らしたらクリアする。このように同期位置をずらして行
くことによって、検波器１６０８に渡される信号は、
Ｉ、Ｑ信号の０交差点から最も遠い位置（最適識別点)
に収束し、検波結果として得られる復調データ１６１４
を高品質に出力することができる。
【００９０】なお、上記において、積算器１６１１、１
６１２の結果を比較するインターバルを変更することに
より、同期引き込み速度や、引き込み後のジッタを制御
することができる。この例では、絶対値計算器１６０
６、１６０７の出力を加算器１６０９で加えて用いてい
るが、絶対値計算器１６０６、１６０７の結果の大きい
方を選択して使用しても良い。この場合、データの先頭
に例えば１シンボル毎に必ず０点を交差するような（同
期信号がシンボル点毎に位相が１８０度変わるような正
弦波であるような）特定のパタンのプリアンブルを付加
しておけば、同期引き込み速度および精度を向上するこ
とができる。また、減算器１６１３の減算結果があるし
きい値を越えた場合にのみ同期位置を変更するようにし
て、同期の安定度を向上させても良い。
６１２の結果を比較するインターバルを変更することに
より、同期引き込み速度や、引き込み後のジッタを制御
することができる。この例では、絶対値計算器１６０
６、１６０７の出力を加算器１６０９で加えて用いてい
るが、絶対値計算器１６０６、１６０７の結果の大きい
方を選択して使用しても良い。この場合、データの先頭
に例えば１シンボル毎に必ず０点を交差するような（同
期信号がシンボル点毎に位相が１８０度変わるような正
弦波であるような）特定のパタンのプリアンブルを付加
しておけば、同期引き込み速度および精度を向上するこ
とができる。また、減算器１６１３の減算結果があるし
きい値を越えた場合にのみ同期位置を変更するようにし
て、同期の安定度を向上させても良い。
【００９１】以上のように、本実施の形態１２によれ
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得でき、同期開始時点を任意の位置に設定
できる同期装置を実現することができる。また、上記し
た実施の形態６〜１１では、同期開始タイミングからシ
ーケンス的に同期を取り始めるために、同期開始時点が
ずれた場合に動作が保証できないが、本方式ではどのよ
うな状態から開始しても同期獲得が可能である。
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得でき、同期開始時点を任意の位置に設定
できる同期装置を実現することができる。また、上記し
た実施の形態６〜１１では、同期開始タイミングからシ
ーケンス的に同期を取り始めるために、同期開始時点が
ずれた場合に動作が保証できないが、本方式ではどのよ
うな状態から開始しても同期獲得が可能である。
【００９２】（実施の形態１３）次に本発明の実施の形
態１３について説明する。図１６は本実施の形態１３に
おける同期装置を含むディジタル移動通信機器の受信装
置の構成を示す。図１６において、１７０１は入力信号
Ｉ、１７０２は入力信号であり、それぞれＡ／Ｄ変換器
（Ｉ）１７０３、（Ｑ）１７０４を経て検波器１７０５
とクロック再生回路１７０６に入る。検波器１７０５の
出力は復調データ１７０８であり、引き込み検出器１７
０７にも入る。１７０９は開始トリガで、クロック再生
回路１７０６に入る。クロック再生回路１７０６は、開
始トリガ１７０９によりクロック再生を開始する。クロ
ック再生は、実施の形態１〜１２で示された方法で行
う。特に、実施の形態６〜１２で示したように、入力信
号１７０１、１７０２をＡ／Ｄ変換器１７０３、１７０
４でサンプリングしてその結果を用いることで、アナロ
グ回路の遅延などを考慮せずに最適なタイミングが獲得
できる。検波器１７０５は、このようにして求めたタイ
ミングでサンプリングした結果を使用して品質の良い復
調データ１７０８を出力する。引き込み検出器１７０７
は、復調データ１７０８とクロック再生回路１７０６の
内部状態を観測し、同期が獲得されたかどうかを判断し
て、獲得されていればロック再生回路１７０６を同期保
持状態にする。これにより、データ区間のジッタが抑え
られ、誤り率特性を向上することができる。また送信信
号の先頭に特定のパターンが連続するような( 特に同期
信号がシンボル毎に位相が１８０度変わるような正弦波
であるような) プリアンブルを設ける場合に、プリアン
ブルパタンに特化した引き込み論理で同期引き込みを行
うことができるため、高速かつ精度の良い同期引き込み
が実現できる。このことによって、開始トリガや同期保
持のタイミングを出す位置を送受信間の距離などをもと
に変化させるなどの複雑な制御を行わずに済む。
態１３について説明する。図１６は本実施の形態１３に
おける同期装置を含むディジタル移動通信機器の受信装
置の構成を示す。図１６において、１７０１は入力信号
Ｉ、１７０２は入力信号であり、それぞれＡ／Ｄ変換器
（Ｉ）１７０３、（Ｑ）１７０４を経て検波器１７０５
とクロック再生回路１７０６に入る。検波器１７０５の
出力は復調データ１７０８であり、引き込み検出器１７
０７にも入る。１７０９は開始トリガで、クロック再生
回路１７０６に入る。クロック再生回路１７０６は、開
始トリガ１７０９によりクロック再生を開始する。クロ
ック再生は、実施の形態１〜１２で示された方法で行
う。特に、実施の形態６〜１２で示したように、入力信
号１７０１、１７０２をＡ／Ｄ変換器１７０３、１７０
４でサンプリングしてその結果を用いることで、アナロ
グ回路の遅延などを考慮せずに最適なタイミングが獲得
できる。検波器１７０５は、このようにして求めたタイ
ミングでサンプリングした結果を使用して品質の良い復
調データ１７０８を出力する。引き込み検出器１７０７
は、復調データ１７０８とクロック再生回路１７０６の
内部状態を観測し、同期が獲得されたかどうかを判断し
て、獲得されていればロック再生回路１７０６を同期保
持状態にする。これにより、データ区間のジッタが抑え
られ、誤り率特性を向上することができる。また送信信
号の先頭に特定のパターンが連続するような( 特に同期
信号がシンボル毎に位相が１８０度変わるような正弦波
であるような) プリアンブルを設ける場合に、プリアン
ブルパタンに特化した引き込み論理で同期引き込みを行
うことができるため、高速かつ精度の良い同期引き込み
が実現できる。このことによって、開始トリガや同期保
持のタイミングを出す位置を送受信間の距離などをもと
に変化させるなどの複雑な制御を行わずに済む。
【００９３】以上のように、本実施の形態１３によれ
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得できる。また、自動的に同期引き込みを
検出することで、データ区間のジッタが抑えられ、誤り
率特性を向上することができる。さらに、自動的に同期
引き込みを検出することで、同期保持のタイミングの制
御を行わずに済み、制御が簡単になるとともに、データ
の先頭に特定の同期パタンが付加されている場合に、デ
ータ部分はクロック再生を停止しているため、特定パタ
ンに特化した方法で高速かつ高精度の同期引き込みが可
能な同期装置を実現することができる。
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得できる。また、自動的に同期引き込みを
検出することで、データ区間のジッタが抑えられ、誤り
率特性を向上することができる。さらに、自動的に同期
引き込みを検出することで、同期保持のタイミングの制
御を行わずに済み、制御が簡単になるとともに、データ
の先頭に特定の同期パタンが付加されている場合に、デ
ータ部分はクロック再生を停止しているため、特定パタ
ンに特化した方法で高速かつ高精度の同期引き込みが可
能な同期装置を実現することができる。
【００９４】（実施の形態１４）次に本発明の実施の形
態１４について説明する。図１７は本実施の形態１４に
おけるディジタル移動通信機器の受信装置の構成を示
す。図１７において、１８０１は入力信号Ｉ、１８０２
は入力信号Ｑであり、それぞれＡ／Ｄ変換器（Ｉ）１８
０３、（Ｑ）１８０４でサンプリングされ、選択器１８
０５を経て絶対値計算器（Ｉ）１８０６、（Ｑ）１８０
７と検波器１８０８に入る。各絶対値計算器１８０６、
１８０７の出力は、加算器１８０９、選択器１８１０を
経て積算器１８１１、１８１２に入り、その結果が減算
器１８１３を経て制御器１８１５に入る。検波器１８０
８の出力は復調データ１８１４となり、ＰＲカウンタ１
８１６にも入って、制御器１８１５にその結果が渡され
る。
態１４について説明する。図１７は本実施の形態１４に
おけるディジタル移動通信機器の受信装置の構成を示
す。図１７において、１８０１は入力信号Ｉ、１８０２
は入力信号Ｑであり、それぞれＡ／Ｄ変換器（Ｉ）１８
０３、（Ｑ）１８０４でサンプリングされ、選択器１８
０５を経て絶対値計算器（Ｉ）１８０６、（Ｑ）１８０
７と検波器１８０８に入る。各絶対値計算器１８０６、
１８０７の出力は、加算器１８０９、選択器１８１０を
経て積算器１８１１、１８１２に入り、その結果が減算
器１８１３を経て制御器１８１５に入る。検波器１８０
８の出力は復調データ１８１４となり、ＰＲカウンタ１
８１６にも入って、制御器１８１５にその結果が渡され
る。
【００９５】ここで、例として、データの先頭にプリア
ンブルとして"1" が数十シンボルにわたって付加されて
おり、サンプリング間隔がＴ／４（Ｔはシンボル間隔)
でＴ／８の精度で同期を獲得する場合について本実施の
形態の動作を説明する。Ａ／Ｄ変換器１８０３、１８０
４は、制御器１８１５から出力されるタイミングで入力
信号１８０１、１８０２をサンプリングする。同期開始
時点では任意のタイミングでよい。サンプリング結果
は、選択器１８０５で絶対値計算器１８０６、１８０７
と検波器１８０８に渡される。Ｔ／４間隔でサンプリン
グを行うので、Ｔの間には４回サンプリングが行われる
が、そのうち３点について、奇数番目のサンプリング結
果は絶対値計算器１８０６、１８０７へ、４の倍数番目
のサンプリング結果は検波器１８０８へ渡される。絶対
値計算器１８０６、１８０７では、それぞれサンプリン
グ結果のＩ成分とＱ成分の絶対値を計算して更にそれを
加算器１８０９で加算する。その結果は選択器１８１０
で、1 つおきに積算器１８１１と積算器１８１２へ渡さ
れて積算される。それらの結果は、減算器１８１３で減
算されて、その正負で同期位置をずらす方向を判断す
る。同期位置はＴ／８毎にずらす。積算器１８１１、１
８１２の内容は、同期位置をずらしたらクリアする。こ
のように同期位置をずらして行くことによって、検波器
１８０８に渡される信号は、Ｉ、Ｑ信号の０交差点から
最も遠い位置（最適識別点) に収束し、検波結果として
得られる復調データ１８１４を高品質に出力することが
できる。ＰＲカウンタ１８１６は、復調データ１８１４
を観測し、"1" が何回連続して復調したかを数える。連
続回数があるしきい値を越えたら同期引き込み終了と
し、制御器１８１５に指令を出して同期保持を開始す
る。
ンブルとして"1" が数十シンボルにわたって付加されて
おり、サンプリング間隔がＴ／４（Ｔはシンボル間隔)
でＴ／８の精度で同期を獲得する場合について本実施の
形態の動作を説明する。Ａ／Ｄ変換器１８０３、１８０
４は、制御器１８１５から出力されるタイミングで入力
信号１８０１、１８０２をサンプリングする。同期開始
時点では任意のタイミングでよい。サンプリング結果
は、選択器１８０５で絶対値計算器１８０６、１８０７
と検波器１８０８に渡される。Ｔ／４間隔でサンプリン
グを行うので、Ｔの間には４回サンプリングが行われる
が、そのうち３点について、奇数番目のサンプリング結
果は絶対値計算器１８０６、１８０７へ、４の倍数番目
のサンプリング結果は検波器１８０８へ渡される。絶対
値計算器１８０６、１８０７では、それぞれサンプリン
グ結果のＩ成分とＱ成分の絶対値を計算して更にそれを
加算器１８０９で加算する。その結果は選択器１８１０
で、1 つおきに積算器１８１１と積算器１８１２へ渡さ
れて積算される。それらの結果は、減算器１８１３で減
算されて、その正負で同期位置をずらす方向を判断す
る。同期位置はＴ／８毎にずらす。積算器１８１１、１
８１２の内容は、同期位置をずらしたらクリアする。こ
のように同期位置をずらして行くことによって、検波器
１８０８に渡される信号は、Ｉ、Ｑ信号の０交差点から
最も遠い位置（最適識別点) に収束し、検波結果として
得られる復調データ１８１４を高品質に出力することが
できる。ＰＲカウンタ１８１６は、復調データ１８１４
を観測し、"1" が何回連続して復調したかを数える。連
続回数があるしきい値を越えたら同期引き込み終了と
し、制御器１８１５に指令を出して同期保持を開始す
る。
【００９６】なお、上記において、積算器１８１１、１
８１２の結果を比較するインターバルを変更することに
より、同期引き込み速度や、引き込み後のジッタを制御
することができる。この例では、絶対値計算器１８０
６、１８０７の出力を加算器１８０９で加えて用いてい
るが、絶対値計算器１８０６、１８０７の結果の大きい
方を選択して使用しても良い。また、減算器１８１３の
減算結果があるしきい値を越えた場合にのみ同期位置を
変更するようにして同期の安定度を向上させても良い。
８１２の結果を比較するインターバルを変更することに
より、同期引き込み速度や、引き込み後のジッタを制御
することができる。この例では、絶対値計算器１８０
６、１８０７の出力を加算器１８０９で加えて用いてい
るが、絶対値計算器１８０６、１８０７の結果の大きい
方を選択して使用しても良い。また、減算器１８１３の
減算結果があるしきい値を越えた場合にのみ同期位置を
変更するようにして同期の安定度を向上させても良い。
【００９７】上記した実施の形態６〜１１では、同期開
始タイミングからシーケンス的に同期を取り始めるため
に、同期開始時点がずれた場合に動作が保証できない
が、本方式では、どのような状態から開始しても同期獲
得が可能である。また、実施の形態１２では、同期保持
開始のタイミングを生成しなくてはならないが、本実施
の形態１４では、自動的にそれを検出するので、制御が
簡単になる。さらに、データ区間では同期を保持してい
るため、送信信号の先頭に特定のパターンが連続するよ
うな（特に同期信号がシンボル毎に位相が１８０度変わ
るような正弦波であるような）プリアンブルを設ける場
合には、復調結果が何シンボル連続で正しいかという判
断基準を使用することで、同期獲得の検知の精度を高め
ることができる。
始タイミングからシーケンス的に同期を取り始めるため
に、同期開始時点がずれた場合に動作が保証できない
が、本方式では、どのような状態から開始しても同期獲
得が可能である。また、実施の形態１２では、同期保持
開始のタイミングを生成しなくてはならないが、本実施
の形態１４では、自動的にそれを検出するので、制御が
簡単になる。さらに、データ区間では同期を保持してい
るため、送信信号の先頭に特定のパターンが連続するよ
うな（特に同期信号がシンボル毎に位相が１８０度変わ
るような正弦波であるような）プリアンブルを設ける場
合には、復調結果が何シンボル連続で正しいかという判
断基準を使用することで、同期獲得の検知の精度を高め
ることができる。
【００９８】以上のように、本実施の形態１４によれ
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得できる。また、自動的に同期引き込みを
検出することで、データ区間のジッタが抑えられ、誤り
率特性を向上することができる。さらに、自動的に同期
引き込みを検出することで、同期保持のタイミングの制
御を行わずに済み、制御が簡単になるとともに、データ
の先頭に特定の同期パタンが付加されている場合に、デ
ータ部分はクロック再生を停止しているため、特定パタ
ンに特化した方法で高速かつ高精度の同期引き込みが可
能な同期装置を実現することができる。
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得できる。また、自動的に同期引き込みを
検出することで、データ区間のジッタが抑えられ、誤り
率特性を向上することができる。さらに、自動的に同期
引き込みを検出することで、同期保持のタイミングの制
御を行わずに済み、制御が簡単になるとともに、データ
の先頭に特定の同期パタンが付加されている場合に、デ
ータ部分はクロック再生を停止しているため、特定パタ
ンに特化した方法で高速かつ高精度の同期引き込みが可
能な同期装置を実現することができる。
【００９９】（実施の形態１５）次に本発明の実施の形
態１５について説明する。本実施の形態１５における同
期装置を含む受信装置の構成は図１７に示した実施の形
態１４と同じである。図１８および図１９は本実施の形
態１５における同期獲得手順の動作を示す。以下、デー
タの先頭に"1" が数十シンボルプリアンブルとして付加
されており、サンプリング間隔がＴ／４（Ｔはシンボル
間隔) でＴ／８の精度で同期を獲得する場合について本
実施の形態の動作を説明する。
態１５について説明する。本実施の形態１５における同
期装置を含む受信装置の構成は図１７に示した実施の形
態１４と同じである。図１８および図１９は本実施の形
態１５における同期獲得手順の動作を示す。以下、デー
タの先頭に"1" が数十シンボルプリアンブルとして付加
されており、サンプリング間隔がＴ／４（Ｔはシンボル
間隔) でＴ／８の精度で同期を獲得する場合について本
実施の形態の動作を説明する。
【０１００】同期開始（ステップ１９０１）後は、直ち
に初期設定（ステップ１９０２）を行う。ここでは、Ｐ
Ｒカウンタ( プリアンブルが１として何シンボル連続で
復調されたかを数える) を０、タイミングの初期位置を
０、８通りのタイミングのヒストグラムの初期値を全て
０、誤差しきい値を０、連続カウンタを０、同期フラグ
（０で同期引き込み中、１で保持）を０、積算値１、２
をともに０にする。ステップ１９０３では、現在のタイ
ミングに対するヒストグラムを１増加する。また、カウ
ンタｉを２とし、ステップ１９０４、１９０５で現在の
タイミングから２以上離れたタイミングに対するヒスト
グラムを全て０にする。その後ステップ１９０６で、現
在のタイミングとその両隣に対するヒストグラムを加算
する。このとき、現在のタイミングに対するヒストグラ
ムに１より大きい重みをつけて加算すれば、より検出精
度が向上する（２のべき乗倍であればシフトのみで実現
できるので乗算器が不要である）。この値をＰとし、ス
テップ１９０７で回数しきい値と比較する。Ｐがこの値
より大きければステップ１９０８、小さければステップ
１９１０へ進む。ステップ１９０８では、さらにＰＲカ
ウンタの値とＰＲしきい値を比較し、ＰＲカウンタの値
がＰＲしきい値より大きければステップ１９０９へ、小
さければステップ１９１０へ進む。ステップ１９０９で
は、同期フラグを１とし、以降同期保持に入る。これら
ステップ１９０７からステップ１９０９によって、現在
のタイミングおよびその周辺のヒストグラムが大きくす
なわち同期位置が現在のタイミングのあたりに停留して
いることが検出でき、かつ復調後のデータがプリアンブ
ルパタンであるということが確からしい場合にのみ、同
期保持に入るということになる。
に初期設定（ステップ１９０２）を行う。ここでは、Ｐ
Ｒカウンタ( プリアンブルが１として何シンボル連続で
復調されたかを数える) を０、タイミングの初期位置を
０、８通りのタイミングのヒストグラムの初期値を全て
０、誤差しきい値を０、連続カウンタを０、同期フラグ
（０で同期引き込み中、１で保持）を０、積算値１、２
をともに０にする。ステップ１９０３では、現在のタイ
ミングに対するヒストグラムを１増加する。また、カウ
ンタｉを２とし、ステップ１９０４、１９０５で現在の
タイミングから２以上離れたタイミングに対するヒスト
グラムを全て０にする。その後ステップ１９０６で、現
在のタイミングとその両隣に対するヒストグラムを加算
する。このとき、現在のタイミングに対するヒストグラ
ムに１より大きい重みをつけて加算すれば、より検出精
度が向上する（２のべき乗倍であればシフトのみで実現
できるので乗算器が不要である）。この値をＰとし、ス
テップ１９０７で回数しきい値と比較する。Ｐがこの値
より大きければステップ１９０８、小さければステップ
１９１０へ進む。ステップ１９０８では、さらにＰＲカ
ウンタの値とＰＲしきい値を比較し、ＰＲカウンタの値
がＰＲしきい値より大きければステップ１９０９へ、小
さければステップ１９１０へ進む。ステップ１９０９で
は、同期フラグを１とし、以降同期保持に入る。これら
ステップ１９０７からステップ１９０９によって、現在
のタイミングおよびその周辺のヒストグラムが大きくす
なわち同期位置が現在のタイミングのあたりに停留して
いることが検出でき、かつ復調後のデータがプリアンブ
ルパタンであるということが確からしい場合にのみ、同
期保持に入るということになる。
【０１０１】次に、ステップ１９１０で受信データが１
であるかどうかを検査し（図ではＱＰＳＫなどのように
１シンボルで２ビット送信している場合を想定して、２
ビットとも１かどうかを判断している。) 、正しければ
ステップ１９１２でＰＲカウンタをインクリメントし、
正しくなければステップ１９１１でＰＲカウンタをデク
リメントし、デクリメント結果が負であるかどうかをス
テップ１９１３で検査して、負の場合はステップ１９１
４でＰＲカウンタは０とする。ステップ１９１５では，
積算値１と積算値２の差を計算して積算差とする。この
積算値１、２は実施の形態１４で示した積算器１８１１
と１８１２の出力であり、自動的にサンプリングタイミ
ングの異なる（この例ではＴ／２だけ異なる) 時点での
Ｉ信号とＱ信号の絶対値和を足し込んでいる。次にステ
ップ１９１６、１９１７、１９１８によって、 １）連続カウンタが連続しきい値を越えたか（同一タイ
ミングに停留している回数がしきい値を越えたか）、 ２）同期フラグが０か（同期獲得中か）、 ３）積算差の絶対値が誤差しきい値より大きいか（前回
同期を動かした条件よりも厳しい条件でないと同期を動
かさないようにして同期の安定化を図る。) 、 の全てが満たされた場合のみステップ１９１９へ、その
他の場合はステップ１９２３へ進む。ステップ１９１９
では、積算差の正負を検出し、正であればステップ１９
２１でタイミングを１だけ進め、負であればステップ１
９２０で１だけ戻す。ここではｍｏｄ８で割った余りを
示しており、この例ではＴ／８の精度で同期をとってい
るため、タイミングは０〜７の８種類しかないので、こ
のような演算になる。ステップ１９２２では、まず積算
差の絶対値を誤差しきい値とする。これにより、徐々に
積算差の絶対値が大きくないと同期を動かさないように
することができ、同期の安定性を向上できる。また、同
期位置が変わるので、積算器１８１１、１８１２をクリ
アし、同一タイミングに停留している回数を数える連続
カウンタもクリアする。ステップ１０２３では、連続カ
ウンタをインクリメントしてまたステップ１９０３に戻
る。以降、次の同期開始信号が来るまで同様の動作を繰
り返す。
であるかどうかを検査し（図ではＱＰＳＫなどのように
１シンボルで２ビット送信している場合を想定して、２
ビットとも１かどうかを判断している。) 、正しければ
ステップ１９１２でＰＲカウンタをインクリメントし、
正しくなければステップ１９１１でＰＲカウンタをデク
リメントし、デクリメント結果が負であるかどうかをス
テップ１９１３で検査して、負の場合はステップ１９１
４でＰＲカウンタは０とする。ステップ１９１５では，
積算値１と積算値２の差を計算して積算差とする。この
積算値１、２は実施の形態１４で示した積算器１８１１
と１８１２の出力であり、自動的にサンプリングタイミ
ングの異なる（この例ではＴ／２だけ異なる) 時点での
Ｉ信号とＱ信号の絶対値和を足し込んでいる。次にステ
ップ１９１６、１９１７、１９１８によって、 １）連続カウンタが連続しきい値を越えたか（同一タイ
ミングに停留している回数がしきい値を越えたか）、 ２）同期フラグが０か（同期獲得中か）、 ３）積算差の絶対値が誤差しきい値より大きいか（前回
同期を動かした条件よりも厳しい条件でないと同期を動
かさないようにして同期の安定化を図る。) 、 の全てが満たされた場合のみステップ１９１９へ、その
他の場合はステップ１９２３へ進む。ステップ１９１９
では、積算差の正負を検出し、正であればステップ１９
２１でタイミングを１だけ進め、負であればステップ１
９２０で１だけ戻す。ここではｍｏｄ８で割った余りを
示しており、この例ではＴ／８の精度で同期をとってい
るため、タイミングは０〜７の８種類しかないので、こ
のような演算になる。ステップ１９２２では、まず積算
差の絶対値を誤差しきい値とする。これにより、徐々に
積算差の絶対値が大きくないと同期を動かさないように
することができ、同期の安定性を向上できる。また、同
期位置が変わるので、積算器１８１１、１８１２をクリ
アし、同一タイミングに停留している回数を数える連続
カウンタもクリアする。ステップ１０２３では、連続カ
ウンタをインクリメントしてまたステップ１９０３に戻
る。以降、次の同期開始信号が来るまで同様の動作を繰
り返す。
【０１０２】以上のように、本実施の形態１５によれ
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得できる。また、自動的に同期引き込みを
検出することで、データ区間のジッタが抑えられ、誤り
率特性を向上することができる。さらに、自動的に同期
引き込みを検出することで、同期保持のタイミングの制
御を行わずに済むので、制御が簡単になるとともに、デ
ータの先頭に特定の同期パタンが付加されている場合
に、データ部分はクロック再生を停止しているため、特
定パタンに特化した方法で高速かつ高精度の同期引き込
みが可能な同期装置を実現することができる。また、同
期引き込みの検出を復調結果と同期の状態の２つから推
定することで精度の良い検出が行え、同期引き込み条件
を徐々に厳しくすることで同期の安定度が高められ、パ
ラメータ（ＰＲしきい値、連続しきい値、回数しきい
値) を調節することで同期の性能（引き込み速度や保持
特性など) を調節できる。
ば、全ディジタル回路で同期回路を実現することができ
るため、アナログ回路の遅延などを考慮せずに最適なタ
イミングが獲得できる。また、自動的に同期引き込みを
検出することで、データ区間のジッタが抑えられ、誤り
率特性を向上することができる。さらに、自動的に同期
引き込みを検出することで、同期保持のタイミングの制
御を行わずに済むので、制御が簡単になるとともに、デ
ータの先頭に特定の同期パタンが付加されている場合
に、データ部分はクロック再生を停止しているため、特
定パタンに特化した方法で高速かつ高精度の同期引き込
みが可能な同期装置を実現することができる。また、同
期引き込みの検出を復調結果と同期の状態の２つから推
定することで精度の良い検出が行え、同期引き込み条件
を徐々に厳しくすることで同期の安定度が高められ、パ
ラメータ（ＰＲしきい値、連続しきい値、回数しきい
値) を調節することで同期の性能（引き込み速度や保持
特性など) を調節できる。
【０１０３】（実施の形態１６）図２０は本発明の実施
の形態１６における同期装置を含む受信装置の構成を示
している。この実施の形態１６が図１５に示した実施の
形態１２と異なるところは、選択器２００１、２００２
および判定器２１０３を追加して、同期保持状態となっ
た後は、Ａ／Ｄ変換器１６０３と１６０４のサンプリン
グ周波数をＩ，Ｑ信号のシンボルレートと同じ周波数に
低減する点にある。その他の構成については実施の形態
１２と同じなので、同じ構成要素、信号等については、
同じ符号を付して詳しい説明は省略する。
の形態１６における同期装置を含む受信装置の構成を示
している。この実施の形態１６が図１５に示した実施の
形態１２と異なるところは、選択器２００１、２００２
および判定器２１０３を追加して、同期保持状態となっ
た後は、Ａ／Ｄ変換器１６０３と１６０４のサンプリン
グ周波数をＩ，Ｑ信号のシンボルレートと同じ周波数に
低減する点にある。その他の構成については実施の形態
１２と同じなので、同じ構成要素、信号等については、
同じ符号を付して詳しい説明は省略する。
【０１０４】以下、本実施の形態の動作について説明す
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
【０１０５】制御器１６１５から再生クロックが出力さ
れるまでは、実施の形態１２と同じである。次に、制御
器１６１５から得られる再生クロック（周波数は２×シ
ンボルレート）は、選択器２００１に入力される。一
方、減算器１６１３によって出力される積算値の差の情
報は、判定器２００３によって判定され、選択器２００
１を制御する。ここで、Ａ／Ｄ変換器のサンプリング周
波数をシンボルレートの２倍としているため、シンボル
周期の間に２回サンプリングが行われる。選択器２００
１は、判定器２００３によって出力される制御信号によ
って制御され、奇数番目のサンプリング結果（制御器１
６１５から得られる再生クロックの周波数をシンボルレ
ートと同じ周波数に低減した信号）または偶数番目のサ
ンプリング結果（制御器１６１５から得られる再生クロ
ックの周波数をシンボルレートと同じ周波数に低減し、
シンボル周期／２だけ遅延させた信号）を選択出力す
る。
れるまでは、実施の形態１２と同じである。次に、制御
器１６１５から得られる再生クロック（周波数は２×シ
ンボルレート）は、選択器２００１に入力される。一
方、減算器１６１３によって出力される積算値の差の情
報は、判定器２００３によって判定され、選択器２００
１を制御する。ここで、Ａ／Ｄ変換器のサンプリング周
波数をシンボルレートの２倍としているため、シンボル
周期の間に２回サンプリングが行われる。選択器２００
１は、判定器２００３によって出力される制御信号によ
って制御され、奇数番目のサンプリング結果（制御器１
６１５から得られる再生クロックの周波数をシンボルレ
ートと同じ周波数に低減した信号）または偶数番目のサ
ンプリング結果（制御器１６１５から得られる再生クロ
ックの周波数をシンボルレートと同じ周波数に低減し、
シンボル周期／２だけ遅延させた信号）を選択出力す
る。
【０１０６】次に、制御器１６１５から出力される再生
クロック（周波数は２×シンボルレート）と、選択器２
００１から出力される奇数番目のサンプリング結果（制
御器１６１５から得られる再生クロックの周波数を、シ
ンボルレートと同じ周波数に低減した信号）または偶数
番目のサンプリング結果（制御器１６１５から得られる
再生クロックの周波数を、シンボルレートと同じ周波数
に低減し、シンボル周期／２だけ遅延させた信号）は選
択器２００２に入力される。
クロック（周波数は２×シンボルレート）と、選択器２
００１から出力される奇数番目のサンプリング結果（制
御器１６１５から得られる再生クロックの周波数を、シ
ンボルレートと同じ周波数に低減した信号）または偶数
番目のサンプリング結果（制御器１６１５から得られる
再生クロックの周波数を、シンボルレートと同じ周波数
に低減し、シンボル周期／２だけ遅延させた信号）は選
択器２００２に入力される。
【０１０７】最後に、選択器２００２は、制御器１６１
５から出力される同期引き込み状態か同期保持状態かを
表わす制御信号によって制御され、周波数が２×シンボ
ルレートの再生クロックまたは周波数がシンボルレート
の再生クロックを選択出力する。選択器２００２によっ
て出力された再生クロックは、Ａ／Ｄ変換器１６０３と
１６０４に入力され、入力信号１６０１と入力信号１６
０２に対しサンプリングを行う。
５から出力される同期引き込み状態か同期保持状態かを
表わす制御信号によって制御され、周波数が２×シンボ
ルレートの再生クロックまたは周波数がシンボルレート
の再生クロックを選択出力する。選択器２００２によっ
て出力された再生クロックは、Ａ／Ｄ変換器１６０３と
１６０４に入力され、入力信号１６０１と入力信号１６
０２に対しサンプリングを行う。
【０１０８】同期保持状態となった後は、Ａ／Ｄ変換器
１６０３、１６０４のサンプリング周波数を、Ｉ，Ｑ信
号のシンボルレートと同じ周波数に低減することによっ
て、実施の形態１２におけるＡ／Ｄ変換器のサンプリン
グ周波数の１／２に低減することができ、さらに低消費
電力化を図ることができる。
１６０３、１６０４のサンプリング周波数を、Ｉ，Ｑ信
号のシンボルレートと同じ周波数に低減することによっ
て、実施の形態１２におけるＡ／Ｄ変換器のサンプリン
グ周波数の１／２に低減することができ、さらに低消費
電力化を図ることができる。
【０１０９】（実施の形態１７）図２１は本発明の実施
の形態１７における同期装置を含む受信装置の構成を示
している。この実施の形態１７が図１５に示した実施の
形態１２と異なるところは、選択器２００１、２００
２、２１０１と判定器２１０２、２１０３と排他的論理
回路（ＥＸＯＲ）２１０４を追加して、同期保持状態と
なった後、Ａ／Ｄ変換器１６０３と１６０４のサンプリ
ング周波数をＩ，Ｑ信号のシンボルレートと同じ周波数
に低減する際、Ａ／Ｄ変換後のＩ信号またはＱ信号と、
Ｉ信号またはＱ信号の１サンプリング周期（シンボル周
期／２）後のＩ信号またはＱ信号とが、同相であるか逆
相であるかの情報を用いて、サンプリング周波数の低減
を行うことを特徴とする点にある。その他の構成につい
ては実施の形態１２と同じなので、同じ構成要素、信号
等については、同じ符号を付して詳しい説明は省略す
る。
の形態１７における同期装置を含む受信装置の構成を示
している。この実施の形態１７が図１５に示した実施の
形態１２と異なるところは、選択器２００１、２００
２、２１０１と判定器２１０２、２１０３と排他的論理
回路（ＥＸＯＲ）２１０４を追加して、同期保持状態と
なった後、Ａ／Ｄ変換器１６０３と１６０４のサンプリ
ング周波数をＩ，Ｑ信号のシンボルレートと同じ周波数
に低減する際、Ａ／Ｄ変換後のＩ信号またはＱ信号と、
Ｉ信号またはＱ信号の１サンプリング周期（シンボル周
期／２）後のＩ信号またはＱ信号とが、同相であるか逆
相であるかの情報を用いて、サンプリング周波数の低減
を行うことを特徴とする点にある。その他の構成につい
ては実施の形態１２と同じなので、同じ構成要素、信号
等については、同じ符号を付して詳しい説明は省略す
る。
【０１１０】以下、本実施の形態の動作について説明す
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
【０１１１】選択器２００２から再生クロックが出力さ
れるまでは、実施の形態１６と同じである。次に、Ａ／
Ｄ変換器１６０３によって出力されるＩ信号（またはＡ
／Ｄ変換器１６０４によって出力されるＱ信号）は、選
択器２００１によって、入力信号（サンプリング周波数
はシンボルレートの２倍）の奇数番目のサンプリング結
果（サンプリング周波数はシンボルレートと同じ）また
は偶数番目のサンプリング結果（サンプリング周波数は
シンボルレートと同じ）が選択出力される。入力信号
（サンプリング周波数はシンボルレートの２倍）の奇数
番目のサンプリング結果（サンプリング周波数はシンボ
ルレートと同じ）は、判定器２０１２に入力され、偶数
番目のサンプリング結果（サンプリング周波数はシンボ
ルレートと同じ）が判定器２１０３に入力され、それぞ
れ判定される。これらの信号は、排他的論理和回路２１
０４によって排他的論理和の演算をされ、制御信号が出
力され、選択器２００１を制御する。
れるまでは、実施の形態１６と同じである。次に、Ａ／
Ｄ変換器１６０３によって出力されるＩ信号（またはＡ
／Ｄ変換器１６０４によって出力されるＱ信号）は、選
択器２００１によって、入力信号（サンプリング周波数
はシンボルレートの２倍）の奇数番目のサンプリング結
果（サンプリング周波数はシンボルレートと同じ）また
は偶数番目のサンプリング結果（サンプリング周波数は
シンボルレートと同じ）が選択出力される。入力信号
（サンプリング周波数はシンボルレートの２倍）の奇数
番目のサンプリング結果（サンプリング周波数はシンボ
ルレートと同じ）は、判定器２０１２に入力され、偶数
番目のサンプリング結果（サンプリング周波数はシンボ
ルレートと同じ）が判定器２１０３に入力され、それぞ
れ判定される。これらの信号は、排他的論理和回路２１
０４によって排他的論理和の演算をされ、制御信号が出
力され、選択器２００１を制御する。
【０１１２】Ａ／Ｄ変換後のＩ信号（またはＱ信号）の
奇数番目のサンプリング結果と偶数番目のサンプリング
結果が同相であるか逆相かによって、最適識別点がシン
ボル周期／２だけ異なる。Ａ／Ｄ変換後のＩ信号（また
はＱ信号）の奇数番目のサンプリング結果と偶数番目の
サンプリング結果の絶対値の積算値の差で選択器２００
１を制御した場合、Ａ／Ｄ変換後のＩ信号（またはＱ信
号）の奇数番目のサンプリング結果と偶数番目のサンプ
リング結果が同相か逆相かの区別がつかないため、同期
保持状態となった直後は、最適識別点からシンボル周期
／２だけずれた点を最適識別点とみなしてしまう場合が
あり、誤同期が生じる場合がある。
奇数番目のサンプリング結果と偶数番目のサンプリング
結果が同相であるか逆相かによって、最適識別点がシン
ボル周期／２だけ異なる。Ａ／Ｄ変換後のＩ信号（また
はＱ信号）の奇数番目のサンプリング結果と偶数番目の
サンプリング結果の絶対値の積算値の差で選択器２００
１を制御した場合、Ａ／Ｄ変換後のＩ信号（またはＱ信
号）の奇数番目のサンプリング結果と偶数番目のサンプ
リング結果が同相か逆相かの区別がつかないため、同期
保持状態となった直後は、最適識別点からシンボル周期
／２だけずれた点を最適識別点とみなしてしまう場合が
あり、誤同期が生じる場合がある。
【０１１３】以上のように、本実施の形態は、Ａ／Ｄ変
換後のＩ信号（またはＱ信号）と、Ｉ信号（またはＱ信
号）の１サンプリング周期（シンボル周期／２）後のＩ
信号（またはＱ信号）とが同相であるか逆相であるかの
情報を用いて、サンプリング周期数の低減を行うことに
よって、同期保持状態となった直後に誤同期が生じるこ
とを防ぐことができる。
換後のＩ信号（またはＱ信号）と、Ｉ信号（またはＱ信
号）の１サンプリング周期（シンボル周期／２）後のＩ
信号（またはＱ信号）とが同相であるか逆相であるかの
情報を用いて、サンプリング周期数の低減を行うことに
よって、同期保持状態となった直後に誤同期が生じるこ
とを防ぐことができる。
【０１１４】（実施の形態１８）図２２は本発明の実施
の形態１８を示している。この実施の形態１８が図２１
に示した実施の形態１７と異なるところは、Ａ／Ｄ変換
器１６０３と１６０４のサンプリング周波数をＩ，Ｑ信
号のシンボルレートと同じ周波数に低減する際、Ａ／Ｄ
変換後のＩ，Ｑ両方の信号を用いて、サンプリング周波
数の低減を行うことを特徴とする点にある。
の形態１８を示している。この実施の形態１８が図２１
に示した実施の形態１７と異なるところは、Ａ／Ｄ変換
器１６０３と１６０４のサンプリング周波数をＩ，Ｑ信
号のシンボルレートと同じ周波数に低減する際、Ａ／Ｄ
変換後のＩ，Ｑ両方の信号を用いて、サンプリング周波
数の低減を行うことを特徴とする点にある。
【０１１５】すなわち、Ａ／Ｄ変換器１６０３には、選
択器２１０１、判定器２１０２、２１０３および排他的
論理和回路２１０４の組が接続され、Ａ／Ｄ変換器１６
０４には、選択器２２０１、判定器２２０２、２２０３
および排他的論理和回路２２０４の組が接続され、両方
の排他的論理和回路２１０４、２２０４の出力を加算器
２２０５により加算した結果を、減算器２２０６により
基準値から減じて、判定器２２０７により同相であるか
逆相であるかを判定して、選択器２００１を制御する制
御信号を生成する。
択器２１０１、判定器２１０２、２１０３および排他的
論理和回路２１０４の組が接続され、Ａ／Ｄ変換器１６
０４には、選択器２２０１、判定器２２０２、２２０３
および排他的論理和回路２２０４の組が接続され、両方
の排他的論理和回路２１０４、２２０４の出力を加算器
２２０５により加算した結果を、減算器２２０６により
基準値から減じて、判定器２２０７により同相であるか
逆相であるかを判定して、選択器２００１を制御する制
御信号を生成する。
【０１１６】以上のように、本実施の形態は、Ａ／Ｄ変
換後のＩ，Ｑ両方の信号を用いて選択器２００１を制御
する制御信号を生成することによって、実施の形態１７
よりもさらに高精度な同期を実現することができる。
換後のＩ，Ｑ両方の信号を用いて選択器２００１を制御
する制御信号を生成することによって、実施の形態１７
よりもさらに高精度な同期を実現することができる。
【０１１７】（実施の形態１９）図２３は本発明の実施
の形態１９を示している。この実施の形態１９が図２２
に示した図１８の実施の形態と異なるところは、積算器
２３０１を追加して、同期保持状態となった後、Ａ／Ｄ
変換器１６０３と１６０４のサンプリング周波数をＩ，
Ｑ信号のシンボルレートと同じ周波数に低減する際、Ａ
／Ｄ変換後のＩ，Ｑ片方（または両方）の信号が同相で
あるか逆相であるかの情報の積算値を用いて、サンプリ
ング周波数の低減を行うことを特徴とする点にある。
の形態１９を示している。この実施の形態１９が図２２
に示した図１８の実施の形態と異なるところは、積算器
２３０１を追加して、同期保持状態となった後、Ａ／Ｄ
変換器１６０３と１６０４のサンプリング周波数をＩ，
Ｑ信号のシンボルレートと同じ周波数に低減する際、Ａ
／Ｄ変換後のＩ，Ｑ片方（または両方）の信号が同相で
あるか逆相であるかの情報の積算値を用いて、サンプリ
ング周波数の低減を行うことを特徴とする点にある。
【０１１８】このように、本実施の形態は、Ａ／Ｄ変換
後のＩ，Ｑ片方（あるいは両方）の信号が同相であるか
逆相であるかの情報の積算値を用いて選択器２００１を
制御する制御信号を生成することによって、実施の形態
１８よりもさらに高精度な同期を実現することができ
る。
後のＩ，Ｑ片方（あるいは両方）の信号が同相であるか
逆相であるかの情報の積算値を用いて選択器２００１を
制御する制御信号を生成することによって、実施の形態
１８よりもさらに高精度な同期を実現することができ
る。
【０１１９】（実施の形態２０）図２４は本発明の実施
の形態２０を示している。この実施の形態２０が図２１
に示した図１７の実施の形態と異なるところは、Ｉ，Ｑ
信号の直流オフセット除去回路２４０１、２４０２を追
加して、Ａ／Ｄ変換器１６０３によって出力されるＩ信
号とＡ／Ｄ変換器１６０４によって出力されるＱ信号に
対して、直流オフセットを除去することを特徴とする点
にある。
の形態２０を示している。この実施の形態２０が図２１
に示した図１７の実施の形態と異なるところは、Ｉ，Ｑ
信号の直流オフセット除去回路２４０１、２４０２を追
加して、Ａ／Ｄ変換器１６０３によって出力されるＩ信
号とＡ／Ｄ変換器１６０４によって出力されるＱ信号に
対して、直流オフセットを除去することを特徴とする点
にある。
【０１２０】以下、本実施の形態の動作について説明す
る。Ａ／Ｄ変換器１６０３によって出力されるＩ信号と
Ａ／Ｄ変換器１６０４によって出力されるＱ信号は、そ
れぞれ直流オフセット除去回路２４０１、２４０２によ
り直流オフセットを除去され、直流オフセットを除去さ
れたＩ，Ｑ信号が選択器１６０５と２１０１に入力され
る。
る。Ａ／Ｄ変換器１６０３によって出力されるＩ信号と
Ａ／Ｄ変換器１６０４によって出力されるＱ信号は、そ
れぞれ直流オフセット除去回路２４０１、２４０２によ
り直流オフセットを除去され、直流オフセットを除去さ
れたＩ，Ｑ信号が選択器１６０５と２１０１に入力され
る。
【０１２１】ここで、直流オフセット除去回路２４０
１、２４０２の構成を図２５に示す。図２５において、
まず、入力信号に対し、それぞれ＋ｐｅａｋ値検出器２
５０１と−ｐｅａｋ値検出器２５０２によって、それぞ
れ入力信号の＋ｐｅａｋ値と−ｐｅａｋ値が検出され
る。これらの信号は加算器２５０３によって加算され、
乗算器２４０４によって１／２の演算をされ、直流オフ
セット値が出力される。最後に、減算器２５０５によっ
て、入力信号と直流オフセット値の減算をされ、直流オ
フセットを除去されたＩ，Ｑ信号を得ることができる。
以降、選択器２００２から出力される再生クロックを得
るまでは、実施の形態１７と同じである。
１、２４０２の構成を図２５に示す。図２５において、
まず、入力信号に対し、それぞれ＋ｐｅａｋ値検出器２
５０１と−ｐｅａｋ値検出器２５０２によって、それぞ
れ入力信号の＋ｐｅａｋ値と−ｐｅａｋ値が検出され
る。これらの信号は加算器２５０３によって加算され、
乗算器２４０４によって１／２の演算をされ、直流オフ
セット値が出力される。最後に、減算器２５０５によっ
て、入力信号と直流オフセット値の減算をされ、直流オ
フセットを除去されたＩ，Ｑ信号を得ることができる。
以降、選択器２００２から出力される再生クロックを得
るまでは、実施の形態１７と同じである。
【０１２２】このように、本実施の形態は、Ａ／Ｄ変換
器１６０３によって出力されるＩ信号とＡ／Ｄ変換器１
６０４によって出力されるＱ信号に対して、直流オフセ
ットを除去することによって、実施の形態１７よりもさ
らに高精度な同期を実現することができる。
器１６０３によって出力されるＩ信号とＡ／Ｄ変換器１
６０４によって出力されるＱ信号に対して、直流オフセ
ットを除去することによって、実施の形態１７よりもさ
らに高精度な同期を実現することができる。
【０１２３】なお、本実施の形態は、実施の形態１６、
１８および１９に対しても同様に適用することができ
る。
１８および１９に対しても同様に適用することができ
る。
【０１２４】（実施の形態２１）図２６は本発明の実施
の形態２１を示している。この実施の形態２１が図２１
に示した実施の形態１７と異なるところは、積算器２６
０１および最大値検出器２６０２を追加して、復調デー
タ１６１４をプリアンブルのデータ数分積算を行い、積
算値が最大となる時刻を検出し、フレーム同期も同時に
獲得することを特徴とする点にある。
の形態２１を示している。この実施の形態２１が図２１
に示した実施の形態１７と異なるところは、積算器２６
０１および最大値検出器２６０２を追加して、復調デー
タ１６１４をプリアンブルのデータ数分積算を行い、積
算値が最大となる時刻を検出し、フレーム同期も同時に
獲得することを特徴とする点にある。
【０１２５】以下、本実施の形態の動作について説明す
る。復調データ１６１４を得るまでは、実施の形態１７
と同じである。次に、復調データ１６１４を積算器２６
０１を用いてプリアンブルのデータ数分積算を行い、最
大値検出器２６０２によって、積算器が最大となる時刻
を検出する。次に、積算値が最大となる時刻を表す情報
が制御器１６１５に入力され、フレーム同期タイミング
２６０３を表す信号が得られる。
る。復調データ１６１４を得るまでは、実施の形態１７
と同じである。次に、復調データ１６１４を積算器２６
０１を用いてプリアンブルのデータ数分積算を行い、最
大値検出器２６０２によって、積算器が最大となる時刻
を検出する。次に、積算値が最大となる時刻を表す情報
が制御器１６１５に入力され、フレーム同期タイミング
２６０３を表す信号が得られる。
【０１２６】このように、本実施の形態は、復調データ
１６１４をプリアンブルのデータ数分積算を行い、積算
値が最大となる時刻を検出することにより、復調データ
とともに、フレーム同期も獲得することができる。
１６１４をプリアンブルのデータ数分積算を行い、積算
値が最大となる時刻を検出することにより、復調データ
とともに、フレーム同期も獲得することができる。
【０１２７】なお、本実施の形態は実施の形態１６、１
８、１９、２０に対しても同様に適用することができ
る。
８、１９、２０に対しても同様に適用することができ
る。
【０１２８】（実施の形態２２）図２７は本発明の実施
の形態２２を示している。この実施の形態２２が図２６
に示した実施の形態２１と異なるところは、遅延器２７
０１、２７０２を追加して、復調データ１６１４をプリ
アンブルのデータ数分積算した値に対して、現時点の積
算値とその両隣の積算値の加算を行い、その加算値が最
大となる時刻を検出することによって、フレーム同期も
同時に獲得することを特徴とする点にある。
の形態２２を示している。この実施の形態２２が図２６
に示した実施の形態２１と異なるところは、遅延器２７
０１、２７０２を追加して、復調データ１６１４をプリ
アンブルのデータ数分積算した値に対して、現時点の積
算値とその両隣の積算値の加算を行い、その加算値が最
大となる時刻を検出することによって、フレーム同期も
同時に獲得することを特徴とする点にある。
【０１２９】すなわち、復調データ１６１４の積算値
は、それぞれ遅延器２７０１、２７０２によって、それ
ぞれシンボル周期、２×シンボル周期だけ遅延される。
これらの信号は加算器２６０１によって加算される。以
降、フレーム同期タイミングを得るまでは、実施の形態
２１と同じである。
は、それぞれ遅延器２７０１、２７０２によって、それ
ぞれシンボル周期、２×シンボル周期だけ遅延される。
これらの信号は加算器２６０１によって加算される。以
降、フレーム同期タイミングを得るまでは、実施の形態
２１と同じである。
【０１３０】以上のように、本実施の形態は、復調デー
タ１６１４をプリアンブルのデータ数分積算した値に対
して、現時点の積算値とその両隣の積算値の加算を行
い、その積算値が最大となる時刻を検出することによっ
て、実施の形態２１よりもさらに高精度なフレーム同期
を獲得することができる。
タ１６１４をプリアンブルのデータ数分積算した値に対
して、現時点の積算値とその両隣の積算値の加算を行
い、その積算値が最大となる時刻を検出することによっ
て、実施の形態２１よりもさらに高精度なフレーム同期
を獲得することができる。
【０１３１】（実施の形態２３）図２８は本発明の実施
の形態２３を示している。この実施の形態２３が図２７
に示した実施の形態２２と異なるところは、乗算器２８
０１、２８０２、２８０３を追加して、現時点の復調デ
ータ１６１４の積算値とその両隣の積算値に対して、重
み付けをして加算を行い、その加算値が最大となる時刻
を検出することによって、さらに高精度なフレーム同期
も同時に獲得することを特徴とする点にある。
の形態２３を示している。この実施の形態２３が図２７
に示した実施の形態２２と異なるところは、乗算器２８
０１、２８０２、２８０３を追加して、現時点の復調デ
ータ１６１４の積算値とその両隣の積算値に対して、重
み付けをして加算を行い、その加算値が最大となる時刻
を検出することによって、さらに高精度なフレーム同期
も同時に獲得することを特徴とする点にある。
【０１３２】すなわち、１シンボル前の積算値、現時点
での積算値、１シンボル後の積算値は、それぞれ乗算器
２８０１、２８０２、２８０３によって、それぞれ２
倍、３倍、２倍演算をされ、加算器２６０１によって加
算される。以降、２６０３のフレーム同期タイミングを
得るまでは、実施の形態２１と同じである。
での積算値、１シンボル後の積算値は、それぞれ乗算器
２８０１、２８０２、２８０３によって、それぞれ２
倍、３倍、２倍演算をされ、加算器２６０１によって加
算される。以降、２６０３のフレーム同期タイミングを
得るまでは、実施の形態２１と同じである。
【０１３３】以上のように、本実施の形態は、現時点の
復調データ１６１４の積算値とその両隣の積算値の積算
値に対して、重み付けをして加算を行い、その積算値が
最大となる時刻を検出することによって、実施の形態２
２よりもさらに高精度なフレーム同期を獲得することが
できる。
復調データ１６１４の積算値とその両隣の積算値の積算
値に対して、重み付けをして加算を行い、その積算値が
最大となる時刻を検出することによって、実施の形態２
２よりもさらに高精度なフレーム同期を獲得することが
できる。
【０１３４】（実施の形態２４）図２９は本発明の実施
の形態２４を示している。この実施の形態２４が図２０
に示した実施の形態１６と異なるところは、選択器１６
０５から減算器１６１３までの間の構成を、選択器２９
０１、積算器２９０２、２９０３、絶対値計算器２９０
４、２９０５としたことであり、Ａ／Ｄ変換後のＩ信号
またはＱ信号に対して積算を行い、サンプリングタイミ
ングの異なる積算値の絶対値を比較することにより、同
期獲得を行う点にある。その他の機構は実施の形態１６
と同じなので、構成要素、信号等については同じ符号を
付して詳しい説明は省略する。
の形態２４を示している。この実施の形態２４が図２０
に示した実施の形態１６と異なるところは、選択器１６
０５から減算器１６１３までの間の構成を、選択器２９
０１、積算器２９０２、２９０３、絶対値計算器２９０
４、２９０５としたことであり、Ａ／Ｄ変換後のＩ信号
またはＱ信号に対して積算を行い、サンプリングタイミ
ングの異なる積算値の絶対値を比較することにより、同
期獲得を行う点にある。その他の機構は実施の形態１６
と同じなので、構成要素、信号等については同じ符号を
付して詳しい説明は省略する。
【０１３５】以下本実施の形態の動作について説明す
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
【０１３６】選択器１６０５からサンプリング後の信号
が出力されるまでは実施の形態１６と同じである。次
に、選択器１６０５から出力されるＩ信号またはＱ信号
は、選択器２９０１によって選択出力され、奇数番目の
信号は積算器２９０２に、偶数番目の信号は積算器２９
０３に入力される。次に、奇数番目の信号は積算器２９
０２によって積算され、奇数番目の信号の積算値が出力
される。ここで、送信器においては、一般にＩ，Ｑ入力
信号に対し差動符号化を行う。プリアンブルとして''
１''が数十シンボルにわたる場合、このプリアンブル
は、差動符号化後は''１''と''−１''が交互に生じる信
号となる。したがって、積算器２９０２、２９０３にお
いては、偶数番目（または奇数番目）の信号を極性反転
して加算する。例えば、８シンボル分のデータを積算す
る場合、現時刻の１シンボル前の信号と３シンボル前の
信号と５シンボル前の信号と７シンボル前の信号とを、
極性反転して加算する。
が出力されるまでは実施の形態１６と同じである。次
に、選択器１６０５から出力されるＩ信号またはＱ信号
は、選択器２９０１によって選択出力され、奇数番目の
信号は積算器２９０２に、偶数番目の信号は積算器２９
０３に入力される。次に、奇数番目の信号は積算器２９
０２によって積算され、奇数番目の信号の積算値が出力
される。ここで、送信器においては、一般にＩ，Ｑ入力
信号に対し差動符号化を行う。プリアンブルとして''
１''が数十シンボルにわたる場合、このプリアンブル
は、差動符号化後は''１''と''−１''が交互に生じる信
号となる。したがって、積算器２９０２、２９０３にお
いては、偶数番目（または奇数番目）の信号を極性反転
して加算する。例えば、８シンボル分のデータを積算す
る場合、現時刻の１シンボル前の信号と３シンボル前の
信号と５シンボル前の信号と７シンボル前の信号とを、
極性反転して加算する。
【０１３７】次に、積算器２９０２、２９０３により出
力される信号が、それぞれ絶対値計算器２９０４、２９
０５により絶対値を計算され、それぞれ積算器２９０２
と積算器２９０３により出力される信号の絶対値を表す
信号が出力される。これらの絶対値を表す信号は、ディ
ジタル減算器１６１３によって減算され、絶対値の差を
表す信号が得られる。以降、復調データ１６１４を得る
までは、実施の形態１６と同じである。
力される信号が、それぞれ絶対値計算器２９０４、２９
０５により絶対値を計算され、それぞれ積算器２９０２
と積算器２９０３により出力される信号の絶対値を表す
信号が出力される。これらの絶対値を表す信号は、ディ
ジタル減算器１６１３によって減算され、絶対値の差を
表す信号が得られる。以降、復調データ１６１４を得る
までは、実施の形態１６と同じである。
【０１３８】以上のように、本実施の形態によれば、熱
雑音はランダム信号とみなせるため、加算することによ
り低減することができるので、本実施の形態は、Ａ／Ｄ
変換後のＩ信号またはＱ信号に対し積算を行い、サンプ
リングタイミングの異なるその積算値の絶対値を比較し
て同期獲得を行うことにより、実施の形態１６よりもさ
らに熱雑音成分を低減することができる。したがって、
本実施の形態は、実施の形態１６よりもさらに高精度な
同期獲得を行うことができる。
雑音はランダム信号とみなせるため、加算することによ
り低減することができるので、本実施の形態は、Ａ／Ｄ
変換後のＩ信号またはＱ信号に対し積算を行い、サンプ
リングタイミングの異なるその積算値の絶対値を比較し
て同期獲得を行うことにより、実施の形態１６よりもさ
らに熱雑音成分を低減することができる。したがって、
本実施の形態は、実施の形態１６よりもさらに高精度な
同期獲得を行うことができる。
【０１３９】（実施の形態２５）図３０は本発明の第２
５の実施の形態を示している。この第２５の実施の形態
が図２８に示した実施の形態２４と異なるところは、Ａ
／Ｄ変換後のＩ信号とＱ信号の両方の信号に対して積算
を行い、Ｉ信号とＱ信号の積算値を加算し、サンプリン
グタイミングの異なる加算値の絶対値を比較することに
より、同期獲得を行う点にある。
５の実施の形態を示している。この第２５の実施の形態
が図２８に示した実施の形態２４と異なるところは、Ａ
／Ｄ変換後のＩ信号とＱ信号の両方の信号に対して積算
を行い、Ｉ信号とＱ信号の積算値を加算し、サンプリン
グタイミングの異なる加算値の絶対値を比較することに
より、同期獲得を行う点にある。
【０１４０】すなわち、選択器１６０５には選択器２９
０１および３００１が接続され、選択器２９０１には積
算器２９０２および２００３が接続され、積算器２９０
２には絶対値計算器２９０４が接続され、積算器２９０
３には絶対値計算器２９０５が接続される。一方、選択
器３００１には積算器３００２および３００３が接続さ
れ、積算器３００２には絶対値計算器３００４が接続さ
れ、積算器３００３には絶対値計算器３００５が接続さ
れ、絶対値計算器２９０４および３００４は加算器３０
０６に接続され、絶対値計算器２９０５および３００５
は加算器３００７に接続され、加算器３００６および３
００７がディジタル減算器１６１３に接続されている。
０１および３００１が接続され、選択器２９０１には積
算器２９０２および２００３が接続され、積算器２９０
２には絶対値計算器２９０４が接続され、積算器２９０
３には絶対値計算器２９０５が接続される。一方、選択
器３００１には積算器３００２および３００３が接続さ
れ、積算器３００２には絶対値計算器３００４が接続さ
れ、積算器３００３には絶対値計算器３００５が接続さ
れ、絶対値計算器２９０４および３００４は加算器３０
０６に接続され、絶対値計算器２９０５および３００５
は加算器３００７に接続され、加算器３００６および３
００７がディジタル減算器１６１３に接続されている。
【０１４１】以上のように、本実施の形態においては、
Ａ／Ｄ変換後のＩ信号またはＱ信号に対し積算を行い、
このＩ信号とＱ信号の積算値を加算し、サンプリングタ
イミングの異なるその絶対値を比較することにより、同
期獲得を行うことによって、実施の形態２４よりもさら
に高精度な同期獲得を行うことができる。
Ａ／Ｄ変換後のＩ信号またはＱ信号に対し積算を行い、
このＩ信号とＱ信号の積算値を加算し、サンプリングタ
イミングの異なるその絶対値を比較することにより、同
期獲得を行うことによって、実施の形態２４よりもさら
に高精度な同期獲得を行うことができる。
【０１４２】（実施の形態２６）図３１は本発明の実施
の形態２６を示している。この実施の形態２６が図２０
に示した実施の形態１６と異なるところは、絶対値計算
器１６０６または１６０７、加算器１６０９および積算
器１６１２を省略して、Ａ／Ｄ変換後のＩ信号またはＱ
信号の絶対値を計算し、サンプリングタイミングの異な
る絶対値を比較し、その比較値の積算値を計算し、この
積算値を用いて同期を獲得し、積算器の数を１つにした
点にある。その他の機構は実施の形態１６と同じなの
で、構成要素、信号等については同じ符号を付して詳し
い説明は省略する。
の形態２６を示している。この実施の形態２６が図２０
に示した実施の形態１６と異なるところは、絶対値計算
器１６０６または１６０７、加算器１６０９および積算
器１６１２を省略して、Ａ／Ｄ変換後のＩ信号またはＱ
信号の絶対値を計算し、サンプリングタイミングの異な
る絶対値を比較し、その比較値の積算値を計算し、この
積算値を用いて同期を獲得し、積算器の数を１つにした
点にある。その他の機構は実施の形態１６と同じなの
で、構成要素、信号等については同じ符号を付して詳し
い説明は省略する。
【０１４３】以下、本実施の形態の動作について説明す
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
【０１４４】絶対値計算器１６０６または１６０７から
Ｉ信号またはＱ信号の絶対値を表す信号が出力されるま
では、実施の形態１６と同じである。次に、Ｉ信号また
はＱ信号の絶対値を表す信号は、選択器１６１０によっ
て、奇数番目のサンプリング結果と偶数番目のサンプリ
ング結果がそれぞれ選択出力される。次に、これらの奇
数番目のサンプリング結果と偶数番目のサンプリング結
果は、ディジタル減算器１６１３によって減算され、奇
数番目のサンプリング結果と偶数番目のサンプリング結
果を減算した信号が得られる。この減算結果は、積算器
１６１１によって積算され、減算結果を積算した信号が
得られる。以降、復調データ１６１４を得るまでは、実
施の形態１６と同じである。
Ｉ信号またはＱ信号の絶対値を表す信号が出力されるま
では、実施の形態１６と同じである。次に、Ｉ信号また
はＱ信号の絶対値を表す信号は、選択器１６１０によっ
て、奇数番目のサンプリング結果と偶数番目のサンプリ
ング結果がそれぞれ選択出力される。次に、これらの奇
数番目のサンプリング結果と偶数番目のサンプリング結
果は、ディジタル減算器１６１３によって減算され、奇
数番目のサンプリング結果と偶数番目のサンプリング結
果を減算した信号が得られる。この減算結果は、積算器
１６１１によって積算され、減算結果を積算した信号が
得られる。以降、復調データ１６１４を得るまでは、実
施の形態１６と同じである。
【０１４５】以上のように、本実施の形態によれば、Ａ
／Ｄ変換後のＩ信号またはＱ信号の絶対値を計算し、サ
ンプリングタイミングの異なるその絶対値を比較し、そ
の比較値の積算値を計算し、この積算値を用いて同期を
獲得することにより、積算器の数を１つにすることがで
きる。本発明の同期装置の回路規模は積算器によって決
まるため、本実施の形態は、実施の形態１６に対して、
回路規模を１／２程度にすることができる。
／Ｄ変換後のＩ信号またはＱ信号の絶対値を計算し、サ
ンプリングタイミングの異なるその絶対値を比較し、そ
の比較値の積算値を計算し、この積算値を用いて同期を
獲得することにより、積算器の数を１つにすることがで
きる。本発明の同期装置の回路規模は積算器によって決
まるため、本実施の形態は、実施の形態１６に対して、
回路規模を１／２程度にすることができる。
【０１４６】（実施の形態２７）図３２は本発明の実施
の形態２７を示している。この実施の形態２７が図３１
に示した実施の形態２６と異なるところは、絶対値計算
器１６０６と加算器１６０９により、Ａ／Ｄ変換後のＩ
信号とＱ信号の絶対値の和を用いて同期を獲得する点に
ある。その他の機構は実施の形態２６と同じなので、構
成要素、信号等については同じ符号を付して詳しい説明
は省略する。
の形態２７を示している。この実施の形態２７が図３１
に示した実施の形態２６と異なるところは、絶対値計算
器１６０６と加算器１６０９により、Ａ／Ｄ変換後のＩ
信号とＱ信号の絶対値の和を用いて同期を獲得する点に
ある。その他の機構は実施の形態２６と同じなので、構
成要素、信号等については同じ符号を付して詳しい説明
は省略する。
【０１４７】以上のように、本実施の形態によれば、Ａ
／Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算し、絶
対値の和を用いて同期を獲得することにより、実施の形
態２６よりもさらに高精度な同期獲得を行うことができ
る。
／Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算し、絶
対値の和を用いて同期を獲得することにより、実施の形
態２６よりもさらに高精度な同期獲得を行うことができ
る。
【０１４８】（実施の形態２８）図３３は本発明の実施
の形態２８を示している。この実施の形態２８が図３２
に示した実施の形態２７と異なるところは、Ａ／Ｄ変換
後のＩ信号とＱ信号の絶対値の和を計算する絶対値計算
器と加算器を、信号伝送速度と同じサンプリング周波数
で動作させる点にある。
の形態２８を示している。この実施の形態２８が図３２
に示した実施の形態２７と異なるところは、Ａ／Ｄ変換
後のＩ信号とＱ信号の絶対値の和を計算する絶対値計算
器と加算器を、信号伝送速度と同じサンプリング周波数
で動作させる点にある。
【０１４９】すなわち、選択器１６０５には選択器３３
０１および３３０２が接続され、選択器３３０１には絶
対値計算器３３０３および３３０４が接続され、絶対値
計算器３３０３には加算器３３０７が接続され、絶対値
計算器３３０４には加算器３３０８が接続される。一
方、選択器３００２には絶対値計算器３３０５および３
３０６が接続され、絶対値計算器３３０５は加算器３３
０７に接続され、絶対値計算器３３０６は加算器３３０
８に接続され、加算器３３０７および３３０８はディジ
タル減算器１６１３に接続されている。
０１および３３０２が接続され、選択器３３０１には絶
対値計算器３３０３および３３０４が接続され、絶対値
計算器３３０３には加算器３３０７が接続され、絶対値
計算器３３０４には加算器３３０８が接続される。一
方、選択器３００２には絶対値計算器３３０５および３
３０６が接続され、絶対値計算器３３０５は加算器３３
０７に接続され、絶対値計算器３３０６は加算器３３０
８に接続され、加算器３３０７および３３０８はディジ
タル減算器１６１３に接続されている。
【０１５０】以下、本実施の形態の動作について説明す
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
【０１５１】選択器１６０５からＩ信号とＱ信号のサン
プリング結果が出力されるまでは、実施の形態２７と同
じである。次に、選択器１６０５から出力されたＩ信号
は、選択器３３０１によって選択出力され、奇数番目の
Ｉ信号のサンプリング結果と偶数番目のサンプリング結
果がそれぞれ出力される。同様に、選択器１６０５から
出力されたＱ信号は、選択器３３０２によって選択出力
され、奇数番目のＱ信号のサンプリング結果と偶数番目
のサンプリング結果がそれぞれ出力される。
プリング結果が出力されるまでは、実施の形態２７と同
じである。次に、選択器１６０５から出力されたＩ信号
は、選択器３３０１によって選択出力され、奇数番目の
Ｉ信号のサンプリング結果と偶数番目のサンプリング結
果がそれぞれ出力される。同様に、選択器１６０５から
出力されたＱ信号は、選択器３３０２によって選択出力
され、奇数番目のＱ信号のサンプリング結果と偶数番目
のサンプリング結果がそれぞれ出力される。
【０１５２】次に、これらのサンプリング結果は、それ
ぞれ絶対値計算器３３０３と３３０４と３３０５と３３
０６によって絶対値を計算され、それぞれ奇数番目のＩ
信号のサンプリング結果の絶対値、偶数番目のＱ信号の
サンプリング結果の絶対値を表す信号が得られる。奇数
番目のＩ信号のサンプリング結果の絶対値と偶数番目の
Ｑ信号のサンプリング結果の絶対値はディジタル加算器
３３０８により加算され、この加算結果は減算器１６１
３によって減算される。以降、復調データ１６１４を得
るまでは、実施の形態２７と同じである。
ぞれ絶対値計算器３３０３と３３０４と３３０５と３３
０６によって絶対値を計算され、それぞれ奇数番目のＩ
信号のサンプリング結果の絶対値、偶数番目のＱ信号の
サンプリング結果の絶対値を表す信号が得られる。奇数
番目のＩ信号のサンプリング結果の絶対値と偶数番目の
Ｑ信号のサンプリング結果の絶対値はディジタル加算器
３３０８により加算され、この加算結果は減算器１６１
３によって減算される。以降、復調データ１６１４を得
るまでは、実施の形態２７と同じである。
【０１５３】以上のように、本実施の形態によれば、Ａ
／Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算する絶
対値計算器と加算器を、信号伝送速度と同じサンプリン
グ周波数で動作させることにより、実施の形態２７より
もさらに消費電力を削減することができる。
／Ｄ変換後のＩ信号とＱ信号の絶対値の和を計算する絶
対値計算器と加算器を、信号伝送速度と同じサンプリン
グ周波数で動作させることにより、実施の形態２７より
もさらに消費電力を削減することができる。
【０１５４】なお、本実施の形態は、Ａ／Ｄ変換後のＩ
信号とＱ信号の絶対値の和を計算する絶対値計算器と加
算器を備えた実施の形態１２から１６、１８、２０から
２３、２５の各実施の形態に対しても同様に適用するこ
とができる。
信号とＱ信号の絶対値の和を計算する絶対値計算器と加
算器を備えた実施の形態１２から１６、１８、２０から
２３、２５の各実施の形態に対しても同様に適用するこ
とができる。
【０１５５】（実施の形態２９）図３４は本発明の実施
の形態２９を示している。この実施の形態２９が図３１
に示した実施の形態２６と異なるところは、Ａ／Ｄ変換
後のＩ信号とＱ信号を加算器１６０９により加算し、加
算後の信号の絶対値を絶対値計算器３４０１で計算する
ことにより同期を獲得点にある。その他の構成は実施の
形態２６と同じである。
の形態２９を示している。この実施の形態２９が図３１
に示した実施の形態２６と異なるところは、Ａ／Ｄ変換
後のＩ信号とＱ信号を加算器１６０９により加算し、加
算後の信号の絶対値を絶対値計算器３４０１で計算する
ことにより同期を獲得点にある。その他の構成は実施の
形態２６と同じである。
【０１５６】以下、本実施の形態の動作について説明す
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
る。ここで、例として、データの先頭にプリアンブルと
して''１''が数十シンボルにわたって付加されており、
Ａ／Ｄ変換器のサンプリング周波数をシンボルレートの
２倍とした場合の動作について述べる。
【０１５７】選択器１６０５からサンプリング後のＩ信
号とＱ信号が出力されるまでは、実施の形態２６と同じ
である。次に、選択器１６０５から出力されたＩ信号と
Ｑ信号は、加算器１６０９によって加算され、Ｉ信号と
Ｑ信号を加算した結果が出力される。このＩ信号とＱ信
号を加算した結果は、絶対値計算器３４０１によって絶
対を計算され、Ｉ信号とＱ信号を加算した結果の絶対値
を表す信号が得られる。以降、復調データ１６１４を得
るまでは、実施の形態１６と同じである。
号とＱ信号が出力されるまでは、実施の形態２６と同じ
である。次に、選択器１６０５から出力されたＩ信号と
Ｑ信号は、加算器１６０９によって加算され、Ｉ信号と
Ｑ信号を加算した結果が出力される。このＩ信号とＱ信
号を加算した結果は、絶対値計算器３４０１によって絶
対を計算され、Ｉ信号とＱ信号を加算した結果の絶対値
を表す信号が得られる。以降、復調データ１６１４を得
るまでは、実施の形態１６と同じである。
【０１５８】以上のように、本実施の形態によれば、熱
雑音はランダム信号とみなせるため、加算することによ
り低減することができるので、Ａ／Ｄ変換後のＩ信号と
Ｑ信号を加算し、加算後の絶対値を用いて同期獲得を行
うことにより、実施の形態２６よりもさらに熱雑音成分
を低減することができる。したがって、本実施の形態
は、実施の形態２６よりもさらに高精度な同期獲得を行
うことができ、積算器を増加させずに熱雑音成分を低減
することができる。
雑音はランダム信号とみなせるため、加算することによ
り低減することができるので、Ａ／Ｄ変換後のＩ信号と
Ｑ信号を加算し、加算後の絶対値を用いて同期獲得を行
うことにより、実施の形態２６よりもさらに熱雑音成分
を低減することができる。したがって、本実施の形態
は、実施の形態２６よりもさらに高精度な同期獲得を行
うことができ、積算器を増加させずに熱雑音成分を低減
することができる。
【０１５９】（実施の形態３０）図３５は本発明の実施
の形態３０を示している。この実施の形態３０が図３４
に示した実施の形態２９と異なるところは、スイッチ３
５０１、３５０２、極性反転器３５０３、３５０５およ
び排他的論理回路（ＲＸＯＰ）３５０６を追加して、Ａ
／Ｄ変換後のＩ信号とＱ信号において極性が異なる場合
は、Ａ／Ｄ変換後のＩ信号またはＱ信号において極性反
転を行った後、Ｉ信号とＱ信号を加算する点にある。そ
の他の構成は実施の形態２９と同じである。
の形態３０を示している。この実施の形態３０が図３４
に示した実施の形態２９と異なるところは、スイッチ３
５０１、３５０２、極性反転器３５０３、３５０５およ
び排他的論理回路（ＲＸＯＰ）３５０６を追加して、Ａ
／Ｄ変換後のＩ信号とＱ信号において極性が異なる場合
は、Ａ／Ｄ変換後のＩ信号またはＱ信号において極性反
転を行った後、Ｉ信号とＱ信号を加算する点にある。そ
の他の構成は実施の形態２９と同じである。
【０１６０】以下、本実施の形態の動作について説明す
る。Ａ／Ｄ変換後のＩ信号とＱ信号は、それぞれ判定器
３５０４と３５０５によって判定され、それぞれ判定後
のＩ信号とＱ信号が得られる。判定後のＩ信号とＱ信号
は、排他的論理回路３５０６により排他的論理和の演算
を行われ、Ｉ信号とＱ信号の極性が同じか異なるかを表
す信号が得られ、この信号を用いてスイッチ３５０１と
３５０２を制御する。Ａ／Ｄ変換後のＩ信号またはＱ信
号は、スイッチ３５０１によって切り換えられ、Ｉ信号
とＱ信号の極性が異なる場合は、極性反転器３５０３に
よって極性反転され、スイッチ３５０２によりこれらの
信号が切り換え出力され、加算器１６０９に入力され
る。以降、復調データ１６１４を得るまでは、実施の形
態２９と同じである。
る。Ａ／Ｄ変換後のＩ信号とＱ信号は、それぞれ判定器
３５０４と３５０５によって判定され、それぞれ判定後
のＩ信号とＱ信号が得られる。判定後のＩ信号とＱ信号
は、排他的論理回路３５０６により排他的論理和の演算
を行われ、Ｉ信号とＱ信号の極性が同じか異なるかを表
す信号が得られ、この信号を用いてスイッチ３５０１と
３５０２を制御する。Ａ／Ｄ変換後のＩ信号またはＱ信
号は、スイッチ３５０１によって切り換えられ、Ｉ信号
とＱ信号の極性が異なる場合は、極性反転器３５０３に
よって極性反転され、スイッチ３５０２によりこれらの
信号が切り換え出力され、加算器１６０９に入力され
る。以降、復調データ１６１４を得るまでは、実施の形
態２９と同じである。
【０１６１】以上のように、実施の形態２９において
は、Ｉ信号とＱ信号の極性が異なる場合は、信号レベル
が低下し、同期獲得の精度が低下する場合があるが、本
実施の形態においては、Ａ／Ｄ変換後のＩ信号とＱ信号
において極性が異なる場合は、Ａ／Ｄ変換後のＩ信号ま
たはＱ信号に対し極性反転を行った後、Ｉ信号とＱ信号
を加算することにより、信号とＱ信号の局性が異なる場
合においても、信号レベルが低減することを防ぎ、同期
獲得の精度が低下することを防ぐことができる。
は、Ｉ信号とＱ信号の極性が異なる場合は、信号レベル
が低下し、同期獲得の精度が低下する場合があるが、本
実施の形態においては、Ａ／Ｄ変換後のＩ信号とＱ信号
において極性が異なる場合は、Ａ／Ｄ変換後のＩ信号ま
たはＱ信号に対し極性反転を行った後、Ｉ信号とＱ信号
を加算することにより、信号とＱ信号の局性が異なる場
合においても、信号レベルが低減することを防ぎ、同期
獲得の精度が低下することを防ぐことができる。
【０１６２】（実施の形態３１）図３６は本発明の実施
の形態３１を示している。この実施の形態３１が図３５
に示した実施の形態３０と異なるところは、積算器３６
０１と減算器３６０２と判定器３６０３を追加して、Ａ
／Ｄ変換後のＩ信号とＱ信号において極性が同じか異な
るかの情報に対して積算を行い、上記積算値の極性が異
なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ信号におい
て極性反転を行った後、Ｉ信号とＱ信号を加算する点に
ある。すなわち、排他的論理回路３５０６から出力され
る信号に対して積算器３６０１で積算を行い、この積算
値減算器３６０２でしきい値から減算し、判定器３６０
３で判定した結果を用いてスイッチ３５０１と３５０２
を制御する点を除いては、実施の形態３０と同じであ
る。
の形態３１を示している。この実施の形態３１が図３５
に示した実施の形態３０と異なるところは、積算器３６
０１と減算器３６０２と判定器３６０３を追加して、Ａ
／Ｄ変換後のＩ信号とＱ信号において極性が同じか異な
るかの情報に対して積算を行い、上記積算値の極性が異
なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ信号におい
て極性反転を行った後、Ｉ信号とＱ信号を加算する点に
ある。すなわち、排他的論理回路３５０６から出力され
る信号に対して積算器３６０１で積算を行い、この積算
値減算器３６０２でしきい値から減算し、判定器３６０
３で判定した結果を用いてスイッチ３５０１と３５０２
を制御する点を除いては、実施の形態３０と同じであ
る。
【０１６３】以上のように、本実施の形態３１によれ
ば、Ａ／Ｄ変換後のＩ信号とＱ信号において極性が同じ
か異なるかの情報に対し積算を行い、この積算値の極性
が異なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ信号に
対し極性反転を行うことにより、実施の形態３０よりも
さらに高精度な同期獲得を行うことができる。
ば、Ａ／Ｄ変換後のＩ信号とＱ信号において極性が同じ
か異なるかの情報に対し積算を行い、この積算値の極性
が異なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ信号に
対し極性反転を行うことにより、実施の形態３０よりも
さらに高精度な同期獲得を行うことができる。
【０１６４】（実施の形態３２）図３７は本発明の実施
の形態３２を示している。この実施の形態３２が図１５
に示した実施の形態１２と異なるところは、包絡線生成
器としてのメモリ３７０１を追加して、Ａ／Ｄ変換後の
Ｉ信号とＱ信号の絶対値を用いて包絡線信号を生成し、
この包絡線信号を用いて同期獲得を行うことにより、周
波数オフセットによる同期獲得特性の劣化が生じないよ
うにした点にある。その他の構成については実施の形態
１２と同じなので、同じ構成要素、信号等については、
同じ符号を付して詳しい説明は省略する。
の形態３２を示している。この実施の形態３２が図１５
に示した実施の形態１２と異なるところは、包絡線生成
器としてのメモリ３７０１を追加して、Ａ／Ｄ変換後の
Ｉ信号とＱ信号の絶対値を用いて包絡線信号を生成し、
この包絡線信号を用いて同期獲得を行うことにより、周
波数オフセットによる同期獲得特性の劣化が生じないよ
うにした点にある。その他の構成については実施の形態
１２と同じなので、同じ構成要素、信号等については、
同じ符号を付して詳しい説明は省略する。
【０１６５】図３８は本実施の形態３２におけるタイミ
ングチャートを示している。図３８において、ＡはＡ／
Ｄ変換器１６０３、１６０４をサンプリングするクロッ
ク（周波数；２×シンボルレート）、Ｂは信号Ａを２分
周したクロック（周波数；２×シンボルレート）、Ｃは
Ｉ信号の絶対値、ＤはＱ信号の絶対値、Ｅは包絡線信
号、Ｆは包絡線信号のうち偶数番目のサンプリング結
果、Ｇは包絡線信号のうち奇数番目のサンプリング結
果、Ｈは偶数番目のサンプリング結果を積算した信号、
Ｉは奇数番目のサンプリング結果を積算した信号、Ｊは
信号Ｈと信号Ｉの減算を行った信号である。
ングチャートを示している。図３８において、ＡはＡ／
Ｄ変換器１６０３、１６０４をサンプリングするクロッ
ク（周波数；２×シンボルレート）、Ｂは信号Ａを２分
周したクロック（周波数；２×シンボルレート）、Ｃは
Ｉ信号の絶対値、ＤはＱ信号の絶対値、Ｅは包絡線信
号、Ｆは包絡線信号のうち偶数番目のサンプリング結
果、Ｇは包絡線信号のうち奇数番目のサンプリング結
果、Ｈは偶数番目のサンプリング結果を積算した信号、
Ｉは奇数番目のサンプリング結果を積算した信号、Ｊは
信号Ｈと信号Ｉの減算を行った信号である。
【０１６６】本実施の形態を図３７および図３８を用い
て説明する。ここで例として、データの先頭にプリアン
ブルとして”１”が数十シンボルにわたって付加されて
おり、Ａ／Ｄ変換器１６０３、１６０４のサンプリング
周波数をシンボルレートの２倍とした場合の動作につい
て述べる。Ｉ信号の絶対値とＱ信号の絶対値を生成する
ところまでは、前記実施の形態１２と同じである。Ｉ信
号の絶対値を表す信号ＣとＱ信号の絶対値を表す信号Ｄ
は、メモリ３７０１に入力される。メモリ３７０１は、
乗算器および記憶部からなり、記憶部には包絡線情報が
格納されており、メモリ３７０１から包絡線情報を呼び
出すことによって包絡線信号Ｅを得ることができる。以
降検波器１６０８から復調データ１６１４が出力される
までは、前記実施の形態１２と同じである。
て説明する。ここで例として、データの先頭にプリアン
ブルとして”１”が数十シンボルにわたって付加されて
おり、Ａ／Ｄ変換器１６０３、１６０４のサンプリング
周波数をシンボルレートの２倍とした場合の動作につい
て述べる。Ｉ信号の絶対値とＱ信号の絶対値を生成する
ところまでは、前記実施の形態１２と同じである。Ｉ信
号の絶対値を表す信号ＣとＱ信号の絶対値を表す信号Ｄ
は、メモリ３７０１に入力される。メモリ３７０１は、
乗算器および記憶部からなり、記憶部には包絡線情報が
格納されており、メモリ３７０１から包絡線情報を呼び
出すことによって包絡線信号Ｅを得ることができる。以
降検波器１６０８から復調データ１６１４が出力される
までは、前記実施の形態１２と同じである。
【０１６７】ここで、プリアンブルとして”１”を用い
た場合、プリアンブルは、ＤＱＰＳＫマッピング処理を
され、帯域制限された後は、次式に示すように正弦波と
なる。 ・Ｉ信号＝Ａｃｏｓ２πｆｎＴ ・・・（１．１） ・Ｑ信号＝Ｂｃｏｓ２πｆｎＴ ・・・（１．２） ただし、Ａ，Ｂ；定数 ｆ ；周波数 Ｔ ；サンプリング周期 ｎ ；０，１，２，・・・ ・・・（１．３） ここで、包絡線信号は、次式で示される。 包絡線信号＝√（Ｉ2 ＋Ｑ2 ）｜ｃｏｓ２πｆｎＴ｜ また、周波数オフセットが存在する場合のＩ，Ｑ信号
は、次式で示される。 ・Ｉ信号＝Ａcos ２πfnＴcos ２πΔfnＴ −Ｂcos ２πfnＴsin ２πΔfnＴ ・・・（１．４） ・Ｑ信号＝Ｂcos ２πfnＴcos ２πΔfnＴ ＋Ａcos ２πfnＴsin ２πΔfnＴ ・・・（１．５） この場合、包絡線信号は、次式で示される。 包絡線信号＝√（Ｉ2 ＋Ｑ2 ）｜ｃｏｓ２πｆｎＴ｜ ・・・（１．６） このように、周波数オフセットが存在しても包絡線信号
は変化がないことが分かる。したがって、周波数オフセ
ットが存在しても同期獲得特性劣化は生じない。
た場合、プリアンブルは、ＤＱＰＳＫマッピング処理を
され、帯域制限された後は、次式に示すように正弦波と
なる。 ・Ｉ信号＝Ａｃｏｓ２πｆｎＴ ・・・（１．１） ・Ｑ信号＝Ｂｃｏｓ２πｆｎＴ ・・・（１．２） ただし、Ａ，Ｂ；定数 ｆ ；周波数 Ｔ ；サンプリング周期 ｎ ；０，１，２，・・・ ・・・（１．３） ここで、包絡線信号は、次式で示される。 包絡線信号＝√（Ｉ2 ＋Ｑ2 ）｜ｃｏｓ２πｆｎＴ｜ また、周波数オフセットが存在する場合のＩ，Ｑ信号
は、次式で示される。 ・Ｉ信号＝Ａcos ２πfnＴcos ２πΔfnＴ −Ｂcos ２πfnＴsin ２πΔfnＴ ・・・（１．４） ・Ｑ信号＝Ｂcos ２πfnＴcos ２πΔfnＴ ＋Ａcos ２πfnＴsin ２πΔfnＴ ・・・（１．５） この場合、包絡線信号は、次式で示される。 包絡線信号＝√（Ｉ2 ＋Ｑ2 ）｜ｃｏｓ２πｆｎＴ｜ ・・・（１．６） このように、周波数オフセットが存在しても包絡線信号
は変化がないことが分かる。したがって、周波数オフセ
ットが存在しても同期獲得特性劣化は生じない。
【０１６８】以上のように、本実施の形態３２によれ
ば、包絡線生成器としてのメモリ３７０１を追加して、
Ａ／Ｄ変換後のＩ信号とＱ信号の絶対値を用いて包絡線
信号を生成し、この包絡線信号を用いて同期獲得を行う
ことにより、周波数オフセットによる同期獲得特性の劣
化を防止することができる。
ば、包絡線生成器としてのメモリ３７０１を追加して、
Ａ／Ｄ変換後のＩ信号とＱ信号の絶対値を用いて包絡線
信号を生成し、この包絡線信号を用いて同期獲得を行う
ことにより、周波数オフセットによる同期獲得特性の劣
化を防止することができる。
【０１６９】（実施の形態３３）図３９は本発明の実施
の形態３３における包絡線生成器の構成を示している。
この実施の形態３３が上記実施の形態３２と異なるとこ
ろは、包絡線生成器を乗算器およびメモリを用いずに構
成し、Ｉ信号とＱ信号の高速化、回路規模の削減、回路
の低消費電力化を図った点にある。同期装置全体の構成
は、図３７のメモリ３７０１を本実施の形態における包
絡線生成器に代えた点を除いては、図３７と同じであ
る。
の形態３３における包絡線生成器の構成を示している。
この実施の形態３３が上記実施の形態３２と異なるとこ
ろは、包絡線生成器を乗算器およびメモリを用いずに構
成し、Ｉ信号とＱ信号の高速化、回路規模の削減、回路
の低消費電力化を図った点にある。同期装置全体の構成
は、図３７のメモリ３７０１を本実施の形態における包
絡線生成器に代えた点を除いては、図３７と同じであ
る。
【０１７０】図３９において、３９０１は減算器、３９
０２は入力信号に対して判定を行う判定器、３９０３は
選択器、３９０４は入力信号に対して１／４の演算を行
うビットシフト器、３９０５は入力信号に対して１／８
の演算を行うビットシフト器、３７０６と３７０７は加
算器である。また、図４０は本実施の形態３３における
包絡線生成器のタイミングチャートを示している。図４
０において、ＫはＩ信号とＱ信号の絶対値の差を表す信
号、Ｌは選択器３９０３を制御する制御信号、ＭはＩ信
号とＱ信号の絶対値のうち振幅の大きい方の信号、Ｎは
Ｉ信号とＱ信号の絶対値のうち振幅の小さい方の信号に
対し０．３７５倍の演算を行った信号、Ｏは包絡線信号
であり、他の信号は図３８と同じである。
０２は入力信号に対して判定を行う判定器、３９０３は
選択器、３９０４は入力信号に対して１／４の演算を行
うビットシフト器、３９０５は入力信号に対して１／８
の演算を行うビットシフト器、３７０６と３７０７は加
算器である。また、図４０は本実施の形態３３における
包絡線生成器のタイミングチャートを示している。図４
０において、ＫはＩ信号とＱ信号の絶対値の差を表す信
号、Ｌは選択器３９０３を制御する制御信号、ＭはＩ信
号とＱ信号の絶対値のうち振幅の大きい方の信号、Ｎは
Ｉ信号とＱ信号の絶対値のうち振幅の小さい方の信号に
対し０．３７５倍の演算を行った信号、Ｏは包絡線信号
であり、他の信号は図３８と同じである。
【０１７１】以下、本発明の実施の形態３３における包
絡線生成器の動作について説明する。Ｉ信号とＱ信号お
よび包絡線情報Ｚにおいて、次式に示す近似が成り立
つ。 ・Ｚ＝｜Ｉ｜＋０．３７５×｜Ｑ｜；｜Ｉ｜＞｜Ｑ｜の場合 ・Ｚ＝｜Ｉ｜＋０．３７５×｜Ｑ｜；｜Ｉ｜＜｜Ｑ｜の場合 ・・・（２．１） ここで０．３７５（＝０．２５＋０．１２５）の演算
は、ビットシフト器３９０４および３９０５で実現可能
である。
絡線生成器の動作について説明する。Ｉ信号とＱ信号お
よび包絡線情報Ｚにおいて、次式に示す近似が成り立
つ。 ・Ｚ＝｜Ｉ｜＋０．３７５×｜Ｑ｜；｜Ｉ｜＞｜Ｑ｜の場合 ・Ｚ＝｜Ｉ｜＋０．３７５×｜Ｑ｜；｜Ｉ｜＜｜Ｑ｜の場合 ・・・（２．１） ここで０．３７５（＝０．２５＋０．１２５）の演算
は、ビットシフト器３９０４および３９０５で実現可能
である。
【０１７２】図４１はＩ信号とＱ信号の位相Ｘと包絡線
情報Ｚの関係の理論計算結果である。包絡線情報Ｚは、
（２．１）式に示す近似を行うことにより、７％以下の
誤差で生成可能である。
情報Ｚの関係の理論計算結果である。包絡線情報Ｚは、
（２．１）式に示す近似を行うことにより、７％以下の
誤差で生成可能である。
【０１７３】減算器３９０１によりＩ信号とＱ信号の絶
対値の減算をされ、信号Ｋが得られる。次に信号Ｋは、
判定器３９０２によって判定され、制御信号Ｌが得られ
る。制御信号Ｌは、選択器３９０３を制御する。ここ
で、Ｉ信号とＱ信号の絶対値を表す信号Ｃ、Ｄは、選択
器３９０３によって選択出力され、Ｉ信号とＱ信号の絶
対値を表す信号のうち振幅の大きい方の信号Ｍと、振幅
の小さい方の信号ｎが出力される。信号ｎは、ビットシ
フト器３９０４、３９０５によりそれぞれ０．２５倍、
０．１２５倍の演算をされその各々の出力信号が加算器
３９０６によって加算され、信号Ｎが得られる。最後
に、信号Ｍと信号Ｎが加算器３９０７によって加算さ
れ、包絡線信号Ｏが得られる。
対値の減算をされ、信号Ｋが得られる。次に信号Ｋは、
判定器３９０２によって判定され、制御信号Ｌが得られ
る。制御信号Ｌは、選択器３９０３を制御する。ここ
で、Ｉ信号とＱ信号の絶対値を表す信号Ｃ、Ｄは、選択
器３９０３によって選択出力され、Ｉ信号とＱ信号の絶
対値を表す信号のうち振幅の大きい方の信号Ｍと、振幅
の小さい方の信号ｎが出力される。信号ｎは、ビットシ
フト器３９０４、３９０５によりそれぞれ０．２５倍、
０．１２５倍の演算をされその各々の出力信号が加算器
３９０６によって加算され、信号Ｎが得られる。最後
に、信号Ｍと信号Ｎが加算器３９０７によって加算さ
れ、包絡線信号Ｏが得られる。
【０１７４】図４２は同期引込み特性のシミュレーショ
ン結果である。シミュレーションにおいては、周波数オ
フセットは、受信周波数の６ppm （規格値は３ppm であ
るため、周波数オフセットは送受信で最大６ppm とな
る。）だけ付加してある。この図４２から、同期引込み
特性は周波数オフセットが存在する場合としない場合と
ではほとんど変わらないことが分かる（包絡線情報生成
器の近似により、わずかに特性が異なるが、全く問題な
い値である。）
ン結果である。シミュレーションにおいては、周波数オ
フセットは、受信周波数の６ppm （規格値は３ppm であ
るため、周波数オフセットは送受信で最大６ppm とな
る。）だけ付加してある。この図４２から、同期引込み
特性は周波数オフセットが存在する場合としない場合と
ではほとんど変わらないことが分かる（包絡線情報生成
器の近似により、わずかに特性が異なるが、全く問題な
い値である。）
【０１７５】以上のように、本発明の実施の形態３３に
よれば、Ｉ信号とＱ信号の絶対値を表す信号のうち振幅
の大きい方の信号と、振幅の小さい方の信号を０．３７
５倍した信号とを加算して包絡線信号を生成することに
より、Ｉ信号とＱ信号の高速化、回路規模の削減、回路
の低消費電力を図ることができる。
よれば、Ｉ信号とＱ信号の絶対値を表す信号のうち振幅
の大きい方の信号と、振幅の小さい方の信号を０．３７
５倍した信号とを加算して包絡線信号を生成することに
より、Ｉ信号とＱ信号の高速化、回路規模の削減、回路
の低消費電力を図ることができる。
【０１７６】（実施の形態３４）図４３は本発明の実施
の形態３４における包絡線生成器の構成を示している。
この実施の形態３４が上記実施の形態３３と異なるとこ
ろは、包絡線生成器において、Ｉ信号とＱ信号の絶対値
の大小比較を、Ｉ信号とＱ信号の絶対値の差を積算器４
３０１により積算した信号を用いて行うことにより、包
絡線生成の精度の向上を図った点にある。その他の構成
は実施の形態３３と同じなので、同じ構成要素、信号等
については、同じ符号を付して詳しい説明は省略する。
の形態３４における包絡線生成器の構成を示している。
この実施の形態３４が上記実施の形態３３と異なるとこ
ろは、包絡線生成器において、Ｉ信号とＱ信号の絶対値
の大小比較を、Ｉ信号とＱ信号の絶対値の差を積算器４
３０１により積算した信号を用いて行うことにより、包
絡線生成の精度の向上を図った点にある。その他の構成
は実施の形態３３と同じなので、同じ構成要素、信号等
については、同じ符号を付して詳しい説明は省略する。
【０１７７】以下、本実施の形態３４における包絡線生
成器の動作について説明する。Ｉ信号とＱ信号の絶対値
を表す信号Ｋは、積算器４３０１によって積算され、信
号Ｐが得られる。信号Ｐは判定器３９０２によって判定
され、制御信号Ｑが得られる。以降、Ｉ信号とＱ信号の
絶対値のうち振幅の大きい方の信号Ｒと、振幅の小さい
方の信号ｓを０．３７５倍した信号Ｓとを加算器３９０
７により加算して包絡線信号１を得るまでは、上記実施
の形態３３と同じである。
成器の動作について説明する。Ｉ信号とＱ信号の絶対値
を表す信号Ｋは、積算器４３０１によって積算され、信
号Ｐが得られる。信号Ｐは判定器３９０２によって判定
され、制御信号Ｑが得られる。以降、Ｉ信号とＱ信号の
絶対値のうち振幅の大きい方の信号Ｒと、振幅の小さい
方の信号ｓを０．３７５倍した信号Ｓとを加算器３９０
７により加算して包絡線信号１を得るまでは、上記実施
の形態３３と同じである。
【０１７８】以上のように、本実施の形態３４によれ
ば、包絡線生成器において、Ｉ信号とＱ信号の絶対値の
大小比較を、Ｉ信号とＱ信号の絶対値の差を積算した信
号を用いて行うことにより、包絡線生成の精度の向上を
図り、さらに同期獲得特性の向上を図ることができる。
ば、包絡線生成器において、Ｉ信号とＱ信号の絶対値の
大小比較を、Ｉ信号とＱ信号の絶対値の差を積算した信
号を用いて行うことにより、包絡線生成の精度の向上を
図り、さらに同期獲得特性の向上を図ることができる。
【０１７９】（実施の形態３５）図４５は本発明の実施
の形態３５の構成を示している。この実施の形態３５が
図３７に示した実施の形態３２と異なるところは、包絡
線情報を格納したメモリ３７０１と選択器１６１０の代
わりに、選択器４５０１、４５０２とメモリ４５０３、
４５０４を設け、包絡線生成器としてのメモリ４５０
３、４５０４をシンボルレートと同じサンプリング速度
で動作させ、シンボルレートの高速化、低消費電力化を
図った点にある。その他の構成は実施の形態３３と同じ
なので、同じ構成要素、信号等については、同じ符号を
付して詳しい説明は省略する。
の形態３５の構成を示している。この実施の形態３５が
図３７に示した実施の形態３２と異なるところは、包絡
線情報を格納したメモリ３７０１と選択器１６１０の代
わりに、選択器４５０１、４５０２とメモリ４５０３、
４５０４を設け、包絡線生成器としてのメモリ４５０
３、４５０４をシンボルレートと同じサンプリング速度
で動作させ、シンボルレートの高速化、低消費電力化を
図った点にある。その他の構成は実施の形態３３と同じ
なので、同じ構成要素、信号等については、同じ符号を
付して詳しい説明は省略する。
【０１８０】以下、本実施の形態３５における同期装置
の動作について説明する。絶対値計算器１６０６、１６
０７からＩ信号とＱ信号の絶対値を表す信号を得るまで
は、前記実施の形態３２と同じである。Ｉ信号とＱ信号
の絶対値を表す信号は、選択器４５０１、４５０２によ
り選択出力され、サンプリングの結果の偶数番目と奇数
番目がそれぞれ選択される。ここで、Ｉ信号とＱ信号の
絶対値を表す信号のうち、偶数番目のサンプリングの結
果はメモリ４５０３に入力され、奇数番目のサンプリン
グの結果はメモリ４５０４に入力される。メモリ４５０
３、４５０４には、それぞれ包絡線情報が格納されてお
り、これらメモリから包絡線情報を呼び出すことによ
り、メモリ４５０３からはＩ信号とＱ信号の絶対値を表
す信号のうち、偶数番目のサンプリングの結果における
包絡線情報が生成され、メモリ４５０４からはＩ信号と
Ｑ信号の絶対値を表す信号のうち、奇数番目のサンプリ
ングの結果における包絡線情報が生成される。以降、復
調データ１６１４を得るまでは前記実施の形態３２と同
じである。
の動作について説明する。絶対値計算器１６０６、１６
０７からＩ信号とＱ信号の絶対値を表す信号を得るまで
は、前記実施の形態３２と同じである。Ｉ信号とＱ信号
の絶対値を表す信号は、選択器４５０１、４５０２によ
り選択出力され、サンプリングの結果の偶数番目と奇数
番目がそれぞれ選択される。ここで、Ｉ信号とＱ信号の
絶対値を表す信号のうち、偶数番目のサンプリングの結
果はメモリ４５０３に入力され、奇数番目のサンプリン
グの結果はメモリ４５０４に入力される。メモリ４５０
３、４５０４には、それぞれ包絡線情報が格納されてお
り、これらメモリから包絡線情報を呼び出すことによ
り、メモリ４５０３からはＩ信号とＱ信号の絶対値を表
す信号のうち、偶数番目のサンプリングの結果における
包絡線情報が生成され、メモリ４５０４からはＩ信号と
Ｑ信号の絶対値を表す信号のうち、奇数番目のサンプリ
ングの結果における包絡線情報が生成される。以降、復
調データ１６１４を得るまでは前記実施の形態３２と同
じである。
【０１８１】以上のように、本実施の形態３５によれ
ば、包絡線生成器４５０３、４５０４をシンボルレート
と同じサンプリング速度で動作させることにより、シン
ボルレートの高速化、低消費電力化を図ることができ
る。
ば、包絡線生成器４５０３、４５０４をシンボルレート
と同じサンプリング速度で動作させることにより、シン
ボルレートの高速化、低消費電力化を図ることができ
る。
【０１８２】（実施の形態３６）図４６は本発明の実施
の形態３６の構成を示している。この実施の形態３６が
実施の形態３５と異なるところは、Ｉ信号とＱ信号の絶
対値を計算する４個の絶対値計算器４６０１〜４６０４
を設け、これらを包絡線生成器としてのメモリ４５０
３、４５０４とともに、シンボルレートと同じサンプリ
ング速度で動作させるとにより、実施の形態３５よりも
さらにシンボルレートの高速化、低消費電力化を図った
点にある。その他の構成は実施の形態３５と同じであ
り、同じ構成要素、信号等については、同じ符号を付し
て詳しい説明は省略する。
の形態３６の構成を示している。この実施の形態３６が
実施の形態３５と異なるところは、Ｉ信号とＱ信号の絶
対値を計算する４個の絶対値計算器４６０１〜４６０４
を設け、これらを包絡線生成器としてのメモリ４５０
３、４５０４とともに、シンボルレートと同じサンプリ
ング速度で動作させるとにより、実施の形態３５よりも
さらにシンボルレートの高速化、低消費電力化を図った
点にある。その他の構成は実施の形態３５と同じであ
り、同じ構成要素、信号等については、同じ符号を付し
て詳しい説明は省略する。
【０１８３】以下、本実施の形態３６における同期装置
の動作について説明する。Ａ／Ｄ変換器１６０３、１６
０４によりＡ／Ｄ変換後のＩ信号とＱ信号を得て選択器
１６０５によりサンプリングの結果が振り分けられまで
は、実施の形態３５と同じであり、その後、選択器４５
０１、４５０２により選択出力され、Ｉ信号とＱ信号に
おけるサンプリングの結果の偶数番目と奇数番目がそれ
ぞれ選択される。Ｉ信号におけるサンプリングの結果の
偶数番目の信号は、絶対値計算器４６０１で絶対値が計
算され、Ｉ信号におけるサンプリングの結果の奇数番目
の信号は、絶対値計算器４６０２で絶対値が計算され
る。また、Ｑ信号におけるサンプリングの結果の偶数番
目の信号は、絶対値計算器４６０３で絶対値が計算さ
れ、Ｑ信号におけるサンプリングの結果の奇数番目の信
号は、絶対値計算器４６０４で絶対値が計算される。次
に、Ｉ信号とＱ信号の絶対値を表す信号のうち、偶数番
目のサンプリングの結果はメモリ４５０３に入力され、
奇数番目のサンプリングの結果はメモリ４５０４に入力
される。以降、復調データ１６１４を得るまでは、前記
実施の形態３５と同じである。
の動作について説明する。Ａ／Ｄ変換器１６０３、１６
０４によりＡ／Ｄ変換後のＩ信号とＱ信号を得て選択器
１６０５によりサンプリングの結果が振り分けられまで
は、実施の形態３５と同じであり、その後、選択器４５
０１、４５０２により選択出力され、Ｉ信号とＱ信号に
おけるサンプリングの結果の偶数番目と奇数番目がそれ
ぞれ選択される。Ｉ信号におけるサンプリングの結果の
偶数番目の信号は、絶対値計算器４６０１で絶対値が計
算され、Ｉ信号におけるサンプリングの結果の奇数番目
の信号は、絶対値計算器４６０２で絶対値が計算され
る。また、Ｑ信号におけるサンプリングの結果の偶数番
目の信号は、絶対値計算器４６０３で絶対値が計算さ
れ、Ｑ信号におけるサンプリングの結果の奇数番目の信
号は、絶対値計算器４６０４で絶対値が計算される。次
に、Ｉ信号とＱ信号の絶対値を表す信号のうち、偶数番
目のサンプリングの結果はメモリ４５０３に入力され、
奇数番目のサンプリングの結果はメモリ４５０４に入力
される。以降、復調データ１６１４を得るまでは、前記
実施の形態３５と同じである。
【０１８４】以上のように、本実施の形態３６によれ
ば、包絡線生成器４５０３、４５０４のみならず、Ｉ信
号とＱ信号の絶対値を計算する絶対値計算器４６０１〜
４６０４をも、シンボルレートと同じサンプリング速度
で動作させることにより、実施の形態３５よりもさらに
シンボルレートの高速化、低消費電力化を図ることがで
きる。
ば、包絡線生成器４５０３、４５０４のみならず、Ｉ信
号とＱ信号の絶対値を計算する絶対値計算器４６０１〜
４６０４をも、シンボルレートと同じサンプリング速度
で動作させることにより、実施の形態３５よりもさらに
シンボルレートの高速化、低消費電力化を図ることがで
きる。
【０１８５】
【発明の効果】本発明は、以下のような効果を有する。 （１） ＩＦ帯の受信信号のゼロクロスをシンボルレー
トのＮ倍で検出し、検出時刻のヒストグラムから最適な
シンボル同期を確立することができる。 （２） ゼロクロスのヒストグラム検出を行うために、
情報シンボルのようにゼロクロス数シンボル連続して起
こらない場合でも、誤動作の要因になることがない。 （３） バースト長が短いかまたはクロックの精度が非
常に高い場合は、少ないシンボル数で同期を確立して保
持することにより、同期回路を止めることが可能にな
り、低消費電力化を実現できる。 （４） バースト長が長いかまたはクロックの精度が低
い場合でも、情報シンボルにおいて同期検出が行えるの
で、同期の追従を簡単な回路の追加で実現できる。 （５） Ａ／Ｄ変換後のデータを用いて同期獲得を行う
ことで、Ａ／Ｄ変換前のデデータを使用する場合に比べ
て、同期回路への信号とＡ／Ｄ変換器への信信号の間に
到達時間の差が問題になるような場合( 特にシンボルレ
ートが高い場合) において、正確な所望の同期位置を検
出できる。また同期回路は、加算器を用いた簡単な回路
で実現できる。 （６） 異なるタイミングでサンプリングしたデータの
絶対値を積算し比較することで、高速に精度良く同期引
き込みを行うことができる。また、同期獲得を検知して
自動的に同期保持状態に入ることで、データ復調時のジ
ッタを抑えることができ、誤り率が向上するとともに、
同期保持の制御を行わずに済む。その際、特定パタンの
プリアンブルがあるような場合には、そのパタンに特化
した同期引き込み方法が使用できるため、同期引き込み
の高速化と高精度化が図れる。
トのＮ倍で検出し、検出時刻のヒストグラムから最適な
シンボル同期を確立することができる。 （２） ゼロクロスのヒストグラム検出を行うために、
情報シンボルのようにゼロクロス数シンボル連続して起
こらない場合でも、誤動作の要因になることがない。 （３） バースト長が短いかまたはクロックの精度が非
常に高い場合は、少ないシンボル数で同期を確立して保
持することにより、同期回路を止めることが可能にな
り、低消費電力化を実現できる。 （４） バースト長が長いかまたはクロックの精度が低
い場合でも、情報シンボルにおいて同期検出が行えるの
で、同期の追従を簡単な回路の追加で実現できる。 （５） Ａ／Ｄ変換後のデータを用いて同期獲得を行う
ことで、Ａ／Ｄ変換前のデデータを使用する場合に比べ
て、同期回路への信号とＡ／Ｄ変換器への信信号の間に
到達時間の差が問題になるような場合( 特にシンボルレ
ートが高い場合) において、正確な所望の同期位置を検
出できる。また同期回路は、加算器を用いた簡単な回路
で実現できる。 （６） 異なるタイミングでサンプリングしたデータの
絶対値を積算し比較することで、高速に精度良く同期引
き込みを行うことができる。また、同期獲得を検知して
自動的に同期保持状態に入ることで、データ復調時のジ
ッタを抑えることができ、誤り率が向上するとともに、
同期保持の制御を行わずに済む。その際、特定パタンの
プリアンブルがあるような場合には、そのパタンに特化
した同期引き込み方法が使用できるため、同期引き込み
の高速化と高精度化が図れる。
【０１８６】さらに本発明は、以下に示す効果を有す
る。 （７） 実施の形態１６によれば、同期保持状態となっ
た後はＡ／Ｄ変換器のサンプリング周波数を、Ｉ，Ｑ信
号のシンボルレートと同じ周波数に低減することによっ
て、さらに低消費電力化を図ることができる。 （８） 実施の形態１７〜１９によれば、Ａ／Ｄ変換後
のＩ信号（またはＱ信号）とＩ信号（またはＱ信号）の
１サンプリング周期（シンボル周期／２）後のＩ信号
（またはＱ信号）が、同相であるか逆相であるかの情報
を用いて、サンプリング周期数の低減を行うことによっ
て、同期保持状態となった直後に誤同期が生じることを
防ぐことができる。 （９） 実施の形態２０によれば、Ａ／Ｄ変換後のＩ，
Ｑ信号に対し、直流オフセット除去を行うことによっ
て、さらに高精度な同期を獲得することができる。 （１０）実施の形態２１〜２３によれば、復調データを
プリアンブルのデータ数分積算を行い、積算値が最大と
なる時刻を検出し、フレーム同期も獲得することができ
る。 （１１）実施の形態２４〜２５によれば、熱雑音成分を
さらに低減することができるため、さらに高精度な同期
獲得を行うことができる。 （１２）実施の形態２６〜２７によれば、積算器の数を
１つにすることができるため、回路規模を１／２程度に
することができる。 （１３）実施の形態２８によれば、Ａ／Ｄ変換後のＩ信
号とＱ信号の絶対値の和を計算する絶対値計算器と加算
器を、信号伝送速度と同じサンプリング周波数で動作さ
せることにより、さらに消費電力を削減することができ
る。 （１４）実施の形態２９〜３１によれば、積算器を増加
させずに、熱雑音成分を低減することができるため、さ
らに高精度な同期獲得を行うことができる。 （１５）実施の形態３２〜３６によれば、包絡線信号を
用いて同期獲得を行うことにより、周波数オフセットに
よる同期獲得特性の劣化を防止することができる。
る。 （７） 実施の形態１６によれば、同期保持状態となっ
た後はＡ／Ｄ変換器のサンプリング周波数を、Ｉ，Ｑ信
号のシンボルレートと同じ周波数に低減することによっ
て、さらに低消費電力化を図ることができる。 （８） 実施の形態１７〜１９によれば、Ａ／Ｄ変換後
のＩ信号（またはＱ信号）とＩ信号（またはＱ信号）の
１サンプリング周期（シンボル周期／２）後のＩ信号
（またはＱ信号）が、同相であるか逆相であるかの情報
を用いて、サンプリング周期数の低減を行うことによっ
て、同期保持状態となった直後に誤同期が生じることを
防ぐことができる。 （９） 実施の形態２０によれば、Ａ／Ｄ変換後のＩ，
Ｑ信号に対し、直流オフセット除去を行うことによっ
て、さらに高精度な同期を獲得することができる。 （１０）実施の形態２１〜２３によれば、復調データを
プリアンブルのデータ数分積算を行い、積算値が最大と
なる時刻を検出し、フレーム同期も獲得することができ
る。 （１１）実施の形態２４〜２５によれば、熱雑音成分を
さらに低減することができるため、さらに高精度な同期
獲得を行うことができる。 （１２）実施の形態２６〜２７によれば、積算器の数を
１つにすることができるため、回路規模を１／２程度に
することができる。 （１３）実施の形態２８によれば、Ａ／Ｄ変換後のＩ信
号とＱ信号の絶対値の和を計算する絶対値計算器と加算
器を、信号伝送速度と同じサンプリング周波数で動作さ
せることにより、さらに消費電力を削減することができ
る。 （１４）実施の形態２９〜３１によれば、積算器を増加
させずに、熱雑音成分を低減することができるため、さ
らに高精度な同期獲得を行うことができる。 （１５）実施の形態３２〜３６によれば、包絡線信号を
用いて同期獲得を行うことにより、周波数オフセットに
よる同期獲得特性の劣化を防止することができる。
【図１】本発明の実施の形態１における同期装置を含む
受信装置のブロック図
受信装置のブロック図
【図２】本発明の実施の形態１における同期装置のブロ
ック図
ック図
【図３】本発明の実施の形態１の動作説明のためのタイ
ミング図
ミング図
【図４】本発明の実施の形態１における同期装置の位相
番号検出器のブロック図
番号検出器のブロック図
【図５】本発明の実施の形態２における同期装置の位相
番号検出器のブロック図
番号検出器のブロック図
【図６】本発明の実施の形態３における同期装置の位相
番号検出器のブロック図
番号検出器のブロック図
【図７】本発明の実施の形態４における同期装置のブロ
ック図
ック図
【図８】本発明の実施の形態５における同期装置を含む
受信装置のブロック図
受信装置のブロック図
【図９】本発明の実施の形態６における同期装置を含む
受信装置のブロック図
受信装置のブロック図
【図１０】本発明の実施の形態７における同期装置の位
相検出回路のブロック図
相検出回路のブロック図
【図１１】本発明の実施の形態８における同期装置の位
相検出回路のブロック図
相検出回路のブロック図
【図１２】本発明の実施の形態９における同期装置の位
相検出手順のフロー図
相検出手順のフロー図
【図１３】本発明の実施の形態１０における同期装置の
位相検出手順のフロー図
位相検出手順のフロー図
【図１４】本発明の実施の形態１１における同期装置の
位相検出手順のフロー図
位相検出手順のフロー図
【図１５】本発明の実施の形態１２における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図１６】本発明の実施の形態１３における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図１７】本発明の実施の形態１４における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図１８】本発明の実施の形態１５における同期装置の
位相検出手順のフロー図
位相検出手順のフロー図
【図１９】本発明の実施の形態１５における同期装置の
位相検出手順のフロー図
位相検出手順のフロー図
【図２０】本発明の実施の形態１６における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２１】本発明の実施の形態１７における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２２】本発明の実施の形態１８における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２３】本発明の実施の形態１９における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２４】本発明の実施の形態２０における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２５】本発明の実施の形態２０における同期装置に
おける直流オフセット除去回路のブロック図
おける直流オフセット除去回路のブロック図
【図２６】本発明の実施の形態２１における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２７】本発明の実施の形態２２における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２８】本発明の実施の形態２３における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図２９】本発明の実施の形態２４における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３０】本発明の実施の形態２５における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３１】本発明の実施の形態２６における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３２】本発明の実施の形態２７における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３３】本発明の実施の形態２８における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３４】本発明の実施の形態２９における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３５】本発明の実施の形態３０における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３６】本発明の実施の形態３１における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３７】本発明の実施の形態３２における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図３８】本発明の実施の形態３２における同期装置の
タイミング図
タイミング図
【図３９】本発明の実施の形態３３における同期装置の
包絡線生成器のブロック図
包絡線生成器のブロック図
【図４０】本発明の実施の形態３３における同期装置の
包絡線生成器のタイミング図
包絡線生成器のタイミング図
【図４１】本発明の実施の形態３３における同期装置の
包絡線生成器におけるＩ，Ｑ信号の位相と包絡線との関
係の理論計算結果を示す特性図
包絡線生成器におけるＩ，Ｑ信号の位相と包絡線との関
係の理論計算結果を示す特性図
【図４２】本発明の実施の形態３３における同期装置の
シミュレーション結果を示す特性図
シミュレーション結果を示す特性図
【図４３】本発明の実施の形態３４における同期装置の
包絡線生成器のブロック図
包絡線生成器のブロック図
【図４４】本発明の実施の形態３４における同期装置の
包絡線生成器のタイミング図
包絡線生成器のタイミング図
【図４５】本発明の実施の形態３５における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図４６】本発明の実施の形態３６における同期装置を
含む受信装置のブロック図
含む受信装置のブロック図
【図４７】従来の同期装置のブロック図
１１ アンテナ １２ ＲＦ部 １４ Ａ／Ｄ変換器 １６ 復調器 １８ 同期回路 ２０ タイミング部 １０２ 比較器 １０５ Ｄフリップフロップ １０７ セレクタ １０８ コントローラ １１４〜１１７ カウンタ １２２ 位相番号検出器 ３０２ 最大値検出回路 ３０４ タイマ ４０２ 比較器 ４０４ 論理和回路 ４０７ Ｄフリップフロップ ５０２ タイマ ５０７ 比較器 ５０９ 論理和回路 ５１０ Ｄフリップフロップ ５１２ 最大値検出回路 ５１４ セレクタ ７０２ 比較器 ７０５ Ｄフリップフロップ ７０７ セレクタ ７０８ コントローラ ７１３〜７１５ カウンタ ７１９ 位相番号検出器 ８０１ アンテナ ８０２ ＲＦ部 ８０４ Ａ／Ｄ変換器 ８０６ 復調器 ８０８ 同期回路 ８１０ タイミング部 １００１ アンテナ １００２ ＲＦ部 １００３ 低域信号 １００４ Ａ／Ｄ変換器 １００５ ディジタルデータ １００６ 復調器 １００７ 受信データ １００８ 同期回路 １００９ 再生タイミング １０１０ タイミング部 １０１１ 動作タイミング １０１２ タイミング補正パラメータ １０１３ 同期基準タイミング １１０１ Ｉ信号 １１０２ Ｑ信号 １１０３ Ａ／Ｄ変換器（Ｉ） １１０４ Ａ／Ｄ変換器（Ｑ） １１０５ 絶対値積分器（Ｉ） １１０６ 絶対値積分器（Ｑ） １１０７ レジスタ（Ｉ） １１０８ レジスタ（Ｑ） １１０９ 判定器 １１１０ タイミング生成部 １１１１ 同期開始タイミング信号 １２０１ Ｉ信号 １２０２ Ｑ信号 １２０３ Ａ／Ｄ変換器（Ｉ） １２０４ Ａ／Ｄ変換器（Ｑ） １２０５ 絶対値積分器 １２０７ レジスタ １２０９ 判定器 １２１０ タイミング生成部 １２１１ 同期開始タイミング信号 １６０１ 入力信号Ｉ １６０２ 入力信号Ｑ １６０３ Ａ／Ｄ変換器（Ｉ） １６０４ Ａ／Ｄ変換器（Ｑ） １６０５ 選択器 １６０６ 絶対値計算器（Ｉ） １６０７ 絶対値計算器（Ｑ） １６０８ 検波器 １６０９ 加算器 １６１０ 選択器 １６１１、１６１２ 積算器 １６１３ 減算器 １６１４ 復調データ １６１５ 制御器 １７０１ 入力信号Ｉ １７０２ 入力信号Ｑ １７０３ Ａ／Ｄ変換器（Ｉ） １７０４ Ａ／Ｄ変換器（Ｑ） １７０５ 検波器 １７０６ クロック再生回路 １７０７ 引き込み検出器 １７０８ 復調データ １７０９ 開始トリガ １８０１ 入力信号Ｉ １８０２ 入力信号Ｑ １８０３ Ａ／Ｄ変換器（Ｉ） １８０４ Ａ／Ｄ変換器（Ｑ） １８０５ 選択器 １８０６ 絶対値計算器（Ｉ） １８０７ 絶対値計算器（Ｑ） １８０８ 検波器 １８０９ 加算器 １８１０ 選択器 １８１１、１８１２ 積算器 １８１３ 減算器 １８１４ 復調データ １８１５ 制御器 １８１６ ＰＲカウンタ ２００１、２００２、２１０１、２２０１、２９０１、
３００１、３３０１、３３０２ 選択器 ２００３、２１０２、２１０３、２２０２、２２０３、
２２０７ 判定器 ２１０４、２２０４ 排他的論理和器 ２２０５、２５０３、２６０１、３００６、３００７、
３００８ 加算器 ２２０６、２５０５ 減算器 ２３０１、２６０１、２９０２、２９０３、３００２、
３００３ 積算器 ２４０１、２４０２ 直流オフセット除去回路 ２５０１ ＋ｐｅａｋ値検出器 ２４０２ −ｐｅａｋ値検出器 ２５０４、２８０１、２８０２、２８０３ 乗算器 ２７０１、２７０２ 遅延器 ２６０３ フレーム同期タイミングを表す信号 ２９０４、２９０５、３００５、３３０３、３３０３、
３３０５、３３０６絶対値検出器 ３５０１、３５０２ スイッチ ３５０３ 極性反転器 ３５０４、３５０５、３６０３ 判定器 ３５０６ 排他的論理和回路 ３６０１ 積算器 ３６０２ 減算器 ３７０１ メモリ ３９０１ 減算器 ３９０２ 判定器 ３９０３ 選択器 ３９０４、３９０５ ビットシフト器 ３９０６、３９０７ 加算器 ４３０１ 積算器 ４５０１、４５０２ 選択器 ４５０３、４５０４ メモリ ４６０１、４６０２、４６０３、４６０４ 絶対値計算
器
３００１、３３０１、３３０２ 選択器 ２００３、２１０２、２１０３、２２０２、２２０３、
２２０７ 判定器 ２１０４、２２０４ 排他的論理和器 ２２０５、２５０３、２６０１、３００６、３００７、
３００８ 加算器 ２２０６、２５０５ 減算器 ２３０１、２６０１、２９０２、２９０３、３００２、
３００３ 積算器 ２４０１、２４０２ 直流オフセット除去回路 ２５０１ ＋ｐｅａｋ値検出器 ２４０２ −ｐｅａｋ値検出器 ２５０４、２８０１、２８０２、２８０３ 乗算器 ２７０１、２７０２ 遅延器 ２６０３ フレーム同期タイミングを表す信号 ２９０４、２９０５、３００５、３３０３、３３０３、
３３０５、３３０６絶対値検出器 ３５０１、３５０２ スイッチ ３５０３ 極性反転器 ３５０４、３５０５、３６０３ 判定器 ３５０６ 排他的論理和回路 ３６０１ 積算器 ３６０２ 減算器 ３７０１ メモリ ３９０１ 減算器 ３９０２ 判定器 ３９０３ 選択器 ３９０４、３９０５ ビットシフト器 ３９０６、３９０７ 加算器 ４３０１ 積算器 ４５０１、４５０２ 選択器 ４５０３、４５０４ メモリ ４６０１、４６０２、４６０３、４６０４ 絶対値計算
器
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平8−320515 (32)優先日 平８(1996)11月29日 (33)優先権主張国 日本（ＪＰ）
Claims (36)
- 【請求項１】 入力信号の符号を求める手段と、求めた
符号からシンボルレートの数倍で符号の変化点を検出す
る手段と、検出した符号の変化点の時刻のヒストグラム
を算出する手段と、算出したヒストグラムの中の最大値
を取る位相番号をシンボル同期点と判定する手段とを備
えた同期装置。 - 【請求項２】 入力信号の符号を求める手段と、求めた
符号からシンボルレートの数倍で符号の変化点を検出す
るラッチ手段と、検出した符号の変化点の時刻のヒスト
グラムを算出する手段と、算出したヒストグラムの中で
最初にしきい値を超えた位相番号をシンボル同期点と判
定する手段とを備えた同期装置。 - 【請求項３】 入力信号の符号を求める手段と、求めた
符号からシンボルレートの数倍で符号の変化点を検出す
るラッチ手段と、検出した符号の変化点の時刻のヒスト
グラムを算出する手段と、算出したヒストグラムの中で
最初にしきい値を超えた位相番号をシンボル同期点と判
定し、ある検出時間内でしきい値を超えなかった場合
は、算出したヒストグラムの中で最初にしきい値を超え
た位相番号をシンボル同期点と判定する手段とを備えた
同期装置。 - 【請求項４】 同期確立後に、同期確立点の前後１位相
分のヒストグラムを算出して位相番号を検出しタイミン
グ補正を行う請求項１から３のいずれかに記載の同期装
置。 - 【請求項５】 周波数の精度が悪いと分かっている場合
は、位相番号の検出の頻度を多くして追従するように
し、周波数の精度が良いと分かっている場合は、位相番
号の検出の頻度を少なくする請求項４記載の同期装置。 - 【請求項６】 Ａ／Ｄ変換後のデータを用いて同期獲得
を行う請求項１から５のいずれかに記載の同期装置。 - 【請求項７】 同期信号がシンボル毎に位相が１８０度
変わるような正弦波である場合に、Ａ／Ｄ変換後のサン
プリングデータの絶対値を同相信号と直交信号別々に加
算して、加算後により確からしい方を選択して用いる請
求項６記載の同期装置。 - 【請求項８】 同期信号がシンボル毎に位相が１８０度
変わるような正弦波である場合に、Ａ／Ｄ変換後のサン
プリングデータの絶対値を同相信号と直交信号の区別な
く加算して用いる請求項６記載の同期装置。 - 【請求項９】 同期信号がシンボル毎に位相が１８０度
変わるような正弦波である場合に、Ａ／Ｄ変換後のサン
プリングデータの絶対値を同相信号と直交信号別々に、
まずシンボルの４倍のサンプリングに対して求め、さら
にＩ側とＱ側の信号のレベルも求めておいて、レベルの
大きい方に対して、隣り合った２つの値が最大となるペ
アを選択し、その中間のタイミングでもう一度サンプリ
ングデータの絶対値の和を求め、上記２つの値を含めて
３つの値を比較して値の最も大きいタイミングを求める
ことで同期を獲得する請求項７または８記載の同期装
置。 - 【請求項１０】 同期信号がシンボル毎に位相が１８０
度変わるような正弦波である場合に、Ａ／Ｄ変換後のサ
ンプリングデータの絶対値を同相信号と直交信号の区別
なく、まずシンボルの４倍のサンプリングに対して求
め、その中で隣り合った２つの値が最大となるペアを選
択し、その中間のタイミングでもう一度サンプリングデ
ータの絶対値の和を求め、上記２つのタイミングにおけ
る値を入れた３つの値を比較して最も大きい値となるタ
イミングを求めることで同期を獲得する請求項７または
８記載の同期装置。 - 【請求項１１】 隣り合った２つの値が最小となるペア
を選択し、その中間のタイミングでもう一度サンプリン
グデータの絶対値の和を求め、上記２つのタイミングに
おける値を入れた３つの値を比較して最も小さい値とな
るタイミングを求めることで同期を獲得する請求項９ま
たは１０記載の同期装置。 - 【請求項１２】 Ａ／Ｄ変換後のＩ信号とＱ信号の絶対
値の和を計算し、サンプリングタイミングの異なる複数
の積算値を比較することで同期を獲得する同期装置。 - 【請求項１３】 開始トリガで同期獲得を開始し、復調
結果と同期獲得の状態の両方の情報を使用して同期が獲
得できたことを検知して同期保持を開始する同期装置。 - 【請求項１４】 データの先頭に特定のプリアンブルパ
タンを付加した場合に、そのプリアンブルの復調結果の
誤り数を数えることで同期引き込みを検出して同期保持
を開始する請求項１２記載の同期装置。 - 【請求項１５】 復調結果が何シンボル連続で正しいか
という判断基準と同期獲得中のヒストグラムを併用する
ことで同期獲得の検出精度を高める請求項１４記載の同
期装置。 - 【請求項１６】 同期保持状態となった後は、Ａ／Ｄ変
換器のサンプリング周波数をＩ信号およびＱ信号のシン
ボルレートと同じ周波数に低減することを特徴とする請
求項１２から１５のいずれかに記載の同期装置。 - 【請求項１７】 同期保持状態となった後のＡ／Ｄ変換
器のサンプリング周波数の低減を、Ａ／Ｄ変換後のＩ信
号またはＱ信号と、前記Ｉ信号またはＱ信号の１サンプ
リング周期後のＩ信号またはＱ信号とが、同相であるか
逆相であるかの情報を用いて行うことを特徴とする請求
項１６記載の同期装置。 - 【請求項１８】 同期保持状態となった後のＡ／Ｄ変換
器のサンプリング周波数の低減を、Ａ／Ｄ変換後のＩ信
号およびＱ信号の１サンプリング周期後のＩ信号および
Ｑ信号が、同相であるか逆相であるかの情報を用いて行
うことを特徴とする請求項１６記載の同期装置。 - 【請求項１９】 同期保持状態となった後のＡ／Ｄ変換
器のサンプリング周波数の低減を、Ａ／Ｄ変換後のＩ信
号またはＱ信号またはその両方の１サンプリング周期後
のＩ信号またはＱ信号またはその両方が、同相であるか
逆相であるかの情報の積算値を用いて行うことを特徴と
する請求項１７または１８記載の同期装置。 - 【請求項２０】 Ａ／Ｄ変換後のＩ信号およびＱ信号に
対して、直流オフセット除去を行うことを特徴とする請
求項１６から１９のいずれかに記載の同期装置。 - 【請求項２１】 復調データの積算を行い、復調データ
とともにフレーム同期も獲得することを特徴とする請求
項１６から２０のいずれかに記載の同期装置。 - 【請求項２２】現時点の復調データの積算値と両隣の復
調データの積算値を加算し、この加算値を用いてフレー
ム同期も獲得することを特徴とする請求項２１記載の同
期装置。 - 【請求項２３】 現時点の復調データの積算値と両隣の
復調データの積算値の加算を重み付をして行うことを特
徴とする請求項２１記載の同期装置。 - 【請求項２４】 Ａ／Ｄ変換後のＩ信号またはＱ信号に
対し積算を行い、サンプリングタイミングの異なる前記
積算値の絶対値を比較することにより、同期を獲得する
同期装置。 - 【請求項２５】 Ａ／Ｄ変換後のＩ信号とＱ信号の両方
の信号に対し積算を行い、前記Ｉ信号とＱ信号の積算値
を加算し、サンプリングタイミングの異なる前記加算値
の絶対値を比較することにより同期を獲得する同期装
置。 - 【請求項２６】 Ａ／Ｄ変換後のＩ信号またはＱ信号の
絶対値を計算し、サンプリングタイミングの異なる前記
絶対値を比較し、前記比較値の積算値を計算し、前記積
算値を用いて同期を獲得する同期装置。 - 【請求項２７】 Ａ／Ｄ変換後のＩ信号とＱ信号の絶対
値の和を計算し、サンプリングタイミングの異なる前記
絶対値を比較し、前記比較値の積算値を計算し、前記積
算値を用いて同期を獲得する同期装置。 - 【請求項２８】 Ａ／Ｄ変換後のＩ信号とＱ信号の絶対
値の和を計算する絶対値計算器と加算器を、信号伝送速
度と同じサンプリング周波数で動作させることを特徴と
する請求項１２、１６、１８、２０から２３、２５、２
７のいずれかに記載の同期装置。 - 【請求項２９】 Ａ／Ｄ変換後のＩ信号とＱ信号を加算
し、加算後の絶対値を用いて同期獲得を行うことを特徴
とする同期装置。 - 【請求項３０】 Ａ／Ｄ変換後のＩ信号とＱ信号におい
て極性が異なる場合は、Ａ／Ｄ変換後のＩ信号またはＱ
信号に対し極性反転を行った後、Ｉ信号とＱ信号を加算
することを特徴とする請求項２９記載の同期装置。 - 【請求項３１】 Ａ／Ｄ変換後のＩ信号とＱ信号におい
て極性が同じか異なるかの情報に対し積算を行い、前記
積算値の極性が異なる場合は、Ａ／Ｄ変換後のＩ信号ま
たはＱ信号に対し極性反転を行うことを特徴とする請求
項２９記載の同期装置。 - 【請求項３２】 Ａ／Ｄ変換後のＩ信号とＱ信号の絶対
値を用いて包絡線信号を生成する包絡線生成器を備え、
その包絡線信号を用いて同期獲得を行うことを特徴とす
る同期装置。 - 【請求項３３】 包絡線生成器が、Ｉ信号とＱ信号の絶
対値を表す信号のうち振幅の大きい方の信号と、振幅の
小さい方の信号を０．３７５倍した信号とを加算するこ
とにより包絡線信号を生成することを特徴とする請求項
３２記載の同期装置。 - 【請求項３４】 包絡線生成器におけるＩ信号とＱ信号
の絶対値の大小比較をＩ信号とＱ信号の絶対値の差を積
算した信号を用いて行うことを特徴とする請求項３３記
載の同期装置。 - 【請求項３５】 包絡線生成器を信号伝送速度と同じサ
ンプリング速度で動作させることを特徴とする請求項３
２から３４のいずれかに記載の同期装置。 - 【請求項３６】 Ｉ信号とＱ信号の絶対値を計算する絶
対値計算器を、包絡線生成器とともに信号伝送速度と同
じサンプリング速度で動作させることを特徴とする請求
項３５記載の同期装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8982497A JPH10215289A (ja) | 1996-06-04 | 1997-04-08 | 同期装置 |
| EP03026809A EP1398899B1 (en) | 1996-06-04 | 1997-06-03 | Synchronization equipment |
| DE69736532T DE69736532T2 (de) | 1996-06-04 | 1997-06-03 | Synchronisationsgerät |
| US08/867,806 US6208701B1 (en) | 1996-06-04 | 1997-06-03 | Synchronizing apparatus |
| EP97108922A EP0812079B1 (en) | 1996-06-04 | 1997-06-03 | Synchronizing apparatus |
| DE69734082T DE69734082T2 (de) | 1996-06-04 | 1997-06-03 | Vorrichtung zur Synchronisierung |
| CN97112936A CN1175151A (zh) | 1996-06-04 | 1997-06-04 | 同步装置 |
| KR1019970023147A KR100283291B1 (ko) | 1996-06-04 | 1997-06-04 | 동기장치 |
| US09/709,650 US6456677B1 (en) | 1996-06-04 | 2000-11-13 | Synchronization equipment |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14203396 | 1996-06-04 | ||
| JP15989396 | 1996-06-20 | ||
| JP20582396 | 1996-08-05 | ||
| JP8-320515 | 1996-11-29 | ||
| JP8-205823 | 1996-11-29 | ||
| JP8-159893 | 1996-11-29 | ||
| JP8-142033 | 1996-11-29 | ||
| JP32051596 | 1996-11-29 | ||
| JP8982497A JPH10215289A (ja) | 1996-06-04 | 1997-04-08 | 同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215289A true JPH10215289A (ja) | 1998-08-11 |
Family
ID=27525445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8982497A Pending JPH10215289A (ja) | 1996-06-04 | 1997-04-08 | 同期装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6208701B1 (ja) |
| EP (2) | EP1398899B1 (ja) |
| JP (1) | JPH10215289A (ja) |
| KR (1) | KR100283291B1 (ja) |
| CN (1) | CN1175151A (ja) |
| DE (2) | DE69736532T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166005A (ja) * | 2004-12-07 | 2006-06-22 | Furuno Electric Co Ltd | 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機 |
| EP2096785A2 (en) | 2008-02-26 | 2009-09-02 | Olympus Corp. | Clock regeneration circuit |
| JP2013128225A (ja) * | 2011-12-19 | 2013-06-27 | Panasonic Corp | 同期システム及びそれを備えた受信装置 |
| JP2014222838A (ja) * | 2013-05-14 | 2014-11-27 | 株式会社日立国際電気 | 同期方法および同期装置 |
| JPWO2018047429A1 (ja) * | 2016-09-08 | 2019-07-04 | シャープ株式会社 | 光センサ及び電子機器 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223317B1 (en) * | 1998-02-28 | 2001-04-24 | Micron Technology, Inc. | Bit synchronizers and methods of synchronizing and calculating error |
| US6081822A (en) * | 1998-03-11 | 2000-06-27 | Agilent Technologies, Inc. | Approximating signal power and noise power in a system |
| FR2781943B1 (fr) * | 1998-07-30 | 2000-09-15 | Thomson Multimedia Sa | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique |
| JP3850611B2 (ja) * | 1999-12-28 | 2006-11-29 | 三菱電機株式会社 | タイミング再生器およびこれを用いた復調装置 |
| US20020075972A1 (en) * | 2000-03-29 | 2002-06-20 | Time Domain Corporation | Apparatus, system and method for one-of-many positions modulation in an impulse radio communications system |
| JP4132714B2 (ja) * | 2001-04-12 | 2008-08-13 | 三菱電機株式会社 | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 |
| KR100435494B1 (ko) * | 2001-11-21 | 2004-06-09 | 한국전자통신연구원 | 디지털 통신에서의 동기 수행 시스템 및 그 방법 |
| KR100466589B1 (ko) * | 2002-02-18 | 2005-01-24 | 한국전자통신연구원 | 디지털 심볼 동기 장치 및 그 방법 |
| US7559076B2 (en) * | 2002-05-17 | 2009-07-07 | Broadcom Corporation | Sample rate reduction in data communication receivers |
| US20040001448A1 (en) * | 2002-06-28 | 2004-01-01 | Preston Shawn E. | System and method for transmitting highly correlated preambles in QAM constellations |
| US7099400B2 (en) * | 2003-01-22 | 2006-08-29 | Agere Systems Inc. | Multi-level pulse amplitude modulation receiver |
| JP4276113B2 (ja) * | 2004-03-05 | 2009-06-10 | Ｏｋｉセミコンダクタ株式会社 | 標準電波受信時刻装置及びタイムコード信号の復号化方法 |
| FI20040700A0 (fi) * | 2004-05-19 | 2004-05-19 | Oulun Ylipisto | Signaalin vastaanotto kommunikaatiojärjestelmässä |
| JP4492264B2 (ja) * | 2004-09-13 | 2010-06-30 | 株式会社日立製作所 | 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器 |
| US7593707B2 (en) * | 2004-11-01 | 2009-09-22 | Broadcom Corp. | Method and system for compensation of DC offset in an RF receiver |
| JP4148951B2 (ja) * | 2005-01-12 | 2008-09-10 | 株式会社東芝 | 磁気記録再生装置 |
| US7616707B2 (en) * | 2005-07-08 | 2009-11-10 | Research In Motion Limited | Methods and apparatus for reducing a sampling rate during a sampling phase determination process |
| JP4720658B2 (ja) * | 2005-07-19 | 2011-07-13 | パナソニック株式会社 | 同期検出回路およびマルチモード無線通信装置 |
| JP4841927B2 (ja) * | 2005-10-20 | 2011-12-21 | 富士通株式会社 | 非同期伝送装置、非同期伝送方法 |
| DE112007000005B4 (de) * | 2006-06-19 | 2009-12-31 | Panasonic Corp., Kadoma | Positionsdetektor |
| CN101060512B (zh) | 2006-06-30 | 2010-12-08 | 华为技术有限公司 | 一种ofdm传输符号同步的方法及其*** |
| KR100826248B1 (ko) * | 2006-11-22 | 2008-04-29 | 삼성전자주식회사 | 위상 검출을 이용한 복조 방법 및 그 장치 |
| EP2515467B1 (en) * | 2011-04-21 | 2016-02-10 | Nxp B.V. | Symbol clock recovery circuit |
| US9385858B2 (en) * | 2013-02-20 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing phase estimation for clock and data recovery |
| CN103248341B (zh) * | 2013-05-06 | 2016-01-20 | 复旦大学 | 一种适用于vlsi片上时钟***的偏斜检测和去偏斜调节电路 |
| JP6911282B2 (ja) * | 2016-05-18 | 2021-07-28 | ソニーグループ株式会社 | 通信装置、通信方法、プログラム、および、通信システム |
| CN109716539B (zh) * | 2016-09-08 | 2022-06-14 | 夏普株式会社 | 光传感器及电子设备 |
| JP6640696B2 (ja) * | 2016-10-20 | 2020-02-05 | キオクシア株式会社 | インターフェースシステム |
| CN106788953B (zh) * | 2016-12-16 | 2019-08-06 | 武汉邮电科学研究院 | 一种2路并行数据信号的对齐方法及*** |
| US10778201B1 (en) * | 2019-05-03 | 2020-09-15 | Rohde & Schwarz Gmbh & Co. Kg | System and method of creating periodic pulse sequences with defined absolute phase |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4189622A (en) * | 1975-10-17 | 1980-02-19 | Ncr Corporation | Data communication system and bit-timing circuit |
| US4166979A (en) * | 1976-05-10 | 1979-09-04 | Schlumberger Technology Corporation | System and method for extracting timing information from a modulated carrier |
| US5185768A (en) * | 1990-10-09 | 1993-02-09 | International Business Machines Corporation | Digital integrating clock extractor |
| GB2253122B (en) * | 1991-02-02 | 1995-08-16 | Cognito Group Ltd | Decoding method and apparatus |
| US5452331A (en) * | 1992-08-14 | 1995-09-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Symbol lock detection implemented with nonoverlapping integration intervals |
| JP2853491B2 (ja) * | 1992-12-07 | 1999-02-03 | 株式会社村田製作所 | Ｄｑｐｓｋ遅延検波回路 |
| US5444697A (en) * | 1993-08-11 | 1995-08-22 | The University Of British Columbia | Method and apparatus for frame synchronization in mobile OFDM data communication |
| US5586150A (en) * | 1993-11-24 | 1996-12-17 | Rajupandaram K. Balasubramaniam | Method and apparatus for symbol synchronization in multi-level digital FM radio |
| JP3142205B2 (ja) | 1994-05-10 | 2001-03-07 | 松下電器産業株式会社 | フレーム同期装置 |
| US5764706A (en) * | 1995-08-31 | 1998-06-09 | Usa Digital Radio Partners, L.P. | AM compatible digital waveform frame timing recovery and frame synchronous power measurement |
-
1997
- 1997-04-08 JP JP8982497A patent/JPH10215289A/ja active Pending
- 1997-06-03 EP EP03026809A patent/EP1398899B1/en not_active Expired - Lifetime
- 1997-06-03 DE DE69736532T patent/DE69736532T2/de not_active Expired - Fee Related
- 1997-06-03 DE DE69734082T patent/DE69734082T2/de not_active Expired - Fee Related
- 1997-06-03 EP EP97108922A patent/EP0812079B1/en not_active Expired - Lifetime
- 1997-06-03 US US08/867,806 patent/US6208701B1/en not_active Expired - Fee Related
- 1997-06-04 KR KR1019970023147A patent/KR100283291B1/ko not_active IP Right Cessation
- 1997-06-04 CN CN97112936A patent/CN1175151A/zh active Pending
-
2000
- 2000-11-13 US US09/709,650 patent/US6456677B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166005A (ja) * | 2004-12-07 | 2006-06-22 | Furuno Electric Co Ltd | 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機 |
| EP2096785A2 (en) | 2008-02-26 | 2009-09-02 | Olympus Corp. | Clock regeneration circuit |
| US8306173B2 (en) | 2008-02-26 | 2012-11-06 | Olympus Corporation | Clock regeneration circuit |
| JP2013128225A (ja) * | 2011-12-19 | 2013-06-27 | Panasonic Corp | 同期システム及びそれを備えた受信装置 |
| JP2014222838A (ja) * | 2013-05-14 | 2014-11-27 | 株式会社日立国際電気 | 同期方法および同期装置 |
| JPWO2018047429A1 (ja) * | 2016-09-08 | 2019-07-04 | シャープ株式会社 | 光センサ及び電子機器 |
| US11175387B2 (en) | 2016-09-08 | 2021-11-16 | Sharp Kabushiki Kaisha | Optical sensor and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1398899A1 (en) | 2004-03-17 |
| DE69736532D1 (de) | 2006-09-28 |
| EP0812079A3 (en) | 2003-02-19 |
| CN1175151A (zh) | 1998-03-04 |
| US6208701B1 (en) | 2001-03-27 |
| EP1398899B1 (en) | 2006-08-16 |
| DE69736532T2 (de) | 2006-12-07 |
| KR980007179A (ko) | 1998-03-30 |
| KR100283291B1 (ko) | 2001-03-02 |
| DE69734082D1 (de) | 2005-10-06 |
| US6456677B1 (en) | 2002-09-24 |
| DE69734082T2 (de) | 2006-06-29 |
| EP0812079B1 (en) | 2005-08-31 |
| EP0812079A2 (en) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10215289A (ja) | 同期装置 | |
| JP3072833B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH09135276A (ja) | タイミング再生手段及びダイバーシティ通信装置 | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| JP2797916B2 (ja) | 搬送波再生回路 | |
| US5546032A (en) | Clock signal regeneration method and apparatus | |
| JP3669796B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2000049882A (ja) | クロック同期回路 | |
| US5774508A (en) | Data synchronizer phase detector and method of operation thereof | |
| US7233635B2 (en) | Apparatus and method for digital symbol synchronization | |
| JP3592489B2 (ja) | クロックタイミング再生方法および回路 | |
| US8355479B2 (en) | Signal processing apparatus and signal processing method | |
| JP2001156866A (ja) | 受信機および送受信機 | |
| JP2000049877A (ja) | クロックタイミング再生回路 | |
| KR20040046168A (ko) | 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법 | |
| JPH07273823A (ja) | 自動周波数制御装置 | |
| JP3550235B2 (ja) | バースト受信遅延検波回路 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP2000069100A (ja) | クロックタイミング再生回路および復調装置 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 | |
| JP2875457B2 (ja) | 遅延検波回路 | |
| JP3547992B2 (ja) | 同期装置及びその方法 | |
| JPS63229933A (ja) | 位相同期回路 | |
| JP2528744B2 (ja) | 遅延検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |