JP2528744B2 - 遅延検波回路 - Google Patents
遅延検波回路Info
- Publication number
- JP2528744B2 JP2528744B2 JP3040612A JP4061291A JP2528744B2 JP 2528744 B2 JP2528744 B2 JP 2528744B2 JP 3040612 A JP3040612 A JP 3040612A JP 4061291 A JP4061291 A JP 4061291A JP 2528744 B2 JP2528744 B2 JP 2528744B2
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- phase
- circuit
- data
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル位相変調され
た受信信号を遅延検波するために使用される遅延検波回
路に関するものである。
た受信信号を遅延検波するために使用される遅延検波回
路に関するものである。
【０００２】
【従来の技術】遅延検波は、基準位相信号として１タイ
ムスロット前の受信信号を用いる検波方式であり、同期
検波と比較して回路が簡単になるという特徴があり、デ
ィジタル移動無線やその他小型化を必要とする通信機な
どに広く用いられている。
ムスロット前の受信信号を用いる検波方式であり、同期
検波と比較して回路が簡単になるという特徴があり、デ
ィジタル移動無線やその他小型化を必要とする通信機な
どに広く用いられている。
【０００３】さて、従来は上記遅延検波回路として受信
ＩＦ信号の波形自身を１シンボル遅延させ、もとのＩＦ
信号と比較することによりその位相差を判定し復調に用
いる方法がとられている。図２は従来の遅延検波方式を
ＱＰＳＫに用いた場合の構成例図である。その動作の説
明を簡単に行う。
ＩＦ信号の波形自身を１シンボル遅延させ、もとのＩＦ
信号と比較することによりその位相差を判定し復調に用
いる方法がとられている。図２は従来の遅延検波方式を
ＱＰＳＫに用いた場合の構成例図である。その動作の説
明を簡単に行う。
【０００４】まず、２１は遅延回路であり入力される受
信信号ＩＦをＣＬＫでサンプリングしながら逐次波形を
記憶し１シンボル遅延信号ＩＦ’信号を作り出す。この
回路はＣＬＫに同期するＮ段シフトレジスタで構成する
ことができる。この１シンボル遅延信号ＩＦ’は二つの
回路に出力されている。一方は９０°移相回路２２に送
られ、他方は位相差判定回路２４に送られＩ相の位相比
較に用いられる。その９０°移相回路２２ではＱ相の位
相比較に用いる１シンボル遅延信号ＩＦ”を作りだして
位相差判定回路２３に出力している。
信信号ＩＦをＣＬＫでサンプリングしながら逐次波形を
記憶し１シンボル遅延信号ＩＦ’信号を作り出す。この
回路はＣＬＫに同期するＮ段シフトレジスタで構成する
ことができる。この１シンボル遅延信号ＩＦ’は二つの
回路に出力されている。一方は９０°移相回路２２に送
られ、他方は位相差判定回路２４に送られＩ相の位相比
較に用いられる。その９０°移相回路２２ではＱ相の位
相比較に用いる１シンボル遅延信号ＩＦ”を作りだして
位相差判定回路２３に出力している。
【０００５】２３，２４は位相差判定回路であり、ＩＦ
と１シンボル遅延信号ＩＦ’（またはその９０°移相信
号ＩＦ”）を比較し２入力の位相差を求め、その値に対
応する復調データＤＥＭ−Ｉ（またはＤＥＭ−Ｑ）を判
定して出力する。
と１シンボル遅延信号ＩＦ’（またはその９０°移相信
号ＩＦ”）を比較し２入力の位相差を求め、その値に対
応する復調データＤＥＭ−Ｉ（またはＤＥＭ−Ｑ）を判
定して出力する。
【０００６】
【発明が解決しようとする課題】しかしこのような従来
の方法では、遅延回路２１に供給するサンプリングＣＬ
Ｋを受信信号ＩＦの約１０倍以上の周波数で動作させな
ければならず消費電力が大きくなってしまう。またＩＦ
を遅延させるシフトレジスタの段数は、例えば前記ＣＬ
Ｋのサンプリング周波数と受信信号ＩＦの周波数との比
をＭとおき、１シンボル時間長のＩＦのサイクル数をＮ
とおくと（Ｍ×Ｎ）段となる。このため回路の規模が大
きくなるという欠点がある。
の方法では、遅延回路２１に供給するサンプリングＣＬ
Ｋを受信信号ＩＦの約１０倍以上の周波数で動作させな
ければならず消費電力が大きくなってしまう。またＩＦ
を遅延させるシフトレジスタの段数は、例えば前記ＣＬ
Ｋのサンプリング周波数と受信信号ＩＦの周波数との比
をＭとおき、１シンボル時間長のＩＦのサイクル数をＮ
とおくと（Ｍ×Ｎ）段となる。このため回路の規模が大
きくなるという欠点がある。
【０００７】本発明は、前記従来の方法における消費電
力や回路規模の問題を解決して小型化及び経済化を果た
し、性能的には劣化を伴わずに遅延検波を行うことので
きる遅延検波回路を提供することを目的とする。
力や回路規模の問題を解決して小型化及び経済化を果た
し、性能的には劣化を伴わずに遅延検波を行うことので
きる遅延検波回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明による遅延検波回
路は受信信号の位相角とその遅延値との差動を用いるこ
とを特徴としている。すなわち、受信ＩＦ信号と局部発
振信号とを入力しその位相差を検出し該位相差をディジ
タル電圧値に変換した絶対値とその最上位桁に付加され
た１ビットの正負の符号とからなる位相情報φ１を出力
する位相差検出回路と、前記位相情報φ１を１シンボル
時間記憶して遅延位相情報φ２として出力する遅延回路
と、前記位相差検出回路からの位相情報φ１と前記遅延
回路からの遅延位相情報φ２とから位相変化量Δφを数
２によって算出し該位相変化量Δφを４つのしきい値
（３／４）π，（１／４）π，−（１／４）π，−（３
／４）πと比較し、Δφ≧（３／４）π，Δφ＜−（３
／４）πのとき１シンボル位相差をπ（又は−π）と判
定して位相差πに適合したデータを復調データとして出
力し、（１／４）π≦Δφ＜（３／４）πのとき１シン
ボル位相差をπ／２と判定して位相差π／２に適合した
データを復調データとして出力し、−（１／４）π≦Δ
φ＜（１／４）πのとき１シンボル位相差を０と判定し
て位相差０に適合したデータを復調データとして出力
し、−（３／４）π≦Δφ＜−（１／４）πのとき１シ
ンボル位相差を−π／２と判定して位相差−π／２に適
合したデータを復調データとして出力する判定回路とを
備えたことを特徴とするものである。
路は受信信号の位相角とその遅延値との差動を用いるこ
とを特徴としている。すなわち、受信ＩＦ信号と局部発
振信号とを入力しその位相差を検出し該位相差をディジ
タル電圧値に変換した絶対値とその最上位桁に付加され
た１ビットの正負の符号とからなる位相情報φ１を出力
する位相差検出回路と、前記位相情報φ１を１シンボル
時間記憶して遅延位相情報φ２として出力する遅延回路
と、前記位相差検出回路からの位相情報φ１と前記遅延
回路からの遅延位相情報φ２とから位相変化量Δφを数
２によって算出し該位相変化量Δφを４つのしきい値
（３／４）π，（１／４）π，−（１／４）π，−（３
／４）πと比較し、Δφ≧（３／４）π，Δφ＜−（３
／４）πのとき１シンボル位相差をπ（又は−π）と判
定して位相差πに適合したデータを復調データとして出
力し、（１／４）π≦Δφ＜（３／４）πのとき１シン
ボル位相差をπ／２と判定して位相差π／２に適合した
データを復調データとして出力し、−（１／４）π≦Δ
φ＜（１／４）πのとき１シンボル位相差を０と判定し
て位相差０に適合したデータを復調データとして出力
し、−（３／４）π≦Δφ＜−（１／４）πのとき１シ
ンボル位相差を−π／２と判定して位相差−π／２に適
合したデータを復調データとして出力する判定回路とを
備えたことを特徴とするものである。
【数２】 △φ＝〔φ１−φ２＋３π〕ｍｏｄ２π−π
【０００９】
【数２】 △φ＝〔φ１−φ２＋３π〕ｍｏｄ２π−π ……
（１）
（１）
【００１０】
【実施例】図１は本発明による遅延検波回路の一構成例
を示すブロック図である。図において、１１は位相差検
出回路であり、１２は遅延回路、１３は判定回路であ
る。また、図３は本発明の要部をなす位相差検出回路１
１の詳細を示す一構成例図である。
を示すブロック図である。図において、１１は位相差検
出回路であり、１２は遅延回路、１３は判定回路であ
る。また、図３は本発明の要部をなす位相差検出回路１
１の詳細を示す一構成例図である。
【００１１】まず、図１の各回路の簡単な説明を行う。
位相差検出回路１１は受信信号ＩＦとＬＯＣＡＬ信号を
入力しその位相差θを検出し、位相差θを電圧レベルに
変換して遅れ／進み情報を付加した位相情報φ１を出力
する回路である。遅延回路１２は位相情報φ１を入力し
１シンボルスピードに同期しているＣＬＫをトリガーと
してφ１を１シンボル間記憶し遅延位相情報φ２として
出力する回路であって、シフトレジスタなどで構成され
る。判定回路１３は、位相情報φ１と遅延位相情報φ２
とを入力し、（１）式によって位相変化量Δφを求め、
その位相変化量Δφの値を４つのしきい値によって判定
した復調データを出力する回路である。
位相差検出回路１１は受信信号ＩＦとＬＯＣＡＬ信号を
入力しその位相差θを検出し、位相差θを電圧レベルに
変換して遅れ／進み情報を付加した位相情報φ１を出力
する回路である。遅延回路１２は位相情報φ１を入力し
１シンボルスピードに同期しているＣＬＫをトリガーと
してφ１を１シンボル間記憶し遅延位相情報φ２として
出力する回路であって、シフトレジスタなどで構成され
る。判定回路１３は、位相情報φ１と遅延位相情報φ２
とを入力し、（１）式によって位相変化量Δφを求め、
その位相変化量Δφの値を４つのしきい値によって判定
した復調データを出力する回路である。
【００１２】
【作用】次に図１の構成例に基づく本発明の動作につい
て説明する。まず、位相差検出回路１１に関して、その
一構成例を示す図３を用いて説明する。図３において、
３１は排他的論理和回路（ＥＸＯＲ回路）、３２はＤ−
Ｆ／Ｆ（フリップフロップ）、３３は低域ろ波器（ＬＰ
Ｆ）、３４はアナログ／ディジタル変換器（Ａ／Ｄ）で
ある。図４は図３の回路の各部の位相比較特性図であ
り、（Ａ）はＬＰＦ３３の出力ａの特性を示し、（Ｂ）
はＤ−Ｆ／Ｆ３２の出力ｂの特性を示す。（Ａ），
（Ｂ）共、横軸は、ＬＯＣＡＬ（局部発振）信号の位相
を基準（θ＝０）としそれに対する受信ＩＦ信号の位相
差θを表す。（Ａ）の縦軸ＩはＬＰＦ３３の出力電圧の
最大値を１とした正規化電圧を表し、（Ｂ）の縦軸Ｋは
Ｄ−Ｆ／Ｆ３２の２値出力の例えば５ＶのＨレベルを１
として正規化した電圧を表す。受信信号ＩＦとＬＯＣＡ
Ｌ（局部発振）信号はＥＸＯＲ回路３１に入力され、２
信号の位相差θが２値の電圧値で出力される。この位相
差θをＬＰＦ３３に通した信号ａは、図４（Ａ）に示し
たように、Ｉ＝０〜１の範囲の電圧の絶対値で示され
る。すなわち、位相差が電圧に変換され、ＥＸＯＲ回路
３１の出力として“１”が連続したときはＩ＝１とな
り、“０”が連続したときはＩ＝０となり、“１”，
“０”が混じっているときはＩ＝０〜１の中間の値とな
る。このアナログ電圧をＡ／Ｄ変換器３４で量子化しデ
ィジタル値に変換した位相差θに対応する多ビットの電
圧の絶対値を位相差情報の１つとして用いる。一方、受
信信号ＩＦとＬＯＣＡＬ信号はＤ−Ｆ／Ｆ（フリップフ
ロップ）３２にも入力され、Ｄ−Ｆ／Ｆ（フリップフロ
ップ）３２の出力ｂは、図４（Ｂ）の位相比較特性に示
したように、位相差θが０〜πの範囲にあるときはＫ＝
１となり、０〜−πの範囲にあるときはＫ＝０となる。
即ち、２値で示される出力ｂは、受信信号ＩＦがＬＯＣ
ＡＬ信号に対して遅れているか、進んでいるかの正負の
符号を１ビットで示している。これをもう１つの位相差
情報として用い、Ａ／Ｄ変換器３４から出力される上記
の多ビットの絶対値を示す情報の最上位桁（ＭＳＢ）に
付加したものを位相情報φ１として出力する。即ち、位
相差検出回路１１は、受信信号ＩＦとＬＯＣＡＬ信号の
位相差θを検出し、正負を示す１ビットの符号と絶対値
を示す多ビットの情報とからなる位相情報φ１を出力す
る。
て説明する。まず、位相差検出回路１１に関して、その
一構成例を示す図３を用いて説明する。図３において、
３１は排他的論理和回路（ＥＸＯＲ回路）、３２はＤ−
Ｆ／Ｆ（フリップフロップ）、３３は低域ろ波器（ＬＰ
Ｆ）、３４はアナログ／ディジタル変換器（Ａ／Ｄ）で
ある。図４は図３の回路の各部の位相比較特性図であ
り、（Ａ）はＬＰＦ３３の出力ａの特性を示し、（Ｂ）
はＤ−Ｆ／Ｆ３２の出力ｂの特性を示す。（Ａ），
（Ｂ）共、横軸は、ＬＯＣＡＬ（局部発振）信号の位相
を基準（θ＝０）としそれに対する受信ＩＦ信号の位相
差θを表す。（Ａ）の縦軸ＩはＬＰＦ３３の出力電圧の
最大値を１とした正規化電圧を表し、（Ｂ）の縦軸Ｋは
Ｄ−Ｆ／Ｆ３２の２値出力の例えば５ＶのＨレベルを１
として正規化した電圧を表す。受信信号ＩＦとＬＯＣＡ
Ｌ（局部発振）信号はＥＸＯＲ回路３１に入力され、２
信号の位相差θが２値の電圧値で出力される。この位相
差θをＬＰＦ３３に通した信号ａは、図４（Ａ）に示し
たように、Ｉ＝０〜１の範囲の電圧の絶対値で示され
る。すなわち、位相差が電圧に変換され、ＥＸＯＲ回路
３１の出力として“１”が連続したときはＩ＝１とな
り、“０”が連続したときはＩ＝０となり、“１”，
“０”が混じっているときはＩ＝０〜１の中間の値とな
る。このアナログ電圧をＡ／Ｄ変換器３４で量子化しデ
ィジタル値に変換した位相差θに対応する多ビットの電
圧の絶対値を位相差情報の１つとして用いる。一方、受
信信号ＩＦとＬＯＣＡＬ信号はＤ−Ｆ／Ｆ（フリップフ
ロップ）３２にも入力され、Ｄ−Ｆ／Ｆ（フリップフロ
ップ）３２の出力ｂは、図４（Ｂ）の位相比較特性に示
したように、位相差θが０〜πの範囲にあるときはＫ＝
１となり、０〜−πの範囲にあるときはＫ＝０となる。
即ち、２値で示される出力ｂは、受信信号ＩＦがＬＯＣ
ＡＬ信号に対して遅れているか、進んでいるかの正負の
符号を１ビットで示している。これをもう１つの位相差
情報として用い、Ａ／Ｄ変換器３４から出力される上記
の多ビットの絶対値を示す情報の最上位桁（ＭＳＢ）に
付加したものを位相情報φ１として出力する。即ち、位
相差検出回路１１は、受信信号ＩＦとＬＯＣＡＬ信号の
位相差θを検出し、正負を示す１ビットの符号と絶対値
を示す多ビットの情報とからなる位相情報φ１を出力す
る。
【００１３】本発明の従来方式との違いは、この位相差
検出回路１１を通る段階ですでに受信信号ＩＦのＬＯＣ
ＡＬ信号に対する位相の遅れ／進みと位相差θの絶対値
（電圧レベル）からなる位相情報を抽出しており、従来
回路のようにＩＦシンボルをそのままの形で使用しない
という点である。このように位相差θを電圧に変換して
その後の処理を行うことにより、記憶データの冗長性が
省かれ回路の簡略化及び小規模化が可能となる。
検出回路１１を通る段階ですでに受信信号ＩＦのＬＯＣ
ＡＬ信号に対する位相の遅れ／進みと位相差θの絶対値
（電圧レベル）からなる位相情報を抽出しており、従来
回路のようにＩＦシンボルをそのままの形で使用しない
という点である。このように位相差θを電圧に変換して
その後の処理を行うことにより、記憶データの冗長性が
省かれ回路の簡略化及び小規模化が可能となる。
【００１４】図１に戻り、位相情報φ１は遅延回路１２
に送られ、前記のとおりＣＬＫをトリガーとしてφ１を
シンボル間記憶し遅延位相情報φ２として出力する。こ
の回路は位相情報φ１のデータビット幅を持つシフトレ
ジスタによって容易に実現することができる。またトリ
ガーとして使用するＣＬＫの周波数の伝送速度に対する
比率をＬとおくときＬは約１０程度以上でよく、また必
要となるシフトレジスタの段数もＭでよいので、受信信
号ＩＦ周波数のＭ倍程度（Ｍ≧１０）のクロックと（Ｍ
×Ｎ）段のレジスタ（Ｎは１シンボル時間長のサイクル
数）を必要とする従来回路と比較するとかなり低い周波
数でよいので、消費電力と回路規模の面で大きな利点と
なる。
に送られ、前記のとおりＣＬＫをトリガーとしてφ１を
シンボル間記憶し遅延位相情報φ２として出力する。こ
の回路は位相情報φ１のデータビット幅を持つシフトレ
ジスタによって容易に実現することができる。またトリ
ガーとして使用するＣＬＫの周波数の伝送速度に対する
比率をＬとおくときＬは約１０程度以上でよく、また必
要となるシフトレジスタの段数もＭでよいので、受信信
号ＩＦ周波数のＭ倍程度（Ｍ≧１０）のクロックと（Ｍ
×Ｎ）段のレジスタ（Ｎは１シンボル時間長のサイクル
数）を必要とする従来回路と比較するとかなり低い周波
数でよいので、消費電力と回路規模の面で大きな利点と
なる。
【００１５】次に、判定回路１３にて復調を行う。判定
回路１３は、位相差検出回路１１からの位相情報φ１と
遅延回路１２からの遅延位相情報φ２とが入力され、
（１）式によって現在のシンボルの位相情報φ１と直前
のシンボルの位相情報φ２との位相変化量Δφを求め、
その位相変化量Δφの値を４つのしきい値によって領域
を判定した復調データを出力する回路である。ここで
（１）式について詳しく説明する。図６は（１）式を導
出する経過の説明図である。（Ａ）はＬＯＣＡＬ信号に
対する受信ＩＦ信号の位相差θと位相差検出回路１１か
ら出力される位相差情報φ１の関係を示す。縦軸は図４
と同様に正規化電圧を示す。（Ｂ）は現在シンボルの位
相情報φ１と直前シンボルの位相情報すなわち遅延回路
１２から出力される遅延位相情報φ２との正規化電圧の
差（φ１−φ２）を横軸とし、その差（φ１−φ２）に
対応する位相差Δφを縦軸としその関係を示したもので
ある。すなわち、現在シンボルのＬＯＣＡＬ信号に対す
る位相差φ１から直前シンボルのＬＯＣＡＬ信号に対す
る位相差φ２を減算することにより、ＬＯＣＡＬ信号の
成分が相殺されて現在シンボルと直前シンボルとの位相
変化量Δφが求められることを示している。この位相差
Δφは−２π〜２πの４πの範囲で変化するが、位相変
調の場合、送信データは必ず２πの範囲（−π〜π）で
割り当てられており、それを超える範囲は２πの範囲の
繰り返し（ｍｏｄ２π）となる。ＱＰＳＫの場合、−π
〜πの範囲に４値（０、±π／２、πまたは−π）のデ
ータが割り当てられるので、その復調判定を行うには４
つのしきい値でよいが、図６（Ｂ）の特性のまま判定し
ようとすると、しきい値が８つ必要になり回路構成が複
雑になる。そこで、図６（Ｂ）の正規化電圧が−１〜１
の範囲でΔφが原点を通過して一定上昇する特性を維持
し、正規化電圧が−１と１の点でΔφがπから−πに位
相ジャンプし、−２〜２に対応するΔφが−π〜πの範
囲でのこぎり歯状に繰り返す特性を得るために２πのモ
ジュロ演算を用いる。 しかし、２πのモジュロ演算を行
うには（Ｂ）の特性のΔφの値を正の値にする必要があ
る。そこで、Δφに２πを加算すると位相ジャンプ点が
正規化電圧０の点となり、−１〜１の範囲のΔφ特性が
維持できない。そこで、（Ｂ）の特性 に３πを加算して
（Ｃ）の破線の特性とし、この破線の特性に２πのモジ
ュロ演算を行って（Ｃ）の実線の特性すなわちΔφの範
囲が０〜２πの間でのこぎり歯状の特性を得る。次に、
この実線の特性が原点を通過する特性とするためπを減
算し、図５の特性を得る。この図５の特性を式で示した
のが（１）式となる。図５の横軸値は図６（Ｃ）の横軸
値と異なっているが、正規化電圧と位相変化量の関係
は、図６（Ｂ）のように１対１の対応関係にあるので同
じとみなしてよい。
回路１３は、位相差検出回路１１からの位相情報φ１と
遅延回路１２からの遅延位相情報φ２とが入力され、
（１）式によって現在のシンボルの位相情報φ１と直前
のシンボルの位相情報φ２との位相変化量Δφを求め、
その位相変化量Δφの値を４つのしきい値によって領域
を判定した復調データを出力する回路である。ここで
（１）式について詳しく説明する。図６は（１）式を導
出する経過の説明図である。（Ａ）はＬＯＣＡＬ信号に
対する受信ＩＦ信号の位相差θと位相差検出回路１１か
ら出力される位相差情報φ１の関係を示す。縦軸は図４
と同様に正規化電圧を示す。（Ｂ）は現在シンボルの位
相情報φ１と直前シンボルの位相情報すなわち遅延回路
１２から出力される遅延位相情報φ２との正規化電圧の
差（φ１−φ２）を横軸とし、その差（φ１−φ２）に
対応する位相差Δφを縦軸としその関係を示したもので
ある。すなわち、現在シンボルのＬＯＣＡＬ信号に対す
る位相差φ１から直前シンボルのＬＯＣＡＬ信号に対す
る位相差φ２を減算することにより、ＬＯＣＡＬ信号の
成分が相殺されて現在シンボルと直前シンボルとの位相
変化量Δφが求められることを示している。この位相差
Δφは−２π〜２πの４πの範囲で変化するが、位相変
調の場合、送信データは必ず２πの範囲（−π〜π）で
割り当てられており、それを超える範囲は２πの範囲の
繰り返し（ｍｏｄ２π）となる。ＱＰＳＫの場合、−π
〜πの範囲に４値（０、±π／２、πまたは−π）のデ
ータが割り当てられるので、その復調判定を行うには４
つのしきい値でよいが、図６（Ｂ）の特性のまま判定し
ようとすると、しきい値が８つ必要になり回路構成が複
雑になる。そこで、図６（Ｂ）の正規化電圧が−１〜１
の範囲でΔφが原点を通過して一定上昇する特性を維持
し、正規化電圧が−１と１の点でΔφがπから−πに位
相ジャンプし、−２〜２に対応するΔφが−π〜πの範
囲でのこぎり歯状に繰り返す特性を得るために２πのモ
ジュロ演算を用いる。 しかし、２πのモジュロ演算を行
うには（Ｂ）の特性のΔφの値を正の値にする必要があ
る。そこで、Δφに２πを加算すると位相ジャンプ点が
正規化電圧０の点となり、−１〜１の範囲のΔφ特性が
維持できない。そこで、（Ｂ）の特性 に３πを加算して
（Ｃ）の破線の特性とし、この破線の特性に２πのモジ
ュロ演算を行って（Ｃ）の実線の特性すなわちΔφの範
囲が０〜２πの間でのこぎり歯状の特性を得る。次に、
この実線の特性が原点を通過する特性とするためπを減
算し、図５の特性を得る。この図５の特性を式で示した
のが（１）式となる。図５の横軸値は図６（Ｃ）の横軸
値と異なっているが、正規化電圧と位相変化量の関係
は、図６（Ｂ）のように１対１の対応関係にあるので同
じとみなしてよい。
【００１６】図５は本発明に用いる４値判定特性図であ
り、（１）式の特性を示す。４本の一点鎖線はそれぞれ
しきい値を示している。図５より明らかな通り、（１）
式で求められるΔφは、現在シンボルの位相情報φ１と
直前シンボルの位相情報である遅延位相情報φ２の差
（φ１−φ２）が−２π〜２πの範囲に拡がっているの
を、−π〜πの範囲で４つのしきい値によりデータの領
域を判定することができることを意味している。以上の
ように、判定回路１３は、まず、位相情報φ１と遅延位
相情報φ２の２つの入力の差（φ１−φ２）を算出し、
次に、（１）式によってΔφを算出し、そのΔφを４つ
のしきい値でその領域を判定することにより復調データ
を出力する。
り、（１）式の特性を示す。４本の一点鎖線はそれぞれ
しきい値を示している。図５より明らかな通り、（１）
式で求められるΔφは、現在シンボルの位相情報φ１と
直前シンボルの位相情報である遅延位相情報φ２の差
（φ１−φ２）が−２π〜２πの範囲に拡がっているの
を、−π〜πの範囲で４つのしきい値によりデータの領
域を判定することができることを意味している。以上の
ように、判定回路１３は、まず、位相情報φ１と遅延位
相情報φ２の２つの入力の差（φ１−φ２）を算出し、
次に、（１）式によってΔφを算出し、そのΔφを４つ
のしきい値でその領域を判定することにより復調データ
を出力する。
【００１７】以上から、本発明の構成を、例えば４相Ｐ
ＳＫ信号の復調に用いる場合、Δθ＝０，±π／２，π
（または−π）の４種の位相変化に対し、各々図５の一
点鎖線で示したしきい値、±１／４π，±３／４πによ
り０，±π／２，π（または−π）により分割された判
定領域を設定することにより容易に復調回路が構成され
ることがわかる。
ＳＫ信号の復調に用いる場合、Δθ＝０，±π／２，π
（または−π）の４種の位相変化に対し、各々図５の一
点鎖線で示したしきい値、±１／４π，±３／４πによ
り０，±π／２，π（または−π）により分割された判
定領域を設定することにより容易に復調回路が構成され
ることがわかる。
【００１８】なお、上記機能を実現する判定回路１３と
しては、例えば図１のφ１，φ２をアドレス入力とし
（１）式によって得られる位相変化量Δφが所属する判
定値を記憶データとするＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）によって簡単に構成することができる。
しては、例えば図１のφ１，φ２をアドレス入力とし
（１）式によって得られる位相変化量Δφが所属する判
定値を記憶データとするＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）によって簡単に構成することができる。
【００１９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、従来方式で問題となる消費電力を小さくすること
ができ且つ回路を小規模化することができる。
れば、従来方式で問題となる消費電力を小さくすること
ができ且つ回路を小規模化することができる。
【図１】本発明による遅延検波回路の一構成例図であ
る。
る。
【図２】従来の遅延検波回路の一構成例図である。
【図３】本発明の主要部をなす位相差検出回路の一構成
例図である。
例図である。
【図４】図３のａ点及びｂ点に於ける位相比較特性図で
ある。
ある。
【図５】本発明をＱＰＳＫに用いた場合の４値判定特性
例図である。
例図である。
【図６】本発明の式（１）の導出経過説明図である。
１１ 位相差検出回路 １２ 遅延回路 １３ 判定回路 ２１ 遅延回路 ２２ ９０°移相回路 ２３ 位相差判定回路 ２４ 位相差判定回路 ３１ ＥＸＯＲ回路 ３２ Ｄフリップフロップ ３３ ＬＰＦ ３４ Ａ／Ｄ変換器
Claims (1)
- 【請求項１】 受信ＩＦ信号と局部発振信号とを入力し
その位相差を検出し該位相差をディジタル電圧値に変換
した絶対値とその最上位桁に付加された１ビットの正負
の符号とからなる位相情報φ１を出力する位相差検出回
路と、前記位相情報φ１を１シンボル時間記憶して遅延
位相情報φ２として出力する遅延回路と、前記位相差検
出回路からの位相情報φ１と前記遅延回路からの遅延位
相情報φ２とから位相変化量Δφを数１によって算出し
該位相変化量Δφを４つのしきい値（３／４）π，（１
／４）π，−（１／４）π，−（３／４）πと比較し、
Δφ≧（３／４）π，Δφ＜−（３／４）πのとき１シ
ンボル位相差をπ（又は−π）と判定して位相差πに適
合したデータを復調データとして出力し、（１／４）π
≦Δφ＜（３／４）πのとき１シンボル位相差をπ／２
と判定して位相差π／２に適合したデータを復調データ
として出力し、−（１／４）π≦Δφ＜（１／４）πの
とき１シンボル位相差を０と判定して位相差０に適合し
たデータを復調データとして出力し、−（３／４）π≦
Δφ＜−（１／４）πのとき１シンボル位相差を−π／
２と判定して位相差−π／２に適合したデータを復調デ
ータとして出力する判定回路とを備えた遅延検波回路。 【数１】 △φ＝〔φ１−φ２＋３π〕ｍｏｄ２π−π
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040612A JP2528744B2 (ja) | 1991-02-13 | 1991-02-13 | 遅延検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040612A JP2528744B2 (ja) | 1991-02-13 | 1991-02-13 | 遅延検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259150A JPH04259150A (ja) | 1992-09-14 |
| JP2528744B2 true JP2528744B2 (ja) | 1996-08-28 |
Family
ID=12585354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040612A Expired - Fee Related JP2528744B2 (ja) | 1991-02-13 | 1991-02-13 | 遅延検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2528744B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280611A (ja) * | 1990-03-29 | 1991-12-11 | Japan Radio Co Ltd | 適応等化器 |
| JPH04172040A (ja) * | 1990-11-05 | 1992-06-19 | Matsushita Electric Ind Co Ltd | 周波数オフセット補正付遅延検波回路 |
-
1991
- 1991-02-13 JP JP3040612A patent/JP2528744B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04259150A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003826B2 (ja) | クロック再生回路 | |
| AU660878B2 (en) | Differential detection demodulator | |
| JPH11168516A (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JP3856555B2 (ja) | 位相角検出器及びそれを利用した周波数弁別器 | |
| JP2837982B2 (ja) | 遅延検波復調装置 | |
| US4686484A (en) | Phase detection circuit | |
| JP3300808B2 (ja) | π／ｎシフトＰＳＫ復調器 | |
| JP2528744B2 (ja) | 遅延検波回路 | |
| US8355479B2 (en) | Signal processing apparatus and signal processing method | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2005210436A (ja) | キャリア周波数検出方法 | |
| JPH10327208A (ja) | クロック再生回路 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP3262069B2 (ja) | 周波数誤差検出回路 | |
| JPH07221802A (ja) | ディジタル復調器 | |
| JP3329491B2 (ja) | Ｐｓｋ復調回路およびその復調方法 | |
| JP3253057B2 (ja) | 遅延検波回路 | |
| JP3353331B2 (ja) | クロック抽出方法及びクロック抽出回路 | |
| JP2002190839A (ja) | Ｇｆｓｋ直交変調器と変調方法 | |
| JP2744541B2 (ja) | 二重差動符号化通信装置 | |
| JPH05175938A (ja) | スペクトラム拡散受信装置 | |
| JP2004165936A (ja) | 位相変調信号復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |