CN1175151A - 同步装置 - Google Patents

同步装置 Download PDF

Info

Publication number
CN1175151A
CN1175151A CN97112936A CN97112936A CN1175151A CN 1175151 A CN1175151 A CN 1175151A CN 97112936 A CN97112936 A CN 97112936A CN 97112936 A CN97112936 A CN 97112936A CN 1175151 A CN1175151 A CN 1175151A
Authority
CN
China
Prior art keywords
signal
synchronizer
synchronously
phase
absolute value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97112936A
Other languages
English (en)
Inventor
平松胜彦
上杉充
须藤浩章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1175151A publication Critical patent/CN1175151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

同步装置包括从输入信号中检测编码的装置,以与符号速率若干倍的速率从编码中检测编码的改变点的装置,用于计算检测的编码的改变点相对时间的频率分布曲线的装置,用于确定计算的频率分布曲线取最大值的相位数为符号同步点的装置。换句话说,IF段的信号的零交叉点以符号速率的N倍被检测相对于检测的次数(0－N－1)的频率分布曲线被计算,在一定的检测周期内频率分布曲线取最大值的时间(0－N－1)被选为符号时钟,从而建立符号同步。

Description

同步装置
本发明涉及数字通信***的接收机中使用的同步装置
通信中的数字化近来具有了显著的进步并仍然在发展。在数字通信中，接收方需要以高速度和高精度保持帧同步的装置。
用于实现帧同步的传统的同步装置采用了一个PLL(锁相环)，如“如何使用PLL-IC”(由Tuneyasu Hata和Kazuaki Furukawa撰写，Akiba于1976年11月出版，第20-32页)中所述。该装置具有一个数字VCO(压控振荡器)1，用于在PLL的控制下最终产生一个与输入信号同步的信号，二进制量化相位比较器2，用于比较输入信号的相位和从数字VCO的输出信号的相位，并输出+1或-1的数据作为比较的结果，一个序贯环滤波器3，用于对二进制量化相位比较器2的输出信号计数，并当计数值超出一定的值(N)时向数字压控振荡器1提供校正信号。二进制量化相位比较器2包括一个相位比较器4，用于比较输入信号的相位与数字VCO1的输出信号的相位，量化器5用于将比较器的结果量化成二进制值。数字VCO1包括一个固定振荡器6，用于以固定频率振荡，一个脉冲增加/去除电路7，当序贯环滤波器3产生输出信号时用于向固定振荡器6的输出增加脉冲或从固定振荡器6的输出中去除脉冲，一个分频器8，用于分割固定振荡器6的输出信号的频率，该固定振荡器6已经被增加或去除了脉冲。
在该同步装置中，二进制量化相位比较器2的相位比较器4比较输入信号的相位和数字VCO1的输出信号的相位。当数字VCO1的输出信号的相位大于输入信号的相位，或输出信号超前于输入信号时，量化器5产生一个-1的值，当数字VCO1的输出信号的相位小于输入信号的相位，或输出信号落后于输入信号时，量化器5产生一个+1的值。序贯环滤波器3对量化器5的输出计数，并向相位增加/去除电路7提供校正信号，当计数值达到+N时，用于控制脉冲被去除，或当计数值达到-N时，用于控制脉冲被增加。
因此，在用作帧同步器的同步装置中，当数字VCO1的输出信号的相位相对于帧同步信号的相位以正向或反向改变时，序贯环滤波器3在同步引入开始后提供第一校正信号N帧。
当校正信号被提供到数字VCO1时，相位增加/去除电路7响应于该校正信号在固定振荡器6的输出信号中***脉冲或从中去除。由于固定振荡器6的振荡频率被选定为输入频率的R倍以便用于相位控制的量化值被减少，来自通过相位增加/去除电路7脉冲已经被***或去除的固定振荡器6的输出信号被提供到分频器8，在这里，频率被R分割，并且该分频信号被从数字VCO1的输出端产生。
即使当在脉冲***或去除之后，数字VCO1的输出信号和输入信号之间仍然有相位差时，上述的操作被重复进行，并且最终数字VCO1的输出信号被控制，使得数字VCO1的输出信号和输入信号之间的相位差可被最小化。
在该装置中，如果φ为在帧同步引入时的初始相位差，在误差δ之内产生的相位引入的时间由下述公式(1)给出。
T0＝{(φ-δ)R/360}×N         (1)
其中360°/R是一个周期中的相位变化。
帧同步建立的平均时间从公式(1)中得出，如下述公式(2)所示。 T AVE = ∫ 0 180 { ( φ - δ ) 360 / R × N } dφ = ( 0.25 - δ / 360 ) NR - - - - ( 2 )
这里如果假定δ＝180/R，比较频率为50Hz，或者PDC全速率帧频率，和固定振荡器6的振荡频率为12.6kHz，则R＝252可被得到，因此，平均引入时间为62.5×N，或3.125秒。
但是，由于上述传统的同步装置采用了一个模拟PLL，所以很容易受到温度改变，时间老化及环境变化例如电压波动的影响。此外，在同步被以用于同步的交替的方式锁定以后，利用信息符号的同步保持由于信息符号方式而产生不稳定。
本发明的一个目的是提供一种高性能的同步装置，全部由数字电路构成，并对环境变化具有较高的耐受性，与传送的符号方式是用于同步的交替方式或者是不具有随机特性的信息符号无关。
根据本发明，提供了一个同步装置，全部由数字电路构成，以与符号速率N倍的速率检测接收到的IF段的信号的零交叉点，并建立从频率分布曲线到检测的时刻最佳符号同步。因此，在本发明中，由于零交叉点的频率分布曲线被检测到，即使当在任何符号类似的信息符号中的一些符号周期中不相继地产生零交叉点，也不会产生错误操作。此外，脉冲长度较短或者当时钟精度较高时，同步可被建立并通过小数目的符号保持，因此通过停止同步电路可以降低功耗。此外，即使脉冲长度较长或者当时钟精度较低时，在信息符号中也可以检测到同步，因此可以通过增加简单的电路实现同步跟踪。
根据本发明的第一同步装置包括从输入信号中检测编码的装置，以与符号速率若干倍的速率从编码中检测编码的改变点的装置，用于计算检测的编码的改变点相对时间的频率分布曲线的装置，用于确定计算的频率分布曲线取最大值的相位数为符号同步点的装置。换句话说，IF段的信号的零交叉点以符号速率的N倍被检测相对于检测的次数(0-N-1)的频率分布曲线被计算，在一定的检测周期内频率分布曲线取最大值的时间(0-N-1)被选为符号时钟，从而建立符号同步。
根据本发明的第二同步装置包括从输入信号中检测编码的装置，以与符号速率若干倍的速率从编码中检测编码的改变点的锁存装置，用于计算检测的编码的改变点相对时间的频率分布曲线的装置，用于确定计算的频率分布曲线首次超过门限值的相位数为符号同步点的装置。换句话说，IF段的信号的零交叉点以符号速率的N倍被检测，相对于检测的次数(0-N-1)的频率分布曲线被计算，并且在频率分布曲线首次超过门限值的时间(0-N-1)被选作为符号时钟，从而建立符号同步。
根据本发明的第三同步装置包括从输入信号中检测编码的装置，以与符号速率若干倍的速率从编码中检测编码的改变点的锁存装置，用于计算检测的编码的改变点相对时间的频率分布曲线的装置，用于确定计算的频率分布曲线首次超过门限值的相位数为符号同步点的装置以及当频率分布曲线在一定检测周期内未超过该门限值时，计算的频率分布曲线取最大值的相位数为符号同步点。换句话说，IF段的信号的零交叉点以符号速率的N倍被检测，相对于检测的次数(0-N-1)的频率分布曲线被计算，并且在频率分布曲线在一定的检测周期内超过门限值的时间(0-N-1)被选作为符号时钟，并且当在一定的检测周期内频率分布曲线未超过门限值时，频率分布曲线取最大值的时间(0，N-1)被选作为符号时钟，从而迅速地建立符号同步。
根据本发明的第四同步装置为根据上述第一到第三同步装置的任何一个，其中在同步建立之后，通过在一个位置上计算频率分布曲线来进行定时校正，在同步建立点之前和之后一定的相位单元，并检测相关的相位数。换句话说，IF段的信号的零交叉点以符号速率的N倍被检测，相对于检测的次数(0-N-1)的频率分布曲线被计算。此时，当频率分布曲线超过门限值的时间是在同步建立时间(k：0≤k≤N-1)之前时，符号同步点被校正前进一个时钟(1/(N×fs))。当频率分布曲线超过门限值的时间是在同步建立时间之后时，符号同步点被校正后退一个时钟(1/(N×fs))。如果频率分布曲线超过门限值的时间等于同步建立点，不进行校正。因此可以建立正确的符号同步。
根据本发明的第五同步装置是根据第四同步装置的同步装置，其中当频率精度已知较低时，在同步之后更频繁地进行相位数检测，当频率精度已知较高时，相位数检测较少地进行。因此在符号同步建立之后，同步校正频率根据脉冲长度和时钟精度进行控制，使得功耗可以降低。
根据本发明的第六同步装置是根据第第一到第五同步装置的任何一个，通过利用A/D转换之后的数据获取同步，其中当信号到达同步电路和A/D转换器所需的时间差比采用A/D转换前的模拟信号产生更为严重的问题时(特别是当符号速率高时)，所需精度的同步点可被检测。
根据本发明的第七同步装置是根据第六同步装置的同步装置，其中当同步信号为正弦波，其相位在每个符号改变180度时，同相和正交信号，或在A/D转换之后的取样数据的I，Q信号的每个绝对值被相加，在相加之后，选择两个和的更精确的一个，使得即使在模拟电路中有延迟时也可以检测到所需的正确的同步位置。
根据本发明的第八同步装置是根据第六同步装置的同步装置，其中当同步信号为正弦波，其相位在每个符号改变180度时，或在A/D转换之后的取样数据的绝对值被相加并不将其分成I和Q信号使用，使得电路比第七同步装置更小，并且即使在模拟电路中有延迟时也可以检测到所需的正确的同步位置。
根据本发明的第九同步装置是根据第七或第八同步装置的同步装置，其中当同步信号为正弦波，其相位在每个符号改变180度时，在以符号速率4倍进行A/D转换之后的取样数据的I和Q信号的每个的绝对值的和被计算，电平被预先确定的I和Q信号的较大电平的一个的一对相邻最大值被选择，对于以其中间取样定时取样的取样数据的较大电平信号的绝对值的和计算被再次进行，形成的三个值被比较，通过确定最大值的定时获得同步。因此，即使在模拟电路中有延迟时也可以检测到所需的正确的同步位置。
根据本发明的第十同步装置是根据第七或第八同步装置的同步装置，其中当同步信号为正弦波，其相位在每个符号改变180度时，在以符号速率4倍进行A/D转换之后的取样数据的绝对值的和被计算而不将取样数据分成I和Q信号，取样数据的一对相邻最大值被选择，对于以其中间取样定时取样的取样数据的较大电平信号的绝对值的和计算被再次进行，形成的三个值被比较，通过确定最大值的定时获得同步。因此，即使在模拟电路中有延迟时也可以检测到所需的正确的同步位置。
根据本发明的第十一同步装置是根据第九或第十同步装置的同步装置，其中取样数据的一对相邻最大值被选择，对于以其中间取样定时取样的取样数据的较大电平信号的绝对值的和计算被再次进行，形成的三个值被比较，通过确定最小值的定时获得同步。因此精度比第九或第十同步装置更高，因此，即使在模拟电路中有延迟时也可以检测到所需的正确的同步位置。这样，正确的同步定时为上述同步获取定时之后1/2符号。
根据本发明的第十二同步装置为同步是通过计算A/D转换之后的I和Q信号的绝对值的和的同步装置并包括多个以不同的取样定时速率取样的取样数据的积分值。因此其中当信号到达同步电路和A/D转换器所需的时间差比采用A/D转换前的模拟信号产生更为严重的问题时(特别是当符号速率高时)，通过利用A/D转换数据的同步获取，所需的正确的同步位置可被检测，通过比较以不同的速率取样的取样数据的积分值，可以以高速和高精度引入同步。
根据本发明的第十三同步装置，同步获取是通过开始触发信号开始的，同步获取是利用解调结果和同步获取状态检测的，并且同步被开始保持。因此其中当信号到达同步电路和A/D转换器所需的时间差比采用A/D转换前的模拟信号产生更为严重的问题时(特别是当符号速率高时)，通过利用A/D转换数据的同步获取，所需的正确的同步位置可被检测。此外，由于同步引入结束可通过时钟再生电路状态和检测结果被检测并转换到同步保持状态，数据间隔中的波动可以被抑制。此外，由于同步开始和保持定时不是必须，控制可被简化。当特定的同步模式被加到数据头部时，通过用于该模式的特定方法同步可以以高速和高精度引入。
根据本发明的第十四同步装置是根据第十二同步装置的同步装置，其中当特定前序模式被加到数据的头部时，同步引入检测和同步保持状态通过计算前序的解调结果中的错误数来进行。同步引入的自动检测可以抑制数据间隔中的波动并改善错误率特征。由于同步保持定时控制不是必须的，控制可被简化。此外，当当特定的同步模式被加到数据头部时，通过用于该模式的特定方法同步可以以高速和高精度引入，因为数据部分停止时钟再生。此时，由于该结构采用了A/D转换后的取样数据，即使在模拟电路中信号被延迟，所需的同步位置也可精确地检测。
根据本发明的第十五同步装置是根据第十四同步装置的同步装置，其中同步获取检测精度可利用作出在解调结果中有多个符号被相继校正的判定的判定基准和同步获取的频率分布曲线而被增加。通过反映在同步位置的观察结果，同步引入可被精确地检测。频率分布曲线被采用使得可以检测是否相对于当前取样定时位置和两个相邻定时位置的频率分布曲线的值的和超过一定的门限值被检测。此时，通过将分布曲线值清除到其他定时位置，可以增加检测精度。通过利用A/D转换后的取样数据，即使在信号在模拟电路中被延迟时该结构可以检测所需的所需的同步位置。
根据本发明的第十六同步装置是根据第十五同步装置的同步装置，其中在同步保持状态进入之后，A/D转换器的取样频率被降低到I和Q信号的符号速率相同的频率。通过在同步保持状态进入之后，A/D转换器的取样频率被降低到I和Q信号的符号速率相同的频率，可以将A/D转换器的取样频率减少至第十二同步装置的1/2，因此可以进一步降低功耗。
根据本发明的第十七同步装置是根据第十六同步装置的同步装置，其中A/D转换器的取样频率在同步保持状态进入之后的降低是利用是否I信号或Q信号在A/D转换之后与一个取样周期之后的信号同相或反相的信息进行的。通过根据是否I信号或Q信号在A/D转换之后与一个取样周期((符号周期)/2之后)之后的信号同相或反相的信息降低取样频率，可以防止在同步保持状态之后发生错误同步。
根据本发明的第十八同步装置是根据第十六同步装置的同步装置，其中其中A/D转换器的取样频率在同步保持状态之后的降低是利用是否I信号和Q信号在A/D转换之后与一个取样周期之后的信号同相或反相的信息进行的。由于用于控制选择器的控制信号是利用A/D转换之后的I和Q信号产生的，可以比第十七同步装置更准确地获取同步。
根据本发明的第十九同步装置是根据第十七或第十八同步装置的同步装置，其中A/D转换器的取样频率在同步保持状态之后的降低是利用是否I信号或Q信号在A/D转换之后与一个取样周期之后的信号同相或反相的信息的积分值进行的。由于用于控制选择器的控制信号是利用是否I信号或Q信号在A/D转换之后与一个取样周期之后的信号同相或反相的信息产生的，可以更准确地获取同步。
根据本发明的第二十同步装置是根据第十六到第十九同步装置的任何一个同步装置，其中从A/D转换器产生的I信号和Q信号中的DC偏移被去除。因此，通过从A/D转换器输出的I信号和Q信号中去除DC偏移，可以获取更为精确的同步。
根据本发明的第二十一同步装置是根据第十六到第二十同步装置的任何一个同步装置，其中通过积分解调数据，帧同步可以连同解调数据一起被获取。因此，通过在对应于前序的数据数的范围内对解调数据积分并检测积分值为最大值的时刻，可以连同解调数据一起获得帧同步。
根据本发明的第二十二同步装置是根据第二十一同步装置的同步装置，其中当前解调数据的积分值被加到两个相邻的解调数据的积分值中，利用该积分值的和获得帧同步。因此，通过对在对应于前序的数据数的范围内对当前的解调数据和两个相邻的解调数据积分的积分值相加，并且检测积分值为最大值时的时刻，可以获得高精度的帧同步。
根据本发明的第二十三同步装置是根据第二十一同步装置的同步装置，其中当前解调数据和两个相邻的解调数据的积分值被加权并相加。通过对当前解调数据和两个相邻的解调数据的积分值加权并相加，并且检测积分值为最大值时的时刻，可获得高精度的帧同步。
根据本发明的第二十四同步装置通过对A/D转换之后的I信号或Q信号积分，比较以不同取样定时速率取样的取样数据的积分值的绝对值来获取同步。由于可通过对A/D转换之后的I信号或Q信号积分，比较以不同取样定时速率取样的取样数据的积分值的绝对值来获取同步，可以利用比第十六装置更简单的电路降低热噪声，因此可以以更高精度实现同步获取。
根据本发明的第二十五同步装置可通过对A/D转换之后的I信号或Q信号积分，使I信号或Q信号的积分值相加，比较以不同取样定时速率取样的取样数据的和的绝对值来获取同步。由于可通过对A/D转换之后的I信号或Q信号积分，使I信号或Q信号的积分值相加，比较以不同取样定时速率取样的取样数据的和的绝对值来获取同步，可以比第二十四同步装置更高精度实现同步获取。
根据本发明的第二十六同步装置可通过在A/D转换之后计算I信号或Q信号的绝对值，比较以不同取样定时速率取样的取样数据的绝对值，计算比较结果的积分值并利用该积分值来获取同步。由于可通过在A/D转换之后计算I信号或Q信号的绝对值，比较以不同取样定时速率取样的取样数据的绝对值，计算比较结果的积分值并利用该积分值来获取同步，所需的积分器的数目可以减至1个，因此电路规模可以减至第十六同步装置的1/2。
根据本发明的第二十七同步装置可通过在A/D转换之后计算I信号或Q信号的绝对值的和，比较以不同取样定时速率取样的取样数据的绝对值，计算比较结果的积分值并利用该积分值来获取同步。由于可通过在A/D转换之后计算I信号或Q信号的绝对值的和，比较以不同取样定时速率取样的取样数据的绝对值，计算比较结果的积分值并利用该积分值来获取同步，可以比第二十六同步装置更精确地获得同步。
根据本发明的第二十八同步装置是第十二，第十六，第十八，第二十到第二十三，第二十五和第二十七同步装置中的任何一个同步装置，其中绝对值计算器和用于计算A/D转换之后的I信号和Q信号的绝对值的和的加法器工作于与信号传输速度相同的取样频率。由于绝对值计算器和用于计算A/D转换之后的I信号和Q信号的绝对值的和的加法器工作于与信号传输速度相同的取样频率，功耗可以进一步降低。
根据本发明的第二十九同步装置可通过利用在A/D转换之后的I信号或Q信号的绝对值来获取同步。由于可通过利用在A/D转换之后的I信号或Q信号的绝对值来获取同步，热噪声可以进一步降低而不增加积分器的数目，因此可以以高精度获得同步。
根据本发明的第三十同步装置是根据第二十九同步装置的同步装置，其中当在A/D转换之后I信号和Q信号的极性不同时，在A/D转换之后I信号和Q信号的极性被反向，然后I信号和Q信号相加。当在A/D转换之后I信号和Q信号的极性不同时，在A/D转换之后I信号和Q信号的极性被反向，然后I信号和Q信号相加，即使I信号和Q信号的极性不同，可以防止信号电平降低以及同步获取精度的降低。
根据本发明的第三十一同步装置是根据第二十九同步装置的同步装置，其中在A/D转换之后I信号和Q信号的极性是否不同的信息被积分，当该积分值的极性不同时，在A/D转换之后I信号或Q信号的极性被反向。由于在A/D转换之后I信号和Q信号的极性是否不同的信息被积分，当该积分值的极性不同时，在A/D转换之后I信号或Q信号的极性被反向，可以比第三十同步装置更精确地获得同步。
本发明的第三十二同步装置，包括一个包络产生器，用于从A/D转换之后的I信号和Q信号的绝对值产生一个包络信号，使得可以利用包络信号获得同步。因此，可以防止同步获取特征因频率漂移而劣化。
根据本发明的第三十三同步装置为根据第三十二同步装置的同步装置，其中包络产生器通过将I信号和Q信号的绝对值的较大的一个加到被0.375乘的较小的一个产生包络信号因此，除了第三十二同步装置的效果以外，可以使得I信号和Q信号更快，降低电路规模，及降低功耗。
根据本发明的第三十四同步装置是根据第三十三同步装置的同步装置，其中在包络产生器中的I信号和Q信号的绝对值之间的比较是利用I信号和Q信号的绝对值之间的差的积分信号进行的。因此，除了第三十二同步装置的效果之外，可以增加包络信号产生中的准确性，并改善同步获取特征。
根据本发明的第三十五同步装置是根据第三十二到三十四同步装置中任一个的同步装置，其中包络产生器工作于与信号传输速度相同的取样速率。因此，除了第三十二同步装置的效果，它可以取得高符号速率和低功耗。根据本发明的第三十六同步装置是根据第三十五同步装置的同步装置，其中用于计算I信号和Q信号的绝对值的绝对值计算器工作于与信号传输速度以及包络产生器相同的取样速率。因此，与第三十五同步装置相比可以进一步增加符号速率并降低功耗。
图1是传统的同步装置的方框图。
图2为包括本发明第一实施例的同步装置的接收机的方框图。
图3是本发明的第一实施例的同步装置的方框图。
图4A-4I为用于解释图3所示的同步装置的操作的时序图。
图5是图3所示相位数检测器。
图6是包括本发明的第二实施例的同步装置的相位数检测器的方框图。
图7为包括本发明的第三实施例的同步装置的相位数检测器的方框图。
图8为本发明的第四实施例的同步装置的方框图。
图9为包括本发明的第五实施例的同步装置的接收机的方框图。
图10为包括本发明的第六实施例的同步装置的接收机的方框图。
图11为包括在本发明的第七实施例的同步装置中的相位检测电路的方框图。
图12为包括在本发明的第八实施例的同步装置中的相位检测电路的方框图。
图13为显示本发明的第九实施例的同步装置中的相位检测程序的流程图。
图14为显示本发明的第十实施例的同步装置中的相位检测程序的流程图。
图15为显示本发明的第十一实施例的同步装置中的相位检测程序的流程图。
图16为包括本发明的第十二实施例的同步装置的接收机的方框图。
图17为包括本发明的第十三实施例的同步装置的接收机的方框图。
图18为包括本发明的第十四实施例的同步装置的接收机的方框图。
图19和20为显示本发明的第十五实施例的同步装置中相位检测程序的流程图。
图21为包括本发明的第十六实施例的同步装置的接收机的方框图。
图22为包括本发明的第十七实施例的同步装置的接收机的方框图。
图23为包括本发明的第十八实施例的同步装置的接收机的方框图。
图24为包括本发明的第十九实施例的同步装置的接收机的方框图。
图25为包括本发明的第二十实施例的同步装置的接收机的方框图。
图26为图25中所示的DC偏移消除电路的方框图。
图27为包括本发明的第二十一实施例的同步装置的接收机的方框图。
图28为包括本发明的第二十二实施例的同步装置的接收机的方框图。
图29为包括本发明的第二十三实施例的同步装置的接收机的方框图。
图30为包括本发明的第二十四实施例的同步装置的接收机的方框图。
图31为包括本发明的第二十五实施例的同步装置的接收机的方框图。
图32为包括本发明的第二十六实施例的同步装置的接收机的方框图。
图33为包括本发明的第二十七实施例的同步装置的接收机的方框图。
图34为包括本发明的第二十八实施例的同步装置的接收机的方框图。
图35为包括本发明的第二十九实施例的同步装置的接收机的方框图。
如36为包括本发明的第三十实施例的同步装置的接收机的方框图。
图37为包括本发明的第三十一实施例的同步装置的接收机的方框图。
图38为包括本发明的第三十二实施例的同步装置的接收机的方框图。
图39A-39J为解释图38所示的接收机的操作的时序图。
图40为解释包括本发明的第三十三实施例的同步装置中包括的包络产生器的方框图。
图41A-41I为用于解释包括本发明的第三十三实施例的同步装置的接收机的操作的时序图。
图42为包络信息和同相信号和正交信号的相位之间的关系的理论计算结果的曲线。
图43为本发明的第三十三实施例的同步装置中同步引入特性的仿真结果的曲线。
图44为包括在本发明的第三十四实施例的同步装置中的包络产生器的方框图。
图45A-45J为用于解释本发明的第三十四实施例的同步装置的操作的时序图。
图46为包括本发明的第三十五实施例的同步装置的接收机的方框图。
图47为包括本发明的第三十六实施例的同步装置的接收机的方框图。
(第一实施例)
图2显示了具有本发明的第一实施例的同步装置的数字移动通信***的接收机。该接收机包括天线11，用于将从天线11接收的高频信号的频率转换到中频段(IF段)的接收的模拟信号13的RF单元12，一个模数转换器(A/D转换器)14，用于将来自RF单元12的接收的模拟信号13转换成接收的数字信号15，一个解调器16，用于解调来自A/D转换器14的数字信号，从而产生接收的数据17，一个同步电路18，用于根据来自RF单元12的接收的模拟信号13建立符号同步，一个定时单元20，用于根据来自同步电路18的符号时钟的相位19产生定时信号21，控制A/D转换器14中的取样定时解调器16中的解调定时和接收的数据17中的输出定时。
如图3所示，同步电路18具有一个比较器102，一个D触发器105，一个选择器107，一个控制器108，N计数器1140-114N-1，和相位数检测器122。比较器102检测来自RF单元12的IF段的接收的模拟信号13中的编码103。D触发器105以外部的时钟104的精度检测比较器102检测的编码103的改变点，并根据检测的编码的改变点建立符号同步。时钟104的频率为符号时钟频率fs的N倍，或为fs×N。控制器108产生一个用于根据来自外部的时钟104改变选择器107的接触位置。选择器107响应于来自于控制器108的控制信号改变其接触位置。因此，来自D触发器105的输出信号106根据时钟104的时钟数(或时刻t0-tN-1)被分配到N个计数器1140-114N-1。N个计数器1140-114N-1的每个的内容每当它接收到来自D触发器105的输出信号106递增。因此来自N个计数器1140-114N-1的输出信号1180-118N-1示出了在N个检测的时间点的编码改变点的频率分布曲线。相位数检测器122选择N个计数器1140-114N-1的输出信号1180-118N-1的最大值(即，N个检测的时间点的时刻，在该时刻，编码改变点的频率分布曲线被最大值)，因此，检测符号时钟的相位19。检测的符号时钟相位19被提供到定时单元20(见图2)。
同步电路18的操作将参照图4A-4I进行描述。相位检测是以例如符号速率的4倍(即，4倍符号时钟频率fs)进行的。因此如图4A所示，在每个符号时间内有四个相位P0-P3。图4A显示了具有N倍符号时钟频率fs(fs×N)的时钟104的波形。当如图4B所示的接收的信号编码103被从比较器102提供到D触发器105时，编码103在时钟104的前沿被接收到。因此来自D触发器105的输出信号106具有与图4C所示的与时钟104的前沿同步的波形。在该例中，来自D触发器105的输出信号106具有一个脉冲波形，它在对应于相位P1的时刻t1，t5上升，并在对应于相位P3的时刻t3下降。从控制器108根据时钟104产生的控制信号109具有图4D-4I所示的在时刻t0-t5的波形。因此，在时刻t1，由于选择器107通过来自控制器108的控制信号109(见图4E)被切换到相关的接触位置，D触发器105对应于t1被连接到计数器1141。结果，计数器1141的内容由D触发器105的输出信号106的前沿递增。在时刻t5，由于选择器107通过来自控制器108的控制信号109(见图4I)被切换到相关的接触位置，D触发器105对应于时刻t5被再次连接到计数器1141。结果，计数器1141的内容由D触发器105的输出信号106的前沿再次递增。
图3所示的相位数检测器122具有，如图5所示，一个最大值检测电路302用于检测N个计数器1140-114N-1的输出信号1180-118N-1中的最大值并产生对应于具有检测的最大值的计数器的计数器数(从0到N-1)作为符号时钟相位19，以及定时器304，用于根据来自外部的时钟104测量时间并产生用于控制最大值检测电路302开始其操作的控制信号305。因此，相位数检测器122选择N个检测的时间点(在该点编码103的改变点的频率分布曲线提供最大值)的时间。
如上所述，由于该实施例的同步装置都可以由数字电路构成，如同步电路18所见，可以以符号数率的N倍检测IF段的接收的信号的零交叉点，从而在检测的时间点从频率分布曲线中建立最佳的符号同步。此外，由于频率分布曲线检测是在零交叉点进行的，即使在若干个符号类似的信息符号没有按顺序产生零交叉点也不会引起错误操作。
(第二实施例)
本发明的第二实施例的同步装置与第一实施例的不同之处在于当N个计数器1140-114N-1的计数值中的任何一个超出一个预定的门限值时，相位数检测器1121产生具有该值的计数器的计数器数，作为符号时钟相位19。因此，在该实施例的同步装置中，符号同步可以在高精度接收环境中比本发明的第一实施例更早地建立，在第一实施例中，符号同步如上所述是在恒定的检测时间经过后被建立的。
该实施例的同步装置的相位数检测器1221具有，如图6所示，N个比较器4020-402N-1，用于比较一定的门限值和N个计数器1140-114N-1(见图3)的输出信号1180-118N-1并当输出信号1180-118N-1分别超出一定的门限值时用于产生输出信号4030-403N-1，一个或电路404，用于计算N个比较器4020-402N-1的输出信号4030-403N-1的逻辑和，一个计数器数信号产生器410，用于根据来自外部的时钟104产生指示N个计数器1140-114N-1的计数器数(从0到N-1)的计数器数信号411，一个D触发器407用于响应于来自或电路404的输出信号405锁存来自计数器数信号产生器410的计数器数信号411。这里，由于N个计数器1140-114N-1分别与符号时钟的特定相位点相关(见图4A-4I)，来自D触发器407的输出信号指示符号时钟相位19。
在相位数检测器1221中，当来自N个计数器1140-114N-1的输出信号1180-118N-1的任一个大于预定的门限值时，或电路404产生输出信号405，D触发器407锁存相关的计数器数。结果，该实施例的同步装置可以比第一实施例早的检测符号时钟相位19。
(第三实施例)
本发明的第三实施例的同步装置与第一和第二实施例的同步装置的不同之处在于相位数检测器是由图5和图6中所示的相位数检测器结合而成的。因此，该实施例的同步装置可以在高精度接收环境中较早地建立符号同步，并且即使在低精度接收环境下，也可以在经过恒定的检测时间后建立符号同步。
该实施例的同步装置的相位数检测器1222具有，如图7所示，最大值检测电路512，用于检测来自N个计数器1140-114N-1(见图3)的输出信号1180-118N-1的最大值并产生指示与检测的最大值相关的计数器的计数器数(从0到N-1)，定时器502，用于根据来自外部的时钟104测量时间并产生用于控制最大值检测电路512开始其操作的第一控制信号504和控制选择器514进行切换的第二控制信号503，N个比较器5070-507N-1，用于比较一定的门限值和来自N个计数器1140-114N-1的输出信号1180-118N-1并当输出信号1180-118N-1分别超出一定的门限值时，产生输出信号5080-508N-1，一个或电路509用于计算来自N个比较器5070-507N-1的输出信号5080-508N-1的逻辑和，计数器数信号产生器530，用于根据来自外部的时钟104产生指示N个计数器1140-114N-1的计数器数(从0到N-1)的计数器数信号531，一个D触发器510用于响应于来自或电路509的输出信号521，锁存来自计数器数信号产生器530的计数器数信号531，一个选择器514，用于响应于来自定时器502的第二控制信号503，选择来自最大值检测电路512的输出信号513和来自D触发器510的输出信号511。
相位数检测器1222的定时器502根据时钟104测量时间，并产生第二控制信号503，用于控制选择器514选择来自D触发器510的输出信号511直到经过一定的检测时间，并在经过一定的检测时间后，选择来自最大值检测电路512的输出信号513。因此，当N个计数器1140-114N-1的输出信号1180-118N-1的任何一个在恒定的检测时间内超出预定的门限值时，或电路509产生输出信号521，因此控制D触发器510锁存相关的计数器数。因此，该计数器数作为符号时钟相位19通过选择器514被提供到外部。因此，该实施例的同步装置可以在高精度接收环境中比第一实施例较早地检测符号时钟相位19。
当N个计数器1140-114N-1的输出信号1180-118N-1的任何一个在恒定的检测时间内未超出预定的门限值时，N个检测的时间点的时刻，在该时刻编码103的改变点的频率分布曲线通过最大值检测电路512被检测为最大值，通过选择器514被送到外部。因此，该实施例的同步装置可以在即使低精度接收环境中在经过恒定的检测时间之后建立符号同步。
(第四实施例)
本发明的第四实施例的同步装置与第一到第三实施例的同步装置的不同之处在于符号同步在其与频率分布曲线超出一定的门限值的时刻相关的建立后，被校正。换句话说，在该实施例的同步装置中，在符号同步的建立之后，IF段的接收的信号的零交叉点以N倍符号速率被检测，并且检测的零交叉点(从0到N-1)的频率分布曲线被计算。当频率分布曲线超出一定的门限值的时刻在时刻k(0≤k≤N-1)(在该处同步被建立)之前，符号同步被校正为一个时钟(1/(N×fs))。当频率分布曲线超出一定的门限值的时刻在时刻k(0≤k≤N-1)(在该处同步被建立)之后时，符号同步被校正为一个时钟(1/(N×fs))。当频率分布曲线超出一定的门限值的时刻等于同步被建立的时刻k(0≤k≤N-1)，符号同步未被校正。
该实施例的同步装置在符号同步建立之后的操作将参照图8进行描述。在符号同步被建立之后，如同实施例1到3的情形，比较器702从IF段的接收的模拟信号701中检测编码703。当检测的编码703从比较器702被提供到D触发器705，编码703即遭遇时钟704的前沿。因此，D触发器705的输出信号706具有与时钟704的前沿同步的波形。此外，控制器708响应于时钟704产生一个控制信号并将其提供到选择器707。因此，控制信号709控制三个计数器713k-1，713k，713k+1，对应于编码703的零交叉点的时间点K-1，K，K+1，通过选择器707使其内容递增。当编码703的零交叉点的任何一个时间点为同步已经被建立的时刻K时，三个计数器713k-1，713k，713k+1都递增。
相位数检测器719连续地产生同步已经被建立的符号时钟相位720。但是，如同在第一到第三实施例中检测的在同步建立之后的符号时钟相位处于同步已经被建立的符号时钟相位720之后，该符号时钟相位720被延迟时钟704的一个时钟时间，并提供到外部作为一个新的符号时钟相位720。当在检测的同步建立之后检测的符号时钟相位超前于同步已经被建立的符号时钟相位720时，该符号时钟相位720超前于一个时钟704的时钟时间，并提供到外部作为新的符号时钟相位720。当在检测的同步建立之后检测的符号时钟相位等于同步已经被建立的符号时钟相位720时，在同步已经被建立的符号时钟相位720被提供到外部作为新的符号时钟相位720。这里，由于符号时钟相位对应于时间，当检测的时刻处于同步已经被建立的时刻K时(即，为时刻K-1)时，符号同步被校正成为超前一个时钟(1/(N×fs))。当检测的时刻处于同步已经被建立的时刻K之后时(即，为时刻K+1)时，符号同步被校正成为落后一个时钟(1/(N×fs))。当检测的时刻等于同步已经被建立的时刻K时，符号同步不被校正。
因此，该实施例的同步装置在同步建立之后可以通过±1时钟定时校正而建立校正符号同步。
(第五实施例)
本发明的第五实施例的同步装置与第四实施例的不同之处在于定时校正是根据脉冲长度和时钟精度在同步建立之后进行的。
包括该实施例的同步装置的接收机，如图9所示，包括天线801，RF单元802，模数转换器(A/D转换器)804，用于转换IF段的接收的模拟信号803成为数字信号805，解调器806用于解调接收的数字信号，从而产生接收数据807，同步电路808用于根据接收的模拟信号803建立符号同步，定时单元810用于根据来自同步电路808的符号时钟的相位809产生定时信号811，从而控制A/D转换器804的取样定时，解调器806中的解调定时和接收数据807的输出定时。从以上的结构来看，该接收机与包括第四实施例(见图2)的同步装置的接收机相似。但是，与之不同之处在于一个用于设置定时校正实现的频率的定时校正参数812，被从外部提供到定时单元810，用于指示定时校正开始的指示信号813从定时单元810被提供到同步电路808，并且同步电路808根据指示信号813进行定时校正。
在包括该实施例的同步装置的接收机中，在符号同步的建立之后，定时单元810按照由定时校正参数812指示的脉冲长度和时钟精度产生指示定时校正开始的指示信号813，并且同步电路808在符号同步建立之后按照产生的指示信号813进行定时校正。因此，定时校正实施频率可被控制，功耗可被降低。
(第六实施例)
包括本发明第六实施例的同步装置的接收机与包括第五实施例的同步装置的接收机的不同之处在于，如图10所示，一个来自模数转换器1004的接收的数字信号1005被提供到同步电路1008取代来自RF单元1002的接收的模拟信号1003。
换句话说，包括该实施例的同步装置的接收机具有一个天线1001，RF单元1002，模数转换器(A/D转换器)1004用于将IF段的接收的模拟信号1003转换成数字信号1005，解调器1006用于解调接收的数字信号1005，从而产生接收数据1007，同步电路1008用于根据接收的数字信号1005建立符号同步，定时单元1010用于按照来自同步电路1008的符号时钟相位1009产生，定时信号1011用于控制A/D转换器1004中的取样定时，解调器1006中的解调定时和接收的数据1007的输出定时。用于设置定时校正实施频率的定时校正参数1012，被从外部提供到定时单元1010，用于指示定时校正开始的指示信号1013从定时单元1010被提供到同步电路1008，并且使同步电路1008进行定时校正。
在接收的模拟信号1003被用于同步的情况下，如果在接收的模拟信号1003从RF单元1002被发送到A/D转换器1004的时间和接收的模拟信号1003从RF单元1002被发送到同步电路1008的时间之间有一个时间差，或如果A/D转换器1004具有一个较大的转换延迟的话，在同步电路1008中建立的符号同步有时可能偏离正确的状态。特别是在高符号速率，该偏离极大地影响了接收数据1007的质量。但是，在包括该实施例的同步装置的接收机中，同步电路1008可通过利用从A/D转换器1004提供的接收数字信号1005建立符号同步，并且接收的数字信号1005从A/D转换器1004被提供到解调器1006。因此，如果定时单元1011向数据序列产生一个最佳定时信号，解调器1006可保持最合适的定时。
(第七实施例)
包括本发明第七实施例的同步装置的接收机与包括第六实施例的同步装置的接收机的不同之处在于，一个如图11所示的相位检测电路被提供作为同步电路1008和定时单元1010的一部分。
该相位检测电路具有一个第一模数转换器(A/D转换器)1103用于将模拟的同相信号(1信号)1101转换成同相的数字信号，一个第二模数转换器(A/D转换器)1104用于将一个模拟的正交信号(Q信号)1102转换成数字正交信号，一个第一绝对值积分器1105用于将数字同相信号对一定时间积分，一个第二绝对值积分器1106用于将数字正交信号对预定时间积分，一个第一寄存器1107，从第一绝对值积分器1105的输出信号被寄存其中，一个第二寄存器1108，从第二绝对值积分器1106的输出信号被寄存其中，一个鉴别器1109用于通过利用来自第一寄存器1107的输出信号和来自第二寄存器1108的输出信号检测同步，一个定时产生单元1110，用于产生用于第一和第二A/D转换器1103，1104的取样定时信号，一个用于第一和第二绝对值积分器1105，1106的复位信号，一个用于第一和第二寄存器1107和1108的存储目标转换信号。向定时产生单元1110提供鉴别器1109的判定结果和来自外部的同步开始定时信号1111。
所述的相位检测电路工作于同步引入时刻作为包括第六实施例的同步装置的接收机的同步电路1008和定时单元1010的一部分。当同步开始定时信号1111从外部被提供到定时产生单元1110时，定时产生单元1110产生指示用于每个具有给定初始相位的符号的定时的取样定时信号并将其提供到第一和第二A/D转换器1103，1104。因此，模拟同相信号(I信号)1101和模拟正交信号(Q信号)1102被从模拟形式转换成数字形式。然后，第一和第二A/D转换器的输出数字信号的绝对值由第一和第二绝对值积分器1105，1106分别对预定的时间积分。第一和第二绝对值积分器1105，1106的积分值分别被存储在第一和第二寄存器1107，1108。因此，定时产生单元1110将用于每个具有不同的初始相位的符号的取样定时信号提供到第一和第二A/D转换器1103，1104，并且重复相同的操作。在对于一些初始相位的积分值得到后，存储在第一和第二寄存器1107，1108中的所有的积分值被提供到鉴别器1109，在这里最可能的积分值被选择。指示选择的积分值的定时的判定结果被提供到定时产生单元1110。
在具有该相位检测电路的该实施例的同步装置中，最佳定时可以不考虑模拟电路中的延迟而被得到。
(第八实施例)
包括本发明第八实施例的同步装置的接收机与包括第六实施例的同步装置的接收机的不同之处在于，一个如图12所示的相位检测电路被提供作为同步电路1008和定时单元1010的一部分。
该相位检测电路具有一个第一模数转换器(A/D转换器)1203用于将模拟的同相信号(I信号)1201转换成同相的数字信号，一个第二模数转换器(A/D转换器)1204用于将一个模拟的正交信号(Q信号)1202转换成数字正交信号，一个第一绝对值积分器1205用于将数字同相信号，数字正交信号对一定时间积分，一个寄存器1207用于寄存来自绝对值积分器1205的输出信号，一个鉴别器1209用于通过利用来自寄存器1207的输出信号检测同步，一个定时产生单元1210，用于产生用于第一和第二A/D转换器1203，1204的取样定时信号，一个用于绝对值积分器1205的复位信号，一个用于寄存器1207的存储目标转换信号。向定时产生单元1210提供鉴别器1209的判定结果和来自外部的同步开始定时信号1211。
所述的相位检测电路工作于同步引入时刻作为包括第六实施例的同步装置的接收机的同步电路1008和定时单元1010的一部分。当同步开始定时信号1211从外部被提供到定时产生单元1210时，定时产生单元1210产生指示用于每个具有给定初始相位的符号的定时的取样定时信号并将其提供到第一和第二A/D转换器1203，1204。因此，模拟同相信号(I信号)1201和模拟正交信号(Q信号)1202被从模拟形式转换成数字形式。然后，第一和第二A/D转换器的输出数字信号的绝对值由绝对值积分器1205对预定的时间积分。绝对值积分器1205的积分值被存储在寄存器1207中。因此，定时产生单元1210将用于每个具有不同的初始相位的符号的取样定时信号提供到第一和第二A/D转换器1203，1204，并且重复相同的操作。在对于一些初始相位的积分值得到后，存储在寄存器1207中的所有的积分值被提供到鉴别器1209，在这里最可能的积分值被选择。指示选择的积分值的定时的判定结果被提供到定时产生单元1210。
在具有该相位检测电路的该实施例的同步装置中，最佳定时可以不考虑模拟电路中的延迟而被得到。此外，该实施例的同步装置可以具有比第七实施例更小的尺寸。
(第九实施例)
包括本发明的第九实施例的同步装置的接收机根据图3所示的相位检测程序(同步获取程序)建立符号同步。包括该实施例的同步装置的接收机具有与第七实施例相同的结构。
当同步获取程序在步骤1301开始时，初始相位计数器内容i，同步信号的电平积分值Li，正交信号的电平积分值Lq都被复位为0(在步骤1302)。这里，初始相位计数器内容i可指示五个不同的初始相位(0-4)，以便将符号时间除以4并最后获得八分之一精度。电平积分值Li，Lq为同相信号侧和正交信号侧绝对值相加变量。
当初始相位计数器内容i为零时，初始相位被设置为任意值，模拟同相信号和模拟正交信号被取样(在步骤1303)。然后，为用于对积分绝对值的次数计数的计数器的内容的积分次数计数器内容j，用于计算同相信号和正交信号的绝对值的积分的变量Pi[i]，Pq[i]，都被设置为零(在步骤1304)。在步骤1305-1307，同相信号的绝对值|I|被加到变量Pi[i]，正交信号的绝对值|Q|被加到变量Pq[i]，同相信号的绝对值|I|被加到电平积分值Li，正交信号的绝对值|Q|被加到电平积分值Lq。这些操作被重复N次积分。然后，1被加到初始相位计数器内容i(在步骤1308)，如果初始相位计数器内容i在相加之后少于4(在步骤1309，1310)，初始相位以1/4偏离1/4(在步骤1303)。因此，步骤1304-1307的操作被重复。
如果在步骤1310初始相位计数器内容i大于4，电平积分值Li和电平积分值Lq相互比较(在步骤1311)。然后，为两个相继取样点电平相加的四个变量r[0]-r[3]，根据两电平积分值Lq和Li的比较结果计算如下(步骤1312，1313)。
(1)当电平积分值Li大于电平积分值Lq(在步骤1312)，变量r[0]-r[3]利用变量Pi[i]计算：
r[0]＝Pi[0]+Pi[1]      (3.1)
r[1]＝Pi[1]+Pi[2]      (3.2)
r[2]＝Pi[2]+Pi[3]      (3.3)
r[3]＝Pi[3]+Pi[0]      (3.4)
(2)当电平积分值Lq大于电平积分值Li(在步骤1313)，变量
r[0]-r[3]利用变量Pq[i]计算：
r[0]＝Pq[0]+Pq[1]      (4.1)
r[1]＝Pq[1]+Pq[2]      (4.2)
r[2]＝Pq[2]+Pq[3]      (4.3)
r[3]＝Pq[3]+Pq[0]      (4.4)
因此，计算的变量r[0]-r[3]的最大值被选定，变量px，py被获得(在步骤1314)。如果在步骤1312计算的变量r[0]-r[3]的r[1]为最大值，变量Pi[1]的定时可被确定为最可能的值，于是变量Px＝变量Pi[1]，并且变量py＝变量pi[2]。在步骤1315，最终初始相位可利用变量px，py获得。在上例中，由于最适合点看起来或者是pi[1]，pi[2]的定时或者中间点，中间定时被获取作为最终初始相位。在步骤1303，初始相位改变为在步骤1315获得的最终初始相位，并且在步骤1304-1309的操作被重复进行。然后，在步骤1316，电平积分值Li和电平积分值Lq相互比较。
如果电平积分值Li大于电平积分值Lq，变量px，py和Pi[4]的最大值被选定(在步骤1317)。如果电平积分值Lq大于电平积分值Li，变量px，py和Pq[4]的最大值被选定(在步骤1318)。由于选择的变量被取样的定时点被视为最可能的同步位置，该定时被用作初始相位(在步骤1319)，并且同步获取操作结束(在步骤1320)。
(第十实施例)
包括本发明的第十实施例的同步装置的接收机根据图14所示的相位检测程序(同步获取程序)建立符号同步。包括该实施例的同步装置具有与第八实施例相同的结构。
当同步获取程序在步骤1401开始时，初始相位计数器内容i被复位为0(在步骤1402)。这里，初始相位计数器内容i可指示五个不同的初始相位(0-4)，以便将符号时间除以4并最后获得八分之一精度。
当初始相位计数器内容i为零时，初始相位被设置为任意值，模拟同相信号和模拟正交信号被取样(在步骤1403)。然后，为用于对积分绝对值的次数计数的计数器的内容的积分次数计数器内容j，用于计算同相信号和正交信号的绝对值的积分的变量P[i]都被设置为零(在步骤1404)。在步骤1405-1407，同相信号的绝对值|I|，正交信号的绝对值|Q|被加到变量P[i]。这些操作被重复N次积分。然后，1被加到初始相位计数器内容i(在步骤1408)，如果初始相位计数器内容i在相加之后少于4(在步骤1409，1410)，初始相位以1/4偏离1/4(在步骤1403)。因此，步骤1404-1407的操作被重复。
如果在步骤1410初始相位计数器内容i大于4，为两个相继取样点电平相加的四个变量r[0]-r[3]，利用变量p[i]计算如下(步骤1413)。
r[0]＝P[0]+P[1]    (5.1)
r[1]＝P[1]+P[2]    (5.2)
r[2]＝P[2]+P[3]    (5.3)
r[3]＝P[3]+P[0]    (5.4)
因此，计算的变量r[0]-r[3]的最大值被选定，变量px，py被获得(在步骤1414)。如果在步骤1413计算的变量r[0]-r[3]的r[1]为最大值，变量P[1]的定时可被确定为最可能的值，于是变量Px＝变量P[1]，并且变量py＝变量p[2]。在步骤1415，最终初始相位可利用变量px，py获得。在上例中，由于最适合点看起来或者是p[1]，p[2]的定时或者中间点，中间定时被获取作为最终初始相位。在步骤1403，初始相位改变为在步骤1415获得的最终初始相位，并且在步骤1404-1410的操作被重复进行。
如果在步骤1409初始相位计数器内容i在相加之后大于4，变量px，py和Pi[4]的最大值被选定(在步骤1417)。由于选择的变量被取样的定时点被视为最可能的同步位置，该定时被用作初始相位(在步骤1419)，并且同步获取操作结束(在步骤1420)。
(十一实施例)
包括本发明的第十一实施例的同步装置的接收机根据图15所示的相位检测程序(同步获取程序)建立符号同步。包括该实施例的同步装置的接收机是具有第十实施例的同步装置的接收机中相位检测程序的性能的改进。
当同步获取程序在步骤1501开始时，初始相位计数器内容i被复位为0(在步骤1502)。这里，初始相位计数器内容i可指示五个不同的初始相位(0-4)，以便将符号时间除以4并最后获得八分之一精度。
当初始相位计数器内容i为零时，初始相位被设置为任意值，模拟同相信号和模拟正交信号被取样(在步骤1503)。然后，为用于对积分绝对值的次数计数的计数器的内容的积分次数计数器内容j，用于计算同相信号和正交信号的绝对值的积分的变量P[i]都被设置为零(在步骤1504)。在步骤1505-1507，同相信号的绝对值|I|，正交信号的绝对值|Q|被加到变量P[i]。这些操作被重复N次积分。然后，1被加到初始相位计数器内容i(在步骤1508)，如果初始相位计数器内容i在相加之后少于4(在步骤1509，1510)，初始相位以1/4偏离1/4(在步骤1503)。因此，步骤1504-1507的操作被重复。
如果在步骤1510初始相位计数器内容i大于4，为两个相继取样点电平相加的四个变量r[0]-r[3]，利用变量p[i]计算如下(步骤1513)。
r[0]＝P  [0]+P  [1]    (6.1)
r[1]＝P  [1]+P  [2]    (6.2)
r[2]＝P  [2]+P  [3]    (6.3)
r[3]＝P  [3]+P  [0]    (6.4)
因此，计算的变量r[0]-r[3]的最小值被选定，变量px，py被获得(在步骤1514)。如果在步骤1513计算的变量r[0]-r[3]的r[1]为最小值，变量P[1]的定时可被确定为最可能的值，于是变量Px＝变量P[1]，并且变量py＝变量p[2]。在步骤1515，最终初始相位可利用变量px，py获得。在上例中，由于最适合点看起来或者是p[1]，p[2]的定时或者中间点，中间定时被获取作为最终初始相位。在步骤1503，初始相位改变为在步骤1515获得的最终初始相位，并且在步骤1504-1510的操作被重复进行。
如果在步骤1409初始相位计数器内容i在相加之后大于4，变量px，py和Pi[4]的最小值被选定(在步骤1517)。由于选择的变量被取样的定时点被视为最可能的同步位置，该定时之后的1/2符号被用作初始相位(在步骤1519)，并且同步获取操作结束(在步骤1520)。
尽管第十实施例的同步装置在步骤1417选择变量px，py和Pi[4]的最大值，其最小值改变的更为迅速，因此该实施例的同步装置具有更高的检测精度。由于最小值，或检测位置位于离开符号判别点1/2符号，所述定时被最后改变该值。
在该实施例的同步装置中的相位检测程序可被适用于第九实施例的同步装置。
(第十二实施例)
包括本发明的第十二实施例的数字移动通信***具有，如图16所示，一个第一模数转换器(A/D转换器)1603用于通过取样将模拟的同相信号1601转换成同相的数字信号，一个第二模数转换器(A/D转换器)1604用于通过取样将一个模拟的正交信号1602转换成数字正交信号，第一选择器1605，向它提供第一和第二A/D转换器1603，1604的输出信号，第一和第二绝对值计算器1606，1607，向它分别提供第一选择器的两个输出信号，检测器1608，向它提供第一选择器1605的两个输出信号，加法器1609，通过它，来自第一和第二绝对值计算器1606，1607的输出信号被相加，一个第二选择器1610，向它提供有来自加法器1609的输出信号，第一和第二积分器1611，1612，向它们分别提供来自第二选择器1610的两个输出信号，一种减法器1613，用于在第一和第二积分器1611，1612的输出信号之间相减，一个控制器1615，向它提供来自减法器1613的输出信号。
下面描述该接收机的操作，其中取样间隔为T/4(T为两个符号间的间隔)并且同步被以T/8的精度获取。
第一和第二A/D转换器1603，1604响应于来自控制器1615的定时信号以T/4取样间隔取样模拟同相输入信号1601和模拟正交输入信号。在该例中，当同步获取操作开始时，来自控制器1615的定时信号可以是任意的信号。由于取样是以T/4的间隔进行的，取样在一个符号间隔T进行4次。
第一选择器1605接收已经经过第一和第二A/D转换器1603，1604的同相输入信号，通过转换器1603，1604，所述信号在一个符号间隔T被取样4次，并且选择器1605将奇数样品送到第一和第二绝对值计算器1606，1607，第四样品送到检测器1608。第一和第二绝对值计算器1606，1607计算同相输入信号和正交输入信号的绝对值。加法器1609将计算的同相输入信号和正交输入信号的绝对值相加。加法器1609的输出信号通过第二选择器1610在每个取样间隔被分配到第一和第二积分器1611，1612。加法器1609的输出信号通过第二选择器1610在每个取样间隔被分配之后，分别由第一和第二积分器1611，1612积分。两个积分结果由减法器1613相互相减，相减的结果被提供到控制器1615，在这里，根据相减结果的正负，作出同步位置向那个方向改变的判定。同步位置被以T/8移动T/8。然后，第一和第二积分器1611，1612的内容被清除。
上述操作被重复进行以使同步位置被偏移。因此，提供到检测器1608的同相信号和正交信号被会聚在远离其零交叉点(即，最佳鉴别点)的位置，因此，来自检测器1608的解调数据1614在质量上可被改善。
通过改变第一和第二积分器1611，1612的积分结果相互比较的间隔，可以控制同步引入的速度以及在引入后的波动。
尽管在上述过程中，第一和第二绝对值计算器1606，1607的输出信号由加法器1609相加，其较大值可被选定。在这种情况下，如果在每个符号中确实穿过零点的特定模式的前序(使得同步信号具有正弦波，其中在每个符号点相位改变180度)被加到数据的头部，同步引入速度以及同步引入精度可被提高。
此外，如果只有当减法器1613的结果超过预定门限时同步位置被改变，同步即可被稳定。
包括本实施例的同步装置的接收机，不同于同步被开始从其开始定时按顺序地建立的***，如果同步开始定时被改变，则一定开始工作，因此，即使从任何状态开始，也可以获得同步。
(第十三实施例)
包括本发明的第十三实施例的同步装置的数字移动通信***具有，如图17所示，一个第一模数转换器(A/D转换器)1703用于通过取样将模拟的同相信号1701转换成同相的数字信号，一个第二模数转换器(A/D转换器)1704用于通过取样将一个模拟的正交信号1702转换成数字正交信号，一个检测器1705，向它提供第一和第二A/D转换器1703，1704的输出信号，时钟再生电路1706，接收来自外部的开始触发器1709，来自第一和第二A/D转换器1703，1704的输出信号，和来自引入检测器1707的输出信号，已经引入检测器1707，向它，来自检测器1705和时钟再生电路1706的输出信号被提供。
当开始触发信号1709被提供到时钟再生电路1706时，时钟再生操作与以第一-第十二实施例的同步装置相同的方式进行。具体地说，象第六到第十二实施例中的同步装置那样，同相输入信号1701和正交输入信号1702由第一和第二A/D转换器1703，1704取样，并用来使得可以获得最佳定时而不考虑模拟电路中的延迟。
检测器1705响应于时钟再生电路1706的最适合定时信号检测来自第一和第二A/D转换器的同相输入信号1701和正交输入信号1702，从而产生解调数据1708。因此，解调数据1708具有高质量。
引入检测器1707接收检测器1705的解调数据1708及来自时钟再生电路1706的输出信号并通过观察解调数据1708和时钟再生电路1706内部状态，确定是否获得同步。如果确定同步已经获得，时钟再生电路1706通过引入检测器1707的输出信号保持同步。因此，在数据间隔中的波动可被抑制，并且错误率特征可被改善。此外，如果特定模式的序列的前序(具体地说，使得同步信号为正弦波，其中其相位在每个符号被改变180度)被提供在传输信号的头部，引入操作可以在特定前序的引入逻辑上执行，因此，同步引入操作可以以高速和高精度实现。结果，无需根据发送机和接收机之间的距离执行复杂的控制操作以改变用于开始触发和同时保持定时的位置。
在包括该实施例的同步装置的接收机中，由于同步引入是自动检测的，在数据间隔中的波动可被抑制，并且错误率特征可被改善。此外，由于同步引入是自动检测的，无需控制用于保持同步的定时因此控制被简化。此外，当具有的同步模式的加到数据的头部时，数据部分被停止时钟再生，因此，同步引入可以通过一个特殊模式特定的方法并以高速，高精度同步同步引入逻辑执行，使得高速和高精度引入可以实现。
(第十四实施例)
包括本发明的第十四实施例的同步装置的数字移动通信***具有，如图18所示，一个第一模数转换器(A/D转换器)1803用于通过取样将模拟的同相信号1801转换成同相的数字信号，一个第二模数转换器(A/D转换器)1804用于通过取样将一个模拟的正交信号1802转换成数字正交信号，一个第一选择器1805，向它提供第一和第二A/D转换器1803，1804的输出信号，第一和第二绝对值计算器1806，1807，向它，来自第一选择器1805的两个输出信号被有选择地提供，加法器1809用于使得来自第一和第二绝对值计算器1806，1807的输出信号相加，一个第二选择器1810，向它提供有来自加法器1809的输出信号，第一和第二积分器1811，1812，向它来自第二选择器1810的两个输出信号被分别提供，一个减法器1813，用于使第一和第二积分器1811，1812的输出信号相减，一个控制器1815，向它提供来自减法器1813的输出信号，以及一个PR计数器1816，向它提供检测器1808的输出信号(解调数据1814)。来自控制器1815的输出信号被分别提供到第一和第二A/D转换器1803，1804和检测器1808，来自PR计数器1816的输出信号被提供到控制器1815。
下面将描述该接收机的操作，其中“1”的前序将在几十个符号上加到数据的头部，并且在T/4取样间隔(T为符号间隔)可以获得T/8精度的同步。
第一和第二A/D转换器1803，1804响应于来自控制器1815的定时信号，以T/4的取样间隔分别对模拟同相输入信号1801，和模拟正交输入信号1802取样。在同步获取操作开始，来自控制器1815的定时信号可以是任意的定时信号。由于取样是在T/4的取样间隔进行的，在每个符号间隔T期间，取样进行4次。在通过转换器1803，1804，所述信号在一个符号间隔T被取样4次之后，选择器1805分配同相输入信号和校正输入信号，使得将奇数样品送到第一和第二绝对值计算器1806，1807，第四样品送到检测器1808。第一和第二绝对值计算器1806，1807分别计算同相输入信号和正交输入信号的绝对值。加法器1809将计算的同相输入信号和正交输入信号的绝对值相加。加法器1809的输出信号通过第二选择器1810在每个取样间隔被分配到第一和第二积分器1811，1812。加法器1809的输出信号在取样间隔被分配之后，分别由第一和第二积分器1811，1812积分。两个积分结果由减法器1813相互相减，相减的结果被提供到控制器1815，在这里，根据相减结果的正负，作出同步位置向那个方向改变的判定。在该例中，同步位置被以T/8移动T/8。然后，第一和第二积分器1811，1812的内容被清除。
上述操作被重复进行以使同步位置被偏移。因此，提供到检测器1808的同相信号和正交信号被会聚在远离其零交叉点(即，最佳鉴别点)的位置，因此，作为检测结果产生的解调数据1814在质量上可被改善。
PR计数器1816计数相继解调的数字“1”同时观察来自检测器1808的解调数据1814。当该次数超过预定的门限值，确定同步引入完成，并向控制器1815提供一个指示保持同步开始的输出信号。
通过改变第一和第二积分器1811，1812的积分结果相互比较的间隔，可以控制同步引入的速度以及在引入后的波动。
尽管在上述过程中，第一和第二绝对值计算器1806，1807的输出信号由加法器1809相加，其较大值可被选定。此外，如果只有当减法器1813的结果超过预定门限时同步位置被改变，同步即可被稳定。
根据包括本实施例的同步装置的接收机，由于操作可以假定即使同步开始时间不同于同步被开始从其开始定时按顺序地建立的***地被改变，则即使从任何状态开始，也可以获得同步。此外，由于同步保持开始定时是自动检测的，所以控制简单。此外，由于在数据期间同步被保持，当前序例如连续的特定方式(具体地说，同步信号为正弦波，其中在每个符号相位被改变180度)被提供在传输信号头部时，可以使用一个有多少个解调结果的相继的符号被确定是正确的标准，从而在同步获取中增加了检测准确性。
根据包括该实施例的同步装置的接收机，由于同步引入是自动检测的，在数据期间的波动可被抑制，并且错误率特征可被改善。此外，通过自动同步引入检测，可以省略同步保持定时控制，因此控制可以被简化。此外，当当特定模式被加到数据头部，数据部分停止在时钟再生，因此同步引入可通过特定的模式方法并以高速，高精度同步引入逻辑进行，使得高速度和高精度引入可被实现。
(第十五实施例)
包括本发明第十五实施例的同步装置的接收机根据图19，20所示的相位检测程序(同步获取程序)建立符号同步。包括该实施例的接收机具有与第十四实施例相同的结构。
当同步获取程序在步骤1901开始时，下述的值被初始化为零：PR计数器的内容，该计数器用于对符号数计数，在该期间，作为前序被加入的“1”被相继地解调，定时的初始位置，在8个不同的位置的频率分布曲线的所有初始值，错误门限值，连续计数器内容，同步标志，其中“0”指示同步被引入，“1”指示同步处于保持状态，第一和第二积分值(步骤1902)。
然后，“1”被加到目前定时的频率分布曲线，并且变量(计数器)i被改变为“ 2”(在步骤1903)。然后，相对于由变量i从目前定时分开的定时的频率分布曲线被改变为零，并且“1”被加到变量i。该操作重复进行直到变量“i”达到“6”(在步骤1904)。对由2或者更大的值从目前定时分开的定时的频率分布曲线都被改变为零。然后，对目前定时的频率分布曲线和对两个相邻定时的频率分布曲线被相加以产生和，P(在步骤1906)。此时，一个大于1的权重X被加到相对于目前定时的频率分布曲线值，从而增加检测精度。如果权重X是2的幂次方，该权重可以只通过改变移位寄存器中的数据来实现，因此无需乘法器。和P与一定次数的门限值比较(在步骤1907)。如果和P大于一定次数的门限值，PR计数器的内容与预定的PR门限值比较(在步骤1908)。如果PR计数器的内容大于预定的PR门限值，同步标志被变为“1”，使得使得同步保持状态开始(在步骤1909)。
从步骤1907到1909的操作可以检测对目前定时的频率分布曲线值并且在其为较大值(即，在目前定时位置保持同步)，并且只有当调制后的数据看起来确实为前序模式才开始同步保持状态。
当在步骤1907和P小于一定的次数的门限值，或者当在步骤1908PR计数器的计数值小于预定的PR门限值，则审查接收的数据是否为“1”(在图20的步骤1910)。这里假定一个符号是以两位象QPSK那样传输的，则审查是否接收的数据的两位都为“ 1”。如果接收的数据为“1”，PR计数器的内容递增“1”(在步骤1912)。如果接收的数据不为“1”，PR计数器的内容减“1”(在步骤1911)。然后，审查PR计数器改变的内容是否为负(在步骤1913)。如果PR计数器的内容为负，PR计数器的内容和错误门限值被置为“0”(在步骤1914)。
然后，通过从第二积分值中减去第一积分值得到积分差(在步骤1915)。这里，第一和第二积分值从图18所示的第一和第二积分器1811，1812产生，并且在不同的取样时间点(在该例中以T/2分开)的同相输入信号和正交输入信号的绝对值被预先自动地添加。
于是，在步骤1916-1918，进行下述判定：是否
(1)连续计数器值大于连续门限值(即，是否同步停留在同一定时位置的次数超过一定次数的门限值)，
(2)同步标志为“0”(即，是否同步处于获取的中间位置)，以及
(3)积分差的绝对值大于错误门限值(即，同步不变，除非有比先前的同步改变的条件更为严格的条件，使同步可被稳定)。
如果上述三个条件都为“是”，积分差的正负号被检测(在步骤1919)。如果积分差为正，定时前进“1”(在步骤1921)。如果积分差为负，定时后退“1”(在步骤1922)。这里，显示了被模8除以后的余数。当同步如该实施例以T/8的精度获取时，只有八个不同的定时，因此于是这种算术运算被执行。然后，在步骤1922，积分差的绝对值被等于错误门限值，因此同步不被改变，除非积分差逐渐增加从而稳定同步。因此，由于同步位置被改变，第一和第二积分值都被清除，用于对同步停留在同一定时位置的次数的连续计数器的内容也被清除。
如果三个判定中的任一个为“否”或当在步骤1922的操作被完成时，连续计数器的内容增加“1”(在步骤1923)，然后处理流程返回到图19所示的步骤1903。然后，同一操作重复进行，直到下一个同步开始信号的到来。
根据包括上述实施例的同步装置的接收机，同步引入的检测可以抑制数据间隔中的波动，因此，改善了错误率特征。此外，同步引入自动检测可以使得无需控制同步保持的定时，因此简化了控制。此外，当特定的同步模式被加到数据的头部时，数据部分停止时钟再生，因此，同步引入可以通过特定模式的特定化方法并以高速高精度逻辑同步引入进行。此外，由于同步引入检测是由解调结果和同步的状态两个因素估测的，所以可以以高精度进行。使同步引入条件逐渐严格增加了同步稳定性，参数(PR门限值，连续门限值和次数门限值)的调整使得可以对同步性能(引入速度，保持特征)进行调整。
(第十六实施例)
包括本发明的第十六实施例的同步装置的接收机与图16所示的第十二实施例的不同之处在于，如图21所示，处于控制器1615和第一和第二A/D转换器1603，1604之间的第三和第四选择器2001，2002，一个提供于减法器1613和第三选择器2001之间的鉴别器2003，换句话说，该接收机，在进入同步保持状态，将第一和第二A/D转换器1603，1604中的取样频率减少到与同相输入信号1601和正交输入信号1602的符号速率相同的速率。下面描述该接收机的操作，其中，前序“1”被在几十个符号上加到数据的头部，第一和第二A/D转换器1603，1604的取样频率为符号速率的两倍。
到再生时钟被从控制器1615产生的操作与包括第十二实施例的同步装置的接收机中的操作相同。从控制器产生的再生时钟(频率为2×符号速率)被送到第三选择器2001。减法器1613的积分差由鉴别器2003确定，鉴别器2003的结果控制第三选择器2001。这里第一和第二A/D转换器1603，1604由于其取样频率为符号速率的两倍，在每个符号周期取样两次。第三选择器2001响应于鉴别器2003的控制信号选择指示奇数样品的信号(即，控制器1615的再生时钟，其频率已减至为符号速率相同的频率)或指示偶数样品的信号(即，控制器1615的再生时钟，其频率已减至符号速率相同的频率，并被延迟(符号周期)/2)。
控制器1615的再生时钟和选择器2001选择的奇数样品或偶数样品被提供到第四选择器2002。第四选择器2002由控制器1615提供的指示同步引入状态或同步保持状态的控制信号控制。即，当控制器1615提供的控制信号指示同步引入状态，第四选择器2002从控制器1615选择再生时钟(即，频率为符号速率的两倍的信号)。当控制器1615的控制信号指示同步保持状态，第四选择器选择指示偶数样品或奇数样品(即，频率被减至为符号速率相同的频率得到速率)的信号。
因此，根据包括该实施例的同步装置的接收机，第一和第二A/D转换器1603，1604在进入同步保持状态之后，响应于频率已经降至符号速率的频率的信号对输入信号取样，因此可以降低功耗。
(第十七实施例)
包括本发明第十七实施例的同步装置的接收机与图16所示的第十二实施例的区别在于，如图22所示，它具有一个第三和第四选择器2001，2002，提供于控制器1615和第一和第二A/D转换器1603，1604之间，一个第五选择器2101，第一鉴别器2102，第二鉴别器2103和异或电路(EXOE)2104，提供于第三选择器2001和第一和第二A/D转换器1603，1604之间。
换句话说，该接收机可以防止因最佳鉴别点改变(符号周期)/2而发生错误同步，该最佳鉴别点的改变取决于同相输入信号或正交输入信号在模数转换后与一个取样周期之后的信号是同相还是反相(即，可以防止从最佳鉴别点偏移的(符号周期)/2被视为最佳鉴别点。为取得该目的，在同步保持状态之后，利用同相输入信号在模/数转换之后是否与一个取样周期之后的周期输入信号同相或反相的信息，或正交输入信号在A/D转换之后是否与一个取样周期之后的正交输入信号同相或反相的信息，第一和第二A/D转换器1603，1604的取样频率被减至与符号速率相同的频率。
该接收机的操作描述如下。在该例中，前序“1”在几十个符号上被加到数据的头部，第一和第二A/D转换器1603，1604的取样频率被选择为符号速率的两倍。此外，第一和第二A/D转换器1603，1604的取样频率通过是否同相输入信号在A/D转换之后与一个取样周期((符号周期)/2)之后的同相输入信号同相或反相的信息被降低。
到再生时钟被从第四选择器2002产生时的操作与包括第十六实施例的同步装置的接收机中的操作相同。在后一操作中，第五选择器2101向第一鉴别器2102提供指示第一A/D转换器1603的输出信号的奇数样品的信号(其频率与符号速率相同)，向第二鉴别器2103提供指示第一A/D转换器1603的输出信号的偶数样品的信号(其频率与符号速率相同)。第一和第二鉴别器2102，2103确定输入信号的正负号。第一和第二鉴别器2102，2103的输出信号被提供到异或电路EXOR2104，在这里作出判定是否输入相互同相或反相。异或电路2104的输出信号用作一个对第三选择器2001的控制信号。
因此根据包括该实施例的同步装置的接收机，由于第一和第二A/D转换器1603，1604的取样频率通过利用是否同相输入信号在A/D转换之后与一个取样周期之后的同相输入信号同相或反相的信息或者是否正交输入信号在A/D转换之后与一个取样周期之后的正交输入信号同相或反相的信息被降低，在同步保持状态被进行之后可以立即防止错误同步。
(第十八实施例)
包括本发明的第十八实施例的同步装置的接收机与第十七实施例的不同之处在于，如图23所示，第一和第二A/D转换器1603，1604的取样频率通过是否同相输入信号1601在A/D转换之后与一个取样周期((符号周期)/2)之后的同相输入信号同相或反相的信息和是否正交输入信号1602在A/D转换之后与一个取样周期之后的正交输入信号同相或反相的信息被降低为与符号速率相同的频率，从而以更高的精度获得同步。
因此，该接收机与图22所示的第十七实施例的不同之处在于，在第三选择器2001和第一和第二A/D转换器1603，1604之间提供了一个第六选择器2201，第三鉴别器2202，第四鉴别器2203，第二异或电路(EXOR)2204，第二加法器2205，第二减法器2206和第五鉴别器2207。
下面描述该接收机的操作，前序“1”被在几十个符号上被加到数据的头部，第一和第二A/D转换器1603，1604的取样频率被选择为符号速率的两倍。此外，第一和第二A/D转换器1603，1604的取样频率利用是否同相输入信号在A/D转换之后与一个取样周期((符号周期)/2)之后的同相输入信号同相或反相的信息被降低。
从再生时钟被从第四选择器2002产生到输出信号被从异或电路产生的操作与包括第十七实施例的同步装置的接收机中相同。在这些操作之后，第六选择器2201向第三鉴别器2202提供第二A/D转换器1604的输出信号的奇数样品(其频率等于符号速率)，和向第四鉴别器2203提供第二A/D转换器1604的输出信号的偶数样品(其频率等于符号速率)。第三和第四鉴别器2202，2203确定输入信号的正负号。第三和第四鉴别器2202，2203的输出信号被提供到第二异或电路2204，在这里进行它们是同相或是反相的判定。异或电路2104的输出信号和第二异或电路2204的输出信号被第二加法器2205相互加到一起。第二加法器2205的输出信号被送到第二减法器2206，这里从其减去一定的参考值。减法器2206的输出信号被送到第五鉴别器2207，这里进行其是同相或是反相的判定。第五鉴别器2207的输出信号用作到第三选择器的控制信号。
(第十九实施例)
包括本发明的第十九实施例的同步装置的接收机与第十七实施例的不同之处在于，如图24所示，一个第三积分器2301被提供于第二加法器2205和第二减法器2206之间使得第一和第二A/D转换器1603，1604的取样频率通过利用是否同相输入信号1601在A/D转换之后与一个取样周期((符号周期)/2)之后的同相输入信号同相或反相的信息和是否正交输入信号1602在A/D转换之后与一个取样周期之后的正交输入信号同相或反相的信息二者的积分值被降低为与同相输入信号1601和正交输入信号1602的符号速率相同的频率，从而以更高的精度获得同步。
也可以利用是否同相输入信号在A/D转换之后与一个取样周期之后的同相输入信号同相或反相的信息和是否正交输入信号在A/D转换之后与一个取样周期之后的正交输入信号同相或反相的信息之一的积分值。
(第二十实施例)
包括本发明的第二十实施例的同步装置的接收机与图22所示的第十七实施例的不同之处在于，如图25所示，在第一选择器1605和第一和第二A/D转换器1603，1604之间提供了用于去除同相输入信号和正交输入信号的DC偏移的第一和第二DC偏移消除电路2401，2402，从而取得更高精度的同步获取。
如图26所示，第一DC偏移消除电路2401具有一个正峰检测器2501用于检测输入信号的正峰，一个负峰检测器2502，用于检测输入信号的负峰，一个加法器2503用于使正峰检测器2501的输出信号和负峰检测器2502的输出信号相加，一个乘法器2504用于使加法器2503的输出信号乘以1/2并检测输入信号的DC偏移，减法器2505用于从输入信号中减去乘法器2504的输出信号，从而从输入信号中去除DC偏移。第二DC偏移消除电路2402具有与第一DC偏移消除电路2401相同的结构。
包括第十六，第十八和第十九实施例的同步装置的接收机可以提供第一和第二DC偏移消除电路2401，2402，这样可获得相同的效果。
(第二十一实施例)
包括本发明的第二十一实施例的同步装置的接收机与图22所示的第十七实施例的不同之处在于，如图27所示，在检测器1608和控制器1615之间提供了一个第三积分器2601和最大值检测器2602，使得可以产生一个帧同步信号。第三积分器2601在对应于前序的数据数的范围内对解调数据1614积分。最大值检测器2602检测第三积分器2601的积分值的最大值，获得该积分值为最大的时刻。根据由最大值检测器2602获得的时刻从控制器1615中产生帧同步定时信号2603。
第三积分器2601和最大值检测器2602可被提供于包括第十六实施例，和第十八到第二十实施例的同步装值的接收机中，这样可取得相同的效果。
(第二十二实施例)
包括本发明的第二十二实施例的同步装置的接收机与图27所示的第二十一实施例的不同之处在于，如图28所示，在第三积分器2601和最大值检测器2602之间提供了第一延迟装置2701，第二延迟装置2702和第二加法器2703，以便相加通过对对应于前序的数据数的范围对解调数据1614积分获得的积分值信号的当前值和两侧相邻值，并检测和为最大值的时刻，从而使产生帧同步定时信号。
在该接收机中，来自提供有解调数据1614的第三积分器2601的积分值信号在第一延迟装置2701中延迟一个符号周期T，在第二延迟装置2702中延迟符号时间T的两倍。第一延迟装置2701，第二延迟装置2702的输出信号由第二加法器2703相加，加法器的输出信号被提供到最大值检测器2602。然后，与包括第二十一实施例的同步装置的接收机中相同的方式从控制器1615中产生帧同步定时信号2603。
(第二十三实施例)
包括本发明的第二十三实施例的同步装置的接收机与图28所示的第二十二实施例的不同之处在于，如图29所示，在第三积分器2601和第二加法器2703之间提供一个第一乘法器2801，在第一延迟装置2701和第二加法器2703之间提供一个第二乘法器2802，在第二延迟装置2702和第二加法器2703提供一个第三乘法器2803，使得解调数据1614的积分值信号的当前的和两侧的相邻值由所述乘法器加权然后相加，从而取得更高精度的帧同步。
在该接收机中，解调数据1614的积分值信号的当前值乘以3，或由第二乘法器2802加权，积分值信号的两侧相邻值乘以2，或者由第一和第三乘法器2801，2803加权。
(第二十四实施例)
包括本发明的第二十四实施例的同步装置的接收机与图21所示的第十六实施例的不同之处在于，如图30所示，在第一选择器1605和减法器1613之间提供了一个第五选择器2901，第一和第二积分器2902，2903和第一和第二绝对值计算器2904，2905，使得同相输入信号和正交输入信号在被转换成数字信号之后被积分并送到绝对值计算器产生不同取样定时的积分值信号的绝对值，它们被相互比较，从而实现同步获取。
下面描述该接收机的操作。在该例中，前序“1”在几十个符号上被加到数据的头部，第一和第二A/D转换器1603，1604的取样频率被选择为符号速率的两倍。
到从第一选择器1605中产生取样信号的操作与包括第十六实施例的同步装置的接收机中的操作相同。第一选择器1605的同相输入信号或正交信号被送到第五选择器2901，通过它，奇数信号和偶数信号被分别分配到第一和第二积分器2902，2903。奇数同相信号或正交信号由第一积分器2902积分，偶数信号由第二积分器2903积分。通常，发送机对同相输入信号和正交输入信号执行差分编码，当在几十个符号上前序具有相继的“1”时，在差分编码后前序交替地变为“1”和“-1”。因此，第一和第二积分器2902，2903在相加之前在每个数据反相同相输入信号和正交输入信号的极性。例如，在8个符号的数据被积分之前，1-符号在先数据，3-符号在先数据，5-符号在先数据和7-符号在先数据相对于当前时刻其极性被反相。
第一和第二积分器2902，2903的输出信号被提供到第一和第二绝对值计算器2904，2905，它们产生相加的奇数同相输入信号或正交输入信号的绝对值和相加的偶数同相输入信号和正交输入信号的绝对值。第一和第二绝对值计算器2904，2905的输出信号被送到减法器1613，然后产生相加的奇数同相输入信号或正交输入信号的绝对值和相加的偶数同相输入信号或正交输入信号的绝对值之间的差信号。下面操作与包括第十六实施例的同步装置的接收机中的操作相同。
因此，在该接收机中，由于视为随机信号的热噪声可通过加法减少，在同相输入信号和正交输入信号中的热噪声成分可被减小，使得可以以高精度实现同步获取。
(第二十五实施例)
包括本发明的第二十五实施例的同步装置的接收机与第二十四实施例的不同之处在于，如图31所示，同相输入信号1601和正交输入信号1602在模数转换之后被积分，并送到绝对值计算器和加法器，从中，对不同定时的绝对值被比较，从而以更高精度进行同步获取。
在该接收机中，第一选择器1605的输出端被连接到第五选择器2901的输入端和第六选择器3001的输入端。第五选择器2901的输出端被连接到第一和第二积分器2902，2903的输入端。第六选择器3001的输出端被连接到第三和第四积分器2902，2903的输入端。第一到第四积分器2902，2903，3002，3003的输出端被分别连接到第一到第四绝对值计算器2904，2905，3004，3005的输入端。第一和第三绝对值计算器2904，3004的输出信号被第一加法器3006相加，并且第二和第四绝对值计算器2905，3005的输出信号由第二加法器3007相加。第一加法器3006的输出信号和第二加法器3007的输出信号由减法器1613相减。
(第二十六实施例)
包括本发明的第二十六实施例的同步装置的接收机与图21所示的第十六实施例的不同之处在于，如图32所示，具有，提供在第一选择器1605和控制器1615之间的绝对值计算器3101，第二选择器3102，减法器3103和积分器3104。换句话说，根据包括该实施例的同步装置的接收机，由于它具有单一的大规模积分器，数字同相输入信号1601或正交输入信号1602的绝对值被产生，对不同的取样定时的绝对值被比较，比较结果被积分，从而实现同步获取。
下面描述该接收机的操作。在该例中，前序“1”在几十个符号上被加到数据的头部，第一和第二A/D转换器1603，1604的取样频率被选择为符号速率的两倍。
到从第一选择器1605中产生取样信号的操作与包括第十六实施例的同步装置的接收机中的操作相同。第一选择器1605的同相输入信号被送到绝对值计算器3101，通过它，绝对值被计算。绝对值计算器3101的输出信号被送到第二选择器3102，分成奇数取样的同相信号的绝对值和偶数信号取样的同相输入信号的绝对值。这些绝对值被提供到减法器3103。减法器3103在奇数取样同相信号的绝对值和偶数取样同相输入信号之间相减。相减的结果被积分器3104积分。积分器3104的输出信号被送到控制器1615和鉴别器2003。下面的到何时解调数据1614被产生的操作与包括第十六实施例的同步装置的接收机中的相同。第一选择器1605可选择正交输入信号。
因此，由于该接收机可减少决定同步装置的大小的积分器的数目到一，同步装置的电路规模可被减小。
(第二十七实施例)
包括本发明的第二十七实施例的同步装置的接收机与图32所示的第二十六实施例的不同之处在于，如图33所示，提供在第一和第二选择器1605，3102之间的第一和第二绝对值计算器3201，3202，和加法器3203。
换句话说，根据包括该实施例的同步装置的接收机，使模数转换的同相输入信号1601和正交输入信号的绝对值相加，在加法之后比较对不同定时的绝对值，积分比较结果，从而实现同步获取。
(第二十八实施例)
包括本发明的第二十八实施例的同步装置的接收机与图31所示的第二十五实施例的不同之处在于，如图34所示，由于提供了一个单一积分器，第五选择器2901的输出端被连接到第一和第二绝对值计算器3303，3304的输入端，第六选择器3001的输出端被连接到第三和第四绝对值计算器3305，3306的输入端，积分器3309被提供于减法器1613和控制器1615之间。因此，在包括该实施例的同步装置的接收机中，第一到第四绝对值计算器3303-3306，第一和第二加法器3307，3308都工作于对应于信号传输速度的取样频率。
下面描述该接收机的操作。在该例中，前序“1”在几十个符号上被加到数据的头部，第一和第二A/D转换器1603，1604的取样频率被选择为符号速率的两倍。
到从第一选择器1605中产生取样信号的操作与包括第十六实施例的同步装置的接收机中的操作相同。第一选择器1605的同相输入信号被送到第五选择器2901，它分配同相输入信号的奇数样品到第一绝对值计算器3303，同相输入信号的偶数样品被送到第二绝对值计算器3304。第一选择器1605的正交输入信号被送到第六选择器3001，它分配正交输入信号的奇数样品到第三绝对值计算器3305，正交输入信号的偶数样品到第四绝对值计算器3306。第一绝对值计算器3303计算同相输入信号的奇数样品的绝对值，第二绝对值计算器3304计算同相输入信号的偶数样品的绝对值，第三绝对值计算器3305计算正交输入信号的奇数样品，第四绝对值计算器3306计算正交输入信号的偶数样品的绝对值。第一和第三绝对值计算器3303，3305的输出信号被第一加法器3307相加，第二和第四绝对值计算器3304，3306的输出信号被第二加法器3308相加。第一和第二加法器3307，3308的输出信号通过减法器1613相互相减，相减的结果由积分器3309积分。积分器3309的输出信号被送到控制器1615和鉴别器2003。下面的直到解调数据1614被产生的操作与包括第十六实施例的同步装置的接收机的操作相同。
因此，在该接收机中，由于第一到第四绝对值计算器3303-3306和第一和第二加法器3307，3308可被以对应于信号传输速度的取样频率操作，可以比包括第二十七实施例的同步装置的接收机中更低地降低功耗。
此外，该实施例的同步装置可被应用于第十二到第十六实施例，第十八实施例，第二十到二十三实施例和第二十五实施例。
(第二十九实施例)
包括本发明的第二十九实施例的同步装置的接收机与图32所示的第二十六实施例的不同之处在于，如图35所示，在第一选择器1605和绝对值计算器3101之间提供了一个加法器3401，用于加模数转换的同相和正交输入信号1601，1602。
下面描述该接收机的操作。在该例中，前序“1”在几十个符号上被加到数据的头部，第一和第二A/D转换器1603，1604的取样频率被选择为符号速率的两倍。
到从第一选择器1605中产生取样信号的操作与包括第二十六实施例的同步装置的接收机中的操作相同。第一选择器1605的同相和正交输入信号由加法器3401相加。该和的绝对值由绝对值计算器3101计算。绝对值计算器3101的输出信号被提供到第二选择器3102，它将输入信号分成同相输入信号的奇数样品的绝对值和同相输入信号的偶数样品的绝对值。这些信号被送到减法器3103。减法器3103对同相输入信号的奇数样品和偶数样品进行减法运算，相减的结果被积分器3104积分。积分器3104的输出信号被提供到控制器1615和鉴别器2003。下面的直到解调数据1614被产生的操作与包括第十六实施例的同步装置的接收机的操作相同。
因此，在该接收机中，由于视为随机信号的热噪声可通过加法减少，在同相输入信号和正交输入信号中的热噪声成分可被减小，使得可以以高精度实现同步获取。
(第三十实施例)
包括本发明的第三十实施例的同步装置的接收机与图36所示的第二十九实施例的不同之处在于，如图36所示，在第一选择器1605和加法器3401之间提供了第一和第二开关3501，3502，一个极性反向器3503，第二和第三鉴别器3504，3505和异或电路3506，使得模数转换的同相和正交输入信号1601，1602的极性总是保持相等并提供到加法器3401。
到从第一选择器1605中产生取样信号的操作与包括第二十九实施例的同步装置的接收机中的操作相同。第一选择器1605的同相和正交输入信号被分别提供到第二和第三鉴别器3504，3505，在这里其极性(正或负极性)被确定。第二和第三鉴别器3504，3505的输出信号被送到异或电路3506，进行异逻辑和运算，确定同相和正交输入信号的极性是否相同，如果同相或正交输入信号的极性相同，异或电路3506的输出信号被控制第一和第二开关3501，3502切换，允许第一选择器1605的同相输入信号被送到加法器3401。如果同相和正交输入信号的极性不同，异或电路3506的输出信号控制第一和第二开关3501，3502切换，允许第一选择器1605的同相输入信号通过极性反向器送到加法器3401。极性反向器3503使同相输入信号的极性反向。因此，加法器3401加同相输入信号和被保持相同的极性的正交信号。下面的操作与第二十九实施例的同步装置的操作相同。
因此，该接收机可以防止由于同相和正交输入信号的极性不同造成的信号电平的降低引起的同步获取精度下降。
(第三十一实施例)
包括本发明的第三十一实施例的同步装置的接收机与第三十实施例的不同之处在于，如图37所示，在异或电路3506和第一和第二开关3501，3502之间，提供了一个第二积分器3601，用于积分用于指示模数转换的同相和正交输入信号1601，1602的极性是否相同的异或电路3506的输出信号，一个第二减法器3602，用于从第二积分器的输出信号中减去一定的门限值，一个第四鉴别器3603用于确定第二减法器36 02的输出信号的极性，使得第四鉴别器3603的输出信号控制第一和第二开关3501，3502切换。
因此，该接收机积分指示模数转换的同相和正交输入信号1601，1602的极性是否相同的信息，并根据积分结果的极性最后确定模数转换的同相和正交输入信号的极性是否相同，因此，可以取得更高精度的同步获取。
(第三十二实施例)
包括本发明的第三十二实施例的同步装置的接收机与图16所示的第十二实施例的不同之处在于，取代加法器1609提供了一个存储器部分3701作为包络产生器，如图38所示。换句话说，该实施例的同步装置利用A/D转换之后的数字同相和正交信号1601，1602产生包络信号，利用该包络信号获取同步，从而防止同步获取特征因频率漂移而劣化。
包括该实施例的同步装置的接收机的操作将参照图39A到39J进行。图39A所示的信号A指示对第一和第二A/D转换器1603，1604的取样时钟，图39B中的信号B指示时钟周期为取样时钟周期两倍，图39C中的信号C指示同相输入信号的绝对值，图39D中的信号D指示正交输入信号的绝对值，图39E中的信号E指示包络信号，图39F中的信号F指示包络信号的奇数样品，图39G中的信号G指示包络信号的偶数样品，图39H中的信号H指示包络信号的奇数样品的积分结果，图39I中的信号I指示包络信号的偶数样品的积分结果，图39J中的信号J指示从信号I从信号H的相减的结果。
在下述描述中，假定前序“1”被加到几十个符号的数据的头部，第一和第二A/D转换器1603，1604的取样时钟被选择为符号速率的两倍。
获得同相和正交输入信号1601，1602的绝对值的操作与包括第十二实施例的同步装置的接收机中的操作相同。同相和正交输入信号1601，1602的绝对植被存储在存储器部分3701中。存储器部分3701包括一个乘法器和已经存储有包络信息的存储器部分。包络信息根据同相和正交输入信号1601，1602的绝对值被从存储器中读出，从而，产生包络信号。到解调信号1614在第二选择器16110之后产生时的操作与包括第十二实施例的同步装置的接收机中的相同。
当前序“1”被采用时，前序进行DPQSK映射处理，在频率带限制之后，变成以下式表示的正弦波。
同相输入信号，I＝A·cos(2πfnT)  (7.1)
正交输入信号，Q＝B·cos(2πfnT)  (7.2)
其中A，B：常数
f：频率
T：取样周期
n：0，1，2，…
因此包络信号可以用下面的公式表示。
当有频率漂移时，前序用下述公式表示。
同相输入信号＝
                  A·cos(2πfnT)·cos(2πΔfnT)
-B·cos(2πfnT)·sin(2πΔfnT)
                                          (7.4)
正交输入信号＝
                  B·cos(2πfnT)·Cos(2πΔfnT)
+A·cos(2πfnT)·sin (2πΔfnT)
                                          (7.5)
因此，该例中的包络信号由下述公式表示。
从上面的公式(7.3)和(7.5)，应当理解由于包络信号即使在频率漂移的情况下也不改变，利用包络信号的同步获取可以防止同步获取特征因频率漂移而变劣。
(第三十三实施例)
包括本发明的第三十三实施例的同步装置的数字移动通信***的接收机与包括第三十二实施例的同步装置的接收机的不同之处在于，如图40所示，一个包络产生器被提供取代图38中所示的存储器部分3701。因此该实施例的同步装置无需构成存储器部分3701的乘法器和存储器，因此可以取得高速输入信号，以及降低电路规模和功耗。
该实施例的同步装置的包络产生器具有一个减法器3901，一个鉴别器3902，一个选择器3903，一个第一移位装置3904，用于执行1/4输入信号的计算，一个第二移位装置3905，用于执行1/8输入信号的计算，第一加法器3906，和第二加法器3907。
下面参见图41A-41I描述包括该实施例的同步装置的接收机的操作。图41A，41B，41C和41D与图39A，39B，39C，39D中所示的相同。图41E所示的信号K为信号C和D之间的差，图41F中的信号L是用于选择器3903的控制信号，图41G中的信号M是信号C和D中振幅较大的一个，图41H中的信号N是乘以0.375的较低振幅的一个信号，图41I中的信号O为包络信号
包络信息Z可以利用通信信号I和正交信号Q通过下述公式近似地表示。
当|I|＞|Q|时，
Z＝|I|+0.375·|Q|                  (8.1)
当|I|＜|Q|时，
Z＝|Q|+0.375·|I|                  (8.2)
其中0.375(＝0.25+0.125)一项可通过第一和第二移位装置3904，3905和第二加法器3906计算。
图42显示了包络信息Z和同相输入信号I和正交输入信号Q的相位之间关系的理论计算。包络信息Z可从公式(8.1)和(8.2)中以7％的误差产生。
减法器3901使I和Q信号的绝对值相减，从而产生信号K。鉴别器3902确定信号K的正负号，由此产生控制选择器3903的控制信号L。换句话说，当信号K的符号为正时，同相输入信号I的绝对值(信号C)作为信号M被从选择器3903提供到第一加法器3907。此外，正交输入信号Q的绝对值(信号D)作为信号n被从选择器3903提供到第一和第二移位装置3904，3905。当信号K的符号为负时，正交输入信号Q的绝对值(信号D)作为信号M被从选择器3903提供到第一加法器3907。而且，同相输入信号I的绝对值(信号C)作为信号n被从选择器3903提供到第一和第二移位装置3904，3905。在信号n在第一和第二移位装置3904，3905中分别被被0.125和0.25乘以后，装置3904，3905的输出信号被加法器3906相加，产生信号N。信号M和N进一步被第一加法器3907相加，然后产生包络信号O。
图43显示了该实施例的同步装置的同步引入特征的模拟结果。在该模拟中频率漂移仅为接收的频率的6ppm(标准值为3ppm，频率漂移为6ppm，信号传输和接收的最大值)。从该结果中，可以看出同步引入特征几乎依赖于频率漂移的存在。此外，由于包络信息产生中的近似引起的轻微的特征差可以忽略不计。
(第三十四实施例)
包括本发明的第三十四实施例的同步装置的数字移动通信***的接收机与包括第三十三实施例的同步装置的接收机的不同之处在于，一个积分器4301被提供于包络产生器的减法器3901和鉴别器3902之间。换句话说，根据该实施例的同步装置，包络产生器比较利用I，Q信号的绝对值之间的差的积分信号比较同相和正交输入信号I，Q的绝对值，从而增加包络产生精度。
下面参照图45A-45J描述包括该实施例的同步装置的接收机的操作。图45A，45B，45C，45D和45E中所示的信号A，B，C，D，E与图41A，41B，41C，41D和41E中所示的相同。图45F中所示的信号P指示信号K的积分结果。图45G所示的信号Q为用于选择器3903的控制信号。图45H中所示的信号R被信号C和D中较大振幅者。图45I中所示的信号为被0.375所乘的较小振幅者。图45J中所示的信号T为包络信号。
减法器3901使同相输入信号I和正交输入信号Q的绝对值之间相减，因此产生信号K。积分器4301对信号K积分，因此产生信号P。鉴别器3902确定信号P的正负号，产生控制选择器3903的控制信号Q。换句话说，当信号K为正时，同相输入信号I的绝对值(信号C)被作为信号R从选择器3903提供到第一加法器3907。而且，正交输入信号Q的绝对值(信号D)被作为信号s从选择器3903提供到第一和第二移位装置3904，3905。当信号P为负时，正交输入信号Q的绝对值(信号D)被作为信号R从选择器3903提供到第一加法器3907。此外，同相输入信号I的绝对值(信号C)被作为信号S从选择器3903提供到第一和第二移位装置3904，3905。在第一和第二移位装置3904，3905用0.125和0.25分别乘以该信号之后，第二加法器3906使来自装置3904，3905的输出信号相加，因此产生信号S。第一加法器3907使信号R和S相加，因此产生包络信号T。
(第三十五实施例)
包括本发明的第三十五实施例的同步装置的数字移动通信***的接收机与包括第三十二实施例的同步装置的接收机的不同之处在于，两个选择器(第二和第三选择器4501，4502)和两个4存储器部分(第一和第二存储器部分4503，4504)被提供，以取代图38所示的存储器部分3701和第二选择器1610。换句话说，根据该实施例的同步装置，第一和第二存储器部分4503，4504作为包络产生器以与符号速率相同的取样速度工作，因此快速的符号速率低功耗。
下面参照图46描述包括该实施例的同步装置的接收机。到同相输入信号和正交输入信号1601，1602的绝对值信号从第一和第二绝对值计算器1606，1607的操作与包括第三十二实施例的同步装置的接收机的操作相同。指示同相输入信号1601的绝对值的信号被提供到第二选择器4501，第二选择器4501将其分成奇数样品和偶数样品。指示正交输入信号1602的绝对值的信号被送到第三选择器4502，将它分成奇数样品和偶数样品。同相输入信号1601的绝对值的偶数样品和正交输入信号1602的绝对值的偶数样品被提供到第一存储器部分4503。同相输入信号1601的绝对值的奇数样品和正交输入信号1602的绝对值的奇数样品被提供到第二存储器部分4504。第一存储器部分4503具有已经存储的包络信息。该包络信息按照同相输入信号1601的绝对值的偶数样品和正交输入信号1602的绝对值的偶数样品被读出。即，关于偶数样品的包络信息被从第一存储器部分4503中产生。第二存储器部分4504具有已经存储的包络信息。该包络信息被按照同相输入信号1601的绝对值的奇数样品和正交输入信号1602的绝对值的奇数样品读出。也就是说，关于奇数样品的包络信息从第二存储器部分4504中产生。从第一存储器部分4503的包络信息被送到第一积分器1611，来自第二存储器部分4504的包络信息被提供到第二积分器1612。下面的操作与包括第三十二实施例的同步装置的接收机中的操作相同。
(第三十六实施例)
包括本发明的第三十六实施例的同步装置的数字移动通信***的接收机与包括第三十五实施例的同步装置的接收机的不同之处在于，四个绝对值计算器(第一到第四绝对值计算器4601-4604)被提供取代如图46所示的两个绝对值计算器(第一和第二绝对值计算器1606，1607)，两个选择器(第二和第三选择器4501，4502)被提供于第一选择器1605和四个绝对值计算器(第一到第四绝对值计算器4601-4604)。换句话说，根据该实施例的同步装置第一到第四绝对值计算器4601-4604已经第一和第二存储器部分4503，4504作为包络产生器被以与符号速率相同的取样速度操作，从而取得比第三十五实施例的同步装置更块的符号速率和低功耗。
下面参照图47描述包括该实施例的同步装置的接收机。到第一选择器1605的操作与第三十五实施例的同步装置的操作相同。来自第一选择器1605的同相输入信号1601被送到第二选择器4501，分成奇数样品和偶数样品。来自第一选择器1605的正交输入信号1602被送到第三选择器4502，将其分成奇数样品和偶数样品。第一绝对值计算器4601计算同相输入信号1601的偶数样品的绝对值。第二绝对值计算器4602计算同相输入信号1601的奇数样品的绝对值。第三绝对值计算器4603计算正交输入信号1602的偶数样品的绝对值。第四绝对值计算器4604计算正交输入信号1602的奇数样品的绝对值。
指示来自第一绝对值计算器4601的同相输入信号1601的偶数样品的绝对值的信号和指示来自第三绝对值计算器4603的正交输入信号1602的偶数样品的绝对值的信号被提供到第一存储器部分4503。指示来自第二绝对值计算器4602的同相输入信号1601的奇数样品的绝对值的信号和指示来自第四绝对值计算器4604的正交输入信号1602的奇数样品的绝对值的信号被提供到第二存储器部分4504。下面的操作与包括第三十五实施例的同步装置的接收机中的操作相同。
本发明具有下述的效果
(1)  可以以符号速率的N倍的频率检测接收的IF段信号的零交叉
点，并从对检测时间频率分布曲线建立最佳的符号同步。
(2)  由于零交叉的频率分布曲线被检测到，即使数对应于零交叉点
的符号不象信息符号相继地发生也不产生误操作。
(3)  即使当脉冲长度较短或者当时钟精度很高时，同步通过小数目
的符号被建立和保持，因此同步电路可被停止，使得可以降低功
耗。
(4)  即使当脉冲长度较长或者时钟精度较低，同步可以在信息符号
中被检测，因此，可以通过增加简单的电路取得同步跟踪。
(5)  由于同步获取操作可以通过利用A/D转换器数据，可以比利用
模数转换前的模拟数据检测到更为准确的同步位置。当由于到达
同步电路和A/D转换器所需的时间之间的差引起严重的问题(特别
是符号速率高时)时，它是很有效的。此外，该同步电路可以利
用加法器通过简单实现。
(6)  通过积分和比较在不同定时取样的数据的绝对值可以以高速
和高精度进行同步引入。此外，通过通过检测同步获取和自动进
入同步保持状态，可以抑制在数据解调时的波动，改善错误率，
无需进行同步保持控制。在这种情况下，当具有一个特定模式的
前序时，用于该模式特定的同步引入方法可被采用，因此，可以
以高速和高精度进行同步引入。(7)    根据第十六实施例，在同步保持状态进入后，A/D转换器的取
样频率被降低到I，Q信号的符号速率相同的频率，从而进一步降
低了功耗。(8)    根据第十七到第十九实施例，由于取样频率可以利用是否I(Q)
信号在A/D转换之后与一个取样周期之后的I(Q)信号同相或反相
的信息被降低，该接收机在同步保持状态被引入后立即防止同步
错误。(9)    根据第二十实施例，由于I，Q信号在A/D转换之后，进行DC偏
移去除处理，高精度同步可被获得。(10)   根据第二十一到第二十三实施例，可以通过针对对应于前序数
据数的范围积分和解调数据，并检测积分值为最大的时刻，获得
帧同步。(11)   根据第二十四和二十五实施例，由于热噪声成分可被进一步抑
制，同步获取可以以更高精度进行。(12)   根据第二十六和第二十七实施例，由于必须的积分器的数目可
以减少，电路规模可以降低到通常的尺寸的1/2。(13)   根据第二十八实施例，由于用于计算I信号和Q信号在A/D转换
后的绝对值的和的绝对值计算器和加法器可以以与信号传输速度
相同的取样频率工作，功耗可被进一步降低。(14)   根据第二十九到第三十一实施例，由于热噪声成分可被减少而
不增加积分器的数目，同步可以以高精度被获取。(15)   根据第三十二和第三十六实施例，由于同步获取是通过利用包
络信号进行的，同步获取特征可以防止因频率漂移而劣化。

Claims (36)

1.一种同步装置，其特征在于包括：
从输入信号中检测编码的装置；
以与符号速率若干倍的速率从编码中检测编码的改变点的装置；
用于计算所述的编码的改变点相对时间的频率分布曲线的装置；
用于确定计算的频率分布曲线取最大值的相位数为符号同步点的装置。
2.一种同步装置，其特征在于包括：
从输入信号中检测编码的装置；
以与符号速率若干倍的速率从编码中检测编码的改变点的锁存装置；
用于计算检测的编码的改变点相对时间的频率分布曲线的装置；
用于确定计算的频率分布曲线首次超过门限值的相位数为符号同步点的装置。
3.一种同步装置，其特征在于包括：
从输入信号中检测编码的装置；
以与符号速率若干倍的速率从编码中检测编码的改变点的锁存装置；
用于计算检测的编码的改变点相对时间的频率分布曲线的装置；
用于确定计算的频率分布曲线首次超过门限值的相位数为符号同步点，以及当频率分布曲线在一定检测周期内未超过该门限值时，计算的频率分布曲线取最大值的相位数为符号同步点的装置。
4.根据权利要求1-3的任一个同步装置，其特征在于在同步建立之后，通过在一个位置上计算频率分布曲线来进行定时校正，在同步建立点之前和之后一定的相位单元，并检测相关的相位数。
5.根据权利要求4的同步装置，其特征在于当频率精度已知较低时，在同步之后更频繁地进行相位数检测，当频率精度已知较高时，相位数检测较少地进行。
6.根据权利要求1-5的任一个同步装置，其特征在于通过利用A/D转换之后的数据获取同步。
7.根据权利要求6的同步装置，其特征在于当同步信号为正弦波，其相位在每个符号改变180度时，同相和正交信号，或在A/D转换之后的取样数据的I，Q信号的每个绝对值被相加，在相加之后，选择两个和的更精确的一个。
8.根据权利要求6的同步装置，其特征在于当同步信号为正弦波，其相位在每个符号改变180度时，同相和正交的信号在A/D转换之后的取样数据的绝对值被相加。
9.根据权利要求7或8的同步装置，其特征在于当同步信号为正弦波，其相位在每个符号改变180度时，在以符号速率4倍进行取样的取样数据中的同相和正交的每个的绝对值的和被计算，电平被预先确定的同相和正交信号的较大电平的一个的一对相邻最大值被选择，对于以其中间定时取样的取样数据的较大电平信号的绝对值的和计算被再次进行，形成的三个值被比较，确定最大值的定时被确定，从而获得同步。
10.根据权利要求7或8的同步装置，其特征在于当同步信号为正弦波，其相位在每个符号改变180度时，对以符号速率4倍取样的所述的同相和正交信号的取样数据的绝对值的和进行计算，取样数据的一对相邻最大值被选择，对于以其中间定时取样的取样数据的较大电平信号的绝对值的和计算被再次进行，形成的三个值被比较，确定最大值的定时，从而获得同步。
11.根据权利要求9或10的同步装置，其特征在于取样数据的一对相邻最大值被选择，对于以其中间定时取样的取样数据的较大电平信号的绝对值的和计算被再次进行，形成的三个值被比较，确定最小值的定时，从而获得同步。
12.一种同步装置，其特征在于包括计算模数转换之后的同相和正交信号的绝对值的和的装置，通过比较以不同的速率取样的取样数据的积分值获取同步的装置。
13.一种同步装置，其特征在于包括通过开始触发信号用于开始同步获取的装置，利用解调结果和同步获取状态检测同步获取的装置，并开始保持同步。
14.根据权利要求12的同步装置，其特征在于当特定前序模式被加到数据的头部时，通过计算前序的解调结果中的错误数检测同步引入，并且同步开始保持。
15.根据权利要求14的同步装置，其特征在于同步获取检测精度可利用作出在解调结果中有多个符号被相继校正的判定的判定基准和同步获取的频率分布曲线而被增加。
16.根据权利要求12-15的任何一个同步装置，其特征在于在同步保持状态进入之后，模数D转换器的取样频率被降低到所述的同相和正交信号的符号速率相同的频率。
17.根据权利要求16的同步装置，其特征在于模数转换器的取样频率在同步保持状态进入之后的降低是利用是否同相信号或正交信号在模数转换之后与一个取样周期之后的信号同相或反相的信息进行的。
18.根据权利要求16的同步装置，其特征在于模数转换器的取样频率在同步保持状态之后的降低是利用是否同相信号和正交信号在模数转换之后与一个取样周期之后的信号同相或反相的信息进行的。
19.根据权利要求17或18的同步装置，其特征在于模数转换器的取样频率在同步保持状态之后的降低是利用是否同相信号或正交信号在模数转换之后与一个取样周期之后的信号同相或反相的信息的积分值进行的。
20.根据权利要求16-19的任一个同步装置，其特征在于在模数转换之后同相信号和正交信号中的直流偏移被去除。
21.根据权利要求16-20的任一个同步装置，其特征在于通过积分解调数据，帧同步可以连同解调数据一起被获取。
22.根据权利要求21的同步装置，其特征在于当前解调数据的积分值被加到两个相邻的解调数据的积分值中，利用该积分值的和获得帧同步。
23.根据权利要求21的同步装置，其特征在于当前解调数据和两个相邻的解调数据的积分值在加权之后相加。
24.一种同步装置，其特征在于包括对转换之后的同相信号或正交信号积分的装置，比较以不同取样定时速率取样的取样数据的积分值的绝对值来获取同步的装置。
25.一种同步装置，其特征在于包括对转换之后的同相信号或正交信号积分，使同相信号或正交信号的积分值相加的装置，比较以不同取样定时速率取样的取样数据的和的绝对值来获取同步的装置。
26.一种同步装置，其特征在于包括在转换之后计算同相信号或正交信号的绝对值的装置，比较以不同取样定时速率取样的取样数据的绝对值的装置，计算比较结果的积分值并利用该积分值来获取同步的装置。
27.一种同步装置，其特征在于包括在转换之后计算同相信号或正交信号的绝对值的和的装置，比较以不同取样定时速率取样的取样数据的绝对值的装置，计算比较结果的积分值并利用该积分值来获取同步的装置。
28.根据权利要求12，16，18，20-23，25，和27的同步装置，其特征在于包括绝对值计算器和用于计算转换之后的同相信号和正交信号的绝对值的和的加法器工作于与信号传输速度相同的取样频率。
29.一种同步装置，其特征在于包括在模数转换之后使同相信号和正交信号相加的装置，利用所述相加之后的绝对值获取同步的装置。
30.根据权利要求29的同步装置，其特征在于当在转换之后同相信号和正交信号的极性不同时，在转换之后同相信号和正交信号的极性被反向，然后同相信号和正交信号相加。当在转换之后同相信号和正交信号的极性不同时，在转换之后同相信号和正交信号的极性被反向，然后同相信号和正交信号相加。
31.根据权利要求29的同步装置，其特征在于在转换之后同相信号和正交信号的极性是否不同的信息被积分，当该积分值的极性不同时，在转换之后同相信号或正交信号的极性被反向。由于在转换之后同相信号和正交信号的极性是否不同的信息被积分，当该积分值的极性不同时，在转换之后同相信号或正交信号的极性被反向。
32.一种同步装置，其特征在于包括一个包络产生器，用于从转换之后的同相信号和正交信号的绝对值产生一个包络信号，使得可以利用包络信号获得同步。
33.根据权利要求32的同步装置，其特征在于包括包络产生器通过将同相信号和正交信号的绝对值的较大的一个加到被0.375乘的较小的一个产生包络信号。
34.根据权利要求33的同步装置，其特征在于包括在包络产生器中的同相信号和正交信号的绝对值之间的比较是利用同相信号和正交信号的绝对值之间的差的积分信号进行的。
35.根据权利要求32-34的任一个的同步装置，其特征在于包络产生器工作于与信号传输速度相同的取样速率。
36.根据权利要求35的同步装置，其特征在于用于计算同相信号和正交信号的绝对值的绝对值计算器工作于与信号传输速度以及包络产生器相同的取样速率。
CN97112936A 1996-06-04 1997-06-04 同步装置 Pending CN1175151A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP142033/96 1996-06-04
JP14203396 1996-06-04
JP159893/96 1996-06-20
JP15989396 1996-06-20
JP205823/96 1996-08-05
JP20582396 1996-08-05
JP32051596 1996-11-29
JP320515/96 1996-11-29
JP089824/97 1997-04-08
JP8982497A JPH10215289A (ja) 1996-06-04 1997-04-08 同期装置

Publications (1)

Publication Number Publication Date
CN1175151A true CN1175151A (zh) 1998-03-04

Family

ID=27525445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97112936A Pending CN1175151A (zh) 1996-06-04 1997-06-04 同步装置

Country Status (6)

Country Link
US (2) US6208701B1 (zh)
EP (2) EP0812079B1 (zh)
JP (1) JPH10215289A (zh)
KR (1) KR100283291B1 (zh)
CN (1) CN1175151A (zh)
DE (2) DE69736532T2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881417B2 (en) 2006-11-22 2011-02-01 Samsung Electronics Co., Ltd. Demodulation method using phase detection and apparatus thereof
CN103248341A (zh) * 2013-05-06 2013-08-14 复旦大学 一种适用于vlsi片上时钟***的偏斜检测和去偏斜调节电路
CN106788953A (zh) * 2016-12-16 2017-05-31 武汉邮电科学研究院 一种多路并行数据信号的对齐方法及***

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223317B1 (en) 1998-02-28 2001-04-24 Micron Technology, Inc. Bit synchronizers and methods of synchronizing and calculating error
US6081822A (en) * 1998-03-11 2000-06-27 Agilent Technologies, Inc. Approximating signal power and noise power in a system
FR2781943B1 (fr) * 1998-07-30 2000-09-15 Thomson Multimedia Sa Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique
JP3850611B2 (ja) * 1999-12-28 2006-11-29 三菱電機株式会社 タイミング再生器およびこれを用いた復調装置
US20020075972A1 (en) * 2000-03-29 2002-06-20 Time Domain Corporation Apparatus, system and method for one-of-many positions modulation in an impulse radio communications system
JP4132714B2 (ja) * 2001-04-12 2008-08-13 三菱電機株式会社 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法
KR100435494B1 (ko) * 2001-11-21 2004-06-09 한국전자통신연구원 디지털 통신에서의 동기 수행 시스템 및 그 방법
KR100466589B1 (ko) * 2002-02-18 2005-01-24 한국전자통신연구원 디지털 심볼 동기 장치 및 그 방법
US7559076B2 (en) * 2002-05-17 2009-07-07 Broadcom Corporation Sample rate reduction in data communication receivers
US20040001448A1 (en) * 2002-06-28 2004-01-01 Preston Shawn E. System and method for transmitting highly correlated preambles in QAM constellations
US7099400B2 (en) * 2003-01-22 2006-08-29 Agere Systems Inc. Multi-level pulse amplitude modulation receiver
JP4276113B2 (ja) * 2004-03-05 2009-06-10 Ｏｋｉセミコンダクタ株式会社 標準電波受信時刻装置及びタイムコード信号の復号化方法
FI20040700A0 (fi) * 2004-05-19 2004-05-19 Oulun Ylipisto Signaalin vastaanotto kommunikaatiojärjestelmässä
JP4492264B2 (ja) * 2004-09-13 2010-06-30 株式会社日立製作所 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
US7593707B2 (en) * 2004-11-01 2009-09-22 Broadcom Corp. Method and system for compensation of DC offset in an RF receiver
JP2006166005A (ja) * 2004-12-07 2006-06-22 Furuno Electric Co Ltd 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機
JP4148951B2 (ja) * 2005-01-12 2008-09-10 株式会社東芝 磁気記録再生装置
US7616707B2 (en) * 2005-07-08 2009-11-10 Research In Motion Limited Methods and apparatus for reducing a sampling rate during a sampling phase determination process
JP4720658B2 (ja) * 2005-07-19 2011-07-13 パナソニック株式会社 同期検出回路およびマルチモード無線通信装置
JP4841927B2 (ja) * 2005-10-20 2011-12-21 富士通株式会社 非同期伝送装置、非同期伝送方法
DE112007000005B4 (de) * 2006-06-19 2009-12-31 Panasonic Corp., Kadoma Positionsdetektor
CN101060512B (zh) 2006-06-30 2010-12-08 华为技术有限公司 一种ofdm传输符号同步的方法及其***
JP5114244B2 (ja) 2008-02-26 2013-01-09 オリンパス株式会社 クロック再生回路
EP2515467B1 (en) * 2011-04-21 2016-02-10 Nxp B.V. Symbol clock recovery circuit
JP5853196B2 (ja) * 2011-12-19 2016-02-09 パナソニックＩｐマネジメント株式会社 同期システム及びそれを備えた受信装置
US9385858B2 (en) * 2013-02-20 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing phase estimation for clock and data recovery
JP6095165B2 (ja) * 2013-05-14 2017-03-15 株式会社日立国際電気 同期方法および同期装置
JP6911282B2 (ja) * 2016-05-18 2021-07-28 ソニーグループ株式会社 通信装置、通信方法、プログラム、および、通信システム
US10677648B2 (en) * 2016-09-08 2020-06-09 Sharp Kabushiki Kaisha Optical sensor and electronic device
CN109690342B (zh) * 2016-09-08 2023-03-24 夏普株式会社 光传感器及电子设备
JP6640696B2 (ja) * 2016-10-20 2020-02-05 キオクシア株式会社 インターフェースシステム
US10778201B1 (en) * 2019-05-03 2020-09-15 Rohde & Schwarz Gmbh & Co. Kg System and method of creating periodic pulse sequences with defined absolute phase

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189622A (en) * 1975-10-17 1980-02-19 Ncr Corporation Data communication system and bit-timing circuit
US4166979A (en) * 1976-05-10 1979-09-04 Schlumberger Technology Corporation System and method for extracting timing information from a modulated carrier
US5185768A (en) * 1990-10-09 1993-02-09 International Business Machines Corporation Digital integrating clock extractor
GB2253122B (en) * 1991-02-02 1995-08-16 Cognito Group Ltd Decoding method and apparatus
US5452331A (en) * 1992-08-14 1995-09-19 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Symbol lock detection implemented with nonoverlapping integration intervals
JP2853491B2 (ja) * 1992-12-07 1999-02-03 株式会社村田製作所 Ｄｑｐｓｋ遅延検波回路
US5444697A (en) * 1993-08-11 1995-08-22 The University Of British Columbia Method and apparatus for frame synchronization in mobile OFDM data communication
US5586150A (en) * 1993-11-24 1996-12-17 Rajupandaram K. Balasubramaniam Method and apparatus for symbol synchronization in multi-level digital FM radio
JP3142205B2 (ja) 1994-05-10 2001-03-07 松下電器産業株式会社 フレーム同期装置
US5764706A (en) * 1995-08-31 1998-06-09 Usa Digital Radio Partners, L.P. AM compatible digital waveform frame timing recovery and frame synchronous power measurement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7881417B2 (en) 2006-11-22 2011-02-01 Samsung Electronics Co., Ltd. Demodulation method using phase detection and apparatus thereof
CN103248341A (zh) * 2013-05-06 2013-08-14 复旦大学 一种适用于vlsi片上时钟***的偏斜检测和去偏斜调节电路
CN103248341B (zh) * 2013-05-06 2016-01-20 复旦大学 一种适用于vlsi片上时钟***的偏斜检测和去偏斜调节电路
CN106788953A (zh) * 2016-12-16 2017-05-31 武汉邮电科学研究院 一种多路并行数据信号的对齐方法及***
CN106788953B (zh) * 2016-12-16 2019-08-06 武汉邮电科学研究院 一种2路并行数据信号的对齐方法及***

Also Published As

Publication number Publication date
US6456677B1 (en) 2002-09-24
DE69734082T2 (de) 2006-06-29
KR100283291B1 (ko) 2001-03-02
EP0812079A2 (en) 1997-12-10
EP0812079B1 (en) 2005-08-31
DE69734082D1 (de) 2005-10-06
KR980007179A (ko) 1998-03-30
EP1398899A1 (en) 2004-03-17
DE69736532T2 (de) 2006-12-07
EP1398899B1 (en) 2006-08-16
EP0812079A3 (en) 2003-02-19
US6208701B1 (en) 2001-03-27
DE69736532D1 (de) 2006-09-28
JPH10215289A (ja) 1998-08-11

Similar Documents

Publication Publication Date Title
CN1175151A (zh) 同步装置
CN1090862C (zh) 定时恢复装置和分集通信装置
CN1125552C (zh) 频移键控信号接收机
CN1155209C (zh) 定时再生装置及解调器
CN1198404C (zh) 无线基站装置
CN1167215C (zh) 码分多址联接解调方法
CN1163870C (zh) 声音编码装置和方法，声音译码装置，以及声音译码方法
CN1270445C (zh) 信道估计装置和方法以及解调装置和方法
CN1902506A (zh) 接收时刻计测装置以及使用该装置的距离计测装置
CN1111986C (zh) 测量接收的信噪比的方法、设备及传输功率控制***
CN1266937C (zh) 数据信号取样装置
CN1761184A (zh) 高速时钟和数据恢复***
CN1525708A (zh) 无线局域网设备
CN1236589C (zh) 同步捕获电路及同步捕获方法
CN1101472A (zh) 自适应时钟恢复的方法和装置
CN1320769C (zh) 编码器、解码器以及数据传送***
CN86100014A (zh) 用于射频用户电话***的调制解调器
CN1771704A (zh) 发送电路、接收电路和时钟抽出电路以及数据传送方法和数据传送***
CN1488209A (zh) 多径干扰消除设备和多径干扰消除方法
CN1227920C (zh) 用于通信***的高速蜂窝搜索装置和方法
CN1883000A (zh) 再生装置与方法、记录介质与程序
CN101064563A (zh) 通信***、通信方法、移动台和基站
CN1921325A (zh) 无线通信***内对接收信号预测的***和方法
CN1726639A (zh) 无线电波接收设备、无线电波时钟以及转发器
CN1090851C (zh) 代码检测装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned