KR100826248B1 - 위상 검출을 이용한 복조 방법 및 그 장치 - Google Patents

위상 검출을 이용한 복조 방법 및 그 장치 Download PDF

Info

Publication number
KR100826248B1
KR100826248B1 KR1020060115948A KR20060115948A KR100826248B1 KR 100826248 B1 KR100826248 B1 KR 100826248B1 KR 1020060115948 A KR1020060115948 A KR 1020060115948A KR 20060115948 A KR20060115948 A KR 20060115948A KR 100826248 B1 KR100826248 B1 KR 100826248B1
Authority
KR
South Korea
Prior art keywords
clock
received signal
signal
synchronized
demodulating
Prior art date
Application number
KR1020060115948A
Other languages
English (en)
Inventor
김현진
최우영
서영광
김두호
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020060115948A priority Critical patent/KR100826248B1/ko
Priority to JP2007168822A priority patent/JP4633090B2/ja
Priority to CNA2007101360292A priority patent/CN101188588A/zh
Priority to EP07113912A priority patent/EP1926268A3/en
Priority to US11/837,116 priority patent/US7881417B2/en
Application granted granted Critical
Publication of KR100826248B1 publication Critical patent/KR100826248B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0036—Correction of carrier offset using a recovered symbol clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0085—Signalling arrangements with no special signals for synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

위상 검출을 이용한 복조 방법 및 그 장치가 제공된다. 본 복조 방법은, 수신된 신호로부터 위상정보를 검출하는 단계, 검출된 위상정보를 이용하여 클럭을 동기시키는 단계, 상기 동기된 클럭으로 상기 수신된 신호를 오버샘플링하는 단계 및 오버샘플링 결과를 이용하여 수신된 신호를 복조하는 단계를 포함한다. 이에 의해, 위상 검출을 이용하여 변조된 신호를 복조할 수 있고, 복조된 신호의 잡음 제거를 위한 필터로서 디지털 필터를 이용할 수 있기 때문에 복조 장치를 소형화시킬 수 있다.
복조, PSK, 위상 검출, 클럭 생성부, 먹스

Description

위상 검출을 이용한 복조 방법 및 그 장치{demodulation method by detecting phase and apparatus thereof}
도 1은 종래의 코스타스루프(COSTAS-loop)의 구조,
도 2는 본 발명의 일 실시예에 따른, 위상 검출을 이용하여 수신된 신호를 복조하는 복조 장치의 블럭도,
도 3은 본 발명의 일 실시예에 따른, 복조 장치가 위상 검출을 이용하여 신호를 복조하는 방법의 설명에 제공되는 흐름도,
도 4은 위상 검출을 이용하여 신호를 복조하는 복조부의 설명에 제공되는 타이밍도, 그리고,
도 5는 발명의 일 실시예에 따른, 위상검출부와 복조부의 회로도이다.
*도면의 주요 부분에 대한 부호 설명*
210: 위상검출부 220: 클럭제어부
230: 클럭생성부 240: 복조부
250: 필터 260: CDR
510 내지 535: 플립플롭 550 내지 570: 먹스
본 발명은 신호 복조 방법에 관한 것으로, 더욱 상세하게는 위상 검출을 이용하여 신호를 복조하는 방법 및 이를 적용한 장치에 관한 것이다.
위상 편이 방식(Phase Shift Keying:PSK)은 높은 주파수의 반송파(Carrier)에 데이터를 실어서 보내는 방식 중 하나로서, 반송파의 위상, 진폭, 주파수의 어느 하나 또는 이들의 조합을 0, 1의 디지털 데이터로 변화시켜 신호를 전송하는 방식이다.
위상 편이 방식은 전송하려는 두 값(0 또는 1)의 디지털 신호를 반송파의 0위상과 π위상에 대응시켜 전송하는 2진 위상 편이 방식(BPSK:binary PSK)과 두 값의 디지털 신호인 0과 1의 2비트를 모아서 반송파의 4위상에 대응시켜 전송하는 직교 위상 편이 방식(QPSK)이 있다.
또한, BPSK와 같은 주파수 대역에서 BPSK의 3배의 정보를 전송할 수 있는 8위상 편이 방식(8PSK), BPSK의 4배의 정보를 전송할 수 있는 16위상 편이 방식(16PSK)도 있다.
한편, 전송받은 데이터를 복원하는 방법으로는 피드백 루프를 이용하여 수신단의 정현파가 송신단의 반송파와 같은 위상을 갖도록 조정한 뒤, 이를 신호에 곱하여 데이터를 복원하는 방법이 있다.
이러한 방식에서 많이 사용되는 것이 코스타스 루프(COSTAS-loop)이다. 코스타스 루프(COSTAS-loop)의 구조는 도 1에 도시된 바와 같다. 도 1에 도시된 코스타스 루프는 세개의 믹서(110, 130, 160), 두개의 저역통과필터(Low Pass Filter:LPF)(120, 170), 루프 필터(Loop Filter)(140), 및 전압 제어 발진부(Voltage Controlled Oscillator:VCO)(150)로 구성되어 있다.
제1 믹서(110)는 외부로부터 입력된 변조된 신호(m(t)cos(ωt))과 전압 제어 발진부(150)에서 출력되는 발진신호인 정현파 신호(cos(ωt+θ))를 믹싱하여 제1 저역통과필터(120)로 인가한다. 제2 믹서(160)는 외부로부터 입력된 변조된 신호( m(t)cos(ωt))와 전압 제어 발진부(150)에서 출력되는 발진신호인 정현파 신호(cos(ωt+θ))를 믹싱하여 제2 저역통과필터(170)로 인가한다. 그리하여, 수신단이 송신단의 반송파(Carrier)에 대해 θ만큼의 위상차를 갖고 있다면 제1 믹서(110) 및 제2 믹서(170)에서 출력되는 신호는 각각 다음과 같다.
m(t)cos(ωt)cos(ωt+θ) = m(t){cosθ+cos(2ωt+θ)}/2
m(t)cos(ωt)sin(ωt+θ) = m(t){sinθ+sin(2ωt+θ)}/2
저역 통과 필터(120, 170)는 입력된 신호에서 고주파 대역의 잡음 신호를 여과하고 저주파 대역의 필요한 신호만을 통과시키는 장치로서, 제1 저역통과필터(120) 및 제2 저역통과필터(170)에서 출력되는 신호는 각각, m(t)cosθ, m(t)sinθ이다. θ는 0으로 수렴하게 되므로 위상차가 0이 될 때 m(t)를 복원할 수 있게 된다.
한편, 제3 믹서는 제1 저역통과필터(120) 및 제2 저역통과필터(170)에서 출력된 신호를 믹싱하여 루프필터(140)로 인가한다. 믹싱된 신호는 루프필터(140)를 거쳐 전압 제어 발진부(150)로 인가된다. 전압 제어 발진부(150)는 루프필터(140)에서 출력된 신호를 기초하여 전압 제어에 따라 발진 신호를 생성하고, 90도의 위 상차가 있는 발진신호를 각각 제1 믹서(110) 및 제2 믹서(120)로 인가한다.
그러나, 높은 주파수의 반송파를 복원하기 위하여, 상기한 코스타스 루프(COSTAS loop)를 이용함에 있어서, LPF의 구현에 상당한 어려움이 있다. 특히, 아날로그 필터인 LPF의 구현에 있어서, 간단한 구조의 RC 필터를 사용한다고 하더라도, 고주파에서 주파수 응답의 평탄도(flatness)가 좋지 않다. 또한, 커패시터가 차지하는 면적이 크기 때문에 소형의 필터를 생산하는데 곤란한 점이 발생한다.
따라서, 본 발명의 목적은, 위상 검출을 이용하여 변조된 신호를 샘플링하고, 샘플링된 결과를 이용하여 변조된 신호를 복조함으로써, 저역통과필터를 이용하지 않는 복조방법 및 그 장치를 제공하기 위함이다. 또한, 복조된 신호의 잡음 제거를 위한 필터로서 디지털 필터를 적용시킴으로써 소형화된 복조 장치를 제공하기 위함이다.
상기 목적을 달성하기 위한 본 발명에 따른, 복조방법은, 수신된 신호로부터 위상정보를 검출하는 단계; 상기 검출된 위상정보를 이용하여 클럭을 동기시키는 단계; 상기 동기된 클럭으로 상기 수신된 신호를 오버샘플링하는 단계; 및 상기 오버샘플링 결과를 이용하여 상기 수신된 신호를 복조하는 단계;를 포함한다.
그리고, 상기 오버샘플링단계는, 상기 동기된 클럭의 상승에지 및 하강에지에서 상기 수신된 신호의 레벨을 측정하는 것이 바람직하다.
또한, 상기 복조단계는, 상기 동기된 클럭의 상승에지에서 측정된 상기 레벨 을 비반전시키고, 상기 동기된 클럭의 하강에지에서 측정된 상기 레벨을 반전시키는 단계;를 포함하는 것이 바람직하다.
그리고, 상기 동기된 클럭의 개수는, 적어도 2이상인 것이 바람직하다.
또한, 상기 오버샘플링하는 단계에서 이용되는 상기 동기된 클럭은, 상기 수신된 신호에 포함된 반송파와 소정의 위상차를 갖는 것이 바람직하다.
그리고, 상기 소정의 위상차는, π를 상기 동기된 클럭의 개수로 나눈 값의 정수배인 것이 바람직하다.
또한, 상기 오버샘플링단계는, 하나의 클럭 주기에서 적어도 2회 이상 샘플링하는 것이 바람직하다.
그리고, 상기 복조된 신호에서 잡음을 제거하는 단계;를 포함하는 것이 바람직하다.
한편, 상기 목적을 달성하기 위한 본 발명에 따른 복조 장치는, 수신된 신호를 샘플링하여 위상정보를 검출하는 위상검출부; 상기 검출된 위상정보를 이용하여 클럭을 동기시키는 클럭제어부; 상기 수신된 신호를 상기 동기된 클럭으로 오버샘플링하고, 상기 오버샘플링된 결과를 이용하여 상기 수신된 신호를 복조하는 복조부;를 포함한다.
그리고, 상기 복조부는, 상기 동기된 클럭의 상승에지 및 하강에지에서 상기 수신된 신호의 레벨을 측정하는 것이 바람직하다.
또한, 상기 복조부는, 상기 동기된 클럭의 상승에지에서 측정된 상기 레벨을 비반전시키고, 상기 동기된 클럭의 하강에지에서 측정된 상기 레벨을 반전시키는 것이 바람직하다.
그리고, 상기 동기된 클럭의 개수는, 적어도 2이상인 것이 바람직하다.
또한, 상기 복조부에서 이용되는 동기된 클럭은, 상기 수신된 신호에 포함된 반송파와 소정의 위상차를 갖는 것이 바람직하다.
그리고, 상기 소정의 위상차는, π를 상기 동기된 클럭의 개수로 나눈 값의 정수배인 것이 바람직하다.
또한, 상기 오버샘플링단계는, 하나의 클럭 주기에서 적어도 2회 이상 샘플링하는 것이 바람직하다.
그리고, 상기 복조된 신호에서 잡음을 제거하는 필터;를 포함하는 것이 바람직하다.
또한, 상기 필터는 디지털 필터인 것이 바람직하다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명에 따른, 수신된 신호를 복조하는 복조 장치의 블럭도이다. 도 2를 참조하면, 복조 장치는 위상검출부(210), 클럭제어부(220), 클럭생성부(230), 복조부(240), 필터(250), 및 CDR(260)를 구비한다.
위상검출부(210)는 수신된 신호를 클럭으로 샘플링하여 수신된 신호의 위상정보를 검출한다. 수신된 신호는 반송파에 데이터를 실은 변조된 신호인 것이 일반적이다. 클럭제어부(220)는 위상검출부(210)로부터 인가받은 위상정보에 기초하여 후술할 클럭생성부(230)에서 인가받은 클럭을 반송파와 소정의 위상차를 갖도록 동기시키고, 동기된 클럭을 위상검출부(210) 및 복조부(240)로 인가한다. 이때, 수신 된 신호가 BPSK인 경우, 클럭제어부(220)는 반송파와 위상이 같은 클럭과 반송파와 π/2만큼의 위상차가 있는 클럭인 2개의 클럭을 동기시키는 것이 바람직하다.
클럭생성부(230)는 클럭을 생성하여 클럭제어부(220)로 인가한다. 이때, 클럭생성부(230)에서 생성되는 클럭의 주파수는 반송파의 주파수와 동일한 것이 바람하고, 클럭생성부(230)는 클럭제어부(220)내에 포함될 수 있다.
복조부(240)는 신호를 수신하고, 동기된 클럭을 이용하여 신호를 오버샘플링(oversampling)하며, 오버샘플링된 결과를 이용하여 신호를 복조하고, 복조된 신호를 필터(250)로 인가한다. 오버샘플링은 하나의 클럭주기에서 2회 이상 샘플링이 수행되는 것을 의미한다. 오버샘플링된 결과를 이용하여 수신된 신호를 복조하는 방법에 대해서는 후출하기로 한다.
한편, 필터(250)는 복조부(240)에서 출력되는 신호에 존재하는 잡음(jitter)를 제거하고, 잡음이 제거된 복조된 신호를 CDR(260)(Clock Data Recovery)로 인가한다. CDR(260)는 필터(250)에서 인가된 복조된 신호에서 클럭과 데이터를 복원한다. 필터(250) 및 CDR(260)는 복조 장치에 선택적으로 적용된다.
이하에서는, 도 2에 도시된 복조 장치가 수신된 신호를 복조하는 방법에 대해, 도 3을 참조하여 상세히 설명한다. 도 3은 본 발명의 일 실시예에 따른, 복조 장치가 위상 검출을 이용하여 신호를 복조하는 방법의 설명에 제공되는 흐름도이다. 설명의 편의를 도모하기 위해 수신된 신호는 BPSK인 경우를 예로 든다.
도 3을 참조하면, 먼저, 위상검출부(210)는 수신된 신호를 샘플링하여 수신된 신호의 위상정보를 검출한다(S310). 이때, 클럭은 클럭제어부(220)로부터 인가 받은 클럭이다.
클럭제어부(220)는 위상검출부(210)로부터 인가된 위상정보를 이용하여 수신된 신호의 반송파와 소정의 위상차를 갖도록 클럭을 동기시키고, 동기된 클럭을 위상검출부(210) 및 복조부(240)로 인가한다(S320). 이때, 클럭제어부(220)에서 동기된 클럭은 2개인 것이 바람직한데, 하나의 클럭은 반송파와 동일한 위상을 가지며, 다른 하나의 클럭은 π/2만큼의 위상차를 갖는다.
복조부(240)는 동기된 2개의 클럭 중 반송파와 π/2만큼의 위상차을 갖는 클럭으로 수신된 신호를 오버샘플링한다(S330).
또한, 복조부(240)는 오버샘플링된 결과를 이용하여 수신된 신호를 복조하는데, 클럭의 상승에지(rising edge)에서 측정된 레벨은 비반전시키고, 클럭의 하강에지(falling edge)에서 측정된 레벨은 반전시키는 방법으로 신호를 복조한다(S340).
필터(250)는 복조부(240)에서 인가된 복조된 신호로부터 잡음(jitter)을 제거한다(S350). 또한, 필터(250)로 입력되는 신호는 오버샘플링된 디지털 신호이기 때문에, 필터(250)는 기존의 아날로그 필터와는 달리 디지털 필터를 이용한다. 디지털 필터는 아날로그 필터보다 새로운 공정에 맞추어 재설계하기 쉽고, 부피를 작게 차지하는 이점이 있어서, 복조 장치의 소형화를 구현할 수 있다.
마지막으로 CDR(260)는 필터(250)에서 인가된 복조된 신호에서 클럭과 데이터를 복원한다(S360).
도 4은 위상 검출을 이용하여 신호를 복조하는 복조부(240)의 설명에 제공되 는 타이밍도이다. 설명의 편의를 도모하기 위하여 수신된 신호는 BPSK신호이며, 원래의 신호를 반송파에 실어 변조하는 방법과 복조부(240)에서 수신된 신호를 복조하는 방법을 함께 설명한다. 또한, 클러제어(220)에서 출력되는 클럭은 이미 수신된 신호에 동기된 상태이다.
(a)는 원래의 신호로서, 디지털인 것이 바람직하다. (b)는 원래의 신호를 실을 반송파이다. 원래 신호에 반송파를 곱하여 변조된 신호를 생성한다.
구체적으로, 반송파가 논리레벨 '하이'일 때, 원래의 신호가 논리레벨 '하이'인 경우에는 변조된 신호의 논리레벨은 '하이'이다. 그리고, 반송파의 논리레벨이 '하이'이나, 원래 신호의 논리레벨인 '로우'인 경우에는 변조된 신호의 논리레벨은 '로우'이다.
반면, 반송파의 논리레벨이 '로우'이고, 원래 신호의 논리레벨이 '하이'인 경우에는 변조된 신호의 논리레벨은 '로우'이고, 반송파의 논리레벨이 '로우'이고, 원래 신호의 논리레벨이 '로우'인 경우에는 변조된 신호의 논리레벨은 '하이'이다. 위와 같은 방식으로 변조된 신호는 (c)에 도시된 바와 같다.
상기한 (c)와 같이 변조된 신호가 수신기의 복조부(240)에 인가되면, 복조부(240)는 수신된 신호와 클럭을 이용하여 오버샘플링을 수행한다. 이때, 클럭은 클럭제어부(220)에서 동기된 클럭으로써, 수신된 신호와 일정한 위상차가 있다. (d)에는 반송파와 위상차가 같은 클럭과 반송파와 π/2만큼의 위상차가 있는 클럭이 되시되어 있다. 한편, 반송파와 위상차가 같은 클럭을 이용하여 오버샘플링을 수행한다 하더라도, 신호를 복조하는데 기여하지 않기 때문에 이하에서는 반송파와 π/2만큼의 위상차가 있는 클럭만을 이용하여 복조하는 방법에 대해 설명한다.
오버샘플링은 클럭의 상승에지와 클럭의 하강에지에서 수신된 신호의 레벨을 측정하는 방식으로 수행되는데, 측정된 레벨은 (e)에 도시된 바와 같다.
다음으로, 복조부(240)는 오버샘플링된 결과를 이용하여 수신된 신호를 복조하는데. 클럭의 상승에지에서 측정된 레벨은 비반전시키고, 클럭의 하강에지에서 측정된 레벨은 반전시킨다. 그 결과에 의해 얻은 레벨은 (f)에 도시된 바와 같고, 복조된 신호는 (g)에 도시된 바와 같다.
결국, 원래 신호인 (a)와 복조된 신호인 (g)는 동일하여 위상 검출을 통해서 수신된 신호를 복조할 수 있음을 알 수 있다. 도 4에 도시되어 있는 복조된 신호는 오버샘플링 과정에 잡음이 발생하지 않는 이상적인 경우를 상정한 것이나, 오버샘플링 과정에서 잡음이 발생할 수 있음은 물론이다.
도 4는 수신된 신호가 BPSK이기 때문에 동기된 클럭은 2개이며, 복조과정 중 하나의 레벨 주기에서 2회 오버샘플링하였다. 수신된 신호가 BPSK라고 할지라도, 위상차가 있는 3개 이상의 클럭을 이용하여 복조할 수 있다. 그러므로, 수신된 신호가 BPSK인 경우, 복조하기 위해 반송파와 같은 위상을 갖는 클럭을 포함하여 2개 이상의 클럭이 필요하다.
또한, 도 4는 수신된 신호가 BPSK인 경우를 예로 들었으나, 이에 한정되지 않고, 다중 위상을 갖는 변조 신호에서도 본원의 복조 장치가 적용될 수 있음은 물론이다. 예를 들어, 변조 신호가 QPSK인 경우에는 반송파와 각각 0, π/4, π/2, 3π/4만큼의 위상차를 갖는 클럭을 이용하여 각각의 클럭마다 클럭의 상승 에지 및 하강에지에서 오버샘플링을 수행하는 방식으로 수신된 신호를 복조하면 된다. 마찬가지로, 수신된 신호가 N-PSK인 경우에는 반송파와 각각 0, π/N, 2π/N,3π/N,,, (N-1)π/N만큼의 위상차를 갖는 N개의 클럭들을 이용하여 신호를 복조할 수 있다.
그러므로, 수신된 신호가 M-PSK인 경우, 이를 복조하기 위해서, 적어도 M개의 클럭이 필요하며, M개의 클럭 중 반송파와 같은 위상을 갖는 클럭을 제외한 나머지 클럭은 반송파와 π/M의 정수배만큼의 위상차를 갖는다. 또한, 클럭 각각의 상승에지 및 하강에지에서 샘플링을 수행하므로, 하나의 클럭 주기에서, 샘플링하는 회수를 2로 나눈 값과 동일한 개수의 클럭이 신호를 복조하는데 이용되는 것이 바람직하다.
그리고, 클럭 제어부에서 복조부(240) 및 위상검출부(210)로 인가되는 클럭은 동기된 클럭으로서, 동기된 클럭이 2개인 경우, 2개의 클럭 모두가 각각 복조부(240) 및 위상검출부(210)로 인가되기도 하지만, 2개의 클럭 모두가 위상검출부(210)로 인가된고, 둘 중 하나의 클럭 특히, 반송파와 다른 위상을 갖는 동기된 클럭만이 복조부(240)으로 인가되는 방식으로, 클럭이 복조부(240) 및 위상검출부(210)로 인가될 수 있다. 뿐만 아니라, 반송파와 같은 위상을 갖는 동기된 클럭은 위상검출부(210)로 인가되고, 반송파와 다른 위상을 갖는 동기된 클럭은 복조부(240)로 인가될 수도 있다.
도 5는 발명의 일 실시예에 따른 위상검출부(210)와 복조부(240)의 회로도이다. 도 5에 도시된 회로는 6개의 플립플롭(flip-flop)과 5개의 먹스(multiplexer:MUX)로 구성되어 있다. 플립플롭은 외부로부터 입력받은 수신된 신 호를 일시적으로 저장하여 비트단위로 먹스로 출력시키는 저장소자이다. 먹스는 복수의 플립플롭에서 입력된 비트단위의 신호 중 어느 하나의 신호를 클럭을 이용하여 선택적으로 출력한다.
특히, 제1 먹스(550) 및 제4 먹스(565)는 입력되는 수신된 신호를 플립플롭(510, 515, 520, 525)를 이용하여 샘플링하고, 클럭의 하강에지에서 측정된 레벨을 반전시킴으로서, 복조된 신호를 필터(250)(230)로 출력한다. 또한, 제5 믹서(570)와 플립플롭(530, 535)은, 제2 믹서(555) 및 제3 믹서(560)에서 출력된 신호를 이용하여 위상정보를 생성하고, 생성된 위상정보를 클럭제어부(220)로 출력한다.
이상 설명한 바와 같이, 본 발명에 따르면, 위상 검출을 이용하여 수신된 신호를 샘플링하고, 샘플링된 결과를 이용하여 수신된 신호를 복조할 수 있다. 또한, 복조된 신호의 잡음 제거를 위한 필터로서 저역통과필터가 아닌 디지털 필터를 이용할 수 있기 때문에 복조 장치를 소형화시킬 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (17)

  1. 수신된 신호를 샘플링하여 위상정보를 검출하는 단계;
    상기 검출된 위상정보를 이용하여 클럭을 동기시키는 단계;
    상기 동기된 클럭으로 상기 수신된 신호를 오버샘플링하는 단계; 및
    상기 오버샘플링 결과를 이용하여 상기 수신된 신호를 복조하는 단계;를 포함하는 것을 특징으로 하는 복조방법.
  2. 제1항에 있어서,
    상기 오버샘플링단계는,
    상기 동기된 클럭의 상승에지 및 하강에지에서 상기 수신된 신호의 레벨을 측정하는 것을 특징으로 하는 복조방법.
  3. 제2항에 있어서,
    상기 복조단계는,
    상기 동기된 클럭의 상승에지에서 측정된 상기 레벨을 비반전시키고, 상기 동기된 클럭의 하강에지에서 측정된 상기 레벨을 반전시키는 단계;를 포함하는 것을 특징으로 하는 복조 방법.
  4. 제 1항에 있어서,
    상기 동기된 클럭의 개수는, 적어도 2이상인 것을 특징으로 하는 복조방법.
  5. 제 4항에 있어서,
    상기 오버샘플링하는 단계에서 이용되는 상기 동기된 클럭은,
    상기 수신된 신호에 포함된 반송파와 소정의 위상차를 갖는 것을 특징으로 하는 복조방법.
  6. 제 5항에 있어서,
    상기 소정의 위상차는,
    π를 상기 동기된 클럭의 개수로 나눈 값의 정수배인 것을 특징으로 하는 복조방법.
  7. 제1항에 있어서,
    상기 오버샘플링단계는,
    하나의 클럭 주기에서 적어도 2회 이상 샘플링하는 것을 특징으로 하는 복조방법.
  8. 제1항에 있어서,
    상기 복조된 신호에서 잡음을 제거하는 단계;를 포함하는 것을 특징으로 하는 복조 방법.
  9. 수신된 신호를 샘플링하여 위상정보를 검출하는 위상검출부;
    상기 검출된 위상정보를 이용하여 클럭을 동기시키는 클럭제어부;
    상기 수신된 신호를 상기 동기된 클럭으로 오버샘플링하고, 상기 오버샘플링된 결과를 이용하여 상기 수신된 신호를 복조하는 복조부;를 포함하는 것을 특징으로 하는 복조 장치.
  10. 제 9항에 있어서,
    상기 복조부는,
    상기 동기된 클럭의 상승에지 및 하강에지에서 상기 수신된 신호의 레벨을 측정하는 것을 특징으로 하는 복조 장치.
  11. 제 10항에 있어서,
    상기 복조부는,
    상기 동기된 클럭의 상승에지에서 측정된 상기 레벨을 비반전시키고, 상기 동기된 클럭의 하강에지에서 측정된 상기 레벨을 반전시키는 것을 특징으로 하는 복조 장치.
  12. 제 9항에 있어서,
    상기 동기된 클럭의 개수는, 적어도 2이상인 것을 특징으로 하는 복조 장치.
  13. 제 12항에 있어서,
    상기 복조부에서 이용되는 동기된 클럭은,
    상기 수신된 신호에 포함된 반송파와 소정의 위상차를 갖는 것을 특징으로 하는 복조 장치.
  14. 제 13항에 있어서,
    상기 소정의 위상차는,
    π를 상기 동기된 클럭의 개수로 나눈 값의 정수배인 것을 특징으로 하는 복조 장치.
  15. 제 9항에 있어서,
    상기 오버샘플링은,
    하나의 클럭 주기에서 적어도 2회 이상 샘플링하는 것을 특징으로 하는 복조 장치.
  16. 제 9항에 있어서,
    상기 복조된 신호에서 잡음을 제거하는 필터;를 포함하는 것을 특징으로 하는 복조 장치.
  17. 제16항에 있어서,
    상기 필터는 디지털 필터인 것을 특징으로 하는 복조 장치.
KR1020060115948A 2006-11-22 2006-11-22 위상 검출을 이용한 복조 방법 및 그 장치 KR100826248B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060115948A KR100826248B1 (ko) 2006-11-22 2006-11-22 위상 검출을 이용한 복조 방법 및 그 장치
JP2007168822A JP4633090B2 (ja) 2006-11-22 2007-06-27 位相検出を用いた復調方法およびその装置
CNA2007101360292A CN101188588A (zh) 2006-11-22 2007-07-13 利用相位检测的解调方法及其设备
EP07113912A EP1926268A3 (en) 2006-11-22 2007-08-07 Demodulation using phase detection
US11/837,116 US7881417B2 (en) 2006-11-22 2007-08-10 Demodulation method using phase detection and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115948A KR100826248B1 (ko) 2006-11-22 2006-11-22 위상 검출을 이용한 복조 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR100826248B1 true KR100826248B1 (ko) 2008-04-29

Family

ID=39048028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115948A KR100826248B1 (ko) 2006-11-22 2006-11-22 위상 검출을 이용한 복조 방법 및 그 장치

Country Status (5)

Country Link
US (1) US7881417B2 (ko)
EP (1) EP1926268A3 (ko)
JP (1) JP4633090B2 (ko)
KR (1) KR100826248B1 (ko)
CN (1) CN101188588A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928611B1 (ko) 2008-02-18 2009-11-26 연세대학교 산학협력단 신호 복조 방법 및 그 장치
KR101706196B1 (ko) 2015-10-22 2017-02-15 (주)자람테크놀로지 위상 동기 성능을 개선한 뱅뱅 위상 검출기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088950A (ja) * 2007-09-28 2009-04-23 Toshiba Corp クロックデータリカバリー回路
US8478203B2 (en) * 2011-07-31 2013-07-02 Xiao-an Wang Phase synchronization of base stations via mobile feedback in multipoint broadcasting
CN110830742B (zh) * 2019-12-02 2021-12-17 锐捷网络股份有限公司 一种消除vga信号抖动的方法及装置
CN114035460A (zh) * 2021-10-12 2022-02-11 中国科学院微电子研究所 一种调制和解调信号的同步控制方法以及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005335A (ko) * 1991-08-26 1993-03-23 세끼모또 타다히로 복조기 및 복조 방법
JPH05347644A (ja) * 1992-02-27 1993-12-27 Nec Corp データ復調装置
KR19990028273A (ko) * 1995-06-26 1999-04-15 야마모토 마사유키 복조기
JP2002152296A (ja) 2000-11-07 2002-05-24 Ricoh Co Ltd 位相検出装置とそれを用いた位相同期回路
KR20050118285A (ko) * 2003-03-19 2005-12-16 프리스케일 세미컨덕터, 인크. Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455664A (en) * 1981-12-07 1984-06-19 Motorola Inc. Carrier data operated squelch
US4577335A (en) * 1984-01-09 1986-03-18 National Semiconductor Corporation Coherent data communications technique
JPH0263350A (ja) * 1988-08-30 1990-03-02 Sanyo Electric Co Ltd Ｐｓｋ復調回路
DE69229786T2 (de) * 1991-05-29 2000-08-10 Pacific Microsonics Inc Verbessertes System zur Kodierung/Dekodierung von Signalen
JPH08214036A (ja) * 1995-01-31 1996-08-20 Sony Corp 直交検波回路
JP3414052B2 (ja) * 1995-05-18 2003-06-09 三菱電機株式会社 位相変調信号復調方式
JPH10215289A (ja) * 1996-06-04 1998-08-11 Matsushita Electric Ind Co Ltd 同期装置
US5859881A (en) * 1996-06-07 1999-01-12 International Business Machines Corporation Adaptive filtering method and apparatus to compensate for a frequency difference between two clock sources
US6370188B1 (en) * 1999-03-31 2002-04-09 Texas Instruments Incorporated Phase and frequency offset compensation in a telecommunications receiver
JP2004064469A (ja) * 2002-07-30 2004-02-26 Mitsubishi Electric Corp タイミング補正回路及び受信装置
JP3837396B2 (ja) * 2003-04-03 2006-10-25 三洋電機株式会社 無線通信装置、復調方法、および復調プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930005335A (ko) * 1991-08-26 1993-03-23 세끼모또 타다히로 복조기 및 복조 방법
JPH05347644A (ja) * 1992-02-27 1993-12-27 Nec Corp データ復調装置
KR19990028273A (ko) * 1995-06-26 1999-04-15 야마모토 마사유키 복조기
JP2002152296A (ja) 2000-11-07 2002-05-24 Ricoh Co Ltd 位相検出装置とそれを用いた位相同期回路
KR20050118285A (ko) * 2003-03-19 2005-12-16 프리스케일 세미컨덕터, 인크. Ｍ-ｄｐｓｋ 채널들에 대한 타이밍 동기화

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928611B1 (ko) 2008-02-18 2009-11-26 연세대학교 산학협력단 신호 복조 방법 및 그 장치
KR101706196B1 (ko) 2015-10-22 2017-02-15 (주)자람테크놀로지 위상 동기 성능을 개선한 뱅뱅 위상 검출기

Also Published As

Publication number Publication date
US7881417B2 (en) 2011-02-01
JP4633090B2 (ja) 2011-02-16
EP1926268A3 (en) 2011-10-05
EP1926268A2 (en) 2008-05-28
US20080116968A1 (en) 2008-05-22
JP2008131638A (ja) 2008-06-05
CN101188588A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
KR100826248B1 (ko) 위상 검출을 이용한 복조 방법 및 그 장치
US7751503B2 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
KR101167023B1 (ko) 저전력용 비동기식 고속 위상 편이 복조 방법
US8223909B2 (en) Digital sampling apparatuses and methods
Roshna et al. Design and implementation of digital Costas loop and bit synchronizer in FPGA for BPSK demodulation
KR20070055370A (ko) Ｐｓｋ 수신기, ｐｓｋ 복조회로, 통신장치 및 ｐｓｋ수신방법
Rodriguez et al. Model-based software-defined radio (SDR) design using FPGA
JP2012095298A (ja) データ処理装置及びデータ処理装置を含む信号受信機
TW201601500A (zh) 用於相位調變信號的同步解調器電路
KR20130086494A (ko) 아날로그 글리치 제거회로를 사용한 생체 이식용 저전력 비동기식 위상 편이 복조 회로
EP1052818A1 (en) Receiver
Uma Devi et al. Carrier recovery and clock recovery for QPSK demodulation
JP3479882B2 (ja) 復調器
Priya et al. Carrier synchronization in software defined radio using costas loop
JPH0730601A (ja) データ受信装置
EP0534180B1 (en) MSK signal demodulating circuit
KR20100012649A (ko) 고속 ｆｓｋ 복조 장치
Qiu et al. A low-power digital baseband circuit for GMSK demodulation in sub-GHz application
KR100246619B1 (ko) 고속 디지털 가입자 선로의 상향 링크용 디지털 복조 장치
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
Shevyakov et al. Carrier recovery techniques analysis for PSK signals
JPH066397A (ja) 遅延検波器
JPH06268702A (ja) Ｐｓｋ復調方式
RU2522854C1 (ru) Способ демодуляции сигналов с минимальной частотной манипуляцией и устройство для его осуществления
JPS63217753A (ja) キヤリア再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee