JPH10214065A - アクティブマトリクス基板の検査方法,アクティブマトリクス基板,液晶装置および電子機器 - Google Patents
アクティブマトリクス基板の検査方法,アクティブマトリクス基板,液晶装置および電子機器Info
- Publication number
- JPH10214065A JPH10214065A JP9029568A JP2956897A JPH10214065A JP H10214065 A JPH10214065 A JP H10214065A JP 9029568 A JP9029568 A JP 9029568A JP 2956897 A JP2956897 A JP 2956897A JP H10214065 A JPH10214065 A JP H10214065A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- inspection
- circuit
- digital driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
搭載したアクティブマトリクス基板の検査技術を確立す
ることである。 【解決手段】 出力端をハイインピーダンス状態とする
ことができる機能をもつ、データ線を駆動するためのデ
ジタルドライバ(330)と、データ線の、前記デジタ
ルドライバとは反対側の端に設けられた検査回路(34
0)とを設ける。検査回路(340)は、複数のデータ
線の各々毎に設けられた双方向性スイッチと、そのスイ
ッチの開閉を制御する制御手段とをもつ。データ線の反
対側に設けられた検査回路を用いて、データ線の断線や
デジタルドライバ出力の検査の他、点欠陥の有無も判定
できるようになる。また、検査専用の回路としたために
極めて小型であり、この回路は、デッドスペースに配置
することも可能である。
Description
クス基板の検査方法,アクティブマトリクス基板,液晶
装置および電子機器に関し、特に、基板上に、デジタル
方式のデータ線ドライバ(デジタル信号を入力とし、D
/A変換してアナログ信号を出力し、これによりデータ
線を駆動するドライバ:以下、デジタルドライバとい
う)が形成されているタイプのアクティブマトリクス基
板の検査技術に関するものである。
を基板上に形成した、ドライバ内蔵型のアクティブマト
リクス基板およびこれを用いた液晶表示装置について、
近年活発な研究がなされている。このようなアクティブ
マトリクス基板は、例えば、低温ポリシリコン技術を用
いて製造される。
製品を実際に市場に投入するためには、信頼性保証の見
地から、基板形成後であってパネル組立前に良品/不良
品の検査を正確に行う必要がある。
と、上述の検査としては、大別して、ドライバ自体の出
力能力チェックやデータ線の断線検出といった基礎的検
査と、画素を構成するスイッチング素子(TFTやMI
M等)の特性や蓄積容量のリーク特性といったアクティ
ブマトリクス部の点欠陥の検査とが必要である。
バ(すなわち、デジタルデータ線ドライバ)の場合、デ
ジタルデータの蓄積(ストア)の容易性に着目して所定
のタイミングで一括して駆動する方式(線順次駆動方
式)が採用されている。
を内蔵した表示装置は現在実用化されておらず、いかに
して上述のような高信頼度の検査を行うかは不明であ
る。
タルドライバを搭載したアクティブマトリクス基板の検
査技術を確立し、高信頼度の基板や表示装置等を市場に
投入できるようにすることにある。
本発明は、以下のような構成をしている。
走査線および複数のデータ線と、出力端をハイインピー
ダンス状態とすることができる機能をもつ、前記複数の
データ線を駆動するためのデジタルドライバと、一本の
走査線および一本のデータ線に接続されたスイッチ素子
と、前記スイッチ素子の各々に接続された容量と、前記
データ線の、前記デジタルドライバとは反対側の端に設
けられた検査回路と、を有し、前記検査回路は、前記複
数のデータ線の各々毎に設けられた双方向性スイッチ
と、そのスイッチの開閉を制御する制御手段とを具備す
る。
D/A変換器をもつため、一度出力した信号を、共通の
経路を介して再び読み込んでアクティブマトリクス部の
検査(点欠陥の測定)を行うことはできない。
の、デジタルドライバの反対側の端に検査回路が設けら
れているために、デジタルドライバでデータ線を駆動し
てアクティブマトリクス部の容量(蓄積容量)に信号を
書き込み、その書き込んだ信号を検査回路を介して読み
出すことができる。したがって、アクティブマトリクス
部の点欠陥の有無を判別できるようになる。
に、デジタルドライバの出力(A/D変換出力)がオン
となっている場合には、蓄積容量から読み出した信号に
よる欠陥判定が担保されないため、点欠陥判定のための
基礎信号の取得のステップでは検査回路の出力をオフす
る(ハイインピーダンスとする)ことが必要になる。よ
って、本請求項のデジタルドライバには、出力をハイイ
ンピーダンス状態とすることができる機能が付与されて
いる。
であるため、デジタルドライバのような高速動作が不要
であり、例えば、検査可能な最小限の機能さえ有すれば
よい。したがって、本請求項の発明では、デジタルドラ
イバは、双方向性スイッチ(例えばアナログスイッチ)
と、そのスイッチの開閉を制御する制御手段とをもつ構
成となっている。回路構成が簡単であり、高度な動作特
性が要求されないためにトランジスタのサイズも小さく
て済み、省スペース化に適している。したがって、その
検査回路を、アクティブマトリクス基板上に搭載するこ
とは充分に可能である。
的として用いられる回路であって、データ線ドライバの
ようにデータ線をドライブする機能を有さないという意
味であり、検査以外の目的のために使用することや、検
査以外の目的で使用できる構成を含むことを排除する意
味ではない。
1において、前記検査回路を構成する素子は、前記デジ
タルドライバを構成する素子と共に、同じ製造プロセス
により製造されたことを特徴とする。
て、デジタルドライバおよび検査回路を同一のプロセス
により製造するものである。例えば、低温ポリシリコン
薄膜トランジスタ(TFT)技術を用いて製造すること
ができる。
1または請求項2において、前記デジタルドライバは、
その出力部にスイッチを具備し、そのスイッチを開状態
とすることによって出力端をハイインピーダンス状態と
することを特徴とする。
ンス状態とするために、出力部にスイッチを設けたもの
である。
1〜請求項3のいずれかにおいて、前記デジタルドライ
バは、容量分割方式のD/A変換器,抵抗分割方式のD
/A変換器,PWM方式のD/A変換器のいずれかを具
備することを特徴とするものである。
可能なD/A変換器の例を示したものである。
重みづけされた各容量毎にスイッチが設けられ、スイッ
チの開閉制御によって、結合容量に各容量の電荷を合成
して変換電圧を発生させる。
出力経路に介在するスイッチの開閉を制御することによ
って、抵抗分圧された電圧を選択的に取り出し、変換電
圧を発生させる。
間的に電圧値が変化する(ランプ波)電圧源に接続され
たスイッチのオン時間をデジタルデータ値に応じて制御
して変換電圧を発生させる。
1〜請求項4のいずれかにおいて、前記検査回路の前記
制御手段は、前記双方向性スイッチを点順次で走査する
ことを特徴とする。
用いた点順次のデータ線スキャン機構をもち、点順次に
データを読出して検査を行うものである。
〜請求項5のいずれかにおいて、前記検査回路の前記制
御手段は、前記双方向性スイッチの数をM個(Mは2以
上の自然数)とした場合に、P個(Pは自然数)の双方
向性スイッチの一括した駆動をQ回(Qは自然数)繰り
返して、合計でM個(M=P×Q)の双方向性スイッチ
を駆動することを特徴とする。
である。
1〜請求項6のいずれかにおいて、前記検査回路の少な
くとも一部は、アクティブマトリクス基板の、画像表示
等の本質的機能の実現に寄与しないスペースに配置され
ていることを特徴とする。
サイズが小さく、占有面積が少なくてすむため、少なく
ともその一部は、アクティブマトリクス基板の、画像表
示等の本質的機能の実現に寄与しないスペース、すなわ
ち、いわゆるデッドスペースに配置することも可能とな
る。よって、アクティブマトリクス基板や液晶表示装置
の大型化を抑制できる。
7において、前記検査回路は、パネル工程における封止
材による封止位置に配置されていることを特徴とする。
れるであろう位置は、アクティブマトリクス基板におい
て必然的に生じるデッドスペースである。このスペース
に検査回路を配置して、スペースの有効利用を図るもの
である。
1〜請求項8のいずれかにおいて、前記検査回路および
前記デジタルドライバはそれぞれ、アクティブマトリク
ス基板上において、複数に分割されて配置されているこ
とを特徴とする。
ドスペースのさらなる有効利用が可能となる場合があ
る。また、分割した分だけ、一つのブロックにおける素
子数が減少し、ゆとりのあるレイアウト設計が可能とな
る。また、素子数が減った分だけ、シフトレジスタ等の
直列的に動作する回路の動作周波数も低減できる。
求項9において、前記検査回路は、少なくとも第1の検
査回路と第2の検査回路とに分割され、前記デジタルド
ライバは、少なくとも第1のデジタルドライバと第2の
デジタルドライバとに分割され、データ線を挟んで前記
第1のデジタルドライバと前記第1の検査回路とが対峙
して配置され、また、データ線を挟んで前記第2のデジ
タルドライバと前記第2の検査回路とが対峙して配置さ
れ、かつ、前記第1のデジタルドライバと前記第2の検
査回路とはデータ線の同じ側の端部に配置され、前記第
2のデジタルドライバと前記第1の検査回路とはデータ
線の同じ側の端部に配置されていることを特徴とする。
第2の回路)のそれぞれを、データ線を介して互いに反
対側に配置するレイアウトをとるものである。
が分散されるために、表示領域の周囲に存在するデッド
スペースを有効に利用し易くなる。特に、封止位置のデ
ッドスペースは、基板の周囲(上下)に均等に存在する
ので、このスペースの有効利用をめざす場合に有利であ
る。
に応じて、一つの回路ブロック内の素子数が少なくな
り、余裕のあるレイアウトが可能となる。また、素子数
が減った分だけ、シフトレジスタ等の直列的に動作する
回路の動作周波数を低減することもできる。
求項1〜請求項10のいずれかに記載のアクティブマト
リクス基板の検査方法であって、前記デジタルドライバ
により前記データ線を駆動して、前記スイッチ素子に接
続されている前記容量に信号の書き込みを行うステップ
と、前記デジタルドライバの出力をハイインピーダンス
状態とするステップと、前記検査回路により前記容量に
書き込まれた前記信号を読出して検査の基礎となる基礎
信号を取得し、その取得された基礎信号に基づいてアク
ティブマトリクス部の検査を行うことを特徴とする。
マトリクス基板を用いて、アクティブマトリクス部の検
査を行う、基本的な方法である。
求項11において、請求項11に記載の各ステップの実
行に先立って、前記デジタルドライバ自体の検査ならび
に前記データ線の断線検査を行うことを特徴とする。
ジタルドライバ自体の出力特性ならびにデータ線の断線
を検査するもの(予備的検査)である。
板では、データ線を挟んで、デジタルドライバに対向し
て検査回路が設けられているので、デジタルドライバに
より各データ線を例えば1回だけ線順次駆動し、そのス
キャンに同期させて検査回路を線順次あるいは点順次で
スキャンし、データ線を介して送られてくる信号を受信
すれば、受信の有無ならびに受信信号の振幅等により、
容易に予備的な検査ができる。
求項11において、前記取得された基礎信号に基づくア
クティブマトリクス部の検査の工程は、前記基礎信号の
特性の、アクティブマトリクス部における2次元的な分
布を考察するステップを含むことを特徴とする。
得される基礎信号には、多くの場合、相当のノイズが含
有している。したがって、信号の特性の絶対値のみなら
ず、信号の特性の分布の異常(例えば、周囲に比べて特
異的に異常を示す特定の部分がある等)も考慮して相対
的な検査を行うことが有効である。
求項11において、前記取得された基礎信号に基づくア
クティブマトリクス部の検査の工程は、前記取得された
基礎信号を、予め用意されているサンプル信号と比較す
るステップを含むことを特徴とする。
法である。
求項1〜請求項10のいずれかに記載のアクティブマト
リクス基板を用いて構成された液晶装置である。
装置である。
求項15に記載の液晶装置を用いて構成された電子機器
である。
信頼性も向上する。
て図面を参照して説明する。
を実行するための装置の全体構成を示す図である。
が薄膜トランジスタ(TFT)からなるアクティブマト
リクス基板(以下、TFT基板という)の検査を行う場
合について説明する。
は、検査動作を統括的に制御するテストシステムコント
ローラ10と、各種のタイミング信号を生成するタイミ
ングジェネレータ20と、検査用のデータを出力するデ
ータジェネレータ30と、高速のアンプおよびA/Dコ
ンバータ50と、そのA/Dコンバータから出力される
データを入力として所定の解析を行うデータアナライザ
50とを有している。
ローバコントローラ210と、各種信号のインタフェー
スとなるDUTボード220とを有している。
トリクス部と、走査線ドライバ320と、出力オフ機能
つきデジタルデータ線ドライバ(以下、単にデジタルデ
ータ線ドライバという)330と、検査回路340とを
具備している。なお、出力オフ機能とは、出力を強制的
にハイインピーダンス状態にできる機能である。検査の
際には、フルオートプローバのプローブ(検査端子,図
1では図示されない)は、TFT基板300の露出して
いる所定の端子(図1では図示されない)に接続され
る。
の統括制御の下で、TFT基板テスタ100内のタイミ
ングジェネレータ20およびデータジェネレータ30か
ら、タイミング信号と検査データが出力される。これら
は、フルオートプローバ200のDUTボード220を
介してTFT基板300に送られる。
走査線ドライバ320,デジタルデータ線ドライバ33
0,検査回路340にそれぞれ入力され、また、検査デ
ータはデジタルデータ線ドライバ330に入力される。
作の詳細については後述する)、検査回路340から、
取得された検査の基礎となるアナログ信号(以下、基礎
信号という)が出力され、この基礎信号は、フルオート
プローバ200内のDUTボード220を介してTFT
テスタ100に送られる。そして、TFTテスタ10内
の高速アンプ,A/Dコンバータ50により増幅ならび
にA/D変換され、その変換されたデータは、データア
ナライザ50に入力され、所定の解析がなされる。
路の概要 図2に、図1に示されるTFT基板300の具体的な構
成例が示される。図1に示される検査システムを用いた
検査を可能とするためには、TFT基板300もいくつ
かの要件を具備する必要がある。
オフ機能(出力をハイインピーダンス状態とする機能)
をもつこと、基板の状態において、各画素部に容量をも
つことは必須の要件となる。
に内蔵されているデジタルデータ線ドライバ330は、
mビットシフトレジスタ400と、uビットのデータ入
力端子(D1〜Duと、u×m個のスイッチSW1〜S
Wumと、u×mビットのラッチA(参照番号410)
およびラッチB(参照番号420)と、mビットD/A
コンバータ430とを具備する。本実施の形態では、D
/Aコンバータ430が出力オフ機能を有している。
シフトレジスタ322を具備する。
のデータ線X1〜Xmと、複数本の走査線Y1〜Yn
と、各走査線と各データ線との交点に配置されたTFT
(M1)と、蓄積容量(保持容量)CS1とを具備する。
この蓄積容量CS1が存在することにより、基板状態での
点欠陥の測定が可能となる。
は存在しないが、図2では理解の容易を考慮して便宜
上、液晶容量CLCを記載してある。また、蓄積容量CS1
の、TFT(M1)との接続端の反対の端は共通の電位
VCOMに保持されている。
の1画素の構成を示す。
(b)はその等価回路を示す。また、図9(a)におけ
るA−A線に沿うデバイスの断面構造が図30(a)に
示されている。
5100は走査線を示し、参照番号5200,5300
はデータ線を示す。また、参照番号5400は容量線で
あり、参照番号5500は画素電極である。
のドレインの延長部5505と、走査線(ゲート電極)
5000の形成工程を利用して同時に形成された容量線
5400との間にゲート絶縁膜5510と同じ絶縁膜5
520が形成されており、また、容量線5400と画素
電極5500との間に層間絶縁膜5530が形成されて
おり、これらによって、蓄積容量(CS1)5410が構
成される。なお、参照番号5600は開口部(光が透過
する領域)であり、K1,K2はコンタクト領域であ
る。
(a),(b)に示すような構成によっても形成するこ
とができる。図30(b)には、図10(a)のA−A
線に沿うデバイスの断面構造が示されている。
10では、TFTのドレインの延長部を隣接する走査線
(ゲート電極)にオーバーラップさせることで蓄積容量
を形成している。
に示すように、ポリシリコンからなるドレインの延長部
5700と隣接する走査線(ゲート電極)5100との
間にゲート絶縁膜5120と同じ絶縁膜5130が形成
されており、また、隣接する走査線5100と画素電極
5500との間に層間絶縁膜5140が形成されてお
り、これらによって、蓄積容量5420が形成される。
なお、図10(a)において、図9(a)と同等の箇所
には同一の参照番号を付してある。
1〜図14に示される構成のものを使用できる。
に信号を書き込んだ後にD/Aコンバータの出力をオフ
させることが必要となるため、図11〜図14のD/A
コンバータはいずれも、出力オフ機能(出力をハイイン
ピーダンス状態とする機能)を有している。以下、具体
的に説明する。
の容量分割方式のD/Aコンバータである。このコンバ
ータは、重みづけされた容量(2進荷重容量)C1〜C
8に電荷を蓄積しておき、8ビットの入力データD1〜
D8が「1」のときに、対応するスイッチ(SW20〜
SW28)を閉じて、各重みづけされた容量(C1〜C
8)と結合容量C30との間で電荷の移動を生じせし
め、8ビットの入力データD1〜D8に対応した変換電
圧を出力端子VOUTに発生させるものである。図11
中、スイッチ(SW1〜SW8)は容量C1〜C8のリ
セット用スイッチであり、V0はリセット電圧である。
また、スイッチC40は結合容量C30のリセットスイ
ッチである。
W20〜SW28を強制的に開状態として出力端子V
OUTをフローティング状態(ハイインピーダンス状態)
とするために設けられている。
を示す。スイッチSW20はnMOSトランジスタM1
0,pMOSトランジスタM20およびインバータIN
V1からなるトランスファーゲートと、このトランスフ
ァーゲートに直列に接続されるnMOSトランジスタM
30とを具備する。スイッチ制御回路6000は、nM
OSトランジスタM30をオフさせることにより、入力
データD1に対応した出力をハイインピーダンス状態と
する。他の入力データに対応した他のスイッチについて
も同様に、ハイインピーダンス状態とすることができ
る。
路6000を独立に設け、また、図12ではハイインピ
ーダンスとするための専用のトランジスタ(M30)を
設けているが、必ずしもこれに限定されるものではな
い。例えば、図11,図12において、リセット信号等
を用いて入力データD1〜D8を強制的に「0」に固定
することによって、図11のスイッチ(SW20)や図
12のトランスファーゲート(M10,M20)をオフ
させて、出力をハイインピーダンス状態とすることもで
きる。
された抵抗R1〜R8の各共通接続点から得られる分圧
電圧を、スイッチSW100〜SW108の開閉制御に
より選択して取り出して変換出力VOUTを得るものであ
る。
は、デコーダ7000の出力により決定される。また、
各スイッチSW100〜SW108(スイッチ群710
0)は、スイッチ制御回路7200の制御によって一括
して開状態となり、出力をハイインピーダンス状態とす
ることができるようになっている。
路7502により入力データ値に対応したパルス幅のパ
ルス信号を生成し、そのパルス幅でスイッチ7506の
オン時間(閉じた状態となる時間)を制御し、変換出力
VOUTを得るものである。なお、参照番号7504はラ
ンプ波電源であり、参照番号7400は画像データを一
時的に記憶するラッチ回路である。また、スイッチ制御
回路7508の制御により、スイッチ7506を強制的
に開状態として出力をハイインピーダンス状態とするこ
とが可能である。
および図16に記載のものを使用可能である。なお、
「検査回路」の意味は、検査のために使用され、データ
線ドライバのようにデータ線の駆動を目的としないとい
う意味であり、他の目的で使用される構成を含むことや
回路全体を他の目的に使用することを排除するものでは
ない。
線X1〜Xmの各々に対応してMOSトランジスタを用
いたアナログスイッチSWX1〜SWXmを設け、このアナ
ログスイッチSWX1〜SWXmを、シフトレジスタ760
0の出力により点順次方式で走査し、出力端子TOUTか
ら検査の基礎となる基礎信号を順次に得るものである。
基礎信号は、フルオートプローバ200内のDUTボー
ド220に送られるようになっている。
2の1出力で2個のアナログスイッチ(SWX1〜S
WXm)を駆動するようにしたものであり、基本的には、
点順次走査方式を採用している点で図15(a)と共通
する。2個のアナログスイッチを同時駆動するので、シ
フトレジスタのビット数(段数)はm/2ビットで済
む。また、基礎信号は、2つの端子TOUT1,TOUT2から
得られる。
は異なる方式を採用している。 つまり、m個のアナロ
グスイッチSWX1〜SWXmを駆動する場合に、p個のア
ナログスイッチを一括して駆動し、その駆動をq回繰り
返しすことにより、合計でm個(m=p×q)のアナロ
グスイッチの駆動を実現する方式である。
〜Gqを順次にオンさせ、各制御線が1回オンする毎
に、出力線L1〜Lpの各々から同時に基礎信号が得ら
れる。
線のドライブ能力を必要とせず、また、画像表示のため
の高速駆動といった要求もないために、トランジスタサ
イズは小さくてよく、基本的には、動作可能な最低限の
能力さえもっていればよい。したがって、占有面積を極
めて小さくでき、TFT基板上に形成することが可能と
なる。
次駆動も可能なドライバとした場合の、そのD/Aコン
バータの出力段のMOSトランジスタのサイズと、検査
回路342を構成するMOSトランジスタのサイズとを
比較して示す図である。
バータ430を構成するMOSトランジスタM200のチ
ャネル幅(W)は少なくとも1000μm以上必要であ
り、これに対し、検査回路342を構成するMOSトラ
ンジスタM300のチャネル幅(W)は、100μm以下
でよい。つまり、検査回路のトランジスタのサイズは、
1/10以下でよい。
く、占有面積が少なくてすむため、検査回路342の少
なくとも一部は、TFT基板の、画像表示等の本質的機
能の実現に寄与しないスペース、すなわち、いわゆるデ
ッドスペースに配置することも可能となる。よって、T
FT基板や液晶表示装置の大型化を抑制できる。
うに、TFT基板のパネル工程における封止材(シール
材)による封止位置に配置することができる。図4で
は、理解の容易のために完成した液晶表示装置の断面構
成を描いてある。
板であり、参照番号510はSiO2膜であり、参照番
号520はゲート絶縁膜であり、参照番号530,54
0は層間絶縁膜であり、参照番号522,524はソー
ス・ドレイン層であり、参照番号526はゲート電極で
ある。
300は、封止材(シール材)550による封止領域A1
に配置されている。封止材による封止位置は、アクティ
ブマトリクス基板において必然的に生じるデッドスペー
スであり、このスペースに検査回路を配置することによ
り、スペースの有効活用を図ることができる。
であり、参照番号570,572は配向膜であり、参照
番号574は液晶である。
て、信号線の断線検出ならびにD/Aコンバータの出力
検査工程(予備的検査工程,ステップ600)と、点欠
陥の検査工程(ステップ610)とに分かれる。
タの出力検査(ステップ600)は、デジタルデータ線
ドライバに対向して検査回路を設けるという、本実施の
形態のアクティブマトリクス基板(図1,図2)の基本
的構成により可能となる検査であり、図1,図2に示さ
れるデジタルデータ線ドライバ330の全出力をオンさ
せ、検査回路340によりその出力を受信することによ
り、原則的に1回のスキャンで容易に検査することがで
きる。
バの出力信号が何も伝達されてこない場合には、データ
線が断線しているかデータ線ドライバ自体に欠陥がある
ことになる。点欠陥の検査工程(ステップ610)につ
いては後述する。
いものから順に検査するという方式を採用し、かつ必要
な全ての工程について検査をするようにしている。但
し、これに限定されるものではなく、不良が発見された
時点で以後の検査を中止することも可能である。
説明する。
テップ700)、未検査TFT基板が有る場合にはその
基板を図1のシステムにアラインメント(装着)し(ス
テップ710)、図1のフルオートプローバ220によ
るプロービングを行う(ステップ720)。
行う(ステップ730)。このステップでは、データ
線,走査線ドライバ(および検査回路)の供給電源に流
れる消費電流が正常の範囲にあるかどうかを判定する。
電源間に短絡があると、過大な電流が流れるので、これ
により判定が可能である。
定を行う(ステップ740)。つまり、シフトレジスタ
の初段にパルスを入力し、そのパルスが所定のタイミン
グで最終段から出力されるかを判定する。デジタル信号
であるので瞬時に判定可能である。
を、走査線ドライバの場合と同様に測定する(ステップ
750)。
短絡検査を実行する(ステップ760)。
ルとし、検査回路の各スイッチもオン状態として、走査
線ドライバから検査回路に流れる電流を測定する。も
し、配線間に短絡があると、過大な電流が流れることに
なる。
断線検査を実行する(ステップ770)。
レベルとし、検査回路のスイッチを順番に閉じて電流の
変化を検出する。もし断線があると、流れる電流が減少
するので判別が可能である。
(ステップ780)。
タの全出力についての検査を行うものである。この検査
では、その精度を高めるために、白,黒,中間調といっ
た複数階調の信号について出力レベルが適正か否かを調
べるのが望ましい。
データ線(信号線)に出力し、一定時間後にD/Aコン
バータの出力をハイインピーダンス状態とし、検査回路
を用いて各データ線(信号線)の電圧を検出する。
0)。
7に示されるような手順により行われる。すなわち、ま
ず、デジタルデータ線ドライバの全出力をオンさせて、
設定されたレベルの電圧を全データ線(信号線)に出力
させて、画素部の蓄積容量に信号を書き込む(ステップ
900)。次に、デジタルデータ線ドライバのD/Aコ
ンバータの出力をハイインピーダンス状態とする(ステ
ップ910)。次に、検査回路のスイッチを閉じた状態
で走査線を一本ずつ選択し、1画素分ずつの電位の変動
量を検出する(ステップ920)。そして、必要に応じ
て、複数回の検出(ステップ930)や、書き込み条件
を異ならせての検出(ステップ940)を実行する。
が発見された場合には、必要に応じて、不良アドレスの
検出を行い、良否判定の際の基礎データとする(図6の
ステップ800)。
基礎データが得られたので、最後に、基礎データに基づ
き、総合的に良否判定を行う(図6のステップ81
0)。
に、基礎データのTFT基板面における二次元的分布を
考察し、周囲に対して極端に異なる数値を示す箇所(特
異点)がないかどうかを調べたり(ステップ960)、
サンプルデータとの比較により異常を調べること(ステ
ップ970)等により、総合的に判断される。
ップについて順次に行っていく(図6のステップ82
0,830)。
タルデータ線ドライバを搭載したアクティブマトリクス
基板の良品検査を、短時間で高精度に行うことができ
る。
発明の第2の実施の形態について説明する。
ドライバおよび検査回路を上下に2分割して配置し、し
かも、上下に分割された各回路が互いに入り組んで配置
されてコンパクトな構成となっていることである。
タルデータ線ドライバは、第1のドライバ8000Aと
第2のドライバ8000Bに2分割されている。データ
線ドライバ自体の構成は図2と同じであるが、2分割さ
れたことにより、各ドライバのビット数は図2の場合の
1/2となっている。
と第2の回路8100Bとに2分割されている。そし
て、第1の回路8100Aは、偶数番のデータ線(X
2,X4・・・Xm)に接続されており、第2の回路8
100Bは、奇数番のデータ線(X1,X3・・・Xm
−1)に接続されている。図17中、参照番号S1,S
2,S3,S4,Sm,Sm−1はアナログスイッチを
示し、参照番号8102,8104はシフトレジスタの
1段分の構成を示す。
路を分割することにより、以下の種々の効果を得ること
ができる。
ことにより、各回路を構成する素子数が1/2となり、
それだけ占有面積が減り、また余裕をもった素子の配置
が可能となる。
ることにより動作周波数も1/2にでき、回路設計上有
利である。
囲に均等に配置できることにつながり、これにより、デ
ッドスペースの有効利用が可能となる。例えば、図4で
説明した封止材(シール材)直下のデッドスペースを活
用する際に有利となる。
な応力を与えないように、基板面のの周囲に均等の幅で
接するように設けられるものであり、したがって、回路
が分割され、しかも各回路の素子数が低減されているこ
とは、封止材の直下のデッドスペースの利用効率を高め
るのに役立つからである。
素子サイズより小さいので、検査回路の分割によって、
さらに省スペースとなり、レイアウト設計上有利であ
る。
T基板上)における、検査回路等の配置例を示す。な
お、図19にはアクティブマトリクス基板上におけるド
ライバ等のレイアウトのみならず、そのTFT基板を用
いて製造された液晶パネルの縦断面および横断面も併せ
て示してある。
ティブマトリクス基板(TFT基板)であり、参照番号
8000A,8000Bは、デジタルデータ線ドライバ
および検査回路であり、参照番号320は走査線ドライ
バである。また、参照番号8300は遮光パターンを示
し、そのパターンの内部がアクティブマトリクス部(画
素部)である。また、参照番号8400は実装端子部で
あり、参照番号9200は封止材(シール材)であり、
参照番号574は液晶であり、参照番号9000は対向
基板(カラーフィルタ基板)である。
バ,データ線ドライバならびに検査回路はいずれもアク
ティブマトリクス基板の周囲のデッドスペースを有効に
利用して配置されている。したがって、封止材による封
止位置のデッドスペースを有効に活用するのに適してい
る。
ブマトリクス基板9100)は、例えば、図18に示さ
れるような切断工程を経て製造される。
ス基板(TFT基板)9100と対向基板(カラーフィ
ルタ基板)9000とを大判張り合わせ方式により張り
合わせた後、切断して6個のパネルを製造する。図18
中、1点鎖線で示す切断線(L10,L11,L30,
L31,L32,L33)は、アクティブマトリクス基
板と対向基板とを同時に切断する線である。また、点線
で示される切断線(L20,L21,は対向基板のみを
切断する線である。
図20〜図26を用いて、アクティブマトリクス基板上
に薄膜トランジスタ(TFT)を製造する方法(低温ポ
リシリコン技術を用いた製造方法)について説明する。
は、容量(コンデンサ)も併せて製造することにしてい
る。したがって、このプロセスは、検査回路やドライバ
のシフトレジスタ等の製造のみならず、図11の容量分
割方式のD/A変換器を製造する場合にも使用できるも
のである。
4100を設け、そのバッファ層4100上にアモルフ
ァスシリコン層4200を形成する。
200の全面にレーザー光を照射してアニールを施すこ
とによりアモルファスシリコンを多結晶化し、多結晶シ
リコン層4220を形成する。
パターニングして、アイランド領域4230,424
0,4250を形成する。アイランド領域4230,4
240は、MOSトランジスタの能動領域(ソース,ド
レイン)が形成される層である。また、アイランド領域
4250は、薄膜容量の一極となる層である。
し、アイランド領域4250のみにリン(P)イオンを
打ち込み、低抵抗化する。
成し、そのゲート絶縁膜上にTaN層4500,451
0,4520を形成する。TaN層4500,4510
はMOSトランジスタのゲートとなる層であり、TaN
層4520は薄膜容量の他極となる層である。その後、
マスク層4600を形成し、ゲートTaN層4500を
マスクとして、セルフアラインでリン(P)をイオン打
ち込みし、n型のソース層4231,ドレイン層423
2を形成する。
00bを形成し、ゲートTaN層4510をマスクとし
て、セルフアラインでボロン(B)をイオン打ち込み
し、p型のソース層4241,ドレイン層4242を形
成する。
成し、その層間絶縁膜にコンタクトホールを形成した
後、ITOやAlからなる電極層4900,4910,
4920,4930を形成する。なお、図26では図示
されないが、TaN層4500,4510,4520や
多結晶シリコン層4250にもコンタクトホールを介し
て電極が接続される。これにより、nチャネルTFT,
pチャネルTFTおよびMOS容量が完成する。
プロセスを用いることにより製造が容易化され、コスト
面でも有利となる。また、ポリシリコンはアモルファス
シリコンに比べてキャリアの移動度が格段に大きいので
高速動作が可能であり、回路の高速化の面で有利であ
る。
を確実に行うため、完成した製品の信頼度も極めて高く
でき、したがって、高品質の製品の市場への投入が可能
となる。
リコンTFT技術を用いているが、製造方法は必ずしも
これに限定されるものではない。例えば、回路の所定の
動作速度が保証されれば、アモルファスシリコンを用い
たプロセスも使用可能である。また、画素部のスイッチ
ング素子としては、TFTの他に、MIMのような2端
子素子も使用できる。
本発明のアクティブマトリクス基板を用いて製造された
液晶パネルや、そのパネル等を用いた電子機器の例につ
いて説明する。いずれも高品質の装置である。
ライト2000,偏光板2200,TFT基板2300
と、液晶2400と、対向基板(カラーフィルタ基板)
2500と、偏光板2600とからなる。本実施の形態
では、上述のとおり、TFT基板1300上に駆動回路
2310(ならびに検査回路)を形成している。
ボード1202を備えた本体部1204と、液晶表示画
面1206とを有する。
液晶パネルをライトバルブとして用いた投写型プロジェ
クタであり、例えば3板プリズム方式の光学系を用いて
いる。
は、白色光源のランプユニット1102から射出された
投写光がライトガイド1104の内部で、複数のミラー
1106および2枚のダイクロイックミラー1108に
よってR、G、Bの3原色に分けられ、それぞれの色の
画像を表示する3枚の液晶パネル1110R、1110
Gおよび1110Bに導かれる。そして、それぞれの液
晶パネル1110R、1110Gおよび1110Bによ
って変調された光は、ダイクロイックプリズム1112
に3方向から入射される。ダイクロイックプリズム11
12では、レッドRおよびブルーBの光が90°曲げら
れ、グリーンGの光が直進するので各色の画像が合成さ
れ、投写レンズ1114を通してスクリーンなどにカラ
ー画像が投写される。
ては、エンジニアリング・ワークステーション(EW
S)、ページャあるいは携帯電話、ワードプロセッサ、
テレビ、ビューファインダ型又はモニタ直視型のビデオ
テープレコーダ、電子手帳、電子卓上計算機、カーナビ
ゲーション装置、POS端末、タッチパネルを備えた装
置などを挙げることができる。
の一例を実行するための装置の全体構成を示す図であ
る。
ている回路の構成例を示す図である。
ンジスタのサイズと、検査回路を構成するトランジスタ
のサイズとを模式的に比較して示す図である。
晶表示装置の要部の断面図である。
の一実施例の、概要を示すフローチャートである。
の一実施例の、より具体的な内容を説明するためのフロ
ーチャートである。
すフローチャートである。
フローチャートである。
成の一例を示す平面図であり、(b)は(a)の等価回
路図である。
構成の他の例を示す平面図であり、(b)は(a)の等
価回路図である。
ンバータの構成例の概要を説明するための図である。
要部の回路構成例を示す図である。
ンバータの構成例の概要を説明するための図である。
バータの構成例の概要を説明するための図である。
される検査回路の一例の概要を説明するための図であ
る。
例の概要を説明するための図である。
れる回路の他の構成例を示す図である。
ラス基板を切断する場合の位置を示す図である。
路等のレイアウトの一例を示す図である。
法の一例の、第1の工程を示す図である。
法の一例の、第2の工程を示す図である。
法の一例の、第3の工程を示す図である。
法の一例の、第4の工程を示す図である。
法の一例の、第5の工程を示す図である。
法の一例の、第6の工程を示す図である。
法の一例の、第7の工程を示す図である。
液晶表示装置の構成を示す図である。
電子機器の一例(ラップトップコンピュータ)の構成を
示す図である。
電子機器の他の例(液晶プロジェクタ)の構成を示す図
である。
−A線に沿う断面構造を示す図であり、(b)は図10
(a)に示されるデバイスのA−A線に沿う断面構造を
示す図である。
Claims (16)
- 【請求項1】 複数の走査線および複数のデータ線と、 出力端をハイインピーダンス状態とすることができる機
能をもつ、前記複数のデータ線を駆動するためのデジタ
ルドライバと、 一本の走査線および一本のデータ線に接続されたスイッ
チ素子と、 前記スイッチ素子の各々に接続された容量と、 前記データ線の、前記デジタルドライバとは反対側の端
に設けられた検査回路と、を有し、 前記検査回路は、前記複数のデータ線の各々毎に設けら
れた双方向性スイッチと、そのスイッチの開閉を制御す
る制御手段とを具備することを特徴とするアクティブマ
トリクス基板。 - 【請求項2】 請求項1において、 前記検査回路を構成する素子は、前記デジタルドライバ
を構成する素子と共に、同じ製造プロセスにより製造さ
れたことを特徴とするアクティブマトリクス基板。 - 【請求項3】 請求項1または請求項2において、 前記デジタルドライバは、その出力部にスイッチを具備
し、そのスイッチを開状態とすることによって出力端を
ハイインピーダンス状態とすることを特徴とするアクテ
ィブマトリクス基板。 - 【請求項4】 請求項1〜請求項3のいずれかにおい
て、 前記デジタルドライバは、容量分割方式のD/A変換
器,抵抗分割方式のD/A変換器,PWM方式のD/A
変換器のいずれかを具備することを特徴とするアクティ
ブマトリクス基板。 - 【請求項5】 請求項1〜請求項4のいずれかにおい
て、 前記検査回路の前記制御手段は、前記双方向性スイッチ
を点順次で走査することを特徴とするアクティブマトリ
クス基板。 - 【請求項6】 請求項1〜請求項4のいずれかにおい
て、 前記検査回路の前記制御手段は、前記双方向性スイッチ
の数をM個(Mは2以上の自然数)とした場合に、P個
(Pは自然数)の双方向性スイッチの一括した駆動をQ
回(Qは自然数)繰り返して、合計でM個(M=P×
Q)の双方向性スイッチを駆動することを特徴とするア
クティブマトリクス基板。 - 【請求項7】 請求項1〜請求項6のいずれかにおい
て、 前記検査回路の少なくとも一部は、アクティブマトリク
ス基板の、画像表示等の本質的機能の実現に寄与しない
スペースに配置されていることを特徴とするアクティブ
マトリクス基板。 - 【請求項8】 請求項7において、 前記検査回路は、パネル工程における封止材による封止
位置に配置されていることを特徴とするアクティブマト
リクス基板。 - 【請求項9】 請求項1〜請求項8のいずれかにおい
て、 前記検査回路および前記デジタルドライバはそれぞれ、
アクティブマトリクス基板上において、複数に分割され
て配置されていることを特徴とするアクティブマトリク
ス基板。 - 【請求項10】 請求項9において、 前記検査回路は、少なくとも第1の検査回路と第2の検
査回路とに分割され、前記デジタルドライバは、少なく
とも第1のデジタルドライバと第2のデジタルドライバ
とに分割され、 データ線を挟んで前記第1のデジタルドライバと前記第
1の検査回路とが対峙して配置され、また、データ線を
挟んで前記第2のデジタルドライバと前記第2の検査回
路とが対峙して配置され、 かつ、前記第1のデジタルドライバと前記第2の検査回
路とはデータ線の同じ側の端部に配置され、前記第2の
デジタルドライバと前記第1の検査回路とはデータ線の
同じ側の端部に配置されていることを特徴とするアクテ
ィブマトリクス基板。 - 【請求項11】請求項1〜請求項10のいずれかに記載
のアクティブマトリクス基板の検査方法であって、 前記デジタルドライバにより前記データ線を駆動して、
前記スイッチ素子に接続されている前記容量に信号の書
き込みを行うステップと、 前記デジタルドライバの出力をハイインピーダンス状態
とするステップと、 前記検査回路により前記容量に書き込まれた前記信号を
読出して検査の基礎となる基礎信号を取得し、その取得
された基礎信号に基づいてアクティブマトリクス部の検
査を行うことを特徴とするアクティブマトリクス基板の
検査方法。 - 【請求項12】 請求項11において、 請求項11に記載の各ステップの実行に先立ち、前記デ
ジタルドライバ自体の検査ならびに前記データ線の断線
検査を行うことを特徴とするアクティブマトリクス基板
の検査方法。 - 【請求項13】 請求項11において、 前記取得された基礎信号に基づくアクティブマトリクス
部の検査の工程は、前記基礎信号の特性の、アクティブ
マトリクス部における2次元的な分布を考察するステッ
プを含むことを特徴とするアクティブマトリクス基板の
検査方法。 - 【請求項14】 請求項11において、 前記取得された基礎信号に基づくアクティブマトリクス
部の検査の工程は、前記取得された基礎信号を、予め用
意されているサンプル信号と比較するステップを含むこ
とを特徴とするアクティブマトリクス基板の検査方法。 - 【請求項15】請求項1〜請求項10のいずれかに記載
のアクティブマトリクス基板を用いて構成された液晶装
置。 - 【請求項16】請求項15に記載の液晶装置を用いて構
成された電子機器。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02956897A JP4147594B2 (ja) | 1997-01-29 | 1997-01-29 | アクティブマトリクス基板、液晶表示装置および電子機器 |
KR1020057012381A KR100614016B1 (ko) | 1997-01-29 | 1998-01-29 | 액티브 매트릭스 기판 및 전자 기기 |
PCT/JP1998/000405 WO1998033166A1 (fr) | 1997-01-29 | 1998-01-29 | Procede de controle de cartes de matrice active, carte de matrice active, dispositif a cristaux liquides et equipement electronique |
EP05075723A EP1548699A3 (en) | 1997-01-29 | 1998-01-29 | Method for inspecting active matrix substrate, active matrix substrate, liquid crystal display device and electronic equipment |
EP98901073A EP0895220B1 (en) | 1997-01-29 | 1998-01-29 | Method for inspecting active matrix substrate, active matrix substrate, liquid crystal display device and electronic equipment |
DE69830954T DE69830954T2 (de) | 1997-01-29 | 1998-01-29 | Überprüfungsverfahren für Substrat mit aktiver Matrix, Substrat mit aktiver Matrix, Flüssigkristallanzeigevorrichtung und elektronische Apparatur |
US09/155,310 US6281700B1 (en) | 1997-01-29 | 1998-01-29 | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus |
TW087101187A TW374146B (en) | 1997-01-29 | 1998-02-02 | Method for detecting active matrix type substrate, active matrix substrate, liquid crystal device and electric machine |
KR1019980707748A KR100638534B1 (ko) | 1997-01-29 | 1998-09-29 | 액티브매트릭스기판의검사방법,액티브매트릭스기판,액정장치및전자기기 |
US09/923,445 US6525556B2 (en) | 1997-01-29 | 2001-08-08 | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus |
US10/338,823 US6794892B2 (en) | 1997-01-29 | 2003-01-09 | Active matrix substrate inspecting method, active matrix substrate, liquid crystal device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02956897A JP4147594B2 (ja) | 1997-01-29 | 1997-01-29 | アクティブマトリクス基板、液晶表示装置および電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004014744A Division JP3791526B2 (ja) | 2004-01-22 | 2004-01-22 | アクティブマトリクス基板、液晶装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10214065A true JPH10214065A (ja) | 1998-08-11 |
JP4147594B2 JP4147594B2 (ja) | 2008-09-10 |
Family
ID=12279738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02956897A Expired - Lifetime JP4147594B2 (ja) | 1997-01-29 | 1997-01-29 | アクティブマトリクス基板、液晶表示装置および電子機器 |
Country Status (7)
Country | Link |
---|---|
US (3) | US6281700B1 (ja) |
EP (2) | EP0895220B1 (ja) |
JP (1) | JP4147594B2 (ja) |
KR (2) | KR100614016B1 (ja) |
DE (1) | DE69830954T2 (ja) |
TW (1) | TW374146B (ja) |
WO (1) | WO1998033166A1 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6577068B2 (en) | 1998-05-20 | 2003-06-10 | Seiko Epson Corporation | Electro-optical element driving circuit, electro-optical device, and electronic device |
WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
US6891532B2 (en) | 2001-04-23 | 2005-05-10 | Wintest Corporation | Apparatus and method for inspecting picture elements of an active matrix type display board |
JP2005308823A (ja) * | 2004-04-16 | 2005-11-04 | Seiko Epson Corp | 電荷除去回路、電気光学装置および電子機器 |
JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
JP2006178030A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 電気光学装置、その駆動方法、駆動装置および電子機器 |
JP2006178029A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 電気光学装置、その検査方法、駆動装置および電子機器 |
JP2006184518A (ja) * | 2004-12-27 | 2006-07-13 | Shimadzu Corp | Tftアレイ検査装置 |
US7167151B2 (en) | 2002-02-13 | 2007-01-23 | Sharp Kabushiki Kaisha | Active matrix substrate |
JP2007206440A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置および検査方法 |
JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルの駆動方法 |
US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
US7924248B2 (en) | 2002-04-26 | 2011-04-12 | Toshiba Matsushita Display Technology Co., Ltd. | Drive method of EL display apparatus |
US7994810B2 (en) | 2005-02-14 | 2011-08-09 | Seiko Epson Corporation | Electro-optical device |
JP2016200837A (ja) * | 2010-02-11 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
JP2018160664A (ja) * | 2017-03-21 | 2018-10-11 | 聚積科技股▲ふん▼有限公司 | 故障検知装置、故障検知システム及び故障検知方法 |
JP2019208285A (ja) * | 2003-02-12 | 2019-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4147594B2 (ja) * | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
FR2783927B1 (fr) * | 1998-09-28 | 2001-02-16 | St Microelectronics Sa | Circuit de puissance pour la commande d'un ecran a plasma, module de puissance l'incorporant et procede de test d'un tel module |
TW437095B (en) * | 1998-10-16 | 2001-05-28 | Seiko Epson Corp | Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device |
TW422925B (en) * | 1999-05-24 | 2001-02-21 | Inventec Corp | A method of testing the color-mixing error of liquid crystal monitor |
KR100549154B1 (ko) * | 1999-07-30 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 장치 |
KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
US7301520B2 (en) | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
JP3736399B2 (ja) * | 2000-09-20 | 2006-01-18 | セイコーエプソン株式会社 | アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置 |
JP3797174B2 (ja) | 2000-09-29 | 2006-07-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
JP2003050380A (ja) * | 2001-08-07 | 2003-02-21 | Toshiba Corp | アレイ基板の検査方法 |
EP1298800A1 (en) * | 2001-09-28 | 2003-04-02 | STMicroelectronics Limited | Ramp generator |
JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
JP3527726B2 (ja) * | 2002-05-21 | 2004-05-17 | ウインテスト株式会社 | アクティブマトリクス基板の検査方法及び検査装置 |
JP3918642B2 (ja) * | 2002-06-07 | 2007-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
JP4610843B2 (ja) * | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
JP4103500B2 (ja) * | 2002-08-26 | 2008-06-18 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
DE10248723A1 (de) * | 2002-10-18 | 2004-05-06 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren |
JP2006512624A (ja) * | 2002-12-30 | 2006-04-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 光ディスプレイ駆動方法 |
JP3952965B2 (ja) * | 2003-02-25 | 2007-08-01 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
TW595002B (en) * | 2003-04-16 | 2004-06-21 | Au Optronics Corp | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor |
US7129923B2 (en) * | 2003-06-25 | 2006-10-31 | Chi Mei Optoelectronics Corporation | Active matrix display device |
TW594655B (en) * | 2003-07-11 | 2004-06-21 | Toppoly Optoelectronics Corp | Testing circuit and method thereof for a flat panel display |
TWI220696B (en) * | 2003-09-12 | 2004-09-01 | Toppoly Optoelectronics Corp | Testing device and its operation method of the flat-panel display |
US7190185B2 (en) * | 2003-10-29 | 2007-03-13 | Lsi Logic Corporation | Methodology to measure many more transistors on the same test area |
JP5105694B2 (ja) * | 2003-12-24 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
JP4203656B2 (ja) * | 2004-01-16 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
KR101192769B1 (ko) * | 2005-06-03 | 2012-10-18 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101129438B1 (ko) * | 2005-06-10 | 2012-03-27 | 삼성전자주식회사 | 표시 기판, 이를 구비한 표시 패널의 검사 장치 및 방법 |
US8674968B2 (en) * | 2005-06-29 | 2014-03-18 | Mstar Semiconductor, Inc. | Touch sensing method and associated circuit |
TWI326067B (en) * | 2005-06-29 | 2010-06-11 | Mstar Semiconductor Inc | Flat display device, controller, and method for displaying images |
KR101337459B1 (ko) * | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 구비한 전자기기 |
JP2007333495A (ja) * | 2006-06-14 | 2007-12-27 | Nec Corp | 検査システムおよびその検査回路、半導体装置、表示装置ならびに半導体装置の検査方法 |
JP4155316B2 (ja) * | 2006-06-30 | 2008-09-24 | ソニー株式会社 | D/a変換回路、液晶駆動回路及び液晶表示装置 |
JP2008015366A (ja) * | 2006-07-07 | 2008-01-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置および表示装置の検査方法 |
KR100843148B1 (ko) * | 2006-12-22 | 2008-07-02 | 삼성전자주식회사 | 액정 표시 장치, 액정 표시 장치의 테스트용 커넥터 및이의 테스트 방법 |
TWI313754B (en) * | 2007-01-03 | 2009-08-21 | Au Optronics Corp | A method for testing liquid crystal display panels |
KR100857676B1 (ko) * | 2007-02-02 | 2008-09-08 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치 |
KR101471144B1 (ko) * | 2007-06-20 | 2014-12-09 | 삼성디스플레이 주식회사 | 스토리지 전압의 검출 방법, 검출된 스토리지 전압을이용하는 표시 장치 및 이의 구동 방법 |
JP2009092965A (ja) * | 2007-10-10 | 2009-04-30 | Eastman Kodak Co | 表示パネルの不良検出方法および表示パネル |
EP2230658A4 (en) * | 2008-01-09 | 2011-09-14 | Sharp Kk | DISPLAY DEVICE |
JP5428299B2 (ja) * | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
KR100924143B1 (ko) * | 2008-04-02 | 2009-10-28 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그의 구동 방법 |
TWI379116B (en) * | 2008-05-30 | 2012-12-11 | Chimei Innolux Corp | Liquid crystal display high-voltage testing circuit and method of testing liquid crystal display |
CN101719352B (zh) | 2008-10-09 | 2012-07-25 | 北京京东方光电科技有限公司 | 液晶盒成盒后检测装置和方法 |
JP5445239B2 (ja) * | 2010-03-10 | 2014-03-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
US9030221B2 (en) * | 2011-09-20 | 2015-05-12 | United Microelectronics Corporation | Circuit structure of test-key and test method thereof |
JP2014032292A (ja) * | 2012-08-02 | 2014-02-20 | Yazaki Corp | 表示装置 |
KR102312291B1 (ko) * | 2015-02-24 | 2021-10-15 | 삼성디스플레이 주식회사 | 표시장치 및 그의 검사방법 |
KR102564466B1 (ko) * | 2016-09-30 | 2023-08-07 | 엘지디스플레이 주식회사 | 신호라인 검사회로가 구비된 영상 표시패널 및 이를 포함한 영상 표시장치 |
JP7012548B2 (ja) * | 2018-02-07 | 2022-01-28 | シャープ株式会社 | 表示装置及び表示システム |
JP7143185B2 (ja) * | 2018-11-09 | 2022-09-28 | キヤノン株式会社 | 画像形成装置 |
WO2021216513A1 (en) | 2020-04-20 | 2021-10-28 | Gentex Corporation | System and method for display fault monitoring |
KR20230139930A (ko) * | 2022-03-28 | 2023-10-06 | 삼성디스플레이 주식회사 | 표시 장치의 검사 방법 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US553215A (en) * | 1896-01-14 | Sleigh-runner | ||
JPS6180226A (ja) * | 1984-09-28 | 1986-04-23 | Toshiba Corp | アクテイブ・マトリツクス駆動装置 |
JPH0638187B2 (ja) | 1985-12-04 | 1994-05-18 | 株式会社日立製作所 | 液晶表示装置 |
JPS649375A (en) * | 1987-07-01 | 1989-01-12 | Seiko Epson Corp | Inspecting method of active matrix panel |
JPH067239B2 (ja) * | 1987-08-14 | 1994-01-26 | セイコー電子工業株式会社 | 電気光学装置 |
JPH02154292A (ja) * | 1988-12-07 | 1990-06-13 | Matsushita Electric Ind Co Ltd | アクティブマトリックスアレイとその検査方法 |
JPH02245794A (ja) * | 1989-03-17 | 1990-10-01 | Matsushita Electric Ind Co Ltd | 液晶パネル駆動用集積回路 |
JP2761128B2 (ja) * | 1990-10-31 | 1998-06-04 | 富士通株式会社 | 液晶表示装置 |
JP2743683B2 (ja) | 1991-04-26 | 1998-04-22 | 松下電器産業株式会社 | 液晶駆動装置 |
JP2792634B2 (ja) * | 1991-06-28 | 1998-09-03 | シャープ株式会社 | アクティブマトリクス基板の検査方法 |
DE69334236D1 (de) | 1992-02-27 | 2008-09-18 | Canon Kk | Flüssigkristallanzeigevorrichtung |
US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
EP0599623B1 (en) * | 1992-11-25 | 2001-08-29 | Sharp Kabushiki Kaisha | Inspecting method and apparatus for an active matrix substrate |
JP3086936B2 (ja) | 1993-05-12 | 2000-09-11 | セイコーインスツルメンツ株式会社 | 光弁装置 |
TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk | |
JP2672260B2 (ja) * | 1994-06-07 | 1997-11-05 | トーケン工業株式会社 | Tft−lcdの検査方法 |
US6023260A (en) * | 1995-02-01 | 2000-02-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
EP0821490B1 (en) * | 1996-02-09 | 2005-11-02 | Seiko Epson Corporation | Potential generating device |
JP4147594B2 (ja) * | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
-
1997
- 1997-01-29 JP JP02956897A patent/JP4147594B2/ja not_active Expired - Lifetime
-
1998
- 1998-01-29 WO PCT/JP1998/000405 patent/WO1998033166A1/ja not_active Application Discontinuation
- 1998-01-29 EP EP98901073A patent/EP0895220B1/en not_active Expired - Lifetime
- 1998-01-29 EP EP05075723A patent/EP1548699A3/en not_active Ceased
- 1998-01-29 US US09/155,310 patent/US6281700B1/en not_active Expired - Lifetime
- 1998-01-29 KR KR1020057012381A patent/KR100614016B1/ko not_active IP Right Cessation
- 1998-01-29 DE DE69830954T patent/DE69830954T2/de not_active Expired - Lifetime
- 1998-02-02 TW TW087101187A patent/TW374146B/zh not_active IP Right Cessation
- 1998-09-29 KR KR1019980707748A patent/KR100638534B1/ko not_active IP Right Cessation
-
2001
- 2001-08-08 US US09/923,445 patent/US6525556B2/en not_active Expired - Lifetime
-
2003
- 2003-01-09 US US10/338,823 patent/US6794892B2/en not_active Expired - Lifetime
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6577068B2 (en) | 1998-05-20 | 2003-06-10 | Seiko Epson Corporation | Electro-optical element driving circuit, electro-optical device, and electronic device |
US6891532B2 (en) | 2001-04-23 | 2005-05-10 | Wintest Corporation | Apparatus and method for inspecting picture elements of an active matrix type display board |
US7167151B2 (en) | 2002-02-13 | 2007-01-23 | Sharp Kabushiki Kaisha | Active matrix substrate |
JP2007256958A (ja) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | El表示パネルの駆動方法 |
US8063855B2 (en) | 2002-04-26 | 2011-11-22 | Toshiba Matsushita Display Technology Co., Ltd. | Drive method of EL display panel |
US7932880B2 (en) | 2002-04-26 | 2011-04-26 | Toshiba Matsushita Display Technology Co., Ltd. | EL display panel driving method |
US7924248B2 (en) | 2002-04-26 | 2011-04-12 | Toshiba Matsushita Display Technology Co., Ltd. | Drive method of EL display apparatus |
US7777698B2 (en) | 2002-04-26 | 2010-08-17 | Toshiba Matsushita Display Technology, Co., Ltd. | Drive method of EL display panel |
JP2019208285A (ja) * | 2003-02-12 | 2019-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2004109374A1 (ja) * | 2003-06-04 | 2004-12-16 | Toshiba Matsushita Display Technology Co., Ltd. | アレイ基板の検査方法およびアレイ基板の検査装置 |
JP2005308823A (ja) * | 2004-04-16 | 2005-11-04 | Seiko Epson Corp | 電荷除去回路、電気光学装置および電子機器 |
JP4507676B2 (ja) * | 2004-04-16 | 2010-07-21 | セイコーエプソン株式会社 | 電荷除去回路、電気光学装置および電子機器 |
JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
JP2006178029A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 電気光学装置、その検査方法、駆動装置および電子機器 |
JP2006178030A (ja) * | 2004-12-21 | 2006-07-06 | Seiko Epson Corp | 電気光学装置、その駆動方法、駆動装置および電子機器 |
JP2006184518A (ja) * | 2004-12-27 | 2006-07-13 | Shimadzu Corp | Tftアレイ検査装置 |
US8324916B2 (en) | 2005-02-14 | 2012-12-04 | Seiko Epson Corporation | Electro-optical device |
US7994810B2 (en) | 2005-02-14 | 2011-08-09 | Seiko Epson Corporation | Electro-optical device |
JP2007206440A (ja) * | 2006-02-02 | 2007-08-16 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置および検査方法 |
US10718986B2 (en) | 2010-02-11 | 2020-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2017201422A (ja) * | 2010-02-11 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US10007160B2 (en) | 2010-02-11 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2018189987A (ja) * | 2010-02-11 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US9798211B2 (en) | 2010-02-11 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2016200837A (ja) * | 2010-02-11 | 2016-12-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
JP2020129123A (ja) * | 2010-02-11 | 2020-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US11143925B2 (en) | 2010-02-11 | 2021-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11500254B2 (en) | 2010-02-11 | 2022-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US12007656B2 (en) | 2010-02-11 | 2024-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP2018160664A (ja) * | 2017-03-21 | 2018-10-11 | 聚積科技股▲ふん▼有限公司 | 故障検知装置、故障検知システム及び故障検知方法 |
Also Published As
Publication number | Publication date |
---|---|
US6281700B1 (en) | 2001-08-28 |
TW374146B (en) | 1999-11-11 |
EP0895220B1 (en) | 2005-07-27 |
US20010048318A1 (en) | 2001-12-06 |
US6525556B2 (en) | 2003-02-25 |
KR100614016B1 (ko) | 2006-08-22 |
EP1548699A2 (en) | 2005-06-29 |
US20030098708A1 (en) | 2003-05-29 |
EP1548699A3 (en) | 2005-12-28 |
JP4147594B2 (ja) | 2008-09-10 |
KR20050084513A (ko) | 2005-08-26 |
DE69830954D1 (de) | 2005-09-01 |
EP0895220A1 (en) | 1999-02-03 |
WO1998033166A1 (fr) | 1998-07-30 |
US6794892B2 (en) | 2004-09-21 |
KR100638534B1 (ko) | 2007-04-24 |
EP0895220A4 (en) | 2002-11-13 |
DE69830954T2 (de) | 2006-01-12 |
KR20000064809A (ko) | 2000-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100614016B1 (ko) | 액티브 매트릭스 기판 및 전자 기기 | |
JP4562938B2 (ja) | 液晶表示装置 | |
US7821287B2 (en) | System and method for display test | |
JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
US6703856B2 (en) | Test method of electro-optical device, test circuit of electro-optical device, electro-optical device, and electronic equipment | |
US20020047838A1 (en) | Array substrate of liquid crystal display device | |
US7518602B2 (en) | Test circuit and display device having the same | |
US20120249499A1 (en) | Display panel and inspection method thereof | |
JP2006146137A (ja) | 電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器 | |
US7167151B2 (en) | Active matrix substrate | |
JP3791526B2 (ja) | アクティブマトリクス基板、液晶装置および電子機器 | |
KR20080049601A (ko) | 전기 광학 장치, 구동 방법, 및 전자 기기 | |
TW577035B (en) | Substrate for a display device, array substrate, inspection circuit, inspection method and method of fabricating liquid crystal cell | |
JPH11271806A (ja) | アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法 | |
JP4023485B2 (ja) | アクティブマトリクス基板,液晶装置および電子機器 | |
US7064573B2 (en) | Driving circuit, method of testing driving circuit, electro-optical apparatus, and electro-optical device | |
JP7375439B2 (ja) | 電気光学装置、および電子機器 | |
JP2006308630A (ja) | 電気光学装置、電子機器、及び電気光学装置の検査方法 | |
JP2007065540A (ja) | 電気光学装置及びその検査方法、並びに電子機器 | |
KR20060115518A (ko) | 표시 패널 및 이를 이용한 검사 방법 | |
JP4720654B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2001051655A (ja) | 電気光学パネル、電気光学パネルの検査方法および電子機器 | |
JP2007240667A (ja) | 電気光学装置及びその検査方法、並びに電子機器 | |
JP2007139955A (ja) | 電気光学装置、及びこれを備えた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |