JPH10178605A - 液晶ディスプレイプロジェクタ - Google Patents
液晶ディスプレイプロジェクタInfo
- Publication number
- JPH10178605A JPH10178605A JP35261596A JP35261596A JPH10178605A JP H10178605 A JPH10178605 A JP H10178605A JP 35261596 A JP35261596 A JP 35261596A JP 35261596 A JP35261596 A JP 35261596A JP H10178605 A JPH10178605 A JP H10178605A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- video signal
- read
- correction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 投影画像に生じる歪を電気的に補正をするこ
とができるLCDプロジェクタを提供する。 【解決手段】 デジタル化した映像信号を予め定めた所
定の書き込み周期によって映像信号を格納するメモリ4
に書き込み、水平走査線の垂直方向各位置に対応させた
補正データが格納されている補正データメモリから前記
映像信号が該当する水平走査線位置に基づいて読み出し
た補正データに基づく読み出し周期によって、メモリ4
に書き込まれている映像信号をメモリ4から読み出し
て、水平走査線毎に投影された画像の伸縮量を制御す
る。
とができるLCDプロジェクタを提供する。 【解決手段】 デジタル化した映像信号を予め定めた所
定の書き込み周期によって映像信号を格納するメモリ4
に書き込み、水平走査線の垂直方向各位置に対応させた
補正データが格納されている補正データメモリから前記
映像信号が該当する水平走査線位置に基づいて読み出し
た補正データに基づく読み出し周期によって、メモリ4
に書き込まれている映像信号をメモリ4から読み出し
て、水平走査線毎に投影された画像の伸縮量を制御す
る。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶ディスプレイプ
ロジェクタ(以下、LCDプロジェクタとも記す)に関
する。
ロジェクタ(以下、LCDプロジェクタとも記す)に関
する。
【0002】
【従来の技術】従来のLCDプロジェクタでは、図12
(a)〜(f)に示すように、レンズ自体による歪に起
因して上下糸巻き歪および/または左右糸巻き歪、バレ
ル型歪が生じたり、LCDプロジェクタの取り付け位置
に起因する歪、例えば天井吊り設置の場合におけるLC
Dプロジェクタの取付け位置の俯角に基づく歪が生じた
り、床設置の場合におけるLCDプロジェクタの取付け
位置の仰角に基づく歪が生じたりする。
(a)〜(f)に示すように、レンズ自体による歪に起
因して上下糸巻き歪および/または左右糸巻き歪、バレ
ル型歪が生じたり、LCDプロジェクタの取り付け位置
に起因する歪、例えば天井吊り設置の場合におけるLC
Dプロジェクタの取付け位置の俯角に基づく歪が生じた
り、床設置の場合におけるLCDプロジェクタの取付け
位置の仰角に基づく歪が生じたりする。
【0003】一方、従来からブラウン管を用いたビデオ
プロジェクタ(以下CRTプロジェクタ)においては、
画像をブラウン管上に電子ビームを用いて描画すること
で投影する画像を得ているため、ブラウン管のコンバー
センス等を、歪を考慮して調整することによってスクリ
ーン上に得られる投影画像に生じる歪を補正することが
一般的に行われていた。
プロジェクタ(以下CRTプロジェクタ)においては、
画像をブラウン管上に電子ビームを用いて描画すること
で投影する画像を得ているため、ブラウン管のコンバー
センス等を、歪を考慮して調整することによってスクリ
ーン上に得られる投影画像に生じる歪を補正することが
一般的に行われていた。
【0004】
【発明が解決しようとする課題】しかるに、LCDプロ
ジェクタでは、偏向ヨークのような画像を簡単に変形さ
せる機能部分がなく、ブラウン管の様に簡単に画像を補
正することができないという問題点があった。
ジェクタでは、偏向ヨークのような画像を簡単に変形さ
せる機能部分がなく、ブラウン管の様に簡単に画像を補
正することができないという問題点があった。
【0005】本発明は、投影画像に生じる歪を電気的に
補正をすることができるLCDプロジェクタを提供する
ことを目的とする。
補正をすることができるLCDプロジェクタを提供する
ことを目的とする。
【0006】
【課題を解決するための手段】本発明の請求項1に記載
のLCDプロジェクタは、デジタル化した映像信号を予
め定めた所定の書き込み周期によって映像信号メモリに
書き込み、水平走査線の垂直方向各位置に対応させた補
正データが格納されている補正データメモリから前記映
像信号が該当する水平走査線位置に基づいて読み出した
補正データに基づく読み出し周期によって、前記映像信
号メモリに書き込まれている映像信号を映像信号メモリ
から読み出して、水平走査線毎に投影された画像の伸縮
量を制御することを特徴とする。
のLCDプロジェクタは、デジタル化した映像信号を予
め定めた所定の書き込み周期によって映像信号メモリに
書き込み、水平走査線の垂直方向各位置に対応させた補
正データが格納されている補正データメモリから前記映
像信号が該当する水平走査線位置に基づいて読み出した
補正データに基づく読み出し周期によって、前記映像信
号メモリに書き込まれている映像信号を映像信号メモリ
から読み出して、水平走査線毎に投影された画像の伸縮
量を制御することを特徴とする。
【0007】本発明の請求項1に記載のLCDプロジェ
クタでは、デジタル化した映像信号が予め定めた所定の
書き込み周期によって映像信号メモリに書き込まれ、補
正データメモリから映像信号が該当する水平走査線位置
に基づいて読み出された補正データに基づく読み出し周
期によって、映像信号メモリに書き込まれている映像信
号が映像信号メモリから読み出される。したがって、補
正データに基づいて、水平走査線毎に投影された画像の
伸縮量が制御されて、光学歪などの補正がなされる。
クタでは、デジタル化した映像信号が予め定めた所定の
書き込み周期によって映像信号メモリに書き込まれ、補
正データメモリから映像信号が該当する水平走査線位置
に基づいて読み出された補正データに基づく読み出し周
期によって、映像信号メモリに書き込まれている映像信
号が映像信号メモリから読み出される。したがって、補
正データに基づいて、水平走査線毎に投影された画像の
伸縮量が制御されて、光学歪などの補正がなされる。
【0008】本発明の請求項2に記載のLCDプロジェ
クタは、デジタル化した映像信号を、水平走査線の垂直
方向各位置に対応させた補正データを格納した補正デー
タメモリから前記映像信号が該当する水平走査線位置に
基づいて読み出した補正データと予め定めた予定値とか
ら演算した値に基づく周期によって映像メモリに書き込
み、前記補正データメモリから前記映像信号が該当する
水平走査線位置に基づいて読み出した補正データに基づ
く読み出し周期によって、前記映像信号メモリに書き込
まれている映像信号を映像信号メモリから読み出して、
水平走査線毎に投影された画像の伸縮量を制御すること
を特徴とする。
クタは、デジタル化した映像信号を、水平走査線の垂直
方向各位置に対応させた補正データを格納した補正デー
タメモリから前記映像信号が該当する水平走査線位置に
基づいて読み出した補正データと予め定めた予定値とか
ら演算した値に基づく周期によって映像メモリに書き込
み、前記補正データメモリから前記映像信号が該当する
水平走査線位置に基づいて読み出した補正データに基づ
く読み出し周期によって、前記映像信号メモリに書き込
まれている映像信号を映像信号メモリから読み出して、
水平走査線毎に投影された画像の伸縮量を制御すること
を特徴とする。
【0009】本発明の請求項2に記載のLCDプロジェ
クタでは、デジタル化した映像信号が、補正データメモ
リから前記映像信号が該当する水平走査線位置に基づい
て読み出された補正データと予め定めた予定値とから演
算した値に基づく周期によって映像メモリに書き込ま
れ、補正データメモリから映像信号が該当する水平走査
線位置に基づいて読み出された補正データに基づく読み
出し周期によって、映像信号メモリに書き込まれている
映像信号が映像信号メモリから読み出される。したがっ
て、補正データに基づいて、水平走査線毎に投影された
画像の伸縮量が制御されて、光学歪などの補正がなされ
る。
クタでは、デジタル化した映像信号が、補正データメモ
リから前記映像信号が該当する水平走査線位置に基づい
て読み出された補正データと予め定めた予定値とから演
算した値に基づく周期によって映像メモリに書き込ま
れ、補正データメモリから映像信号が該当する水平走査
線位置に基づいて読み出された補正データに基づく読み
出し周期によって、映像信号メモリに書き込まれている
映像信号が映像信号メモリから読み出される。したがっ
て、補正データに基づいて、水平走査線毎に投影された
画像の伸縮量が制御されて、光学歪などの補正がなされ
る。
【0010】請求項1または2記載の液晶ディスプレイ
プロジェクタにおいて、読み出し周期を選択的に1/2
倍にするようにしてもよい。読み出し周期を1/2倍に
することによって、1フィールドを形成する各走査線上
の情報が2回にわたって1水平走査期間に、連続する各
走査線上の情報として読み出されることになる。この結
果、インタレース走査がノンインタレース走査に変換さ
れることになる。
プロジェクタにおいて、読み出し周期を選択的に1/2
倍にするようにしてもよい。読み出し周期を1/2倍に
することによって、1フィールドを形成する各走査線上
の情報が2回にわたって1水平走査期間に、連続する各
走査線上の情報として読み出されることになる。この結
果、インタレース走査がノンインタレース走査に変換さ
れることになる。
【0011】請求項1または2記載の液晶ディスプレイ
プロジェクタにおいて、補正データメモリに複数種類の
補正データを格納し、その一種類の補正データを選択す
るようにすることによって、光学歪に最適の補正を行う
ことができる。
プロジェクタにおいて、補正データメモリに複数種類の
補正データを格納し、その一種類の補正データを選択す
るようにすることによって、光学歪に最適の補正を行う
ことができる。
【0012】請求項1または2記載の液晶ディスプレイ
プロジェクタにおいて、デジタル化した映像信号を映像
信号メモリに書き込む周期は、分周比が書き込み周期に
対応する値に設定される第1分周器と水平同期信号と第
1分周器からの出力信号とを位相比較する第1位相比較
器とを備えた第1PLL回路からの出力信号の周期と
し、映像信号メモリから映像信号を読み出す周期は、分
周比が読み出し周期に対応する値に設定される第2分周
器と前記水平同期信号と第2分周器からの出力信号とを
位相比較する第2位相比較器とを備えた第2PLL回路
からの出力信号の周期としても良い。
プロジェクタにおいて、デジタル化した映像信号を映像
信号メモリに書き込む周期は、分周比が書き込み周期に
対応する値に設定される第1分周器と水平同期信号と第
1分周器からの出力信号とを位相比較する第1位相比較
器とを備えた第1PLL回路からの出力信号の周期と
し、映像信号メモリから映像信号を読み出す周期は、分
周比が読み出し周期に対応する値に設定される第2分周
器と前記水平同期信号と第2分周器からの出力信号とを
位相比較する第2位相比較器とを備えた第2PLL回路
からの出力信号の周期としても良い。
【0013】第2分周器に設定する分周比データを第1
遅延器にて遅延させ、第2位相比較器に供給する水平同
期信号を第2遅延器にて遅延させることによって、映像
信号メモリから映像信号の読み出しが、映像信号メモリ
への映像信号の書き込みを追い越すことがなくなる。
遅延器にて遅延させ、第2位相比較器に供給する水平同
期信号を第2遅延器にて遅延させることによって、映像
信号メモリから映像信号の読み出しが、映像信号メモリ
への映像信号の書き込みを追い越すことがなくなる。
【0014】
【発明の実施の形態】以下、本発明にかかるLCDプロ
ジェクタを実施の形態によって説明する。図1は本発明
の実施の一形態にかかるLCDプロジェクタの構成を示
すブロック図である。
ジェクタを実施の形態によって説明する。図1は本発明
の実施の一形態にかかるLCDプロジェクタの構成を示
すブロック図である。
【0015】本発明の実施の一形態にかかるLCDプロ
ジェクタは、アナログ映像信号Vinを増幅器1によって
増幅し、増幅器1にて増幅されたアナログ映像信号をエ
リアシング防止のためのローパスフィルタ2に供給して
不要周波数成分を除去し、ローパスフィルタ2から出力
されるアナログ映像信号をA/D変換器3によってデジ
タル信号に変換し、A/D変換器3によって変換された
デジタル化映像信号をメモリ4に順次格納する。メモリ
4は映像信号メモリに対応している。
ジェクタは、アナログ映像信号Vinを増幅器1によって
増幅し、増幅器1にて増幅されたアナログ映像信号をエ
リアシング防止のためのローパスフィルタ2に供給して
不要周波数成分を除去し、ローパスフィルタ2から出力
されるアナログ映像信号をA/D変換器3によってデジ
タル信号に変換し、A/D変換器3によって変換された
デジタル化映像信号をメモリ4に順次格納する。メモリ
4は映像信号メモリに対応している。
【0016】メモリ4から歪補正のためのタイミングに
基づいて読み出したデジタル化映像信号をD/A変換器
5に供給してアナログ映像信号に変換し、D/A変換器
5において変換されたアナログ映像信号はローパスフィ
ルタ6に供給して元の波形に戻し、増幅器7にて増幅の
うえ水平同期信号(Hsync)合成回路8に供給して水平
同期信号を付加して送出する。ここで、メモリ4は歪補
正のための映像信号処理部に該当する。なお、増幅器7
の出力を便宜上Vout´と記す。
基づいて読み出したデジタル化映像信号をD/A変換器
5に供給してアナログ映像信号に変換し、D/A変換器
5において変換されたアナログ映像信号はローパスフィ
ルタ6に供給して元の波形に戻し、増幅器7にて増幅の
うえ水平同期信号(Hsync)合成回路8に供給して水平
同期信号を付加して送出する。ここで、メモリ4は歪補
正のための映像信号処理部に該当する。なお、増幅器7
の出力を便宜上Vout´と記す。
【0017】タイミング信号発生装置10は図2に示す
ように構成されて、アナログ映像信号Vinから分離され
た水平同期信号を受けてそれぞれ所定のタイミング時
に、A/D変換基準レベルを映像信号のペデスタルレベ
ルにクランプさせるためのクランプパルスCpと、A/
D変換のためのサンプリングパルスおよびメモリ4の書
き込みクロック信号であるクロック信号Wckと、メモ
リ4の書き込みアドレスを最初のアドレスに戻すための
書き込みアドレスリセット信号WR、メモリ4の読み出
しアドレスを最初のアドレスに戻すための読み出しアド
レスリセット信号RR、メモリ4の読み出しクロック信
号およびD/A変換のためのクロックパルスであるクロ
ック信号Rckと、D/A変換器5の出力を映像信号の
ペデスタルレベルに固定するためのクランプパルスBL
Kと、水平同期信号合成回路8に水平同期信号H´を送
出する。
ように構成されて、アナログ映像信号Vinから分離され
た水平同期信号を受けてそれぞれ所定のタイミング時
に、A/D変換基準レベルを映像信号のペデスタルレベ
ルにクランプさせるためのクランプパルスCpと、A/
D変換のためのサンプリングパルスおよびメモリ4の書
き込みクロック信号であるクロック信号Wckと、メモ
リ4の書き込みアドレスを最初のアドレスに戻すための
書き込みアドレスリセット信号WR、メモリ4の読み出
しアドレスを最初のアドレスに戻すための読み出しアド
レスリセット信号RR、メモリ4の読み出しクロック信
号およびD/A変換のためのクロックパルスであるクロ
ック信号Rckと、D/A変換器5の出力を映像信号の
ペデスタルレベルに固定するためのクランプパルスBL
Kと、水平同期信号合成回路8に水平同期信号H´を送
出する。
【0018】タイミング信号発生装置10は、アナログ
映像信号Vinから分離した水平同期信号に同期したクロ
ック信号Wckを生成するPLL回路15と、水平同期
信号に同期したクロック信号Rckを生成するPLL回
路27と、タイミングパルス発生部30と、補正データ
発生部38Aとからなっている。
映像信号Vinから分離した水平同期信号に同期したクロ
ック信号Wckを生成するPLL回路15と、水平同期
信号に同期したクロック信号Rckを生成するPLL回
路27と、タイミングパルス発生部30と、補正データ
発生部38Aとからなっている。
【0019】PLL回路15は映像信号Vinから分離さ
れた水平同期信号の位相と分周器14の分周出力の位相
とを位相比較する位相比較器11と、位相比較器11の
位相比較出力を入力とするローパスフィルタからなるル
ープフィルタ12と、ループフィルタ12の出力によっ
て発振周波数が制御される電圧制御発振器(VCO)1
3と、VCO13の出力周波数をN分周する分周器14
とからなり、VCO13の出力信号がA/D変換器3へ
A/D変換のためのサンプリングパルスWckとして、
さらにメモリ4へ書き込みクロック信号Wckとして送
出される。したがって、1水平走査期間をN等分割した
周期のパルスがサンプリングパルスおよび書き込みクロ
ック信号Wckとして送出される。
れた水平同期信号の位相と分周器14の分周出力の位相
とを位相比較する位相比較器11と、位相比較器11の
位相比較出力を入力とするローパスフィルタからなるル
ープフィルタ12と、ループフィルタ12の出力によっ
て発振周波数が制御される電圧制御発振器(VCO)1
3と、VCO13の出力周波数をN分周する分周器14
とからなり、VCO13の出力信号がA/D変換器3へ
A/D変換のためのサンプリングパルスWckとして、
さらにメモリ4へ書き込みクロック信号Wckとして送
出される。したがって、1水平走査期間をN等分割した
周期のパルスがサンプリングパルスおよび書き込みクロ
ック信号Wckとして送出される。
【0020】PLL回路27は水平同期信号の位相と分
周器26の分周出力の位相とを位相比較する位相比較器
16と、位相比較器16の位相比較出力を入力とするロ
ーパスフィルタからなるループフィルタ17と、ループ
フィルタ17の出力によって発振周波数が制御されるV
CO18と、VCO18の出力周波数を全体で(2M+
N)分周する26とからなり、VCO18の出力信号を
読み出しクロック信号Rckとして送出する。したがっ
て、1水平走査期間を(2M+N)分割した周期の出力
が、D/A変換のためのクロックパルスRckおよび読
み出しクロック信号Rckとして送出される。
周器26の分周出力の位相とを位相比較する位相比較器
16と、位相比較器16の位相比較出力を入力とするロ
ーパスフィルタからなるループフィルタ17と、ループ
フィルタ17の出力によって発振周波数が制御されるV
CO18と、VCO18の出力周波数を全体で(2M+
N)分周する26とからなり、VCO18の出力信号を
読み出しクロック信号Rckとして送出する。したがっ
て、1水平走査期間を(2M+N)分割した周期の出力
が、D/A変換のためのクロックパルスRckおよび読
み出しクロック信号Rckとして送出される。
【0021】分周器26は、カウンタ20、21および
22と、カウンタ20、21および22へ各別にデータ
DAT1、DAT2およびDAT1を与えるラッチ回路
23、24および25からなり、図2において、破線に
て示した2分周器19はこの実施形態においては除去さ
れていて、カウンタ22による分周出力信号が位相比較
器16へ直接送出される。
22と、カウンタ20、21および22へ各別にデータ
DAT1、DAT2およびDAT1を与えるラッチ回路
23、24および25からなり、図2において、破線に
て示した2分周器19はこの実施形態においては除去さ
れていて、カウンタ22による分周出力信号が位相比較
器16へ直接送出される。
【0022】カウンタ20はロードパルスLD1によっ
てラッチ回路25にラッチされたデータDAT1がロー
ドされてデータDAT1に基づく分周比Mの分周器であ
ってVCO18の発振出力をM分周するとキャリー信号
C1を発生して分周を停止し、カウンタ21はロードパ
ルスLD1によってラッチ回路26にラッチされたデー
タDAT2に基づく分周比Nの分周器であってカウンタ
20のキャリー信号C2の発生を受けてVCO18の発
振出力を分周しN分周するとキャリー信号C3を発生し
て分周を停止し、カウンタ22はロードパルスLD1に
よってラッチ回路27にてラッチされたデータDAT1
に基づく分周比Mの分周器であってカウンタ21のキャ
リー信号C2の発生を受けてVCO18の発振出力を分
周しM分周するとキャリー信号C3を発生して分周を停
止し、カウンタ20の分周を開始させる。
てラッチ回路25にラッチされたデータDAT1がロー
ドされてデータDAT1に基づく分周比Mの分周器であ
ってVCO18の発振出力をM分周するとキャリー信号
C1を発生して分周を停止し、カウンタ21はロードパ
ルスLD1によってラッチ回路26にラッチされたデー
タDAT2に基づく分周比Nの分周器であってカウンタ
20のキャリー信号C2の発生を受けてVCO18の発
振出力を分周しN分周するとキャリー信号C3を発生し
て分周を停止し、カウンタ22はロードパルスLD1に
よってラッチ回路27にてラッチされたデータDAT1
に基づく分周比Mの分周器であってカウンタ21のキャ
リー信号C2の発生を受けてVCO18の発振出力を分
周しM分周するとキャリー信号C3を発生して分周を停
止し、カウンタ20の分周を開始させる。
【0023】タイミングパルス発生部(TG)30は水
平同期信号、分周器26から出力されるキャリー信号C
1、C2、C3、読み出しクロック信号Rckを受け
て、それぞれ所定のタイミング時に、クランプパルスC
p、書き込みアドレスリセット信号WR、読み出しアド
レスリセット信号RR、クランプパルスBLK、水平同
期信号H´、ロードパルスLD1およびロードパルスL
D2を送出する。したがって、キャリー信号C3が出力
されるとタイミングパルス発生部30によりロードパル
スLD1が出力され、カウンタ20およびカウンタ22
にデータDAT1がプリセットされ、カウンタ21にデ
ータDAT2がプリセットされ、上記の動作が繰り返さ
れて、分周器26はカウンタ20、21および22によ
ってVCO18の発振出力を繰り返して(2M+N)分
周することになる。
平同期信号、分周器26から出力されるキャリー信号C
1、C2、C3、読み出しクロック信号Rckを受け
て、それぞれ所定のタイミング時に、クランプパルスC
p、書き込みアドレスリセット信号WR、読み出しアド
レスリセット信号RR、クランプパルスBLK、水平同
期信号H´、ロードパルスLD1およびロードパルスL
D2を送出する。したがって、キャリー信号C3が出力
されるとタイミングパルス発生部30によりロードパル
スLD1が出力され、カウンタ20およびカウンタ22
にデータDAT1がプリセットされ、カウンタ21にデ
ータDAT2がプリセットされ、上記の動作が繰り返さ
れて、分周器26はカウンタ20、21および22によ
ってVCO18の発振出力を繰り返して(2M+N)分
周することになる。
【0024】補正データ発生部38Aは、アナログ映像
信号Vinから分離された垂直同期信号に同期してリセッ
ト信号を発生するリセット信号発生回路34と、リセッ
ト信号発生回路34から出力されるリセット信号によっ
てリセットされて水平同期信号を計数して垂直方向にお
ける水平走査線位置を検出するカウンタ31と、1フィ
ールド中の垂直方向における水平走査線位置に基づく補
正データテーブルが格納されていてかつカウンタ31の
計数値によってアドレス指定されるメモリ32と、メモ
リ32から読み出した補正データを、タイミングパルス
発生部30から出力されるロードパルスLD2によって
ラッチしてデータDAT1として送出するをするラッチ
回路33とを備えると共に、制御回路37から予め定め
たデータDAT2として送出するようにように構成して
ある。メモリ32は補正データメモリに対応している。
信号Vinから分離された垂直同期信号に同期してリセッ
ト信号を発生するリセット信号発生回路34と、リセッ
ト信号発生回路34から出力されるリセット信号によっ
てリセットされて水平同期信号を計数して垂直方向にお
ける水平走査線位置を検出するカウンタ31と、1フィ
ールド中の垂直方向における水平走査線位置に基づく補
正データテーブルが格納されていてかつカウンタ31の
計数値によってアドレス指定されるメモリ32と、メモ
リ32から読み出した補正データを、タイミングパルス
発生部30から出力されるロードパルスLD2によって
ラッチしてデータDAT1として送出するをするラッチ
回路33とを備えると共に、制御回路37から予め定め
たデータDAT2として送出するようにように構成して
ある。メモリ32は補正データメモリに対応している。
【0025】さらに、補正データ発生部38Aには、N
TSC方式、PAL方式、SECAM方式などのテレビ
ジョン方式に対応する選択信号および表示画像の補正に
対応する補正量信号(例えば、図12における歪に対応
させた補正量信号)を受けて、選択信号に基づいて分周
比信号DATC1をカウンタ31に送出してプリセット
し、かつ補正量信号に基づいてメモリ32に格納されて
いる補正データ群中の一つを指定する指定信号DATC
2をメモリ32に送出して補正データ群中の一を指定す
る制御回路37を備えている。
TSC方式、PAL方式、SECAM方式などのテレビ
ジョン方式に対応する選択信号および表示画像の補正に
対応する補正量信号(例えば、図12における歪に対応
させた補正量信号)を受けて、選択信号に基づいて分周
比信号DATC1をカウンタ31に送出してプリセット
し、かつ補正量信号に基づいてメモリ32に格納されて
いる補正データ群中の一つを指定する指定信号DATC
2をメモリ32に送出して補正データ群中の一を指定す
る制御回路37を備えている。
【0026】以上のように構成された本発明の実施の一
形態にかかるLCDプロジェクタにおいて、図3(a)
に示すアナログ映像信号Vinは増幅器1にて増幅され、
ローパスフィルタ2によって高域制限されて、A/D変
換器3によってディジタル化映像信号DVinに変換さ
れ、メモリー4に入力される。このときの書き込みクロ
ックWckはPLL回路15で生成されて、その周波数
は分周器14にて1水平走査期間をN分周した周波数、
すなわち水平同期信号の周波数のN倍の周波数となって
いる。したがって、1水平走査期間の間にN個のディジ
タル化映像信号DVinが、メモリ4の1番地からN番地
に順次書き込まれる。なお、図3(b)は水平同期信号
を示している。
形態にかかるLCDプロジェクタにおいて、図3(a)
に示すアナログ映像信号Vinは増幅器1にて増幅され、
ローパスフィルタ2によって高域制限されて、A/D変
換器3によってディジタル化映像信号DVinに変換さ
れ、メモリー4に入力される。このときの書き込みクロ
ックWckはPLL回路15で生成されて、その周波数
は分周器14にて1水平走査期間をN分周した周波数、
すなわち水平同期信号の周波数のN倍の周波数となって
いる。したがって、1水平走査期間の間にN個のディジ
タル化映像信号DVinが、メモリ4の1番地からN番地
に順次書き込まれる。なお、図3(b)は水平同期信号
を示している。
【0027】ここで、まずカウンタ20がカウント動作
をし、M分周するとキャリー信号C1が出力されて分周
動作が停止される。キャリー信号C1が出力されるとカ
ウンタ21がカウント動作を開始し、N分周するとキャ
リー信号C2が出力されて分周動作が停止される。キャ
リー信号C2が出力されるとカウンタ22がカウント動
作をし、M分周するとキャリー信号C3が出力される。
キャリー信号C3が出力されるとタイミングパルス発生
部30によりロードパルスLD1が出力され、カウンタ
20〜22に分周比に対応するデータDAT1、DAT
2がそれぞれプリセットされ、上記動作が繰り返され
る。これにより、分周器26は(N+2M)の分周比で
動作することになる。
をし、M分周するとキャリー信号C1が出力されて分周
動作が停止される。キャリー信号C1が出力されるとカ
ウンタ21がカウント動作を開始し、N分周するとキャ
リー信号C2が出力されて分周動作が停止される。キャ
リー信号C2が出力されるとカウンタ22がカウント動
作をし、M分周するとキャリー信号C3が出力される。
キャリー信号C3が出力されるとタイミングパルス発生
部30によりロードパルスLD1が出力され、カウンタ
20〜22に分周比に対応するデータDAT1、DAT
2がそれぞれプリセットされ、上記動作が繰り返され
る。これにより、分周器26は(N+2M)の分周比で
動作することになる。
【0028】さらに説明すれば、水平同期信号、分周器
26から出力される図3(i)に示すキャリー信号C
1、C2、C3、読み出しクロック信号Rckを受けて
タイミングパルス発生部30から、図3(c)に示すタ
イミングでクランプパルスCpが出力され、図3(d)
に示すタイミングで書き込みアドレスリセット信号WR
が出力される。図3(g)に示すキャリー信号C1が出
力されるとカウンタ21が分周を開始し、図3(k)に
示すタイミングで読み出しアドレスリセット信号RRが
出力され、図3(l)に示すタイミングでクランプパル
スBLKが終了される。図3(h)に示すキャリー信号
C2が出力されるとカウンタ22が分周を開始し、図3
(l)に示すタイミングでクランプパルスBLKが出力
される。
26から出力される図3(i)に示すキャリー信号C
1、C2、C3、読み出しクロック信号Rckを受けて
タイミングパルス発生部30から、図3(c)に示すタ
イミングでクランプパルスCpが出力され、図3(d)
に示すタイミングで書き込みアドレスリセット信号WR
が出力される。図3(g)に示すキャリー信号C1が出
力されるとカウンタ21が分周を開始し、図3(k)に
示すタイミングで読み出しアドレスリセット信号RRが
出力され、図3(l)に示すタイミングでクランプパル
スBLKが終了される。図3(h)に示すキャリー信号
C2が出力されるとカウンタ22が分周を開始し、図3
(l)に示すタイミングでクランプパルスBLKが出力
される。
【0029】キャリー信号C3が出力されると図3
(e)および(f)に示すタイミングでロードパルスL
D1およびLD2が出力され、図3(j)に示すタイミ
ングで水平同期信号H´が出力される。ロードパルスL
D1が出力されるとカウンタ20およびカウンタ22に
データDAT1がプリセットされ、カウンタ21にデー
タDAT2がプリセットされる。これによって、カウン
タ20、21および22による分周動作が行われて、P
LL回路27によって水平同期信号が(2M+N)分周
される。そこで、読み出しクロック信号RckはPLL
回路27によって生成され、その周波数は水平同期信号
の周波数の(N+2M)倍の周波数である。したがっ
て、メモリ4に格納されているN個のデータが書き込み
時の周波数より早い周波数の読み出しクロック信号Rc
kに基づいて読み出される。
(e)および(f)に示すタイミングでロードパルスL
D1およびLD2が出力され、図3(j)に示すタイミ
ングで水平同期信号H´が出力される。ロードパルスL
D1が出力されるとカウンタ20およびカウンタ22に
データDAT1がプリセットされ、カウンタ21にデー
タDAT2がプリセットされる。これによって、カウン
タ20、21および22による分周動作が行われて、P
LL回路27によって水平同期信号が(2M+N)分周
される。そこで、読み出しクロック信号RckはPLL
回路27によって生成され、その周波数は水平同期信号
の周波数の(N+2M)倍の周波数である。したがっ
て、メモリ4に格納されているN個のデータが書き込み
時の周波数より早い周波数の読み出しクロック信号Rc
kに基づいて読み出される。
【0030】メモリ4から読み出されたディジタル化映
像信号DVoutは、D/A変換器5により、アナログ信
号に変換され、ローパスフィルタ6において補完され、
増幅器7によって増幅のうえ図3(m)に示す出力信号
Vout´として、出力される。出力信号Vout´は水平同
期信号合成回路8において水平同期信号H´と合成され
て出力される。
像信号DVoutは、D/A変換器5により、アナログ信
号に変換され、ローパスフィルタ6において補完され、
増幅器7によって増幅のうえ図3(m)に示す出力信号
Vout´として、出力される。出力信号Vout´は水平同
期信号合成回路8において水平同期信号H´と合成され
て出力される。
【0031】このとき、メモリー4に書き込まれるデジ
タル化映像信号DVinとメモリー4から読み出されるデ
ジタル化映像信号DVout の関係は、デジタル化映像信
号DVin のデータ数に対してデジタル化映像信号DVo
ut のデータ数は、図4(a)に模式的に示すように、
2M個だけ多くなっているので、もとの信号でみると、
N/(N+2M)×1Hに入力信号が
圧縮されていることになる。
タル化映像信号DVinとメモリー4から読み出されるデ
ジタル化映像信号DVout の関係は、デジタル化映像信
号DVin のデータ数に対してデジタル化映像信号DVo
ut のデータ数は、図4(a)に模式的に示すように、
2M個だけ多くなっているので、もとの信号でみると、
N/(N+2M)×1Hに入力信号が
圧縮されていることになる。
【0032】この動作を利用して、カウンタ20、21
による分周比Mを、1フィールド中の垂直方向における
水平走査線位置に応じて変化させることにより、デジタ
ル化映像信号DVin の圧縮のされ方も水平走査線位置
に連動させることが可能となる。
による分周比Mを、1フィールド中の垂直方向における
水平走査線位置に応じて変化させることにより、デジタ
ル化映像信号DVin の圧縮のされ方も水平走査線位置
に連動させることが可能となる。
【0033】そこで、補正データ発生部38Aにおい
て、リセット信号発生回路34の出力信号によりリセッ
トされたカウンタ31によって、水平同期信号の数が計
数され、カウンタ31の計数値は1フィールド中の垂直
方向における水平走査線位置に対応しており、カウンタ
31によって検出された水平走査線位置情報がアドレス
としてメモリ32のアドレス指定がなされる。この場合
にメモリ32に対して補正するための補正量信号に基づ
く指定信号DATC2によって補正テーブルの指定が既
になされている。
て、リセット信号発生回路34の出力信号によりリセッ
トされたカウンタ31によって、水平同期信号の数が計
数され、カウンタ31の計数値は1フィールド中の垂直
方向における水平走査線位置に対応しており、カウンタ
31によって検出された水平走査線位置情報がアドレス
としてメモリ32のアドレス指定がなされる。この場合
にメモリ32に対して補正するための補正量信号に基づ
く指定信号DATC2によって補正テーブルの指定が既
になされている。
【0034】カウンタ31の計数値によってアドレス指
定されたメモリ32から、水平走査線位置に対応する補
正データが読み出される。メモリ32から読み出された
補正データはラッチ回路33においてラッチされ、デー
タDAT1としてラッチ回路23および25に供給され
る。データDAT1は分周比Mに対応しており、ラッチ
回路23および25において1水平走査期間の間データ
DAT1は保持されて、カウンタ20および22にロー
ドされる。同時に、データDAT2も制御回路37から
出力されている。データDAT2は分周比Nに対応して
おりカウンタ14および21にロードされる。補正デー
タ発生部38Aの場合は分周比Nは固定値であり、分周
比Mは水平走査線位置に基づいて補正された値の場合で
ある。
定されたメモリ32から、水平走査線位置に対応する補
正データが読み出される。メモリ32から読み出された
補正データはラッチ回路33においてラッチされ、デー
タDAT1としてラッチ回路23および25に供給され
る。データDAT1は分周比Mに対応しており、ラッチ
回路23および25において1水平走査期間の間データ
DAT1は保持されて、カウンタ20および22にロー
ドされる。同時に、データDAT2も制御回路37から
出力されている。データDAT2は分周比Nに対応して
おりカウンタ14および21にロードされる。補正デー
タ発生部38Aの場合は分周比Nは固定値であり、分周
比Mは水平走査線位置に基づいて補正された値の場合で
ある。
【0035】カウンタ14および21の分周比Nを固定
値とし、カウンタ20および22の分周比Mを変化させ
た場合において、メモリ4の記憶容量をCバイトとす
る。アナログ映像信号Vin をA/D変換器3において
8ビットのデータに変換するとすれば、メモリ4には最
大C個のデータをメモリすることができる(1バイト=
8ビット)。
値とし、カウンタ20および22の分周比Mを変化させ
た場合において、メモリ4の記憶容量をCバイトとす
る。アナログ映像信号Vin をA/D変換器3において
8ビットのデータに変換するとすれば、メモリ4には最
大C個のデータをメモリすることができる(1バイト=
8ビット)。
【0036】分周比N=n(0<n≦C):一定、ここ
で、nは整数 分周比M=m(0≦m≦mmax ):可変、mおよびmmax
は整数 しかし、mの可変範囲は、読み出しクロック信号Rck
の周波数fRckの周波数が、メモリ4の書き込みアク
セス時間と読み出しアクセス時間の長い方の時間に基づ
く周波数fmmaxをオーバーしない範囲とする。
で、nは整数 分周比M=m(0≦m≦mmax ):可変、mおよびmmax
は整数 しかし、mの可変範囲は、読み出しクロック信号Rck
の周波数fRckの周波数が、メモリ4の書き込みアク
セス時間と読み出しアクセス時間の長い方の時間に基づ
く周波数fmmaxをオーバーしない範囲とする。
【0037】メモリ4の最大記憶容量Cmaxは、 Cmax=tH・fmmax ( tH:水平走査時間)となる。したがって、mmax=1
/2(Cmax−n)=1/2(tH・fmmax−n)とな
る。
/2(Cmax−n)=1/2(tH・fmmax−n)とな
る。
【0038】いま、図5(a)に示すように、入力アナ
ログ映像信号Vin の水平走査線L1〜 Lmaxに対して
N、Mの値を設定する。但し、m+x≦mmaxとする。
このとき、出力アナログ映像信号Voutは、図5(b)
に示すようになる。斜線を施した部分はマスキングされ
る期間を示している。
ログ映像信号Vin の水平走査線L1〜 Lmaxに対して
N、Mの値を設定する。但し、m+x≦mmaxとする。
このとき、出力アナログ映像信号Voutは、図5(b)
に示すようになる。斜線を施した部分はマスキングされ
る期間を示している。
【0039】マスキング時間tmと、映像信号時間tn
は、 tm=(M/2M+N)tH tn=(N/2M+N)tH となり、水平走査線Lの位置によってMの値が可変され
ることにより、マスキング時間tmと映像信号時間tn
が変化する。
は、 tm=(M/2M+N)tH tn=(N/2M+N)tH となり、水平走査線Lの位置によってMの値が可変され
ることにより、マスキング時間tmと映像信号時間tn
が変化する。
【0040】ここで、スクリーン上に現れる光学歪を打
ち消すように分周比Mの値を水平走査線Lの位置に応じ
て変化させることで、得られる出力画像の光学歪が打ち
消されることになる。
ち消すように分周比Mの値を水平走査線Lの位置に応じ
て変化させることで、得られる出力画像の光学歪が打ち
消されることになる。
【0041】ここで、メモリ4に書き込まれるデジタル
化映像信号とメモリ4から読み出されるデジタル化映像
信号との関係を水平走査時間を基準にして表示すると、
図5(c)のようになる。図5(c)におけるVinの線
はメモリ4へのデジタル化映像信号データがn個、1水
平走査期間をn分割した周期の書き込みクロック信号W
ckによって水平走査時間に渡って書き込まれる事を示
している。一方、Vo´の線は1水平走査期間を(2m
+n)分割した周期の読み出しクロック信号Wckを説
明するために示した線である。
化映像信号とメモリ4から読み出されるデジタル化映像
信号との関係を水平走査時間を基準にして表示すると、
図5(c)のようになる。図5(c)におけるVinの線
はメモリ4へのデジタル化映像信号データがn個、1水
平走査期間をn分割した周期の書き込みクロック信号W
ckによって水平走査時間に渡って書き込まれる事を示
している。一方、Vo´の線は1水平走査期間を(2m
+n)分割した周期の読み出しクロック信号Wckを説
明するために示した線である。
【0042】上記したようにカウンタ20がキャリー信
号C1を発生したときに同期して生成される読み出しア
ドレスリセット信号RRによって読み出しアドレスがリ
セットされたときから読み出しクロック信号Rckに同
期して読み出しが開始される。したがって、図5(c)
においてVo´の線をmだけ下に下げたVo〃の線に基
づいて期間tnに渡ってメモリ4からデジタル化映像信
号データがn個、読み出される。
号C1を発生したときに同期して生成される読み出しア
ドレスリセット信号RRによって読み出しアドレスがリ
セットされたときから読み出しクロック信号Rckに同
期して読み出しが開始される。したがって、図5(c)
においてVo´の線をmだけ下に下げたVo〃の線に基
づいて期間tnに渡ってメモリ4からデジタル化映像信
号データがn個、読み出される。
【0043】そこで、Vo〃の線とVinの線との関係か
らも明らかなように、リード側アドレスは、Vo〃の線
とVinの線とが一致したときからライト側アドレスを追
い越すことがわかる。これによりVo〃の線には追い越
しが発生した時点より後は、1ライン前のデジタル化映
像信号データが出力される。しかし映像信号において
は、隣合う走査線上の画素の間には大きな相関があり、
ほとんど同じと考えられるので見かけ上問題はない。
らも明らかなように、リード側アドレスは、Vo〃の線
とVinの線とが一致したときからライト側アドレスを追
い越すことがわかる。これによりVo〃の線には追い越
しが発生した時点より後は、1ライン前のデジタル化映
像信号データが出力される。しかし映像信号において
は、隣合う走査線上の画素の間には大きな相関があり、
ほとんど同じと考えられるので見かけ上問題はない。
【0044】次に追越し点について説明する。ある水平
走査線上における時間をt(0≦t≦tH)としたと
き、書き込みクロック信号Wckの周期を(tWc
k)、読み出しクロック信号Rckの周期を(tRc
k)、分周器14の計数値をCW(t)、カウンタ2
0、21、22全体としての計数値をCR(t)とすれ
ば、 CR(t)=t/(tRck) CW(t)=t/(tWck) となる。
走査線上における時間をt(0≦t≦tH)としたと
き、書き込みクロック信号Wckの周期を(tWc
k)、読み出しクロック信号Rckの周期を(tRc
k)、分周器14の計数値をCW(t)、カウンタ2
0、21、22全体としての計数値をCR(t)とすれ
ば、 CR(t)=t/(tRck) CW(t)=t/(tWck) となる。
【0045】また、そのときの各カウンタの分周比を
M、Nとすれば、 (tRck)=(1/2M+N)tH (tWck)=(1/N)tH となる。これにより、 CR(t)=(2M+N)(t/tH) CW(t)=Nt/tH となる。
M、Nとすれば、 (tRck)=(1/2M+N)tH (tWck)=(1/N)tH となる。これにより、 CR(t)=(2M+N)(t/tH) CW(t)=Nt/tH となる。
【0046】これをもとに、メモリ4のリード側アドレ
スADDoutとライト側アドレスADDinは、 ADDout=CR(t)−M ADDin=CW(t) となる。
スADDoutとライト側アドレスADDinは、 ADDout=CR(t)−M ADDin=CW(t) となる。
【0047】従って、追い越す時点tcは、 ADDout=ADDin tH/{(2M+N)tc}−M=tH/(Ntc) tH/2Mtc=M tc=tH/2 となり、画面の中央部で追い越しが発生することがわか
る。
る。
【0048】もし、リード側に追い越しを発生させたく
ない場合には、図6に示すように、位相比較器16に入
力する水平同期信号を遅延回路41によってtH/2だ
け遅らせ、さらに、カウンタ20、21、22に加える
ロードパルスLD1信号も遅延回路42によってtH/
2だけタイミングが遅らせる。この結果、追い越しを防
止することができる。
ない場合には、図6に示すように、位相比較器16に入
力する水平同期信号を遅延回路41によってtH/2だ
け遅らせ、さらに、カウンタ20、21、22に加える
ロードパルスLD1信号も遅延回路42によってtH/
2だけタイミングが遅らせる。この結果、追い越しを防
止することができる。
【0049】次に、本発明の実施の一形態にかかるLC
Dプロジェクタの変形例について説明する。図7は本発
明の実施の一形態にかかるLCDプロジェクタの変形例
の構成を示すブロック図である。
Dプロジェクタの変形例について説明する。図7は本発
明の実施の一形態にかかるLCDプロジェクタの変形例
の構成を示すブロック図である。
【0050】本発明の実施の一形態にかかるLCDプロ
ジェクタの変形例においては、本発明の実施の一形態に
かかるLCDプロジェクタの補正データ発生部38Aに
代わって補正データ38Bを用いる。その他の構成は本
発明の実施の一形態にかかるLCDプロジェクタの構成
と同一である。
ジェクタの変形例においては、本発明の実施の一形態に
かかるLCDプロジェクタの補正データ発生部38Aに
代わって補正データ38Bを用いる。その他の構成は本
発明の実施の一形態にかかるLCDプロジェクタの構成
と同一である。
【0051】補正データ発生部38Bは補正データ38
Aに演算器35およびラッチ回路36を設け、制御回路
37から一定のデータCdを送出させ、メモリ32から
読み出された補正データをデータCdから減算する演算
を演算器35において行い、演算器35の出力データを
ロードパルスLD2によってラッチ回路36においてラ
ッチし、データDAT2として送出するように構成して
ある。
Aに演算器35およびラッチ回路36を設け、制御回路
37から一定のデータCdを送出させ、メモリ32から
読み出された補正データをデータCdから減算する演算
を演算器35において行い、演算器35の出力データを
ロードパルスLD2によってラッチ回路36においてラ
ッチし、データDAT2として送出するように構成して
ある。
【0052】本発明の実施の一形態にかかるLCDプロ
ジェクタの変形例において、分周器14およびカウンタ
21の分周比Nを可変とし、かつカウンタ20および2
2の分周比Mを可変とし、分周比N、M、データCdは
次のように設定する。
ジェクタの変形例において、分周器14およびカウンタ
21の分周比Nを可変とし、かつカウンタ20および2
2の分周比Mを可変とし、分周比N、M、データCdは
次のように設定する。
【0053】N=n(0<n≦Cd−2M)可変、nは
整数 M=m(0≦m≦Cd/2 −1)可変、mは整数 2M+N=Cd 一定 ここで、Cdはメモリ4の記憶容量に対応する値であ
る。
整数 M=m(0≦m≦Cd/2 −1)可変、mは整数 2M+N=Cd 一定 ここで、Cdはメモリ4の記憶容量に対応する値であ
る。
【0054】本発明の実施の一形態にかかるLCDプロ
ジェクタの変形例において、基本的な動作は、本発明の
実施の一形態にかかるLCDプロジェクタの場合と同一
であるが、異なる点は、分周器14およびカウンタ21
の分周比Nが水平走査線位置で分周比Mの値に応じて変
化する点である。分周比Mの値を±ΔM変化させるとN
は(マイナスプラス2ΔM)変化する。
ジェクタの変形例において、基本的な動作は、本発明の
実施の一形態にかかるLCDプロジェクタの場合と同一
であるが、異なる点は、分周器14およびカウンタ21
の分周比Nが水平走査線位置で分周比Mの値に応じて変
化する点である。分周比Mの値を±ΔM変化させるとN
は(マイナスプラス2ΔM)変化する。
【0055】2M+N=Cd 一定から 2(M±ΔM)+Nx=C Nx=C−2(M±ΔM) したがって、Nxは、(Nマイナスプラス2ΔM)とな
る。
る。
【0056】また、読み出し側が書き込み側を追い越す
という点についても本発明の実施の一形態にかかるLC
Dプロジェクタの場合と同一である。
という点についても本発明の実施の一形態にかかるLC
Dプロジェクタの場合と同一である。
【0057】読み出しクロック信号Rckの周波数fR
ckに対して書き込みクロック信号Wckの周波数fW
ckが fRck>fWck であるかぎり、追い越しが発生する。
ckに対して書き込みクロック信号Wckの周波数fW
ckが fRck>fWck であるかぎり、追い越しが発生する。
【0058】しかし、この場合、書き込みクロック信号
Wckの周波数が変化する点で、本発明の実施の一形態
にかかるLCDプロジェクタの場合と動作が異なる。1
つ前の水平走査線位置の書き込みクロック信号Wckの
周波数を(fWck−1)としたとき、以下a、bの2
つの場合について、図8に基づいて説明する。図8にお
いて、Vo´およびVo〃の線は分周比nが分周比mにし
たがって変化する点以外は図5(C)におけるVo´お
よびVo〃の線と同様である。
Wckの周波数が変化する点で、本発明の実施の一形態
にかかるLCDプロジェクタの場合と動作が異なる。1
つ前の水平走査線位置の書き込みクロック信号Wckの
周波数を(fWck−1)としたとき、以下a、bの2
つの場合について、図8に基づいて説明する。図8にお
いて、Vo´およびVo〃の線は分周比nが分周比mにし
たがって変化する点以外は図5(C)におけるVo´お
よびVo〃の線と同様である。
【0059】aの場合、すなわち(fWck−1)>f
Wckの場合、この場合は、ADDoutの変化は、図8
中において、点0→点A0(0≦t≦tH/2)の線、
点C2→点B2(tH/2<t≦tH)の線となる、1
つ前のADDinの変化は図中の(V〃in−1)の線とな
っているため、点C2→点A2の線部分に相当する映像
データが二重に出力される。さらに点B2→点D2の線
部分に相当するデータが欠落することになる。また、点
C2→点D2の線部分のデータの中、点C2→点B2の
線部分のデータをtH/2の時間で出力しているので、
少し拡大された画像となる。
Wckの場合、この場合は、ADDoutの変化は、図8
中において、点0→点A0(0≦t≦tH/2)の線、
点C2→点B2(tH/2<t≦tH)の線となる、1
つ前のADDinの変化は図中の(V〃in−1)の線とな
っているため、点C2→点A2の線部分に相当する映像
データが二重に出力される。さらに点B2→点D2の線
部分に相当するデータが欠落することになる。また、点
C2→点D2の線部分のデータの中、点C2→点B2の
線部分のデータをtH/2の時間で出力しているので、
少し拡大された画像となる。
【0060】以上のことから、Voutの画像は期間(t
H/2→tH)の範囲で少し異なってくるが書き込みク
ロック信号Wckの周波数の変化をあまり大きくしなけ
れば、拡大に基づく二重部分、欠落部分のデータが少な
くなり見かけ上は問題はない。
H/2→tH)の範囲で少し異なってくるが書き込みク
ロック信号Wckの周波数の変化をあまり大きくしなけ
れば、拡大に基づく二重部分、欠落部分のデータが少な
くなり見かけ上は問題はない。
【0061】次にbの場合、すなわち(fWck−1)
<fWckの場合、この場合は、ADDoutの変化は、
図8中において、点0→点A0(0≦t≦tH/2)の
線、点C1→点D1(tH/2<t≦tH)の線とな
る。1つ前のADDinの変化は、図中の(V´in−1)
の線となっているため、点A1→点C1の線部分に相当
するデータが欠落し、点B1→点D1の線部分に相当す
る不確定なデータが、点B0→点D0の線部分の範囲に
出力される。また、点C1→点D1の線部分の範囲がt
H/2の時間で出力されるので圧縮された画像となる。
<fWckの場合、この場合は、ADDoutの変化は、
図8中において、点0→点A0(0≦t≦tH/2)の
線、点C1→点D1(tH/2<t≦tH)の線とな
る。1つ前のADDinの変化は、図中の(V´in−1)
の線となっているため、点A1→点C1の線部分に相当
するデータが欠落し、点B1→点D1の線部分に相当す
る不確定なデータが、点B0→点D0の線部分の範囲に
出力される。また、点C1→点D1の線部分の範囲がt
H/2の時間で出力されるので圧縮された画像となる。
【0062】以上のことからaの場合と同様に、期間
(tH/2→tH)の範囲で少し異なった画像となる
が、この場合においてもWckの変化をあまり大きくし
ない限り見かけ上問題はない。
(tH/2→tH)の範囲で少し異なった画像となる
が、この場合においてもWckの変化をあまり大きくし
ない限り見かけ上問題はない。
【0063】上記したように分周比Nが分周比Mに基づ
いて変更されるような場合においても、分周比Nが固定
の場合と同様にtH/2の遅延を行うことで、追い越し
および問題点(tH/2→tHの範囲)は解消すること
ができる。
いて変更されるような場合においても、分周比Nが固定
の場合と同様にtH/2の遅延を行うことで、追い越し
および問題点(tH/2→tHの範囲)は解消すること
ができる。
【0064】以上説明したように、結果として、入力信
号Vinを受けて光学歪を補正した出力信号Voutとな
り、この出力信号VoutをLCDプロジェクタ本体の入
力信号とすれば、LCDプロジェクタの光学歪を補正で
きることになる。
号Vinを受けて光学歪を補正した出力信号Voutとな
り、この出力信号VoutをLCDプロジェクタ本体の入
力信号とすれば、LCDプロジェクタの光学歪を補正で
きることになる。
【0065】上記した本発明の実施の一形態にかかるL
CDプロジェクタおよび本発明の実施の一形態にかかる
LCDプロジェクタの変形例において、分周比2の分周
器19を除去した場合を例に説明した。本発明の実施の
一形態にかかるLCDプロジェクタおよび本発明の実施
の一形態にかかるLCDプロジェクタの変形例において
分周器19を接続した場合においては、PLL回路27
の発振周波数は、2(N+2M)となり、分周器19を
除去していた場合の周波数の2倍となる。
CDプロジェクタおよび本発明の実施の一形態にかかる
LCDプロジェクタの変形例において、分周比2の分周
器19を除去した場合を例に説明した。本発明の実施の
一形態にかかるLCDプロジェクタおよび本発明の実施
の一形態にかかるLCDプロジェクタの変形例において
分周器19を接続した場合においては、PLL回路27
の発振周波数は、2(N+2M)となり、分周器19を
除去していた場合の周波数の2倍となる。
【0066】一方、これに対して、タイミングパルス発
生部30の設定は、分周器19が挿入されていないとき
と変わっていない。したがって、図9(a)〜(f)の
タイミングは図3(a)〜(f)のタイミングと同一で
あり、読み出し側に関連する信号、すなわちキャリー信
号C1、C2およびC3、水平同期信号H´、読み出し
アドレスリセット信号RR、クランプパルスBLK、出
力信号Vout´は図9(g)〜(n)に示すように1H
の期間に2回発生することなり、メモリ4から2回同一
の信号が1水平走査期間に読み出される。結果としてV
out信号は、Vinに対して、図4(b)に示すように2
倍となり、しかも光学歪の補正がなされた信号となる。
生部30の設定は、分周器19が挿入されていないとき
と変わっていない。したがって、図9(a)〜(f)の
タイミングは図3(a)〜(f)のタイミングと同一で
あり、読み出し側に関連する信号、すなわちキャリー信
号C1、C2およびC3、水平同期信号H´、読み出し
アドレスリセット信号RR、クランプパルスBLK、出
力信号Vout´は図9(g)〜(n)に示すように1H
の期間に2回発生することなり、メモリ4から2回同一
の信号が1水平走査期間に読み出される。結果としてV
out信号は、Vinに対して、図4(b)に示すように2
倍となり、しかも光学歪の補正がなされた信号となる。
【0067】このようにしたことで、1フィールドを形
成する1走査線上の情報が1水平走査期間に2回にわた
って連続する各走査線上の情報として読み出されること
になって、連続する2つの走査線上に同一の画像情報が
表示されることになる。したがって、インタレース走査
がノンインタレース走査に変換されることになる。
成する1走査線上の情報が1水平走査期間に2回にわた
って連続する各走査線上の情報として読み出されること
になって、連続する2つの走査線上に同一の画像情報が
表示されることになる。したがって、インタレース走査
がノンインタレース走査に変換されることになる。
【0068】なお、上記した本発明の実施の一形態にか
かるLCDプロジェクタおよびその変形例における分周
器26に代わって、図10に示すように、(2M+N)
のデータをラッチするラッチ回路51、ラッチ回路のラ
ッチデータが分周比データとして供給されて読み出しク
ロック信号Rckを計数するカウンタ52と、分周比に
対応したデータM、(M+N)、(2M+N)のデータ
がそれぞれ設定されるデータ設定器56、57、58
と、カウンタ52の計数値とデータ設定器56、57、
58に設定されたデータとを比較する比較器53、5
4、55から構成し、比較器53からの一致検出出力を
キャリー信号C1とし、比較器54からの一致検出出力
をキャリー信号C2とし、比較器55からの一致検出出
力をC3とするようにしても、分周器26と同様に作用
する。
かるLCDプロジェクタおよびその変形例における分周
器26に代わって、図10に示すように、(2M+N)
のデータをラッチするラッチ回路51、ラッチ回路のラ
ッチデータが分周比データとして供給されて読み出しク
ロック信号Rckを計数するカウンタ52と、分周比に
対応したデータM、(M+N)、(2M+N)のデータ
がそれぞれ設定されるデータ設定器56、57、58
と、カウンタ52の計数値とデータ設定器56、57、
58に設定されたデータとを比較する比較器53、5
4、55から構成し、比較器53からの一致検出出力を
キャリー信号C1とし、比較器54からの一致検出出力
をキャリー信号C2とし、比較器55からの一致検出出
力をC3とするようにしても、分周器26と同様に作用
する。
【0069】また、メモリ4に代わって、第1のメモリ
と第2のメモリで構成し、1水平走査ごとに第1のメモ
リと第2のメモリとを切り替えるようにしてもよい。こ
の場合の例を図11に示す。
と第2のメモリで構成し、1水平走査ごとに第1のメモ
リと第2のメモリとを切り替えるようにしてもよい。こ
の場合の例を図11に示す。
【0070】図11に示す例は、メモリ4に代わってA
/D変換器3からの出力データが供給され読み出したデ
ータを入力するオア回路63を介してD/A変換器5へ
送出するメモリ61、62、水平同期信号を受けて1水
平走査毎に出力を反転するDフリップフロップで構成し
たTフリップフロップ64、Tフリップフロップ64の
出力を受けてそれぞれメモリ61および62のアウトプ
ットイネーブルを制御するDフリップフロップ65、6
6を備えている。
/D変換器3からの出力データが供給され読み出したデ
ータを入力するオア回路63を介してD/A変換器5へ
送出するメモリ61、62、水平同期信号を受けて1水
平走査毎に出力を反転するDフリップフロップで構成し
たTフリップフロップ64、Tフリップフロップ64の
出力を受けてそれぞれメモリ61および62のアウトプ
ットイネーブルを制御するDフリップフロップ65、6
6を備えている。
【0071】さらに、ラッチ回路33から出力されるデ
ータDAT1をロードパルスLD2によってラッチする
ことによって1ロードパルスの期間遅延させてラッチ回
路23および25に供給するラッチ回路67、ラッチ回
路36(補正データ発生部38Bのとき)または制御回
路37(補正データ発生部38Aのとき)から出力され
るデータDAT2をロードパルスLD2によってラッチ
することによって1ロードパルスの期間遅延させてラッ
チ回路24に供給するラッチ回路68とを備え、ラッチ
回路36(補正データ発生部38Bのとき)または制御
回路37(補正データ発生部38Aのとき)から出力さ
れるデータDAT2を分周器14へ直接供給するよう構
成して、書き込みと1ライン前のデータの読み出しとの
タイミングを合わせている。
ータDAT1をロードパルスLD2によってラッチする
ことによって1ロードパルスの期間遅延させてラッチ回
路23および25に供給するラッチ回路67、ラッチ回
路36(補正データ発生部38Bのとき)または制御回
路37(補正データ発生部38Aのとき)から出力され
るデータDAT2をロードパルスLD2によってラッチ
することによって1ロードパルスの期間遅延させてラッ
チ回路24に供給するラッチ回路68とを備え、ラッチ
回路36(補正データ発生部38Bのとき)または制御
回路37(補正データ発生部38Aのとき)から出力さ
れるデータDAT2を分周器14へ直接供給するよう構
成して、書き込みと1ライン前のデータの読み出しとの
タイミングを合わせている。
【0072】上記のメモリ61と62とを1水平走査毎
に切り替えるときの作用を説明する。いま入力信号がP
ライン目であって、メモリ61がライトイネーブルのと
きは、A/D変換器3からの出力データはメモリ61に
書き込みクロック信号Wckに同期して書き込まれる。
このときはメモリ62はアウトプットイネーブルによっ
てメモリ62が読み出し側として選択されてメモリ62
から読み出しクロック信号Rckに同期して読み出さ
れ、オア回路63を介してD/A変換器5へ送出され
る。
に切り替えるときの作用を説明する。いま入力信号がP
ライン目であって、メモリ61がライトイネーブルのと
きは、A/D変換器3からの出力データはメモリ61に
書き込みクロック信号Wckに同期して書き込まれる。
このときはメモリ62はアウトプットイネーブルによっ
てメモリ62が読み出し側として選択されてメモリ62
から読み出しクロック信号Rckに同期して読み出さ
れ、オア回路63を介してD/A変換器5へ送出され
る。
【0073】このときメモリ62に格納されているデー
タは1ライン前のデータ、すなわち(P−1)ラインの
データであり、これが読み出される。そこで、入力信号
Vinと出力信号Vout´との関係についてみれば、NT
SC信号の1ラインから1フィールド262.5ライン
のデータに対応する信号が入力信号Vinとして入力され
ているとき、出力信号Vout´には525ライン、1ラ
インから262.5ラインのデータに対応する信号が出
力される。したがって、初めの1ラインは1フィールド
前の信号になるが、一般に垂直同期信号前後の数ライン
は表示されないため視覚的に問題はない。また、このよ
うに1ラインごとに交互にメモリを切り替えるために、
読み出しが書き込みを追い越す問題は解消される。
タは1ライン前のデータ、すなわち(P−1)ラインの
データであり、これが読み出される。そこで、入力信号
Vinと出力信号Vout´との関係についてみれば、NT
SC信号の1ラインから1フィールド262.5ライン
のデータに対応する信号が入力信号Vinとして入力され
ているとき、出力信号Vout´には525ライン、1ラ
インから262.5ラインのデータに対応する信号が出
力される。したがって、初めの1ラインは1フィールド
前の信号になるが、一般に垂直同期信号前後の数ライン
は表示されないため視覚的に問題はない。また、このよ
うに1ラインごとに交互にメモリを切り替えるために、
読み出しが書き込みを追い越す問題は解消される。
【0074】なお、図2、図11に示した本発明の実施
の形態にかかるLCDプロジェクタの場合では、映像信
号を圧縮する形で、補正を行っていたが、PLL回路1
5とPLL回路27との関係を逆にすることにより、拡
大する方式にも変更することができる。
の形態にかかるLCDプロジェクタの場合では、映像信
号を圧縮する形で、補正を行っていたが、PLL回路1
5とPLL回路27との関係を逆にすることにより、拡
大する方式にも変更することができる。
【0075】また、上記した本発明の実施の一形態にか
かるLCDプロジェクタおよびその変形例において、書
き込み側であるPLL回路15を読み出し側とし、読み
出し側であるPLL回路27を書き込み側とするように
入れ替えてもよい。
かるLCDプロジェクタおよびその変形例において、書
き込み側であるPLL回路15を読み出し側とし、読み
出し側であるPLL回路27を書き込み側とするように
入れ替えてもよい。
【0076】
【発明の効果】以上説明したように本発明にかかるLC
Dプロジェクタによれば、歪の補正が行えるとともに、
1水平走査ライン毎に補正が行えるために、映像信号に
連続性を損なうことなしに補正が行われるという効果が
得られる。
Dプロジェクタによれば、歪の補正が行えるとともに、
1水平走査ライン毎に補正が行えるために、映像信号に
連続性を損なうことなしに補正が行われるという効果が
得られる。
【図1】本発明の実施の一形態にかかるLCDプロジェ
クタの構成を示すブロック図である。
クタの構成を示すブロック図である。
【図2】本発明の実施の一形態にかかるLCDプロジェ
クタにおけるタイミング信号発生装置の構成を示すブロ
ック図である。
クタにおけるタイミング信号発生装置の構成を示すブロ
ック図である。
【図3】本発明の実施の一形態にかかるLCDプロジェ
クタの作用の説明に供するタイミング図である。
クタの作用の説明に供するタイミング図である。
【図4】本発明の実施の一形態にかかるLCDプロジェ
クタの作用の説明図である。
クタの作用の説明図である。
【図5】本発明の実施の一形態にかかるLCDプロジェ
クタにおける歪補正作用の説明図である。
クタにおける歪補正作用の説明図である。
【図6】本発明の実施の一形態にかかるLCDプロジェ
クタにおける読み出し先行を防止するための構成を示す
ブロック図である。
クタにおける読み出し先行を防止するための構成を示す
ブロック図である。
【図7】本発明の実施の一形態にかかるLCDプロジェ
クタの変形例の構成を示すブロック図である。
クタの変形例の構成を示すブロック図である。
【図8】本発明の実施の一形態にかかるLCDプロジェ
クタの変形例の作用の説明図である。
クタの変形例の作用の説明図である。
【図9】本発明の実施の一形態にかかるLCDプロジェ
クタおよびその変形例において2分周器(19)を付加
したときの作用の説明に供するタイミング図である。
クタおよびその変形例において2分周器(19)を付加
したときの作用の説明に供するタイミング図である。
【図10】本発明の実施の一形態にかかるLCDプロジ
ェクタおよびその変形例における分周器(26)の他の
例の構成を示すブロック図である。
ェクタおよびその変形例における分周器(26)の他の
例の構成を示すブロック図である。
【図11】本発明の実施の一形態にかかるLCDプロジ
ェクタおよびその変形例におけるメモリ(4)の他の例
の構成を示すブロック図である。
ェクタおよびその変形例におけるメモリ(4)の他の例
の構成を示すブロック図である。
【図12】従来のLCDプロジェクタにおける光学歪を
示す説明図である。
示す説明図である。
4および32 メモリ 10 タイミング信号発生装置 11および16 位相比較器 14、19および26 分周器 15および27 PLL回路 20、21および22 カウンタ 30 タイミングパルス発生部 37 制御回路 38Aおよび38B 補正データ発生部
Claims (6)
- 【請求項1】デジタル化した映像信号を予め定めた所定
の書き込み周期によって映像信号メモリに書き込み、 水平走査線の垂直方向各位置に対応させた補正データが
格納されている補正データメモリから前記映像信号が該
当する水平走査線位置に基づいて読み出した補正データ
に基づく読み出し周期によって、前記映像信号メモリに
書き込まれている映像信号を映像信号メモリから読み出
して、 水平走査線毎に投影された画像の伸縮量を制御すること
を特徴とする液晶ディスプレイプロジェクタ。 - 【請求項2】デジタル化した映像信号を、水平走査線の
垂直方向各位置に対応させた補正データを格納した補正
データメモリから前記映像信号が該当する水平走査線位
置に基づいて読み出した補正データと予め定めた予定値
とから演算した値に基づく周期によって映像メモリに書
き込み、 前記補正データメモリから前記映像信号が該当する水平
走査線位置に基づいて読み出した補正データに基づく読
み出し周期によって、前記映像信号メモリに書き込まれ
ている映像信号を映像信号メモリから読み出して、 水平走査線毎に投影された画像の伸縮量を制御すること
を特徴とする液晶ディスプレイプロジェクタ。 - 【請求項3】請求項1または2記載の液晶ディスプレイ
プロジェクタにおいて、読み出し周期を選択的に1/2
倍にすることを特徴とする液晶ディスプレイプロジェク
タ。 - 【請求項4】請求項1または2記載の液晶ディスプレイ
プロジェクタにおいて、補正データメモリに複数種類の
補正データを格納し、その一種類の補正データを選択す
るようにしたことを特徴とする液晶ディスプレイプロジ
ェクタ。 - 【請求項5】請求項1または2記載の液晶ディスプレイ
プロジェクタにおいて、デジタル化した映像信号を映像
信号メモリに書き込む周期は、分周比が書き込み周期に
対応する値に設定される第1分周器と水平同期信号と第
1分周器からの出力信号とを位相比較する第1位相比較
器とを備えた第1PLL回路からの出力信号の周期と
し、映像信号メモリから映像信号を読み出す周期は、分
周比が読み出し周期に対応する値に設定される第2分周
器と前記水平同期信号と第2分周器からの出力信号とを
位相比較する第2位相比較器とを備えた第2PLL回路
からの出力信号の周期とすることを特徴とする液晶ディ
スプレイプロジェクタ。 - 【請求項6】請求項5記載の液晶ディスプレイプロジェ
クタにおいて、第2分周器に設定する分周比データを第
1遅延器にて遅延させ、第2位相比較器に供給する水平
同期信号を第2遅延器にて遅延させることを特徴とする
液晶ディスプレイプロジェクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35261596A JPH10178605A (ja) | 1996-12-16 | 1996-12-16 | 液晶ディスプレイプロジェクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35261596A JPH10178605A (ja) | 1996-12-16 | 1996-12-16 | 液晶ディスプレイプロジェクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10178605A true JPH10178605A (ja) | 1998-06-30 |
Family
ID=18425265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35261596A Pending JPH10178605A (ja) | 1996-12-16 | 1996-12-16 | 液晶ディスプレイプロジェクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10178605A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6609797B2 (en) | 1999-01-29 | 2003-08-26 | Ricoh Co., Ltd | Projector with adjustably positioned image plate |
JP2006030600A (ja) * | 2004-07-16 | 2006-02-02 | Nec Viewtechnology Ltd | 多画面表示システム、多画面表示方法、輝度補正方法及びプログラム |
-
1996
- 1996-12-16 JP JP35261596A patent/JPH10178605A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6609797B2 (en) | 1999-01-29 | 2003-08-26 | Ricoh Co., Ltd | Projector with adjustably positioned image plate |
JP2006030600A (ja) * | 2004-07-16 | 2006-02-02 | Nec Viewtechnology Ltd | 多画面表示システム、多画面表示方法、輝度補正方法及びプログラム |
US7618146B2 (en) | 2004-07-16 | 2009-11-17 | Nec Viewtechnology, Ltd. | Multiscreen display system, multiscreen display method, luminance correction method, and programs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5134479A (en) | NTSC high resolution television converting apparatus for converting television signals of an NTSC system into high resolution television signals | |
US4249213A (en) | Picture-in-picture television receiver | |
US5243421A (en) | Signal processor for a wide televison receiver | |
JPH05183833A (ja) | 表示装置 | |
US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
JP2928803B2 (ja) | テレビジョン画像表示装置 | |
US20050001932A1 (en) | Image display system | |
US4722007A (en) | TV receiver having zoom processing apparatus | |
JPH10178605A (ja) | 液晶ディスプレイプロジェクタ | |
EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
JPH0759054A (ja) | 映像信号変換装置 | |
JP3804893B2 (ja) | 映像信号処理回路 | |
KR100188194B1 (ko) | 투사형 화상표시 시스템의 비대칭화면 보정장치 | |
JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
JP2692499B2 (ja) | 水平方向圧縮伸長回路及び信号処理回路 | |
JP3326802B2 (ja) | モアレキャンセル回路 | |
JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
JPH03505275A (ja) | 制御信号生成装置および方法 | |
JP3304501B2 (ja) | 映像信号処理方法、映像信号処理装置及びテレビジョン装置 | |
JP3613364B2 (ja) | 画像処理装置および画像処理方法 | |
KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
JP2699305B2 (ja) | n倍速走査テレビジョン受像機 | |
JP4117580B2 (ja) | ビデオ信号用回路 | |
JPS60180290A (ja) | テレビジヨン受像機 |