JPH10178605A - 液晶ディスプレイプロジェクタ - Google Patents

Abstract

(57)【要約】 【課題】 投影画像に生じる歪を電気的に補正をするこ
とができるＬＣＤプロジェクタを提供する。 【解決手段】 デジタル化した映像信号を予め定めた所
定の書き込み周期によって映像信号を格納するメモリ４
に書き込み、水平走査線の垂直方向各位置に対応させた
補正データが格納されている補正データメモリから前記
映像信号が該当する水平走査線位置に基づいて読み出し
た補正データに基づく読み出し周期によって、メモリ４
に書き込まれている映像信号をメモリ４から読み出し
て、水平走査線毎に投影された画像の伸縮量を制御す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶ディスプレイプ
ロジェクタ（以下、ＬＣＤプロジェクタとも記す）に関
する。

【０００２】

【従来の技術】従来のＬＣＤプロジェクタでは、図１２
（ａ）〜（ｆ）に示すように、レンズ自体による歪に起
因して上下糸巻き歪および／または左右糸巻き歪、バレ
ル型歪が生じたり、ＬＣＤプロジェクタの取り付け位置
に起因する歪、例えば天井吊り設置の場合におけるＬＣ
Ｄプロジェクタの取付け位置の俯角に基づく歪が生じた
り、床設置の場合におけるＬＣＤプロジェクタの取付け
位置の仰角に基づく歪が生じたりする。

【０００３】一方、従来からブラウン管を用いたビデオ
プロジェクタ（以下ＣＲＴプロジェクタ）においては、
画像をブラウン管上に電子ビームを用いて描画すること
で投影する画像を得ているため、ブラウン管のコンバー
センス等を、歪を考慮して調整することによってスクリ
ーン上に得られる投影画像に生じる歪を補正することが
一般的に行われていた。

【０００４】

【発明が解決しようとする課題】しかるに、ＬＣＤプロ
ジェクタでは、偏向ヨークのような画像を簡単に変形さ
せる機能部分がなく、ブラウン管の様に簡単に画像を補
正することができないという問題点があった。

【０００５】本発明は、投影画像に生じる歪を電気的に
補正をすることができるＬＣＤプロジェクタを提供する
ことを目的とする。

【０００６】

【課題を解決するための手段】本発明の請求項１に記載
のＬＣＤプロジェクタは、デジタル化した映像信号を予
め定めた所定の書き込み周期によって映像信号メモリに
書き込み、水平走査線の垂直方向各位置に対応させた補
正データが格納されている補正データメモリから前記映
像信号が該当する水平走査線位置に基づいて読み出した
補正データに基づく読み出し周期によって、前記映像信
号メモリに書き込まれている映像信号を映像信号メモリ
から読み出して、水平走査線毎に投影された画像の伸縮
量を制御することを特徴とする。

【０００７】本発明の請求項１に記載のＬＣＤプロジェ
クタでは、デジタル化した映像信号が予め定めた所定の
書き込み周期によって映像信号メモリに書き込まれ、補
正データメモリから映像信号が該当する水平走査線位置
に基づいて読み出された補正データに基づく読み出し周
期によって、映像信号メモリに書き込まれている映像信
号が映像信号メモリから読み出される。したがって、補
正データに基づいて、水平走査線毎に投影された画像の
伸縮量が制御されて、光学歪などの補正がなされる。

【０００８】本発明の請求項２に記載のＬＣＤプロジェ
クタは、デジタル化した映像信号を、水平走査線の垂直
方向各位置に対応させた補正データを格納した補正デー
タメモリから前記映像信号が該当する水平走査線位置に
基づいて読み出した補正データと予め定めた予定値とか
ら演算した値に基づく周期によって映像メモリに書き込
み、前記補正データメモリから前記映像信号が該当する
水平走査線位置に基づいて読み出した補正データに基づ
く読み出し周期によって、前記映像信号メモリに書き込
まれている映像信号を映像信号メモリから読み出して、
水平走査線毎に投影された画像の伸縮量を制御すること
を特徴とする。

【０００９】本発明の請求項２に記載のＬＣＤプロジェ
クタでは、デジタル化した映像信号が、補正データメモ
リから前記映像信号が該当する水平走査線位置に基づい
て読み出された補正データと予め定めた予定値とから演
算した値に基づく周期によって映像メモリに書き込ま
れ、補正データメモリから映像信号が該当する水平走査
線位置に基づいて読み出された補正データに基づく読み
出し周期によって、映像信号メモリに書き込まれている
映像信号が映像信号メモリから読み出される。したがっ
て、補正データに基づいて、水平走査線毎に投影された
画像の伸縮量が制御されて、光学歪などの補正がなされ
る。

【００１０】請求項１または２記載の液晶ディスプレイ
プロジェクタにおいて、読み出し周期を選択的に１／２
倍にするようにしてもよい。読み出し周期を１／２倍に
することによって、１フィールドを形成する各走査線上
の情報が２回にわたって１水平走査期間に、連続する各
走査線上の情報として読み出されることになる。この結
果、インタレース走査がノンインタレース走査に変換さ
れることになる。

【００１１】請求項１または２記載の液晶ディスプレイ
プロジェクタにおいて、補正データメモリに複数種類の
補正データを格納し、その一種類の補正データを選択す
るようにすることによって、光学歪に最適の補正を行う
ことができる。

【００１２】請求項１または２記載の液晶ディスプレイ
プロジェクタにおいて、デジタル化した映像信号を映像
信号メモリに書き込む周期は、分周比が書き込み周期に
対応する値に設定される第１分周器と水平同期信号と第
１分周器からの出力信号とを位相比較する第１位相比較
器とを備えた第１ＰＬＬ回路からの出力信号の周期と
し、映像信号メモリから映像信号を読み出す周期は、分
周比が読み出し周期に対応する値に設定される第２分周
器と前記水平同期信号と第２分周器からの出力信号とを
位相比較する第２位相比較器とを備えた第２ＰＬＬ回路
からの出力信号の周期としても良い。

【００１３】第２分周器に設定する分周比データを第１
遅延器にて遅延させ、第２位相比較器に供給する水平同
期信号を第２遅延器にて遅延させることによって、映像
信号メモリから映像信号の読み出しが、映像信号メモリ
への映像信号の書き込みを追い越すことがなくなる。

【００１４】

【発明の実施の形態】以下、本発明にかかるＬＣＤプロ
ジェクタを実施の形態によって説明する。図１は本発明
の実施の一形態にかかるＬＣＤプロジェクタの構成を示
すブロック図である。

【００１５】本発明の実施の一形態にかかるＬＣＤプロ
ジェクタは、アナログ映像信号Ｖinを増幅器１によって
増幅し、増幅器１にて増幅されたアナログ映像信号をエ
リアシング防止のためのローパスフィルタ２に供給して
不要周波数成分を除去し、ローパスフィルタ２から出力
されるアナログ映像信号をＡ／Ｄ変換器３によってデジ
タル信号に変換し、Ａ／Ｄ変換器３によって変換された
デジタル化映像信号をメモリ４に順次格納する。メモリ
４は映像信号メモリに対応している。

【００１６】メモリ４から歪補正のためのタイミングに
基づいて読み出したデジタル化映像信号をＤ／Ａ変換器
５に供給してアナログ映像信号に変換し、Ｄ／Ａ変換器
５において変換されたアナログ映像信号はローパスフィ
ルタ６に供給して元の波形に戻し、増幅器７にて増幅の
うえ水平同期信号（Hsync）合成回路８に供給して水平
同期信号を付加して送出する。ここで、メモリ４は歪補
正のための映像信号処理部に該当する。なお、増幅器７
の出力を便宜上Ｖout´と記す。

【００１７】タイミング信号発生装置１０は図２に示す
ように構成されて、アナログ映像信号Ｖinから分離され
た水平同期信号を受けてそれぞれ所定のタイミング時
に、Ａ／Ｄ変換基準レベルを映像信号のペデスタルレベ
ルにクランプさせるためのクランプパルスＣｐと、Ａ／
Ｄ変換のためのサンプリングパルスおよびメモリ４の書
き込みクロック信号であるクロック信号Ｗｃｋと、メモ
リ４の書き込みアドレスを最初のアドレスに戻すための
書き込みアドレスリセット信号ＷＲ、メモリ４の読み出
しアドレスを最初のアドレスに戻すための読み出しアド
レスリセット信号ＲＲ、メモリ４の読み出しクロック信
号およびＤ／Ａ変換のためのクロックパルスであるクロ
ック信号Ｒｃｋと、Ｄ／Ａ変換器５の出力を映像信号の
ペデスタルレベルに固定するためのクランプパルスＢＬ
Ｋと、水平同期信号合成回路８に水平同期信号Ｈ´を送
出する。

【００１８】タイミング信号発生装置１０は、アナログ
映像信号Ｖinから分離した水平同期信号に同期したクロ
ック信号Ｗｃｋを生成するＰＬＬ回路１５と、水平同期
信号に同期したクロック信号Ｒｃｋを生成するＰＬＬ回
路２７と、タイミングパルス発生部３０と、補正データ
発生部３８Ａとからなっている。

【００１９】ＰＬＬ回路１５は映像信号Ｖinから分離さ
れた水平同期信号の位相と分周器１４の分周出力の位相
とを位相比較する位相比較器１１と、位相比較器１１の
位相比較出力を入力とするローパスフィルタからなるル
ープフィルタ１２と、ループフィルタ１２の出力によっ
て発振周波数が制御される電圧制御発振器（ＶＣＯ）１
３と、ＶＣＯ１３の出力周波数をＮ分周する分周器１４
とからなり、ＶＣＯ１３の出力信号がＡ／Ｄ変換器３へ
Ａ／Ｄ変換のためのサンプリングパルスＷｃｋとして、
さらにメモリ４へ書き込みクロック信号Ｗｃｋとして送
出される。したがって、１水平走査期間をＮ等分割した
周期のパルスがサンプリングパルスおよび書き込みクロ
ック信号Ｗｃｋとして送出される。

【００２０】ＰＬＬ回路２７は水平同期信号の位相と分
周器２６の分周出力の位相とを位相比較する位相比較器
１６と、位相比較器１６の位相比較出力を入力とするロ
ーパスフィルタからなるループフィルタ１７と、ループ
フィルタ１７の出力によって発振周波数が制御されるＶ
ＣＯ１８と、ＶＣＯ１８の出力周波数を全体で（２Ｍ＋
Ｎ）分周する２６とからなり、ＶＣＯ１８の出力信号を
読み出しクロック信号Ｒｃｋとして送出する。したがっ
て、１水平走査期間を（２Ｍ＋Ｎ）分割した周期の出力
が、Ｄ／Ａ変換のためのクロックパルスＲｃｋおよび読
み出しクロック信号Ｒｃｋとして送出される。

【００２１】分周器２６は、カウンタ２０、２１および
２２と、カウンタ２０、２１および２２へ各別にデータ
ＤＡＴ１、ＤＡＴ２およびＤＡＴ１を与えるラッチ回路
２３、２４および２５からなり、図２において、破線に
て示した２分周器１９はこの実施形態においては除去さ
れていて、カウンタ２２による分周出力信号が位相比較
器１６へ直接送出される。

【００２２】カウンタ２０はロードパルスＬＤ１によっ
てラッチ回路２５にラッチされたデータＤＡＴ１がロー
ドされてデータＤＡＴ１に基づく分周比Ｍの分周器であ
ってＶＣＯ１８の発振出力をＭ分周するとキャリー信号
Ｃ１を発生して分周を停止し、カウンタ２１はロードパ
ルスＬＤ１によってラッチ回路２６にラッチされたデー
タＤＡＴ２に基づく分周比Ｎの分周器であってカウンタ
２０のキャリー信号Ｃ２の発生を受けてＶＣＯ１８の発
振出力を分周しＮ分周するとキャリー信号Ｃ３を発生し
て分周を停止し、カウンタ２２はロードパルスＬＤ１に
よってラッチ回路２７にてラッチされたデータＤＡＴ１
に基づく分周比Ｍの分周器であってカウンタ２１のキャ
リー信号Ｃ２の発生を受けてＶＣＯ１８の発振出力を分
周しＭ分周するとキャリー信号Ｃ３を発生して分周を停
止し、カウンタ２０の分周を開始させる。

【００２３】タイミングパルス発生部（ＴＧ）３０は水
平同期信号、分周器２６から出力されるキャリー信号Ｃ
１、Ｃ２、Ｃ３、読み出しクロック信号Ｒｃｋを受け
て、それぞれ所定のタイミング時に、クランプパルスＣ
ｐ、書き込みアドレスリセット信号ＷＲ、読み出しアド
レスリセット信号ＲＲ、クランプパルスＢＬＫ、水平同
期信号Ｈ´、ロードパルスＬＤ１およびロードパルスＬ
Ｄ２を送出する。したがって、キャリー信号Ｃ３が出力
されるとタイミングパルス発生部３０によりロードパル
スＬＤ１が出力され、カウンタ２０およびカウンタ２２
にデータＤＡＴ１がプリセットされ、カウンタ２１にデ
ータＤＡＴ２がプリセットされ、上記の動作が繰り返さ
れて、分周器２６はカウンタ２０、２１および２２によ
ってＶＣＯ１８の発振出力を繰り返して（２Ｍ＋Ｎ）分
周することになる。

【００２４】補正データ発生部３８Ａは、アナログ映像
信号Ｖinから分離された垂直同期信号に同期してリセッ
ト信号を発生するリセット信号発生回路３４と、リセッ
ト信号発生回路３４から出力されるリセット信号によっ
てリセットされて水平同期信号を計数して垂直方向にお
ける水平走査線位置を検出するカウンタ３１と、１フィ
ールド中の垂直方向における水平走査線位置に基づく補
正データテーブルが格納されていてかつカウンタ３１の
計数値によってアドレス指定されるメモリ３２と、メモ
リ３２から読み出した補正データを、タイミングパルス
発生部３０から出力されるロードパルスＬＤ２によって
ラッチしてデータＤＡＴ１として送出するをするラッチ
回路３３とを備えると共に、制御回路３７から予め定め
たデータＤＡＴ２として送出するようにように構成して
ある。メモリ３２は補正データメモリに対応している。

【００２５】さらに、補正データ発生部３８Ａには、Ｎ
ＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などのテレビ
ジョン方式に対応する選択信号および表示画像の補正に
対応する補正量信号（例えば、図１２における歪に対応
させた補正量信号）を受けて、選択信号に基づいて分周
比信号ＤＡＴＣ１をカウンタ３１に送出してプリセット
し、かつ補正量信号に基づいてメモリ３２に格納されて
いる補正データ群中の一つを指定する指定信号ＤＡＴＣ
２をメモリ３２に送出して補正データ群中の一を指定す
る制御回路３７を備えている。

【００２６】以上のように構成された本発明の実施の一
形態にかかるＬＣＤプロジェクタにおいて、図３（ａ）
に示すアナログ映像信号Ｖinは増幅器１にて増幅され、
ローパスフィルタ２によって高域制限されて、Ａ／Ｄ変
換器３によってディジタル化映像信号ＤＶinに変換さ
れ、メモリー４に入力される。このときの書き込みクロ
ックＷｃｋはＰＬＬ回路１５で生成されて、その周波数
は分周器１４にて１水平走査期間をＮ分周した周波数、
すなわち水平同期信号の周波数のＮ倍の周波数となって
いる。したがって、１水平走査期間の間にＮ個のディジ
タル化映像信号ＤＶinが、メモリ４の１番地からＮ番地
に順次書き込まれる。なお、図３（ｂ）は水平同期信号
を示している。

【００２７】ここで、まずカウンタ２０がカウント動作
をし、Ｍ分周するとキャリー信号Ｃ１が出力されて分周
動作が停止される。キャリー信号Ｃ１が出力されるとカ
ウンタ２１がカウント動作を開始し、Ｎ分周するとキャ
リー信号Ｃ２が出力されて分周動作が停止される。キャ
リー信号Ｃ２が出力されるとカウンタ２２がカウント動
作をし、Ｍ分周するとキャリー信号Ｃ３が出力される。
キャリー信号Ｃ３が出力されるとタイミングパルス発生
部３０によりロードパルスＬＤ１が出力され、カウンタ
２０〜２２に分周比に対応するデータＤＡＴ１、ＤＡＴ
２がそれぞれプリセットされ、上記動作が繰り返され
る。これにより、分周器２６は（Ｎ＋２Ｍ）の分周比で
動作することになる。

【００２８】さらに説明すれば、水平同期信号、分周器
２６から出力される図３（ｉ）に示すキャリー信号Ｃ
１、Ｃ２、Ｃ３、読み出しクロック信号Ｒｃｋを受けて
タイミングパルス発生部３０から、図３（ｃ）に示すタ
イミングでクランプパルスＣｐが出力され、図３（ｄ）
に示すタイミングで書き込みアドレスリセット信号ＷＲ
が出力される。図３（ｇ）に示すキャリー信号Ｃ１が出
力されるとカウンタ２１が分周を開始し、図３（ｋ）に
示すタイミングで読み出しアドレスリセット信号ＲＲが
出力され、図３（ｌ）に示すタイミングでクランプパル
スＢＬＫが終了される。図３（ｈ）に示すキャリー信号
Ｃ２が出力されるとカウンタ２２が分周を開始し、図３
（ｌ）に示すタイミングでクランプパルスＢＬＫが出力
される。

【００２９】キャリー信号Ｃ３が出力されると図３
（ｅ）および（ｆ）に示すタイミングでロードパルスＬ
Ｄ１およびＬＤ２が出力され、図３（ｊ）に示すタイミ
ングで水平同期信号Ｈ´が出力される。ロードパルスＬ
Ｄ１が出力されるとカウンタ２０およびカウンタ２２に
データＤＡＴ１がプリセットされ、カウンタ２１にデー
タＤＡＴ２がプリセットされる。これによって、カウン
タ２０、２１および２２による分周動作が行われて、Ｐ
ＬＬ回路２７によって水平同期信号が（２Ｍ＋Ｎ）分周
される。そこで、読み出しクロック信号ＲｃｋはＰＬＬ
回路２７によって生成され、その周波数は水平同期信号
の周波数の（Ｎ＋２Ｍ）倍の周波数である。したがっ
て、メモリ４に格納されているＮ個のデータが書き込み
時の周波数より早い周波数の読み出しクロック信号Ｒｃ
ｋに基づいて読み出される。

【００３０】メモリ４から読み出されたディジタル化映
像信号ＤＶoutは、Ｄ／Ａ変換器５により、アナログ信
号に変換され、ローパスフィルタ６において補完され、
増幅器７によって増幅のうえ図３（ｍ）に示す出力信号
Ｖout´として、出力される。出力信号Ｖout´は水平同
期信号合成回路８において水平同期信号Ｈ´と合成され
て出力される。

【００３１】このとき、メモリー４に書き込まれるデジ
タル化映像信号ＤＶinとメモリー４から読み出されるデ
ジタル化映像信号ＤＶout の関係は、デジタル化映像信
号ＤＶin のデータ数に対してデジタル化映像信号ＤＶo
ut のデータ数は、図４（ａ）に模式的に示すように、
２Ｍ個だけ多くなっているので、もとの信号でみると、
Ｎ／（Ｎ＋２Ｍ）×１Ｈに入力信号が
圧縮されていることになる。

【００３２】この動作を利用して、カウンタ２０、２１
による分周比Ｍを、１フィールド中の垂直方向における
水平走査線位置に応じて変化させることにより、デジタ
ル化映像信号ＤＶin の圧縮のされ方も水平走査線位置
に連動させることが可能となる。

【００３３】そこで、補正データ発生部３８Ａにおい
て、リセット信号発生回路３４の出力信号によりリセッ
トされたカウンタ３１によって、水平同期信号の数が計
数され、カウンタ３１の計数値は１フィールド中の垂直
方向における水平走査線位置に対応しており、カウンタ
３１によって検出された水平走査線位置情報がアドレス
としてメモリ３２のアドレス指定がなされる。この場合
にメモリ３２に対して補正するための補正量信号に基づ
く指定信号ＤＡＴＣ２によって補正テーブルの指定が既
になされている。

【００３４】カウンタ３１の計数値によってアドレス指
定されたメモリ３２から、水平走査線位置に対応する補
正データが読み出される。メモリ３２から読み出された
補正データはラッチ回路３３においてラッチされ、デー
タＤＡＴ１としてラッチ回路２３および２５に供給され
る。データＤＡＴ１は分周比Ｍに対応しており、ラッチ
回路２３および２５において１水平走査期間の間データ
ＤＡＴ１は保持されて、カウンタ２０および２２にロー
ドされる。同時に、データＤＡＴ２も制御回路３７から
出力されている。データＤＡＴ２は分周比Ｎに対応して
おりカウンタ１４および２１にロードされる。補正デー
タ発生部３８Ａの場合は分周比Ｎは固定値であり、分周
比Ｍは水平走査線位置に基づいて補正された値の場合で
ある。

【００３５】カウンタ１４および２１の分周比Ｎを固定
値とし、カウンタ２０および２２の分周比Ｍを変化させ
た場合において、メモリ４の記憶容量をＣバイトとす
る。アナログ映像信号Ｖin をＡ／Ｄ変換器３において
８ビットのデータに変換するとすれば、メモリ４には最
大Ｃ個のデータをメモリすることができる（１バイト＝
８ビット）。

【００３６】分周比Ｎ＝ｎ（０＜ｎ≦Ｃ）:一定、ここ
で、ｎは整数 分周比Ｍ＝ｍ（０≦ｍ≦ｍmax ）:可変、ｍおよびｍmax
は整数 しかし、ｍの可変範囲は、読み出しクロック信号Ｒｃｋ
の周波数ｆＲｃｋの周波数が、メモリ４の書き込みアク
セス時間と読み出しアクセス時間の長い方の時間に基づ
く周波数ｆｍmaxをオーバーしない範囲とする。

【００３７】メモリ４の最大記憶容量Ｃmaxは、 Ｃmax＝ｔＨ・ｆｍmax ( ｔＨ：水平走査時間)となる。したがって、ｍmax＝１
／２（Ｃmax−ｎ）＝１／２（ｔＨ・ｆｍmax−ｎ）とな
る。

【００３８】いま、図５（ａ）に示すように、入力アナ
ログ映像信号Ｖin の水平走査線Ｌ１〜 Ｌmaxに対して
Ｎ、Ｍの値を設定する。但し、ｍ＋ｘ≦ｍmaxとする。
このとき、出力アナログ映像信号Ｖoutは、図５（ｂ）
に示すようになる。斜線を施した部分はマスキングされ
る期間を示している。

【００３９】マスキング時間ｔｍと、映像信号時間ｔｎ
は、 ｔｍ＝（Ｍ／２Ｍ＋Ｎ）ｔＨ ｔｎ＝（Ｎ／２Ｍ＋Ｎ）ｔＨ となり、水平走査線Ｌの位置によってＭの値が可変され
ることにより、マスキング時間ｔｍと映像信号時間ｔｎ
が変化する。

【００４０】ここで、スクリーン上に現れる光学歪を打
ち消すように分周比Ｍの値を水平走査線Ｌの位置に応じ
て変化させることで、得られる出力画像の光学歪が打ち
消されることになる。

【００４１】ここで、メモリ４に書き込まれるデジタル
化映像信号とメモリ４から読み出されるデジタル化映像
信号との関係を水平走査時間を基準にして表示すると、
図５（ｃ）のようになる。図５（ｃ）におけるＶinの線
はメモリ４へのデジタル化映像信号データがｎ個、１水
平走査期間をｎ分割した周期の書き込みクロック信号Ｗ
ｃｋによって水平走査時間に渡って書き込まれる事を示
している。一方、Ｖｏ´の線は１水平走査期間を（２ｍ
＋ｎ）分割した周期の読み出しクロック信号Ｗｃｋを説
明するために示した線である。

【００４２】上記したようにカウンタ２０がキャリー信
号Ｃ１を発生したときに同期して生成される読み出しア
ドレスリセット信号ＲＲによって読み出しアドレスがリ
セットされたときから読み出しクロック信号Ｒｃｋに同
期して読み出しが開始される。したがって、図５（ｃ）
においてＶｏ´の線をｍだけ下に下げたＶｏ〃の線に基
づいて期間ｔｎに渡ってメモリ４からデジタル化映像信
号データがｎ個、読み出される。

【００４３】そこで、Ｖo〃の線とＶinの線との関係か
らも明らかなように、リード側アドレスは、Ｖo〃の線
とＶinの線とが一致したときからライト側アドレスを追
い越すことがわかる。これによりＶｏ〃の線には追い越
しが発生した時点より後は、１ライン前のデジタル化映
像信号データが出力される。しかし映像信号において
は、隣合う走査線上の画素の間には大きな相関があり、
ほとんど同じと考えられるので見かけ上問題はない。

【００４４】次に追越し点について説明する。ある水平
走査線上における時間をｔ（０≦ｔ≦ｔＨ）としたと
き、書き込みクロック信号Ｗｃｋの周期を（ｔＷｃ
ｋ）、読み出しクロック信号Ｒｃｋの周期を（ｔＲｃ
ｋ）、分周器１４の計数値をＣＷ（ｔ）、カウンタ２
０、２１、２２全体としての計数値をＣＲ（ｔ）とすれ
ば、 ＣＲ（ｔ）＝ｔ／（ｔＲｃｋ） ＣＷ（ｔ）＝ｔ／（ｔＷｃｋ） となる。

【００４５】また、そのときの各カウンタの分周比を
Ｍ、Ｎとすれば、 （ｔＲｃｋ）＝（１／２Ｍ＋Ｎ）ｔＨ （ｔＷｃｋ）＝（１／Ｎ）ｔＨ となる。これにより、 ＣＲ（ｔ）＝（２Ｍ＋Ｎ）（ｔ／ｔＨ） ＣＷ（ｔ）＝Ｎｔ／ｔＨ となる。

【００４６】これをもとに、メモリ４のリード側アドレ
スＡＤＤoutとライト側アドレスＡＤＤinは、 ＡＤＤout＝ＣＲ（ｔ）−Ｍ ＡＤＤin＝ＣＷ（ｔ） となる。

【００４７】従って、追い越す時点ｔｃは、 ＡＤＤout＝ＡＤＤin ｔＨ／｛（２Ｍ＋Ｎ）ｔｃ｝−Ｍ＝ｔＨ／（Ｎｔｃ） ｔＨ／２Ｍｔｃ＝Ｍ ｔｃ＝ｔＨ／２ となり、画面の中央部で追い越しが発生することがわか
る。

【００４８】もし、リード側に追い越しを発生させたく
ない場合には、図６に示すように、位相比較器１６に入
力する水平同期信号を遅延回路４１によってｔＨ／２だ
け遅らせ、さらに、カウンタ２０、２１、２２に加える
ロードパルスＬＤ１信号も遅延回路４２によってｔＨ／
２だけタイミングが遅らせる。この結果、追い越しを防
止することができる。

【００４９】次に、本発明の実施の一形態にかかるＬＣ
Ｄプロジェクタの変形例について説明する。図７は本発
明の実施の一形態にかかるＬＣＤプロジェクタの変形例
の構成を示すブロック図である。

【００５０】本発明の実施の一形態にかかるＬＣＤプロ
ジェクタの変形例においては、本発明の実施の一形態に
かかるＬＣＤプロジェクタの補正データ発生部３８Ａに
代わって補正データ３８Ｂを用いる。その他の構成は本
発明の実施の一形態にかかるＬＣＤプロジェクタの構成
と同一である。

【００５１】補正データ発生部３８Ｂは補正データ３８
Ａに演算器３５およびラッチ回路３６を設け、制御回路
３７から一定のデータＣｄを送出させ、メモリ３２から
読み出された補正データをデータＣｄから減算する演算
を演算器３５において行い、演算器３５の出力データを
ロードパルスＬＤ２によってラッチ回路３６においてラ
ッチし、データＤＡＴ２として送出するように構成して
ある。

【００５２】本発明の実施の一形態にかかるＬＣＤプロ
ジェクタの変形例において、分周器１４およびカウンタ
２１の分周比Ｎを可変とし、かつカウンタ２０および２
２の分周比Ｍを可変とし、分周比Ｎ、Ｍ、データＣｄは
次のように設定する。

【００５３】Ｎ＝ｎ（０＜ｎ≦Ｃｄ−２Ｍ）可変、ｎは
整数 Ｍ＝ｍ（０≦ｍ≦Ｃｄ／２ −１）可変、ｍは整数 ２Ｍ＋Ｎ＝Ｃｄ 一定 ここで、Ｃｄはメモリ４の記憶容量に対応する値であ
る。

【００５４】本発明の実施の一形態にかかるＬＣＤプロ
ジェクタの変形例において、基本的な動作は、本発明の
実施の一形態にかかるＬＣＤプロジェクタの場合と同一
であるが、異なる点は、分周器１４およびカウンタ２１
の分周比Ｎが水平走査線位置で分周比Ｍの値に応じて変
化する点である。分周比Ｍの値を±ΔＭ変化させるとＮ
は（マイナスプラス２ΔＭ）変化する。

【００５５】２Ｍ＋Ｎ＝Ｃｄ 一定から ２（Ｍ±ΔＭ）＋Ｎｘ＝Ｃ Ｎｘ＝Ｃ−２（Ｍ±ΔＭ） したがって、Ｎｘは、（Ｎマイナスプラス２ΔＭ）とな
る。

【００５６】また、読み出し側が書き込み側を追い越す
という点についても本発明の実施の一形態にかかるＬＣ
Ｄプロジェクタの場合と同一である。

【００５７】読み出しクロック信号Ｒｃｋの周波数ｆＲ
ｃｋに対して書き込みクロック信号Ｗｃｋの周波数ｆＷ
ｃｋが ｆＲｃｋ＞ｆＷｃｋ であるかぎり、追い越しが発生する。

【００５８】しかし、この場合、書き込みクロック信号
Ｗｃｋの周波数が変化する点で、本発明の実施の一形態
にかかるＬＣＤプロジェクタの場合と動作が異なる。１
つ前の水平走査線位置の書き込みクロック信号Ｗｃｋの
周波数を（ｆＷｃｋ−１）としたとき、以下ａ、ｂの２
つの場合について、図８に基づいて説明する。図８にお
いて、Ｖo´およびＶo〃の線は分周比ｎが分周比ｍにし
たがって変化する点以外は図５（Ｃ）におけるＶo´お
よびＶo〃の線と同様である。

【００５９】ａの場合、すなわち（ｆＷｃｋ−１）＞ｆ
Ｗｃｋの場合、この場合は、ＡＤＤoutの変化は、図８
中において、点０→点Ａ０（０≦ｔ≦ｔＨ／２）の線、
点Ｃ２→点Ｂ２（ｔＨ／２＜ｔ≦ｔＨ）の線となる、１
つ前のＡＤＤinの変化は図中の（Ｖ〃in−１）の線とな
っているため、点Ｃ２→点Ａ２の線部分に相当する映像
データが二重に出力される。さらに点Ｂ２→点Ｄ２の線
部分に相当するデータが欠落することになる。また、点
Ｃ２→点Ｄ２の線部分のデータの中、点Ｃ２→点Ｂ２の
線部分のデータをｔＨ／２の時間で出力しているので、
少し拡大された画像となる。

【００６０】以上のことから、Ｖoutの画像は期間（ｔ
Ｈ／２→ｔＨ）の範囲で少し異なってくるが書き込みク
ロック信号Ｗｃｋの周波数の変化をあまり大きくしなけ
れば、拡大に基づく二重部分、欠落部分のデータが少な
くなり見かけ上は問題はない。

【００６１】次にｂの場合、すなわち（ｆＷｃｋ−１）
＜ｆＷｃｋの場合、この場合は、ＡＤＤoutの変化は、
図８中において、点０→点Ａ０（０≦ｔ≦ｔＨ／２）の
線、点Ｃ１→点Ｄ１（ｔＨ／２＜ｔ≦ｔＨ）の線とな
る。１つ前のＡＤＤinの変化は、図中の（Ｖ´in−１）
の線となっているため、点Ａ１→点Ｃ１の線部分に相当
するデータが欠落し、点Ｂ１→点Ｄ１の線部分に相当す
る不確定なデータが、点Ｂ０→点Ｄ０の線部分の範囲に
出力される。また、点Ｃ１→点Ｄ１の線部分の範囲がｔ
Ｈ／２の時間で出力されるので圧縮された画像となる。

【００６２】以上のことからａの場合と同様に、期間
（ｔＨ／２→ｔＨ）の範囲で少し異なった画像となる
が、この場合においてもＷｃｋの変化をあまり大きくし
ない限り見かけ上問題はない。

【００６３】上記したように分周比Ｎが分周比Ｍに基づ
いて変更されるような場合においても、分周比Ｎが固定
の場合と同様にｔＨ／２の遅延を行うことで、追い越し
および問題点（ｔＨ／２→ｔＨの範囲）は解消すること
ができる。

【００６４】以上説明したように、結果として、入力信
号Ｖinを受けて光学歪を補正した出力信号Ｖoutとな
り、この出力信号ＶoutをＬＣＤプロジェクタ本体の入
力信号とすれば、ＬＣＤプロジェクタの光学歪を補正で
きることになる。

【００６５】上記した本発明の実施の一形態にかかるＬ
ＣＤプロジェクタおよび本発明の実施の一形態にかかる
ＬＣＤプロジェクタの変形例において、分周比２の分周
器１９を除去した場合を例に説明した。本発明の実施の
一形態にかかるＬＣＤプロジェクタおよび本発明の実施
の一形態にかかるＬＣＤプロジェクタの変形例において
分周器１９を接続した場合においては、ＰＬＬ回路２７
の発振周波数は、２（Ｎ＋２Ｍ）となり、分周器１９を
除去していた場合の周波数の２倍となる。

【００６６】一方、これに対して、タイミングパルス発
生部３０の設定は、分周器１９が挿入されていないとき
と変わっていない。したがって、図９（ａ）〜（ｆ）の
タイミングは図３（ａ）〜（ｆ）のタイミングと同一で
あり、読み出し側に関連する信号、すなわちキャリー信
号Ｃ１、Ｃ２およびＣ３、水平同期信号Ｈ´、読み出し
アドレスリセット信号ＲＲ、クランプパルスＢＬＫ、出
力信号Ｖout´は図９（ｇ）〜（ｎ）に示すように１Ｈ
の期間に２回発生することなり、メモリ４から２回同一
の信号が１水平走査期間に読み出される。結果としてＶ
out信号は、Ｖinに対して、図４（ｂ）に示すように２
倍となり、しかも光学歪の補正がなされた信号となる。

【００６７】このようにしたことで、１フィールドを形
成する１走査線上の情報が１水平走査期間に２回にわた
って連続する各走査線上の情報として読み出されること
になって、連続する２つの走査線上に同一の画像情報が
表示されることになる。したがって、インタレース走査
がノンインタレース走査に変換されることになる。

【００６８】なお、上記した本発明の実施の一形態にか
かるＬＣＤプロジェクタおよびその変形例における分周
器２６に代わって、図１０に示すように、（２Ｍ＋Ｎ）
のデータをラッチするラッチ回路５１、ラッチ回路のラ
ッチデータが分周比データとして供給されて読み出しク
ロック信号Ｒｃｋを計数するカウンタ５２と、分周比に
対応したデータＭ、（Ｍ＋Ｎ）、（２Ｍ＋Ｎ）のデータ
がそれぞれ設定されるデータ設定器５６、５７、５８
と、カウンタ５２の計数値とデータ設定器５６、５７、
５８に設定されたデータとを比較する比較器５３、５
４、５５から構成し、比較器５３からの一致検出出力を
キャリー信号Ｃ１とし、比較器５４からの一致検出出力
をキャリー信号Ｃ２とし、比較器５５からの一致検出出
力をＣ３とするようにしても、分周器２６と同様に作用
する。

【００６９】また、メモリ４に代わって、第１のメモリ
と第２のメモリで構成し、１水平走査ごとに第１のメモ
リと第２のメモリとを切り替えるようにしてもよい。こ
の場合の例を図１１に示す。

【００７０】図１１に示す例は、メモリ４に代わってＡ
／Ｄ変換器３からの出力データが供給され読み出したデ
ータを入力するオア回路６３を介してＤ／Ａ変換器５へ
送出するメモリ６１、６２、水平同期信号を受けて１水
平走査毎に出力を反転するＤフリップフロップで構成し
たＴフリップフロップ６４、Ｔフリップフロップ６４の
出力を受けてそれぞれメモリ６１および６２のアウトプ
ットイネーブルを制御するＤフリップフロップ６５、６
６を備えている。

【００７１】さらに、ラッチ回路３３から出力されるデ
ータＤＡＴ１をロードパルスＬＤ２によってラッチする
ことによって１ロードパルスの期間遅延させてラッチ回
路２３および２５に供給するラッチ回路６７、ラッチ回
路３６（補正データ発生部３８Ｂのとき）または制御回
路３７（補正データ発生部３８Ａのとき）から出力され
るデータＤＡＴ２をロードパルスＬＤ２によってラッチ
することによって１ロードパルスの期間遅延させてラッ
チ回路２４に供給するラッチ回路６８とを備え、ラッチ
回路３６（補正データ発生部３８Ｂのとき）または制御
回路３７（補正データ発生部３８Ａのとき）から出力さ
れるデータＤＡＴ２を分周器１４へ直接供給するよう構
成して、書き込みと１ライン前のデータの読み出しとの
タイミングを合わせている。

【００７２】上記のメモリ６１と６２とを１水平走査毎
に切り替えるときの作用を説明する。いま入力信号がＰ
ライン目であって、メモリ６１がライトイネーブルのと
きは、Ａ／Ｄ変換器３からの出力データはメモリ６１に
書き込みクロック信号Ｗｃｋに同期して書き込まれる。
このときはメモリ６２はアウトプットイネーブルによっ
てメモリ６２が読み出し側として選択されてメモリ６２
から読み出しクロック信号Ｒｃｋに同期して読み出さ
れ、オア回路６３を介してＤ／Ａ変換器５へ送出され
る。

【００７３】このときメモリ６２に格納されているデー
タは１ライン前のデータ、すなわち（Ｐ−１）ラインの
データであり、これが読み出される。そこで、入力信号
Ｖinと出力信号Ｖout´との関係についてみれば、ＮＴ
ＳＣ信号の１ラインから１フィールド２６２．５ライン
のデータに対応する信号が入力信号Ｖinとして入力され
ているとき、出力信号Ｖout´には５２５ライン、１ラ
インから２６２．５ラインのデータに対応する信号が出
力される。したがって、初めの１ラインは１フィールド
前の信号になるが、一般に垂直同期信号前後の数ライン
は表示されないため視覚的に問題はない。また、このよ
うに１ラインごとに交互にメモリを切り替えるために、
読み出しが書き込みを追い越す問題は解消される。

【００７４】なお、図２、図１１に示した本発明の実施
の形態にかかるＬＣＤプロジェクタの場合では、映像信
号を圧縮する形で、補正を行っていたが、ＰＬＬ回路１
５とＰＬＬ回路２７との関係を逆にすることにより、拡
大する方式にも変更することができる。

【００７５】また、上記した本発明の実施の一形態にか
かるＬＣＤプロジェクタおよびその変形例において、書
き込み側であるＰＬＬ回路１５を読み出し側とし、読み
出し側であるＰＬＬ回路２７を書き込み側とするように
入れ替えてもよい。

【００７６】

【発明の効果】以上説明したように本発明にかかるＬＣ
Ｄプロジェクタによれば、歪の補正が行えるとともに、
１水平走査ライン毎に補正が行えるために、映像信号に
連続性を損なうことなしに補正が行われるという効果が
得られる。

【図面の簡単な説明】

【図１】本発明の実施の一形態にかかるＬＣＤプロジェ
クタの構成を示すブロック図である。

【図２】本発明の実施の一形態にかかるＬＣＤプロジェ
クタにおけるタイミング信号発生装置の構成を示すブロ
ック図である。

【図３】本発明の実施の一形態にかかるＬＣＤプロジェ
クタの作用の説明に供するタイミング図である。

【図４】本発明の実施の一形態にかかるＬＣＤプロジェ
クタの作用の説明図である。

【図５】本発明の実施の一形態にかかるＬＣＤプロジェ
クタにおける歪補正作用の説明図である。

【図６】本発明の実施の一形態にかかるＬＣＤプロジェ
クタにおける読み出し先行を防止するための構成を示す
ブロック図である。

【図７】本発明の実施の一形態にかかるＬＣＤプロジェ
クタの変形例の構成を示すブロック図である。

【図８】本発明の実施の一形態にかかるＬＣＤプロジェ
クタの変形例の作用の説明図である。

【図９】本発明の実施の一形態にかかるＬＣＤプロジェ
クタおよびその変形例において２分周器（１９）を付加
したときの作用の説明に供するタイミング図である。

【図１０】本発明の実施の一形態にかかるＬＣＤプロジ
ェクタおよびその変形例における分周器（２６）の他の
例の構成を示すブロック図である。

【図１１】本発明の実施の一形態にかかるＬＣＤプロジ
ェクタおよびその変形例におけるメモリ（４）の他の例
の構成を示すブロック図である。

【図１２】従来のＬＣＤプロジェクタにおける光学歪を
示す説明図である。

【符号の説明】

４および３２ メモリ １０ タイミング信号発生装置 １１および１６ 位相比較器 １４、１９および２６ 分周器 １５および２７ ＰＬＬ回路 ２０、２１および２２ カウンタ ３０ タイミングパルス発生部 ３７ 制御回路 ３８Ａおよび３８Ｂ 補正データ発生部

Claims (6)

【特許請求の範囲】
1. 【請求項１】デジタル化した映像信号を予め定めた所定
   の書き込み周期によって映像信号メモリに書き込み、 水平走査線の垂直方向各位置に対応させた補正データが
   格納されている補正データメモリから前記映像信号が該
   当する水平走査線位置に基づいて読み出した補正データ
   に基づく読み出し周期によって、前記映像信号メモリに
   書き込まれている映像信号を映像信号メモリから読み出
   して、 水平走査線毎に投影された画像の伸縮量を制御すること
   を特徴とする液晶ディスプレイプロジェクタ。
2. 【請求項２】デジタル化した映像信号を、水平走査線の
   垂直方向各位置に対応させた補正データを格納した補正
   データメモリから前記映像信号が該当する水平走査線位
   置に基づいて読み出した補正データと予め定めた予定値
   とから演算した値に基づく周期によって映像メモリに書
   き込み、 前記補正データメモリから前記映像信号が該当する水平
   走査線位置に基づいて読み出した補正データに基づく読
   み出し周期によって、前記映像信号メモリに書き込まれ
   ている映像信号を映像信号メモリから読み出して、 水平走査線毎に投影された画像の伸縮量を制御すること
   を特徴とする液晶ディスプレイプロジェクタ。
3. 【請求項３】請求項１または２記載の液晶ディスプレイ
   プロジェクタにおいて、読み出し周期を選択的に１／２
   倍にすることを特徴とする液晶ディスプレイプロジェク
   タ。
4. 【請求項４】請求項１または２記載の液晶ディスプレイ
   プロジェクタにおいて、補正データメモリに複数種類の
   補正データを格納し、その一種類の補正データを選択す
   るようにしたことを特徴とする液晶ディスプレイプロジ
   ェクタ。
5. 【請求項５】請求項１または２記載の液晶ディスプレイ
   プロジェクタにおいて、デジタル化した映像信号を映像
   信号メモリに書き込む周期は、分周比が書き込み周期に
   対応する値に設定される第１分周器と水平同期信号と第
   １分周器からの出力信号とを位相比較する第１位相比較
   器とを備えた第１ＰＬＬ回路からの出力信号の周期と
   し、映像信号メモリから映像信号を読み出す周期は、分
   周比が読み出し周期に対応する値に設定される第２分周
   器と前記水平同期信号と第２分周器からの出力信号とを
   位相比較する第２位相比較器とを備えた第２ＰＬＬ回路
   からの出力信号の周期とすることを特徴とする液晶ディ
   スプレイプロジェクタ。
6. 【請求項６】請求項５記載の液晶ディスプレイプロジェ
   クタにおいて、第２分周器に設定する分周比データを第
   １遅延器にて遅延させ、第２位相比較器に供給する水平
   同期信号を第２遅延器にて遅延させることを特徴とする
   液晶ディスプレイプロジェクタ。