JPH0759054A - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH0759054A JPH0759054A JP5222783A JP22278393A JPH0759054A JP H0759054 A JPH0759054 A JP H0759054A JP 5222783 A JP5222783 A JP 5222783A JP 22278393 A JP22278393 A JP 22278393A JP H0759054 A JPH0759054 A JP H0759054A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- frequency
- control clock
- read control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 入力側ＴＶ方式と出力側ＴＶ方式との間でフ
レーム又はフィールド周波数が一定の同期関係にない場
合でも、画像メモリに対する書き込み及び読み出し動作
における時間的な追い越し／追い越され現象を防止でき
る映像信号変換装置を提供する。 【構成】 第１の映像信号方式の水平同期信号に同期
した書き込み制御クロック信号を生成してデジタルメモ
リに映像信号を書き込み、第１の映像信号方式の垂直同
期信号に同期し第２の映像信号方式に実質的に従った読
み出し制御クロック信号を生成してデジタルメモリから
映像信号を読み出す。第２映像信号方式のフィールド又
はフレーム周波数を厳密に規定する必要がなく一定の範
囲内で許容が可能な場合に、第２映像信号方式となる映
像信号のフィールド又はフレーム周波数を第１映像信号
方式のフィールド又はフレーム周波数と一定の同期関係
になるように設定することで、デジタルメモリ上での書
き込み及び読み出し動作の追い越し／追い越され現象を
阻止することができる。
レーム又はフィールド周波数が一定の同期関係にない場
合でも、画像メモリに対する書き込み及び読み出し動作
における時間的な追い越し／追い越され現象を防止でき
る映像信号変換装置を提供する。 【構成】 第１の映像信号方式の水平同期信号に同期
した書き込み制御クロック信号を生成してデジタルメモ
リに映像信号を書き込み、第１の映像信号方式の垂直同
期信号に同期し第２の映像信号方式に実質的に従った読
み出し制御クロック信号を生成してデジタルメモリから
映像信号を読み出す。第２映像信号方式のフィールド又
はフレーム周波数を厳密に規定する必要がなく一定の範
囲内で許容が可能な場合に、第２映像信号方式となる映
像信号のフィールド又はフレーム周波数を第１映像信号
方式のフィールド又はフレーム周波数と一定の同期関係
になるように設定することで、デジタルメモリ上での書
き込み及び読み出し動作の追い越し／追い越され現象を
阻止することができる。
Description
【０００１】
【産業上の利用分野】本発明は方式が異なるシステム間
で映像信号の利用を可能にする映像信号変換装置に係
り、例えば、異なるテレビジョン方式の間で又はテレビ
ジョン方式とコンピュータ画像信号方式との間で、映像
信号の変換を可能にする映像信号変換装置に関する。
で映像信号の利用を可能にする映像信号変換装置に係
り、例えば、異なるテレビジョン方式の間で又はテレビ
ジョン方式とコンピュータ画像信号方式との間で、映像
信号の変換を可能にする映像信号変換装置に関する。
【０００２】
【従来の技術】周知のように、我国やアメリカ合衆国の
テレビジョン放送ではＮＴＳＣ方式が採用され、ヨーロ
ッパではＰＡＬ方式又はＳＥＣＡＭ方式が採用されてい
る。他方、コンピュータ機器では独自のＴＶ方式でディ
スプレイ上に映像を表示しているのが現状である。な
お、ここで「ＴＶ方式」とはテレビジョン映像信号方式
及びコンピュータ画像信号方式の双方の意味を含むもの
とする（以下同様）。
テレビジョン放送ではＮＴＳＣ方式が採用され、ヨーロ
ッパではＰＡＬ方式又はＳＥＣＡＭ方式が採用されてい
る。他方、コンピュータ機器では独自のＴＶ方式でディ
スプレイ上に映像を表示しているのが現状である。な
お、ここで「ＴＶ方式」とはテレビジョン映像信号方式
及びコンピュータ画像信号方式の双方の意味を含むもの
とする（以下同様）。
【０００３】このような方式の異なる映像信号を同一の
ディスプレイ上に表示することは従来不可能であった
が、最近になって、複数の走査方式に対応した特殊なデ
ィスプレイが市販され、同一ディスプレイで複数のＴＶ
方式の映像表示が可能になっている。
ディスプレイ上に表示することは従来不可能であった
が、最近になって、複数の走査方式に対応した特殊なデ
ィスプレイが市販され、同一ディスプレイで複数のＴＶ
方式の映像表示が可能になっている。
【０００４】一方、あるＴＶ方式を別のＴＶ方式に変換
する装置も種々考案されている。このような方式変換装
置を利用して、例えばコンピュータの映像信号をＮＴＳ
Ｃ方式の映像信号に変換し、他のＮＴＳＣ方式の映像と
同一ディスプレイ上に画面分割表示させたり、逆に、Ｎ
ＴＳＣ方式の映像信号をコンピュータ映像信号と共に画
面分割表示させたりすることが容易に行えるようになっ
ている。
する装置も種々考案されている。このような方式変換装
置を利用して、例えばコンピュータの映像信号をＮＴＳ
Ｃ方式の映像信号に変換し、他のＮＴＳＣ方式の映像と
同一ディスプレイ上に画面分割表示させたり、逆に、Ｎ
ＴＳＣ方式の映像信号をコンピュータ映像信号と共に画
面分割表示させたりすることが容易に行えるようになっ
ている。
【０００５】従来のＴＶ方式変換装置について、図３及
び図４を参照しながら説明する。
び図４を参照しながら説明する。
【０００６】図３において、入力映像信号（Ｒｉｎ、Ｇ
ｉｎ、Ｂｉｎ）はＡ／Ｄ変換器２１によってそれぞれデ
ジタル信号に変換され、そのフィールド又はフレーム周
波数に基づいてフレームメモリ３１の所定アドレスに書
き込まれる。なお、Ｒ、Ｇ、及びＢは、それぞれ赤、
緑、及び青の３原色を示す（以下同様）。
ｉｎ、Ｂｉｎ）はＡ／Ｄ変換器２１によってそれぞれデ
ジタル信号に変換され、そのフィールド又はフレーム周
波数に基づいてフレームメモリ３１の所定アドレスに書
き込まれる。なお、Ｒ、Ｇ、及びＢは、それぞれ赤、
緑、及び青の３原色を示す（以下同様）。
【０００７】フレームメモリ３１に書き込まれた映像デ
ータは、別のＴＶ方式のフィールド又はフレーム周波数
に同期して順次読み出される。その際、映像データが不
足する場合はデータ補間器４１によって不足部分を適当
な近似補間で補充し、逆に過剰な場合は適当に映像デー
タの間引きを行う。こうして得られた映像データはＤ／
Ａ変換器６１によってアナログ信号に変換され、希望す
るＴＶ方式の映像信号（Ｒｏｕｔ，Ｇｏｕｔ，Ｂｏｕ
ｔ）として出力される。
ータは、別のＴＶ方式のフィールド又はフレーム周波数
に同期して順次読み出される。その際、映像データが不
足する場合はデータ補間器４１によって不足部分を適当
な近似補間で補充し、逆に過剰な場合は適当に映像デー
タの間引きを行う。こうして得られた映像データはＤ／
Ａ変換器６１によってアナログ信号に変換され、希望す
るＴＶ方式の映像信号（Ｒｏｕｔ，Ｇｏｕｔ，Ｂｏｕ
ｔ）として出力される。
【０００８】このような制御を行う回路の一例を図４に
示す。同図において、位相比較器２５、電圧制御発振器
２６、及び分周器２７から構成される位相同期ループ
（ＰＬＬ）回路は、水平同期信号Ｈｉｎを入力して書き
込みクロックＷｃｋ及びＨｗを生成する。また、フレー
ムパルス発生器２８は、水平同期信号Ｈｉｎ及び垂直同
期信号Ｖｉｎを入力してフレームパルスＦｗを生成す
る。これらのクロックパルスに従ってフレームメモリ制
御器３５はフレームメモリ３１の書き込み制御を行う。
示す。同図において、位相比較器２５、電圧制御発振器
２６、及び分周器２７から構成される位相同期ループ
（ＰＬＬ）回路は、水平同期信号Ｈｉｎを入力して書き
込みクロックＷｃｋ及びＨｗを生成する。また、フレー
ムパルス発生器２８は、水平同期信号Ｈｉｎ及び垂直同
期信号Ｖｉｎを入力してフレームパルスＦｗを生成す
る。これらのクロックパルスに従ってフレームメモリ制
御器３５はフレームメモリ３１の書き込み制御を行う。
【０００９】フレームメモリ３１に書き込まれた映像デ
ータは、異なるＴＶ方式で読み出される。先ず、基準発
振器５４からの固定基準クロックに基づいて異なるＴＶ
方式に従った読み出しクロックＲｃｋ、Ｈｒ、及びＦｒ
がそれぞれ生成され、それらに従ってフレームメモリ制
御器３５がフレームメモリ３１を読み出し制御する。異
なるＴＶ方式の水平同期信号Ｈｏｕｔ及び垂直同期信号
Ｖｏｕｔは、同じ読み出しクロックに従って出力同期信
号発生器４５により生成される。
ータは、異なるＴＶ方式で読み出される。先ず、基準発
振器５４からの固定基準クロックに基づいて異なるＴＶ
方式に従った読み出しクロックＲｃｋ、Ｈｒ、及びＦｒ
がそれぞれ生成され、それらに従ってフレームメモリ制
御器３５がフレームメモリ３１を読み出し制御する。異
なるＴＶ方式の水平同期信号Ｈｏｕｔ及び垂直同期信号
Ｖｏｕｔは、同じ読み出しクロックに従って出力同期信
号発生器４５により生成される。
【００１０】このようなＴＶ方式変換装置の一例は、特
開昭５９−１０４８６６号公報に開示されている。同公
報に記載された変換装置は、垂直走査周波数がお互いに
僅かに異なる２種類のＴＶ方式間の変換を書き込み及び
読み出しが互いに独立して実行できるメモリ装置を介し
て行うものである。その際、画面の動きが不連続になら
ないように、２種類のＴＶ方式間の垂直走査周波数の差
に対応する画面の削除もしくは挿入は、メモリ装置のメ
モリ容量の範囲内において、入力映像信号の隣接するフ
レームもしくはフィールド間の相関値が所定の範囲から
外れた時に行われるように制御される。また、これによ
って画像の連続性を損なう部分におけるメモリ装置の書
き込み及び読み出しのアドレス同士の追い越し／追い越
され現象が防止される。
開昭５９−１０４８６６号公報に開示されている。同公
報に記載された変換装置は、垂直走査周波数がお互いに
僅かに異なる２種類のＴＶ方式間の変換を書き込み及び
読み出しが互いに独立して実行できるメモリ装置を介し
て行うものである。その際、画面の動きが不連続になら
ないように、２種類のＴＶ方式間の垂直走査周波数の差
に対応する画面の削除もしくは挿入は、メモリ装置のメ
モリ容量の範囲内において、入力映像信号の隣接するフ
レームもしくはフィールド間の相関値が所定の範囲から
外れた時に行われるように制御される。また、これによ
って画像の連続性を損なう部分におけるメモリ装置の書
き込み及び読み出しのアドレス同士の追い越し／追い越
され現象が防止される。
【００１１】また、他の従来例としては特開平１−１９
４７８２号公報に記載された変換装置がある。これは、
ｍフィールドの入力映像信号をデジタル化してメモリに
書き込み、走査線の補間及び疑似垂直同期信号の付加を
行ってｎフィールドの別の映像信号を得るものである。
メモリ出力データに画面の挿入／削除が行われる際に、
偶数／奇数フィールドの相違が発生し縦方向の画面のず
れを生じるために、データの補間生成をおこない、これ
に１／ｎの期間を周期とする垂直同期信号を付加してい
る。
４７８２号公報に記載された変換装置がある。これは、
ｍフィールドの入力映像信号をデジタル化してメモリに
書き込み、走査線の補間及び疑似垂直同期信号の付加を
行ってｎフィールドの別の映像信号を得るものである。
メモリ出力データに画面の挿入／削除が行われる際に、
偶数／奇数フィールドの相違が発生し縦方向の画面のず
れを生じるために、データの補間生成をおこない、これ
に１／ｎの期間を周期とする垂直同期信号を付加してい
る。
【００１２】
【発明が解決しようとする課題】しかし、上記公報に開
示されたＴＶ方式変換装置では、入力側のＴＶ方式と出
力側のＴＶ方式とでフレームまたはフィールド周波数が
互いに一定の関係で接近しているか又は同期している場
合でないと対応することはできない。
示されたＴＶ方式変換装置では、入力側のＴＶ方式と出
力側のＴＶ方式とでフレームまたはフィールド周波数が
互いに一定の関係で接近しているか又は同期している場
合でないと対応することはできない。
【００１３】また、これら以外のＴＶ方式変換装置で
は、入力側と出力側とでフレームまたはフィールド周波
数が互いに一定の関係で同期してない限り、ディジタル
メモリ上での書き込み及び読み出し動作で時間的な追い
越し／追い越され現象が発生することになる。この現象
の発生する頻度はＴＶ方式の変換前と変換後とのフレー
ムまたはフィールド周波数の差に関係し、変換前のフレ
ームまたはフィールド周波数が変換後より高いとフレー
ムまたはフィールド映像の間引きが、また逆に変換前の
フレームまたはフィールド周波数が変換後より低いとフ
レームまたはフィールド映像の重複が発生する事にな
る。
は、入力側と出力側とでフレームまたはフィールド周波
数が互いに一定の関係で同期してない限り、ディジタル
メモリ上での書き込み及び読み出し動作で時間的な追い
越し／追い越され現象が発生することになる。この現象
の発生する頻度はＴＶ方式の変換前と変換後とのフレー
ムまたはフィールド周波数の差に関係し、変換前のフレ
ームまたはフィールド周波数が変換後より高いとフレー
ムまたはフィールド映像の間引きが、また逆に変換前の
フレームまたはフィールド周波数が変換後より低いとフ
レームまたはフィールド映像の重複が発生する事にな
る。
【００１４】例えばメモリの書き込みと読み出しで、
０．１％のフレーム周波数差が存在する場合には、約１
０００フレームに一回の割合でフレームメモリ上での追
い越し／追い越され現象が発生する事になる。この現象
は、特に動画の時に一連の動作の流れが一瞬乱れるた
め、映像品質を悪化させる原因となっていた。
０．１％のフレーム周波数差が存在する場合には、約１
０００フレームに一回の割合でフレームメモリ上での追
い越し／追い越され現象が発生する事になる。この現象
は、特に動画の時に一連の動作の流れが一瞬乱れるた
め、映像品質を悪化させる原因となっていた。
【００１５】そこで本発明は、入力側ＴＶ方式と出力側
ＴＶ方式との間でフレーム又はフィールド周波数が一定
の同期関係にない場合でも、画像メモリに対する書き込
み及び読み出し動作における時間的な追い越し／追い越
され現象を防止でき、映像品質の劣化を阻止できる映像
信号方式変換装置を提供することを目的とする。
ＴＶ方式との間でフレーム又はフィールド周波数が一定
の同期関係にない場合でも、画像メモリに対する書き込
み及び読み出し動作における時間的な追い越し／追い越
され現象を防止でき、映像品質の劣化を阻止できる映像
信号方式変換装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明による映像信号変
換装置は、映像信号を第１の映像信号方式でデジタルメ
モリに書き込み第２の映像信号方式で読み出すことによ
り、異なる映像信号方式間で映像信号を変換する装置で
あって、第１の映像信号方式の水平同期信号に同期した
書き込み制御クロック信号を生成してデジタルメモリに
映像信号を書き込み、第１の映像信号方式の垂直同期信
号に同期し第２の映像信号方式に実質的に従った読み出
し制御クロック信号を生成してデジタルメモリから映像
信号を読み出すことを特徴とする。
換装置は、映像信号を第１の映像信号方式でデジタルメ
モリに書き込み第２の映像信号方式で読み出すことによ
り、異なる映像信号方式間で映像信号を変換する装置で
あって、第１の映像信号方式の水平同期信号に同期した
書き込み制御クロック信号を生成してデジタルメモリに
映像信号を書き込み、第１の映像信号方式の垂直同期信
号に同期し第２の映像信号方式に実質的に従った読み出
し制御クロック信号を生成してデジタルメモリから映像
信号を読み出すことを特徴とする。
【００１７】
【作用】第２映像信号方式のフィールド又はフレーム周
波数を厳密に規定する必要がなく一定の範囲内で許容が
可能な場合に、第２映像信号方式となる映像信号のフィ
ールド又はフレーム周波数を第１映像信号方式のフィー
ルド又はフレーム周波数と一定の同期関係になるように
設定することで、デジタルメモリ上での書き込み及び読
み出し動作の追い越し／追い越され現象を阻止すること
ができる。
波数を厳密に規定する必要がなく一定の範囲内で許容が
可能な場合に、第２映像信号方式となる映像信号のフィ
ールド又はフレーム周波数を第１映像信号方式のフィー
ルド又はフレーム周波数と一定の同期関係になるように
設定することで、デジタルメモリ上での書き込み及び読
み出し動作の追い越し／追い越され現象を阻止すること
ができる。
【００１８】一般に、ＴＶ方式変換後の映像信号を単独
でモニター上に表示したり、録画したりする場合には、
フレーム周波数を厳密に規定する必要はなく、一定の範
囲内で使用可能なように規定されている。従って、この
条件であれば、第１映像信号方式の垂直同期信号と一定
の同期関係をもつフィールド又はフレーム周波数を、第
２映像信号方式の基準フィールド又はフレーム周波数に
設定しても、動作上の支障は生じない。従って、このよ
うな同期関係を維持したＴＶ方式の変換を行う事によ
り、デジタルメモリ上での映像信号の書き込み及び読み
出しの動作で、時間的な追い越し／追い越され現象を阻
止することができ、その結果、時間軸上の連続性を可能
な範囲で保った動画像を再現することができる。
でモニター上に表示したり、録画したりする場合には、
フレーム周波数を厳密に規定する必要はなく、一定の範
囲内で使用可能なように規定されている。従って、この
条件であれば、第１映像信号方式の垂直同期信号と一定
の同期関係をもつフィールド又はフレーム周波数を、第
２映像信号方式の基準フィールド又はフレーム周波数に
設定しても、動作上の支障は生じない。従って、このよ
うな同期関係を維持したＴＶ方式の変換を行う事によ
り、デジタルメモリ上での映像信号の書き込み及び読み
出しの動作で、時間的な追い越し／追い越され現象を阻
止することができ、その結果、時間軸上の連続性を可能
な範囲で保った動画像を再現することができる。
【００１９】
【実施例】本発明の実施例について図面を参照しながら
詳細に説明する。
詳細に説明する。
【００２０】図１は、本発明によるＴＶ方式変換装置の
一実施例を示す部分的ブロック図である。但し、図１で
は、図面の複雑化を避けるために、図３に示す映像信号
系の回路が省略されている。以下の説明では、図１と図
３とを組み合わせて参照されたい。
一実施例を示す部分的ブロック図である。但し、図１で
は、図面の複雑化を避けるために、図３に示す映像信号
系の回路が省略されている。以下の説明では、図１と図
３とを組み合わせて参照されたい。
【００２１】入力映像信号（Ｒｉｎ、Ｇｉｎ、Ｂｉｎ）
は、図３に示すように、Ａ／Ｄ変換器２１によってそれ
ぞれデジタル信号に変換され、フレームメモリ３１の所
定アドレスに書き込まれる。フレームメモリ３１に書き
込まれた映像データは、別のＴＶ方式に従って順次読み
出され、その際、映像データが不足する場合はデータ補
間器４１によって不足部分が適当な近似補間で補充さ
れ、逆に過剰な場合は適当に映像データの間引きが行わ
れる。こうして得られた映像データはＤ／Ａ変換器６１
によってアナログ信号に変換され、希望するＴＶ方式の
映像信号（Ｒｏｕｔ，Ｇｏｕｔ，Ｂｏｕｔ）が得られ
る。
は、図３に示すように、Ａ／Ｄ変換器２１によってそれ
ぞれデジタル信号に変換され、フレームメモリ３１の所
定アドレスに書き込まれる。フレームメモリ３１に書き
込まれた映像データは、別のＴＶ方式に従って順次読み
出され、その際、映像データが不足する場合はデータ補
間器４１によって不足部分が適当な近似補間で補充さ
れ、逆に過剰な場合は適当に映像データの間引きが行わ
れる。こうして得られた映像データはＤ／Ａ変換器６１
によってアナログ信号に変換され、希望するＴＶ方式の
映像信号（Ｒｏｕｔ，Ｇｏｕｔ，Ｂｏｕｔ）が得られ
る。
【００２２】フレームメモリ３１は、図１に示すフレー
ムメモリ制御器３５によって書き込み及び読み出し制御
が行われる。書き込み制御は、書き込みクロックＷｃ
ｋ、このＷｃｋを分周比ｍで分周したクロックＨｗ、及
びフレームパルスＦｗに従って行われる。読み出し制御
は、読み出しクロックＲｃｋ、このＲｃｋを分周比ｐで
分周したクロックＨｒ、及びこのＨｒを更に分周比ｑで
分周したクロックＦｒに従って行われる。
ムメモリ制御器３５によって書き込み及び読み出し制御
が行われる。書き込み制御は、書き込みクロックＷｃ
ｋ、このＷｃｋを分周比ｍで分周したクロックＨｗ、及
びフレームパルスＦｗに従って行われる。読み出し制御
は、読み出しクロックＲｃｋ、このＲｃｋを分周比ｐで
分周したクロックＨｒ、及びこのＨｒを更に分周比ｑで
分周したクロックＦｒに従って行われる。
【００２３】書き込みクロックＷｃｋ及びＨｗは、水平
同期信号Ｈｉｎを基準信号として入力する位相比較器２
５、電圧制御発振器（ＶＣＯ）２６、及び分周比ｍの分
周器２７から構成されるＰＬＬ回路によって生成され
る。ここで、ＶＣＯ２６は水平同期信号Ｈｉｎの周波数
をｍ倍したクロックを生成する。従って、ＶＣＯ２６の
出力である書き込みクロックＷｃｋは、入力映像信号と
一体の水平同期信号Ｈｉｎに位相同期し、その周波数を
ｍ倍したものである。また、クロックＨｗは水平同期信
号Ｈｉｎに位相同期し、Ｈｉｎと同じ周波数を有する。
フレームパルスＦｗは、水平同期信号Ｈｉｎと垂直同期
信号Ｖｉｎとの論理積をとるフレームパルス発生器２８
によって生成され、入力映像信号のフレームの基準とな
るものである。なお、分周器２７の分周比ｍは、入力映
像信号の１ライン中に含まれる有効画素数と変換後のＴ
Ｖ方式の有効画素数とが等しくなるように設定される。
同期信号Ｈｉｎを基準信号として入力する位相比較器２
５、電圧制御発振器（ＶＣＯ）２６、及び分周比ｍの分
周器２７から構成されるＰＬＬ回路によって生成され
る。ここで、ＶＣＯ２６は水平同期信号Ｈｉｎの周波数
をｍ倍したクロックを生成する。従って、ＶＣＯ２６の
出力である書き込みクロックＷｃｋは、入力映像信号と
一体の水平同期信号Ｈｉｎに位相同期し、その周波数を
ｍ倍したものである。また、クロックＨｗは水平同期信
号Ｈｉｎに位相同期し、Ｈｉｎと同じ周波数を有する。
フレームパルスＦｗは、水平同期信号Ｈｉｎと垂直同期
信号Ｖｉｎとの論理積をとるフレームパルス発生器２８
によって生成され、入力映像信号のフレームの基準とな
るものである。なお、分周器２７の分周比ｍは、入力映
像信号の１ライン中に含まれる有効画素数と変換後のＴ
Ｖ方式の有効画素数とが等しくなるように設定される。
【００２４】読み出しクロックＲｃｋ、Ｈｒ、及びＦｒ
は、垂直同期信号Ｖｉｎを入力する可変分周比ａの分周
器５１、分周器５１の出力を基準信号として入力する位
相比較器５２、ＶＣＯ５３、分周比ｐの分周器５６、分
周比ｑの分周器５７、及び可変分周比ｂの分周器５８か
ら構成されるＰＬＬ回路によって生成される。このＰＬ
Ｌ回路は、可変分周比ａ及びｂによって出力周波数を変
化させることができる周波数シンセサイザの構成を有し
ている。
は、垂直同期信号Ｖｉｎを入力する可変分周比ａの分周
器５１、分周器５１の出力を基準信号として入力する位
相比較器５２、ＶＣＯ５３、分周比ｐの分周器５６、分
周比ｑの分周器５７、及び可変分周比ｂの分周器５８か
ら構成されるＰＬＬ回路によって生成される。このＰＬ
Ｌ回路は、可変分周比ａ及びｂによって出力周波数を変
化させることができる周波数シンセサイザの構成を有し
ている。
【００２５】ここで、クロックパルスＨｒは出力側ＴＶ
方式の水平同期に相当し、クロックパルスＦｒは同じく
垂直同期に相当する。即ち、分周比ｐは変換後のＴＶ方
式の１ラインに含まれる画素数に等しい値に設定され、
分周比ｑは変換後のＴＶ方式の１フレームの走査線数と
等しい値に設定される。
方式の水平同期に相当し、クロックパルスＦｒは同じく
垂直同期に相当する。即ち、分周比ｐは変換後のＴＶ方
式の１ラインに含まれる画素数に等しい値に設定され、
分周比ｑは変換後のＴＶ方式の１フレームの走査線数と
等しい値に設定される。
【００２６】また、分周器５１および分周器５８の可変
分周比ａ及びｂは、周波数検出器５９から出力される分
周比設定出力１０７及び１０８によって設定される。こ
の分周比ａ及びｂは、後述するように、入力映像信号の
フィールド周波数と出力映像信号のフレーム周波数に応
じて設定される。但し、位相比較器５２の比較周波数が
出来るだけ高くなるように設定してＰＬＬ回路の高速化
及び安定化を図るようにしている。
分周比ａ及びｂは、周波数検出器５９から出力される分
周比設定出力１０７及び１０８によって設定される。こ
の分周比ａ及びｂは、後述するように、入力映像信号の
フィールド周波数と出力映像信号のフレーム周波数に応
じて設定される。但し、位相比較器５２の比較周波数が
出来るだけ高くなるように設定してＰＬＬ回路の高速化
及び安定化を図るようにしている。
【００２７】周波数検出器５９は、基準クロック発生器
５４からの固定基準クロック１０５と垂直同期信号Ｖｉ
ｎとを入力し、固定基準クロック１０５を基準として入
力映像信号のフィールド周波数を検出する。そのフィー
ルド周波数が後述するように予め設定された範囲内にあ
れば、合判定出力１０６によってセレクタ５５はＶＣＯ
５３から出力されるクロックを選択し、上述したＰＬＬ
回路を形成して垂直同期信号Ｖｉｎに同期した読み出し
制御が行われる。他方、入力フィールド周波数が前記範
囲外であれば、セレクタ５５は基準クロック発生器５４
の固定基準クロックを選択し、従来と同じ非同期の読み
出し制御が行われる。周波数検出器５９の詳細は後述す
る（図２）。
５４からの固定基準クロック１０５と垂直同期信号Ｖｉ
ｎとを入力し、固定基準クロック１０５を基準として入
力映像信号のフィールド周波数を検出する。そのフィー
ルド周波数が後述するように予め設定された範囲内にあ
れば、合判定出力１０６によってセレクタ５５はＶＣＯ
５３から出力されるクロックを選択し、上述したＰＬＬ
回路を形成して垂直同期信号Ｖｉｎに同期した読み出し
制御が行われる。他方、入力フィールド周波数が前記範
囲外であれば、セレクタ５５は基準クロック発生器５４
の固定基準クロックを選択し、従来と同じ非同期の読み
出し制御が行われる。周波数検出器５９の詳細は後述す
る（図２）。
【００２８】このようにして生成された読み出しクロッ
クＲｃｋ、Ｈｒ、及びＦｒを入力して、フレームメモリ
制御器３５は読み出し制御を行い、出力同期信号発生器
４５は変換後のＴＶ方式の水平同期信号Ｈｏｕｔ及び垂
直同期信号Ｖｏｕｔを出力する。
クＲｃｋ、Ｈｒ、及びＦｒを入力して、フレームメモリ
制御器３５は読み出し制御を行い、出力同期信号発生器
４５は変換後のＴＶ方式の水平同期信号Ｈｏｕｔ及び垂
直同期信号Ｖｏｕｔを出力する。
【００２９】図２は、本実施例における周波数検出器５
９の構成を示すブロック図である。同図において、基準
クロック発生器５４からの固定基準クロック１０５は周
波数カウンタ１０１に入力して計数される。垂直同期信
号Ｖｉｎはリセットパルス発生器１０４に入力し、ここ
で発生したリセットパルスによって周波数カウンタ１０
１がリセットされる。周波数カウンタ１０１の計数値に
従ってリードオンリーメモリ（ＲＯＭ）１０２の格納デ
ータがアクセスされ、そのデータがデータラッチ１０３
へ出力される。
９の構成を示すブロック図である。同図において、基準
クロック発生器５４からの固定基準クロック１０５は周
波数カウンタ１０１に入力して計数される。垂直同期信
号Ｖｉｎはリセットパルス発生器１０４に入力し、ここ
で発生したリセットパルスによって周波数カウンタ１０
１がリセットされる。周波数カウンタ１０１の計数値に
従ってリードオンリーメモリ（ＲＯＭ）１０２の格納デ
ータがアクセスされ、そのデータがデータラッチ１０３
へ出力される。
【００３０】ＲＯＭ１０２には、設定された複数のフィ
ールド周波数の範囲内である時にアクセスされるデータ
と、そのフィールド周波数範囲外である時にアクセスさ
れるデータとが予め格納されている。設定フィールド周
波数範囲内である時のデータは、垂直同期信号Ｖｉｎの
フィールド周波数が設定範囲に合致したことを示す合判
定データと、その時の出力クロック周波数（Ｒｃｋ、Ｈ
ｒ、Ｆｒ）を最適値に出来るだけ近づけるように分周器
５１及び５８の分周比ａ及びｂをそれぞれ設定するため
のデータと、から構成される。
ールド周波数の範囲内である時にアクセスされるデータ
と、そのフィールド周波数範囲外である時にアクセスさ
れるデータとが予め格納されている。設定フィールド周
波数範囲内である時のデータは、垂直同期信号Ｖｉｎの
フィールド周波数が設定範囲に合致したことを示す合判
定データと、その時の出力クロック周波数（Ｒｃｋ、Ｈ
ｒ、Ｆｒ）を最適値に出来るだけ近づけるように分周器
５１及び５８の分周比ａ及びｂをそれぞれ設定するため
のデータと、から構成される。
【００３１】ＲＯＭ１０２のアクセスはカウンタ１０１
の計数値によって行われる。固定基準クロック周波数１
０５の周期をＴｒ、周波数カウンタ１０１の計数値をＮ
ｖ、リセットパルス幅をＴｓとすれば、垂直同期信号Ｖ
ｉｎのフィールド周期Ｔｖは、Ｔｖ＝Ｔｒ×Ｎｖ＋Ｔｓ
と表すことができる。Ｔｒ及びＴｓは固定値であるか
ら、垂直同期信号Ｖｉｎのフィールド周波数はカウンタ
計数値Ｎｖの値に対応していることが分かる。従って、
カウンタ計数値ＮｖをＲＯＭ１０２のアドレスとして用
いることで、垂直同期信号Ｖｉｎのフィールド周波数に
従ったデータにアクセスすることができる。
の計数値によって行われる。固定基準クロック周波数１
０５の周期をＴｒ、周波数カウンタ１０１の計数値をＮ
ｖ、リセットパルス幅をＴｓとすれば、垂直同期信号Ｖ
ｉｎのフィールド周期Ｔｖは、Ｔｖ＝Ｔｒ×Ｎｖ＋Ｔｓ
と表すことができる。Ｔｒ及びＴｓは固定値であるか
ら、垂直同期信号Ｖｉｎのフィールド周波数はカウンタ
計数値Ｎｖの値に対応していることが分かる。従って、
カウンタ計数値ＮｖをＲＯＭ１０２のアドレスとして用
いることで、垂直同期信号Ｖｉｎのフィールド周波数に
従ったデータにアクセスすることができる。
【００３２】ＲＯＭ１０２から出力されたデータはデー
タラッチ１０３にてラッチされ、周波数合判定出力１０
６がセレクタ５５へ、分周比ａの設定出力１０７が分周
器５１へ、分周比ｂの設定出力１０８が分周比５８へ、
それぞれ出力される。データラッチ１０３のラッチクロ
ックは、リセットパルス発生器１０４出力を流用し、周
波数カウンタ１０１がリセットされる直前の状態をラッ
チする。
タラッチ１０３にてラッチされ、周波数合判定出力１０
６がセレクタ５５へ、分周比ａの設定出力１０７が分周
器５１へ、分周比ｂの設定出力１０８が分周比５８へ、
それぞれ出力される。データラッチ１０３のラッチクロ
ックは、リセットパルス発生器１０４出力を流用し、周
波数カウンタ１０１がリセットされる直前の状態をラッ
チする。
【００３３】次に、本実施例の書き込み及び読み出し動
作を説明する。
作を説明する。
【００３４】フレームメモリ３１への書き込み 水平同期信号Ｈｉｎに位相同期しｍ倍の周波数を有する
書き込みクロックＷｃｋはＰＬＬ回路のＶＣＯ２６から
出力され、クロックＷｃｋによってＡ／Ｄ変換器２１に
より入力映像信号のデジタル変換が行われる。ＰＬＬ回
路の分周器２７から出力されるクロックＨｗとフレーム
パルス発生器２８から出力されるフレームパルスＦｗと
に従って、フレームメモリ制御器３５はデジタル化され
た入力映像信号のフレームメモリ３１への書き込み制御
を行う。フレームパルスＦｗによってフレームメモリ制
御器３５の書き込みアドレスカウンタがフレーム毎にリ
セットされる。
書き込みクロックＷｃｋはＰＬＬ回路のＶＣＯ２６から
出力され、クロックＷｃｋによってＡ／Ｄ変換器２１に
より入力映像信号のデジタル変換が行われる。ＰＬＬ回
路の分周器２７から出力されるクロックＨｗとフレーム
パルス発生器２８から出力されるフレームパルスＦｗと
に従って、フレームメモリ制御器３５はデジタル化され
た入力映像信号のフレームメモリ３１への書き込み制御
を行う。フレームパルスＦｗによってフレームメモリ制
御器３５の書き込みアドレスカウンタがフレーム毎にリ
セットされる。
【００３５】フレームメモリ３１からの読み出し フレームメモリ３１に書き込まれたＲＧＢ映像データ
は、フレームメモリ制御器３５の制御の下に、別のＴＶ
方式で順次読み出される。
は、フレームメモリ制御器３５の制御の下に、別のＴＶ
方式で順次読み出される。
【００３６】このような読み出し動作では、先ず、入力
映像信号の垂直同期信号Ｖｉｎを入力して周波数検出器
５９がフィールド周波数を検出する。例えば、入力映像
信号のフィールド周波数がｆ１、出力側のＴＶ方式映像
信号として最適なフレーム周波数がｆ２であるとすれ
ば、フィールド周波数ｆ１を検出した周波数検出器５９
は、それに対応するカウンタ計数値をアドレスとしてＲ
ＯＭ１０２のデータをアクセスする。
映像信号の垂直同期信号Ｖｉｎを入力して周波数検出器
５９がフィールド周波数を検出する。例えば、入力映像
信号のフィールド周波数がｆ１、出力側のＴＶ方式映像
信号として最適なフレーム周波数がｆ２であるとすれ
ば、フィールド周波数ｆ１を検出した周波数検出器５９
は、それに対応するカウンタ計数値をアドレスとしてＲ
ＯＭ１０２のデータをアクセスする。
【００３７】フィールド周波数ｆ１が設定フィールド周
波数範囲内であれば、合判定出力１０６がセレクタ５５
に、分周比設定出力１０７及び１０８が分周器５１及び
５８にそれぞれ出力され、ＰＬＬ回路によって最適フレ
ーム周波数ｆ２に出来る限り近いクロック周波数を生成
されるように分周比ａ及びｂが設定される。この時のＶ
ＣＯ５３から出力される読み出しクロックＲｃｋと、分
周器５６及び５７からそれぞれ出力されるクロックＨｒ
及びＦｒとは、このＰＬＬ回路によって垂直同期信号Ｖ
ｉｎに位相同期したクロックである。従って、出力側Ｔ
Ｖ方式の垂直同期信号Ｖｏｕｔに相当するフレームクロ
ックＦｒは、ＰＬＬ回路によってフィールド周波数ｆ１
に同期し、最適フレーム周波数ｆ２と等しいあるいは最
も近接した周波数ｆ１×ａ／ｂを有する。
波数範囲内であれば、合判定出力１０６がセレクタ５５
に、分周比設定出力１０７及び１０８が分周器５１及び
５８にそれぞれ出力され、ＰＬＬ回路によって最適フレ
ーム周波数ｆ２に出来る限り近いクロック周波数を生成
されるように分周比ａ及びｂが設定される。この時のＶ
ＣＯ５３から出力される読み出しクロックＲｃｋと、分
周器５６及び５７からそれぞれ出力されるクロックＨｒ
及びＦｒとは、このＰＬＬ回路によって垂直同期信号Ｖ
ｉｎに位相同期したクロックである。従って、出力側Ｔ
Ｖ方式の垂直同期信号Ｖｏｕｔに相当するフレームクロ
ックＦｒは、ＰＬＬ回路によってフィールド周波数ｆ１
に同期し、最適フレーム周波数ｆ２と等しいあるいは最
も近接した周波数ｆ１×ａ／ｂを有する。
【００３８】ＲＯＭ１０２に格納されたデータは、最適
フレーム周波数ｆ２と生成されるフレーム周波数ｆ１×
ａ／ｂとの差が許容される範囲内となるように分周比ａ
及びｂを設定するものである。例えば、入力映像信号の
フィールド周波数ｆ１が５９．９４Ｈｚ、出力映像信号
のフレーム周波数ｆ２が６０Ｈｚである場合には、分周
器５１及び５８の分周比ａおよびｂは共にａ＝ｂ＝１に
設定される。また入力映像信号のフィールド周波数ｆ１
が５０Ｈｚ、出力映像信号のフレーム周波数ｆ２が６０
Ｈｚの場合は、分周比ａ＝５、分周比ｂ＝６、となるよ
うに設定される。
フレーム周波数ｆ２と生成されるフレーム周波数ｆ１×
ａ／ｂとの差が許容される範囲内となるように分周比ａ
及びｂを設定するものである。例えば、入力映像信号の
フィールド周波数ｆ１が５９．９４Ｈｚ、出力映像信号
のフレーム周波数ｆ２が６０Ｈｚである場合には、分周
器５１及び５８の分周比ａおよびｂは共にａ＝ｂ＝１に
設定される。また入力映像信号のフィールド周波数ｆ１
が５０Ｈｚ、出力映像信号のフレーム周波数ｆ２が６０
Ｈｚの場合は、分周比ａ＝５、分周比ｂ＝６、となるよ
うに設定される。
【００３９】これによって、入力映像信号のフィールド
周波数が方式変換する最適なフィールド周波数の範囲内
にある場合は、フレームメモリ３１の書き込みアドレス
と読み出しアドレスとが同期関係において動作すること
になり、フレームメモリ３１の時間的な追い越し／追い
越され現象が防止される。
周波数が方式変換する最適なフィールド周波数の範囲内
にある場合は、フレームメモリ３１の書き込みアドレス
と読み出しアドレスとが同期関係において動作すること
になり、フレームメモリ３１の時間的な追い越し／追い
越され現象が防止される。
【００４０】なお、フィールド周波数ｆ１が設定フィー
ルド周波数範囲外であれば、セレクタ５５によって基準
クロック発生器５４からの固定基準クロックが選択さ
れ、従来と同様の非同期読み出し制御が行われる。
ルド周波数範囲外であれば、セレクタ５５によって基準
クロック発生器５４からの固定基準クロックが選択さ
れ、従来と同様の非同期読み出し制御が行われる。
【００４１】このようにして、フレームメモリ制御器３
５の同期読み出し制御により読み出されたＲＧＢ映像デ
ータはデータ補間器４１へそれぞれ出力される。データ
補間器４１は、ＴＶ方式の変換処理に応じて、メモリ３
１の読み出しデータを一定時間差のデータ同士で演算す
ることでデータ補間を行う。これは、特に走査線間の間
データを近似的に作り出す場合等に用いられる。データ
補間器４１の出力はＤ／Ａ変換器６１にてアナログ映像
信号に変換され、希望するＴＶ方式の映像信号（Ｒｏｕ
ｔ，Ｇｏｕｔ，Ｂｏｕｔ）として出力される。
５の同期読み出し制御により読み出されたＲＧＢ映像デ
ータはデータ補間器４１へそれぞれ出力される。データ
補間器４１は、ＴＶ方式の変換処理に応じて、メモリ３
１の読み出しデータを一定時間差のデータ同士で演算す
ることでデータ補間を行う。これは、特に走査線間の間
データを近似的に作り出す場合等に用いられる。データ
補間器４１の出力はＤ／Ａ変換器６１にてアナログ映像
信号に変換され、希望するＴＶ方式の映像信号（Ｒｏｕ
ｔ，Ｇｏｕｔ，Ｂｏｕｔ）として出力される。
【００４２】
【発明の効果】以上詳細に説明したように、本発明によ
る映像信号方式変換装置は、入力映像信号のフィールド
またはフレーム周波数が方式変換後の最適なフィールド
またはフレーム周波数の所定範囲内にある場合は、フレ
ームメモリの読み出しアドレスと書き込みアドレスが同
期関係の基で動作するために、フレームメモリの時間的
な追い越し／追い越され現象の発生を阻止することがで
きる。特に、動画の場合に動作の流れが一瞬乱れるとい
う従来問題となっていた現象を防止でき、映像の品質向
上に大きく寄与する。
る映像信号方式変換装置は、入力映像信号のフィールド
またはフレーム周波数が方式変換後の最適なフィールド
またはフレーム周波数の所定範囲内にある場合は、フレ
ームメモリの読み出しアドレスと書き込みアドレスが同
期関係の基で動作するために、フレームメモリの時間的
な追い越し／追い越され現象の発生を阻止することがで
きる。特に、動画の場合に動作の流れが一瞬乱れるとい
う従来問題となっていた現象を防止でき、映像の品質向
上に大きく寄与する。
【図１】本発明によるＴＶ方式変換装置の一実施例の制
御系回路を示すブロック図である。
御系回路を示すブロック図である。
【図２】本実施例における周波数検出器５９の構成を示
すブロック図である。
すブロック図である。
【図３】ＴＶ方式変換装置の映像信号系回路の一例を示
すブロック図である。
すブロック図である。
【図４】従来のＴＶ方式変換装置の制御系回路を示すブ
ロック図である。
ロック図である。
２１ Ａ／Ｄ変換器 ２５ 位相比較器 ２６ 電圧制御発振器 ２７ 分周器 ２８ フレームパルス発生器 ３１ フレームメモリ ３５ フレームメモリ制御回路 ４１ データ補間器 ４５ 出力同期発生器 ５１ 分周器 ５２ 位相比較器 ５３ 電圧制御発振器 ５４ 固定基準クロック発生器 ５５ クロックセレクタ ５６ 分周器 ５７ 分周器 ５８ 分周器 ５９ 周波数検出器 ６１ Ｄ／Ａ変換器 １０１ 周波数カウンタ １０２ リードオンリーメモリ １０３ データラッチ １０４ リセットパルス発生器 １０５ 固定基準クロックパルス １０６ 合判定出力 １０７ 分周器５１の分周比ａ設定出力 １０８ 分周器５８の分周比ｂ設定出力
Claims (7)
- 【請求項１】 映像信号を第１の映像信号方式でデジタ
ルメモリに書き込み第２の映像信号方式で読み出すこと
により、異なる映像信号方式間で映像信号を変換する装
置において、 第１の映像信号方式の水平同期信号に同期した書き込み
制御クロック信号を生成する書き込み制御クロック生成
手段と、 第１の映像信号方式の垂直同期信号に同期し、第２の映
像信号方式に実質的に従った読み出し制御クロック信号
を生成する読み出し制御クロック生成手段と、 前記書き込み制御クロック信号に基づいて前記映像信号
を第１の映像信号方式に従って前記デジタルメモリに書
き込み、前記読み出し制御クロック信号に基づいて前記
デジタルメモリから前記映像信号を第２の映像信号方式
に従って読み出す書き込み及び読み出し制御を行うメモ
リ制御手段と、 からなることを特徴とする映像信号変換装置。 - 【請求項２】 前記書き込み制御クロック生成手段は、 前記水平同期信号に同期し、整数倍の周波数を有する書
き込みクロック信号と、前記水平同期信号と同一周波数
を有する水平基準クロック信号とを生成する書き込み用
位相同期ループ回路と、 前記水平同期信号と前記垂直同期信号との論理積をとっ
て垂直基準クロック信号を生成する論理回路と、 からなることを特徴とする請求項１記載の映像信号変換
装置。 - 【請求項３】 前記読み出し制御クロック生成手段は、
前記垂直同期信号に同期し、第２の映像信号方式に実質
的に従った水平基準クロック信号、垂直基準クロック信
号、及び読み出しクロック信号を生成する読み出し用位
相同期ループ回路からなることを特徴とする請求項１記
載の映像信号変換装置。 - 【請求項４】 映像信号を第１の映像信号方式でデジタ
ルメモリに書き込み第２の映像信号方式で読み出すこと
により、異なる映像信号方式間で映像信号を変換する装
置において、 第１の映像信号方式の水平同期信号に同期した書き込み
制御クロック信号を生成する書き込み制御クロック生成
手段と、 第１の映像信号方式の垂直同期信号に同期した読み出し
制御クロック信号を生成することができ、且つ周波数制
御信号によって前記読み出し制御クロック信号の周波数
を変化させることができる読み出し制御クロック生成手
段と、 前記垂直同期信号の周波数に基づいて、前記読み出し制
御クロック信号の周波数が第２の映像信号方式に従った
読み出し制御クロック周波数に最も近くなるような前記
周波数制御信号を前記読み出し制御クロック生成手段へ
出力する周波数制御手段と、 前記書き込み制御クロック信号に基づいて前記映像信号
を第１の映像信号方式に従って前記デジタルメモリに書
き込み、前記読み出し制御クロック信号に基づいて前記
デジタルメモリから前記映像信号を第２の映像信号方式
に従って読み出す書き込み及び読み出し制御を行うメモ
リ制御手段と、 からなることを特徴とする映像信号変換装置。 - 【請求項５】 前記周波数制御手段は、 前記垂直同期信号の周波数を計数値として検出するカウ
ンタと、 前記計数値をアドレスとして入力し、前記計数値が第２
の映像信号方式を可能にする範囲内であれば、そのアド
レスに従って前記読み出し制御クロック信号の周波数が
第２の映像信号方式に従った読み出し制御クロック周波
数に最も近くなるような前記周波数制御信号を出力する
記録装置と、 からなることを特徴とする請求項４記載の映像信号変換
装置。 - 【請求項６】 前記読み出し制御クロック生成手段は、 前記垂直同期信号に同期した水平基準クロック信号、垂
直基準クロック信号、及び読み出しクロック信号からな
る前記読み出し制御クロック信号を生成する位相同期ル
ープ回路を有し、前記周波数制御信号により分周比を変
化させることで前記読み出し制御クロック信号の周波数
を変化させることが出来る周波数シンセサイザからなる
ことを特徴とする請求項４記載の映像信号変換装置。 - 【請求項７】 映像信号を第１の映像信号方式でデジタ
ルメモリに書き込み第２の映像信号方式で読み出すこと
により、異なる映像信号方式間で映像信号を変換する装
置において、 第１の映像信号方式の水平同期信号に同期した書き込み
制御クロック信号を生成する書き込み制御クロック生成
手段と、 第１の映像信号方式の垂直同期信号に同期した第１の読
み出し制御クロック信号を生成することができ、且つ周
波数制御信号によって前記第１の読み出し制御クロック
信号の周波数を変化させることができる可変周波数クロ
ック生成手段と、 第１の映像信号方式の垂直同期信号に同期していない第
２の読み出し制御クロック信号を生成する固定周波数ク
ロック生成手段と、 前記垂直同期信号の周波数が第２の映像信号方式を可能
にする範囲内であれば前記第１の読み出し制御クロック
信号を選択し、第２の映像信号方式を可能にする範囲外
であれば第２の読み出し制御クロック信号を選択する読
み出しクロック選択手段と、 前記第１の読み出し制御クロック信号が選択された場
合、前記第１の読み出し制御クロック信号の周波数が第
２の映像信号方式に従った読み出し制御クロック周波数
に最も近くなるような前記周波数制御信号を前記可変周
波数クロック生成手段へ出力する周波数制御手段と、 前記書き込み制御クロック信号に基づいて前記映像信号
を第１の映像信号方式に従って前記デジタルメモリに書
き込み、前記選択された読み出し制御クロック信号に基
づいて前記デジタルメモリから前記映像信号を第２の映
像信号方式に従って読み出す書き込み及び読み出し制御
を行うメモリ制御手段と、 からなることを特徴とする映像信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222783A JPH0832022B2 (ja) | 1993-08-16 | 1993-08-16 | 映像信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222783A JPH0832022B2 (ja) | 1993-08-16 | 1993-08-16 | 映像信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0759054A true JPH0759054A (ja) | 1995-03-03 |
| JPH0832022B2 JPH0832022B2 (ja) | 1996-03-27 |
Family
ID=16787830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5222783A Expired - Lifetime JPH0832022B2 (ja) | 1993-08-16 | 1993-08-16 | 映像信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832022B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0818933A3 (en) * | 1996-07-11 | 1998-11-11 | Matsushita Electric Industrial Co., Ltd. | Video signal converter and television signal processing apparatus |
| WO2006016454A1 (ja) | 2004-08-11 | 2006-02-16 | Sony Corporation | 画像処理装置および方法、記録媒体、並びにプログラム |
| EP1669926A1 (en) | 2004-12-07 | 2006-06-14 | Sony Corporation | Method and apparatus for processing image, recording medium and computer program |
| JP2007020140A (ja) * | 2004-12-07 | 2007-01-25 | Sony Corp | 画像処理装置および方法、記録媒体、並びにプログラム |
| US7602440B2 (en) | 2004-08-11 | 2009-10-13 | Sony Corporation | Image processing apparatus and method, recording medium, and program |
| EP2136558A2 (en) | 2008-06-19 | 2009-12-23 | Sony Corporation | Information processing device and information processing method, and storage medium |
| US8265414B2 (en) | 2007-10-04 | 2012-09-11 | Sony Corporation | Image processing device and method and program |
-
1993
- 1993-08-16 JP JP5222783A patent/JPH0832022B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0818933A3 (en) * | 1996-07-11 | 1998-11-11 | Matsushita Electric Industrial Co., Ltd. | Video signal converter and television signal processing apparatus |
| US6211918B1 (en) | 1996-07-11 | 2001-04-03 | Matsushita Electric Industrial Co., Ltd. | Video signal converter and television signal processing apparatus |
| WO2006016454A1 (ja) | 2004-08-11 | 2006-02-16 | Sony Corporation | 画像処理装置および方法、記録媒体、並びにプログラム |
| US7602440B2 (en) | 2004-08-11 | 2009-10-13 | Sony Corporation | Image processing apparatus and method, recording medium, and program |
| EP1669926A1 (en) | 2004-12-07 | 2006-06-14 | Sony Corporation | Method and apparatus for processing image, recording medium and computer program |
| JP2007020140A (ja) * | 2004-12-07 | 2007-01-25 | Sony Corp | 画像処理装置および方法、記録媒体、並びにプログラム |
| EP1876565A2 (en) | 2004-12-07 | 2008-01-09 | Sony Corporation | Method, and apparatus for processing image, recording medium and computer program |
| US7515768B2 (en) | 2004-12-07 | 2009-04-07 | Sony Corporation | Method, and apparatus for processing image, recording medium and computer program |
| US8265414B2 (en) | 2007-10-04 | 2012-09-11 | Sony Corporation | Image processing device and method and program |
| EP2136558A2 (en) | 2008-06-19 | 2009-12-23 | Sony Corporation | Information processing device and information processing method, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0832022B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243421A (en) | Signal processor for a wide televison receiver | |
| JPS611190A (ja) | カラ−・グラフイツク・オ−バ−レイ・システム | |
| JPH0759054A (ja) | 映像信号変換装置 | |
| US4531147A (en) | Digital memory color framing circuit | |
| EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
| JP3405208B2 (ja) | 分割マルチ画面表示装置 | |
| EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
| EP0232824B1 (en) | Video signal processing method and apparatus therefor | |
| JPH05249942A (ja) | コンピュータ出力映像の画像サンプリング装置 | |
| KR100233900B1 (ko) | 화상표시시스템 | |
| JP3407449B2 (ja) | 走査線変換回路 | |
| KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP3191317B2 (ja) | テレビジョン信号の走査速度変換装置 | |
| JPH0628439B2 (ja) | 画像記憶装置の制御回路 | |
| JP4656759B2 (ja) | 走査線変換装置 | |
| JP3129866B2 (ja) | アスペクト比変換装置 | |
| JPH05145866A (ja) | 多画面表示装置 | |
| KR100234738B1 (ko) | 액정 프로젝터의 동기 처리 장치 | |
| JPH04344782A (ja) | テレビジョン信号の走査速度変換装置 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH01248879A (ja) | アドレス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961008 |